[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2003140634A - 多画面表示装置とその表示方法 - Google Patents

多画面表示装置とその表示方法

Info

Publication number
JP2003140634A
JP2003140634A JP2001338232A JP2001338232A JP2003140634A JP 2003140634 A JP2003140634 A JP 2003140634A JP 2001338232 A JP2001338232 A JP 2001338232A JP 2001338232 A JP2001338232 A JP 2001338232A JP 2003140634 A JP2003140634 A JP 2003140634A
Authority
JP
Japan
Prior art keywords
image
memory
frame buffer
images
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001338232A
Other languages
English (en)
Other versions
JP3838900B2 (ja
Inventor
Mihoko Tanaka
美穂子 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Micro Systems Co Ltd
Original Assignee
Renesas Micro Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Micro Systems Co Ltd filed Critical Renesas Micro Systems Co Ltd
Priority to JP2001338232A priority Critical patent/JP3838900B2/ja
Priority to DE2002150409 priority patent/DE10250409B4/de
Publication of JP2003140634A publication Critical patent/JP2003140634A/ja
Application granted granted Critical
Publication of JP3838900B2 publication Critical patent/JP3838900B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 回路規模を大きくすることなしに、フレーム
バッファへのアクセスを少なくして、短時間に、重ね合
わせ処理、拡大・縮小等の画像処理を可能にした多画面
表示装置を提供する。 【解決手段】 画像を格納するために設けたフレームバ
ッファと、前記画像を重ね合わせるために設けたメモリ
と、前記フレームバッファ上の転送スタートアドレスと
転送バイト数を演算する演算手段と、前記フレームバッ
ファ上の画像データを前記メモリに書き込む際、前記下
層の画像と上層の画像とが重ならない部分においては、
下層の画像への書き込みがされないように処理するマス
ク制御処理手段と、画像データを前記メモリに書き込む
と共に、前記優先度の低い下層の画像から優先度の高い
上層の画像の順に書き込むデータ書き込み手段。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多画面表示装置と
その表示方法に係わり、例えば、ナビゲーション装置の
表示に好適な多画面表示装置とその表示方法に関する。
【０００２】
【従来の技術】従来より、多画面を表示させるために各
映像に対して画面数分のＦＩＦＯを設けたもの、又は、
画像フォーマット毎にＦＩＦＯを設けたものが提供され
ている。しかし、このような従来の装置では、画面数が
増加したり、画像フォーマットが増加すると、複数のＦ
ＩＦＯが必要になってしまい、回路規模が増大してしま
うという問題があった。
【０００３】また、図７に示したように、画像処理（α
ブレンド、透過処理）を行うには、それぞれのＦＩＦＯ
４１〜４３へ画像データを書き込みした後、この画像デ
ータを読み出し、画像処理（αブレンド、透過処理）を
行わなければならないため処理時間がかかり、更に、３
画面、４画面等の複数画面の画像処理（αブレンド、透
過処理）を行う場合、複数の画像処理回路５１、５２が
必要になり、その結果、回路規模が増大してしまうとい
う問題があった。
【０００４】また、図８に示すように、フレームバッフ
ァ６１上で複数の画像を合成する従来の方法では、画像
数の増加・画像フォーマットの増加に伴って回路規模が
増大するという問題はないものの、複数画像に対する画
像処理（αブレンド、透過処理）に対応するには、フレ
ームバッファ６１へのアクセスが増加するため処理時間
がかかるという欠点がある。即ち、すでにフレームバッ
ファ６１に書き込んであるデータと、新たに処理するデ
ータとで画像処理（αブレンド、透過処理）を行うの
で、フレームバッファ６１に既に書き込んであるデータ
を読み出すという処理が必要になり、そのための処理時
間がかかるという欠点があった。
【０００５】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、回路規模を大きく
することなしに、フレームバッファへのアクセスを少な
くして、短時間に、重ね合わせ処理、透過処理、拡大・
縮小等の画像処理を可能にした新規な多画面表示装置と
その表示方法を提供するものである。
【０００６】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
【０００７】即ち、本発明に係わる多画面表示装置の第
１態様は、ディスプレイ上に複数の画像を重ね合わせて
表示する際、優先度の低い下層の画像上に優先度の高い
上層の画像を重ね合わせるようにした多画面表示装置に
おいて、前記複数の画像を格納するために設けたフレー
ムバッファと、前記複数の画像を重ね合わせるために設
けたメモリと、前記フレームバッファ上の所定の領域の
画像を前記メモリに転送するため、前記フレームバッフ
ァ上の転送スタートアドレスと転送バイト数を演算する
演算手段と、前記転送スタートアドレスと転送バイト数
に従い、前記フレームバッファ上の画像データを前記メ
モリに書き込む際、前記下層の画像と上層の画像とが重
ならない部分においては、下層の画像への書き込みがさ
れないようにマスク処理するためのマスク制御信号を生
成するマスク制御処理手段と、前記マスク制御信号に従
い前記画像データを前記メモリに書き込み、この書き込
み動作は、前記優先度の低い下層の画像から優先度の高
い上層の画像の順に書き込むデータ書き込み手段と、前
記メモリ内に書き込まれた合成後のデータを読み出し、
表示を行う表示手段と、で構成したことを特徴とするも
のであり、叉、第２態様は、前記フレームバッファ上に
格納された複数の画像は、画像フォーマットが異なる画
像を含み、これらの画像フォーマットを統一するための
画像フォーマット変換手段が設けられたことを特徴とす
るものであり、叉、第３態様は、前記複数の画像は、画
像フォーマットが異なる画像を含み、異なる画像フォー
マットを画像フォーマット変換手段で所定の画像フォー
マットに変換した後、前記メモリに格納するように構成
したことを特徴とするものであり、叉、第４態様は、前
記メモリは、唯一のメモリからなり、表示イメージを前
記メモリ内に構成したことを特徴とするものであり、
叉、第５態様は、前記メモリは、ＦＩＦＯであることを
特徴とするものである。
【０００８】即ち、本発明に係わる多画面表示装置の表
示方法の第１態様は、ディスプレイ上に複数の画像を重
ね合わせて表示する際、優先度の低い下層の画像上に優
先度の高い上層の画像を重ね合わせるために、優先度の
低い下層の画像から優先度の高い上層の画像の順に同一
のメモリ内に画像データを書き込み、前記メモリ内に書
き込まれた合成後のデータを読み出し、表示を行う多画
面表示装置の表示方法であって、前記複数の画像を、そ
れぞれのフレームバッファに格納する第１の工程と、前
記フレームバッファ上に格納された所定の領域の画像を
前記メモリに転送するため、前記フレームバッファ上の
転送スタートアドレスと転送バイト数を演算する第２の
工程と、前記フレームバッファ上の所定の領域の画像デ
ータを、前記転送スタートアドレスと転送バイト数に基
づき読み出す第３の工程と、前記第３の工程で読み出し
た画像データを前記メモリに書き込む際、前記下層の画
像と上層の画像とが重ならない部分においては、下層の
画像への書き込みがされないようにマスク処理するため
のマスク制御信号を生成する第４の工程と、前記マスク
制御信号に従い、前記画像データを前記メモリに書き込
む第５の工程と、前記第３乃至第５の工程を、優先度の
低い画像データから優先度の高い画像データの順に繰り
返し行う第６の工程と、前記メモリ内に書き込まれた合
成後のデータを読み出し、表示を行う第６の工程と、を
含むことを特徴とするものであり、叉、第２態様は、前
記フレームバッファ上に格納された複数の画像は、画像
フォーマットが異なる画像を含み、これらの画像フォー
マットを統一するための工程を更に含むことを特徴とす
るものであり、叉、第３態様は、前記メモリは、ＦＩＦ
Ｏであることを特徴とするものである。
【０００９】
【発明の実施の形態】本発明は、ディスプレイ上に複数
の画像を重ね合わせて表示する際、優先度の低い下層の
画像上に優先度の高い上層の画像を重ね合わせるように
した多画面表示装置において、前記複数の画像を格納す
るために設けたフレームバッファと、前記複数の画像を
重ね合わせるために設けたメモリと、前記フレームバッ
ファ上の所定の領域の画像を前記メモリに転送するた
め、前記フレームバッファ上の転送スタートアドレスと
転送バイト数を演算する演算手段と、前記転送スタート
アドレスと転送バイト数に従い、前記フレームバッファ
上の画像データを前記メモリに書き込む際、前記下層の
画像と上層の画像とが重ならない部分においては、下層
の画像への書き込みがされないようにマスク処理するた
めのマスク制御信号を生成するマスク制御処理手段と、
前記マスク制御信号に従い前記画像データを前記メモリ
に書き込み、この書き込み動作は、前記優先度の低い下
層の画像から優先度の高い上層の画像の順に書き込むデ
ータ書き込み手段と、前記メモリ内に書き込まれた合成
後のデータを読み出し、表示を行う表示手段と、で構成
したことを特徴とするものである。
【００１０】
【実施例】以下に、本発明に係わる多画面表示装置とそ
の表示方法の具体例を図１乃至図６を参照しながら詳細
に説明する。
【００１１】図１において、１は、本発明の多画面表示
装置の制御部、２は、制御部１をコントロールするＣＰ
ＵとインターフェースとからなるＣＰＵ部、３は、複数
の画像を格納するために、複数の画像にそれぞれ対応し
て設けられるフレームバッファである。
【００１２】制御部１は、重ね合わせ表示する最下層の
画像を優先度が最も低い画像とし、最上層の画像を最も
優先度の高い画像とするように、上層の画像ほど優先度
を高くした画像の優先順位付けを行うレジスタ制御部１
１と、複数の画像を重ね合わせるために設けたＦＩＦＯ
（先入れ先出しメモリ）１２と、フレームバッファ３上
の所定の領域の画像をＦＩＦＯ１２に転送するため、フ
レームバッファ３上の転送スタートアドレスと転送バイ
ト数を演算する演算手段１３と、転送スタートアドレス
と転送バイト数とに従い、フレームバッファ３上の画像
データを前記ＦＩＦＯ１２に書き込む際、前記下層の画
像と上層の画像とが重ならない部分においては、下層の
画像への書き込みがされないようにマスク処理するため
のマスク制御信号を生成するマスク制御処理手段（ステ
ップＳ７）と、マスク制御信号の制御に従い画像データ
を前記ＦＩＦＯ１２に書き込み、この書き込み動作は、
前記優先度の低い下層の画像から優先度の高い上層の画
像の順に書き込むデータ書き込み手段（ステップＳ８）
と、フレームバッファ３上に格納された画像フォーマッ
トが異なる画像を、所定の画像フォーマットに変換する
ための画像フォーマット変換手段１７とで構成されてい
る。
【００１３】なお、上記したマスク制御処理手段は、画
像制御処理部１４内に設けられている。又、１８は、Ｆ
ＩＦＯ１２内に書き込まれたデータを書き込まれた順に
読み出し、表示を行う表示手段である。
【００１４】なお、ＦＩＦＯ１２は、必ずしもＦＩＦＯ
である必要がなく、先入れ先出しするように制御すれ
ば、画像データを格納可能なメモリ装置で代替すること
もできる。
【００１５】図２は、バックグラウンド上に順に、Ｗｉ
ｎｄｏｗ１、Ｗｉｎｄｏｗ３、Ｗｉｎｄｏｗ２を重ねて
表示する場合を示す図であり、唯一のＦＩＦＯ１２を用
いて１画面を表示するように構成している。
【００１６】図３は、フレームバッファ３に格納された
画像データ３１、３２、３３のそれぞれの領域Ａ、Ｂ、
Ｃを切り出し、バックグラウンド上に重ね書きする際の
フレームバッファ３上の画像データの配置状態を示す図
であり、切り出された各領域Ａ、Ｂ、Ｃが、ＦＩＦＯ１
２に転送されると、図２のイメージになることを示して
いる。
【００１７】なお、領域Ａ、領域Ｂ、領域ＣをＦＩＦＯ
１２に格納する場合、各画像の画像フォーマットが異な
れば、同一のＦＩＦＯに格納することはできない。そこ
で、本発明では、画像フォーマットが異なる複数の画像
データを、同一の画像フォーマットに変換するための画
像フォーマット変換回路１７を設けている。
【００１８】画像フォーマットが異なる場合、ビット数
が異なる場合（例えば、８ｂｐｐと１６ｂｐｐ）と、ビ
ット数が同じであってもデータの表す色が異なる場合
（例えば、１６ｂｐｐとＹＵＶ）とがある。本発明の画
像フォーマット変換回路１７では、一般的に画像処理で
用いられているような演算式を用いることで、ビット数
を統一させ、同じデータであれば同じ色を表すように変
換した。
【００１９】表示データを同一のＦＩＦＯに格納する
際、優先順位の低いＷｉｎｄｏｗの画像データから、順
にＦＩＦＯへ格納する。その為に、レジスタ制御部１１
で優先順位付けの処理を行う。例えば、図２の場合、優
先順位の高い方から、Ｗｉｎｄｏｗ２、Ｗｉｎｄｏｗ
３、Ｗｉｎｄｏｗ１となる。
【００２０】表示データをＦＩＦＯ１２に格納する場
合、まずＦＩＦＯ１２に、バックグランドカラーを格納
し、このＦＩＦＯ１２に優先順位の最も低いＷｉｎｄｏ
ｗの表示データを格納し、更に、順に優先順位のより高
いＷｉｎｄｏｗの画像データを書き込むという処理を繰
り返す。この場合、上書きしない部分については、すで
にＦＩＦＯ１２に書き込まれているデータを上書きする
ことなしにＦＩＦＯ１２を構成できるようにするため、
上書きを許可しない部分を示すマスク制御信号を各ピク
セルごとに設けるように構成している。
【００２１】次に、図２のように領域Ａ、Ｂ、Ｃを重ね
書き表示を行う場合で、図２の点線領域の重ね書きを行
うためのデータとマスク処理のためのマスク制御信号に
ついて、更に詳細に説明する。
【００２２】予め、ｗｉｎｄｏｗ１のＦＩＦＯ１２に転
送する領域のスタートアドレスと転送バイト数（Ａバイ
トとする）を演算部１３で求めておく。なお、ＦＩＦＯ
１２に転送バイト数Ｙのデータが転送されることになっ
ているが、Ｘで示される部分、即ち、Ｘａ（＝Ｙ−Ａ）
バイト分はバックグラウンドが表示されるようにするた
めに、ＦＩＦＯ１２に画像データを転送する際、画像デ
ータが転送されない部分Ｘには、マスク処理を示すマス
ク制御信号を転送バッファに格納し、転送するする。な
お、マスク制御信号は、マスク処理されれば、どのよう
な形式の信号でも良い。
【００２３】次に、ｗｉｎｄｏｗ３の転送スタートアド
レスは、領域Ｃの左端が、転送スタートアドレスとな
る。この場合、転送スタートアドレスの左側は、マスク
処理するために、データをＦＩＦＯ１２に転送する際、
初めにマスク制御信号が送られ、その後、画像データが
転送される。
【００２４】最上層のｗｉｎｄｏｗ２の転送スタートア
ドレスは、領域Ｂの左端が、転送スタートアドレスとな
る。この場合も、領域Ｂの右部分は、ｗｉｎｄｏｗ３が
表示されるので、マスク処理をしなければならない。こ
のため、領域Ｂの画像データが転送された後、マスク制
御信号が書き込まれる。
【００２５】次に、本発明の動作を、図４のフローチャ
ートを用いて説明をする。 （１）まず、レジスタ制御部１１で各Ｗｉｎｄｏｗの優
先順位付けをする（ステップＳ１）。 （２）次に、演算部１３で各Ｗｉｎｄｏｗ毎に、ＦＩＦ
Ｏ１２に格納するための各画像データの、フレームバッ
ファ３上におけるスタートアドレスと転送バイト数の演
算を行う（ステップＳ２）。 （３）優先順位の低いＷｉｎｏｄｗ順に、画像を表示す
るかしないかの選択を行う。Ｗｉｎｄｏｗを表示しない
画像についてはこれ以降の処理は行わない。表示するＷ
ｉｎｄｏｗについてのみ、以降の処理を行う。
【００２６】Ｗｉｎｄｏｗ（ｉ）の画像データを表示す
る場合を例に挙げて、表示データをＦＩＦＯ１２に格納
する処理を説明する。 （４）演算部で算出したＷｉｎｄｏｗ（ｉ）のスタート
アドレスと転送バイト数を参照し、該当する画像データ
をフレームバッファから読み込む（ステップＳ４、Ｓ
５）。 （５）フレームバッファから読み込んだ画像データを、
ＦＩＦＯ１２に格納できるように所定の画像フォーマッ
トに変換する（ステップＳ６）。 （６）上書きを許可しない部分を表すマスク制御信号を
各ピクセルに設けて、マスク処理を行う（ステップＳ
７）。 （７）表示データをＦＩＦＯ１２に格納する（ステップ
Ｓ８）。
【００２７】例えば、図３に示したように、Ｗｉｎｄｏ
ｗ１の画像処理を行う場合、初め領域Ａの所定の１ライ
ン分の画像データをフレームバッファから読み出すと共
に、読み出したデータをフォーマット変換後、所定の画
像処理をして、ＦＩＦＯに書き込むことで、領域Ａの転
送動作を終了することになる。 （８）そして、Ｗｉｎｄｏｗ（ｉ＋１）についても同様
に（４）から（７）までの処理を行う （９）優先順位の一番低いＷｉｎｄｏｗから始めて、優
先順位の一番高いＷｉｎｄｏｗまでのすべてのＷｉｎｄ
ｏｗに対して、（１）から（８）までの処理が終了した
ら、ＦＩＦＯ１２内の表示データ、即ち、ＲＧＢ３系統
分のデータをそのままＲＧＢ出力し、表示する。
【００２８】次に、上記のように構成した本発明の装置
と従来の装置との比較を行う。
【００２９】ここで、重ね合わせる画像は、（１）１６
ｂｉｔで１ｐｉｘｅｌを表すそれぞれ異なった画像フォ
ーマットのデータ（１６ｂｐｐ、ＹＵＶ）を２種類、
（２）８ｂｉｔで１ｐｉｘｅｌを表す画像フォーマット
のデータ（８ｂｐｐ）を１種類、合計３種類の画像フォ
ーマットが混在すると仮定する。
【００３０】図７に示すように、従来の方法を利用した
場合、画像フォーマット別のそれぞれのＦＩＦＯが必要
なので、ＦＩＦＯが３つ必要になる。しかし、本発明で
は、画像フォーマットの種類数に関わらずＦＩＦＯが１
つあればよいので、従来方法と本発明とを比較するとＦ
ＩＦＯ２つ分の回路が縮小できる。
【００３１】上記条件の場合、１６ｂｉｔで１ｐｉｘｅ
ｌを表す画像データを格納するＦＩＦＯ部分の回路規模
は約６６，６６６ゲートで、８ｂｉｔで１ｐｉｘｅｌを
表す画像データを格納するＦＩＦＯ部分の回路規模は約
３３，３３３ゲートであるから、約１００，０００ゲー
トの回路縮小が可能になる。
【００３２】次に、図８に示したように、３画面のαブ
レンド処理を行う場合、フレームバッファへのアクセス
が半減でき、これにより、多画面の重ね合わせ処理や、
サイズの大きな画像の重ね合わせ処理が可能になる。
【００３３】図８に示した従来の方法では、先ず、画像
１の画像データと画像２の画像データ、つまり２画面分
の画像データを、フレームバッファ６１から読み出す。
ここで、フレームバッファ６１へのアクセスは２画面分
の読み出しが必要である。
【００３４】次に、αブレンド処理部７１でαブレンド
処理を行って、αブレンド処理後の画像データをフレー
ムバッファ６１に書き込む。ここでフレームバッファ６
１へのアクセスは、１画面分の書き込みが必要である。
【００３５】同様に、画像１と画像２とのαブレンド後
の画像データと、画像３の画像データをフレームバッフ
ァ６１から読み出し、αブレンド処理部７１でαブレン
ド処理を行って、αブレンド処理後の画像データをフレ
ームバッファ６１に書き込む。つまりフレームバッファ
６１へのアクセスは、２画面分の読み出し、１画面分の
書き込みが必要である。
【００３６】そして、最後にＲＧＢ出力させるために、
フレームバッファ６１から画像データを読み出す。ここ
でフレームバッファ６１へのアクセスは１画面分の読み
出しが必要である。
【００３７】つまり、従来の方法では、３画面のαブレ
ンド処理を行ったときの、フレームバッファ６１へのア
クセスは、５画面分の読み出し、２画面分の書き込みが
必要である。
【００３８】これに対して、図５に示す本発明では、先
ず、画像１の画像データ、つまり１画面分の画像データ
をフレームバッファ３から読み出しＦＩＦＯ１２に格納
する。次に、画像２の画像データを１画面分フレームバ
ッファ３から読み出し、すでにＦＩＦＯに格納されてい
る画像１の表示データと画像２の表示データとのαブレ
ンド処理（マスク処理や透過処理）を施し、αブレンド
処理後の表示データをＦＩＦＯ１２に格納する。画像３
についても画像２と同様な処理を施す。従って本発明で
は、３画面分の読み出しのみで処理が終了することにな
る。
【００３９】このように、本発明では、フレームバッフ
ァへのアクセスは、読み出し処理では、５画面から３画
面にすることができ、書き込み処理では、２画面分の処
理をなくすことが可能になった。つまりフレームバッフ
ァへのアクセスが半減でき、これにより多画面の重ね合
わせ処理や、サイズの大きな画像の重ね合わせ処理が可
能となる。
【００４０】なお、画像処理制御部では、拡大・縮小処
理も行うことが出来る。
【００４１】上記の他、図６に示したように、８ｂｐｐ
が他の画像フォーマットと混在するとき、８ｂｐｐの画
像データの色アドレスをＦＩＦＯ１２に格納し、読み出
した色アドレスに基づきカラーパレット２１から色デー
タを読み出し、変換処理部２２で変換された色データを
ＲＧＢ出力するように構成してもよい。
【００４２】
【発明の効果】本発明に係わる多画面表示装置とその表
示方法は、上述のように構成したので、回路規模を大き
くすることなしに、フレームバッファへのアクセスを少
なくして、短時間に、重ね合わせ処理、透過処理、拡大
・縮小等の画像処理を可能にした。
【図面の簡単な説明】
【図１】本発明に係わる多画面表示装置の構成を示すブ
ロック図である。
【図２】本発明の画像の重ね合わせを説明するための図
である。
【図３】フレームバッファ上のデータとマスク処理を説
明するための図である。
【図４】本発明の動作を説明するフローチャートであ
る。
【図５】３画面の画像の重ね合わせを説明するための図
である。
【図６】本発明の他の構成を示すブロック図である。
【図７】従来技術の構成を示すブロック図である。
【図８】他の従来技術の構成を示すブロック図である。
【符号の説明】
１ 制御部 ２ ＣＰＵ部 ３ フレームバッファ １１ レジスタ制御部 １２ ＦＩＦＯ １３ 演算部 １４ 画像処理制御部 １７ 画像フォーマット変換部 １８ 表示部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B057 AA20 CE08 CG10 CH01 CH11 CH16 5B069 AA20 BA01 BA04 BB16 CA16 DD15 LA13 5C082 AA01 BA02 BA12 BB22 BB25 BB42 CA63 DA61 DA64 DA87 MM02

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 ディスプレイ上に複数の画像を重ね合わ
    せて表示する際、優先度の低い下層の画像上に優先度の
    高い上層の画像を重ね合わせるようにした多画面表示装
    置において、 前記複数の画像を格納するために設けたフレームバッフ
    ァと、 前記複数の画像を重ね合わせるために設けたメモリと、 前記フレームバッファ上の所定の領域の画像を前記メモ
    リに転送するため、前記フレームバッファ上の転送スタ
    ートアドレスと転送バイト数を演算する演算手段と、 前記転送スタートアドレスと転送バイト数に従い、前記
    フレームバッファ上の画像データを前記メモリに書き込
    む際、前記下層の画像と上層の画像とが重ならない部分
    においては、下層の画像への書き込みがされないように
    マスク処理するためのマスク制御信号を生成するマスク
    制御処理手段と、 前記マスク制御信号に従い前記画像データを前記メモリ
    に書き込み、この書き込み動作は、前記優先度の低い下
    層の画像から優先度の高い上層の画像の順に書き込むデ
    ータ書き込み手段と、 前記メモリ内に書き込まれた合成後のデータを読み出
    し、表示を行う表示手段と、 で構成したことを特徴とする多画面表示装置。
  2. 【請求項２】 前記フレームバッファ上に格納された複
    数の画像は、画像フォーマットが異なる画像を含み、こ
    れらの画像フォーマットを統一するための画像フォーマ
    ット変換手段が設けられたことを特徴とする請求項１記
    載の多画面表示装置。
  3. 【請求項３】 前記複数の画像は、画像フォーマットが
    異なる画像を含み、異なる画像フォーマットを画像フォ
    ーマット変換手段で所定の画像フォーマットに変換した
    後、前記メモリに格納するように構成したことを特徴と
    する請求項１記載の多画面表示装置。
  4. 【請求項４】 前記メモリは、唯一のメモリからなり、
    前記メモリ内には表示イメージが構成されていることを
    特徴とする請求項１乃至３の何れかに記載の多画面表示
    装置。
  5. 【請求項５】 前記メモリは、ＦＩＦＯであることを特
    徴とする請求項１乃至４の何れかに記載の多画面表示装
    置。
  6. 【請求項６】 ディスプレイ上に複数の画像を重ね合わ
    せて表示する際、優先度の低い下層の画像上に優先度の
    高い上層の画像を重ね合わせるために、優先度の低い下
    層の画像から優先度の高い上層の画像の順に同一のメモ
    リ内に画像データを書き込み、前記メモリ内に書き込ま
    れた合成後のデータを読み出し、表示を行う多画面表示
    装置の表示方法であって、 前記複数の画像を、それぞれのフレームバッファに格納
    する第１の工程と、 前記フレームバッファ上に格納された所定の領域の画像
    を前記メモリに転送するため、前記フレームバッファ上
    の転送スタートアドレスと転送バイト数を演算する第２
    の工程と、 前記フレームバッファ上の所定の領域の画像データを、
    前記転送スタートアドレスと転送バイト数に基づき読み
    出す第３の工程と、 前記第３の工程で読み出した画像データを前記メモリに
    書き込む際、前記下層の画像と上層の画像とが重ならな
    い部分においては、下層の画像への書き込みがされない
    ようにマスク処理するためのマスク制御信号を生成する
    第４の工程と、 前記マスク制御信号に従い、前記画像データを前記メモ
    リに書き込む第５の工程と、 前記第３乃至第５の工程を、優先度の低い画像データか
    ら優先度の高い画像データの順に繰り返し行う第６の工
    程と、 前記メモリ内に書き込まれた合成後のデータを読み出
    し、表示を行う第６の工程と、 を含むことを特徴とする多画面表示装置の表示方法。
  7. 【請求項７】 前記フレームバッファ上に格納された複
    数の画像は、画像フォーマットが異なる画像を含み、こ
    れらの画像フォーマットを統一するための工程を更に含
    むことを特徴とする請求項６記載の多画面表示装置の表
    示方法。
  8. 【請求項８】 前記メモリは、ＦＩＦＯであることを特
    徴とする請求項６又は７記載の多画面表示装置の表示方
    法。
JP2001338232A 2001-11-02 2001-11-02 多画面表示装置とその表示方法 Expired - Fee Related JP3838900B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001338232A JP3838900B2 (ja) 2001-11-02 2001-11-02 多画面表示装置とその表示方法
DE2002150409 DE10250409B4 (de) 2001-11-02 2002-10-29 Mehrschirmanzeigevorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001338232A JP3838900B2 (ja) 2001-11-02 2001-11-02 多画面表示装置とその表示方法

Publications (2)

Publication Number Publication Date
JP2003140634A true JP2003140634A (ja) 2003-05-16
JP3838900B2 JP3838900B2 (ja) 2006-10-25

Family

ID=19152757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001338232A Expired - Fee Related JP3838900B2 (ja) 2001-11-02 2001-11-02 多画面表示装置とその表示方法

Country Status (2)

Country Link
JP (1) JP3838900B2 (ja)
DE (1) DE10250409B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006079013A (ja) * 2004-09-13 2006-03-23 Nec Corp 液晶表示部制御装置、方法及び液晶表示部制御装置を用いた携帯電話機
JP2007206384A (ja) * 2006-02-02 2007-08-16 Oki Electric Ind Co Ltd 表示制御回路
JP2007206428A (ja) * 2006-02-02 2007-08-16 Mitsubishi Electric Corp 画像表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69315969T2 (de) * 1992-12-15 1998-07-30 Sun Microsystems Inc Darstellung von Informationen in einem Anzeigesystem mit transparenten Fenstern
US6151030A (en) * 1998-05-27 2000-11-21 Intel Corporation Method of creating transparent graphics
JP3548521B2 (ja) * 2000-12-05 2004-07-28 Ｎｅｃマイクロシステム株式会社 半透明画像処理装置及び方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006079013A (ja) * 2004-09-13 2006-03-23 Nec Corp 液晶表示部制御装置、方法及び液晶表示部制御装置を用いた携帯電話機
JP2007206384A (ja) * 2006-02-02 2007-08-16 Oki Electric Ind Co Ltd 表示制御回路
JP2007206428A (ja) * 2006-02-02 2007-08-16 Mitsubishi Electric Corp 画像表示装置

Also Published As

Publication number Publication date
DE10250409B4 (de) 2005-03-31
JP3838900B2 (ja) 2006-10-25
DE10250409A1 (de) 2003-06-12

Similar Documents

Publication Publication Date Title
JP2004280125A (ja) ビデオ／グラフィックメモリシステム
US20080198170A1 (en) System and method for dma controlled image processing
JP4263190B2 (ja) 映像合成回路
JPH09288477A (ja) 画像表示制御装置
JP3477666B2 (ja) 画像表示制御装置
JP2003140634A (ja) 多画面表示装置とその表示方法
JPH04174497A (ja) 表示制御装置
US5870074A (en) Image display control device, method and computer program product
JP2008305030A (ja) 合成画像生成装置
JP2008116812A (ja) 表示装置、プロジェクタおよび表示方法
JP3481913B2 (ja) 画像処理装置
JPS6177977A (ja) 画像処理装置
JP2005192128A (ja) 画像合成装置、画像合成用集積回路、及び画像合成方法
JP2007298796A (ja) Ｏｓｄデータ処理システム、プロジェクタおよびｏｓｄデータ処理方法
JP3862976B2 (ja) 表示機構
US5774134A (en) Graphic display device having function of displaying transfer area
JP2000305546A (ja) 半導体メモリおよび画像表示装置
JP2010128292A (ja) 画像表示システム
JP3585168B2 (ja) 画像処理装置
JPH0418048Y2 (ja)
JPH10268855A (ja) 画面分割表示装置
JPS63175888A (ja) 表示装置
JP4695422B2 (ja) 画像合成装置
JP2013213898A (ja) 表示装置
JPH05216453A (ja) ウィンドウ表示制御方法および装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060207

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060224

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060410

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060801

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130811

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees