JP2010128292A - 画像表示システム - Google Patents
画像表示システム Download PDFInfo
- Publication number
- JP2010128292A JP2010128292A JP2008304368A JP2008304368A JP2010128292A JP 2010128292 A JP2010128292 A JP 2010128292A JP 2008304368 A JP2008304368 A JP 2008304368A JP 2008304368 A JP2008304368 A JP 2008304368A JP 2010128292 A JP2010128292 A JP 2010128292A
- Authority
- JP
- Japan
- Prior art keywords
- image
- display
- data
- information
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Or Creating Images (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
【課題】本発明は、画像の所定の情報だけを変化させて表示させる場合に負荷を軽減する画像表示システムを提供することを課題とする。
【解決手段】画像表示システム1であって、画像を表示する画像表示装置3と、画像データを記憶する記憶装置20a,20bと、画像データを生成し、記憶装置20a,20bに記憶させる演算装置40,41と、記憶装置20a,20bに記憶されている画像データを画像表示装置3に表示させるための表示用データに変換し、画像表示装置3に画像を表示させる表示制御装置42とを備え、記憶装置20a,20bに記憶される画像データには、画像更新方法定義が含まれ、表示制御装置42は、記憶装置20a,20bに記憶されている画像更新方法定義に基づいて表示用データを更新し、更新した表示用データによって画像表示装置3に画像を表示させることを特徴とする。
【選択図】図1
【解決手段】画像表示システム1であって、画像を表示する画像表示装置3と、画像データを記憶する記憶装置20a,20bと、画像データを生成し、記憶装置20a,20bに記憶させる演算装置40,41と、記憶装置20a,20bに記憶されている画像データを画像表示装置3に表示させるための表示用データに変換し、画像表示装置3に画像を表示させる表示制御装置42とを備え、記憶装置20a,20bに記憶される画像データには、画像更新方法定義が含まれ、表示制御装置42は、記憶装置20a,20bに記憶されている画像更新方法定義に基づいて表示用データを更新し、更新した表示用データによって画像表示装置3に画像を表示させることを特徴とする。
【選択図】図1
Description
本発明は、画像表示システムに関する。
画像の表示させる手法には、画像を徐々に薄くして透明な状態にするフェードアウトあるいは透明な状態から画像を現すフェードインがある。特許文献1に記載の装置は、表示するオブジェクト及び背景のビットマップデータ(ブレンド係数αとソースカラー値R,G,B)を有し、描画処理をコントロールするCPUと、フレームメモリと、グラフィックスチップ上に搭載され、CPUからフレームメモリへのデータ転送を行うデータ転送アクセレータを備えています。データ転送アクセレータでは、CPUからビットマップデータが送信されると、係数レジスタでフェードイン係数を設定し、ブレンド係数乗算器でビットマップデータ中のブレンド係数とフェードイン係数とを乗算して新たなブレンド係数αnを求め、ブレンダでこの新たなブレンド係数αnに従ってビットマップデータ中のソースカラー値とフレームメモリ上のディスティネーション値とをブレンドし、フレームメモリに転送する。
特開2003−158750号公報
特開平9−134153号公報
画像の透明な度合いを変化させてフェードインやフェードアウトを行う場合、ビットマップデータとしては、色データ(ソースカラー値)を変えずに、透明度(ブレンド係数)だけを変える。しかし、上記した装置では、オブジェクトなどの透明な度合いを変化させる毎に、CPUからデータ転送アクセレータを介してフレームメモリにブレンド係数だけでなくソースカラー値も転送する。そのため、ソースカラー値を変更しないもかかわらず、CPUの処理負荷や通信バスの伝送負荷が増大する。
そこで、本発明は、画像の所定の情報だけを変化させて表示させる場合に負荷を軽減する画像表示システムを提供することを課題とする。
本発明に係る画像表示システムは、画像を表示する画像表示装置と、画像データを記憶する記憶装置と、画像データを生成し、記憶装置に記憶させる演算装置と、記憶装置に記憶されている画像データを画像表示装置に表示させるための表示用データに変換し、画像表示装置に画像を表示させる表示制御装置とを備え、記憶装置に記憶される画像データには、画像更新方法定義が含まれ、表示制御装置は、記憶装置に記憶されている画像更新方法定義に基づいて表示用データを更新し、更新した表示用データによって画像表示装置に画像を表示させることを特徴とする。
この画像表示システムでは、演算装置(例えば、CPU、GPU)により、画像データを生成し、その画像データを記憶装置(例えば、フレームバッファ、ラインバッファ)に書き込む。この画像データには、RGBデータなどの従来から用いられるデータの他に、画像更新方法定義が含まれている。画像更新方法定義は、画像の所定の情報(例えば、透明度、明るさ、RGBの配分、拡大縮小)だけを段階的に変化させるための方法を定義したものである。画像表示システムでは、表示制御装置により、記憶装置に記憶されている画像データの中の画像更新方法定義を解釈し、画像更新方法定義に従って所定の情報だけを段階的に変化させながら表示用データを順次更新し、この更新した表示用データによって表示装置に所定の情報だけを変えた画像を順次表示させる。このように画像表示システムでは、演算装置から記憶装置に画像更新方法定義を含む画像データを1回書き込むだけで、所定の情報だけを段階的に変化させた画像を順次更新して表示することができる。したがって、画像の所定の情報だけを変化させた画像に更新する毎に、演算装置から記憶装置に画像データを書き込む必要がなく、演算装置の処理負荷や演算装置と記憶装置との間の伝送路(例えば、汎用バス)の伝送負荷を軽減できる。
本発明の上記画像表示システムでは、少なくとも記憶装置及び演算装置が接続され、画像表示システムの複数の計算機資源が共有して通信を行うための汎用通信伝送路と、記憶装置及び表示制御装置が接続され、記憶装置と表示制御装置とが専用で通信を行うための専用通信伝送路とを備える構成としてもよい。
この画像表示システムでは、汎用通信伝送路によって、少なくとも記憶装置及び演算装置を含む画像表示システムの複数の計算機資源が共有して通信を行う。この汎用通信伝送路は、記憶装置や演算装置以外にも様々な計算機資源(例えば、ディスク装置、他の演算装置、各種センサ)で用いられるので、伝送負荷が高い伝送路である。また、画像表示システムでは、専用通信伝送路によって、記憶装置と表示制御装置とが専用で通信を行う。したがって、画像表示システムでは、所定の情報だけを段階的に変化させた画像を順次更新して表示する場合、汎用通信伝送路を用いて画像演算装置と記憶装置との間で画像更新方法定義を含む画像データの伝送を1回だけ行った後は専用通信伝送路を用いたデータ伝送によって段階的に変化させた画像を順次更新表示することができ、汎用通信伝送路の負荷をより軽減することができる。
本発明の上記画像表示システムでは、画像更新方法定義は、画像の所定の情報についての初期値情報、更新時間間隔情報、変化量情報を含み、表示制御装置は、画像更新方法定義に基づいて、更新時間間隔情報で指定された時間間隔毎に、画像の所定の情報について初期値情報で指定された初期値から変化量情報で指定された変化量分変化させ、当該変化させた所定の情報に応じて画像データを表示用データに変換すると好適である。
画像の所定の情報だけを段階的に変化させるための画像更新方法定義は、その所定の情報の初期値を示す初期値情報、その所定の情報を段階的に変化させる際の時間間隔を示す更新時間間隔情報、その所定の情報を段階的に変化させる際の変化量の情報を示す変化量情報を含んでいる。この画像更新方法定義を用いることにより、画像表示システムの表示制御装置では、更新時間間隔情報で指定された時間間隔毎に、初期値情報で指定された画像の所定の情報の初期値から変化量情報で指定された変化量分変化させ、この変化させた所定の情報に応じて画像データを表示用データに変換する。このように、画像表示システムでは、初期値情報、更新時間間隔情報、変化量情報によって画像更新方法定義を設定することにより、画像の所定の情報を初期値から定義された変化量ずつ段階的に定義された時間間隔で更新できる(ひいては、表示用データを初期値から段階的にある時間間隔で更新できる)。
本発明の上記画像表示システムでは、画像更新方法定義は、画像の透明度についての初期値情報、更新時間間隔情報、変化量情報であると好適である。
画像表示では、色データ(例えば、RGBデータ)を変えずに透明度だけを変えて段階的に画像を表示するフェードアウトやフェードインという機能を頻繁に用いる。そこで、画像処理システムでは、画像の透明度についての初期値情報、更新時間間隔情報、変化量情報を含む画像更新方法定義を設定し、この画像更新方法定義を用いて透明度だけを段階的に変化させた画像を順次更新して表示することにより、演算装置の処理負荷や演算装置と記憶装置との間の伝送路の伝送負荷をより軽減できる。
本発明は、演算装置から記憶装置に画像更新方法定義を含む画像データを1回書き込むだけで、画像の所定の情報だけを段階的に変化させた画像を順次更新して表示することができ、演算装置の処理負荷や演算装置と記憶装置との間の伝送路の伝送負荷を軽減できる。
以下、図面を参照して、本発明に係る画像表示システムの実施の形態を説明する。
本実施の形態では、本発明に係る画像表示システムを、車両に搭載されるナビゲーションシステムにおける表示出力段に適用する。本実施の形態に係るナビゲーションシステムは、2つ以上のフレームバッファが用意され、2つ以上の画像を重ね合わせてディスプレイ上に表示することができる。本実施の形態では、2つの画像を重ね合わせる場合について説明する。
図1〜図3を参照して、本実施の形態に係るナビゲーションシステム1(特に、表示出力段)について説明する。図1は、本実施の形態に係るナビゲーションシステムにおける表示出力段の構成図である。図2は、図1の表示制御部の構成図である。図3は、ビットマップデータのαデータのフォーマットである。
ナビゲーションシステム1では、2つの画像を重ね合わせる際に透明度(α値)を周期的に変化させてフェードアウトやフェードインで表示する場合がある。特に、ナビゲーションシステム1では、CPUなどの演算装置や汎用バスの負荷を軽減するために、透明度を周期的に変化させるための情報を定義したαデータ(画像更新方法定義に相当)を用意し、表示側でαデータを解釈して所定の更新タイミングで透明度を変えながらフェード処理を行う。
ナビゲーションシステム1における表示出力段は、外部メモリ装置2(特に、メインメモリ20における第0フレームバッファ20aと第1フレームバッファ20b)、ディスプレイ3、ナビECU[Electronic Control Unit]4(特に、CPU[Central Processing Unit]40、GPU[Graphics Processing Unit]41、表示制御部42)、などで構成され、ナビECU4内部間や外部メモリ装置2間が汎用バス43で接続される。
なお、本実施の形態では、ディスプレイ3が特許請求の範囲に記載する画像表示装置に相当し、第0フレームバッファ20a及び第1フレームバッファ20bが特許請求の範囲に記載する記憶装置に相当し、CPU40及びGPU41が特許請求の範囲に記載する演算装置に相当し、表示制御部42が特許請求の範囲に記載する表示制御装置に相当する。
外部メモリ装置2は、ナビゲーションシステム1などで使用される外付けのメモリ装置であり、メインメモリ20が設けられている。外部メモリ装置2は、ナビECU4内の各部と汎用バス43を介してデータ通信を行う。汎用バス43と外部メモリ装置2との間には、メモリコントローラ(図示せず)が設けられている。メインメモリ20の所定の領域には、少なくとも2つのフレームバッファ20a,20bが確保されている。第0フレームバッファ20aは、ベース画像(重ね合わせ表示する際の下側の画像)のビットマップデータを格納するバッファである。第1フレームバッファ20bは、重ね合わせ表示する際の上側の画像のビットマップデータを格納するバッファである。各フレームバッファ20a,20bは、1つの画像に含まれる全ての画素についての32ビットのデータを格納できる記憶容量を有している。
ディスプレイ3は、CRTあるいは液晶のディスプレイであり、車載のナビゲーションシステム1やその他のシステムで共有して用いられる。
ナビECU4は、ナビゲーションシステム1を統括的に制御する電子制御ユニットである。ナビECU4では、出力の1つとして、各種地図や目的地を設定するための各種情報画面などの様々な画像をディスプレイ3に表示させる。特に、ナビECU4では、表示出力する際に、2つの画像を重ね合わせてディスプレイ3に表示させる場合がある。
図4には、重ね合わせる画像の一例を示している。図4(a)は、ベース画像(下側画像)となる地図画像であり、ディスプレイ3の画面全体を占める画像である。図4(b)は、ベース画像の上側に表示する文字画像であり、ディスプレイ3の画面の中央領域だけに表示される画像(その他の領域は透明)である。
図5には、図4(a)の地図画像の上側に図4(b)の文字画像を重ね合わせた画像であり、文字画像をフェードアウトし、その後にフェードインする場合を示している。図5(a)は、文字画像の透明度が変化する前(初期状態)の画像である。図5(b)は、文字画像の透明度が増加する過程であり、文字が薄くなっている。図5(c)は、文字画像が透明な状態になっており、文字が表示されない。図5(d)は、文字画像の透明度が減少する過程であり、文字が濃くなっている。図5(e)は、文字画像の透明度の変化が終了し、文字が初期状態に戻っている。
CPU40、GPU41では、各種アプリケーションに応じて、ナビゲーションシステム1で表示させる画像のビットマップデータを生成する。そして、CPU40、GPU41では、生成したビットマップデータを汎用バス43を介してフレームバッファ20a,20bに書き込む。CPU40、GPU41でどのような画像のビットマップデータを生成するかは、アプリケーション次第である。CPU40では、例えば、図4(b)に示すような文字画像のビットマップデータを生成する。GPU41では、例えば、図4(a)に示すような地図画像のビットマップデータを生成する。
第0フレームバッファ20aに格納されるビットマップデータは、ベース画像における画素毎のデータであり、24ビットで構成されるRGBデータからなる。第1フレームバッファ20bに格納されるビットマップデータは、ベース画像に重ねられる上側の画像における画素毎のデータであり、32ビットで構成されるRGBデータとαデータからなる。RGBデータは、色データであり、R[Red]データ、G[Green]データ、B[Blue]データがそれぞれ8ビットのデータからなる。
αデータは、透明度(α)を変化させるための各種情報が定義されるフォーマットである。αデータは、図3に示すように、8ビットのデータからなり、8ビットのうちの3ビットでαの初期値を示し、2ビットでαの1回当たりの変化量を示し、2ビットでαの更新タイミングを示し、1ビットでαの変更制御を行うか否かのON/OFFを示す。αの初期値は、3ビットのデータで8段階の値で設定され、0が透明な状態である。αの変化量としては、例えば、2ビットのデータが00の場合には2倍(又は1/2倍)ずつ変化させ、01の場合には3倍(又は1/3倍)ずつ変化させ、10の場合には4倍(又は1/4倍)ずつ変化させ、11の場合には8倍(又は1/8倍)ずつ変化させる。αの更新タイミングとしては、例えば、2ビットのデータが00の場合には10vsync毎に更新し、01の場合には50vsync毎に更新し、10の場合には100vsync毎に更新し、11の場合には500vsync毎に更新する。例えば、10vsync毎の更新とは、垂直同期信号(例えば、1/30秒毎の信号)が10回出力される毎に更新することである。αの変更制御のON/OFFは、1ビットのデータが1の場合にはα値変更制御を行い、0の場合にはα値変更制御を行わない(すなわち、αの初期値を維持)。
CPU40,GPU41では、上側画像のビットマップデータを生成する際に、アプリケーションに基づいて上側画像の透明度を周期的に変化させるのか否かを判定する。透明度を周期的に変化させる場合、CPU40,GPU41では、αデータにおける最下位からの3ビットにαの初期値を設定し、その次の2ビットにαの変化量を設定し、その次の2ビットにαの更新タイミングを設定し、最上位の1ビットに1を設定する。透明度を変化させない場合、CPU40,GPU41では、αデータにおける最下位からの3ビットにαの初期値を設定し、最上位の1ビットに0を設定する。
表示制御部42では、各フレームバッファ20a,20bから汎用バス43を介してビットマップデータを読み出し、ディスプレイ3で表示するためのビットマップデータ(表示用データ)を生成する。そして、表示制御部42では、垂直同期信号に従って、そのビットマップデータをディスプレイ3に順次送信する。このディスプレイ3に送信されるビットマップデータは、1つの表示画像における画素毎のデータであり、24ビットで構成されるRGBデータからなる。この表示制御部42は、α値変更制御部42a、合成部42b、表示コントローラ42cからなる。
α値変更制御部42aでは、上側画像の画素毎に、第1フレームバッファ20bに格納されているビットマップデータの中のαデータを読み出す。そして、α値変更制御部42aでは、αデータの最下位からの3ビットのデータに基づいてαの初期値を設定し、そのαの初期値を合成部42bに出力する。さらに、α値変更制御部42aでは、αデータの最上位のビットが1(α値変更制御ON)かあるいは0(α値変更制御OFF)かを判定する。
最上位のビットが0の場合(すなわち、α値を更新しない場合)、α値変更制御部42aでは、変更制御を行わない。この場合、上側画像のα値(透明度)は、初期値に維持される。
最上位のビットが1の場合(すなわち、αを周期的に更新する場合)、α値変更制御部42aでは、αデータの最下位から4ビット目からの2ビットのデータに基づいてαの変化量を認識する。さらに、α値変更制御部42aでは、αデータの最下位から6ビット目からの2ビットのデータに基づいてαの更新タイミングを認識する。また、α値変更制御部42aでは、表示コントローラ42cから送信された垂直同期信号の数をカウントする。そして、α値変更制御部42aでは、垂直同期信号のカウント数に基づいて、次のαの更新タイミングになったか否かを判定する。次のαの更新タイミングになった場合、αの初期値に今回の更新の回数とαの変化量に基づいてα値を求め、そのα値を合成部42bに出力する。この場合、上側画像の透明度(α値)は、αの更新タイミング毎に、αの初期値から所定倍ずつ大きくなるあるいは小さくなる。
α値変更制御部42aは、α値を出力する際に、α値を0から1の値に正規化して出力する。α値が0の場合にはその画素は透明となり、1の場合にはその画素はビットマップデータで設定されるRGBデータのままで表示される。
なお、1つの画像の中でもα値変更制御を行う画素もあれば、α値変更制御を行わない画素もある。図4の画像の例の場合、図4(b)の上側画像の中央領域の文字部分(文字の背景の矩形領域も含む)の画素についてはα値変更制御が行われ、それ以外の領域の画素についてはα値変更制御が行われない。このα値変更制御が行われない領域の上側画像の画素は、αの初期値が0であり、透明となる。
合成部42bでは、上側画像の画素毎に、第1フレームバッファ20bに格納されているビットマップデータの中のRGBデータ(R1,G1,B1)を読み出す。そして、合成部42bでは、そのRGBデータ(R1,G1,B1)にα値変更制御部42aから入力されたα値をそれぞれ乗算し、上側画像の透明度を加味したRGBデータ(R1’,G1’,B1’)を求める。
また、合成部42bでは、ベース画像の画素毎に、第0フレームバッファ20aに格納されているビットマップデータの中のRGBデータ(R0,G0,B0)を読み出す。また、合成部42bでは、α値変更制御部42aから入力されたα値を1から減算し、ベース画像側の透明度(1−α)を求める。そして、合成部42bでは、そのRGBデータ(R0,G0,B0)に(1−α)をそれぞれ乗算し、ベース画像の透明度を加味したRGBデータ(R0’,G0’,B0’)を求める。
合成部42bでは、表示画像の画素毎に、上側画像の透明度を加味したRGBデータ(R1’,G1’,B1’)とベース画像の透明度を加味したRGBデータ(R0’,G0’,B0’)とを加算し、表示画像の透明度を加味したRGBデータ(R,G,B)を求める。そして、合成部42bでは、その表示画像の透明度を加味したRGBデータ(R,G,B)を表示コントローラ42cに出力する。
表示コントローラ42cでは、垂直同期信号(例えば、1/30秒毎に発信される信号)に従って、合成部42bから入力されたビットマップデータ(画素毎のRGBデータ(R,G,B))をディスプレイ3に順次送信する。また、表示コントローラ42cでは、垂直同期信号をα値変更制御部42aに出力する。
図1〜図3を参照して、ナビゲーションシステム1の表示出力段における動作について説明する。ここでは、GPU41でベース画像のビットマップデータを生成し、CPU40で上側画像のビットマップデータを生成する場合で説明する。
ナビECU4では、各種アプリケーションを実行する。実行しているアプリケーションに応じて、CPU40では、上側画像のビットマップデータ(RGBデータ、αデータ)を生成し、そのビットマップデータを第1フレームバッファ20bに汎用バス43を介して書き込む。また、GPU41では、ベース画像のビットマップデータ(RGBデータ)を生成し、そのビットマップデータを第0フレームバッファ20aに汎用バス43を介して書き込む。
α値変更制御部42aでは、上側画像の画素毎に、第1フレームバッファ20bからαデータを汎用バス43を介して読み込む。そして、α値変更制御部42aでは、αデータに基づいてαの初期値を設定し、そのαの初期値を合成部42bに出力する。また、α値変更制御部42aでは、αデータに基づいてα値変更制御を行うか否かを判定する。α値変更制御を行うと判定した場合、α値変更制御部42aでは、αデータに基づいてαの更新タイミングと変更量を認識する。そして、α値変更制御部42aでは、表示コントローラ42cから入力される垂直同期信号に基づいて次の更新タイミングか否かを判定し、更新タイミング毎に変更量に応じて変更したα値を合成部42bに出力する。
合成部42bでは、上側画像の画素毎に、第1フレームバッファ20bに格納されているビットマップデータの中のRGBデータを読み出す。そして、合成部42bでは、その上側画像のRGBデータにα値変更制御部42aから入力されたα値をそれぞれ乗算する。また、合成部42bでは、ベース画像の画素毎に、第0フレームバッファ20aに格納されているビットマップデータの中のRGBデータを読み出す。そして、合成部42bでは、α値変更制御部42aから入力されたα値を1から減算し、そのベース画像のRGBデータに(1−α)をそれぞれ乗算する。さらに、合成部42bでは、表示画像の画素毎に、上側画像の透明度を加味したRGBデータとベース画像の透明度を加味したRGBデータとを加算し、表示画像の透明度を加味したRGBデータを求める。そして、合成部42bでは、その表示画像のRGBデータを表示コントローラ42cに出力する。
表示コントローラ42cでは、垂直同期信号に従って、合成部42bから入力された画素毎のRGBデータをディスプレイ3に順次送信する。ディスプレイ3では、垂直同期信号毎に、ベース画像に上側画像を重ね合わせた画像を表示する。
このナビゲーションシステム1によれば、透明度を周期的に変化させるための方法を定義したαデータを用意し、CPU40やGPU41からフレームバッファ20a,20bにαデータを含むビットマップデータを1回書き込むだけで、表示制御部42においてRGBデータを変化させずに透明度だけを周期的に変化させた画像を順次更新して表示することができる。したがって、透明度だけを変化させた画像に更新する毎に、CPU40やGPU41からフレームバッファ20a,20bにビットマップデータを書き込む必要がなく、CPU40やGPU41の処理負荷や汎用バス43の伝送負荷を軽減できる。
また、ナビゲーションシステム1によれば、初期値情報、変化量情報、更新タイミング情報、制御ON/OFF情報によってαデータを構成することにより、簡単に、画像の透明度の情報を初期値から定義された変化量ずつ段階的に定義された更新タイミングで更新できる。特に、ナビゲーションシステム1では、RGBデータを変えずに透明度だけを変えて段階的に画像を表示するフェードアウトやフェードインという機能を頻繁に用いるので、表示制御部42でαデータを解釈して表示処理を行うことにより、CPU40やGPU41の処理負荷や汎用バス43の伝送負荷の軽減効果が高い。
以上、本発明に係る実施の形態について説明したが、本発明は上記実施の形態に限定されることなく様々な形態で実施される。
例えば、本実施の形態では車両に搭載されるナビゲーションシステムに適用したが、画像の各種情報を変化させる機能を有する様々な画像表示システムに適用可能である。
また、本実施の形態では画像の所定の情報として透明度を変化させる場合に適用したが、明るさ、RGBの色データ、拡大縮小、明るさなどの他の画像の情報を変化させる場合にも適用可能である。
また、本実施の形態では2つのフレームバッファを用いて2つの画像を重ね合わせる場合に適用したが、3つ以上のフレームバッファを用いて3つ以上の画像を重ね合わせる場合にも適用可能であり、あるいは、1つのフレームバッファを用いて画像の重ね合わせを行わない場合にも適用可能である。
また、本実施の形態では外部メモリ装置(特に、フレームバッファ)と他の各部との間のデータの伝送路として汎用バスを適用したが、フレームバッファと表示コントローラとの間のデータの伝送路として専用バスを設けてもよい。このように、専用バスを設けることにより、透明度だけを変化させる場合、汎用バスを用いてCPUやGPUからフレームバッファにビットマップデータ(αデータ、RGBデータ)を1回書き込んだ後は専用バスによるデータ通信のみで透明度の更新表示を行うことができ、汎用バスの負荷をより軽減することができる。
また、本実施の形態では画像データの記憶装置としてフレームバッファを適用したが、ラインバッファなどの他の記憶装置も適用可能である。
また、本実施の形態では画像データをビットマップデータとしたが、他のデータ構成の画像データでもよい。
また、本実施の形態では画像更新方法定義としてαデータにおけるαの初期値、αの変化量、αの更新タイミング、α制御のON/OFFとしたが、他の構成としてもよい。
また、本実施の形態ではαデータを8ビットのデータで構成し、αの変化量、更新タイミングを各ビット数で制限したが、αの変化量、更新タイミングをビット数に制約されず、CPUなどからの設定によってフレキシビリティの高い実装にすることも可能である。
また、本実施の形態では複数の画像の重ね合わせる方法として一つの方法を示したが、他の方法も適用可能である。
1…ナビゲーションシステム、2…外部メモリ装置、3…ディスプレイ、4…ナビECU、20…メインメモリ、20a…第0フレームバッファ、20b…第1フレームバッファ、40…CPU、41…GPU、42…表示制御部、42a…α値変更制御部、42b…合成部、42c…表示コントローラ、43…汎用バス
Claims (4)
- 画像を表示する画像表示装置と、
画像データを記憶する記憶装置と、
画像データを生成し、前記記憶装置に記憶させる演算装置と、
前記記憶装置に記憶されている画像データを前記画像表示装置に表示させるための表示用データに変換し、前記画像表示装置に画像を表示させる表示制御装置と
を備え、
前記記憶装置に記憶される画像データには、画像更新方法定義が含まれ、
前記表示制御装置は、前記記憶装置に記憶されている画像更新方法定義に基づいて表示用データを更新し、更新した表示用データによって前記画像表示装置に画像を表示させることを特徴とする画像表示システム。 - 少なくとも前記記憶装置及び前記演算装置が接続され、前記画像表示システムの複数の計算機資源が共有して通信を行うための汎用通信伝送路と、
前記記憶装置及び前記表示制御装置が接続され、前記記憶装置と前記表示制御装置とが専用で通信を行うための専用通信伝送路と
を備えることを特徴とする請求項1に記載する画像表示システム。 - 画像更新方法定義は、画像の所定の情報についての初期値情報、更新時間間隔情報、変化量情報を含み、
前記表示制御装置は、画像更新方法定義に基づいて、更新時間間隔情報で指定された時間間隔毎に、画像の所定の情報について初期値情報で指定された初期値から変化量情報で指定された変化量分変化させ、当該変化させた所定の情報に応じて画像データを表示用データに変換することを特徴とする請求項1又は請求項2に記載する画像表示システム。 - 画像更新方法定義は、画像の透明度についての初期値情報、更新時間間隔情報、変化量情報であることを特徴とする請求項3に記載する画像表示システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008304368A JP2010128292A (ja) | 2008-11-28 | 2008-11-28 | 画像表示システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008304368A JP2010128292A (ja) | 2008-11-28 | 2008-11-28 | 画像表示システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010128292A true JP2010128292A (ja) | 2010-06-10 |
Family
ID=42328718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008304368A Pending JP2010128292A (ja) | 2008-11-28 | 2008-11-28 | 画像表示システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010128292A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019109518A (ja) * | 2019-01-16 | 2019-07-04 | 株式会社アクセル | 画像処理システム、遊技機 |
CN112530336A (zh) * | 2019-09-17 | 2021-03-19 | 矽创电子股份有限公司 | 显示器的更新画面方法及其驱动装置 |
-
2008
- 2008-11-28 JP JP2008304368A patent/JP2010128292A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019109518A (ja) * | 2019-01-16 | 2019-07-04 | 株式会社アクセル | 画像処理システム、遊技機 |
CN112530336A (zh) * | 2019-09-17 | 2021-03-19 | 矽创电子股份有限公司 | 显示器的更新画面方法及其驱动装置 |
US11776510B2 (en) | 2019-09-17 | 2023-10-03 | Sitronix Technology Corp. | Image update method for a display device and driving device thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9837030B2 (en) | Refresh rate dependent adaptive dithering for a variable refresh rate display | |
US9471955B2 (en) | Multiple display pipelines driving a divided display | |
US8106895B2 (en) | Image display system, image display method, information processing apparatus, image display device, control program, and recording medium | |
JP2007041595A (ja) | 映像信号処理装置、それを搭載する液晶表示装置、及びその駆動方法 | |
CN110913262B (zh) | 图像叠加方法和装置 | |
US10068549B2 (en) | Cursor handling in a variable refresh rate environment | |
US20060181538A1 (en) | Displaying apparatus and data writing device | |
JP2009276557A (ja) | 映像処理デバイス、映像処理lsi、表示装置、カーナビゲーションシステム、混合比情報生成方法、プログラム、および記録媒体 | |
US20110025917A1 (en) | Video processing device | |
CN106935213B (zh) | 低延迟显示系统及方法 | |
JP2010128292A (ja) | 画像表示システム | |
JP2013186427A (ja) | 映像処理装置 | |
JP6661339B2 (ja) | 表示制御装置、マルチディスプレイシステム、およびマルチディスプレイシステムの表示方法 | |
JP5207832B2 (ja) | 表示装置 | |
JP2011097279A (ja) | データ処理回路、集積回路装置及び電子機器 | |
US8228357B2 (en) | Generation of subpixel values and light source control values for digital image processing | |
JP4998145B2 (ja) | 画像処理装置、画像処理方法、画像処理プログラム、及び画像処理プログラムを記録した記録媒体、並びに画像表示装置 | |
JP2005134705A (ja) | 画像表示装置及びマルチディスプレイ装置 | |
CN101714072B (zh) | 用于处理表示可视信息的像素平面的方法和装置 | |
KR102065515B1 (ko) | 유효 영상만을 출력하기 위한 증강현실기기용 디스플레이 장치 및 증강현실기기용 디스플레이 장치에서의 유효 영상만을 출력하는 방법 | |
JP2005049441A (ja) | 表示装置 | |
JP5885827B2 (ja) | 描画制御装置及び描画制御プログラム | |
JP2005091509A (ja) | 画像表示装置および画像表示システム | |
EP1115104A1 (en) | Image processor and image display | |
JP2001195052A (ja) | 画面合成装置及び方法 |