JP2003037459A

JP2003037459A - バランス型増幅器

Info

Publication number: JP2003037459A
Application number: JP2001223438A
Authority: JP
Inventors: Shinji Mitsuya; 伸司三矢
Original assignee: Asahi Kasei Microsystems Co Ltd; Asahi Kasei Microdevices Corp
Current assignee: Asahi Kasei Microsystems Co Ltd; Asahi Kasei Microdevices Corp
Priority date: 2001-07-24
Filing date: 2001-07-24
Publication date: 2003-02-07

Abstract

(57)【要約】【課題】小型かつ低損失のカプラと整合回路とを用い
ることにより、高調波処理を行うバランス型電力増幅器
を構成する。【解決手段】１対のトランジスタ５０４ａ，５０４ｂ
と、入力信号をトランジスタ５０４ａ，５０４ｂの入力
に分配するカプラ５０１と、トランジスタ５０４ａ，５
０４ｂの出力を合成するカプラ５０２とを備えた目的周
波数ｆｏのバランス型増幅器において、出力を合成する
カプラ５０２は、２次高調波の周波数２ｆｏにおいて、
１に近い入力反射係数を有し、トランジスタ５０４ａ，
５０４ｂは、Ｆ級動作する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バランス型増幅器
に関し、より詳細には、カプラと整合回路とを用いて高
調波処理を行うバランス型増幅器に関する。

【０００２】

【従来の技術】近年、移動体通信に用いられる携帯電話
装置の変調方式は、アナログ方式からデジタル方式に移
行している。デジタル方式の送信電力増幅器は、アナロ
グ方式の送信電力増幅器よりも良好な線形性が求められ
ている。例えば、ＰＤＣ（Personal Digital Cellula
r）方式で採用されているπ/4-shift QPSK（Quaternary
Phase Shift Keying）において、変調波は定包括線信
号ではない。また、ＣＤＭＡ（Code Division Multiple
Access）方式において、システム構成上、送信電力の
詳細な制御が本質的に不可欠であり、８０ｄＢ以上のレ
ンジで線形増幅が要求されている。

【０００３】一方、移動体通信用の端末は、電池によっ
て動作するため、電力効率の高いパワーアンプが好まし
い。しかし、上述した増幅器に対する線形性の要求と高
効率性とは、電力増幅器の回路設計上、両立することが
難しい性能項目である。例えば、線形性のみを重視すれ
ば、Ａ級動作の増幅器を非飽和域で利用する方法があ
る。しかし、Ａ級増幅器は、飽和点近傍において最大５
０％の効率が理論限界であり、現実にはあまり高い電力
効率は期待できない。また、高効率性のみを重視すれ
ば、Ｂ級動作が望ましいが、入力信号強度に対する出力
の線形性を、広いレンジで確保することが難しい。

【０００４】線形性と高効率性とを両立するための手段
として、いわゆる高調波処理回路が知られている。高調
波処理回路は、トランジスタ内の非線形動作により発生
する高調波を、整合回路内で終端処理することにより、
トランジスタへ戻して、高調波として漏洩するエネルギ
ーを低減するものである。結果として、供給する直流電
力が基本波のみに対して有効活用されることから、パワ
ーアンプの電力効率の向上を図り、同時に高調波成分の
低減による線形性の改善も実現することができる。

【０００５】終端処理する高調波は、次数の低いものほ
ど効果が大きい。２次高調波だけの終端処理でも、理論
上８６％の効率化が可能であることが、T. Nojima et A
l. 1998, IEEE MTT-S International Microwave Sympos
ium LL-3 pp.1007-1010 に記載されている。また、終端
処理によりトランジスタへ戻る高調波成分の位相も重要
であることが、千葉他、信学技報ＭＷ８３−２４、１９
８３年に記載されている。なお、高調波処理を含むトラ
ンジスタ動作は、処理される高調波が有限（例えば、２
次高調波のみ、２次高調波と３次高調波のみ）の場合で
も、Ｆ級動作と呼ばれ、Snider D. M. IEEE Trans. Ele
ctron. Devices, ED-14, 12, pp.851-857, 1967 にその
詳細が記載されている。

【０００６】

【発明が解決しようとする課題】図１は、従来のシング
ルエンド型Ｆ級増幅器の２次高調波を終端する出力整合
回路の一例を示した構成図である。出力整合回路は、高
調波のうち２次高調波を終端する並列共振回路１０３
と、トランジスタ１０１へ戻る高調波の最適位相を調整
するための第１伝送線路１０２とが、トランジスタ１０
１の出力に直列に接続されている。第２伝送線路１０４
およびシャント整合素子１０５は、基本波に対する高効
率整合点を実現するために付加されている。シャント整
合素子１０５は、基本波の整合のために導入される先端
解放スタブであり、この長さが３次高調波の１／４波長
の近傍に選択される場合には、３次高調波の終端効果も
期待でき、より電力効率の良いＦ級増幅器が構成でき
る。このようなＦ級増幅器の出力整合回路は、比較的コ
ンパクトな構成であるが、３次高調波の終端を厳密に実
現するためには、さらに回路素子を必要とする。

【０００７】図２は、従来のシングルエンド型増幅器を
示した回路構成図である。シングルエンド型増幅器は、
トランジスタ２０２の入力側に入力整合回路２０１が、
出力側に出力整合回路２０３が接続されている。Ｆ級増
幅器の場合には、出力整合回路２０３は、図１に示した
構成となり大型化する。また、出力側のみならず入力側
の入力整合回路２０１でも高調波処理を行うことによ
り、さらに性能を上げる工夫もされている。高調波処理
を行う入力整合回路２０１は、基本波整合のみに着目す
る電力増幅器と比べて複雑化し、大型化する。

【０００８】図３は、従来のシングルエンド型Ｆ級増幅
器の２次高調波および３次高調波を終端する出力整合回
路を示した構成図である。移動体通信用の端末において
は、１〜２ＧＨｚの比較的低い周波数が用いられる。図
１および図３に示した回路素子のうち、波長の関数とな
る伝送線路（位相線路）と、終端回路に含まれるオープ
ンまたはショートスタブが、かなり大きな素子になる。
図３に示した出力整合回路では、３次高調波までの終端
処理が可能であるが、かなり回路規模が大型化するた
め、特に１〜２ＧＨｚの比較的低い周波数の場合には、
２次高調波のみの終端処理を行い、２次高調波および３
次高調波双方の完全な終端処理を行わないことも多い。

【０００９】図４は、従来のバランス型Ｆ級増幅器を示
した回路構成図である。バランス型Ｆ級増幅器は、従来
よく知られている設計技術によって、シングルエンド型
Ｆ級増幅器２個をバランス化した増幅器である。バラン
ス型Ｆ級増幅器は、入力を分配するカプラ４０１と出力
を合成するカプラ４０２との間に、２組のシングルエン
ド型Ｆ級増幅器４０３ａ，４０３ｂを接続している。シ
ングルエンド型Ｆ級増幅器は、図２に示した構成を有
し、シングルエンド型Ｆ級増幅器の出力整合回路は、図
１に示した構成を有する。バランス型Ｆ級増幅器を構成
するシングルエンド型Ｆ級増幅器は、同一の出力性能を
有するシングルエンド型Ｆ級増幅器と比較して、理論上
３ｄＢ低い出力でよい。しかし、これを考慮に入れて
も、図１に示した出力整合回路が２組必要であり、回路
の大型化に支配的影響を与える。図３に示した３次高調
波の終端処理までを考慮する場合や、入力整合回路にお
いても高調波処理を行う場合はさらに大型化する。

【００１０】上述したように、高調波処理回路を備えた
電力増幅器は、主としてシングルエンド型に限られてい
た。また、高調波処理のための２次高調波終端回路は、
基本波に対して１／４波長のショートスタブまたは１／
８波長のオープンスタブを用いた構成、または２次高調
波に対する並列共振器を用いた構成に限られていた。

【００１１】一方、バランス型増幅器は、シングルエン
ド型増幅器と比較して、入出力ポートでの理想的リタ
ーンロスが達成できる利点と、発振についての安定性
が容易に達成できる利点と、送信相互変調歪みを抑制
することができる利点とを有し、電力増幅器として有効
な回路構成である。

【００１２】しかしながら、移動体通信用の端末におい
ては、１〜２ＧＨｚの比較的低い周波数が用いられるこ
とから、高調波終端回路を含む整合回路の小型化および
低損失化の観点からすると、バランス型増幅器により高
調波処理を行う電力増幅器を構成することは実用上困難
であるという問題があった。上述した終端回路のいずれ
かを用いる場合、バランス型増幅器では、１対のトラン
ジスタに対してそれぞれ計２組の終端回路要素が必要と
なり、加えて９０度３ｄＢのカプラを入力および出力用
に１対用意しなければならず、小型低コスト化、低挿入
損失化の観点から実用的ではない。

【００１３】本発明は、このような問題に鑑みてなされ
たもので、その目的とするところは、小型かつ低損失の
カプラと整合回路とを用いることにより、高調波処理を
行うバランス型増幅器を提供することにある。

【００１４】

【課題を解決するための手段】本発明は、このような目
的を達成するために、請求項１に記載の発明は、１対の
トランジスタと、入力信号を前記トランジスタの各々の
入力に分配するカプラと、前記トランジスタの各々の出
力を合成するカプラとを備えた基本波の周波数ｆｏのバ
ランス型増幅器において、前記出力を合成するカプラ
は、２次高調波の周波数２ｆｏにおいて、０．９以上の
入力反射係数を有し、前記トランジスタは、Ｆ級動作す
ることを特徴とする。

【００１５】このような構成により、バランス型アンプ
を構成するカプラが、２次高調波の周波数において終端
回路となるので、並列共振器や大型のスタブを導入する
必要がなくなり、回路規模を小型化することができる。

【００１６】請求項２に記載の発明は、請求項１におい
て、前記トランジスタの各々の出力と前記出力を合成す
るカプラとの間に、２次高調波の反射位相を整合する出
力整合回路を接続したことを特徴とする。

【００１７】請求項３に記載の発明は、請求項１または
２に記載の前記出力を合成するカプラは、３次高調波の
周波数３ｆｏにおいて、０．９以上の入力反射係数を有
することを特徴とする。

【００１８】請求項４に記載の発明は、請求項１，２ま
たは３に記載の前記入力を分配するカプラは、２次高調
波の周波数２ｆｏにおいて、０．９以上の入力反射係数
を有することを特徴とする。

【００１９】請求項５に記載の発明は、請求項４におい
て、前記入力を分配するカプラと前記トランジスタの各
々の入力との間に、２次高調波の反射位相を整合する入
力整合回路を接続したことを特徴とする。

【００２０】請求項６に記載の発明は、請求項４または
５に記載の前記入力を分配するカプラは、３次高調波の
周波数３ｆｏにおいて、０．９以上の入力反射係数を有
することを特徴とする。

【００２１】請求項７に記載の発明は、請求項１ないし
６に記載の前記カプラは、集中定数素子と分布定数素子
の組み合わせにより構成することを特徴とする。

【００２２】このような構成により、カプラ自体を小型
化することにより、高調波終端回路を有するシングルエ
ンド型増幅器と同等の回路規模の増幅器を実現すること
ができる。

【００２３】請求項８に記載の発明は、請求項７に記載
の前記カプラは、ブランチライン型であることを特徴と
する。

【００２４】請求項９に記載の発明は、請求項７に記載
の前記カプラは、ブロードサイド型であることを特徴と
する。

【００２５】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態について詳細に説明する。図５は、本発明の
一実施形態にかかるバランス型Ｆ級増幅器を示した構成
図である。バランス型Ｆ級増幅器は、入力を分配する高
調波終端カプラ５０１と出力を合成する高調波終端カプ
ラ５０２との間に、入力整合回路５０３ａ，５０３ｂと
トランジスタ５０４ａ，５０４ｂと出力整合回路５０５
ａ，５０５ｂが直列に接続された２組のシングルエンド
型Ｆ級増幅器を接続している。

【００２６】本実施形態では、２次高調波、または２次
高調波および３次高調波の高調波処理機能を、高調波終
端カプラ５０１，５０２に付加することで、並列共振器
やスタブなどの整合素子を出力整合回路５０５ａ，５０
５ｂや入力整合回路５０３ａ，５０３ｂの中に設けてい
ないない。このようにして２組の整合回路が簡略化され
るので、図４に示した従来のバランス型Ｆ級増幅器より
も大幅な小型化を達成することができる。

【００２７】また、本実施形態に用いた高調波終端カプ
ラ５０１，５０２は、それ自体も小型な構成である。な
お図５において、入力を分配する高調波終端カプラ５０
１は、高調波終端の機能を有するが、Ｆ級増幅器の高調
波終端による電力効率向上は、主として出力整合側の高
調波処理によるところが大きいので、出力を合成する高
調波終端カプラ５０２のみが、高調波終端の機能を有す
る構成であってもよい。

【００２８】高調波終端カプラ５０１，５０２の詳細に
ついて説明する。分布定数素子によるカプラには、ブラ
ンチライン型、ランゲ型、ブロードサイド型などが知ら
れている。いずれも比較的広帯域のカップリング特性を
有し、２次高調波の周波数においては、ほとんど終端し
ていない、すなわち反射係数が１に近いものではない。
例えば、IEEE MTT-S 1984, Int. Microwave Symp. Dig.
pp.409-411 に記載された１５Ω／５０Ωのインピーダ
ンス変換ブランチラインカプラを、中心周波数２ＧＨｚ
として、ガラステフロン（登録商標）基板上（Ｅｒ＝
２．６５、厚み３２０ｕｍ）に分布定数素子によって設
計した場合には、０．２ｄＢ帯域幅が２００ＭＨｚ程度
であるが、２次高調波（４ＧＨｚ）での入力リターンロ
スは−１２ｄＢ以下であり、２次高調波をほとんど終端
していない。

【００２９】一方、このカプラを、集中定数素子と分布
定数素子との組み合わせで構成（以下、lumped-distrib
uted構成という。例えば、I. Robertson ”MMIC DESIG
N”,pp.86, IEE, 1995 に詳しい。）した場合には、入
力リターンロスが−０．０１ｄＢ程度であり、２次高調
波を全反射に近い状態とすることができる。すなわち２
次高調波終端の機能をもった２ＧＨｚカプラを構成する
ことが可能である。なお、この集中定数素子と分布定数
素子の組み合わせたカプラによると、必要な伝送線路長
が短くなるため、分布定数素子のみの場合よりも、一般
に小型化設計が可能であることも良く知られている。

【００３０】なお、高調波終端の効果は、少なくとも
０．９以上の反射係数を有する２次高調波終端または２
次および３次高調波終端を実現することにより、高調波
として漏洩するエネルギーを低減し、増幅器の電力効率
の向上を図ることができる。

【００３１】lumped-distributed構成によるインピーダ
ンス変換カプラは、従来、カプラ小型化のための手法と
して広く知られていたものである。このカプラは、純粋
な分布定数型カプラよりカップリング帯域が狭くなるの
で、広帯域増幅器の用途には適用が難しいことが、IEE
Pro.-Microw. Antennas Propag., Vol.141, No.4, 1994
に記載されている。本実施形態では、このカップリン
グ帯域が狭くなる点を利用して、有効なＦ級バランス型
増幅器を構成する。

【００３２】上述したように、高調波処理の効果は、ト
ランジスタの出力側において顕著であるため、このカプ
ラにより１対のトランジスタの出力を合成する。最近の
研究動向によると、トランジスタの入力側においても高
調波処理を行うことで、ＩＭ３成分の抑制などの線形性
改善効果が期待できることが知られている。従って、入
力側の入力分配回路にもこの高調波終端機能をもったカ
プラを用いることが有効である。また、高調波処理は、
上述したように２次高調波処理の効果が顕著であるた
め、カプラは、２次高調波を終端する機能を持つことが
必須であるが、同時に３次高調波以上の高調波も終端で
きるカプラとなっていれば、その効果も電力効率や線形
性等の性能向上に寄与することが期待される。

【００３３】なお、トランジスタ出力と出力を合成する
カプラの入力ポート（coupledおよびdirectポート）と
の間には、整合回路が挿入され、整合回路によって実際
に使用されるトランジスタに対して、望ましい基本波の
インピーダンス及び望ましい２次高調波の反射位相が同
時に実現される。カプラにおいて、すでに２次高調波の
終端自体は実現されているので、この同時合成の実現は
比較的容易である。

【００３４】図６は、本発明の一実施形態にかかるバラ
ンス型Ｆ級増幅器の出力整合回路を示した構成図であ
る。トランジスタ６０１ａ，６０１ｂと出力整合回路６
０２ａ，６０２ｂとが直列に接続された２組の出力が、
出力を合成する高調波終端カプラ６０３に接続されてい
る。図１または図３に示した増幅器と比較して、出力整
合回路部分で大幅な簡略化が可能となる。より具体的に
は、集中定数型または分布定数型の３つの受動素子によ
る出力整合回路の一般解が存在する。トランジスタの入
力側にも２次高調波終端する高調波終端カプラを用いる
場合には、トランジスタ出力側と同様な手法により、整
合回路を挿入することが可能である。

【００３５】なお、図６において、出力を合成する高調
波終端カプラ６０３が、ブランチライン型カプラのよう
に全端子が直流的に短絡している場合には、バイアス回
路６０４は、２組のシングルエンド型Ｆ級増幅器で共通
とすることができ、この点でも増幅器の構成を小型化す
ることができる。

【００３６】（第１の実施形態）次に、バランス型Ｆ級
増幅器の構成要素について詳細に説明する。（１）出力を合成する高調波終端カプラの構成図７は、インピーダンス変換型ブランチライン・カプラ
の分布定数素子の構成を示した回路図である。Ｚ_ｉｎΩ
／Ｚ_ｏｕｔΩのインピーダンス変換型ブランチライン・
カプラで、２次高調波、３次高調波を有効に終端する方
向性結合器であり、lumped-distributed構成を採用し、
高調波終端機能を有する。インピーダンス変換型ブラン
チライン・カプラは、distributed構成の４本の９０度
電気長を有する伝送線路７０１〜７０４から構成され
る。ここで、Ｚ_１＝Ｚ_ｉｎＺ_２＝Ｚ_ｏｕｔＺ_３＝（Ｚ_ｉｎ・Ｚ_ｏｕｔ／２）^１／２である。

【００３７】図８は、集中定数素子および分布定数素子
の組で置き換えた構成を示した回路図である。lumped-d
istributed構成は、図７に示した９０度電気長の伝送線
路７０１〜７０４（特性インピーダンス：Ｚ_ｄとする）
のそれぞれを、図８に示した容量値：Ｃのキャパシタ８
０１，８０２および特性インピーダンス：Ｚ_ｌｄ、電気
長：ｌの伝送線路８０３の組で置き換える。Ｚ_ｌｄ＝Ｚ_ｄ／ｓｉｎ（θ）Ｃ＝ｃｏｓ（θ）／（２π・ｆｏ・Ｚ_ｄ）ｌ＝θ となる。ここで、Ｚ_ｄは、Ｚ_１、Ｚ_２またはＺ_３であ
り、ｆｏは、カプラの中心周波数、すなわち基本波の周
波数（単位Ｈｚ）、θは、０度＜θ≦９０度のパラメー
タである。θ＝９０度のとき、distributed構成に相当
する。

【００３８】カプラが２次高調波の終端機能を有するた
めには、Ｚ_１，Ｚ_２、Ｚ_３に対応する３種類の伝送線路
とキャパシタの組に対するθを十分小さくすれば良い。
θは、基板構成や中心周波数によっても異なるが、カプ
ラサイズ、カップリング帯域、挿入損などのカプラ性能
を考慮しつつ、２次高調波を十分に終端する、すなわち
２次高調波の反射係数が十分１に近くなるように選定す
る。このとき、伝送線路の電気長：ｌ＝θの値は、dist
ributed構成に相当するθ＝９０度より小さいので、カ
プラ全体の大きさは、完全なdistributed構成の時より
も小型にすることができる。

【００３９】小型化による効果は、単位電気長あたりの
物理的寸法が大きい、より低い周波数にて顕著である。
図９は、本発明の一実施形態にかかるバランス型Ｆ級増
幅器における出力を合成するカプラの入力インピーダン
スを示したスミス・チャートである。上述したカプラで
達成される入力ポート（coupledおよびdirectポート）
における基本波と２次高調波の入力反射係数を示す。基
本波に対しては、ほぼ５０Ωに整合（ｆｏがスミス・チ
ャートのほぼ中央にある）しており、２次高調波に対し
ては、ほぼ全反射（２ｆｏがスミス・チャートの外周円
付近にある）の特性を有している。

【００４０】（２）トランジスタの選定とロードプルＦ級電力増幅器の設計手順に従って、目的周波数すなわ
ち基本波の周波数ｆｏと、所望利得と、出力パワーレベ
ルとに適した１対の同型同性能のトランジスタを選定す
る。このとき、出力パワーレベルは、バランス型増幅器
を構成したときの最終的な出力パワーレベル：Ｐｏｕｔ
（ｄＢｍ）に対して、Ｐｏｕｔ−３ｄＢを想定する。より詳細には、（１）に示したカプラにお
ける非理想性に起因する挿入損失分によって生じる電力
低下も考慮して、補完しておくことが望ましい。

【００４１】また、電力効率を向上するためには、トラ
ンジスタ単品としても電力付加効率の優れたものに、そ
の材質、構造の面から選択する。しかしながら、本発明
は、回路構成を主眼とするものであり、トランジスタの
選択によっては左右されない。すなわち、同一性能のト
ランジスタを用いたときに、より小型で高性能の電力増
幅器を構成するための回路設計手法にその主眼があるこ
とが、容易に理解されると考える。

【００４２】図１０は、トランジスタの最適ロードを示
したスミス・チャートである。トランジスタに対して、
ロードプル測定または他の代替方法によって、Ｆ級増幅
器としての最適ロード（負荷）、すなわち基本波ｆｏ、
２次高調波２ｆｏ、３次高調波３ｆｏに対する最適ロー
ドの組み合わせを抽出する。最適ロードとは、電力増幅
器の要求性能の詳細によって、一般に左右される。本発
明は電力効率に着眼しているため、最大電力効率におけ
る最適ロードの組み合わせと大きく隔たるものではな
い。図１０に、上述した方法で求められたトランジスタ
に対する最適ロードの例を示す。Ｆ級増幅器であるた
め、２ｆｏ、３ｆｏの反射係数は十分１に近いものであ
る。

【００４３】（３）出力整合回路の構成出力を合成する高調波終端カプラの２つの入力ポート
に、それぞれ出力整合回路を付加することにより、図９
に示したインピーダンスの組（ｆｏ、２ｆｏ）を変成
し、トランジスタの出力端（ドレインないしコレクタ）
に対して、図１０に示した最適ロードを見せるように回
路を構成する。出力整合回路は、良く知られたリアクテ
ィブ素子によるインピーダンス変成のネットワーク理論
によって、設計可能なものである。

【００４４】図１１は、出力整合回路のインピーダンス
変成を説明するためのスミス・チャートである。ｆｏに
ついて説明する。変成操作は、最低２素子によって一般
に可能である。すなわち、シリーズとシャントの伝送線
路、スタブ、インダクタ（Ｌ）またはキャパシタ（Ｃ）
を２素子直列に接続する。例えば、図９に示したｆｏか
ら図１０に示したｆｏへのインピーダンス変成は、図１
１（ａ）に示すように、図９のインピーダンスにシャン
トのＬを接続し、次にシリーズのＣを接続するという解
がある。また、図１１（ｂ）に示すように、図９のイン
ピーダンスにシャントのＣを接続し、次にシリーズのＬ
を接続するという解もある。帯域特性や必要となる定数
を実現する物理寸法等を考慮に入れ、３つ以上の素子を
使用することも考えられる。

【００４５】本発明においては、Ｆ級増幅器を構成する
ために、２次高調波のインピーダンスを最適にする必要
がある。反射係数は（１）に示したように、１に十分近
くなっているため、図１０に示した位相も最適にする必
要がある。最適化の方法は、ｆｏの整合を２素子ではな
く、３素子により構成することで達成することができ
る。

【００４６】図１２は、２素子によるインピーダンス変
成回路を示した回路図である。図１３および図１４は、
３素子によるインピーダンス変成回路を示した回路図で
ある。図１２に示したＣ１およびＬ１を選択することに
より、図１１に示したｆｏへのインピーダンス変成を行
うことができる。図１３に示したＣ２およびＬ２、図１
４に示したＣ３およびＬ３の組み合わせを変えることに
より、同一のｆｏインピーダンスを生み出しながら、２
ｆｏインピーダンス（位相角）を様々に変えることがで
きる。図９に示した２ｆｏを図１０に示した２ｆｏへイ
ンピーダンス変成することにより、Ｆ級増幅器としての
効果を奏することができる。このとき、ｆｏの周波数に
対して、Ｃ２およびＬ２のアドミッタンスの和がＬ１の
アドミッタンスに等しい、またはＣ３とＬ３のアドミッ
タンスの和がＣ１のアドミッタンスに等しいことが必要
である。

【００４７】このようにして、（１）で述べたカプラに
おいて、２ｆｏでの反射係数を十分１に近づけることが
できるので、ｆｏインピーダンスと２ｆｏインピーダン
スとの整合を小型の回路規模で達成することができる。
また、３素子による整合回路によれば、３ｆｏの最適位
相も同時に整合することは難しいが、３ｆｏの反射係数
を１に近づけることはでき、電力効率を改良することが
できる。

【００４８】（４）入力を分配する高調波終端カプラと
入力整合回路の構成入力を分配する高調波終端カプラには、（１）に述べた
カプラと同じ構成のカプラを使用した。また、入力回路
のインピーダンス整合は、通常のアンプ設計の手順に従
い、入力整合回路（リアクティブ素子による）によって
２つのトランジスタの入力インピーダンスと、入力を分
配する高調波終端カプラとの間の共役無反射整合（ゲイ
ン整合）を達成した。

【００４９】本実施形態によれば、（１）から（４）の
手順によって設計されたバランスバランス型Ｆ級増幅器
は、Ｆ級動作となっているため電力負荷効率が優れてい
る。また、（１）に示したように高調波終端カプラが小
型であること、（３）に示したように少ない素子で出力
整合回路が形成できることから、シングルエンド型と比
較しても十分小型な回路構成が可能である。また、シン
グルエンド型と比較して、バランス型増幅器が有する
入出力での理想的リターンロス、発振に対する安定
性、送信相互変調歪みが小さいなどの特徴を備えてい
る。

【００５０】なお、本実施形態の（３）において、整合
回路は、図１３または図１４に示した構成に限る必要は
なく、基本波ロードと２次高調波ロードが達成されるも
のであれば、より回路的に複雑なもの、あるいは２つの
集中素子のみで同時達成されるものであってもよい。従
って、（２）の最適ロードにも依存して、種々の整合回
路がある。本実施形態は、小型な整合回路を実現するた
めに、（３）において、図１３および図１４に示した回
路を例としたが、整合回路の構成は、本発明の具体的応
用設計における技術詳細に関わる部分であり、本発明の
意義はその詳細によって基本的に左右されるものではな
い。

【００５１】（第２の実施形態）上述した第１の実施形
態において、（４）に示した入力を分配する高調波終端
カプラと入力整合回路の構成のみが異なるものである。
第１の実施形態における（２）と同様の手法により、各
トランジスタの最適ソースインピーダンスをｆｏ、２ｆ
ｏおよび３ｆｏの周波数において求め、第１の実施形態
における（３）と同様の手法により、ｆｏおよび２ｆｏ
での最適ソースインピーダンスを実現するための入力整
合回路を構成した。

【００５２】このようにして、入力側の高調波ソースイ
ンピーダンスも最適にすることで、第１の実施形態と比
較して、一層電力効率の優れたバランス型Ｆ級増幅器を
構成することができる。また、入力整合回路の構成を小
型化することにより、回路面積の増大も抑えることがで
きる。

【００５３】（第３の実施形態）第１の実施形態では、
lumped-distributed構成のブランチライン型カプラが用
いられたが、第３の実施形態では、lumped-distributed
構成のインピーダンス変換ブロードサイド型カプラを用
いる。その他の構成は、第１の実施形態に同じである。

【００５４】本発明では、使用するカプラの型式（ブ
ランチライン型、ブロードサイド型など）および設計パ
ラメータ（第１の実施形態で示した数式中のパラメー
タ、基板パラメータなど）、使用するトランジスタの
材質と構造などにより、最適な出力整合回路および入
力整合回路の詳細を決定する。これらは実際の設計にお
いて、密接に関係するものであり、回路全体の小型化の
効果、Ｆ級増幅器としての電力効率向上の効果などにも
差異が生じる。

【００５５】また、これらの効果を配慮に入れて、、
、の組み合わせを選定することにより、小型かつ高
効率のバランス型電力増幅器の設計が可能となる。これ
らの設計詳細は、目的周波数（ｆｏ）、必要とされる有
効帯域幅などその他の要求性能にも応じて、様々に工夫
されるべきものである。

【００５６】

【発明の効果】以上説明したように、本発明によれば、
小型で電力効率の高いバランス型Ｆ級増幅器を構成する
ことができ、シングルエンド型増幅器と比較して、バラ
ンス型増幅器が有する利点を、Ｆ級電力増幅器において
も備えることが可能となる。

【図面の簡単な説明】

【図１】従来のシングルエンド型Ｆ級増幅器の２次高調
波を終端する出力整合回路の一例を示した構成図であ
る。

【図２】従来のシングルエンド型増幅器を示した回路構
成図である。

【図３】従来のシングルエンド型Ｆ級増幅器の２次高調
波および３次高調波を終端する出力整合回路を示した構
成図である。

【図４】従来のバランス型Ｆ級増幅器を示した回路構成
図である。

【図５】本発明の一実施形態にかかるバランス型Ｆ級増
幅器を示した構成図である。

【図６】本発明の一実施形態にかかるバランス型Ｆ級増
幅器の出力整合回路を示した構成図である。

【図７】インピーダンス変換型ブランチラインカプラの
分布定数素子の構成を示した回路図である。

【図８】集中定数素子および分布定数素子の組で置き換
えた構成を示した回路図である。

【図９】本発明の一実施形態にかかるバランス型Ｆ級増
幅器における出力を合成するカプラの入力インピーダン
スを示したスミス・チャートである。

【図１０】トランジスタの最適ロードを示したスミス・
チャートである。

【図１１】出力整合回路のインピーダンス変成を説明す
るためのスミス・チャートである。

【図１２】２素子によるインピーダンス変成回路を示し
た回路図である。

【図１３】３素子によるインピーダンス変成回路の第１
例を示した回路図である。

【図１４】３素子によるインピーダンス変成回路の第２
例を示した回路図である。

【符号の説明】

１０１，２０２，３０１，５０４ａ，５０４ｂ，６０１
ａ，６０１ｂトランジスタ１０２，３０２第１伝送線路１０３並列共振回路１０４，３０４第２伝送線路１０５シャント整合素子１０６チョーク素子２０１，５０３ａ，５０３ｂ入力整合回路２０３，５０５ａ，５０５ｂ，６０２ａ，６０２ｂ
出力整合回路３０３３次高調波終端回路３０５２次高調波終端回路３０６基本波整合回路３０７，６０４バイアス回路４０１，４０２カプラ４０３ａ，４０３ｂシングルエンド型Ｆ級増幅器５０１，５０２，６０３高調波終端カプラ７０１〜７０４，８０３伝送線路８０１，８０２キャパシタ

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5J067 AA01 AA04 AA41 AA67 CA36 CA92 FA20 HA29 HA33 KA12 KA13 KA29 KA68 KS01 KS11 LS01 TA01 TA05 5J069 AA01 AA04 AA21 AA41 AA67 CA27 CA36 CA92 FA15 HA01 HA25 HA29 HA33 KA12 KA13 KA29 KA68 KC06 KC07 SA14 TA01 TA05

Claims

【特許請求の範囲】

【請求項１】１対のトランジスタと、入力信号を前記
トランジスタの各々の入力に分配するカプラと、前記ト
ランジスタの各々の出力を合成するカプラとを備えた基
本波の周波数ｆｏのバランス型増幅器において、前記出力を合成するカプラは、２次高調波の周波数２ｆ
ｏにおいて、０．９以上の入力反射係数を有し、前記トランジスタは、Ｆ級動作することを特徴とするバ
ランス型増幅器。
【請求項２】前記トランジスタの各々の出力と前記出
力を合成するカプラとの間に、２次高調波の反射位相を
整合する出力整合回路を接続したことを特徴とする請求
項１に記載のバランス型増幅器。
【請求項３】前記出力を合成するカプラは、３次高調
波の周波数３ｆｏにおいて、０．９以上の入力反射係数
を有することを特徴とする請求項１または２に記載のバ
ランス型増幅器。
【請求項４】前記入力を分配するカプラは、２次高調
波の周波数２ｆｏにおいて、０．９以上の入力反射係数
を有することを特徴とする請求項１，２または３に記載
のバランス型増幅器。
【請求項５】前記入力を分配するカプラと前記トラン
ジスタの各々の入力との間に、２次高調波の反射位相を
整合する入力整合回路を接続したことを特徴とする請求
項４に記載のバランス型増幅器。
【請求項６】前記入力を分配するカプラは、３次高調
波の周波数３ｆｏにおいて、０．９以上の入力反射係数
を有することを特徴とする請求項４または５に記載のバ
ランス型増幅器。
【請求項７】前記カプラは、集中定数素子と分布定数
素子の組み合わせにより構成することを特徴とする請求
項１ないし６に記載のバランス型増幅器。
【請求項８】前記カプラは、ブランチライン型である
ことを特徴とする請求項７に記載のバランス型増幅器。
【請求項９】前記カプラは、ブロードサイド型である
ことを特徴とする請求項７に記載のバランス型増幅器。