JP2003035680A - 半導体デバイスの検査方法 - Google Patents
半導体デバイスの検査方法Info
- Publication number
- JP2003035680A JP2003035680A JP2001222405A JP2001222405A JP2003035680A JP 2003035680 A JP2003035680 A JP 2003035680A JP 2001222405 A JP2001222405 A JP 2001222405A JP 2001222405 A JP2001222405 A JP 2001222405A JP 2003035680 A JP2003035680 A JP 2003035680A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- semiconductor device
- inspecting
- design data
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 132
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims description 43
- 238000013461 design Methods 0.000 claims abstract description 34
- 230000007547 defect Effects 0.000 claims description 37
- 239000000284 extract Substances 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 6
- 230000001678 irradiating effect Effects 0.000 abstract description 3
- 238000010894 electron beam technology Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 34
- 230000035945 sensitivity Effects 0.000 description 16
- 238000001514 detection method Methods 0.000 description 9
- 238000012552 review Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 238000005286 illumination Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 238000012549 training Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67271—Sorting devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
- G01N2021/95615—Inspecting patterns on the surface of objects using a comparative method with stored comparision signal
Landscapes
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Health & Medical Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】
【課題】白色光・レーザ光・あるいは電子線を照射して
形成された画像を用いて微細な回路パターンを検査する
技術において、検査に必要な各種条件を設定する際にそ
の操作効率を向上するための技術を適用する。 【解決手段】半導体デバイスの検査装置において、半導
体デバイスの設計データを利用することで検査装置の複
数のパラメータを自動的に設定可能とする機能をそなえ
た。
形成された画像を用いて微細な回路パターンを検査する
技術において、検査に必要な各種条件を設定する際にそ
の操作効率を向上するための技術を適用する。 【解決手段】半導体デバイスの検査装置において、半導
体デバイスの設計データを利用することで検査装置の複
数のパラメータを自動的に設定可能とする機能をそなえ
た。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスや
液晶または磁気ヘッド等の製造ラインにおける検査の方
法に関するものである。
液晶または磁気ヘッド等の製造ラインにおける検査の方
法に関するものである。
【０００２】
【従来の技術】半導体ウェハの検査を一例として説明す
る。
る。
【０００３】半導体デバイスは、半導体ウェハ上に主に
ホトマスクに形成されたパターンをリソグラフィー処理
およびエッチング処理により転写する工程を繰り返すこ
とにより製造される。半導体デバイスの製造過程におい
てリソグラフィー処理やエッチング処理その他各種加工
処理の良否、異物発生等は、半導体デバイスの歩留りに
大きく影響をおよぼすため、異常や不良の発生を早期あ
るいは事前に検知するために製造仮定からの半導体ウェ
ハを検査する方法は従来から実施されている。
ホトマスクに形成されたパターンをリソグラフィー処理
およびエッチング処理により転写する工程を繰り返すこ
とにより製造される。半導体デバイスの製造過程におい
てリソグラフィー処理やエッチング処理その他各種加工
処理の良否、異物発生等は、半導体デバイスの歩留りに
大きく影響をおよぼすため、異常や不良の発生を早期あ
るいは事前に検知するために製造仮定からの半導体ウェ
ハを検査する方法は従来から実施されている。
【０００４】半導体ウエハ上のパターンに存在する欠陥
を検査する方法としては、半導体ウエハに白色光を照射
し、光学画像を用いて複数のＬＳＩの同種の回路パター
ンを比較する欠陥検査装置が実用化されており、例えば
光学画像を用いた検査方法では、特開平3−167456 号公
報に記載されているように、基板上の光学照明された領
域を時間遅延積分センサ上に結像し、センサで検出した
画像と予め入力しておいた設計情報とを比較することに
より欠陥を検出する方式が開示されている。
を検査する方法としては、半導体ウエハに白色光を照射
し、光学画像を用いて複数のＬＳＩの同種の回路パター
ンを比較する欠陥検査装置が実用化されており、例えば
光学画像を用いた検査方法では、特開平3−167456 号公
報に記載されているように、基板上の光学照明された領
域を時間遅延積分センサ上に結像し、センサで検出した
画像と予め入力しておいた設計情報とを比較することに
より欠陥を検出する方式が開示されている。
【０００５】上記欠陥検査においては、隣接する同等の
回路パターンの画像を形成しこれらを比較して欠陥を自
動検出するものであるが、検査においては様々なパター
ンレイアウトのウエハあるいは様々な材料のパターンに
対応する必要がある。隣接するパターン同士を正確に比
較するためには、パターンの配置すなわちウエハ上のチ
ップ（ダイ）やショットの配列を予め求めて当該被検査
ウエハの検査条件としておく必要がある。また、様々な
材料において検査に適した画像を形成するためには、画
像の明るさやパターン／下地のコントラストを適正な値
に設定し当該被検査ウエハの検査条件としておく必要が
ある。しかし、上記従来装置においてはこれらの検査条
件設定の手順や操作方法については記載がなく、その操
作が煩雑で、新規に検査対象となるウエハについて適切
な検査条件を一通り設定するのに１〜数時間を要してい
た。半導体製造ラインにおいては、複数の製品（すなわ
ち複数の回路パターン配列）、且つ複数の工程（すなわ
ち複数の材料および複数の詳細な回路パターン形状）に
ついてパターン検査を実施するため、膨大な数の検査条
件を設定する必要があり、その結果、検査における各操
作、特に検査条件設定操作に膨大な時間を要するという
問題があった。
回路パターンの画像を形成しこれらを比較して欠陥を自
動検出するものであるが、検査においては様々なパター
ンレイアウトのウエハあるいは様々な材料のパターンに
対応する必要がある。隣接するパターン同士を正確に比
較するためには、パターンの配置すなわちウエハ上のチ
ップ（ダイ）やショットの配列を予め求めて当該被検査
ウエハの検査条件としておく必要がある。また、様々な
材料において検査に適した画像を形成するためには、画
像の明るさやパターン／下地のコントラストを適正な値
に設定し当該被検査ウエハの検査条件としておく必要が
ある。しかし、上記従来装置においてはこれらの検査条
件設定の手順や操作方法については記載がなく、その操
作が煩雑で、新規に検査対象となるウエハについて適切
な検査条件を一通り設定するのに１〜数時間を要してい
た。半導体製造ラインにおいては、複数の製品（すなわ
ち複数の回路パターン配列）、且つ複数の工程（すなわ
ち複数の材料および複数の詳細な回路パターン形状）に
ついてパターン検査を実施するため、膨大な数の検査条
件を設定する必要があり、その結果、検査における各操
作、特に検査条件設定操作に膨大な時間を要するという
問題があった。
【０００６】特開2001-35893号公報には、上記検査条件
設定する際にその操作性効率を向上し、検査条件設定時
間を短縮する方法が開示されている。操作画面のレイア
ウトを工夫することにより、設定項目の入力に必要な時
間を低減しているが、それでもなお、検査装置の検査条
件設定には30分から数時間を要していた。
設定する際にその操作性効率を向上し、検査条件設定時
間を短縮する方法が開示されている。操作画面のレイア
ウトを工夫することにより、設定項目の入力に必要な時
間を低減しているが、それでもなお、検査装置の検査条
件設定には30分から数時間を要していた。
【０００７】
【発明が解決しようとする課題】上記従来技術に記載し
たように半導体デバイスをはじめとする各種微細なパタ
ーンを検査する装置においては、各種の検査条件を設定
する必要があり、またこれらの検査条件は品種・工程毎
に調整が必要である。また条件出しの間は検査装置が占
有されてしまい、実際に検査をする時間が減少してしま
う。さらに条件出しの間は半導体製品を停滞させておか
なくてはならない。このため、半導体デバイスのターン
アラウンドタイム（TAT）を伸ばしてしまい、コストの
増加につながっていた。
たように半導体デバイスをはじめとする各種微細なパタ
ーンを検査する装置においては、各種の検査条件を設定
する必要があり、またこれらの検査条件は品種・工程毎
に調整が必要である。また条件出しの間は検査装置が占
有されてしまい、実際に検査をする時間が減少してしま
う。さらに条件出しの間は半導体製品を停滞させておか
なくてはならない。このため、半導体デバイスのターン
アラウンドタイム（TAT）を伸ばしてしまい、コストの
増加につながっていた。
【０００８】本発明の第１の目的は、白色光・レーザ
光、あるいは電子線を照射して形成された画像を用いて
微細な回路パターンを検査する技術において、検査に必
要な各種条件を設定する際に、半導体デバイスの設計デ
ータを利用することでユーザの入力を最小限にするため
の技術を提供することである。
光、あるいは電子線を照射して形成された画像を用いて
微細な回路パターンを検査する技術において、検査に必
要な各種条件を設定する際に、半導体デバイスの設計デ
ータを利用することでユーザの入力を最小限にするため
の技術を提供することである。
【０００９】本発明の第２の目的は、半導体デバイスの
設計データを利用することで、上記検査条件の設定を被
検査対象の半導体デバイスが検査工程に到着する前に仮
決めし、検査条件設定にかかる時間を必要最低限にする
技術を提供することにある。
設計データを利用することで、上記検査条件の設定を被
検査対象の半導体デバイスが検査工程に到着する前に仮
決めし、検査条件設定にかかる時間を必要最低限にする
技術を提供することにある。
【００１０】本発明の第３の目的は、半導体デバイスの
設計データを利用することで、高感度で欠陥検出数にし
める虚報の割合を一定以下にする検査結果を出力する技
術を提供することにある。
設計データを利用することで、高感度で欠陥検出数にし
める虚報の割合を一定以下にする検査結果を出力する技
術を提供することにある。
【００１１】本発明の第４の目的は、半導体デバイスの
設計データを利用することで、検出した欠陥が虚報の出
やすいエリアであるかどうかを判別し、その判別情報を
検査結果に付加することで、検査条件決定の際に虚報の
出やすいエリアの欠陥を優先的にレビューすることを可
能とする技術を提供することにある。
設計データを利用することで、検出した欠陥が虚報の出
やすいエリアであるかどうかを判別し、その判別情報を
検査結果に付加することで、検査条件決定の際に虚報の
出やすいエリアの欠陥を優先的にレビューすることを可
能とする技術を提供することにある。
【００１２】本発明の第５の目的は、半導体デバイスの
設計データを利用することで、半導体デバイスのチップ
内のエリアごとのデザインルールまたは機能的な重要度
に応じて検査感度を任意に設定することを可能とする技
術を提供することにある。
設計データを利用することで、半導体デバイスのチップ
内のエリアごとのデザインルールまたは機能的な重要度
に応じて検査感度を任意に設定することを可能とする技
術を提供することにある。
【００１３】本発明の第６の目的は、半導体デバイスの
設計データを利用することで、欠陥が透明膜上にある
か、非透明膜状にあるかを判別し、その情報を欠陥検出
結果に付加し、走査型電子線顕微鏡（SEM）で確認可能
な欠陥と確認不可能な欠陥を弁別する技術を提供するこ
とにある。
設計データを利用することで、欠陥が透明膜上にある
か、非透明膜状にあるかを判別し、その情報を欠陥検出
結果に付加し、走査型電子線顕微鏡（SEM）で確認可能
な欠陥と確認不可能な欠陥を弁別する技術を提供するこ
とにある。
【００１４】本発明の第７の目的は、半導体検査装置の
設計データを利用することで、検出欠陥の分類の際に、
欠陥が特定のパターンまたは材質上にあるかどうかを判
定し、欠陥を分類する際に有効な情報を得る技術を提供
することにある。
設計データを利用することで、検出欠陥の分類の際に、
欠陥が特定のパターンまたは材質上にあるかどうかを判
定し、欠陥を分類する際に有効な情報を得る技術を提供
することにある。
【００１５】
【課題を解決するための手段】第1、第２の目的を達成
するために、半導体デバイスの検査装置において、半導
体デバイスの設計データを利用することで検査装置の複
数のパラメータを自動的に設定可能とする機能を備え
た。
するために、半導体デバイスの検査装置において、半導
体デバイスの設計データを利用することで検査装置の複
数のパラメータを自動的に設定可能とする機能を備え
た。
【００１６】第３の目的を達成するために、半導体デバ
イスの設計データを利用して、欠陥検出の際の統計処理
に用いられる特定の繰り返しパターンからの検出信号の
母数を増やす機能を備えた。
イスの設計データを利用して、欠陥検出の際の統計処理
に用いられる特定の繰り返しパターンからの検出信号の
母数を増やす機能を備えた。
【００１７】第４の目的を達成するために半導体デバイ
スの検査装置において、半導体デバイスの設計データを
利用することで、検出した欠陥が虚報のでやすいエリア
にあるか否かの情報を検出結果に付加する機能を備え
た。また付加された情報をもとに虚報のでやすいエリア
にある欠陥を優占的にレビュー可能な機能を備えた。
スの検査装置において、半導体デバイスの設計データを
利用することで、検出した欠陥が虚報のでやすいエリア
にあるか否かの情報を検出結果に付加する機能を備え
た。また付加された情報をもとに虚報のでやすいエリア
にある欠陥を優占的にレビュー可能な機能を備えた。
【００１８】第６の目的を達成するために半導体デバイ
スの設計データを利用して、欠陥が透明膜上にあるか、
非透明膜状にあるかを判別し、その情報を欠陥検出結果
に付加する機能を備えた。
スの設計データを利用して、欠陥が透明膜上にあるか、
非透明膜状にあるかを判別し、その情報を欠陥検出結果
に付加する機能を備えた。
【００１９】すなわち、本発明では、上記した目的を達
成するために、半導体デバイスの検査方法において、半
導体デバイスの設計データを用いて検査条件を設定し、
この設定した条件で半導体デバイスを検査し、この検査
した結果を用いて設計データを用いて設定した検査条件
を修正し、この修正した検査条件を用いて半導体デバイ
スを検査するようにした。
成するために、半導体デバイスの検査方法において、半
導体デバイスの設計データを用いて検査条件を設定し、
この設定した条件で半導体デバイスを検査し、この検査
した結果を用いて設計データを用いて設定した検査条件
を修正し、この修正した検査条件を用いて半導体デバイ
スを検査するようにした。
【００２０】また、本発明では、 半導体デバイスの検査
方法において、半導体デバイスの品種名と処理した工程
名とを特定して設計データベースから関連する情報を引
き出し、この引き出した関連する情報を用いて検査条件
を設定し、この設定した条件で半導体デバイスを検査し、
この検査した結果を用いて設計データを用いて設定した
検査条件を修正し、この修正した検査条件を用いて半導
体デバイスを検査し、この検査した結果を出力するよう
にした。
方法において、半導体デバイスの品種名と処理した工程
名とを特定して設計データベースから関連する情報を引
き出し、この引き出した関連する情報を用いて検査条件
を設定し、この設定した条件で半導体デバイスを検査し、
この検査した結果を用いて設計データを用いて設定した
検査条件を修正し、この修正した検査条件を用いて半導
体デバイスを検査し、この検査した結果を出力するよう
にした。
【００２１】
【発明の実施の形態】図１に従来の検査条件設定の１例
として、レーザ光の散乱を利用した異物検査装置の条件
設定シーケンスを示す。従来の検査条件設定において
は、まずウェハを準備して装置内にロードすることから
はじまる。そして検査の前準備としてウェハ内のチップ
配列（チップマトリックス）や、パターンを露光する際
のショット配列（ショットマトリックス）、チップサイ
ズや、プロセスや歩留り管理用のTEG（Test Element
Group）チップを非検査に設定すること、検査の際のウ
ェハのスキャン方向、更にはアライメントの際に利用す
るチップの設定をする必要がある。また自動アイメント
に用いるパターンの選択、アライメントパターンの画像
データの保存をし、実際にアライメントをする。
として、レーザ光の散乱を利用した異物検査装置の条件
設定シーケンスを示す。従来の検査条件設定において
は、まずウェハを準備して装置内にロードすることから
はじまる。そして検査の前準備としてウェハ内のチップ
配列（チップマトリックス）や、パターンを露光する際
のショット配列（ショットマトリックス）、チップサイ
ズや、プロセスや歩留り管理用のTEG（Test Element
Group）チップを非検査に設定すること、検査の際のウ
ェハのスキャン方向、更にはアライメントの際に利用す
るチップの設定をする必要がある。また自動アイメント
に用いるパターンの選択、アライメントパターンの画像
データの保存をし、実際にアライメントをする。
【００２２】以上の設定終了後、続いて検査感度の調整
を開始する。まずチップ内の繰返しパターンからの回折
光を効率的に遮光する空間フィルタを設定し、試し検査
をする。試し検査後に検出結果を確認（レビュー）し、
感度条件であるレーザパワーやしきい値を仮設定する。
感度条件設定と試し検査、レビューを繰り返して、虚報
が一定の割合以下となるような検査条件を決定した後、
検査条件保存、ウェハをアンロードして条件出しを終了
する。
を開始する。まずチップ内の繰返しパターンからの回折
光を効率的に遮光する空間フィルタを設定し、試し検査
をする。試し検査後に検出結果を確認（レビュー）し、
感度条件であるレーザパワーやしきい値を仮設定する。
感度条件設定と試し検査、レビューを繰り返して、虚報
が一定の割合以下となるような検査条件を決定した後、
検査条件保存、ウェハをアンロードして条件出しを終了
する。
【００２３】このように従来の技術では検査条件決定ま
でに多くの項目を入力する必要があり、多くの時間を要
していた。また検査条件を設定する際に装置を使用して
条件設定をしなければならないので、結果として検査装
置を検査に使用できる時間が少なくなりスループットも
低下していた。また複数の入力項目があるため、条件を
設定する作業者は一定の訓練を受け、装置の使用方法に
熟練することが必要であった。また条件出しの間は条件
出しが終了するまで、ウェハを停滞する必要があり半導
体製品のTATを伸ばしていた。
でに多くの項目を入力する必要があり、多くの時間を要
していた。また検査条件を設定する際に装置を使用して
条件設定をしなければならないので、結果として検査装
置を検査に使用できる時間が少なくなりスループットも
低下していた。また複数の入力項目があるため、条件を
設定する作業者は一定の訓練を受け、装置の使用方法に
熟練することが必要であった。また条件出しの間は条件
出しが終了するまで、ウェハを停滞する必要があり半導
体製品のTATを伸ばしていた。
【００２４】図２に本発明の検査条件設定シーケンスの
一例を示す。まず、実際にウェハが検査工程に到着する
前に検査条件を仮決めする。これにより条件設定の際の
ウェハの停滞時間を必要最小限度にとどめることが可能
となる。
一例を示す。まず、実際にウェハが検査工程に到着する
前に検査条件を仮決めする。これにより条件設定の際の
ウェハの停滞時間を必要最小限度にとどめることが可能
となる。
【００２５】はじめに検査対象の半導体デバイスの品種
名およびこの半導体デバイスを処理した直前の工程名を
端末から入力する。品種名、工程名が入力されると、通
信手段を介して半導体デバイスの設計データベースにア
クセスして検査のための前準備に必要なデータを収集
し、検査のために必要な条件を図２に示したようなステ
ップで自動的に設定する。品種名、工程名の設定は作業
者がキーボードや、バーコードリーダなどで入力しても
構わないし、クリーンルーム内、クリーンルーム外で装
置にアクセス可能なパソコンなどから設定してもよい。
名およびこの半導体デバイスを処理した直前の工程名を
端末から入力する。品種名、工程名が入力されると、通
信手段を介して半導体デバイスの設計データベースにア
クセスして検査のための前準備に必要なデータを収集
し、検査のために必要な条件を図２に示したようなステ
ップで自動的に設定する。品種名、工程名の設定は作業
者がキーボードや、バーコードリーダなどで入力しても
構わないし、クリーンルーム内、クリーンルーム外で装
置にアクセス可能なパソコンなどから設定してもよい。
【００２６】以上で検査装置条件設定の前準備が終了す
る。
る。
【００２７】入力項目が品種名、工程名のわずかに２つ
だけであるため、作業者は検査装置に熟練する必要がな
い。
だけであるため、作業者は検査装置に熟練する必要がな
い。
【００２８】次に実際にウェハが到着してからの感度設
定について説明する。
定について説明する。
【００２９】ウェハを装置内にロードすると、自動でア
ライメントを開始する。アライメント終了後に感度条件
設定（レーザパワー、しきい値）と試し検査、レビュー
を繰返し、レビューして分類した実欠陥だけを検出でき
るような検査条件、または虚報が一定の割合以下となる
検査条件を決定した後、検査条件を保存し、ウェハをア
ンロードして条件出しを終了する。この、保存した検査
条件は、画面上で確認することができる。このようにして
検査条件を決定した後、前の工程で処理されたウェハに
ついてこの決定した検査条件を用いて順次検査を行い、
検査が終了したウェハを次工程に送り次工程での処理を
行う。検査した結果は、画面上に表示される。一連の条件
設定シーケンスの中で「感度条件設定」「試し検査」
「レビュー」以外の作業時間は数秒から数十秒である。
ライメントを開始する。アライメント終了後に感度条件
設定（レーザパワー、しきい値）と試し検査、レビュー
を繰返し、レビューして分類した実欠陥だけを検出でき
るような検査条件、または虚報が一定の割合以下となる
検査条件を決定した後、検査条件を保存し、ウェハをア
ンロードして条件出しを終了する。この、保存した検査
条件は、画面上で確認することができる。このようにして
検査条件を決定した後、前の工程で処理されたウェハに
ついてこの決定した検査条件を用いて順次検査を行い、
検査が終了したウェハを次工程に送り次工程での処理を
行う。検査した結果は、画面上に表示される。一連の条件
設定シーケンスの中で「感度条件設定」「試し検査」
「レビュー」以外の作業時間は数秒から数十秒である。
【００３０】「感度条件設定」「試し検査」「レビュ
ー」に関しては自動欠陥レビュー（ADR）機能や自動欠
陥分類（ADC）機能を使用することで大幅に短縮可能と
なり、条件設定に必要な時間は数分〜数十分程度と大幅
に短縮可能となる。
ー」に関しては自動欠陥レビュー（ADR）機能や自動欠
陥分類（ADC）機能を使用することで大幅に短縮可能と
なり、条件設定に必要な時間は数分〜数十分程度と大幅
に短縮可能となる。
【００３１】以下、検査装置条件設定の前準備として半
導体デバイス設計データベースにアクセスして自動設定
する項目について説明する。
導体デバイス設計データベースにアクセスして自動設定
する項目について説明する。
【００３２】図３はチップマトリックスの設定とチップ
サイズの設定を示したものである。ウェハ内にはチップ
のパターンがないところがあり、検査の時にはそれらの
チップを非検査にしている。例えばウェハの周辺部分ぎ
りぎりにあるチップは一部がウェハ周辺にかかっていた
り、膜厚ムラなど半導体デバイスとして動作しない。こ
れらのチップを自動的に削除し検査対象から外してい
る。チップサイズ設定ではチップのｘ方向の大きさとｙ
方向の大きさを設定する。
サイズの設定を示したものである。ウェハ内にはチップ
のパターンがないところがあり、検査の時にはそれらの
チップを非検査にしている。例えばウェハの周辺部分ぎ
りぎりにあるチップは一部がウェハ周辺にかかっていた
り、膜厚ムラなど半導体デバイスとして動作しない。こ
れらのチップを自動的に削除し検査対象から外してい
る。チップサイズ設定ではチップのｘ方向の大きさとｙ
方向の大きさを設定する。
【００３３】図４はショットマトリックスの設定を示し
たものである。半導体デバイスのパターンを露光する際
には、複数のチップをまとめて露光する場合がある。そ
の場合にチップの周辺部分（スクライブエリア）にはチ
ップ毎に異なる（ショット単位では同一の）パターンを
形成することがある。このような場合に通常のチップど
うしの比較検査をするとスクライブエリアで虚報が発生
してしまうため、スクライブエリアでは検査シーケンス
を変更する必要がある。
たものである。半導体デバイスのパターンを露光する際
には、複数のチップをまとめて露光する場合がある。そ
の場合にチップの周辺部分（スクライブエリア）にはチ
ップ毎に異なる（ショット単位では同一の）パターンを
形成することがある。このような場合に通常のチップど
うしの比較検査をするとスクライブエリアで虚報が発生
してしまうため、スクライブエリアでは検査シーケンス
を変更する必要がある。
【００３４】図５は検査シーケンスを説明したもので、
スクライブエリアのようなショット単位の繰返しパター
ンはショット単位での比較検査、チップ単位での繰返し
パターンはチップ単位での比較検査、ＤＲＡＭやＳＲＡ
Ｍ、ＦＲＡＳＨメモリなどのセルパターンはセル比較に
より検査をする。ウェハは面内でサイズや膜厚などの微
妙なバラツキがあるため、一般に比較範囲が小さいほど
ばらつきの影響が小さくなって検査感度は向上する。
スクライブエリアのようなショット単位の繰返しパター
ンはショット単位での比較検査、チップ単位での繰返し
パターンはチップ単位での比較検査、ＤＲＡＭやＳＲＡ
Ｍ、ＦＲＡＳＨメモリなどのセルパターンはセル比較に
より検査をする。ウェハは面内でサイズや膜厚などの微
妙なバラツキがあるため、一般に比較範囲が小さいほど
ばらつきの影響が小さくなって検査感度は向上する。
【００３５】図６は検査・非検査チップの設定の一例を
示したものである。ウェハ内にはプロセスや歩留りを管
理するためのＴＥＧ（Test Element Group）チップが
ある場合がある。このTEGチップはその他のチップとは
大きく異なる回路パターンである場合が多くこのような
チップを検査するとTEGチップ上に虚報が大量に発生す
る。そのため、通常TEGチップは非検査に設定する。
示したものである。ウェハ内にはプロセスや歩留りを管
理するためのＴＥＧ（Test Element Group）チップが
ある場合がある。このTEGチップはその他のチップとは
大きく異なる回路パターンである場合が多くこのような
チップを検査するとTEGチップ上に虚報が大量に発生す
る。そのため、通常TEGチップは非検査に設定する。
【００３６】図７はチップ内のパターンで検査・非検査
エリアを設定する一例を示したものである。この例では
スクライブエリアを非検査に設定している。このエリア
はウェハからチップを切出す際に切断されるので、半導
体デバイスの動作にはほとんど影響しない。そのため半
導体デバイス製造メーカによってはこのエリアの欠陥を
管理の対象外としている場合がある。検査非検査エリア
の設定ではある特定の領域、例えばCPU製品ではキャッ
シュメモリエリアの歩留りが製品の品質、価格に影響す
るため、このエリアのみを検査するようにすることも可
能である。
エリアを設定する一例を示したものである。この例では
スクライブエリアを非検査に設定している。このエリア
はウェハからチップを切出す際に切断されるので、半導
体デバイスの動作にはほとんど影響しない。そのため半
導体デバイス製造メーカによってはこのエリアの欠陥を
管理の対象外としている場合がある。検査非検査エリア
の設定ではある特定の領域、例えばCPU製品ではキャッ
シュメモリエリアの歩留りが製品の品質、価格に影響す
るため、このエリアのみを検査するようにすることも可
能である。
【００３７】図８はアライメントパターンの設定を示し
たものである。アライメントでは事前に登録されたパタ
ーンと検査対象となったウェハ上のパターンを比較して
パターンマッチングをしている。そのため、設計データ
から形状情報をえることで、条件設定の際にわざわざ実
ウェハを使って画像を取込み・保存する必要がなくな
る。またパターンの材質の情報を使うことでコントラス
トが高いパターンを自動的に設定することが可能とな
る。
たものである。アライメントでは事前に登録されたパタ
ーンと検査対象となったウェハ上のパターンを比較して
パターンマッチングをしている。そのため、設計データ
から形状情報をえることで、条件設定の際にわざわざ実
ウェハを使って画像を取込み・保存する必要がなくな
る。またパターンの材質の情報を使うことでコントラス
トが高いパターンを自動的に設定することが可能とな
る。
【００３８】図９は空間フィルタの設定の一例を示した
ものである。半導体製品の繰返しパターンに照明をあて
ると、繰返しパターンのピッチ、照明の波長に応じた回
折が生じる。空間フィルタはこの回折光を遮光すること
で、異物・欠陥とパターンのS/Nを向上している。照明
の波長は装置側で既知のため設計データから繰返しパタ
ーンのピッチサイズをえることで、回折光のパターンが
求まる。これにより空間フィルタを自動で設定すること
が可能となる。図９下は空間フィルタ設定前と設定後の
比較をしたもので、空間フィルタを設定することにより
パターンの信号を下げ、その結果以前はパターンの信号
に埋もれていた欠陥を検出することが可能となった例を
示したものである。なお空間フィルタは検査エリア毎に
設定してもよく、その場合は各エリアでパターンからの
ノイズを押さえることが可能になり高感度検出が達成で
きる。
ものである。半導体製品の繰返しパターンに照明をあて
ると、繰返しパターンのピッチ、照明の波長に応じた回
折が生じる。空間フィルタはこの回折光を遮光すること
で、異物・欠陥とパターンのS/Nを向上している。照明
の波長は装置側で既知のため設計データから繰返しパタ
ーンのピッチサイズをえることで、回折光のパターンが
求まる。これにより空間フィルタを自動で設定すること
が可能となる。図９下は空間フィルタ設定前と設定後の
比較をしたもので、空間フィルタを設定することにより
パターンの信号を下げ、その結果以前はパターンの信号
に埋もれていた欠陥を検出することが可能となった例を
示したものである。なお空間フィルタは検査エリア毎に
設定してもよく、その場合は各エリアでパターンからの
ノイズを押さえることが可能になり高感度検出が達成で
きる。
【００３９】図10は検査エリアごとに感度を設定した例
である。例えば0.5mmピッチの配線部に0.1mmの異物があ
っても歩留りにはほとんど影響しない。つまりこのよう
なエリアであまり高感度に検査をしても、歩留りに影響
しない、つまり対策不要の欠陥が検出されてしまい、プ
ロセスを管理する立場の人にとっては多くのノイズを含
んでしまう。そこでエリアごとの半導体デバイスの設計
データから配線ルールをえることで各エリアに必要な感
度で検査をすることが可能となる。また例えばスクライ
ブエリアなどは虚報がでることが多くこのようなエリア
では感度を下げることで、虚報を低減することが可能で
ある。
である。例えば0.5mmピッチの配線部に0.1mmの異物があ
っても歩留りにはほとんど影響しない。つまりこのよう
なエリアであまり高感度に検査をしても、歩留りに影響
しない、つまり対策不要の欠陥が検出されてしまい、プ
ロセスを管理する立場の人にとっては多くのノイズを含
んでしまう。そこでエリアごとの半導体デバイスの設計
データから配線ルールをえることで各エリアに必要な感
度で検査をすることが可能となる。また例えばスクライ
ブエリアなどは虚報がでることが多くこのようなエリア
では感度を下げることで、虚報を低減することが可能で
ある。
【００４０】図11は検出した欠陥の座標と設計データを
つきあわせることで欠陥がどのパターン上に存在するか
を示す一例である。例えばCu配線上ではボイドが発生す
るが、Cu配線以外にボイドが生じることはない。そのた
め欠陥を自動分類する際に、特徴量の一つとしてCu配線
上にあるかないかということは有効な情報である。これ
によって欠陥の自動分類の精度を向上することが可能と
なる。また、SEMによるレビューではSEMの特性上。表面
にある欠陥しかレビューできない。そこで欠陥が透明膜
上にあるか、不透明膜状にあるかという情報を欠陥検出
結果に付加することで、SEMレビュー可能な欠陥を効率
良く選択可能である。
つきあわせることで欠陥がどのパターン上に存在するか
を示す一例である。例えばCu配線上ではボイドが発生す
るが、Cu配線以外にボイドが生じることはない。そのた
め欠陥を自動分類する際に、特徴量の一つとしてCu配線
上にあるかないかということは有効な情報である。これ
によって欠陥の自動分類の精度を向上することが可能と
なる。また、SEMによるレビューではSEMの特性上。表面
にある欠陥しかレビューできない。そこで欠陥が透明膜
上にあるか、不透明膜状にあるかという情報を欠陥検出
結果に付加することで、SEMレビュー可能な欠陥を効率
良く選択可能である。
【００４１】図12は比較検査アルゴリズムにおいて統計
処理をする検査装置において、設計データを利用するこ
とで、統計の母数を増やすことにより虚報の少ない安定
した条件を設定することが可能になる例を示したもので
ある。
処理をする検査装置において、設計データを利用するこ
とで、統計の母数を増やすことにより虚報の少ない安定
した条件を設定することが可能になる例を示したもので
ある。
【００４２】チップの比較検査の際の統計処理とは、チ
ップごとに座標による対応点の信号または信号の差分値
を利用し、信号値と頻度の分布を仮定する。仮定された
分布に対してあるしきい値を設定し、そのしきい値を超
えたものを異常として判定する。この場合ウェハ内にチ
ップ数が少ないと統計を取る際の母数が不足し、信号値
の頻度分布の信頼性が低下してしまう。このような場合
は虚報が発生しやすくなる。しきい値を高めに設定し、
虚報が出ないような条件を検査条件として設定するが、
このため全体として感度の下がった状態となってしま
う。
ップごとに座標による対応点の信号または信号の差分値
を利用し、信号値と頻度の分布を仮定する。仮定された
分布に対してあるしきい値を設定し、そのしきい値を超
えたものを異常として判定する。この場合ウェハ内にチ
ップ数が少ないと統計を取る際の母数が不足し、信号値
の頻度分布の信頼性が低下してしまう。このような場合
は虚報が発生しやすくなる。しきい値を高めに設定し、
虚報が出ないような条件を検査条件として設定するが、
このため全体として感度の下がった状態となってしま
う。
【００４３】設計データを利用すると、チップごとの座
標対応点以外にも同一のパターンであれば同一の信号を
えられるので、母数を増やすことが可能となる。母数が
増えることによって仮定する分布の信頼性が増し、しき
い値を下げることが可能となる。その結果虚報が少な
く、高感度な検査が可能となる。
標対応点以外にも同一のパターンであれば同一の信号を
えられるので、母数を増やすことが可能となる。母数が
増えることによって仮定する分布の信頼性が増し、しき
い値を下げることが可能となる。その結果虚報が少な
く、高感度な検査が可能となる。
【００４４】図13はパターンの粗密により照明光量を制
御する方法の一例を示したものである。パターンの密
度、形状によってセンサに入る検出光の強さが異なる。
センサにはダイナミックレンジがあり、例えばパターン
があまり強く光ってしまうとそのエリアは検査不能とな
ってしまう。設計データを利用することで、あらかじめ
エリアごとの検出光量を推定し、検査時に照明光量を制
御することで、広いエリアで感度を保った検査が可能と
なる。エリア毎の光量制御は試し検査の時の検出光量を
元に自動設定することも可能である。
御する方法の一例を示したものである。パターンの密
度、形状によってセンサに入る検出光の強さが異なる。
センサにはダイナミックレンジがあり、例えばパターン
があまり強く光ってしまうとそのエリアは検査不能とな
ってしまう。設計データを利用することで、あらかじめ
エリアごとの検出光量を推定し、検査時に照明光量を制
御することで、広いエリアで感度を保った検査が可能と
なる。エリア毎の光量制御は試し検査の時の検出光量を
元に自動設定することも可能である。
【００４５】図14は虚報多発エリアを示したものであ
る。ためし検査後のレビュー時に巨砲の出やすいエリア
を優占してレビューすることで、仮設定した条件に虚報
がどの程度含まれているかを短い時間で判定することが
可能となる。これによって条件出しの時間を短縮するこ
とが可能となる。
る。ためし検査後のレビュー時に巨砲の出やすいエリア
を優占してレビューすることで、仮設定した条件に虚報
がどの程度含まれているかを短い時間で判定することが
可能となる。これによって条件出しの時間を短縮するこ
とが可能となる。
【００４６】
【発明の効果】本発明によって得られる代表的な効果を
以下に簡単に説明する。半導体デバイスの設計データを
利用することで、（１）条件設定の入力項目が減り、条
件設定の時間が短縮できる。（２）入力項目が減ること
により作業者の負担が低減すると共に、検査装置を使用
するための訓練が少なくなる。（３）実ウェハを使用し
ないで検査条件を仮設定できるのでウェハの停滞時間を
短縮可能である。
以下に簡単に説明する。半導体デバイスの設計データを
利用することで、（１）条件設定の入力項目が減り、条
件設定の時間が短縮できる。（２）入力項目が減ること
により作業者の負担が低減すると共に、検査装置を使用
するための訓練が少なくなる。（３）実ウェハを使用し
ないで検査条件を仮設定できるのでウェハの停滞時間を
短縮可能である。
【図１】従来の検査条件設定シーケンス
【図２】本発明の検査条件設定シーケンス
【図３】チップマトリックスとチップサイズ設定
【図４】ショットマトリックス設定
【図５】検査シーケンス設定
【図６】検査・非検査チップ設定
【図７】検査・非検査エリア設定
【図８】アライメントパターン設定
【図９】空間フィルタ設定
【図１０】致命性判定
【図１１】パターン上・パターン外判定
【図１２】統計処理アルゴリズム
【図１３】照明光量制御
【図１４】虚報多発エリア判定
１…ウェハ、２…チップマトリックス、３…チップ、４
…ショット、５…TEGチップ、６…検査エリア、７…非
検査エリア、８…アライメントパターン例、９…パター
ンピッチ、１０…セルパターン、１１…パターン信号
（空間フィルタなし）、１２…パターン信号（空間フィ
ルタあり）、１３…Cu配線、１４…ボイド、１５…仮定
した信号分布、１６…しきい値、１７…パターン信号
（光量制御なし）、１８…パターン信号（光量制御あ
り）、１９…虚報多発エリア
…ショット、５…TEGチップ、６…検査エリア、７…非
検査エリア、８…アライメントパターン例、９…パター
ンピッチ、１０…セルパターン、１１…パターン信号
（空間フィルタなし）、１２…パターン信号（空間フィ
ルタあり）、１３…Cu配線、１４…ボイド、１５…仮定
した信号分布、１６…しきい値、１７…パターン信号
（光量制御なし）、１８…パターン信号（光量制御あ
り）、１９…虚報多発エリア
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 大島 良正
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内
(72)発明者 西山 英利
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内
Ｆターム(参考） 2G001 AA03 BA07 CA03 FA01 GA01
GA06 HA09 HA13 KA03 KA04
LA11
2G051 AA51 AB01 CB05 CC07 EA24
EB02
4M106 AA01 BA05 CA41 DB08 DB20
DJ14 DJ20 DJ39
5B057 AA03 BA02 CA08 CA16 CC03
DA03 DB02 DB09
Claims (4)
- 【請求項１】半導体デバイスの検査方法であって、半導
体デバイスの設計データを用いて検査条件を設定し、該
設定した条件で半導体デバイスを検査し、該検査した結
果を用いて前記設計データを用いて設定した検査条件を
修正し、該修正した検査条件を用いて半導体デバイスを
検査することを特徴とする半導体デバイスの検査方法。 - 【請求項２】半導体デバイスの検査方法であって、半導
体デバイスの品種名と処理した工程名とを特定して設計
データベースから関連する情報を引き出し、該引き出し
た関連する情報を用いて検査条件を設定し、該設定した
条件で半導体デバイスを検査し、該検査した結果を用い
て前記設計データを用いて設定した検査条件を修正し、
該修正した検査条件を用いて半導体デバイスを検査し、
該検査した結果を出力することを特徴とする半導体デバ
イスの検査方法。 - 【請求項３】前記設計データを用いて設定した検査条件
には、検査領域が虚報のでやすいエリアにあるか否かの
情報が付加されていることを特徴とする請求項１又は２
に記載の半導体デバイスの検査方法。 - 【請求項４】前記設計データを用いて設定した検査条件
を修正することを、前記半導体デバイスを検査して検出
した欠陥をレビューし分類した結果を元に実異物のみを
検出する、または虚報の割合が一定以下となるように修
正することを特徴とする請求項１又は２に記載の半導体
デバイスの検査方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001222405A JP4122735B2 (ja) | 2001-07-24 | 2001-07-24 | 半導体デバイスの検査方法および検査条件設定方法 |
| US10/082,593 US7332359B2 (en) | 2001-07-24 | 2002-02-22 | Semiconductor device inspection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001222405A JP4122735B2 (ja) | 2001-07-24 | 2001-07-24 | 半導体デバイスの検査方法および検査条件設定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003035680A true JP2003035680A (ja) | 2003-02-07 |
| JP4122735B2 JP4122735B2 (ja) | 2008-07-23 |
Family
ID=19055886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001222405A Expired - Lifetime JP4122735B2 (ja) | 2001-07-24 | 2001-07-24 | 半導体デバイスの検査方法および検査条件設定方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7332359B2 (ja) |
| JP (1) | JP4122735B2 (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005156537A (ja) * | 2003-10-31 | 2005-06-16 | Hitachi High-Technologies Corp | 欠陥観察方法及びその装置 |
| KR100652297B1 (ko) | 2005-09-29 | 2006-11-29 | 동부일렉트로닉스 주식회사 | 반도체 장비에서 센시티비티 증가에 따른 누이상스 결함검출 방법 |
| JP2007071803A (ja) * | 2005-09-09 | 2007-03-22 | Hitachi High-Technologies Corp | 欠陥観察方法及びその装置 |
| JP2007149055A (ja) * | 2005-05-19 | 2007-06-14 | Nano Geometry Kenkyusho:Kk | パターン検査装置および方法 |
| KR100796736B1 (ko) | 2007-02-26 | 2008-01-22 | (주)제이티 | 반도체디바이스의 검사방법 |
| US7333192B2 (en) | 2006-01-23 | 2008-02-19 | Hitachi High-Technologies Corporation | Apparatus and method for inspecting defects |
| JP2008153572A (ja) * | 2006-12-20 | 2008-07-03 | Hitachi High-Technologies Corp | 異物検査装置 |
| JP2009516832A (ja) * | 2005-11-18 | 2009-04-23 | ケーエルエー−テンカー テクノロジィース コーポレイション | 検査データと組み合わせて設計データを使用するための方法及びシステム |
| JP2009092674A (ja) * | 2008-12-26 | 2009-04-30 | Advanced Mask Inspection Technology Kk | 試料検査装置、試料検査方法及びプログラム |
| JP2010002425A (ja) * | 2009-09-16 | 2010-01-07 | Hitachi High-Technologies Corp | 異物検査装置 |
| WO2010113232A1 (ja) * | 2009-03-31 | 2010-10-07 | 株式会社 日立ハイテクノロジーズ | 検査方法及び検査装置 |
| US7884948B2 (en) | 2008-01-17 | 2011-02-08 | Hitachi High-Technologies Corporation | Surface inspection tool and surface inspection method |
| US8395766B2 (en) | 2006-12-20 | 2013-03-12 | Hitachi High-Technologies Corporation | Foreign matter inspection apparatus |
| JP2014048073A (ja) * | 2012-08-29 | 2014-03-17 | Fuji Mach Mfg Co Ltd | 撮像条件最適化方法および撮像条件最適化システム |
| TWI451212B (zh) * | 2007-12-11 | 2014-09-01 | 尼康股份有限公司 | A moving body device, an exposure apparatus, a pattern forming apparatus, and an element manufacturing method |
| TWI452417B (zh) * | 2007-08-07 | 2014-09-11 | Hoya Corp | 遮罩基底用基板之製造方法、遮罩基底之製造方法、遮罩之製造方法及遮罩基底用基板 |
| TWI454838B (zh) * | 2007-12-18 | 2014-10-01 | Ｈａｐ機械手 自動化及精密技術有限公司 | 移除光罩薄膜之裝置及方法 |
| TWI461861B (zh) * | 2009-12-29 | 2014-11-21 | Hitachi Ltd | 測量複數個半導體裝置層的相對位置之方法及系統 |
| JP2015203586A (ja) * | 2014-04-11 | 2015-11-16 | 住友電気工業株式会社 | 検査方法 |
| JP2016194482A (ja) * | 2015-04-01 | 2016-11-17 | 株式会社ニューフレアテクノロジー | 検査方法および検査装置 |
| WO2024220945A1 (en) * | 2023-04-20 | 2024-10-24 | Tektronix, Inc. | System and methods to accurately measure dynamic resistance for power devices |
| WO2025099871A1 (ja) * | 2023-11-08 | 2025-05-15 | 株式会社日立ハイテク | 検査システム、検査方法 |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1579504A1 (en) * | 2002-12-20 | 2005-09-28 | Koninklijke Philips Electronics N.V. | Method of producing semiconductor elements using a test structure |
| US9002497B2 (en) * | 2003-07-03 | 2015-04-07 | Kla-Tencor Technologies Corp. | Methods and systems for inspection of wafers and reticles using designer intent data |
| CN1910516B (zh) * | 2004-01-29 | 2011-01-12 | 克拉-坦科技术股份有限公司 | 用于检测标线设计数据中的缺陷的计算机实现方法 |
| US9188974B1 (en) | 2004-02-13 | 2015-11-17 | Kla-Tencor Technologies Corp. | Methods for improved monitor and control of lithography processes |
| US7269804B2 (en) * | 2004-04-02 | 2007-09-11 | Advanced Micro Devices, Inc. | System and method for integrated circuit device design and manufacture using optical rule checking to screen resolution enhancement techniques |
| JP4904034B2 (ja) * | 2004-09-14 | 2012-03-28 | ケーエルエー−テンカー コーポレイション | レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体 |
| US20090136117A1 (en) * | 2004-10-26 | 2009-05-28 | May High-Tech Solutions Ltd. | Method and apparatus for residue detection on a polished wafer |
| JP4750444B2 (ja) * | 2005-03-24 | 2011-08-17 | 株式会社日立ハイテクノロジーズ | 外観検査方法及びその装置 |
| US7769225B2 (en) * | 2005-08-02 | 2010-08-03 | Kla-Tencor Technologies Corp. | Methods and systems for detecting defects in a reticle design pattern |
| US7570796B2 (en) * | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| US8041103B2 (en) * | 2005-11-18 | 2011-10-18 | Kla-Tencor Technologies Corp. | Methods and systems for determining a position of inspection data in design data space |
| US7676077B2 (en) | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| US7764366B2 (en) * | 2006-07-11 | 2010-07-27 | Besi North America, Inc. | Robotic die sorter with optical inspection system |
| US7512501B2 (en) * | 2006-08-22 | 2009-03-31 | Kabushiki Kaisha Toshiba | Defect inspecting apparatus for semiconductor wafer |
| WO2008077100A2 (en) * | 2006-12-19 | 2008-06-26 | Kla-Tencor Corporation | Systems and methods for creating inspection recipes |
| US8194968B2 (en) * | 2007-01-05 | 2012-06-05 | Kla-Tencor Corp. | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
| US7962863B2 (en) * | 2007-05-07 | 2011-06-14 | Kla-Tencor Corp. | Computer-implemented methods, systems, and computer-readable media for determining a model for predicting printability of reticle features on a wafer |
| US7738093B2 (en) | 2007-05-07 | 2010-06-15 | Kla-Tencor Corp. | Methods for detecting and classifying defects on a reticle |
| US8213704B2 (en) * | 2007-05-09 | 2012-07-03 | Kla-Tencor Corp. | Methods and systems for detecting defects in a reticle design pattern |
| US7796804B2 (en) | 2007-07-20 | 2010-09-14 | Kla-Tencor Corp. | Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer |
| US8401272B2 (en) * | 2007-08-02 | 2013-03-19 | Asti Holdings Limited | Patterned wafer defect inspection system and method |
| US7711514B2 (en) * | 2007-08-10 | 2010-05-04 | Kla-Tencor Technologies Corp. | Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan |
| JP5425779B2 (ja) * | 2007-08-20 | 2014-02-26 | ケーエルエー−テンカー・コーポレーション | 実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法 |
| US8139844B2 (en) * | 2008-04-14 | 2012-03-20 | Kla-Tencor Corp. | Methods and systems for determining a defect criticality index for defects on wafers |
| KR101841897B1 (ko) | 2008-07-28 | 2018-03-23 | 케이엘에이-텐코어 코오포레이션 | 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법들, 컴퓨터-판독 가능 매체, 및 시스템들 |
| US8775101B2 (en) | 2009-02-13 | 2014-07-08 | Kla-Tencor Corp. | Detecting defects on a wafer |
| US8204297B1 (en) | 2009-02-27 | 2012-06-19 | Kla-Tencor Corp. | Methods and systems for classifying defects detected on a reticle |
| US8112241B2 (en) * | 2009-03-13 | 2012-02-07 | Kla-Tencor Corp. | Methods and systems for generating an inspection process for a wafer |
| US8781781B2 (en) | 2010-07-30 | 2014-07-15 | Kla-Tencor Corp. | Dynamic care areas |
| US8571299B2 (en) | 2010-08-30 | 2013-10-29 | International Business Machines Corporation | Identifying defects |
| US9170211B2 (en) | 2011-03-25 | 2015-10-27 | Kla-Tencor Corp. | Design-based inspection using repeating structures |
| WO2012148854A1 (en) * | 2011-04-26 | 2012-11-01 | Kla-Tencor Corporation | Database-driven cell-to-cell reticle inspection |
| US9087367B2 (en) | 2011-09-13 | 2015-07-21 | Kla-Tencor Corp. | Determining design coordinates for wafer defects |
| US8831334B2 (en) | 2012-01-20 | 2014-09-09 | Kla-Tencor Corp. | Segmentation for wafer inspection |
| US8826200B2 (en) | 2012-05-25 | 2014-09-02 | Kla-Tencor Corp. | Alteration for wafer inspection |
| US9189844B2 (en) | 2012-10-15 | 2015-11-17 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific information |
| US9053527B2 (en) | 2013-01-02 | 2015-06-09 | Kla-Tencor Corp. | Detecting defects on a wafer |
| US9134254B2 (en) | 2013-01-07 | 2015-09-15 | Kla-Tencor Corp. | Determining a position of inspection system output in design data space |
| US9311698B2 (en) | 2013-01-09 | 2016-04-12 | Kla-Tencor Corp. | Detecting defects on a wafer using template image matching |
| KR102019534B1 (ko) | 2013-02-01 | 2019-09-09 | 케이엘에이 코포레이션 | 결함 특유의, 다중 채널 정보를 이용한 웨이퍼 상의 결함 검출 |
| US9865512B2 (en) | 2013-04-08 | 2018-01-09 | Kla-Tencor Corp. | Dynamic design attributes for wafer inspection |
| US9310320B2 (en) | 2013-04-15 | 2016-04-12 | Kla-Tencor Corp. | Based sampling and binning for yield critical defects |
| CN108417505B (zh) * | 2018-02-02 | 2021-01-12 | 武汉新芯集成电路制造有限公司 | 一种对晶圆进行缺陷扫描的分析方法及缺陷扫描设备 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5787006A (en) * | 1996-04-30 | 1998-07-28 | Micron Technology, Inc. | Apparatus and method for management of integrated circuit layout verification processes |
| US6246787B1 (en) * | 1996-05-31 | 2001-06-12 | Texas Instruments Incorporated | System and method for knowledgebase generation and management |
| US6578188B1 (en) * | 1997-09-17 | 2003-06-10 | Numerical Technologies, Inc. | Method and apparatus for a network-based mask defect printability analysis system |
| US6757645B2 (en) * | 1997-09-17 | 2004-06-29 | Numerical Technologies, Inc. | Visual inspection and verification system |
| US6470489B1 (en) * | 1997-09-17 | 2002-10-22 | Numerical Technologies, Inc. | Design rule checking system and method |
| JP3055516B2 (ja) * | 1997-12-25 | 2000-06-26 | 日本電気株式会社 | 半導体集積回路の検査解析装置及びその方法並びにその制御プログラムを記録した記録媒体 |
| US6603873B1 (en) * | 1999-11-12 | 2003-08-05 | Applied Materials, Inc. | Defect detection using gray level signatures |
| US6553329B2 (en) * | 1999-12-13 | 2003-04-22 | Texas Instruments Incorporated | System for mapping logical functional test data of logical integrated circuits to physical representation using pruned diagnostic list |
| US6771806B1 (en) * | 1999-12-14 | 2004-08-03 | Kla-Tencor | Multi-pixel methods and apparatus for analysis of defect information from test structures on semiconductor devices |
| US6361910B1 (en) * | 2000-02-03 | 2002-03-26 | Applied Materials, Inc | Straight line defect detection |
| JP2001274208A (ja) * | 2000-03-23 | 2001-10-05 | Mitsubishi Electric Corp | マップデータ生成装置およびマップデータ生成方法 |
| US6458610B1 (en) * | 2001-05-31 | 2002-10-01 | Advanced Micro Devices, Inc. | Method and apparatus for optical film stack fault detection |
-
2001
- 2001-07-24 JP JP2001222405A patent/JP4122735B2/ja not_active Expired - Lifetime
-
2002
- 2002-02-22 US US10/082,593 patent/US7332359B2/en not_active Expired - Lifetime
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005156537A (ja) * | 2003-10-31 | 2005-06-16 | Hitachi High-Technologies Corp | 欠陥観察方法及びその装置 |
| JP2007149055A (ja) * | 2005-05-19 | 2007-06-14 | Nano Geometry Kenkyusho:Kk | パターン検査装置および方法 |
| JP2007071803A (ja) * | 2005-09-09 | 2007-03-22 | Hitachi High-Technologies Corp | 欠陥観察方法及びその装置 |
| KR100652297B1 (ko) | 2005-09-29 | 2006-11-29 | 동부일렉트로닉스 주식회사 | 반도체 장비에서 센시티비티 증가에 따른 누이상스 결함검출 방법 |
| JP2014167476A (ja) * | 2005-11-18 | 2014-09-11 | Kla-Encor Corp | 検査データと組み合わせて設計データを使用するための方法 |
| JP2012168195A (ja) * | 2005-11-18 | 2012-09-06 | Kla-Encor Corp | 検査データと組み合わせて設計データを使用するための方法及びシステム |
| JP2009516832A (ja) * | 2005-11-18 | 2009-04-23 | ケーエルエー−テンカー テクノロジィース コーポレイション | 検査データと組み合わせて設計データを使用するための方法及びシステム |
| US7333192B2 (en) | 2006-01-23 | 2008-02-19 | Hitachi High-Technologies Corporation | Apparatus and method for inspecting defects |
| US7768635B2 (en) | 2006-01-23 | 2010-08-03 | Hitachi High-Technologies Corporation | Apparatus and method for inspecting defects |
| US7973920B2 (en) | 2006-01-23 | 2011-07-05 | Hitachi High-Technologies Corporation | Apparatus and method for inspecting defects |
| US8218138B2 (en) | 2006-01-23 | 2012-07-10 | Hitachi High-Technologies Corporation | Apparatus and method for inspecting defects |
| JP2008153572A (ja) * | 2006-12-20 | 2008-07-03 | Hitachi High-Technologies Corp | 異物検査装置 |
| US8395766B2 (en) | 2006-12-20 | 2013-03-12 | Hitachi High-Technologies Corporation | Foreign matter inspection apparatus |
| KR100796736B1 (ko) | 2007-02-26 | 2008-01-22 | (주)제이티 | 반도체디바이스의 검사방법 |
| TWI452417B (zh) * | 2007-08-07 | 2014-09-11 | Hoya Corp | 遮罩基底用基板之製造方法、遮罩基底之製造方法、遮罩之製造方法及遮罩基底用基板 |
| TWI451212B (zh) * | 2007-12-11 | 2014-09-01 | 尼康股份有限公司 | A moving body device, an exposure apparatus, a pattern forming apparatus, and an element manufacturing method |
| TWI454838B (zh) * | 2007-12-18 | 2014-10-01 | Ｈａｐ機械手 自動化及精密技術有限公司 | 移除光罩薄膜之裝置及方法 |
| US8189205B2 (en) | 2008-01-17 | 2012-05-29 | Hitachi High-Technologies Corporation | Surface inspection tool and surface inspection method |
| US8462352B2 (en) | 2008-01-17 | 2013-06-11 | Hitachi High-Technologies Corporation | Surface inspection tool and surface inspection method |
| US7884948B2 (en) | 2008-01-17 | 2011-02-08 | Hitachi High-Technologies Corporation | Surface inspection tool and surface inspection method |
| JP2009092674A (ja) * | 2008-12-26 | 2009-04-30 | Advanced Mask Inspection Technology Kk | 試料検査装置、試料検査方法及びプログラム |
| WO2010113232A1 (ja) * | 2009-03-31 | 2010-10-07 | 株式会社 日立ハイテクノロジーズ | 検査方法及び検査装置 |
| JP2010002425A (ja) * | 2009-09-16 | 2010-01-07 | Hitachi High-Technologies Corp | 異物検査装置 |
| TWI461861B (zh) * | 2009-12-29 | 2014-11-21 | Hitachi Ltd | 測量複數個半導體裝置層的相對位置之方法及系統 |
| JP2014048073A (ja) * | 2012-08-29 | 2014-03-17 | Fuji Mach Mfg Co Ltd | 撮像条件最適化方法および撮像条件最適化システム |
| JP2015203586A (ja) * | 2014-04-11 | 2015-11-16 | 住友電気工業株式会社 | 検査方法 |
| JP2016194482A (ja) * | 2015-04-01 | 2016-11-17 | 株式会社ニューフレアテクノロジー | 検査方法および検査装置 |
| WO2024220945A1 (en) * | 2023-04-20 | 2024-10-24 | Tektronix, Inc. | System and methods to accurately measure dynamic resistance for power devices |
| WO2025099871A1 (ja) * | 2023-11-08 | 2025-05-15 | 株式会社日立ハイテク | 検査システム、検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030022401A1 (en) | 2003-01-30 |
| JP4122735B2 (ja) | 2008-07-23 |
| US7332359B2 (en) | 2008-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4122735B2 (ja) | 半導体デバイスの検査方法および検査条件設定方法 | |
| US6850320B2 (en) | Method for inspecting defects and an apparatus for the same | |
| US7570800B2 (en) | Methods and systems for binning defects detected on a specimen | |
| US8639019B2 (en) | Method and apparatus for inspecting pattern defects | |
| JP3668215B2 (ja) | パターン検査装置 | |
| US7711177B2 (en) | Methods and systems for detecting defects on a specimen using a combination of bright field channel data and dark field channel data | |
| CN101707180B (zh) | 监控制程变异的系统与方法 | |
| JP5225297B2 (ja) | ウエハー上に形成されたダイに於けるアレイ領域の認識方法、ならびに係る方法の設定方法 | |
| US5640237A (en) | Method and apparatus for detecting non-uniformities in reflective surafaces | |
| WO2020105319A1 (ja) | 欠陥検査装置、欠陥検査方法 | |
| KR20110048528A (ko) | 웨이퍼의 검사 및/또는 분류를 위한 컴퓨터-구현된 방법들 | |
| US20150005917A1 (en) | Method and apparatus for database-assisted requalification reticle inspection | |
| US11727557B2 (en) | Inspection apparatus for detecting defects in photomasks and dies | |
| US7243331B2 (en) | Method and system for controlling the quality of a reticle | |
| US7023541B2 (en) | Device inspecting for defect on semiconductor wafer surface | |
| JP4073088B2 (ja) | 半導体基板の製造方法 | |
| JP2002168799A (ja) | パターン欠陥検査方法 | |
| JP3348059B2 (ja) | 半導体装置の製造方法 | |
| JP2003057193A (ja) | 異物検査装置 | |
| US20070053578A1 (en) | Pattern inspection apparatus and method and reticle for use therein | |
| KR20250053901A (ko) | 모델 생성 방법 및 결함 검사 시스템 | |
| JPH0643110A (ja) | レジストパターン欠陥の検出方法 | |
| JP2004165395A (ja) | 検査データ解析プログラムと検査方法 | |
| JP2004117016A (ja) | 半導体ウェーハ欠陥検査装置 | |
| JP2006093172A (ja) | 半導体デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040305 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4122735 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |