JP2003077955A - Bonding method and bonding apparatus - Google Patents
Bonding method and bonding apparatusInfo
- Publication number
- JP2003077955A JP2003077955A JP2001269298A JP2001269298A JP2003077955A JP 2003077955 A JP2003077955 A JP 2003077955A JP 2001269298 A JP2001269298 A JP 2001269298A JP 2001269298 A JP2001269298 A JP 2001269298A JP 2003077955 A JP2003077955 A JP 2003077955A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bonding
- substrate
- chips
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Wire Bonding (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は電子部品となるチ
ップを基板にボンディングするためのボンディング方法
及びボンディング装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bonding method and a bonding apparatus for bonding a chip which is an electronic component to a substrate.
【0002】[0002]
【従来の技術】電子部品としての半導体ウエハから作ら
れたチップを基板にボンディングするボンディング装置
としてフリップチップボンダが知られている。フリップ
チップボンダは、ウエハステージ上にダイシングされて
供給された半導体ウエハをウエハ認識カメラで撮像し、
その撮像結果からチップの位置ずれを検出し、ピックア
ップ位置を補正して所定のチップをピックアップ反転ツ
ールによってピックアップする。2. Description of the Related Art A flip chip bonder is known as a bonding device for bonding a chip made of a semiconductor wafer as an electronic component to a substrate. The flip chip bonder uses a wafer recognition camera to capture an image of the semiconductor wafer that has been diced on the wafer stage and supplied.
The displacement of the chip is detected from the imaging result, the pickup position is corrected, and a predetermined chip is picked up by the pickup reversing tool.
【0003】ピックアップ反転ツールによるピックアッ
プ時のばらつきは200〜300μmあるが、そのまま
ピックアップ反転ツールによってチップを反転し、ボン
ディングヘッドのボンディングツールに受け渡す。そし
て、チップ認識カメラでチップを撮像し、その撮像結果
からチップの位置ずれを検出する。Although there is a variation of 200 to 300 μm at the time of picking up by the pick-up reversing tool, the chip is reversed as it is by the pick-up reversing tool and transferred to the bonding tool of the bonding head. Then, the chip recognition camera images the chip, and the positional deviation of the chip is detected from the imaging result.
【0004】ボンディングステージ上の基板は基板認識
カメラで撮像し、その撮像結果から基板の位置ずれを求
める。基板及びチップの位置ずれの結果からボンディン
グ位置の補正量を求め、ボンディング位置を補正した後
にチップを基板にボンディングするようにしている。The substrate on the bonding stage is imaged by a substrate recognition camera, and the displacement of the substrate is obtained from the imaged result. The correction amount of the bonding position is obtained from the result of the positional deviation between the substrate and the chip, and the chip is bonded to the substrate after correcting the bonding position.
【0005】[0005]
【発明が解決しようとする課題】ところで、SAW(表
面弾性波)デイバイスなどを形成するためのチップは、
そのサイズが1〜2mm角と小さいため、ウエハ認識カ
メラの倍率を高くする必要がある。By the way, a chip for forming a SAW (surface acoustic wave) device or the like is
Since the size is as small as 1 to 2 mm square, it is necessary to increase the magnification of the wafer recognition camera.
【0006】しかしながら、ウエハステージに供給され
る半導体ウエハは、シートに貼り付けるX、Y、θ方向の
位置にバラツキがあるため、予めティーチングされたチ
ップの先頭位置に対し、実際のチップの先頭位置がXY
方向に数行或いは数列ずれていることがある。その結
果、ウエハステージに供給された半導体ウエハのチップ
の取り残しが生じるということがある。However, the semiconductor wafer supplied to the wafer stage has variations in the positions in the X, Y, and θ directions to be attached to the sheet, so that the actual starting position of the chip is different from the starting position of the previously taught chip. Is XY
It may be offset by several rows or columns in the direction. As a result, the chips of the semiconductor wafer supplied to the wafer stage may be left behind.
【0007】また、ウエハステージに供給された半導体
ウエハのθ方向の位置がずれていると、先頭位置のチッ
プを取り出すことができても、取り出し位置がX方向或
いはY方向に移動するにつれてウエハ認識カメラがチッ
プを認識できなくなるということがある。Further, if the position of the semiconductor wafer supplied to the wafer stage in the θ direction is deviated, even if the chip at the leading position can be taken out, the wafer is recognized as the taken-out position moves in the X direction or the Y direction. Sometimes the camera cannot recognize the chip.
【0008】一方、ピックアップ反転ツールからボンデ
ィングツールに受け渡されたチップを基板にボンディン
グする際、タクトタイムを速くするため、上記ボンディ
ングツールは所定の高さ位置まで高速下降させ、その位
置から低速度で等速下降させるようにしている。ボンデ
ィングツールが高速下降から等速下降に切換わる高さ位
置、つまりサーチ開始高さは通常、基板に対してチップ
が0.5mm程度上方の位置に設定されている。ところ
が、ボンディングステージに供給された基板は素材のう
ねりや熱影響などによって変形することがあるため、上
記サーチ開始高さは基板の最大変形量以上の高さに設定
されている必要がある。その結果、基板の変形量によっ
て、サーチ開始高さにかなりの差が生じるため、サーチ
開始高さが高い箇所ではボンディングを行なうためのタ
クトタイムが長くなり、生産性の低下を招くということ
があった。On the other hand, when the chip transferred from the pick-up reversing tool to the bonding tool is bonded to the substrate, the bonding tool is lowered to a predetermined height position at a high speed in order to shorten the tact time, and the speed is lowered from that position. I am trying to lower it at a constant speed. The height position at which the bonding tool is switched from high-speed descent to constant-speed descent, that is, the search start height is usually set at a position where the chip is about 0.5 mm above the substrate. However, the substrate supplied to the bonding stage may be deformed due to the undulation of the material, the influence of heat, or the like. Therefore, the search start height needs to be set to a height equal to or more than the maximum deformation amount of the substrate. As a result, there is a considerable difference in the search start height depending on the amount of deformation of the substrate, so that the takt time for bonding at the place where the search start height is high becomes long, which may cause a decrease in productivity. It was
【0009】タクトタイムを短くするため、サーチ高さ
を低くすると、基板の変形量が大きな部分では高速下降
中にチップが基板に接触してしまう虞がある。さらに、
基板が変形していることで、サーチ高さにバラツキが生
じるため、ボンディング位置によってチップが基板に接
触する際に生じる衝撃のバラツキが大きくなるというこ
ともある。If the search height is lowered to shorten the tact time, the chip may come into contact with the substrate during high-speed descent in a portion where the deformation amount of the substrate is large. further,
The deformation of the substrate causes variations in the search height, which may increase variations in the impact generated when the chip contacts the substrate depending on the bonding position.
【0010】この発明は、ボンディングされるチップが
小さくても確実にボンディングできるようにしたチップ
のボンディング方法及びボンディング装置を提供するこ
とにある。It is an object of the present invention to provide a chip bonding method and a chip bonding apparatus which can surely bond even a small chip to be bonded.
【0011】[0011]
【発明が解決しようとする課題】請求項1の発明は、半
導体ウエハに形成された多数のチップを順次取り出して
基板にボンディングするボンディング装置において、上
記半導体ウエハの少なくともミラーチップを含む複数の
チップを撮像する撮像手段と、この撮像手段によって得
られた画像から上記基板にボンディングされる先頭のチ
ップの位置を検出する画像処理手段とを具備したことを
特徴とするボンディング装置にある。According to a first aspect of the present invention, in a bonding apparatus for sequentially taking out a large number of chips formed on a semiconductor wafer and bonding them to a substrate, a plurality of chips including at least mirror chips of the semiconductor wafer are provided. A bonding apparatus comprising: an image pickup means for picking up an image; and an image processing means for detecting a position of a leading chip bonded to the substrate from an image obtained by the image pickup means.
【0012】請求項2の発明は、半導体ウエハに形成さ
れた多数のチップを順次取り出して基板にボンディング
するボンディング方法において、上記半導体ウエハの複
数のチップを撮像する撮像工程と、この撮像工程によっ
て得られた画像から複数のチップを認識する認識工程
と、認識した複数のチップに不良マークがあるか否かを
判定する判定工程と、チップを基板にボンディングする
ためにピックアップする工程と、上記判定工程に基づい
て不良マークのあるチップをとばして半導体ウエハをお
くるよう制御するチップ送り工程とを具備したことを特
徴とするボンディング方法にある。According to a second aspect of the present invention, in a bonding method in which a large number of chips formed on a semiconductor wafer are sequentially taken out and bonded to a substrate, an imaging step of imaging a plurality of chips of the semiconductor wafer, and an imaging step A recognition step of recognizing a plurality of chips from the obtained image; a judgment step of judging whether or not the recognized plurality of chips have a defective mark; a step of picking up the chips for bonding to a substrate; And a chip feeding step of controlling the semiconductor wafer to be placed by skipping the chip having the defective mark based on the above.
【0013】請求項3の発明は、半導体ウエハに形成さ
れた多数のチップを順次取り出して基板にボンディング
するボンディング装置において、上記半導体ウエハの複
数のチップを撮像する撮像手段と、この撮像手段によっ
て得られた画像から複数のチップの位置を認識するとと
もに、認識した複数のチップに不良マークがあるか否か
を判定する画像処理手段と、チップを基板にボンディン
グするためにピックアップする工程と、上記判定工程に
基づいて不良マークのあるチップをとばして半導体ウエ
ハをおくるよう制御するチップ送り工程とを具備したこ
とを特徴とするボンディング装置にある。According to a third aspect of the invention, in a bonding apparatus for sequentially taking out a large number of chips formed on a semiconductor wafer and bonding them to a substrate, an image pickup means for picking up an image of a plurality of chips of the semiconductor wafer, and the image pickup means are provided. Image processing means for recognizing the positions of the plurality of chips from the obtained image and determining whether the recognized plurality of chips have a defective mark; a step of picking up the chips to bond them to the substrate; The bonding apparatus is characterized in that it includes a chip feeding step of controlling the semiconductor wafer to be skipped by skipping the chip having the defective mark based on the step.
【0014】請求項4の発明は、チップを保持したボン
ディングツールを所定の位置まで高速降下させる工程
と、所定の位置まで降下したボンディングツールを等速
降下させて上記チップを基板にボンディングする工程と
を繰り返して行なうことで、上記基板に複数のチップを
ボンディングするボンディング方法において、上記ボン
ディングツールを等速降下させる位置を、前回のボンデ
ィング位置に対して所定寸法上方に設定することを特徴
とするボンディング方法にある。According to a fourth aspect of the present invention, the step of lowering the bonding tool holding the chip to a predetermined position at a high speed and the step of lowering the bonding tool lowered to the predetermined position at a constant speed to bond the chip to the substrate are performed. In a bonding method for bonding a plurality of chips to the substrate by repeating the above step, the position for lowering the bonding tool at a constant speed is set to a predetermined dimension higher than the previous bonding position. On the way.
【0015】請求項5の発明は、ボンディングツールに
チップを保持し、このボンディングツールによって上記
チップを基板にボンディングするボンディング方法にお
いて、基準となるボンディングツールのチップを保持す
る端面を撮像し、その画像をティーチングする工程と、
上記チップをボンディングするボンディングツールの端
面を撮像し、その画像をティーチングされた基準となる
ボンディングツールの端面の画像と比較する工程と、2
つの画像の比較に基づいてチップを反転ツールから受け
取る際のボンディングツールの座標を制御する工程とを
具備したことを特徴とするボンディング方法にある。According to a fifth aspect of the present invention, in a bonding method of holding a chip in a bonding tool and bonding the chip to a substrate by the bonding tool, an image of an end face of the reference bonding tool holding the chip is picked up and an image thereof is taken. The process of teaching
A step of capturing an image of an end surface of a bonding tool for bonding the chip, and comparing the image with an image of an end surface of a teaching reference bonding tool;
Controlling the coordinates of the bonding tool when the chip is received from the reversing tool based on the comparison of two images.
【0016】請求項6の発明は、ボンディングツールに
チップを保持し、このボンディングツールによって上記
チップを基板にボンディングするボンディング装置にお
いて、基準となるボンディングツールのチップを保持す
る端面を撮像し、その画像をティーチングするととも
に、上記チップをボンディングするボンディングツール
の端面を撮像する撮像手段と、この撮像手段によって撮
像された2つの画像を比較し、その比較に基づいてチッ
プを反転ツールから受け取る際のボンディングする際の
ボンディングツールの座標を制御する制御手段とを具備
したことを特徴とするボンディング装置にある。According to a sixth aspect of the present invention, in a bonding apparatus in which a chip is held by a bonding tool and the chip is bonded to a substrate by the bonding tool, an end face of the reference bonding tool which holds the chip is imaged, and an image thereof is taken. And an image pickup means for picking up an image of the end face of the bonding tool for bonding the chip, and two images picked up by this image pickup means are compared, and bonding is performed when the chip is received from the reversing tool based on the comparison. And a control means for controlling the coordinates of the bonding tool at that time.
【0017】請求項7の発明は、供給テーブルに設けら
れたチップをボンディングツールによって基板にボンデ
ィングするボンディング装置において、上記供給テーブ
ルからチップを取り出して反転させ上記ボンディングツ
ールに受け渡すピックアップ反転ツールを有し、このピ
ックアップ反転ツールの上記チップを保持する端面は金
属光沢を放たない材料によってコーティングされている
ことを特徴とするボンディング装置にある。According to a seventh aspect of the present invention, in a bonding apparatus for bonding a chip provided on a supply table to a substrate by a bonding tool, a pick-up reversing tool that takes out the chip from the supply table, reverses it, and transfers it to the bonding tool is provided. However, in this bonding apparatus, the end face of the pickup reversing tool for holding the chip is coated with a material that does not give off a metallic luster.
【0018】請求項8の発明は、ボンディングツールに
保持したチップを基板にボンディングするボンディング
方法において、上記チップの第1の認識点と上記基板の
第1の認識点とを同時に撮像する第1の撮像工程と、上
記チップの第2の認識点と上記基板の第2の認識点とを
同時に撮像する第2の撮像工程と、上記第1、第2の撮
像工程によって撮像されたチップと基板との認識点の座
標に基づいて上記チップを位置決めして上記基板にボン
ディングする工程とを具備したことを特徴とするボンデ
ィング方法にある。According to an eighth aspect of the present invention, in a bonding method for bonding a chip held by a bonding tool to a substrate, a first recognition point of the chip and a first recognition point of the substrate are simultaneously imaged. An imaging step, a second imaging step of simultaneously imaging the second recognition point of the chip and a second recognition point of the substrate, and the chip and the substrate imaged by the first and second imaging steps. The step of positioning the chip on the basis of the coordinates of the recognition point and bonding the chip to the substrate.
【0019】請求項9の発明は、ボンディングツールに
保持したチップを基板にボンディングするボンディング
装置において、上記チップの第1の認識点と上記基板の
第1の認識点とを同時に撮像したのち、上記チップの第
2の認識点と上記基板の第2の認識点とを同時に撮像す
る撮像手段と、この撮像手段の撮像結果に基づいて上記
チップを位置決めして上記基板に上記チップをボンディ
ングさせる制御手段とを具備したことを特徴とするボン
ディング装置にある。According to a ninth aspect of the invention, in a bonding apparatus for bonding a chip held by a bonding tool to a substrate, the first recognition point of the chip and the first recognition point of the substrate are imaged at the same time, and then the Imaging means for simultaneously imaging the second recognition point of the chip and the second recognition point of the substrate, and control means for positioning the chip based on the imaging result of the imaging means and bonding the chip to the substrate. And a bonding apparatus including:
【0020】[0020]
【発明の実施の形態】以下、図面を参照しながらこの発
明の実施の形態を説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【0021】(第1の実施の形態)図1乃至図17はこ
の発明の第1の実施の形態を示す。(First Embodiment) FIGS. 1 to 17 show a first embodiment of the present invention.
【0022】図1は実装装置を示し、この実装装置は電
子部品の供給部としてのウエハステージ1を備えてい
る。このウエハステージ1はベース2a上に順次設けら
れたXYテーブル2及びθテーブル3を有し、θテーブ
ル3上には電子部品としての多数のチップ4に分割され
図示しないシートに貼着された半導体ウエハ5が載置さ
れる。FIG. 1 shows a mounting apparatus, which is equipped with a wafer stage 1 as a supply unit for electronic components. The wafer stage 1 has an XY table 2 and a θ table 3 which are sequentially provided on a base 2a, and a semiconductor which is divided into a large number of chips 4 as electronic components on the θ table 3 and is attached to a sheet (not shown). The wafer 5 is placed.
【0023】上記チップ4はピックアップ反転ユニット
7によって取り出される。このピックアップ反転ユニッ
ト7はL字状のピックアップ反転ツール8を有する。こ
のピックアップ反転ツール8は、先端部にチップ4を真
空吸着するノズル9を有し、基端部はZテーブル11に
設けられた取付け部12に同図に実線で示す状態から鎖
線で示す状態、つまり水平方向に180度の範囲で回転
駆動されるよう取付けられている。上記Zテーブル11
はZガイド13に沿ってZ方向に駆動されるようになっ
ている。The chip 4 is taken out by the pickup reversing unit 7. The pickup reversing unit 7 has an L-shaped pickup reversing tool 8. The pick-up reversing tool 8 has a nozzle 9 for vacuum-sucking the chip 4 at the tip portion, and a base end portion of the mounting portion 12 provided on the Z table 11 from a state shown by a solid line to a state shown by a chain line in FIG. That is, it is attached so as to be rotated and driven in the range of 180 degrees in the horizontal direction. Z table 11 above
Are driven in the Z direction along the Z guide 13.
【0024】上記半導体ウエハ5はウエハステージ1の
上方に配置されたウエハ認識カメラ14によって撮像さ
れる。このウエハ認識カメラ14の撮像信号に基づいて
上記ピックアップ反転ツール8によってピックアップさ
れるチップ4の位置決めが行われる。つまり、θテーブ
ル3のX、Y及びθ方向の位置決めが行われるようにな
っている。The semiconductor wafer 5 is picked up by a wafer recognition camera 14 arranged above the wafer stage 1. The chip 4 picked up by the pickup reversing tool 8 is positioned based on the image pickup signal of the wafer recognition camera 14. That is, the θ table 3 is positioned in the X, Y and θ directions.
【0025】θテーブル3からチップ4を吸着して図1
に実線で示す状態に反転したピックアップ反転ツール8
は受け渡し認識カメラ15によって撮像される。この受
け渡し認識カメラ15によって撮像されたチップ4は、
受け渡し認識カメラ15の撮像結果に基づいてボンディ
ングヘッド16のボンディングツール17に受け渡され
る。FIG.
Pickup inversion tool 8 inverted to the state shown by the solid line
Is picked up by the hand-over recognition camera 15. The chip 4 imaged by the transfer recognition camera 15 is
It is delivered to the bonding tool 17 of the bonding head 16 based on the imaging result of the delivery recognition camera 15.
【0026】なお、上記ボンディングツール17の外径
寸法は、ボンディングツール17によりチップ4を安定
した状態で吸着保持できるよう、チップ4を吸着する部
分は上記チップ4の外径寸法と同等あるいはわずかに大
小をつけて設定されている。この実施の形態ではわずか
に大きく設定されている。The outer diameter of the bonding tool 17 is equal to or slightly smaller than the outer diameter of the chip 4 so that the chip 4 can be attracted and held in a stable state by the bonding tool 17. It is set with the size. In this embodiment, it is set slightly larger.
【0027】上記ボンディングヘッド16はベース18
を有する。このベース18上には図1に矢印で示すよう
にXテーブル19がX方向に沿って駆動可能に設けられ
ている。このXテーブル19にはYテーブル21がY方
向に沿って駆動可能に設けられている。このYテーブル
21にはZテーブル22がZ方向に駆動可能に設けられ
ている。このZテーブル22にはθテーブル23が設け
られ、このθテーブル23には上記ボンディングツール
17が設けられている。The bonding head 16 has a base 18
Have. An X table 19 is provided on the base 18 so as to be driven in the X direction as indicated by an arrow in FIG. A Y table 21 is provided on the X table 19 so as to be driven along the Y direction. A Z table 22 is provided on the Y table 21 so as to be driven in the Z direction. The Z table 22 is provided with a θ table 23, and the θ table 23 is provided with the bonding tool 17.
【0028】したがって、上記ボンディングツール17
はX、Y、Z及びθ方向に駆動可能になっている。Therefore, the bonding tool 17
Can be driven in the X, Y, Z and θ directions.
【0029】ボンディングツール17に受け渡されたチ
ップ4は部品認識カメラ24によって撮像される。さら
に、ボンディングツール17に吸着されたチップ4が実
装される基板25は基板認識カメラ26によって撮像さ
れる。The chip 4 delivered to the bonding tool 17 is imaged by the component recognition camera 24. Further, the board 25 on which the chip 4 attracted to the bonding tool 17 is mounted is imaged by the board recognition camera 26.
【0030】上記基板25はX方向に駆動可能なボンデ
ィングステージ27上に載置されている。上記基板認識
カメラ26は、ガイド28にY方向に沿って設けられた
Yテーブル29に、Z方向に沿って駆動可能に設けられ
ている。したがって、上記基板認識カメラ26は、ボン
ディングステージ27上の基板25に対して相対的に
X、Y、Z方向に駆動可能になっている。The substrate 25 is placed on a bonding stage 27 which can be driven in the X direction. The board recognition camera 26 is provided on a Y table 29 provided on a guide 28 along the Y direction so as to be drivable along the Z direction. Therefore, the substrate recognition camera 26 can be driven in the X, Y, and Z directions relative to the substrate 25 on the bonding stage 27.
【0031】図2は制御系のブロック図で、同図中31
はメインコントローラである。このメインコントローラ
31には画像認識制御部32を介して上記ウエハ認識カ
メラ14、受け渡し認識カメラ15、部品認識カメラ2
4及び基板認識カメラ26が接続されている。各カメラ
からの撮像信号は上記画像認識制御部32で処理されて
上記メインコントローラ31に入力されるようになって
いる。FIG. 2 is a block diagram of the control system. In FIG.
Is the main controller. The wafer recognition camera 14, the delivery recognition camera 15, and the component recognition camera 2 are connected to the main controller 31 via the image recognition control unit 32.
4 and the board recognition camera 26 are connected. An image pickup signal from each camera is processed by the image recognition control section 32 and input to the main controller 31.
【0032】さらに、上記メインコントローラ31に
は、ウエハステージ1の駆動を制御するウエハステージ
制御部33、ピックアップ反転ユニット7の駆動を制御
するピックアップ制御部34、ボンディングステージ2
7の駆動を制御するボンディングステージ制御部35及
び基板認識カメラ26の駆動を制御するカメラ移動制御
部36が接続されている。Further, the main controller 31 includes a wafer stage controller 33 for controlling the drive of the wafer stage 1, a pickup controller 34 for controlling the drive of the pickup reversing unit 7, and the bonding stage 2.
A bonding stage controller 35 that controls the driving of the substrate recognition camera 7 and a camera movement controller 36 that controls the driving of the substrate recognition camera 26 are connected.
【0033】図3(a),(b)はピックアップ反転ツ
ール8のノズル9にチップ4が吸着された状態を示して
おり、上記ノズル9はステンレスなどの金属によって形
成され、その吸着面9aには例えばセラミックスなどの
酸化物9bがコーティングされている。3 (a) and 3 (b) show a state in which the tip 4 is adsorbed by the nozzle 9 of the pickup reversing tool 8. The nozzle 9 is made of metal such as stainless steel and is attached to the adsorption surface 9a. Is coated with an oxide 9b such as ceramics.
【0034】上記ノズル9の吸着面9aにセラミックを
コーティングすることで、この吸着面9aの反射率を低
下させたり、耐摩耗性の向上を図ることができる。この
ように、金属光沢をもたない材料或いは金属表面に比べ
て反射率の低い材料によってノズル9の吸着面やその近
傍を形成することによって、上記ノズル9に吸着された
チップ4が図3(a)に鎖線で示すように吸着面9aか
らずれて吸着されることで、その吸着面9aの一部が露
出しても、その吸着面9aの反射率が低いため、受け渡
し認識カメラ15によってチップ4の認識を確実に行な
うことができる。By coating the suction surface 9a of the nozzle 9 with ceramic, it is possible to reduce the reflectance of the suction surface 9a and improve wear resistance. As described above, by forming the suction surface of the nozzle 9 and its vicinity by using a material having no metallic luster or a material having a lower reflectance than the metal surface, the chip 4 sucked by the nozzle 9 is shown in FIG. Even if a part of the suction surface 9a is exposed by being absorbed by being displaced from the suction surface 9a as indicated by a chain line in a), since the reflectance of the suction surface 9a is low, the chip is detected by the transfer recognition camera 15. The recognition of 4 can be surely performed.
【0035】上記ボンディングツール17は定期的に、
或いは損傷が生じた場合などに新たなものに交換され
る。ボンディングツール17を交換すると、交換された
ツールの端面(吸着面)のXY方向の位置が種々の条件に
よって変化し、それによりチップ4の基板25へのボン
ディング位置に誤差が生じる虞がある。The bonding tool 17 is regularly
Alternatively, if it is damaged, it is replaced with a new one. When the bonding tool 17 is replaced, the position of the end surface (suction surface) of the replaced tool in the XY direction changes due to various conditions, which may cause an error in the bonding position of the chip 4 to the substrate 25.
【0036】そこで、図4(a)に示すように、予め基準
となるボンディングツール17を部品認識カメラ24で
撮像し、その画像からツール17の2つの角部17a,
17bのXY座標をティーチングしておく。Therefore, as shown in FIG. 4A, the bonding tool 17 serving as a reference is imaged in advance by the component recognition camera 24, and two corners 17a of the tool 17 are detected from the image.
Teaching the XY coordinates of 17b.
【0037】ボンディングツール17を交換したなら
ば、図4(b)に示すように、そのツール17を部品認
識カメラ24で撮像し、その画像からツール17の2つ
の角部17a,17bのXY座標をティーチングされた
ツール17の角部17a,17bのXY座標と比較す
る。そして、その比較した値の差に応じてチップ4をノ
ズル9から受け取るときの座標を補正する。After the bonding tool 17 is replaced, as shown in FIG. 4B, the tool 17 is imaged by the component recognition camera 24, and the XY coordinates of the two corners 17a and 17b of the tool 17 are taken from the image. Is compared with the XY coordinates of the corners 17a and 17b of the taught tool 17. Then, the coordinates when the chip 4 is received from the nozzle 9 are corrected according to the difference between the compared values.
【0038】それによって、ボンディングツール17を
交換することで、交換されたツール17の端面のXY座
標にずれが生じても、そのずれによってツール17に対
するチップ4の位置に誤差が生じるのを防止することが
できる。Accordingly, even if the XY coordinates of the end surface of the exchanged tool 17 are displaced by exchanging the bonding tool 17, it is possible to prevent an error in the position of the chip 4 with respect to the tool 17 due to the displacement. be able to.
【0039】θテーブル3に供給される半導体ウエハ5
は多数のチップ4に分割され、シート(図示せず)に貼り
付けられている。半導体ウエハ5をシートに貼り付ける
際、バラツキがあり、しかもチップ4のサイズが小さく
なると、ピックアップ反転ツール8によってθテーブル
3から最初に取り出すチップ4の位置(先頭位置)がず
れてしまうことがある。The semiconductor wafer 5 supplied to the θ table 3
Is divided into a large number of chips 4 and attached to a sheet (not shown). When the semiconductor wafer 5 is attached to a sheet, if there are variations and the size of the chip 4 becomes small, the position (leading position) of the chip 4 first taken out from the θ table 3 by the pickup reversing tool 8 may be displaced. .
【0040】そこで、以下のようにして先頭位置のチッ
プ4を認識する。まず、図5乃至図7はティーチングを
示すフローチャートである。図5はチップ4のサイズと
チップ4のピッチをティーチングするフローチャート
で、S1では図8(a)に示す画像G1のように、半導
体ウエハ認識カメラ14により、ピックアップ反転ツー
ル8によって最初に取り出される部分の複数のチップ4
を撮像する。このとき、その画像G1は、少なくとも回
路パターンが形成されていないミラーチップ4aを含む
ようにする。Then, the chip 4 at the head position is recognized as follows. First, FIGS. 5 to 7 are flowcharts showing teaching. FIG. 5 is a flowchart for teaching the size of the chip 4 and the pitch of the chip 4. In S 1 , as shown in the image G 1 in FIG. Multiple chips 4
Image. At this time, the image G 1 includes at least the mirror chip 4a on which the circuit pattern is not formed.
【0041】つぎに、S2では画像G1上のX方向に沿
う線分の2点の座標TP1(X1, Y1)、TP2(X
2,Y2)を入力し、この2点の座標から半導体ウエハ
5のX方向の画像認識制御部32における座標系に対す
る傾きθを0になるよう補正する。図8(b)は画像G
1において、半導体ウエハ5の傾きθが0度に補正され
た状態を示している。Next, STwoImage G1Along the X direction above
Coordinates TP of two points of a line segment1(X1, Y1), TPTwo(X
Two, YTwo) And enter the semiconductor wafer from the coordinates of these two points.
5 for the coordinate system in the image recognition control unit 32 in the X direction
The tilt θ is corrected to 0. FIG. 8B shows an image G
1, The inclination θ of the semiconductor wafer 5 is corrected to 0 °.
Shows the closed state.
【0042】S3では、図9に示すように画像G1にお
ける先頭位置のチップ4の左上の座標CP1(X1,Y
1)を登録し、S4では上記チップ4の右下の座標CP
2(X2,Y2)を登録する。S5では先頭位置のチッ
プ4の右下に位置するチップ4の左上の座標CP3(X
3,Y3)を登録する。In S 3 , as shown in FIG. 9, the coordinates CP 1 (X 1 , Y) at the upper left of the chip 4 at the head position in the image G 1 are set.
1 ) is registered, and in S 4 , the lower right coordinate CP of the chip 4 is registered.
2 (X 2 , Y 2 ) is registered. In S 5 , the upper left coordinate CP 3 (X
3 and Y 3 ) are registered.
【0043】以上のように3点の座標を登録すること
で、図9にG2で示す画像のように、チップ4のX方向
のサイズXs、Y方向のサイズYs及びX方向のチップ
ピッチXp、Y方向のチップピッチYpが算出される。By registering the coordinates of the three points as described above, the size Xs of the chip 4 in the X direction, the size Ys in the Y direction, and the chip pitch Xp in the X direction are registered, as shown in the image G 2 in FIG. , Y-direction chip pitch Yp is calculated.
【0044】図6はチップ認識の認識パターンを登録す
るフローチャートで、S6では図10に示す画像G3の
ように半導体ウエハ認識カメラ14によって任意の位置
の複数個のチップ4(ミラーチップ4aを含む)を撮像
する。S7では半導体ウエハ5のX方向(チップ4の短
辺方向)の起き純位置に対する傾きθを図5のフローチ
ャートの場合と同様に補正する。[0044] Figure 6 is a flowchart for registering the recognition pattern of the chip recognition, a plurality of chips 4 (mirror chips 4a at any position by a semiconductor wafer recognition camera 14 as an image G 3 shown in FIG. 10, S 6 (Including) is imaged. In S 7 , the inclination θ of the semiconductor wafer 5 in the X direction (short side direction of the chip 4) with respect to the raised pure position is corrected as in the case of the flowchart of FIG.
【0045】S8では、登録するチップ4外形角部を示
すの左上の座標TCP1(X1,Y 1)が登録され、S
9ではチップ4外形角部を示す右下の座標TCP2(X
2,Y2)が登録される。一方、S10では上記チップ
4全体の形状が認識パターンとして登録される。これに
よって、チップ4全体を示す画像におけるチップ4の外
形の角部の座標が認識可能となる。S8Shows the external corners of chip 4 to be registered.
Top left coordinate TCP1(X1, Y 1) Is registered, S
9Then, the lower right coordinate TCP showing the outer corner of the chip 4Two(X
Two, YTwo) Is registered. On the other hand, S10Then the tip
The shape of the whole 4 is registered as a recognition pattern. to this
Therefore, in the image showing the entire chip 4,
The coordinates of the corners of the shape can be recognized.
【0046】図7はチップ4の先頭位置検出用認識パタ
ーンのティーチングのフローチャートで、S11では図
11(a)に画像G4 で示すようにウエハ認識カメラ
14によって半導体ウエハ5の先頭付近のミラーチップ
4aを含む複数個のチップ4が一括して撮像される。[0046] Figure 7 is a flowchart of the teaching of recognition patterns for head position detection of the tip 4, the wafer recognition camera 14, as shown in the image G 4 in the S 11 FIG. 11 (a) in the vicinity of the top of the semiconductor wafer 5 Mirror A plurality of chips 4 including the chip 4a are collectively imaged.
【0047】S12では図5に示すティーチングの場合
と同様、半導体ウエハ5のθ補正が行なわれる。S13
ではティーチングを行なう者が取り出し開始位置に設定
したいと思う先頭チップ4外形角部を示すの左上の座標
FCP1(X1,Y1)が登録され、S14ではチップ
4の外形角部を示す右下の座標FCP2(X2,Y2)
が登録される。[0047] As with the teaching of FIG. 5, S 12, theta correction of the semiconductor wafer 5 is performed. S 13
Then, the upper left coordinate FCP 1 (X 1 , Y 1 ) indicating the outer corner of the leading chip 4 which the person performing teaching wants to set as the take-out start position is registered, and in S 14 , the outer corner of the chip 4 is indicated. Lower right coordinates FCP 2 (X 2 , Y 2 )
Is registered.
【0048】一方、S15では先頭位置認識パターンが
登録される。先頭位置認識パターンは誤検出しない形
状、たとえば図11(b)に示すように先頭チップ4b
の左側にある4つのミラーチップを含み領域4aの画像
を取り込み、これを認識パターンとして登録する。これ
により、この認識パターンを示す画像の中心位置に対す
るFCP1またはFCP2との相対位置が計算される。 Meanwhile, the S 15 is the top position recognition patterns are registered. The head position recognition pattern has a shape that does not cause erroneous detection, for example, the head chip 4b as shown in FIG.
The image of the region 4a including the four mirror chips on the left side of is captured and registered as a recognition pattern. As a result, the relative position of FCP 1 or FCP 2 with respect to the center position of the image showing this recognition pattern is calculated.
【0049】このようにしてティーチングが終了したな
らば、つぎに、実際にウエハステージ1からチップをピ
ックアップ反転ツール8によって取り出す場合について
説明する。その場合、半導体ウエハ5のθ補正、半導体
ウエハ5の先頭位置の検出、先頭位置チップ4の検出及
び不良チップの検出の手順で行なわれる。After the teaching is completed in this way, a case where the chip is actually taken out from the wafer stage 1 by the pickup reversing tool 8 will be described. In that case, the steps of θ correction of the semiconductor wafer 5, detection of the start position of the semiconductor wafer 5, detection of the start position chip 4 and detection of a defective chip are performed.
【0050】まず、図12に示すように、S16では図
13に画像G5で示すように半導体ウエハ5の中心付近
の複数のチップ4を撮像して二値化下画像を、図2に示
すメインコントローラ31に取り込む。S17では上記
画像G5からチップの長辺方向の画像認識制御部32の
座標系に対する傾き角度Δθを検出し、S18ではその
Δθに基づきθテーブル3を回転させて半導体ウエハ5
の傾きを一次補正する。First, as shown in FIG. 12, in S 16 , a plurality of chips 4 near the center of the semiconductor wafer 5 are imaged as shown by an image G 5 in FIG. 13, and a binarized lower image is shown in FIG. Incorporated in the main controller 31 shown. In S 17 , the tilt angle Δθ with respect to the coordinate system of the image recognition control unit 32 in the long side direction of the chip is detected from the image G 5 , and in S 18 , the θ table 3 is rotated based on the Δθ to rotate the semiconductor wafer 5.
Primary correction of the inclination of.
【0051】S19では、図14(a)に示すようにθ
テーブル3をXYテーブル2によってチップピッチYp
ずつ数ピッチに分けて−Y方向に移動させて+Y方向の
末端に位置するチップ4(+Y)を検出する。S20で
はθテーブル3をXYテーブル2によってチップピッチ
Ypずつ数ピッチに分けて+Y方向に移動させてチップ
4(+Y)と同列上にある−Y方向の末端にあるチップ
4(−Y)を検出する。このとき、S21に示すように
Y方向にチップ4を検出できなかった場合は、θテーブ
ル3を元の位置に戻した後、S22に示すようにX方向
のチップ4を検出して、チップ4(+Y)とチップ4
(−Y)の代用とする。At S 19 , as shown in FIG.
The table 3 is replaced with the XY table 2 by the chip pitch Yp.
The chip 4 (+ Y) located at the end in the + Y direction is detected by moving in the -Y direction in several pitches. In S 20 theta table 3 is moved divided into the + Y direction in several pitches each chip pitch Yp by the XY table 2 chip 4 (+ Y) to be in the -Y direction end located on the same line chip 4 (-Y) To detect. At this time, when the chip 4 cannot be detected in the Y direction as shown in S 21 , the θ table 3 is returned to the original position, and then the chip 4 in the X direction is detected as shown in S 22 , Chip 4 (+ Y) and chip 4
Substitute for (-Y).
【0052】S23では、図14(b)に示すように、
チップ4(+Y)と、チップ4(−Y)との中心位置、
つまり一対のチップ中心位置(X1,Y1)、(X2,
Y2)から半導体ウエハ5の画像処理制御部32の座標
系に対する傾き角度Δθ1を検出し、S24ではθステ
ージ3を作動させて傾き角度Δθ1が0となるよう補正
する。[0052] In S 23, as shown in FIG. 14 (b),
The center position of the chip 4 (+ Y) and the chip 4 (-Y),
That is, a pair of chip center positions (X1, Y1), (X2,
The tilt angle Δθ 1 of the semiconductor wafer 5 with respect to the coordinate system of the image processing control unit 32 is detected from Y2), and in S 24 , the θ stage 3 is operated to correct the tilt angle Δθ 1 to zero.
【0053】半導体ウエハ5の傾き角度をS18で粗調
整しただけでは精度が出ず、S24で精密調整するだけ
では半導体ウエハ5が傾き過ぎていると、Y方向一端と
他端とのチップ4を検出するときに、違う列のチップ4
を誤検出してしまうことがある。粗調整と精密調整との
両方を行うことで、半導体ウエハ5の傾き角度Δθ1を
確実かつ精密に調整することができる。If the tilt angle of the semiconductor wafer 5 is only roughly adjusted in S 18 , the accuracy cannot be obtained, and if the semiconductor wafer 5 is tilted too much only by finely adjusting it in S 24 , chips at one end and the other end in the Y direction are chipped. When detecting 4, chip 4 in a different row
May be erroneously detected. By performing both the coarse adjustment and the fine adjustment, the tilt angle Δθ 1 of the semiconductor wafer 5 can be adjusted reliably and precisely.
【0054】S25ではθテーブル3をXY方向に移動
して半導体ウエハ5の先頭位置がウエハ認識カメラ14
の視野内になるよう移動し、S26では半導体ウエハ5
の先頭付近の4つのミラーチップを含む領域4aや複数
のチップ4を含む領域をウエハ認識カメラ14で撮像
し、画像認識で登録したパターン4aとの画像マッチン
グを行ない、この画像におけるパターン4aに相当する
先頭のチップ4bの画像認識処理部32の座標系に対す
るXY方向のずれ量を検出する。S27では領域に中心
座標及びFCP1、FCP2を用いて先頭チップ4bを
特定するとともに、XYステージ2を動作してθテーブ
ル3を移動させ、チップ4の先頭位置を補正する。以上
で先頭チップ4bの位置出しが終了する。In S 25 , the θ table 3 is moved in the XY directions so that the head position of the semiconductor wafer 5 is set to the wafer recognition camera 14.
Go to be within the field of view, the semiconductor in S 26 the wafer 5
A region 4a including four mirror chips and a region including a plurality of chips 4 near the beginning of the image are imaged by the wafer recognition camera 14 and image matching is performed with the pattern 4a registered in the image recognition, which corresponds to the pattern 4a in this image. The amount of deviation in the XY directions with respect to the coordinate system of the image recognition processing unit 32 of the leading chip 4b is detected. With identifying the leading tip 4b using center coordinates and FCP 1, FCP 2 in the area in S 27, operating the XY stage 2 to move the θ table 3, to correct the head position of the chip 4. This completes the positioning of the leading chip 4b.
【0055】このように、新たに装填された微小サイズ
のチップ4が複数形成されている半導体ウエハ5につい
て、最初にピックアップすべきチップを画像認識によっ
て確実に検出できるようにしたことで、従来のように、
チップピッチを用いた見込み送りをした際に生じるピッ
クアップ開始位置のずれを無くすことができ、取りこぼ
しなく自動的にボンディングを開始することを可能にし
ている。この際、ミラーチップを含む認識パターンによ
って半導体ウエハ周縁の特定部位を把握するとともに、
予めティーチングされていたこの特定部位に対する相対
的な位置関係にあるチップをピックアップの開始位置と
設定することにより、ピックアップ開始位置の確実な探
索を可能にしている。As described above, with respect to the semiconductor wafer 5 having a plurality of newly-loaded micro-sized chips 4 formed therein, the chip to be picked up first can be surely detected by image recognition. like,
It is possible to eliminate the deviation of the pickup start position that occurs when performing the prospective feed using the chip pitch, and it is possible to automatically start bonding without omission. At this time, while recognizing a specific portion on the periphery of the semiconductor wafer by the recognition pattern including the mirror chip,
By setting the tip having a relative positional relationship with respect to this specific portion that has been taught in advance as the pickup start position, it is possible to reliably search for the pickup start position.
【0056】つぎに、図15のフローチャートで示すボ
ンディング時の動作について詳述する。Next, the operation during bonding shown in the flowchart of FIG. 15 will be described in detail.
【0057】まず、S28において、ピックアップしよ
うとするチップが画像処理制御部32の座標系の原点付
近(モニタ画面中心付近)にくるよう、XYテーブル2
を送り制御する。このときの送り制御は、チップピッチ
Xp、Ypを用いて行なう。このとき、モニタには図1
6のG6に示すような画像が現れる。[0057] First, in S 28, so that chip to be picked up comes to the vicinity of the origin of the coordinate system of the image processing control unit 32 (near the monitor screen center), XY table 2
To control. The feed control at this time is performed using the chip pitches Xp and Yp. At this time, the screen shown in FIG.
The image shown in G 6 of 6 appears.
【0058】つぎに、S29において、予め決めておい
た認識範囲に基づき、モニタ中心付近のチップ4−1を
含む隣接する3チップ4−2,4−3,4−4につい
て、予めS10にてティーチングしていたチップ上の認
識パターンを用いてパターンマッチングを行なう。 Next, in S 29, based on the recognition range determined in advance, the 3-chip 4-2,4-3,4-4 adjacent including chips 4-1 near the monitor center, pre-S 10 Pattern matching is performed using the recognition pattern on the chip that was taught at.
【0059】S30においては、S29のパターンマッ
チングの結果得られた認識パターンにマッチする部分に
相当する部位の中心座標を、メモリ空間中の結果格納エ
リアに取り込む。[0059] In S 30, the center coordinates of the site corresponding to the portion that matches the recognition pattern obtained as a result of the pattern matching of S 29, taking in the result storage area in the memory space.
【0060】S31においては、結果格納エリアに取り
込まれた中心座標のピッチが、チップピッチXp(認識
範囲がY方向に長い場合はチップピッチYp)の整数倍
近傍に存在するか確認する。この結果、チップピッチの
整数倍近傍でない座標値を有するマッチング結果につい
ては、ピックアップ対象とは考えない。[0060] In S 31, the pitch of the result storage center coordinates taken into areas, chip pitch Xp (if recognition range is long in the Y-direction chip pitch Yp) to be searched for in the vicinity of integral multiples of. As a result, a matching result having a coordinate value that is not near an integral multiple of the chip pitch is not considered as a pickup target.
【0061】つづいて、S32においては、不良チップ
検出を行なう。半導体ウエハはすでにチップの良否が検
査によって明らかにされており、ボンディング装置に
は、不良チップにはマーキングが施された状態で装填さ
れている。このマーキングを画像処理によって抽出し、
マーキングされているチップについて、ピックアップ動
作の対象から外す処理を行なう。まず、認識範囲内の画
像を二値化処理し、この中に黒丸画像B「●」を検出す
る。黒丸画像B画検出された場合は、ティーチングされ
ているチップの座標から想定されるチップの大きさの範
囲内におけるこの黒丸画像Bの在否を判定し、S31に
おいて得られた中心座標に対応するように結果格納エリ
アに格納する。存在する場合は、ピックアップの対象と
は考えない。[0061] Subsequently, in S 32 performs the defective chip detection. The semiconductor wafer has already been clarified by inspection as to whether the chips are good or bad, and defective chips are loaded in the bonding apparatus with marking. This marking is extracted by image processing,
The marked chip is removed from the pick-up target. First, the image within the recognition range is binarized, and the black circle image B “●” is detected in this. When the black circle image B image is detected, the presence or absence of this black circle image B within the range of the chip size assumed from the coordinates of the taught chip is determined, and the center coordinates obtained in S 31 are determined. Store in the result storage area as you would. If present, it is not considered for pickup.
【0062】S33においては、S31及びS32にお
いて、ピックアップの対象として考えられない中心座標
を除いた中心座標に対応するチップを、画像処理制御部
32の座標系の原点に送るとともに、予めティーチング
されているチップ画像を用いてXYΘ3軸の微細な位置
決めが行なわれ、ボンディング動作が行なわれる。In S 33 , the chips corresponding to the central coordinates except the central coordinates which are not considered as the object of pickup in S 31 and S 32 are sent to the origin of the coordinate system of the image processing control unit 32, and Fine positioning of the XYθ3 axes is performed by using the taught chip image, and the bonding operation is performed.
【0063】S34においては、S31及びS32にお
いて判定した結果、S33においてピックアップしたチ
ップのほかにボンディングの対象とすべきチップがある
かどうかを確認する。この結果、認識範囲内に他にピッ
クアップ可能なチップがある場合は、そのチップを画像
処理制御部32の座標系の原点に送り、認識範囲内にピ
ックアップ可能なチップがない場合は、認識範囲外に隣
接するチップを画像処理制御部32の座標系の原点近傍
にくるように送る。すなわち、図16に示すG 6 がモ
ニタに表示された場合、チップ4−1がS33において
ピックアップされボンディングされたあとは、チップ4
−3がXYテーブルの駆動により、モニタ中心に送られ
る。S34のステップの後、S29以降の工程を繰り返
すことにより、良品のチップのみがボンディングされる
こととなる。S34In, S31And S32To
As a result of the determination, S33Chi picked up at
In addition to the chips, there are chips to be bonded.
To see if As a result, there is another problem within the recognition range.
If you have a chip that you can cue up, image that tip
It is sent to the origin of the coordinate system of the processing control unit 32, and it moves within the recognition range.
If you do not have a chip that can be
Place the contacting chip near the origin of the coordinate system of the image processing control unit 32.
Send it to. That is, G shown in FIG. 6Is
When displayed on Nita, chip 4-1 is S33At
Chip 4 after being picked up and bonded
-3 is sent to the center of the monitor by driving the XY table
It S34After the step29Repeat the following steps
By doing so, only good chips are bonded.
It will be.
【0064】このように、チップサイズとチップピッチ
の登録、チップの先頭位置の検出に用いる認識パターン
の登録及び、先頭位置チップ検出用認識パターンの登録
を行なうようにしたから、半導体ウエハ5の先頭位置の
チップ4から正常なチップは取り残しなく、ピックアッ
プ反転ツール8によってピックアップすることが可能と
なる。As described above, since the chip size and the chip pitch are registered, the recognition pattern used for detecting the head position of the chip is registered, and the recognition pattern for detecting the head position chip is registered, the head of the semiconductor wafer 5 is registered. A normal chip can be picked up by the pick-up reversing tool 8 without being left behind from the chip 4 at the position.
【0065】しかも、不良マークである黒画素Bが付け
られたチップ4は、画像認識によって判別し、ピックア
ップ反転ツール8によってピックアップするのを防止し
することができる。Moreover, the chip 4 to which the black pixel B, which is a defective mark, is attached can be discriminated by image recognition, and can be prevented from being picked up by the pickup reversing tool 8.
【0066】また、チップの画像認識を行なって、チッ
プとボンディング装置のピックアップツールのピックア
ップ位置(上記実施の形態では画像処理制御部の座標系
の原点)との位置決めを行なう際、ピックアップ位置に
あるチップのみを認識するのでなく、これに隣接する複
数のチップについて、同時に認識させ、一様にパターン
マッチングを行い、ボンディング対象となるものとなら
ないものとの区別を行って、ボンディングが後について
は、ボンディング対象とならないものをスキップするよ
うにして送り制御できるようにしたので、予め不良と分
かっているチップについても良品のチップと同様にピッ
クアップ位置に位置決めする必要がなくなったため、位
置決めの回数を減らすことができ、ボンディングに要す
る工数を減らすことが可能となった。When the chip is image-recognized and the chip is positioned with respect to the pick-up position of the pick-up tool of the bonding apparatus (the origin of the coordinate system of the image processing control unit in the above embodiment), the chip is at the pick-up position. Instead of recognizing only the chip, multiple chips adjacent to this chip are recognized at the same time, pattern matching is performed uniformly, and it is distinguished from those that are not to be bonded, and after bonding, Since it is possible to control the feed by skipping those that are not to be bonded, it is not necessary to position chips that are known to be defective in advance at the pickup position as with good chips, so reduce the number of positioning operations. And reduce the man-hours required for bonding. It has become possible.
【0067】また、この不良チップの認識を行なう工程
は、ボンディングするチップの精密な位置決めに伴う画
像認識処理工程と同時撮像する画像を用いて行われるた
め、機構を動かす工程を増やすこと無く実施することを
可能にしている。Further, since the step of recognizing the defective chip is carried out by using the image which is picked up at the same time as the image recognition processing step accompanying the precise positioning of the chip to be bonded, it is carried out without increasing the step of moving the mechanism. Makes it possible.
【0068】以上のように、ピックアップ反転ツール8
によってθテーブル3からピックアップされたチップ4
は、受け渡し認識カメラ15で位置が認識された後、そ
の認識位置に基づいてボンディングツール17に受け渡
される。As described above, the pickup reversing tool 8
Chip 4 picked up from θ table 3 by
After the position is recognized by the transfer recognition camera 15, the position is transferred to the bonding tool 17 based on the recognized position.
【0069】ボンディングツール17に受け渡されたチ
ップ4は、部品認識カメラ24によって位置が認識され
た後、基板認識カメラ26の認識に基づく基板25の所
定の位置に位置決めされてボンディングされる。After the position of the chip 4 transferred to the bonding tool 17 is recognized by the component recognition camera 24, the chip 4 is positioned and bonded at a predetermined position of the substrate 25 based on the recognition of the substrate recognition camera 26.
【0070】チップ4を基板25にボンディングする
際、ボンディングツール17はサーチ開始高さまで高速
下降し、それ以後は等速降下して上記チップ4を基板2
5にボンディングする。When bonding the chip 4 to the substrate 25, the bonding tool 17 descends at a high speed to the search start height, and thereafter descends at a constant speed to bond the chip 4 to the substrate 2.
Bond to 5.
【0071】図1に示すボンディングステージ27上に
載置された基板25は熱影響などを受けて変形する虞が
あり、変形している場合には高速下降から等速降下に移
行するサーチ開始高さが、チップ4のボンディング位置
によって異なってくるため、基板25の変形量が少ない
部分ではサーチ開始高さが必要以上に高くなり、ボンデ
ィングのタクトタイムが長くなるということがある。The substrate 25 placed on the bonding stage 27 shown in FIG. 1 may be deformed due to the influence of heat or the like. If the substrate 25 is deformed, the search start height is changed from a high speed descent to a constant speed descent. However, since it varies depending on the bonding position of the chip 4, the search start height may become unnecessarily high in a portion where the deformation amount of the substrate 25 is small, and the tact time of bonding may become long.
【0072】図17(a),(b)に示すように、最初
のボンディング時におけるサーチ開始高さをs1とし、
ボンディングされたチップ4の高さをt1とすると、
(t1−s1)がボンディングツール17のサーチ高さ
(距離)ΔAとなる。As shown in FIGS. 17A and 17B, the search start height at the first bonding is s 1 ,
Assuming that the height of the bonded chip 4 is t 1 ,
(T 1 −s 1 ) is the search height (distance) ΔA of the bonding tool 17.
【0073】最初のチップ4のボンディングを行なった
ならば、2番目のボンディングのサーチ開始高さs
2は、最初にボンディングされたチップ4の高さt1か
ら予め設定されたサーチ高さΔlだけ上方の位置とす
る。3番目のボンディングのサーチ高さs3は、2番目
にボンディングされたチップ4の高さt2から予め設定
されたサーチ高さΔlだけ上方の位置とする。If the first chip 4 is bonded, the search start height s of the second bonding is started.
The position 2 is located above the height t 1 of the chip 4 which is initially bonded by a preset search height Δl. The search height s 3 of the third bonding is set to a position above the height t 2 of the second bonded chip 4 by a preset search height Δl.
【0074】このように、サーチ開始高さs1、s2、
…を、前回にボンディングされたチップ4の高さt1、
t2、…を基準とし、その高さt1、t2、…よりも予
め設定されたサーチ高さΔlだけ上方にしてボンディン
グを行なう。Thus, the search start heights s 1 , s 2 ,
Is the height t 1 of the chip 4 previously bonded,
Bonding is performed with reference to t 2 , ... And above the heights t 1 , t 2 , ... By a preset search height Δl.
【0075】それによって、基板25が変形していて
も、サーチ高さΔlのバラツキを小さくすることができ
るから、従来のように基板25が変形している場合に、
サーチ高さが極端に大きくなってタクトタイムが長くな
ったり、ボンディング位置によってチップ4が基板25
に接触するときの衝撃が一定しないなどのことを防止す
ることができる。As a result, even if the substrate 25 is deformed, the variation in the search height Δl can be reduced. Therefore, when the substrate 25 is deformed as in the conventional case,
The search height becomes extremely large and the tact time becomes long, or the chip 4 is moved to the substrate 25 depending on the bonding position.
It is possible to prevent the impact from coming into contact with the object being not constant.
【0076】なお、図17(a)では説明の都合上、基
板25の変形量を大きくしているため、3番目のボンデ
ィングの後の、4番目のボンディングではサーチ開始高
さs 4とチップ4の高さt4との差がサーチ高さΔlに
対して大幅に小さくなっているが、通常、基板25はな
だらかに変形しているから、実際のサーチ高さが予め設
定されたサーチ高さΔlに対して極端に小さくなるとい
うことはない。Note that in FIG. 17A, for convenience of explanation, the base
Since the amount of deformation of the plate 25 is large, the third bond
Start of search at 4th bonding after
S FourAnd the height t of the tip 4FourIs the search height Δl
However, the substrate 25 is usually
The actual search height is preset because it is slightly deformed.
It is said that it becomes extremely small with respect to the determined search height Δl.
I don't care.
【0077】(第2の実施の形態)上記一実施の形態で
は、ボンディングツール17に吸着されたチップ4を撮
像する部品認識カメラ24と、基板25を撮像する基板
認識カメラ26とを別体としたが、図18(a),
(b)に示すように一体型としてボンディングステージ
27に載置された基板25と、ボンディングツール17
に吸着されたチップ4とを同時に撮像するようにしても
よい。(Second Embodiment) In the above-described first embodiment, the component recognition camera 24 for picking up the image of the chip 4 adsorbed on the bonding tool 17 and the board recognition camera 26 for picking up the substrate 25 are separately provided. However, as shown in FIG.
As shown in (b), the substrate 25 mounted on the bonding stage 27 as an integrated type, and the bonding tool 17
You may make it image | photograph simultaneously the chip | tip 4 adsorbed on.
【0078】その場合、最初に図18(a)に示すよう
に基板認識カメラ26による基板25の第1の認識点の
取り込みと、部品認識カメラ24によるチップ4の第1
の認識点の取り込みとを同時に行なう。つまり、ティー
チングデータに基づいて、基板認識カメラ26をその視
野に基板25の第1の認識点が入るよう位置決すると、
部品認識カメラ24の視野にチップの第1の認識点が入
るよう、ボンディングツール17が位置決めされる。In that case, first, as shown in FIG. 18A, the first recognition point of the substrate 25 is captured by the substrate recognition camera 26 and the first recognition of the chip 4 by the component recognition camera 24 is performed.
Simultaneously capture the recognition points of. That is, when the board recognition camera 26 is positioned so that the first recognition point of the board 25 is in the field of view based on the teaching data,
The bonding tool 17 is positioned so that the first recognition point of the chip enters the field of view of the component recognition camera 24.
【0079】つぎに、図18(b)に示すように基板認
識カメラ26による基板25の第2の認識点の取り込み
と、部品認識カメラ24によるチップ4の第2の認識点
の取り込みとを同時に行なう。その場合も、ティーチン
グデータに基づいて、基板認識カメラ26とボンディン
グツール17とが位置決めされる。Next, as shown in FIG. 18B, the acquisition of the second recognition point of the board 25 by the board recognition camera 26 and the acquisition of the second recognition point of the chip 4 by the component recognition camera 24 are simultaneously performed. To do. Also in that case, the board recognition camera 26 and the bonding tool 17 are positioned based on the teaching data.
【0080】そして、基板25とチップ4との第1、第
2の認識点が認識されると、そのデータに基づいて基板
25の所定の位置にチップ4が位置決めされた後、上記
ボンディングツール17が下降してボンディングが行な
われる。When the first and second recognition points of the substrate 25 and the chip 4 are recognized, the chip 4 is positioned at a predetermined position of the substrate 25 based on the data, and then the bonding tool 17 is used. Is lowered and bonding is performed.
【0081】このように、基板25の第1の認識点と、
チップ4の第1の認識点との位置情報の取り込みを同時
に行ない、また基板25の第2の認識点と、チップ4の
第2の認識点との位置情報の取り込みも同時に行なうよ
うにしたことで、ボンディング時にチップ4を基板25
に対して位置決めするために要する認識時間を短縮する
ことができる。Thus, the first recognition point of the substrate 25,
The position information with the first recognition point of the chip 4 is taken in at the same time, and the position information with the second recognition point of the substrate 25 and the second recognition point of the chip 4 are taken in at the same time. Then, the chip 4 is bonded to the substrate 25 during bonding.
It is possible to shorten the recognition time required for positioning with respect to.
【0082】[0082]
【発明の効果】以上のようにこの発明によれば、半導体
ウエハに形成された多数のチップを順次取り出してボン
ディングを行なう際に、微細なチップを確実かつ速くボ
ンディングすることができる。As described above, according to the present invention, when a large number of chips formed on a semiconductor wafer are sequentially taken out and bonded, fine chips can be bonded reliably and quickly.
【図1】この発明の一実施の形態に係るボンディング装
置の概略的構を示す斜視図。FIG. 1 is a perspective view showing a schematic structure of a bonding apparatus according to an embodiment of the present invention.
【図2】図2は制御系のブロック図。FIG. 2 is a block diagram of a control system.
【図3】(a)はピックアップ反転ツールの先端面の平
面図、(b)は側面図。FIG. 3A is a plan view of a front end surface of a pickup reversing tool, and FIG. 3B is a side view.
【図4】(a)はボンディングツールが基準位置にある
ときの画像、(b)はボンディングツールを交換したと
きの画像。4A is an image when the bonding tool is at a reference position, and FIG. 4B is an image when the bonding tool is exchanged.
【図5】チップサイズ及びチップピッチをティーチング
するときのフローチャート。FIG. 5 is a flowchart for teaching a chip size and a chip pitch.
【図6】チップ認識パターンを登録するときのフローチ
ャート。FIG. 6 is a flowchart when registering a chip recognition pattern.
【図7】先頭位置検出用パターンを登録するときのフロ
ーチャート。FIG. 7 is a flowchart for registering a leading position detection pattern.
【図8】(a),(b)は半導体ウエハのθ補正をする
ときの説明図。8A and 8B are explanatory views when performing θ correction on a semiconductor wafer.
【図9】チップのサイズとピッチを求めるときの説明
図。FIG. 9 is an explanatory diagram for obtaining a chip size and a pitch.
【図10】チップ認識パターンをティーチングするとき
の説明図。FIG. 10 is an explanatory diagram when teaching a chip recognition pattern.
【図11】(a),(b)は先頭位置を検出するための
パターンをティーチングする説明図。11A and 11B are explanatory views for teaching a pattern for detecting a head position.
【図12】ティーチングに基づいて半導体ウエハのθ補
正、先頭位置の検出を行なうためのフローチャート。FIG. 12 is a flowchart for performing θ correction of a semiconductor wafer and detection of a leading position based on teaching.
【図13】半導体ウエハのθを粗調整するときの説明
図。FIG. 13 is an explanatory diagram when roughly adjusting θ of the semiconductor wafer.
【図14】(a),(b)は半導体ウエハのθを精密調
整するときの説明図。14A and 14B are explanatory views for precisely adjusting θ of a semiconductor wafer.
【図15】チップ位置の検出と、不良マークの検出を行
なうフローチャート。FIG. 15 is a flowchart for detecting a chip position and a defective mark.
【図16】チップ位置の検出と、不良マークの検出を行
なうときの説明図。FIG. 16 is an explanatory diagram for detecting a chip position and a defective mark.
【図17】(a),(b)は複数のチップを順次ボンデ
ィングするときのサーチ開始高さを設定するための説明
図。17A and 17B are explanatory views for setting a search start height when a plurality of chips are sequentially bonded.
【図18】(a),(b)はこの発明の第2の実施の形
態を示す基板とチップとの基準位置を撮像するときの説
明図。18 (a) and 18 (b) are explanatory views when a reference position between a substrate and a chip is imaged, showing a second embodiment of the present invention.
1…ウエハステージ 3…θテーブル 4…チップ 5…半導体ウエハ 8…ピックアップ反転ツール 9…ノズル 14…ウエハ認識カメラ 15…受け渡し認識カメラ 24…部品認識カメラ 25…基板 26…基板認識カメラ 31…メインコントローラ 32…画像認識制御部 33…ウエハステージ制御部 34…ピックアップ制御部 35…ボンディングステージ制御部 36…カメラ移動制御部 1 ... Wafer stage 3 ... θ table 4 ... Chip 5 ... Semiconductor wafer 8 ... Pickup inversion tool 9 ... Nozzle 14 ... Wafer recognition camera 15 ... Handover recognition camera 24 ... Parts recognition camera 25 ... Substrate 26 ... Board recognition camera 31 ... Main controller 32 ... Image recognition control unit 33 ... Wafer stage control unit 34 ... Pickup control unit 35 ... Bonding stage controller 36 ... Camera movement control unit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 隆夫 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術センター内 (72)発明者 小林 大介 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術センター内 (72)発明者 芝田 元二郎 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術センター内 (72)発明者 久保 哲也 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術センター内 (72)発明者 冨岡 泰造 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術センター内 Fターム(参考) 5F044 PP16 PP17 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Takao Watanabe 33, Shinisogo-cho, Isogo-ku, Yokohama-shi, Kanagawa Inside the Toshiba Production Technology Center (72) Inventor Daisuke Kobayashi 33, Shinisogo-cho, Isogo-ku, Yokohama-shi, Kanagawa Inside the Toshiba Production Technology Center (72) Inventor Genjiro Shibata 33, Shinisogo-cho, Isogo-ku, Yokohama-shi, Kanagawa Inside the Toshiba Production Technology Center (72) Inventor Tetsuya Kubo 33, Shinisogo-cho, Isogo-ku, Yokohama-shi, Kanagawa Inside the Toshiba Production Technology Center (72) Inventor Taizo Tomioka 33, Shinisogo-cho, Isogo-ku, Yokohama-shi, Kanagawa Inside the Toshiba Production Technology Center F term (reference) 5F044 PP16 PP17
Claims (9)
を順次取り出して基板にボンディングするボンディング
装置において、 上記半導体ウエハの少なくともミラーチップを含む複数
のチップを撮像する撮像手段と、 この撮像手段によって得られた画像から上記基板にボン
ディングされる先頭のチップの位置を検出する画像処理
手段とを具備したことを特徴とするボンディング装置。1. A bonding apparatus for sequentially taking out a large number of chips formed on a semiconductor wafer and bonding them to a substrate, and an image pickup means for picking up an image of a plurality of chips including at least mirror chips of the semiconductor wafer, and the image pickup means. An image processing unit for detecting the position of the leading chip to be bonded to the substrate from the obtained image, and a bonding apparatus.
を順次取り出して基板にボンディングするボンディング
方法において、 上記半導体ウエハの複数のチップを撮像する撮像工程
と、 この撮像工程によって得られた画像から複数のチップを
認識する認識工程と、 認識した複数のチップに不良マークがあるか否かを判定
する判定工程と、 チップを基板にボンディングするためにピックアップす
る工程と、 上記判定工程に基づいて不良マークのあるチップをとば
して半導体ウエハをおくるよう制御するチップ送り工程
とを具備したことを特徴とするボンディング方法。2. A bonding method for sequentially taking out a large number of chips formed on a semiconductor wafer and bonding them to a substrate, and an imaging step of imaging a plurality of chips of the semiconductor wafer, and a plurality of images obtained from the imaging step. The recognition step of recognizing the chips, the judgment step of judging whether or not the recognized chips have a defective mark, the step of picking up the chip to bond it to the substrate, and the defective mark based on the above judgment step. And a chip feeding step of controlling to leave a semiconductor wafer by skipping certain chips.
を順次取り出して基板にボンディングするボンディング
装置において、 上記半導体ウエハの複数のチップを撮像する撮像手段
と、 この撮像手段によって得られた画像から複数のチップの
位置を認識するとともに、認識した複数のチップに不良
マークがあるか否かを判定する画像処理手段と、 チップを基板にボンディングするためにピックアップす
る工程と、 上記判定工程に基づいて不良マークのあるチップをとば
して半導体ウエハをおくるよう制御するチップ送り工程
とを具備したことを特徴とするボンディング装置。3. A bonding apparatus for sequentially taking out a large number of chips formed on a semiconductor wafer and bonding them to a substrate, and an image pickup means for picking up an image of a plurality of chips of the semiconductor wafer, and a plurality of images obtained by the image pickup means. Image processing means that recognizes the positions of the chips and determines whether or not there are defective marks on the recognized chips, a step of picking up the chips to bond them to the substrate, and a defect based on the above determination step. A bonding apparatus, which comprises a chip feeding step of controlling a semiconductor wafer to be skipped by skipping a chip with a mark.
所定の位置まで高速降下させる工程と、 所定の位置まで降下したボンディングツールを等速降下
させて上記チップを基板にボンディングする工程とを繰
り返して行なうことで、上記基板に複数のチップをボン
ディングするボンディング方法において、上記ボンディ
ングツールを等速降下させる位置を、前回のボンディン
グ位置に対して所定寸法上方に設定することを特徴とす
るボンディング方法。4. A step of rapidly lowering a bonding tool holding a chip to a predetermined position and a step of lowering the bonding tool lowered to a predetermined position at a constant speed to bond the chip to a substrate are repeated. In the bonding method for bonding a plurality of chips to the substrate, the position at which the bonding tool is moved down at a constant speed is set to be a predetermined dimension higher than the previous bonding position.
このボンディングツールによって上記チップを基板にボ
ンディングするボンディング方法において、 基準となるボンディングツールのチップを保持する端面
を撮像し、その画像をティーチングする工程と、上記チ
ップをボンディングするボンディングツールの端面を撮
像し、その画像をティーチングされた基準となるボンデ
ィングツールの端面の画像と比較する工程と、 2つの画像の比較に基づいてチップを反転ツールから受
け取る際のボンディングツールの座標を制御する工程と
を具備したことを特徴とするボンディング方法。5. A chip is held on a bonding tool,
In the bonding method of bonding the chip to the substrate with this bonding tool, a step of imaging the end surface of the reference bonding tool holding the chip, teaching the image, and an image of the end surface of the bonding tool bonding the chip. And a step of comparing the image with an image of the end surface of the teaching reference bonding tool, and a step of controlling the coordinates of the bonding tool when the chip is received from the reversing tool based on the comparison of the two images. A bonding method characterized by the above.
このボンディングツールによって上記チップを基板にボ
ンディングするボンディング装置において、基準となる
ボンディングツールのチップを保持する端面を撮像し、
その画像をティーチングするとともに、上記チップをボ
ンディングするボンディングツールの端面を撮像する撮
像手段と、この撮像手段によって撮像された2つの画像
を比較し、その比較に基づいてチップを反転ツールから
受け取る際のボンディングする際のボンディングツール
の座標を制御する制御手段とを具備したことを特徴とす
るボンディング装置。6. A chip is held on a bonding tool,
In the bonding apparatus for bonding the chip to the substrate by this bonding tool, an image of the end surface holding the chip of the reference bonding tool is imaged,
When the image is taught and the image pickup means for picking up the end face of the bonding tool for bonding the chip is compared with the two images picked up by this image pickup means, the chip is received from the reversing tool based on the comparison. A bonding apparatus, comprising: a control unit that controls the coordinates of a bonding tool at the time of bonding.
ディングツールによって基板にボンディングするボンデ
ィング装置において、 上記供給テーブルからチップを取り出して反転させ上記
ボンディングツールに受け渡すピックアップ反転ツール
を有し、 このピックアップ反転ツールの上記チップを保持する端
面は金属光沢を放たない材料によってコーティングされ
ていることを特徴とするボンディング装置。7. A bonding apparatus for bonding a chip provided on a supply table to a substrate by a bonding tool, comprising a pickup reversing tool for picking up and reversing a chip from the supply table and delivering it to the bonding tool. The bonding device, wherein the end surface of the tool holding the chip is coated with a material that does not emit a metallic luster.
基板にボンディングするボンディング方法において、 上記チップの第1の認識点と上記基板の第1の認識点と
を同時に撮像する第1の撮像工程と、上記チップの第2
の認識点と上記基板の第2の認識点とを同時に撮像する
第2の撮像工程と、上記第1、第2の撮像工程によって
撮像されたチップと基板との認識点の座標に基づいて上
記チップを位置決めして上記基板にボンディングする工
程とを具備したことを特徴とするボンディング方法。8. A bonding method for bonding a chip held by a bonding tool to a substrate, comprising: a first imaging step of simultaneously imaging the first recognition point of the chip and the first recognition point of the substrate; Second of the chip
Based on the coordinates of the recognition points of the chip and the substrate, which are imaged in the first and second imaging steps, and the second imaging step of simultaneously imaging the recognition point and the second recognition point of the substrate. And a step of positioning the chip and bonding it to the substrate.
基板にボンディングするボンディング装置において、 上記チップの第1の認識点と上記基板の第1の認識点と
を同時に撮像したのち、上記チップの第2の認識点と上
記基板の第2の認識点とを同時に撮像する撮像手段と、
この撮像手段の撮像結果に基づいて上記チップを位置決
めして上記基板に上記チップをボンディングさせる制御
手段とを具備したことを特徴とするボンディング装置。9. In a bonding apparatus for bonding a chip held by a bonding tool to a substrate, a first recognition point of the chip and a first recognition point of the substrate are simultaneously imaged, and then a second recognition of the chip is performed. Imaging means for simultaneously imaging the recognition point and the second recognition point of the substrate,
A bonding apparatus comprising: a control unit that positions the chip based on the image pickup result of the image pickup unit and bonds the chip to the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001269298A JP4761672B2 (en) | 2001-09-05 | 2001-09-05 | Bonding method and bonding apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001269298A JP4761672B2 (en) | 2001-09-05 | 2001-09-05 | Bonding method and bonding apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003077955A true JP2003077955A (en) | 2003-03-14 |
JP4761672B2 JP4761672B2 (en) | 2011-08-31 |
Family
ID=19095146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001269298A Expired - Fee Related JP4761672B2 (en) | 2001-09-05 | 2001-09-05 | Bonding method and bonding apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4761672B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006310480A (en) * | 2005-04-27 | 2006-11-09 | Toshiba Corp | Apparatus and method for processing semiconductor device |
JP2007510301A (en) * | 2003-10-29 | 2007-04-19 | コンダクティブ・インクジェット・テクノロジー・リミテッド | Electrical connection of parts |
JP2009289776A (en) * | 2008-05-27 | 2009-12-10 | Toray Eng Co Ltd | Ultrasonic bonding apparatus |
JP2011040780A (en) * | 2003-08-21 | 2011-02-24 | Hesse & Knipps Gmbh | Method of aligning bonding head elements and ultrasonic wave bonder |
KR20190068467A (en) * | 2017-12-08 | 2019-06-18 | 아스리트 에프에이 가부시키가이샤 | Electronic component mounting device and electronic component mounting method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101543317B1 (en) * | 2013-03-29 | 2015-08-11 | 한미반도체 주식회사 | Bonding Member And Semiconductor Chip Bonding Apparatus Having the Same |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05129349A (en) * | 1991-11-01 | 1993-05-25 | Sharp Corp | Die-bonding device |
JPH08130230A (en) * | 1994-10-31 | 1996-05-21 | Matsushita Electric Ind Co Ltd | Mounting equipment of flip chip |
JPH0951007A (en) * | 1995-08-09 | 1997-02-18 | Mitsubishi Electric Corp | Die bonding apparatus and fabrication of semiconductor device |
JPH0951030A (en) * | 1995-08-04 | 1997-02-18 | Hitachi Ltd | Manufacturing method for semiconductor device |
JPH09148387A (en) * | 1995-11-22 | 1997-06-06 | Nec Corp | Apparatus for processing semiconductor product |
JPH09186181A (en) * | 1997-01-27 | 1997-07-15 | Rohm Co Ltd | Method and device for picking up pellet |
JPH1032225A (en) * | 1996-07-15 | 1998-02-03 | Toshiba Corp | Mounting of semiconductor chip and device therefor |
JPH10163273A (en) * | 1996-11-28 | 1998-06-19 | Matsushita Electric Ind Co Ltd | Chip crimping device |
-
2001
- 2001-09-05 JP JP2001269298A patent/JP4761672B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05129349A (en) * | 1991-11-01 | 1993-05-25 | Sharp Corp | Die-bonding device |
JPH08130230A (en) * | 1994-10-31 | 1996-05-21 | Matsushita Electric Ind Co Ltd | Mounting equipment of flip chip |
JPH0951030A (en) * | 1995-08-04 | 1997-02-18 | Hitachi Ltd | Manufacturing method for semiconductor device |
JPH0951007A (en) * | 1995-08-09 | 1997-02-18 | Mitsubishi Electric Corp | Die bonding apparatus and fabrication of semiconductor device |
JPH09148387A (en) * | 1995-11-22 | 1997-06-06 | Nec Corp | Apparatus for processing semiconductor product |
JPH1032225A (en) * | 1996-07-15 | 1998-02-03 | Toshiba Corp | Mounting of semiconductor chip and device therefor |
JPH10163273A (en) * | 1996-11-28 | 1998-06-19 | Matsushita Electric Ind Co Ltd | Chip crimping device |
JPH09186181A (en) * | 1997-01-27 | 1997-07-15 | Rohm Co Ltd | Method and device for picking up pellet |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011040780A (en) * | 2003-08-21 | 2011-02-24 | Hesse & Knipps Gmbh | Method of aligning bonding head elements and ultrasonic wave bonder |
JP2007510301A (en) * | 2003-10-29 | 2007-04-19 | コンダクティブ・インクジェット・テクノロジー・リミテッド | Electrical connection of parts |
JP2006310480A (en) * | 2005-04-27 | 2006-11-09 | Toshiba Corp | Apparatus and method for processing semiconductor device |
JP4653550B2 (en) * | 2005-04-27 | 2011-03-16 | 株式会社東芝 | Semiconductor device manufacturing apparatus and manufacturing method |
JP2009289776A (en) * | 2008-05-27 | 2009-12-10 | Toray Eng Co Ltd | Ultrasonic bonding apparatus |
KR101541947B1 (en) | 2008-05-27 | 2015-08-04 | 토레이 엔지니어링 컴퍼니, 리미티드 | Ultrasonic bonding apparatus |
KR20190068467A (en) * | 2017-12-08 | 2019-06-18 | 아스리트 에프에이 가부시키가이샤 | Electronic component mounting device and electronic component mounting method |
KR102132094B1 (en) | 2017-12-08 | 2020-07-08 | 아스리트 에프에이 가부시키가이샤 | Electronic component mounting device and electronic component mounting method |
Also Published As
Publication number | Publication date |
---|---|
JP4761672B2 (en) | 2011-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5059518B2 (en) | Electronic component mounting method and apparatus | |
JP2006136923A (en) | Laser beam machine and laser beam machining method | |
JP4733001B2 (en) | Component mounting apparatus, component mounting method, and program | |
JP5113406B2 (en) | Electronic component mounting equipment | |
JP4855347B2 (en) | Parts transfer device | |
JP2003077955A (en) | Bonding method and bonding apparatus | |
JP2000150970A (en) | Light emitting device bonding method and equipment | |
US7807479B1 (en) | Method and apparatus for improving force control in wafer scribing | |
JP7178782B2 (en) | Electronic component mounting device and mounting method | |
JP5903229B2 (en) | Die bonder and semiconductor manufacturing method | |
JP3941767B2 (en) | Work mounting apparatus and work mounting method | |
JP3161234B2 (en) | How to mount electronic components with bumps | |
CN112218517B (en) | Mounting device | |
JP3192773B2 (en) | Component mounting device | |
TWI841852B (en) | Mounting device and mounting method | |
JP2999298B2 (en) | Electronic component position detecting device using image recognition means | |
JPH11274240A (en) | Device and method for mounting electronic component | |
JP2000353900A (en) | Mounting method of electronic part and mark for positional recognition | |
JP4569466B2 (en) | Chip mounting apparatus and chip mounting method | |
JP4145580B2 (en) | Electronic component mounting method | |
JP4389868B2 (en) | Chip mounting apparatus and chip mounting method | |
JP3356256B2 (en) | Electronic component mounting method and mounting device | |
JP2004207603A (en) | Bonding device and its controlling method | |
JPH0964598A (en) | Aligning method for automatic assembling system | |
JPH05136600A (en) | Electronic component recognition device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4761672 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |