JP2003068939A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003068939A JP2003068939A JP2001259789A JP2001259789A JP2003068939A JP 2003068939 A JP2003068939 A JP 2003068939A JP 2001259789 A JP2001259789 A JP 2001259789A JP 2001259789 A JP2001259789 A JP 2001259789A JP 2003068939 A JP2003068939 A JP 2003068939A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- opening
- bare chip
- semiconductor device
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 半導体ベアチップ上の受光素子が汚染され
ず、信頼性の高い半導体装置を提供することを目的とす
る。 【解決手段】 受光素子を備えた半導体ベアチップを実
装するプリント回路基板１には、開口部１ａの周縁部に
枠状の突起部１ｂが設けられている。開口部１ａは、前
記受光素子に対応する位置に形成されている。半導体ベ
アチップをプリント回路基板１上にフリップチップ実装
する際には、半導体ベアチップを突起部１ｂの頂部に当
接させる。
ず、信頼性の高い半導体装置を提供することを目的とす
る。 【解決手段】 受光素子を備えた半導体ベアチップを実
装するプリント回路基板１には、開口部１ａの周縁部に
枠状の突起部１ｂが設けられている。開口部１ａは、前
記受光素子に対応する位置に形成されている。半導体ベ
アチップをプリント回路基板１上にフリップチップ実装
する際には、半導体ベアチップを突起部１ｂの頂部に当
接させる。
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板上に半導
体ベアチップがフリップチップ実装された半導体装置及
びその製造方法に関する。
体ベアチップがフリップチップ実装された半導体装置及
びその製造方法に関する。
【０００２】
【従来の技術】図３は、従来の半導体装置の構成を示す
断面図であり、図４は、前記半導体装置を構成している
プリント回路基板の概略を示す斜視図である。
断面図であり、図４は、前記半導体装置を構成している
プリント回路基板の概略を示す斜視図である。
【０００３】図示されている従来の半導体装置は、プリ
ント回路基板１０１に形成された基板上電極３に、半導
体ベアチップ２がバンプ４を介してフリップチップ実装
され、プリント回路基板１０１と半導体ベアチップ２と
の間に封止樹脂５が充填された構成である。半導体ベア
チップ２には、プリント回路基板１０１と対向する面に
受光素子２ａが設けられている。プリント回路基板１０
１には開口部１ａが設けられており、この開口部１ａは
受光素子２ａの位置に対応して設けられている。すなわ
ち、受光素子２ａは、プリント回路基板１０１側から開
口部１ａを介して照射される紫外線等を受光する。
ント回路基板１０１に形成された基板上電極３に、半導
体ベアチップ２がバンプ４を介してフリップチップ実装
され、プリント回路基板１０１と半導体ベアチップ２と
の間に封止樹脂５が充填された構成である。半導体ベア
チップ２には、プリント回路基板１０１と対向する面に
受光素子２ａが設けられている。プリント回路基板１０
１には開口部１ａが設けられており、この開口部１ａは
受光素子２ａの位置に対応して設けられている。すなわ
ち、受光素子２ａは、プリント回路基板１０１側から開
口部１ａを介して照射される紫外線等を受光する。
【０００４】図５及び図６には、前記従来の半導体装置
の製造工程におけるフリップチップ実装工程例がそれぞ
れ示されている。図５に示す例は、プリント回路基板１
０１上に半導体ベアチップ２を実装した後に、注入機６
を用いて、プリント回路基板１０１と半導体ベアチップ
２との間に封止樹脂５となる樹脂を注入する方法であ
る。また、図６に示す例は、プリント回路基板１０１の
基板上電極３に予め熱硬化性接着剤７が塗布されてお
り、半導体ベアチップ２に形成されたバンプ４を介し、
半導体ベアチップ２を加圧加熱ヘッド８によりプリント
回路基板１０１に押しつけることで、熱硬化性接着剤７
を硬化させてプリント回路基板１０１上に半導体ベアチ
ップ２を実装する方法である。熱硬化性接着剤７は実装
後に封止樹脂５と同様に機能する。
の製造工程におけるフリップチップ実装工程例がそれぞ
れ示されている。図５に示す例は、プリント回路基板１
０１上に半導体ベアチップ２を実装した後に、注入機６
を用いて、プリント回路基板１０１と半導体ベアチップ
２との間に封止樹脂５となる樹脂を注入する方法であ
る。また、図６に示す例は、プリント回路基板１０１の
基板上電極３に予め熱硬化性接着剤７が塗布されてお
り、半導体ベアチップ２に形成されたバンプ４を介し、
半導体ベアチップ２を加圧加熱ヘッド８によりプリント
回路基板１０１に押しつけることで、熱硬化性接着剤７
を硬化させてプリント回路基板１０１上に半導体ベアチ
ップ２を実装する方法である。熱硬化性接着剤７は実装
後に封止樹脂５と同様に機能する。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の構成の半導体装置では、フリップチップ実装工程に
おいて、次のような問題が生じていた。
来の構成の半導体装置では、フリップチップ実装工程に
おいて、次のような問題が生じていた。
【０００６】図５に示すフリップチップ実装工程では、
封止樹脂の流れ込みにより半導体ベアチップ２上の受光
素子２ａを汚染してしまうという問題があった。さら
に、封止樹脂５がプリント回路基板１０１の開口部１ａ
から流出して、プリント回路基板１０１と半導体ベアチ
ップ２との間の封止樹脂５の量が減少し、ヒートサイク
ル等の信頼性評価時に寿命を縮めるという問題もあっ
た。
封止樹脂の流れ込みにより半導体ベアチップ２上の受光
素子２ａを汚染してしまうという問題があった。さら
に、封止樹脂５がプリント回路基板１０１の開口部１ａ
から流出して、プリント回路基板１０１と半導体ベアチ
ップ２との間の封止樹脂５の量が減少し、ヒートサイク
ル等の信頼性評価時に寿命を縮めるという問題もあっ
た。
【０００７】また、図６に示すフリップチップ実装工程
では、加圧加熱ヘッド８での加熱時に、熱硬化性接着剤
７の粘度低下による流動性の増加によって熱硬化性接着
剤７が受光素子２ａ部分に流れ込み、受光素手２ａを汚
染してしまうという問題があった。さらに、熱硬化性接
着剤７がプリント回路基板１０１の開口部１ａから流出
し、プリント回路基板１０１と半導体ベアチップ２との
間の熱硬化性接着剤７の量が減少することにより、ヒー
トサイクル等の信頼性評価時に寿命を締めるという問題
点があった。
では、加圧加熱ヘッド８での加熱時に、熱硬化性接着剤
７の粘度低下による流動性の増加によって熱硬化性接着
剤７が受光素子２ａ部分に流れ込み、受光素手２ａを汚
染してしまうという問題があった。さらに、熱硬化性接
着剤７がプリント回路基板１０１の開口部１ａから流出
し、プリント回路基板１０１と半導体ベアチップ２との
間の熱硬化性接着剤７の量が減少することにより、ヒー
トサイクル等の信頼性評価時に寿命を締めるという問題
点があった。
【０００８】本発明はこれらの問題を解決するために、
半導体ベアチップ上の受光素子が汚染されず、信頼性の
高い半導体装置を提供することを目的とする。
半導体ベアチップ上の受光素子が汚染されず、信頼性の
高い半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、受光素子を備えた半導体
ベアチップが回路基板上にフリップチップ実装されてお
り、前記回路基板には前記受光素子に対応する位置に開
口部が設けられ、前記半導体ベアチップと前記回路基板
との間が封止樹脂にて封止されている半導体装置におい
て、前記回路基板には前記開口部の周縁部に枠状の突起
部が設けられており、前記半導体ベアチップが、前記突
起部の頂部に当接して実装されていることを特徴として
いる。
めに、本発明の半導体装置は、受光素子を備えた半導体
ベアチップが回路基板上にフリップチップ実装されてお
り、前記回路基板には前記受光素子に対応する位置に開
口部が設けられ、前記半導体ベアチップと前記回路基板
との間が封止樹脂にて封止されている半導体装置におい
て、前記回路基板には前記開口部の周縁部に枠状の突起
部が設けられており、前記半導体ベアチップが、前記突
起部の頂部に当接して実装されていることを特徴として
いる。
【００１０】この構成によれば、開口部の周縁部に設け
られた突起部が、実装工程時において、受光素子部分へ
の封止樹脂の流れ込みを防ぐので、封止樹脂により半導
体ベアチップ上の受光素子が汚染されることがない。さ
らに、前記突起部は、回路基板の開口部からの封止樹脂
の流出を防ぐので、封止樹脂の減少に起因する信頼性の
低下も生じない。
られた突起部が、実装工程時において、受光素子部分へ
の封止樹脂の流れ込みを防ぐので、封止樹脂により半導
体ベアチップ上の受光素子が汚染されることがない。さ
らに、前記突起部は、回路基板の開口部からの封止樹脂
の流出を防ぐので、封止樹脂の減少に起因する信頼性の
低下も生じない。
【００１１】これにより、半導体ベアチップ上の受光素
子が汚染されず、且つ高い信頼性を備えた半導体装置を
提供することができる。
子が汚染されず、且つ高い信頼性を備えた半導体装置を
提供することができる。
【００１２】また、本発明の半導体装置は、受光素子を
備えた半導体ベアチップが、接着剤が塗布された回路基
板上にフリップチップ実装されており、前記回路基板に
は前記受光素子に対応する位置に開口部が設けられてい
る半導体装置において、前記回路基板には前記開口部の
周縁部に枠状の突起部が設けられており、前記半導体ベ
アチップが、前記突起部の頂部に当接して実装されてい
ることを特徴とすることもできる。
備えた半導体ベアチップが、接着剤が塗布された回路基
板上にフリップチップ実装されており、前記回路基板に
は前記受光素子に対応する位置に開口部が設けられてい
る半導体装置において、前記回路基板には前記開口部の
周縁部に枠状の突起部が設けられており、前記半導体ベ
アチップが、前記突起部の頂部に当接して実装されてい
ることを特徴とすることもできる。
【００１３】この構成によれば、開口部の周縁部に設け
られた突起部が、実装工程時において、受光素子部分へ
の接着剤の流れ込みを防ぐので、接着剤により半導体ベ
アチップ上の受光素子が汚染されることがない。さら
に、前記突起部は、回路基板の開口部からの接着剤の流
出を防ぐので、半導体ベアチップと回路基板との間の接
着剤の減少に起因する信頼性の低下も生じない。
られた突起部が、実装工程時において、受光素子部分へ
の接着剤の流れ込みを防ぐので、接着剤により半導体ベ
アチップ上の受光素子が汚染されることがない。さら
に、前記突起部は、回路基板の開口部からの接着剤の流
出を防ぐので、半導体ベアチップと回路基板との間の接
着剤の減少に起因する信頼性の低下も生じない。
【００１４】これにより、半導体ベアチップ上の受光素
子が汚染されず、且つ高い信頼性を備えた半導体装置を
提供することができる。
子が汚染されず、且つ高い信頼性を備えた半導体装置を
提供することができる。
【００１５】本発明の半導体装置の製造方法は、開口部
を有する回路基板上に、受光素子を備えた半導体ベアチ
ップを該受光素子が前記回路基板の開口部に対応するよ
うに配置してフリップチップ実装する第１の工程と、前
記回路基板と前記半導体ベアチップとの間を封止樹脂に
て封止する第２の工程とを含む半導体装置の製造方法に
おいて、前記回路基板には前記開口部の周縁部に予め枠
状の突起部が形成されており、前記第１の工程で、前記
半導体ベアチップは前記突起部の頂部に当接してフリッ
プチップ実装されることを特徴としている。
を有する回路基板上に、受光素子を備えた半導体ベアチ
ップを該受光素子が前記回路基板の開口部に対応するよ
うに配置してフリップチップ実装する第１の工程と、前
記回路基板と前記半導体ベアチップとの間を封止樹脂に
て封止する第２の工程とを含む半導体装置の製造方法に
おいて、前記回路基板には前記開口部の周縁部に予め枠
状の突起部が形成されており、前記第１の工程で、前記
半導体ベアチップは前記突起部の頂部に当接してフリッ
プチップ実装されることを特徴としている。
【００１６】また、本発明の半導体装置の製造方法は、
開口部を有する回路基板上に接着剤を塗布する第１の工
程と、前記回路基板上に、受光素子を備えた半導体ベア
チップを該受光素子が前記開口部に対応するように配置
してフリップチップ実装する第２の工程とを含む半導体
装置の製造方法において、前記回路基板には前記開口部
の周縁部に予め枠状の突起部が形成されており、前記第
２の工程で、前記半導体ベアチップは前記突起部の頂部
に当接してフリップチップ実装されることを特徴とする
ことも可能である。
開口部を有する回路基板上に接着剤を塗布する第１の工
程と、前記回路基板上に、受光素子を備えた半導体ベア
チップを該受光素子が前記開口部に対応するように配置
してフリップチップ実装する第２の工程とを含む半導体
装置の製造方法において、前記回路基板には前記開口部
の周縁部に予め枠状の突起部が形成されており、前記第
２の工程で、前記半導体ベアチップは前記突起部の頂部
に当接してフリップチップ実装されることを特徴とする
ことも可能である。
【００１７】これらの方法によれば、上述した効果を実
現する本発明の半導体装置を製造することが可能とな
る。
現する本発明の半導体装置を製造することが可能とな
る。
【００１８】
【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００１９】図２は本発明の一実施形態に係る半導体装
置の構成の概略を示す断面図であり、図１は、前記半導
体装置を構成しているプリント回路基板の形状の概略を
示す斜視図である。
置の構成の概略を示す断面図であり、図１は、前記半導
体装置を構成しているプリント回路基板の形状の概略を
示す斜視図である。
【００２０】図２に示すように、本実施形態の半導体装
置は、図３に示した従来の半導体装置において、プリン
ト回路基板１０１の代わりにプリント回路基板１を設け
た構成であり、その他の構成は従来の半導体装置と同じ
である。本実施形態のプリント回路基板１は、図１に示
すように、開口部１ａの周縁部に枠状の突起部１ｂが設
けられて構成されている。半導体ベアチップ２をプリン
ト回路基板１上にフリップチップ実装する際には、半導
体ベアチップ２を突起部１ｂの頂部に当接させる。
置は、図３に示した従来の半導体装置において、プリン
ト回路基板１０１の代わりにプリント回路基板１を設け
た構成であり、その他の構成は従来の半導体装置と同じ
である。本実施形態のプリント回路基板１は、図１に示
すように、開口部１ａの周縁部に枠状の突起部１ｂが設
けられて構成されている。半導体ベアチップ２をプリン
ト回路基板１上にフリップチップ実装する際には、半導
体ベアチップ２を突起部１ｂの頂部に当接させる。
【００２１】プリント回路基板１を以上のような形状と
することにより、図５に示したフリップチップ実装工程
において、受光素子２ａ部分への封止樹脂５の流れ込
み、及び開口部１ａからの封止樹脂５の流出を突起部１
ｂにより抑制することができる。従って、本実施形態の
半導体装置によれば、封止樹脂５の流れ込みによる受光
素子２ａの汚染の問題を解決することができる。さら
に、本実施形態の半導体装置によれば、封止樹脂５がプ
リント回路基板１上の開口部１ａから流出することを抑
制できるので封止樹脂５が減少せず、ヒートサイクル等
の信頼性評価において寿命を高めることができる。
することにより、図５に示したフリップチップ実装工程
において、受光素子２ａ部分への封止樹脂５の流れ込
み、及び開口部１ａからの封止樹脂５の流出を突起部１
ｂにより抑制することができる。従って、本実施形態の
半導体装置によれば、封止樹脂５の流れ込みによる受光
素子２ａの汚染の問題を解決することができる。さら
に、本実施形態の半導体装置によれば、封止樹脂５がプ
リント回路基板１上の開口部１ａから流出することを抑
制できるので封止樹脂５が減少せず、ヒートサイクル等
の信頼性評価において寿命を高めることができる。
【００２２】なお、本実施形態においては、図５に示し
たフリップチップ実装工程により形成される半導体装置
について説明したが、プリント回路基板１を用いること
により、図６に示したフリップチップ実装工程により形
成される半導体装置においても、開口部１ａからの熱硬
化性樹脂の流れ込み及び流出を抑制して、同様の効果を
得ることができる。
たフリップチップ実装工程により形成される半導体装置
について説明したが、プリント回路基板１を用いること
により、図６に示したフリップチップ実装工程により形
成される半導体装置においても、開口部１ａからの熱硬
化性樹脂の流れ込み及び流出を抑制して、同様の効果を
得ることができる。
【００２３】
【発明の効果】以上に説明したように、本発明の半導体
装置よれば、半導体ベアチップ上に配置された受光素子
が汚染されず、且つ高い信頼性を備えた半導体装置を提
供できる。
装置よれば、半導体ベアチップ上に配置された受光素子
が汚染されず、且つ高い信頼性を備えた半導体装置を提
供できる。
【図１】 本発明の一実施形態に係る半導体装置のプリ
ント回路基板の概略を示す斜視図である。
ント回路基板の概略を示す斜視図である。
【図２】 上記半導体装置の構成を示す断面図である。
【図３】 従来の半導体装置の構成を示す断面図であ
る。
る。
【図４】 上記半導体装置のプリント回路基板の概略を
示す斜視図である。
示す斜視図である。
【図５】 上記半導体装置の製造工程におけるフリップ
チップ実装工程の一例を示す断面図である。
チップ実装工程の一例を示す断面図である。
【図６】 上記半導体装置の製造工程におけるフリップ
チップ実装工程の一例を示す断面図である。
チップ実装工程の一例を示す断面図である。
１ プリント回路基板（回路基板）
１ａ 開口部
１ｂ 突起部
２ 半導体ベアチップ
５ 封止樹脂
７ 熱硬化性接着剤（接着剤）
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 吉野 道朗
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 4M109 AA01 DA05 DA06 DB07 GA01
5F044 KK01 LL13
5F088 BA16 BA20 JA03 JA06 JA09
Claims (4)
- 【請求項１】 受光素子を備えた半導体ベアチップが回
路基板上にフリップチップ実装されており、前記回路基
板には前記受光素子に対応する位置に開口部が設けら
れ、前記半導体ベアチップと前記回路基板との間が封止
樹脂にて封止されている半導体装置において、 前記回路基板には前記開口部の周縁部に枠状の突起部が
設けられており、 前記半導体ベアチップが、前記突起部の頂部に当接して
実装されていることを特徴とする半導体装置。 - 【請求項２】 受光素子を備えた半導体ベアチップが、
接着剤が塗布された回路基板上にフリップチップ実装さ
れており、前記回路基板には前記受光素子に対応する位
置に開口部が設けられている半導体装置において、 前記回路基板には前記開口部の周縁部に枠状の突起部が
設けられており、 前記半導体ベアチップが、前記突起部の頂部に当接して
実装されていることを特徴とする半導体装置。 - 【請求項３】 開口部を有する回路基板上に、受光素子
を備えた半導体ベアチップを該受光素子が前記回路基板
の開口部に対応するように配置してフリップチップ実装
する第１の工程と、 前記回路基板と前記半導体ベアチップとの間を封止樹脂
にて封止する第２の工程とを含む半導体装置の製造方法
において、 前記回路基板には前記開口部の周縁部に予め枠状の突起
部が形成されており、 前記第１の工程で、前記半導体ベアチップは前記突起部
の頂部に当接してフリップチップ実装されることを特徴
とする半導体装置の製造方法。 - 【請求項４】 開口部を有する回路基板上に接着剤を塗
布する第１の工程と、 前記回路基板上に、受光素子を備えた半導体ベアチップ
を該受光素子が前記開口部に対応するように配置してフ
リップチップ実装する第２の工程とを含む半導体装置の
製造方法において、 前記回路基板には前記開口部の周縁部に予め枠状の突起
部が形成されており、 前記第２の工程で、前記半導体ベアチップは前記突起部
の頂部に当接してフリップチップ実装されることを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001259789A JP2003068939A (ja) | 2001-08-29 | 2001-08-29 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001259789A JP2003068939A (ja) | 2001-08-29 | 2001-08-29 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003068939A true JP2003068939A (ja) | 2003-03-07 |
Family
ID=19087108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001259789A Withdrawn JP2003068939A (ja) | 2001-08-29 | 2001-08-29 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003068939A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1622204A1 (de) * | 2004-07-28 | 2006-02-01 | Infineon Technologies Fiber Optics GmbH | Verfahren zum Herstellen eines mit einem Kunststoffgehäuse versehenen optischen oder elektronischen Moduls |
| JP2006186288A (ja) * | 2004-09-14 | 2006-07-13 | Sony Chem Corp | 機能素子実装モジュール及びその製造方法 |
| WO2007099677A1 (ja) * | 2006-03-03 | 2007-09-07 | Sony Chemical & Information Device Corporation | 機能素子実装モジュール及びその製造方法、これに用いる樹脂封止プレート、樹脂封止用基板構造体 |
| WO2007100037A1 (ja) * | 2006-03-02 | 2007-09-07 | Sony Chemical & Information Device Corporation | 機能素子実装モジュール及びその製造方法 |
| JP2008047830A (ja) * | 2006-08-21 | 2008-02-28 | Hamamatsu Photonics Kk | 半導体装置および半導体装置製造方法 |
| JP2010075824A (ja) * | 2008-09-25 | 2010-04-08 | Sony Corp | 液体塗布装置および液体塗布ノズル |
| CN102054794A (zh) * | 2009-10-26 | 2011-05-11 | 瑞萨电子株式会社 | 电子装置及其制造方法 |
-
2001
- 2001-08-29 JP JP2001259789A patent/JP2003068939A/ja not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7442559B2 (en) | 2004-07-28 | 2008-10-28 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Method for producing an optical or electronic module provided with a plastic package |
| EP1622204A1 (de) * | 2004-07-28 | 2006-02-01 | Infineon Technologies Fiber Optics GmbH | Verfahren zum Herstellen eines mit einem Kunststoffgehäuse versehenen optischen oder elektronischen Moduls |
| JP2006186288A (ja) * | 2004-09-14 | 2006-07-13 | Sony Chem Corp | 機能素子実装モジュール及びその製造方法 |
| US7855440B2 (en) | 2004-09-14 | 2010-12-21 | Sony Corporation | Functional device-mounted module and a process for producing the same |
| US7727819B2 (en) | 2004-09-14 | 2010-06-01 | Sony Corporation | Process for producing a functional device-mounted module |
| WO2007100037A1 (ja) * | 2006-03-02 | 2007-09-07 | Sony Chemical & Information Device Corporation | 機能素子実装モジュール及びその製造方法 |
| US7812264B2 (en) | 2006-03-02 | 2010-10-12 | Sony Corporation | Functional element-mounted module and a method for producing the same |
| US8474134B2 (en) | 2006-03-02 | 2013-07-02 | Dexerials Corporation | Functional element-mounted module and a method for producing the same |
| WO2007099677A1 (ja) * | 2006-03-03 | 2007-09-07 | Sony Chemical & Information Device Corporation | 機能素子実装モジュール及びその製造方法、これに用いる樹脂封止プレート、樹脂封止用基板構造体 |
| JP2008047830A (ja) * | 2006-08-21 | 2008-02-28 | Hamamatsu Photonics Kk | 半導体装置および半導体装置製造方法 |
| JP2010075824A (ja) * | 2008-09-25 | 2010-04-08 | Sony Corp | 液体塗布装置および液体塗布ノズル |
| CN102054794A (zh) * | 2009-10-26 | 2011-05-11 | 瑞萨电子株式会社 | 电子装置及其制造方法 |
| US8169793B2 (en) | 2009-10-26 | 2012-05-01 | Renesas Electronics Corporation | Electronic device and fabrication method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI527175B (zh) | 半導體封裝件、基板及其製造方法 | |
| US20050110161A1 (en) | Method for mounting semiconductor chip and semiconductor chip-mounted board | |
| JP2003068939A (ja) | 半導体装置及びその製造方法 | |
| JP2943764B2 (ja) | フリップチップ実装型半導体素子の樹脂封止構造 | |
| JPH1167795A (ja) | 半導体チップ搭載装置及び半導体チップ搭載方法並びに半導体装置 | |
| US7754535B2 (en) | Method of manufacturing chip integrated substrate | |
| CN110802293B (zh) | 半导体器件焊接定位装置及半导体器件焊接方法 | |
| JPH09306934A (ja) | チップ型半導体装置の製造方法 | |
| US20090145650A1 (en) | Screen mask, method for printing conductive bonding material, mounting method of mounting devices, and mounting substrate | |
| JP2000077458A (ja) | フリップチップ実装方法 | |
| JP3015273B2 (ja) | Ｉｃチップの実装方法 | |
| JP3864263B2 (ja) | 発光半導体装置 | |
| JP2004214255A (ja) | 電子部品の接続構造 | |
| JP2010098077A (ja) | 回路モジュールの製造方法 | |
| JP4036017B2 (ja) | 電子部品の実装構造 | |
| JP3644678B2 (ja) | 半導体装置及びその製造方法 | |
| JP4052144B2 (ja) | 半導体装置の製造方法 | |
| JP4299687B2 (ja) | 半導体装置 | |
| JP3431316B2 (ja) | 半導体装置の製造方法及び半導体チツプの実装方法 | |
| KR100649488B1 (ko) | 플립칩 본딩타입의 세라믹 패키지 | |
| JP2001291729A (ja) | 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ | |
| JP3956859B2 (ja) | 半導体装置 | |
| KR950006836Y1 (ko) | 반도체 패키지 | |
| JP3843235B2 (ja) | 電子部品組立方法、及び電子部品実装済基板 | |
| JPH04122037A (ja) | 半導体チップの実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081104 |