JP2002374131A - 演算増幅器オフセット電圧自動校正回路 - Google Patents
演算増幅器オフセット電圧自動校正回路Info
- Publication number
- JP2002374131A JP2002374131A JP2001180108A JP2001180108A JP2002374131A JP 2002374131 A JP2002374131 A JP 2002374131A JP 2001180108 A JP2001180108 A JP 2001180108A JP 2001180108 A JP2001180108 A JP 2001180108A JP 2002374131 A JP2002374131 A JP 2002374131A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- operational amplifier
- offset voltage
- circuit
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 演算増幅器の入力オフセット電圧を利用して
オフセット電圧を自動校正すること。 【解決手段】 演算増幅器OPの入力オフセット電圧V
offsetが生じる場合，演算増幅器の非反転入力端子の電
圧は基準電圧VR EFで，入力オフセット電圧Voffsetは反
転入力端子に印加され，反転増幅回路の出力電圧には
（1＋RF／RS）×Voffs etが現れる。本発明の回路を使
い，演算増幅器の非反転入力端子の電圧をVREF−V
offsetに校正し，反転入力端子の電圧は基準電圧VREFと
なり，反転増幅回路は入力オフセット電圧Voffsetと無
関係な出力電圧を得ることができる。
オフセット電圧を自動校正すること。 【解決手段】 演算増幅器OPの入力オフセット電圧V
offsetが生じる場合，演算増幅器の非反転入力端子の電
圧は基準電圧VR EFで，入力オフセット電圧Voffsetは反
転入力端子に印加され，反転増幅回路の出力電圧には
（1＋RF／RS）×Voffs etが現れる。本発明の回路を使
い，演算増幅器の非反転入力端子の電圧をVREF−V
offsetに校正し，反転入力端子の電圧は基準電圧VREFと
なり，反転増幅回路は入力オフセット電圧Voffsetと無
関係な出力電圧を得ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は，反転増幅回路及び
アクティブフィルタなどのアナログ信号処理回路に用い
られる演算増幅器のオフセット電圧自動校正回路に関す
る。
アクティブフィルタなどのアナログ信号処理回路に用い
られる演算増幅器のオフセット電圧自動校正回路に関す
る。
【０００２】
【従来の技術】図3は，従来の演算増幅器のオフセット
電圧調整回路のブロック図である。通常これらの技術
は，演算増幅器の入力オフセット電圧を検出し，その電
圧を電流に変換し，また入力オフセット電圧に合わせる
調整を行い，入力端子で入力オフセット電圧による出力
を引く。
電圧調整回路のブロック図である。通常これらの技術
は，演算増幅器の入力オフセット電圧を検出し，その電
圧を電流に変換し，また入力オフセット電圧に合わせる
調整を行い，入力端子で入力オフセット電圧による出力
を引く。
【０００３】
【発明が解決しようとする課題】ここで、正確に電圧調
整するため，入力オフセット電圧検出回路自身の入力オ
フセット電圧を克服するのが困難であり，その精度が高
く要求され，半導体の製造のプロセスも難しいという課
題がある。
整するため，入力オフセット電圧検出回路自身の入力オ
フセット電圧を克服するのが困難であり，その精度が高
く要求され，半導体の製造のプロセスも難しいという課
題がある。
【０００４】さらに，アナログ信号処理回路に用いられ
る演算増幅器の入力オフセット電圧Voffsetが生じる場
合，従来の技術は外付け回路を利用し，外部のパラメー
タなどの設定と調整を行う必要がある。
る演算増幅器の入力オフセット電圧Voffsetが生じる場
合，従来の技術は外付け回路を利用し，外部のパラメー
タなどの設定と調整を行う必要がある。
【０００５】
【課題を解決する為の手段】本発明の目的は，これらの
設定と調整を一切行わず，また製造上のばらつきと温度
特性に関わらず，演算増幅器の非反転入力電圧を調整
し，オフセット電圧Vo ffsetに関係なく理想出力に等し
い安定した出力信号を得ることにある。
設定と調整を一切行わず，また製造上のばらつきと温度
特性に関わらず，演算増幅器の非反転入力電圧を調整
し，オフセット電圧Vo ffsetに関係なく理想出力に等し
い安定した出力信号を得ることにある。
【０００６】本発明はチップ内蔵回路で，演算増幅器の
オフセット電圧Voffsetの検出と反転増幅を行い，正電
源VDDのみにて動作する回路の場合，演算増幅器の反転
入力端子と非反転入力端子の電圧をそれぞれVDD／2とVD
D／2−Voffsetに，正電源VDDと負電源VSSにて動作する
回路の場合，演算増幅器の反転入力端子と非反転入力端
子の電圧をGNDと−Voffsetに自動調整し，理想出力に等
しい出力信号得られるオフセット電圧自動校正回路を設
けたものである。
オフセット電圧Voffsetの検出と反転増幅を行い，正電
源VDDのみにて動作する回路の場合，演算増幅器の反転
入力端子と非反転入力端子の電圧をそれぞれVDD／2とVD
D／2−Voffsetに，正電源VDDと負電源VSSにて動作する
回路の場合，演算増幅器の反転入力端子と非反転入力端
子の電圧をGNDと−Voffsetに自動調整し，理想出力に等
しい出力信号得られるオフセット電圧自動校正回路を設
けたものである。
【０００７】
【発明の実施の形態】図１に本発明によるオフセット電
圧自動校正の具体的な回路構成を示す。アナログ信号処
理回路においては，入力Vinを基準電源VREFに接続し，
出力Voutをアナログ信号処理回路に用いられる演算増幅
器の非反転入力端子に接続する。
圧自動校正の具体的な回路構成を示す。アナログ信号処
理回路においては，入力Vinを基準電源VREFに接続し，
出力Voutをアナログ信号処理回路に用いられる演算増幅
器の非反転入力端子に接続する。
【０００８】本発明においては、入力電圧を入力する一
方の入力端子と、基準電源電圧を入力する他方の入力端
子を有し、オフセット電圧を検出する第１の反転増幅器
と、前記第１の反転増幅器の出力接続する非反転入力端
子を有する第２の反転増幅器からなる演算増幅器電圧校
正回路とした。
方の入力端子と、基準電源電圧を入力する他方の入力端
子を有し、オフセット電圧を検出する第１の反転増幅器
と、前記第１の反転増幅器の出力接続する非反転入力端
子を有する第２の反転増幅器からなる演算増幅器電圧校
正回路とした。
【０００９】ここで、前記第１の反転増幅器または前記
第２の反転増幅器に接続された抵抗が、基本セルまたは
基本セルが直列に接続された抵抗を使用することができ
る。
第２の反転増幅器に接続された抵抗が、基本セルまたは
基本セルが直列に接続された抵抗を使用することができ
る。
【００１０】また、本発明においては、入力端子を基準
電源VREFに接続し，一段目の反転増幅器によって演算増
幅器のオフセット電圧を検出し，前記オフセット電圧を
二段目で調整し，出力端子を反転増幅回路及びアクティ
ブフィルタなどのアナログ信号処理回路に用いられる演
算増幅器の非反転入力端子に接続し，演算増幅器のオフ
セット電圧を自動校正する回路を設けたことを特徴とす
るチップ内蔵演算増幅器オフセット電圧自動校正回路と
した。
電源VREFに接続し，一段目の反転増幅器によって演算増
幅器のオフセット電圧を検出し，前記オフセット電圧を
二段目で調整し，出力端子を反転増幅回路及びアクティ
ブフィルタなどのアナログ信号処理回路に用いられる演
算増幅器の非反転入力端子に接続し，演算増幅器のオフ
セット電圧を自動校正する回路を設けたことを特徴とす
るチップ内蔵演算増幅器オフセット電圧自動校正回路と
した。
【００１１】そして、前記チップ内蔵演算増幅器オフセ
ット電圧自動校正回路に接続された抵抗が、基本セル及
び基本セルの正数倍の抵抗で，基本セルの直列に接続さ
れたことを特徴とするチップ内蔵演算増幅器オフセット
電圧自動校正回路。
ット電圧自動校正回路に接続された抵抗が、基本セル及
び基本セルの正数倍の抵抗で，基本セルの直列に接続さ
れたことを特徴とするチップ内蔵演算増幅器オフセット
電圧自動校正回路。
【００１２】
【実施例】ここで，図面を参照して本発明の実施例を説
明する。図１は、本発明の実施例を示す回路で、回路入
力電圧Vinと基準電源電圧VREFを入力した演算増幅器Ｏ
Ｐ１と、回路入力電圧Vinに直列に接続された抵抗Ｒs1
と，演算増幅器の入出力端子間に接続された抵抗Ｒ
F1と、抵抗ＲF1に接続された図2のような反転増幅回路
の縦続接続したものである。回路は動作する場合，演算
増幅器の非反転入力端子を基準電源VREFに接続する。こ
の回路を例として解析する。演算増幅器OPを理想なもの
とすると，反転入力端子の電圧VAと非反転入力端子の電
圧VBは、式（１）
明する。図１は、本発明の実施例を示す回路で、回路入
力電圧Vinと基準電源電圧VREFを入力した演算増幅器Ｏ
Ｐ１と、回路入力電圧Vinに直列に接続された抵抗Ｒs1
と，演算増幅器の入出力端子間に接続された抵抗Ｒ
F1と、抵抗ＲF1に接続された図2のような反転増幅回路
の縦続接続したものである。回路は動作する場合，演算
増幅器の非反転入力端子を基準電源VREFに接続する。こ
の回路を例として解析する。演算増幅器OPを理想なもの
とすると，反転入力端子の電圧VAと非反転入力端子の電
圧VBは、式（１）
【００１３】
【式１】
【００１４】となる。入力信号Vinと出力信号VOUTの関
係を式（２）で表わす。
係を式（２）で表わす。
【００１５】
【式２】
【００１６】実際の応用においては，演算増幅器OPは非
理想なものであり，入力オフセット電圧Voffsetが生じ
る場合，それを考慮した入力信号と出力信号の関係は式
（３）になる。
理想なものであり，入力オフセット電圧Voffsetが生じ
る場合，それを考慮した入力信号と出力信号の関係は式
（３）になる。
【００１７】
【式３】
【００１８】入力端子電圧VAとVBは、式（４）となる。
【００１９】
【式４】
【００２０】ここで，VB＝VREF，従って，VA＝VREF＋V
offsetとなる。入力信号Vinと出力信号Voutの関係を式
（５）のように表現する。
offsetとなる。入力信号Vinと出力信号Voutの関係を式
（５）のように表現する。
【００２１】
【式５】
【００２２】式（5）より分かるように，演算増幅器の
入力オフセット電圧Voffsetを（1＋R F／RS）倍に増幅し
て出力する。また式（2）と比べ，入力オフセット電圧V
offse tは出力誤差が生じる要因となる。
入力オフセット電圧Voffsetを（1＋R F／RS）倍に増幅し
て出力する。また式（2）と比べ，入力オフセット電圧V
offse tは出力誤差が生じる要因となる。
【００２３】図2の解析より，入力オフセット電圧V
offsetを考慮した図1の回路を解析する。上に述べたよ
うに，図1の回路は図2の回路を縦続接続したものであ
る。図1に示すように，一段目の反転増幅回路の入力電
圧をVin，出力電圧をVo1とすると，二段目の入力電圧と
出力電圧はそれぞれVo1，Vo2となる。すると，式（5）
より全体回路の入力と出力関係は式（６）で表わされ
る。
offsetを考慮した図1の回路を解析する。上に述べたよ
うに，図1の回路は図2の回路を縦続接続したものであ
る。図1に示すように，一段目の反転増幅回路の入力電
圧をVin，出力電圧をVo1とすると，二段目の入力電圧と
出力電圧はそれぞれVo1，Vo2となる。すると，式（5）
より全体回路の入力と出力関係は式（６）で表わされ
る。
【００２４】
【式６】
【００２５】ここで，図2と同様にVB＝VREF，VA＝VREF
＋Voffsetである。また入力電圧Vin＝VREFを式（6）に
代入すると，出力電圧Vo2は式（７）となる。
＋Voffsetである。また入力電圧Vin＝VREFを式（6）に
代入すると，出力電圧Vo2は式（７）となる。
【００２６】
【式７】
【００２７】式（2）と式（3）を比較すると，演算増幅
器の反転入力端子の電圧VAを基準電圧VREFにすれば，式
（2）のような入力オフセット電圧Voffsetと無関係に理
想的な出力電圧VOUTを得ることができる。また式（4）
より，VA＝VREFにするため，演算増幅器の非反転入力端
子の電圧VBは基準電圧VREFではなく，基準電圧からオフ
セット電圧を引けば良い、式（８）。
器の反転入力端子の電圧VAを基準電圧VREFにすれば，式
（2）のような入力オフセット電圧Voffsetと無関係に理
想的な出力電圧VOUTを得ることができる。また式（4）
より，VA＝VREFにするため，演算増幅器の非反転入力端
子の電圧VBは基準電圧VREFではなく，基準電圧からオフ
セット電圧を引けば良い、式（８）。
【００２８】
【式８】
【００２９】更に，式（7）と（8）より，図1回路の出
力電圧Vo2をVBにすれば，式（９）が得られる。
力電圧Vo2をVBにすれば，式（９）が得られる。
【００３０】
【式９】
【００３１】式（9）より，入力オフセット電圧に関係
なく，抵抗値の比例関係のみとなる。それは式（１０）
のように表現できる。
なく，抵抗値の比例関係のみとなる。それは式（１０）
のように表現できる。
【００３２】
【式１０】
【００３３】式（10）より，それぞれの抵抗値は、式
（１１）となる。
（１１）となる。
【００３４】
【式１１】
【００３５】とすると，式（１２）となる。
【００３６】
【式１２】
【００３７】となる。ここで，R0を抵抗の基本セルと
し，式（11）と（12）より抵抗RS1、R S2、RF1、RF2は全
て基本セルR0によって構成されれば，抵抗値の精度に関
係なく，式（10）に示すような比例さえ保つことができ
れば，温度特性，抵抗値のバラツキに強い安定した出力
電圧が得られるものである。
し，式（11）と（12）より抵抗RS1、R S2、RF1、RF2は全
て基本セルR0によって構成されれば，抵抗値の精度に関
係なく，式（10）に示すような比例さえ保つことができ
れば，温度特性，抵抗値のバラツキに強い安定した出力
電圧が得られるものである。
【００３８】
【発明の効果】上述のように，本発明はアナログ信号処
理回路に用いられる演算増幅器と同様なものを使用し，
基本抵抗セルR0を用いた簡単な回路構成である。また，
それぞれの演算増幅器と抵抗は同一半導体基板上で作ら
れ，演算増幅器が同じもので，その精度が特別に要求さ
れていない。更に式（10）より抵抗値の精度に関係な
く，その比例関係のみが要求される。最後に回路の入力
電圧は安定的な基準電圧VR EFなので，温度特性とパラメ
ータのバラツキに強い安定的な出力電圧が容易に実現で
きるという優れた効果を有する。
理回路に用いられる演算増幅器と同様なものを使用し，
基本抵抗セルR0を用いた簡単な回路構成である。また，
それぞれの演算増幅器と抵抗は同一半導体基板上で作ら
れ，演算増幅器が同じもので，その精度が特別に要求さ
れていない。更に式（10）より抵抗値の精度に関係な
く，その比例関係のみが要求される。最後に回路の入力
電圧は安定的な基準電圧VR EFなので，温度特性とパラメ
ータのバラツキに強い安定的な出力電圧が容易に実現で
きるという優れた効果を有する。
【図面の簡単な説明】
【図１】本発明の実施例を示す回路図である。
【図２】本発明の実施例に関する反転増幅回路である。
【図３】従来の技術による調整回路ブロック図である。
【図４】本発明の効果を確認する実施例を示す回路図で
ある。
ある。
【図５】図4の回路のDC出力特性を示す図である。
【図6】本発明に関する他の実施例を示す図である。
OP，OP1，OP2 演算増幅器 R0，RS，RF，RS1，RF1，RS2，RF2 抵抗 Vin 回路入力電圧 Vout，VOUT，Vo1，Vo2 回路出力電圧 VA 演算増幅器の反転入力端子電圧 VB 演算増幅器の非反転入力端子電圧 Voffset 演算増幅器の入力オフセット電圧 VDD 正電源電圧 VSS 負電源電圧 VREF 基準電源電圧 GND グランド
Claims (4)
- 【請求項１】 入力電圧を入力する一方の入力端子と、
基準電源電圧を入力する他方の入力端子を有し、オフセ
ット電圧を検出する第１の反転増幅器と、前記第１の反
転増幅器の出力接続する非反転入力端子を有する第２の
反転増幅器からなる演算増幅器電圧校正回路。 - 【請求項２】 前記第１の反転増幅器または前記第２の
反転増幅器に接続された抵抗が、基本セルまたは基本セ
ルが直列に接続された抵抗である請求項１記載の演算増
幅器電圧校正回路。 - 【請求項３】 入力端子を基準電源VREFに接続し，一段
目の反転増幅器によって演算増幅器のオフセット電圧を
検出し，前記オフセット電圧を二段目で調整し，出力端
子を反転増幅回路及びアクティブフィルタなどのアナロ
グ信号処理回路に用いられる演算増幅器の非反転入力端
子に接続し，演算増幅器のオフセット電圧を自動校正す
る回路を設けたことを特徴とするチップ内蔵演算増幅器
オフセット電圧自動校正回路。 - 【請求項４】 前記チップ内蔵演算増幅器オフセット電
圧自動校正回路に接続された抵抗が、基本セル及び基本
セルの正数倍の抵抗で，基本セルの直列に接続されたこ
とを特徴とするチップ内蔵演算増幅器オフセット電圧自
動校正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001180108A JP2002374131A (ja) | 2001-06-14 | 2001-06-14 | 演算増幅器オフセット電圧自動校正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001180108A JP2002374131A (ja) | 2001-06-14 | 2001-06-14 | 演算増幅器オフセット電圧自動校正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002374131A true JP2002374131A (ja) | 2002-12-26 |
Family
ID=19020574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001180108A Pending JP2002374131A (ja) | 2001-06-14 | 2001-06-14 | 演算増幅器オフセット電圧自動校正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002374131A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100698332B1 (ko) | 2005-02-04 | 2007-03-23 | 삼성전자주식회사 | 이득제어 증폭기 |
| KR100744592B1 (ko) * | 2005-10-25 | 2007-08-01 | 후지쯔 가부시끼가이샤 | Ｄｃ-ｄｃ 컨버터, ｄｃ-ｄｃ 컨버터의 제어 회로 및ｄｃ-ｄｃ 컨버터의 제어 방법 |
| JP2010004193A (ja) * | 2008-06-19 | 2010-01-07 | Mitsumi Electric Co Ltd | 半導体集積回路装置及びオフセットキャンセル設定システム |
| CN103675651A (zh) * | 2013-12-25 | 2014-03-26 | 工业和信息化部电子第五研究所 | 运算放大器输入失调电压长期稳定性的测试系统 |
| CN111766435A (zh) * | 2019-04-02 | 2020-10-13 | 全球能源互联网研究院有限公司 | 一种主动校准高电压测量装置及方法 |
| CN113114144A (zh) * | 2021-05-11 | 2021-07-13 | 山东浪潮科学研究院有限公司 | 一种量子测控系统中输入失调电压修正的电路 |
-
2001
- 2001-06-14 JP JP2001180108A patent/JP2002374131A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100698332B1 (ko) | 2005-02-04 | 2007-03-23 | 삼성전자주식회사 | 이득제어 증폭기 |
| KR100744592B1 (ko) * | 2005-10-25 | 2007-08-01 | 후지쯔 가부시끼가이샤 | Ｄｃ-ｄｃ 컨버터, ｄｃ-ｄｃ 컨버터의 제어 회로 및ｄｃ-ｄｃ 컨버터의 제어 방법 |
| US7279870B2 (en) | 2005-10-25 | 2007-10-09 | Fujitsu Limited | DC-DC converter and method of controlling DC-DC converter |
| JP2010004193A (ja) * | 2008-06-19 | 2010-01-07 | Mitsumi Electric Co Ltd | 半導体集積回路装置及びオフセットキャンセル設定システム |
| CN103675651A (zh) * | 2013-12-25 | 2014-03-26 | 工业和信息化部电子第五研究所 | 运算放大器输入失调电压长期稳定性的测试系统 |
| CN111766435A (zh) * | 2019-04-02 | 2020-10-13 | 全球能源互联网研究院有限公司 | 一种主动校准高电压测量装置及方法 |
| CN113114144A (zh) * | 2021-05-11 | 2021-07-13 | 山东浪潮科学研究院有限公司 | 一种量子测控系统中输入失调电压修正的电路 |
| CN113114144B (zh) * | 2021-05-11 | 2022-05-13 | 山东浪潮科学研究院有限公司 | 一种量子测控系统中输入失调电压修正的电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10018658B2 (en) | Class D audio amplifier and method for reading a current supplied by the amplifier | |
| US20100102878A1 (en) | Physical quantity sensor | |
| CN108802495B (zh) | 内部集成电路电阻校准 | |
| WO2007007765A1 (ja) | 電流電圧変換回路、それを用いた消費電力検出回路および電子機器 | |
| US11402456B2 (en) | High voltage current sensing circuit with adaptive calibration | |
| JP4515241B2 (ja) | 出力増幅回路及びそれを用いたセンサ装置 | |
| JP5827759B2 (ja) | 増幅回路及び増幅回路ｉｃチップ | |
| US9702909B2 (en) | Manufacturing method for current sensor and current sensor | |
| JPH09162652A (ja) | 高サイド電流検出増幅器 | |
| US8115539B2 (en) | Operational amplifier | |
| US6617922B2 (en) | Differential difference amplifier for amplifying small signals close to zero volts | |
| CN112083212B (zh) | 电流传感器及其频率补偿方法 | |
| JP2002374131A (ja) | 演算増幅器オフセット電圧自動校正回路 | |
| JP3222367B2 (ja) | 温度測定回路 | |
| US8064622B1 (en) | Self-biased amplifier device for an electrecret microphone | |
| US6854076B2 (en) | Method and apparatus for calibration of an electronic device | |
| US6072339A (en) | Current sensing circuit with high input impedance | |
| EP1632779A1 (en) | Hall sensor module and integrated circuit for use with an external Hall sensor | |
| TWI627429B (zh) | 誤差消除放大器電路以及馬達控制電路 | |
| US20130069728A1 (en) | Automatic bias operational amplifying circuit and system | |
| JP2000155139A (ja) | 電流検出装置 | |
| TWI839036B (zh) | 電流感測放大器電路及其輸入偏移電壓修正方法 | |
| US20240061025A1 (en) | Current sensing circuit | |
| US20240097632A1 (en) | Integrated circuit and semiconductor device | |
| JPH0611625Y2 (ja) | ストレンゲージ用増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |