JP2002368046A - Method for mounting chip - Google Patents
Method for mounting chipInfo
- Publication number
- JP2002368046A JP2002368046A JP2001178236A JP2001178236A JP2002368046A JP 2002368046 A JP2002368046 A JP 2002368046A JP 2001178236 A JP2001178236 A JP 2001178236A JP 2001178236 A JP2001178236 A JP 2001178236A JP 2002368046 A JP2002368046 A JP 2002368046A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bump
- paste
- semiconductor substrate
- bump portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、所定の導電パター
ンを設けた半導体基板上にチップを固定し、チップと半
導体基板を電気的に接続するチップ実装方法に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip mounting method for fixing a chip on a semiconductor substrate provided with a predetermined conductive pattern and electrically connecting the chip to the semiconductor substrate.
【0002】[0002]
【従来の技術】従来のチップ実装方法としては、例え
ば、図3に示すように、金スタッドバンプ等のバンプ部
3を電極パッド2上に形成したチップ1と、導電パター
ン等の導電部5を有した半導体基板6とに対して、バン
プ部3と導電部5とを導電性接着剤等のペースト剤4を
介してチップ1と半導体基板6とを電気的に接続するフ
リップチップ実装方法があげられる。2. Description of the Related Art As a conventional chip mounting method, for example, as shown in FIG. 3, a chip 1 having a bump portion 3 such as a gold stud bump formed on an electrode pad 2 and a conductive portion 5 such as a conductive pattern are provided. A flip chip mounting method for electrically connecting the chip 1 and the semiconductor substrate 6 to the semiconductor substrate 6 having the bump portion 3 and the conductive portion 5 via a paste 4 such as a conductive adhesive. Can be
【0003】以下に、チップ実装方法の説明を示す。ま
ず、図3(a)、(b)に示すように、転写ステージ1
0に設けられたペースト剤4をバンプ部3に転写する。
次に、図3(c)、(d)に示すように、バンプ部3を
電極パッド2上に形成したチップ1を、導電部5を有し
た半導体基板6に接続する際、ペースト剤4の粘着力を
利用して導電部5とバンプ部3とを接着する。その後、
加熱することによりペースト剤4を硬化して後、図3
(e)に示すように、チップ1と半導体基板6間に封止
樹脂7を注入して、再度加熱することにより封止樹脂7
の硬化を行うものである。[0003] The following describes the chip mounting method. First, as shown in FIGS. 3A and 3B, the transfer stage 1
The paste 4 provided at 0 is transferred to the bump 3.
Next, as shown in FIGS. 3C and 3D, when the chip 1 having the bump portions 3 formed on the electrode pads 2 is connected to the semiconductor substrate 6 having the conductive portions 5, the paste 4 The conductive portion 5 and the bump portion 3 are bonded by utilizing the adhesive force. afterwards,
After the paste 4 is cured by heating, FIG.
As shown in (e), the sealing resin 7 is injected between the chip 1 and the semiconductor substrate 6 and is heated again to thereby form the sealing resin 7.
Is to be cured.
【0004】[0004]
【発明が解決しようとする課題】ところが、上述のよう
なチップ実装方法においては、バンプ部とペースト剤と
の密着力が弱いため接合強度が十分に確保できず不良接
続が発生するという問題点があった。However, in the above-described chip mounting method, there is a problem that the bonding strength between the bump portion and the paste agent is weak, so that the bonding strength cannot be sufficiently secured and a defective connection occurs. there were.
【0005】本発明は上記問題点を改善するためになさ
れたものであり、半導体基板の導電部とバンプ部との密
着力を確保し安定した電気的接続を実現するチップ実装
方法を提供することを目的とするものである。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to provide a chip mounting method which secures the adhesion between a conductive portion and a bump portion of a semiconductor substrate and realizes stable electrical connection. It is intended for.
【0006】[0006]
【課題を解決するための手段】請求項1に記載のチップ
実装方法は、チップ1に設けられたバンプ部3にペース
ト剤4を設ける工程と、前記バンプ部3と半導体基板6
に設けられた導電部5とを互いに位置合わせして前記半
導体基板6上の所定の位置に前記チップ1を対向配置し
て接続又は載置する工程とを備えてなるチップ実装方法
において、前記チップ1のバンプ部3の表面を粗面化処
理するとともに、前記バンプ部3に前記ペースト剤4を
設ける工程を備えてなるようにしたことを特徴とするも
のである。According to a first aspect of the present invention, there is provided a chip mounting method comprising the steps of: providing a paste material on a bump portion provided on a chip;
A step of aligning the conductive portions 5 provided on the semiconductor substrate 6 with each other and disposing the chip 1 at a predetermined position on the semiconductor substrate 6 so as to face and connect or mount the chip 1. The method is characterized in that the surface of the first bump portion 3 is roughened and a step of providing the paste 4 on the bump portion 3 is provided.
【0007】また、請求項2に記載のチップ実装方法
は、チップ1に設けられたバンプ部3にペースト剤4を
設ける工程と、前記バンプ部3と半導体基板6に設けら
れた導電部5とを互いに位置合わせして前記半導体基板
6上の所定の位置に前記チップ1を対向配置して接続又
は載置する工程とを備えてなるチップ実装方法におい
て、前記チップ1のバンプ部3に前記ペースト剤4を設
ける前に、前記バンプ部3に対してプラズマ処理を施し
て前記バンプ部3の表面の粗面化処理を行う工程を備え
てなるようにしたことを特徴とするものである。According to a second aspect of the present invention, there is provided a chip mounting method comprising the steps of: providing a paste on a bump portion provided on a chip; and providing a conductive portion provided on the bump portion and a semiconductor substrate. And mounting or connecting the chip 1 at a predetermined position on the semiconductor substrate 6 by opposing the paste to the bumps 3 of the chip 1. Before the agent 4 is provided, a step of performing a plasma treatment on the bump portion 3 to perform a surface roughening process on the surface of the bump portion 3 is provided.
【0008】ここで、上記のバンプ部3には、任意の形
状をしたスタッドバンプや、任意の形状をしたハンダバ
ンプや、略球形状であるハンダボール等が含まれる。ま
た、ペースト剤4には、導電性接着剤やフラックス等の
種々のものが含まれる。また、導電部5には、電極パッ
ドや導電パターン等電気的に導通可能な任意のものが含
まれる。The bumps 3 include stud bumps having an arbitrary shape, solder bumps having an arbitrary shape, and solder balls having a substantially spherical shape. In addition, the paste 4 includes various substances such as a conductive adhesive and a flux. In addition, the conductive portion 5 includes any electrically conductive material such as an electrode pad and a conductive pattern.
【0009】[0009]
【発明の実施の形態】まず、本発明の第1実施形態を図
1に基づいて説明する。図1は、本発明の第1実施形態
に係るチップ実装工程を示す概略断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First, a first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a schematic sectional view showing a chip mounting step according to the first embodiment of the present invention.
【0010】図1(e)に示すように、チップ実装構造
は、チップ1上と、チップ1上に設けた電極パッド2
と、電極パッド2上に設けたバンプ部3と、バンプ部3
の表面に塗布されたペースト剤4と、導電部5を有して
なる半導体基板6と、電極パッド2、バンプ部3、ペー
スト剤4、導電部5を少なくとも被覆するようにチップ
1と半導体基板6との間に注入された封止樹脂7とを有
してなる。As shown in FIG. 1E, the chip mounting structure includes a chip 1 and electrode pads 2 provided on the chip 1.
And a bump portion 3 provided on the electrode pad 2 and a bump portion 3
The chip 1 and the semiconductor substrate so as to cover at least the paste 4 applied to the surface of the semiconductor substrate 6 having the conductive portion 5, the electrode pad 2, the bump 3, the paste 4, and the conductive portion 5. 6 and a sealing resin 7 injected between them.
【0011】ここで、第1実施形態においては、転写ス
テージ10は、例えばSUS304製であり、底部10
aが算術平均粗さRa0.1μm以上である表面粗度が
大きい粗面部11を備えてなる。Here, in the first embodiment, the transfer stage 10 is made of, for example, SUS304 and has a bottom 10
a is provided with a rough surface portion 11 having a large surface roughness where a is an arithmetic average roughness Ra of 0.1 μm or more.
【0012】また、第1実施形態においては、転写ステ
ージ10内に設けるペースト剤4は導電性接着剤であ
り、厚みは、例えば40±30μmである。また、バン
プ部3は、例えば径が90μm程度の金スタッドバンプ
であり、導電部5は、導電パターンである。In the first embodiment, the paste 4 provided in the transfer stage 10 is a conductive adhesive, and has a thickness of, for example, 40 ± 30 μm. The bump 3 is, for example, a gold stud bump having a diameter of about 90 μm, and the conductive part 5 is a conductive pattern.
【0013】以下に、チップ実装方法を示す。まず、図
1(a)、(b)に示すように、チップ1に設けた電極
パッド2にバンプ部3を形成する。そして、チップ1の
電極パッド2に形成されたバンプ部3と転写ステージ1
0の位置合わせを行う。そして、バンプ部3と転写ステ
ージ10とを、例えば100g/バンプの荷重で突き合
わせ、バンプ部3の表面を粗面部11に接触させるこに
より、バンプ部3表面を粗面化させ粗面化部8を形成す
るとともに、バンプ部3表面へ転写ステージ10に充填
されたペースト剤4を転写する。Hereinafter, a chip mounting method will be described. First, as shown in FIGS. 1A and 1B, a bump portion 3 is formed on an electrode pad 2 provided on a chip 1. Then, the bump portion 3 formed on the electrode pad 2 of the chip 1 and the transfer stage 1
Zero alignment is performed. Then, the bump 3 and the transfer stage 10 are abutted with a load of, for example, 100 g / bump, and the surface of the bump 3 is brought into contact with the rough surface 11 to roughen the surface of the bump 3 and roughen the rough surface 8. Is formed, and the paste 4 filled in the transfer stage 10 is transferred to the surface of the bump portion 3.
【0014】ここで、転写後の粗面化部8の表面粗度
は、転写ステージ10の底部10aの粗度と略同程度で
ある。Here, the surface roughness of the roughened portion 8 after the transfer is substantially the same as the roughness of the bottom 10a of the transfer stage 10.
【0015】なお、バンプ部3の粗面化部8の表面粗度
は、バンプ部3の大きさに応じて粗面化され、例えばバ
ンプ部3の径やサイズが大きいときには表面を粗くす
る。The surface roughness of the roughened portion 8 of the bump portion 3 is roughened in accordance with the size of the bump portion 3. For example, when the diameter or size of the bump portion 3 is large, the surface is roughened.
【0016】図1(c)〜図1(e)に示すように、そ
の後のチップ実装方法に関しては従来の技術にて示した
方法と同様であるため説明は省略する。As shown in FIGS. 1 (c) to 1 (e), the subsequent chip mounting method is the same as the method shown in the prior art, so that the description is omitted.
【0017】かかるチップ実装方法においては、バンプ
部3にペースト剤4を転写する転写ステージ10の底部
に表面粗度が大きい粗面部11を設け、この粗面部11
にバンプ部3の表面を突き合わせることでバンプ部3の
表面を粗面化させ粗面化部8を形成することでペースト
剤4とバンプ部3との密着力が強くなるので、バンプ部
3と導電部5との密着力を確保し安定した電気的接続を
実現するチップ実装方法を提供することができる。In this chip mounting method, a rough surface portion 11 having a large surface roughness is provided at the bottom of a transfer stage 10 for transferring the paste 4 to the bump portion 3.
Since the surface of the bump portion 3 is roughened by abutting the surface of the bump portion 3 to form the roughened portion 8, the adhesive force between the paste 4 and the bump portion 3 is increased. A chip mounting method that secures the adhesive force between the semiconductor device and the conductive portion 5 and realizes stable electrical connection can be provided.
【0018】次に、バンプ部3の他の粗面化処理方法を
示す実施形態を、本発明の第2実施形態として図2に基
づいて説明する。Next, an embodiment showing another method of roughening the bump portion 3 will be described as a second embodiment of the present invention with reference to FIG.
【0019】図2は、本発明の第2実施形態に係るチッ
プ実装工程を示す概略断面図である。なお、第1実施形
態との共通部分の説明は、同一箇所には同一符号を付し
て省略する。FIG. 2 is a schematic sectional view showing a chip mounting step according to a second embodiment of the present invention. In the description of the common parts with the first embodiment, the same parts are denoted by the same reference numerals and the description thereof will be omitted.
【0020】第2実施形態においては、第1実施形態に
おける図1(a)、(b)に示したバンプ部3の表面処
理方法の代わりに、プラズマ処理を用いた表面処理を行
う。In the second embodiment, a surface treatment using a plasma treatment is performed instead of the surface treatment method for the bump portion 3 shown in FIGS. 1A and 1B in the first embodiment.
【0021】ここで、プラズマ処理装置としては、減圧
雰囲気中で処理を行う減圧方式であっても、大気圧下で
処理を行う大気圧方式であってもよい。Here, the plasma processing apparatus may be of a reduced pressure type in which processing is performed in a reduced pressure atmosphere or an atmospheric pressure type in which processing is performed under atmospheric pressure.
【0022】以下に、チップ実装方法を示す。図2
(a)に示すように、減圧方式のプラズマ処理装置(図
示せず)を用い、バンプ部3の表面に例えばアルゴンプ
ラズマ12を照射することでバンプ部3の表面粗度が例
えばRa0.05μm以上である粗面化部8を形成す
る。Hereinafter, a chip mounting method will be described. FIG.
As shown in (a), the surface of the bump portion 3 is irradiated with, for example, argon plasma 12 using a reduced pressure plasma processing apparatus (not shown), so that the surface roughness of the bump portion 3 is, for example, Ra 0.05 μm or more. Is formed.
【0023】そして、従来の技術に示したような転写方
法により粗面化部8を含むバンプ部3にペースト剤4を
設ける。なお、図2(b)〜図2(d)に示すように、
その後のチップ実装方法に関しては従来の技術にて示し
た方法と同様であるため説明は省略する。Then, the paste 4 is provided on the bump 3 including the roughened portion 8 by the transfer method as shown in the prior art. In addition, as shown in FIGS. 2B to 2D,
The subsequent chip mounting method is the same as the method shown in the prior art, and thus the description is omitted.
【0024】なお、バンプ部3に対するプラズマ処理時
間や処理パワー等は、バンプ部3のサイズや材料に応じ
て任意に決定する。例えば、バンプ部3の径やサイズが
大きいときや、表面が粗面化されにくい材料からなるバ
ンプ部3をプラズマ処理するときには、高パワーで長時
間の処理を行うことが好ましい。また、バンプ部3の径
やサイズが小さいときや、表面が比較的粗面化されやす
い材料や熱ダメージを受けやすい材料からなるバンプ部
3をプラズマ処理するときには、低パワーで短時間の処
理を行うことが好ましい。The plasma processing time, processing power, and the like for the bump 3 are arbitrarily determined according to the size and material of the bump 3. For example, when the diameter and size of the bumps 3 are large, or when the bumps 3 made of a material whose surface is unlikely to be roughened are subjected to plasma processing, it is preferable to perform high-power long-time processing. Further, when the diameter and size of the bumps 3 are small, or when the bumps 3 made of a material whose surface is relatively easily roughened or a material which is easily damaged by heat are subjected to plasma processing, low-power, short-time processing is required. It is preferred to do so.
【0025】かかるチップ実装方法においては、バンプ
部3にプラズマ処理を施すことでバンプ部3の表面を粗
面化させ粗面化部8を形成することでペースト剤4とバ
ンプ部3との密着力が強くなるので、バンプ部3と導電
部5との密着力を確保し安定した電気的接続を実現する
チップ実装方法を提供することができる。In such a chip mounting method, the bump portion 3 is subjected to plasma treatment to roughen the surface of the bump portion 3 to form a roughened portion 8 so that the paste agent 4 and the bump portion 3 adhere to each other. Since the force is increased, it is possible to provide a chip mounting method that secures the adhesion between the bump portion 3 and the conductive portion 5 and realizes stable electrical connection.
【0026】ここで、第2実施形態において減圧方式で
はなく大気圧方式のプラズマ処理装置を使用する場合に
は、例えば酸素プラズマ(図示せず)をバンプ部3の表
面に照射することでバンプ部3(金スタッドバンプ)の
表面粗度が例えばRa0.05μm以上である粗面化部
8を形成することができる。Here, in the case of using a plasma processing apparatus of the atmospheric pressure type instead of the reduced pressure type in the second embodiment, for example, the surface of the bump portion 3 is irradiated with oxygen plasma (not shown) to 3 (gold stud bump) can be formed with a roughened portion 8 having a surface roughness of, for example, Ra 0.05 μm or more.
【0027】また、第1実施形態及び第2実施形態にお
いて、バンプ部3がハンダボール(図示せず)やハンダ
バンプ(図示せず)であるような場合には、ペースト剤
4としては導電性接着剤の代わりにフラックス(図示せ
ず)を使用する。なお、ハンダ部3へフラックスを設け
る方法は、第1実施形態のような転写により設ける方法
でも、第2実施形態の図2(a)に記載のようにバンプ
部3に粗面化部8を形成した後に、粗面化部8が露出す
るようにバンプ部3表面の所望の位置にマスク(図示せ
ず)を設け、露出している粗面化部8部分を含む部分に
塗布するような方法であってもよい。In the first and second embodiments, when the bump portion 3 is a solder ball (not shown) or a solder bump (not shown), the paste 4 is made of conductive adhesive. A flux (not shown) is used instead of the agent. In addition, the method of providing the flux to the solder portion 3 is the same as the method of providing the flux by transfer as in the first embodiment, but the roughening portion 8 is formed on the bump portion 3 as shown in FIG. 2A of the second embodiment. After formation, a mask (not shown) is provided at a desired position on the surface of the bump portion 3 so that the roughened portion 8 is exposed, and the mask is applied to a portion including the exposed roughened portion 8. It may be a method.
【0028】[0028]
【発明の効果】上記のように本発明に係る請求項1に記
載のチップ実装方法にあっては、チップに設けられたバ
ンプ部にペースト剤を設ける工程と、前記バンプ部と半
導体基板に設けられた導電部とを互いに位置合わせして
前記半導体基板上の所定の位置に前記チップを対向配置
して接続又は載置する工程とを備えてなるチップ実装方
法において、前記チップのバンプ部の表面を粗面化処理
するとともに、前記バンプ部に前記ペースト剤を設ける
工程を備えてなるようにしたので、前記バンプ部の表面
を粗面化させるため、前記半導体基板の導電部と前記バ
ンプ部との密着力を確保し安定した電気的接続を実現す
るチップ実装方法を提供することができた。また、前記
バンプ部の表面を粗面化する工程と前記バンプ部に前記
ペースト剤を設ける工程とを略同時に行うことでチップ
実装時間を従来並にすることができるという効果を奏す
る。As described above, in the chip mounting method according to the first aspect of the present invention, a step of providing a paste on a bump portion provided on a chip, and a step of providing a paste on the bump portion and the semiconductor substrate. A step of aligning the conductive portions with each other and arranging and connecting or placing the chip at a predetermined position on the semiconductor substrate so as to face each other, wherein a surface of the bump portion of the chip is provided. And the step of providing the paste on the bump portion, so that the surface of the bump portion is roughened, the conductive portion of the semiconductor substrate and the bump portion And a chip mounting method that realizes stable electrical connection by ensuring the close contact force. Further, by performing the step of roughening the surface of the bump section and the step of providing the paste agent on the bump section substantially at the same time, there is an effect that the chip mounting time can be made equal to the conventional one.
【0029】また、請求項2に記載のチップ実装方法に
あっては、チップに設けられたバンプ部にペースト剤を
設ける工程と、前記バンプ部と半導体基板に設けられた
導電部とを互いに位置合わせして前記半導体基板上の所
定の位置に前記チップを対向配置して接続又は載置する
工程とを備えてなるチップ実装方法において、前記チッ
プのバンプ部に前記ペースト剤を設ける前に、前記バン
プ部に対してプラズマ処理を施して前記バンプ部の表面
の粗面化処理を行う工程を備えてなるようにしたので、
前記バンプ部に前記プラズマ処理を施すことで前記バン
プ部の表面を粗面化させるため、前記半導体基板の導電
部と前記バンプ部との密着力を確保し安定した電気的接
続を実現するチップ実装方法を提供することができた。According to a second aspect of the present invention, there is provided a chip mounting method, wherein a step of providing a paste on a bump portion provided on a chip, and a step of positioning the bump portion and a conductive portion provided on a semiconductor substrate with respect to each other. Prior to providing the paste on bumps of the chip, the step of: mounting the chip at a predetermined position on the semiconductor substrate facing and connecting or mounting the chip. Since it is provided with a step of performing a plasma treatment on the bump portion to perform a surface roughening process on the surface of the bump portion,
A chip mounting that secures adhesion between a conductive portion of the semiconductor substrate and the bump portion and realizes stable electrical connection because the surface of the bump portion is roughened by performing the plasma treatment on the bump portion. A method could be provided.
【図1】本発明の第1実施形態に係るチップ実装工程を
示す概略断面図である。FIG. 1 is a schematic sectional view showing a chip mounting step according to a first embodiment of the present invention.
【図2】本発明の第2実施形態に係るチップ実装工程を
示す概略断面図である。FIG. 2 is a schematic sectional view showing a chip mounting step according to a second embodiment of the present invention.
【図3】従来例に係るチップ実装工程を示す概略断面図
である。FIG. 3 is a schematic sectional view showing a chip mounting step according to a conventional example.
1 チップ 2 電極パッド 3 バンプ部 4 ペースト剤 5 導電部 6 半導体基板 7 封止樹脂 8 粗面化部 10 転写ステージ 10a 底部 11 粗面部 12 プラズマ DESCRIPTION OF SYMBOLS 1 Chip 2 Electrode pad 3 Bump part 4 Paste agent 5 Conductive part 6 Semiconductor substrate 7 Sealing resin 8 Roughened part 10 Transfer stage 10a Bottom part 11 Roughened part 12 Plasma
───────────────────────────────────────────────────── フロントページの続き (72)発明者 葛原 一功 大阪府門真市大字門真1048番地松下電工株 式会社内 Fターム(参考) 5F044 KK01 LL01 LL07 QQ02 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Kazunori Kuzuhara 1048 Odakadoma, Kadoma City, Osaka Prefecture F-term in Matsushita Electric Works, Ltd.
Claims (2)
剤を設ける工程と、前記バンプ部と半導体基板に設けら
れた導電部とを互いに位置合わせして前記半導体基板上
の所定の位置に前記チップを対向配置して接続又は載置
する工程とを備えてなるチップ実装方法において、 前記チップのバンプ部の表面を粗面化処理するととも
に、前記バンプ部に前記ペースト剤を設ける工程を備え
てなるようにしたことを特徴とするチップ実装方法。A step of providing a paste on a bump provided on the chip; and positioning the bump and a conductive part provided on a semiconductor substrate with each other by positioning the chip on a predetermined position on the semiconductor substrate. And a step of connecting or placing the chips facing each other, comprising a step of roughening the surface of the bumps of the chip and providing the paste on the bumps. A chip mounting method characterized in that:
剤を設ける工程と、前記バンプ部と半導体基板に設けら
れた導電部とを互いに位置合わせして前記半導体基板上
の所定の位置に前記チップを対向配置して接続又は載置
する工程とを備えてなるチップ実装方法において、 前記チップのバンプ部に前記ペースト剤を設ける前に、
前記バンプ部に対してプラズマ処理を施して前記バンプ
部の表面の粗面化処理を行う工程を備えてなるようにし
たことを特徴とするチップ実装方法。A step of providing a paste on a bump portion provided on the chip; and positioning the bump portion and a conductive portion provided on a semiconductor substrate with each other by positioning the chip on a predetermined position on the semiconductor substrate. And a step of connecting or placing them facing each other, before providing the paste on bump portions of the chip,
A chip mounting method comprising a step of performing a plasma treatment on the bump portion to perform a roughening process on a surface of the bump portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001178236A JP2002368046A (en) | 2001-06-13 | 2001-06-13 | Method for mounting chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001178236A JP2002368046A (en) | 2001-06-13 | 2001-06-13 | Method for mounting chip |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002368046A true JP2002368046A (en) | 2002-12-20 |
Family
ID=19018969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001178236A Pending JP2002368046A (en) | 2001-06-13 | 2001-06-13 | Method for mounting chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002368046A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2005097396A1 (en) * | 2004-04-08 | 2007-08-16 | 松下電器産業株式会社 | Joining method and apparatus |
-
2001
- 2001-06-13 JP JP2001178236A patent/JP2002368046A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2005097396A1 (en) * | 2004-04-08 | 2007-08-16 | 松下電器産業株式会社 | Joining method and apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6803253B2 (en) | Method for laminating and mounting semiconductor chip | |
JP2003197679A (en) | Semiconductor device, method of mounting the same and mounting body | |
JP2000277649A (en) | Semiconductor and manufacture of the same | |
JPH10275826A (en) | Semiconductor device and manufacture thereof | |
JP2002222824A (en) | Semiconductor device and its manufacturing method | |
JPH10303249A (en) | Semiconductor device | |
JP2002368046A (en) | Method for mounting chip | |
JP4085572B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH11111761A (en) | Packaged semiconductor chip parts | |
JP2002026071A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
JPH10125734A (en) | Semiconductor unit and manufacturing method thereof | |
JP3563637B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4479582B2 (en) | Manufacturing method of electronic component mounting body | |
JP2006173234A (en) | Semiconductor device and its manufacturing method | |
JP3547270B2 (en) | Mounting structure and method of manufacturing the same | |
JP2004006935A (en) | Method for manufacturing sealing member and method for manufacturing semiconductor device using the same | |
JP2004281521A (en) | Method of bonding semiconductor device | |
JP3255796B2 (en) | Semiconductor device mounting method | |
JP2000012613A (en) | Anisotropic conductive adhesive, and method of mounting electronic parts | |
JPH09232385A (en) | Method for joining electronic parts | |
JPH10321758A (en) | Semiconductor device | |
JP2001237365A (en) | Bonding method for connection terminal, semiconductor device and method of manufacturing the same | |
JP2003077952A (en) | Method of mounting flip chip | |
JP2000150556A (en) | Method for forming bump electrode | |
JPH1167837A (en) | Mounting structure of chip and formation of bump |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070220 |