JP2002344121A - Printed wiring board - Google Patents
Printed wiring boardInfo
- Publication number
- JP2002344121A JP2002344121A JP2001143987A JP2001143987A JP2002344121A JP 2002344121 A JP2002344121 A JP 2002344121A JP 2001143987 A JP2001143987 A JP 2001143987A JP 2001143987 A JP2001143987 A JP 2001143987A JP 2002344121 A JP2002344121 A JP 2002344121A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- layer
- wiring board
- printed wiring
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ビルトアップ基板
のような高密度実装が可能なプリント配線基板に係り、
特に、ソルダーレジスト層を有するプリント配線基板に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board capable of high-density mounting such as a built-up board.
In particular, it relates to a printed wiring board having a solder resist layer.
【０００２】[0002]
【従来の技術】一般に、従来のビルトアップ基板等にあ
っては、コア材の表面に絶縁層とパターン化された回路
層とを交互に単層、或いは多層に積層して形成されてお
り、最終的にその表面に能動素子や受動素子等を半田な
どにより取り付けている。この場合、最終表面となる最
上層の絶縁層として、外層回路層に選択的に半田を充填
することを目的としてソルダーレジスト層が用いられる
場合がある。そして、このソルダーレジスト層にコンタ
クト用開口部を形成する形成方法としては、従来は、メ
ッシュ状のスクリーンを用いたスクリーン印刷法が知ら
れている。このスクリーン印刷法では、感光性樹脂、或
いは熱硬化性樹脂を予めパターン化された形状で、対象
物となる基材表面に塗布して硬化させ、これにより直接
的にソルダーレジスト層のコンタクト用開口部を形成し
ている。2. Description of the Related Art Generally, in a conventional built-up board or the like, an insulating layer and a patterned circuit layer are alternately laminated on a surface of a core material in a single layer or a multilayer. Finally, active elements, passive elements, and the like are attached to the surface by soldering or the like. In this case, a solder resist layer may be used as an uppermost insulating layer serving as a final surface for the purpose of selectively filling the outer circuit layer with solder. As a method for forming the contact openings in the solder resist layer, a screen printing method using a mesh screen is conventionally known. In this screen printing method, a photosensitive resin or a thermosetting resin is applied in a pre-patterned shape on the surface of a substrate as an object and cured, thereby directly contacting the solder resist layer with an opening for contact. Part is formed.
【０００３】しかし、このスクリーン印刷法では、スク
リーンと基材との位置合わせ精度上の限界より、高精度
に位置決めされたソルダーレジスト層を形成するのは困
難であった。そこで、スクリーン印刷法に代えて写真法
が一般的に用いられている。この写真法では、まずスク
リーンを用いて、対象物である基材表面の全面に、感光
性樹脂液を塗布してソルダーレジスト層を形成し、或い
は基材表面の全面に感光性樹脂フィルムを張り渡してソ
ルダーレジスト層を形成し、その後、例えばフォトマス
ク技術を用いてこのソルダーレジスト層を選択的に露光
・現像することにより、コンタクト用開口部を形成する
ようになっている。また、ＣＳＰ（チップサイズパッケ
ージ）等の高密度部品が搭載される超高精度なプリント
配線基板にあっては、上記したように全面的に形成した
ソルダーレジスト層に、レーザ光を用いたレーザ加工に
より高精度なコンタクト用開口部を形成する方法も知ら
れている（例えば特願昭６３−２５３７０２号参照）。However, in this screen printing method, it is difficult to form a solder resist layer positioned with high precision due to the limitation on the positioning accuracy between the screen and the base material. Therefore, a photographic method is generally used instead of the screen printing method. In this photographic method, first, a photosensitive resin liquid is applied to the entire surface of the substrate, which is an object, using a screen to form a solder resist layer, or a photosensitive resin film is applied to the entire surface of the substrate. Then, a solder resist layer is formed, and then the solder resist layer is selectively exposed and developed using, for example, a photomask technique to form a contact opening. In the case of an ultra-high-precision printed wiring board on which high-density components such as a CSP (chip size package) are mounted, laser processing using laser light is applied to the solder resist layer formed entirely as described above. A method of forming a contact opening with higher precision is also known (for example, see Japanese Patent Application No. 63-253702).
【０００４】このようなソルダーレジスト層の形成方法
について図３を参照して説明する。図３（Ａ）におい
て、２はコア材等を含むベース側基材であり、この表面
にパターン化された内層の回路層４が形成され、この内
層の回路層４は絶縁層６により覆われている。ここで、
上記ベース側基材２は、これが、いわゆるビルトアップ
基板のコア材の場合もあるし、或いはコア材上に上述の
ような回路層４と絶縁層６とが交互に多層に形成されて
いるような場合もある。そして、上記絶縁層６上にパタ
ーン化された外層の回路層８が形成されている。この内
層の回路層４と外層の回路層８とは、必要な部分にて、
ここでは外層の回路層８のランド部１０にて電気的に接
続されている。そして、このように成形された外層の回
路層８の上面及び露光している絶縁層６の上面の全体を
覆うようにしてソルダーレジスト層１２を形成する。次
に、フォトレジスト技術を用いた露光・現像処理を行う
ことにより、或いはレーザ光を走査するレーザ加工を施
すことにより、図３（Ｂ）に示すように、ランド部１０
に対応させてソルダーレジスト開口部１４を形成してい
る。A method for forming such a solder resist layer will be described with reference to FIG. In FIG. 3A, reference numeral 2 denotes a base-side base material including a core material and the like, on which a patterned inner circuit layer 4 is formed, and the inner circuit layer 4 is covered with an insulating layer 6. ing. here,
The base-side base material 2 may be a core material of a so-called built-up substrate, or the circuit layer 4 and the insulating layer 6 as described above may be alternately formed in multiple layers on the core material. It may be. Then, a patterned outer circuit layer 8 is formed on the insulating layer 6. The inner circuit layer 4 and the outer circuit layer 8 are connected to each other by
Here, it is electrically connected at the land portion 10 of the outer circuit layer 8. Then, the solder resist layer 12 is formed so as to cover the entire upper surface of the outer circuit layer 8 and the exposed upper surface of the insulating layer 6 thus formed. Next, by performing exposure / development processing using a photoresist technique or by performing laser processing for scanning with a laser beam, as shown in FIG.
Are formed corresponding to the above.
【０００５】[0005]
【発明が解決しようとする課題】ところで、上述したよ
うな従来のプリント配線基板では、絶縁層６とソルダー
レジスト層１２とは工法上異なる材料が用いられてお
り、このため絶縁層６とソルダーレジスト層１２の熱膨
張係数の違いから両者の接合部に剥がれが発生するな
ど、密着性が低いと言った問題点があった。また、レー
ザ光によりソルダーレジスト開口部１４を形成する際に
は、この開口部１４の直径Ｄ２をランド部１０の直径Ｄ
１よりも小さくしていたが、開口部１４内にボイドの発
生が生じないように半田を充填するのが困難であり、ま
た、ある一定の開口部１４（ランド露出部）を得ようと
すると、ランド部１０の直径Ｄ１はそれ以上になるよう
に設定しなければならないため、ランド部の高密度化を
阻害してしまう、といった問題もあった。また、上述の
ように開口部１４の直径Ｄ２が小さいと、ランド部１０
の露出面積もその分、少なくなるので、この開口部１４
内に半田を充填してもその接合強度が少し劣るといった
問題もあった。By the way, in the conventional printed wiring board as described above, the insulating layer 6 and the solder resist layer 12 are made of different materials from each other in terms of the construction method. There was a problem that adhesion was low, for example, peeling occurred at the joint between the two due to the difference in the thermal expansion coefficient of the layer 12. When the solder resist opening 14 is formed by laser light, the diameter D2 of the opening 14
Although it is smaller than 1, it is difficult to fill the opening 14 with solder so that voids do not occur, and when a certain opening 14 (land exposed portion) is to be obtained. Since the diameter D1 of the land 10 must be set to be larger than that, there is a problem that the density of the land is hindered. If the diameter D2 of the opening 14 is small as described above, the land 10
The exposed area of the opening 14 is reduced accordingly.
There is also a problem that the bonding strength is slightly inferior even if the solder is filled therein.
【０００６】また、ランド部１０に凹部状の非貫通穴１
６（図３（Ｂ）参照）が形成されている場合には、この
部分のソルダーレジスト層１２を除去するために、レー
ザ光を複数個走査させなければならないので加工速度が
低下するばかりか、この非貫通穴１６の斜面１６Ａに当
たった光が斜め方向に反射して設計値以上に幅が広い状
態でソルダーレジスト層１２が感光してしまい、ソルダ
ーレジスト開口部１４の開口形状が大きくなってしまう
など、形状が不安定になるといった問題もあった。更に
は、上記凹部状の非貫通穴１６内に充填されたソルダー
レジスト層１２の分だけ、レーザ光露光後の残渣が増大
するなどの問題もあった。本発明は、以上のような問題
点に着目し、これを有効に解決すべく創案されたもので
ある。本発明の第１の目的は、絶縁層とソルダーレジス
ト層との密着性を向上させることが可能なプリント配線
基板を提供することにある。本発明の第２の目的は、ラ
ンド部の半田に対する密着強度を向上させることが可能
なプリント配線基板を提供することにある。The land 10 has a recessed non-through hole 1.
When 6 (see FIG. 3B) is formed, a plurality of laser beams must be scanned in order to remove the solder resist layer 12 in this portion, so that not only does the processing speed drop, but also the processing speed decreases. The light hitting the slope 16A of the non-through hole 16 is reflected in the oblique direction, and the solder resist layer 12 is exposed in a state where the width is larger than the design value, and the opening shape of the solder resist opening 14 becomes large. For example, there is a problem that the shape becomes unstable. Further, there is a problem that the residue after laser beam exposure increases by the amount of the solder resist layer 12 filled in the concave non-through hole 16. The present invention has been devised in view of the above problems and effectively solving them. A first object of the present invention is to provide a printed wiring board capable of improving the adhesion between an insulating layer and a solder resist layer. A second object of the present invention is to provide a printed wiring board capable of improving the adhesion strength of a land portion to solder.
【０００７】[0007]
【課題を解決するための手段】請求項１に規定する発明
は、基材上に、絶縁層とパターン化された回路層とソル
ダーレジスト層とを順次積層してなるプリント配線基板
において、前記ソルダーレジスト層は、前記絶縁層の材
料と同一材料よりなることを特徴とするプリント配線基
板である。このように、ソルダーレジスト層として、こ
れに接する絶縁層の材料と同一材料を用いているので、
両者を高い密着力で接合でき、従って、この熱的及び機
械的特性を向上でき、しかも、高密度で、高精度のプリ
ント配線基板を提供することが可能となる。According to the present invention, there is provided a printed wiring board comprising an insulating layer, a patterned circuit layer, and a solder resist layer sequentially laminated on a base material. The printed circuit board is characterized in that the resist layer is made of the same material as the material of the insulating layer. As described above, since the same material as the material of the insulating layer in contact with the solder resist layer is used,
Both can be joined with high adhesion, and therefore, the thermal and mechanical properties can be improved, and a high-density, high-precision printed wiring board can be provided.
【０００８】請求項２に規定する発明は、基材上に、絶
縁層とパターン化された回路層とこの上側に形成された
ソルダーレジスト層とを順次積層してなるプリント配線
基板において、前記ソルダーレジスト層にレーザにて形
成されたコンタクト用開口部の径は、前記コンタクト用
開口部直下の前記回路層のランド部の径よりも大である
ことを特徴とするプリント配線基板である。このよう
に、レーザ加工によりコンタクト用開口部をこの下層の
ランド部の径よりも大きく設定しているので、極めて高
精度な開口部が得られ、且つこの開口部にボイド等を発
生させることなく半田を充填することができ、この接合
強度を向上させることが可能となるばかりか、ランド部
の径を小さくできるので、この高密度化を達成すること
が可能となる。According to a second aspect of the present invention, there is provided a printed wiring board comprising a substrate, on which an insulating layer, a patterned circuit layer, and a solder resist layer formed thereon are sequentially laminated. A printed wiring board, wherein a diameter of a contact opening formed in the resist layer by laser is larger than a diameter of a land portion of the circuit layer immediately below the contact opening. As described above, since the contact opening is set to be larger than the diameter of the land part of the lower layer by laser processing, an extremely accurate opening can be obtained, and no void or the like is generated in the opening. Solder can be filled, and not only can the bonding strength be improved, but also the land diameter can be reduced, so that this high density can be achieved.
【０００９】この場合、例えば請求項３に規定するよう
に、前記ランド部には、非貫通穴が形成されており、前
記非貫通穴は前記ソルダーレジスト層を形成する前に導
電性部材により埋め込まれている。これによれば、ラン
ド部の非貫通穴は導電性部材により埋め込まれて平坦に
なされるので、レーザ加工による加工速度の向上、ソル
ダーレジスト層の残渣の低減化及びソルダーレジスト開
口部の形状の安定化を図ることが可能となる。In this case, for example, a non-through hole is formed in the land portion, and the non-through hole is filled with a conductive member before forming the solder resist layer. Have been. According to this, the non-through holes in the lands are flattened by being filled with a conductive member, so that the processing speed by laser processing is improved, the residue of the solder resist layer is reduced, and the shape of the solder resist opening is stabilized. Can be achieved.
【００１０】[0010]
【発明の実施の形態】以下に、本発明に係るプリント配
線基板の一実施例を添付図面に基づいて詳述する。図１
は本発明に係るプリント配線基板の製造工程を示す図で
ある。尚、図３において説明した箇所と同一部材につい
ては同一符号を付して説明する。図１（Ａ）において、
２はコア材等を含むベース側基材であり、この表面にパ
ターン化された内層の回路層４が形成され、この内層の
回路層４は絶縁層６により覆われている。ここで、本発
明の基材である上記ベース側基材２は、これが、いわゆ
るビルトアップ基板のコア材の場合もあるし、或いはコ
ア材上に上述のような回路層４と絶縁層６とが交互に多
層に形成されているような場合もある。そして、上記絶
縁層６上にパターン化された外層の回路層８が形成され
ている。この内層の回路層４と外層の回路層８とは、必
要な部分にて、ここでは外層の回路層８のランド部１０
にて電気的に接続されている。このランド部１０の中央
には、上記内層の回路層４へのコンタクトに伴って凹部
状の非貫通穴１６（図１（Ｂ）参照）が発生している。
そして、このように成形された外層の回路層８の上面及
び露光している絶縁層６の上面の全体を覆うようにし
て、本発明の特徴とするソルダーレジスト層２０を形成
する。この時、上記非貫通穴１６内も上記ソルダーレジ
スト層２０により埋め込まれている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the printed wiring board according to the present invention will be described below in detail with reference to the accompanying drawings. FIG.
FIG. 3 is a diagram showing a manufacturing process of the printed wiring board according to the present invention. Note that the same members as those described in FIG. 3 are denoted by the same reference numerals and described. In FIG. 1A,
Reference numeral 2 denotes a base-side base material including a core material and the like, and a patterned inner circuit layer 4 is formed on the surface thereof, and the inner circuit layer 4 is covered with an insulating layer 6. Here, the base-side base material 2 which is the base material of the present invention may be a core material of a so-called built-up substrate, or the circuit layer 4 and the insulating layer 6 as described above may be provided on the core material. May be alternately formed in multiple layers. Then, a patterned outer circuit layer 8 is formed on the insulating layer 6. The inner circuit layer 4 and the outer circuit layer 8 are connected to a necessary portion, here, a land portion 10 of the outer circuit layer 8.
Are electrically connected. A concave non-through hole 16 (see FIG. 1B) is formed at the center of the land portion 10 in accordance with the contact with the inner circuit layer 4.
Then, a solder resist layer 20 which is a feature of the present invention is formed so as to cover the entire upper surface of the outer circuit layer 8 and the exposed upper surface of the insulating layer 6 thus formed. At this time, the inside of the non-through hole 16 is also filled with the solder resist layer 20.
【００１１】ここで重要な点は、上記ソルダーレジスト
層２０の材料としては、これに接する下層の絶縁層６の
材料と同一材料を用いる点である。ここでは、例えばソ
ルダーレジスト層２０としては、絶縁層６の材料と同一
の樹脂液、或いは樹脂フィルムを用いることができ、こ
の樹脂としては例えばエポキシ樹脂を用いることができ
る。特に、上記樹脂として熱硬化樹脂を用いることで、
ソルダーレジスト層２０と下層の絶縁層６との密着強度
を向上させて、これにより、耐熱性及び機械的強度を向
上させることが可能となる。次に、フォトレジスト技術
を用いた露光・現像処理を行うことにより、或いはレー
ザ光を走査するレーザ加工を施すことにより、図１
（Ｂ）に示すように、ランド部１０に対応させてソルダ
ーレジスト開口部２２を形成している。ここで重要な点
は、ソルダーレジスト開口部２２の径Ｄ３を、上記ラン
ド部１０の径Ｄ１よりも大きく設定しており、この結
果、ランド部１０の上面の全体を露出させている点であ
る。The important point here is that the same material as the material of the lower insulating layer 6 in contact with the solder resist layer 20 is used as the material of the solder resist layer 20. Here, for example, the same resin liquid or resin film as the material of the insulating layer 6 can be used as the solder resist layer 20, and for example, an epoxy resin can be used as the resin. In particular, by using a thermosetting resin as the resin,
By improving the adhesion strength between the solder resist layer 20 and the lower insulating layer 6, it is possible to improve heat resistance and mechanical strength. Next, by performing exposure and development processing using a photoresist technique, or by performing laser processing for scanning with a laser beam, FIG.
As shown in (B), a solder resist opening 22 is formed corresponding to the land 10. The important point here is that the diameter D3 of the solder resist opening 22 is set to be larger than the diameter D1 of the land portion 10, and as a result, the entire upper surface of the land portion 10 is exposed. .
【００１２】このソルダーレジスト層２０のレーザ加工
に際しては、例えば加工点でのピークパワーが１ＫＷ以
下のＣＯ２ レーザ加工機を用いることができ、これを
用いてランド部１０上等の加工に必要な箇所にレーザ光
を走査させることにより、この下層である絶縁層６に加
工傷を与えることなく、上述したようなソルダーレジス
ト開口部２２を加工することができる。また、このレー
ザ加工の場合、レーザ光のビームの強度は、中心部が強
く、周辺部が弱くなっているので、レーザ光ビームの周
辺部が当たることになるソルダーレジスト開口部２２の
周辺部２２Ａはテーパ状の斜面となっている。また、ラ
ンド部１０の非貫通穴１６の部分には、その周辺部より
も多くのソルダーレジストが存在するので、この非貫通
穴１６の部分にはレーザ光の走査回数を多くするように
してレーザ加工を行う。In the laser processing of the solder resist layer 20, for example, a CO 2 laser processing machine having a peak power at a processing point of 1 KW or less can be used. By scanning the portion with a laser beam, the above-described solder resist opening 22 can be processed without giving any processing damage to the insulating layer 6 as the lower layer. In the case of this laser processing, the intensity of the laser light beam is strong at the central portion and weak at the peripheral portion, so that the peripheral portion 22A of the solder resist opening 22 that is hit by the peripheral portion of the laser light beam. Has a tapered slope. In addition, since the solder resist is more present in the non-through hole 16 of the land portion 10 than in the peripheral portion, the laser beam is scanned in the non-through hole 16 by increasing the number of laser light scans. Perform processing.
【００１３】以後は、このランド部１０上に一点鎖線で
示すように接続用の半田２４が盛られて充填されること
になるが、上述のように、ソルダーレジスト開口部２２
の径Ｄ３をランド部１０の径Ｄ１よりも大きく設定して
ランド部１０の上面の露出面積を最大限にしているの
で、半田２４との密着性が良好になって、高い接着強度
で半田２４を設けることができる。また、露出面積が大
きくなり、しかも、ソルダーレジスト開口部２２の周辺
部２２Ａが上方に向けて拡開したようなテーパ面となっ
ているので、このソルダーレジスト開口部２２内にボイ
ドが発生することなく半田が流れ込んで充填されること
になり、この部分の接着強度を向上させることができ
る。従って、この密着強度が向上した分だけ、ランド部
１０のサイズを小さくできるので、これにより配線等の
高密度化を図ることが可能となる。上記実施例では、外
層の回路層８のランド部１０の非貫通穴１６が凹部状に
なった状態で、この上方にソルダーレジスト層２０を全
面的に形成するようにしたが、これに限定されず、上記
凹部状の非貫通穴１６を導電性部材で埋め込んだ後に、
ソルダーレジスト層２０を形成するようにしてもよい。Thereafter, the solder 24 for connection is piled up and filled on the land 10 as shown by a dashed line, but as described above, the solder resist opening 22 is formed.
Is set to be larger than the diameter D1 of the land portion 10 to maximize the exposed area of the upper surface of the land portion 10, so that the adhesion to the solder 24 is improved and the solder 24 has a high adhesive strength. Can be provided. In addition, since the exposed area becomes large and the peripheral portion 22A of the solder resist opening 22 has a tapered surface that is expanded upward, voids may be generated in the solder resist opening 22. Therefore, the solder flows and is filled, and the adhesive strength at this portion can be improved. Therefore, the size of the land portion 10 can be reduced by an amount corresponding to the improvement in the adhesion strength, thereby making it possible to increase the density of the wiring and the like. In the above embodiment, the solder resist layer 20 is entirely formed above the non-through hole 16 of the land portion 10 of the outer circuit layer 8 in a state where the non-through hole 16 has a concave shape. Instead, after embedding the recessed non-through hole 16 with a conductive member,
The solder resist layer 20 may be formed.
【００１４】図２は上述したような本発明のプリント配
線基板の変形例の製造工程を示す図である。この場合に
は、図２（Ａ）に示すように回路層８のランド部１０の
中央には凹部状の非貫通穴１６が発生している。そし
て、図２（Ｂ）に示すようにソルダーレジスト層２０
（図２（Ｃ）参照）を形成する前に、上記ランド部１０
の非貫通穴１６内に導電性部材３０を埋め込んで充填
し、この導電性部材３０の上面を平坦面にすると共に、
この平坦面をランド部１０の上面と同一水平レベルにす
る。このランド部１０の非貫通穴１６の穴埋め操作は、
例えばめっき処理を行ったり、或いは導電ペーストを埋
め込むことにより行うことができる。それ以後の操作
は、図２（Ｃ）及び図２（Ｄ）に示すように上面全体に
ソルダーレジスト層２０を形成し、そして、このソルダ
ーレジスト層２０の必要な箇所を選択的に除去すること
により、ソルダーレジスト開口部２２等を形成すればよ
い。この図２（Ｃ）及び図２（Ｄ）は、それぞれ図１
（Ａ）及び図１（Ｂ）の操作に対応している。FIG. 2 is a view showing a manufacturing process of a modified example of the printed wiring board of the present invention as described above. In this case, as shown in FIG. 2A, a recessed non-through hole 16 is formed at the center of the land portion 10 of the circuit layer 8. Then, as shown in FIG.
(See FIG. 2 (C).)
The conductive member 30 is embedded and filled in the non-through hole 16 of the above, and the upper surface of the conductive member 30 is flattened,
This flat surface is at the same horizontal level as the upper surface of the land portion 10. The filling operation of the non-through hole 16 of the land portion 10 is as follows.
For example, it can be performed by performing a plating process or embedding a conductive paste. Thereafter, as shown in FIGS. 2C and 2D, a solder resist layer 20 is formed on the entire upper surface, and a necessary portion of the solder resist layer 20 is selectively removed. , The solder resist opening 22 and the like may be formed. FIGS. 2C and 2D correspond to FIGS.
(A) and corresponds to the operation of FIG. 1 (B).
【００１５】これによれば、ランド部１０の非貫通穴１
６が導電性材料３０により埋め込まれてその上面が平坦
になっているので、レーザ加工の場合には、レーザ光の
走査回数が少なくて済むことになり、その分、加工速度
を向上させることができ、非貫通穴１６がなくなった分
だけ除去すべきソルダーレジスト量が少なくなるので、
残渣の発生を低減でき、しかも、非貫通穴１６の斜面１
６Ａ（図３（Ｂ）参照）も消滅したのでレーザ光のビー
ムが斜め方向に反射することがなくなり、ソルダーレジ
スト開口部２２の形状を安定化させることも可能とな
る。尚、上記実施例では、プリント配線基板としてコア
材を用いた、いわゆるビルトアップ基板を用いた場合を
例にとって説明したが、これに限定されず、通常のプリ
ント配線基板でも本発明を適用できるのは勿論である。According to this, the non-through hole 1 of the land 10
6 is buried with the conductive material 30 and its upper surface is flat, so that in the case of laser processing, the number of scans of the laser beam can be reduced, and the processing speed can be improved accordingly. Since the amount of the solder resist to be removed is reduced by the amount that the non-through hole 16 is eliminated,
The generation of residue can be reduced, and the slope 1 of the non-through hole 16 can be reduced.
6A (see FIG. 3B) has also disappeared, so that the laser beam does not reflect obliquely, and the shape of the solder resist opening 22 can be stabilized. In the above embodiment, the case where a so-called built-up board using a core material as a printed wiring board is described as an example. However, the present invention is not limited to this, and the present invention can be applied to a normal printed wiring board. Of course.
【００１６】[0016]
【発明の効果】以上説明したように、本発明のプリント
配線基板によれば、次のように優れた作用効果を発揮す
ることができる。請求項１の発明によれば、ソルダーレ
ジスト層として、これに接する絶縁層の材料と同一材料
を用いているので、両者を高い密着力で接合でき、従っ
て、この熱的及び機械的特性を向上でき、しかも、高密
度で、高精度のプリント配線基板を提供することができ
る。請求項２の発明によれば、コンタクト用開口部をこ
の下層のランド部の径よりも大きく設定しているので、
この開口部にボイド等を発生させることなく半田を充填
することができ、この接合強度を向上させることが可能
となるばかりか、ランド部径を小さくできるので、この
高密度化を達成することができる。請求項３の発明によ
れば、ランド部の非貫通穴は導電性部材により埋め込ま
れて平坦になされるので、レーザ加工による加工速度の
向上、ソルダーレジスト層の残渣の低減化及びソルダー
レジスト開口部の形状の安定化を図ることができる。As described above, according to the printed wiring board of the present invention, the following excellent functions and effects can be exhibited. According to the first aspect of the present invention, since the same material as the material of the insulating layer in contact with the solder resist layer is used, the two can be bonded with high adhesion, and therefore, the thermal and mechanical properties can be improved. A high-density, high-precision printed wiring board can be provided. According to the second aspect of the present invention, since the contact opening is set to be larger than the diameter of the land portion in the lower layer,
This opening can be filled with solder without generating voids and the like, and not only can the bonding strength be improved, but also the land diameter can be reduced, so that this high density can be achieved. it can. According to the third aspect of the present invention, the non-through holes in the lands are flattened by being filled with the conductive member, so that the processing speed by laser processing is improved, the residue of the solder resist layer is reduced, and the solder resist opening is formed. Can be stabilized.
【図１】本発明に係るプリント配線基板の製造工程を示
す図である。FIG. 1 is a view showing a manufacturing process of a printed wiring board according to the present invention.
【図２】本発明のプリント配線基板の変形例の製造工程
を示す図である。FIG. 2 is a view showing a manufacturing process of a modified example of the printed wiring board of the present invention.
【図３】従来のプリント配線基板の製造工程を示す図で
ある。FIG. 3 is a view showing a manufacturing process of a conventional printed wiring board.
２…ベース側基材（基材）、４…内層の回路層、６…絶
縁層、８…外層の回路層、１０…ランド部、１６…非貫
通穴、２０…ソルダーレジスト層、２２…ソルダーレジ
スト開口部、２４…半田、３０…導電性部材。2 base base material (base material), 4 inner circuit layer, 6 insulating layer, 8 outer circuit layer, 10 land portion, 16 non-through hole, 20 solder resist layer, 22 solder Resist opening, 24: solder, 30: conductive member.
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E314 AA24 BB01 BB05 CC01 CC15 FF01 FF05 FF17 GG08 GG11 GG24 5E319 AA03 AB05 AC02 AC15 AC16 CC22 CD26 GG01 GG03 GG09 5E346 AA12 AA15 AA32 AA43 AA51 BB16 CC08 DD02 DD03 FF01 FF04 FF19 FF45 GG15 GG17 GG19 GG28 HH11 HH31 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E314 AA24 BB01 BB05 CC01 CC15 FF01 FF05 FF17 GG08 GG11 GG24 5E319 AA03 AB05 AC02 AC15 AC16 CC22 CD26 GG01 GG03 GG09 5E346 AA12 AA15 AA32 AA43 AA51 BB16 FF19 DD01 GG17 GG19 GG28 HH11 HH31
Claims (3)
路層とソルダーレジスト層とを順次積層してなるプリン
ト配線基板において、 前記ソルダーレジスト層は、前記絶縁層の材料と同一材
料よりなることを特徴とするプリント配線基板。1. A printed wiring board in which an insulating layer, a patterned circuit layer, and a solder resist layer are sequentially laminated on a base material, wherein the solder resist layer is made of the same material as the material of the insulating layer. A printed wiring board, comprising:
路層とこの上側に形成されたソルダーレジスト層とを順
次積層してなるプリント配線基板において、 前記ソルダーレジスト層にレーザにて形成されたコンタ
クト用開口部の径は、前記コンタクト用開口部直下の前
記回路層のランド部の径よりも大であることを特徴とす
るプリント配線基板。2. A printed wiring board in which an insulating layer, a patterned circuit layer, and a solder resist layer formed thereon are sequentially laminated on a base material, wherein the solder resist layer is formed by a laser. The printed circuit board according to claim 1, wherein a diameter of the contact opening is larger than a diameter of a land portion of the circuit layer immediately below the contact opening.
ており、前記非貫通穴は前記ソルダーレジスト層を形成
する前に導電性部材により埋め込まれていることを特徴
とする請求項２記載のプリント配線基板。3. The non-through hole is formed in the land portion, and the non-through hole is filled with a conductive member before forming the solder resist layer. The printed wiring board as described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001143987A JP2002344121A (en) | 2001-05-14 | 2001-05-14 | Printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001143987A JP2002344121A (en) | 2001-05-14 | 2001-05-14 | Printed wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002344121A true JP2002344121A (en) | 2002-11-29 |
Family
ID=18990026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001143987A Pending JP2002344121A (en) | 2001-05-14 | 2001-05-14 | Printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002344121A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009069398A1 (en) * | 2007-11-30 | 2009-06-04 | Murata Manufacturing Co., Ltd. | Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component |
| JP2010135347A (en) * | 2008-10-28 | 2010-06-17 | Kyocer Slc Technologies Corp | Wiring substrate, and method for manufacturing the same |
| JP2014022551A (en) * | 2012-07-18 | 2014-02-03 | Ibiden Co Ltd | Printed wiring board and manufacturing method for printed wiring board |
| JP2014107560A (en) * | 2012-11-28 | 2014-06-09 | Samsung Electro-Mechanics Co Ltd | Resist and production method therefor |
| JP2021163893A (en) * | 2020-03-31 | 2021-10-11 | 株式会社イクス | Circuit wiring board and wiring pattern formation method |
-
2001
- 2001-05-14 JP JP2001143987A patent/JP2002344121A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009069398A1 (en) * | 2007-11-30 | 2009-06-04 | Murata Manufacturing Co., Ltd. | Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component |
| JP5029699B2 (en) * | 2007-11-30 | 2012-09-19 | 株式会社村田製作所 | Ceramic composite multilayer substrate, method for manufacturing the same, and electronic component |
| US8304661B2 (en) | 2007-11-30 | 2012-11-06 | Murata Manufacturing Co., Ltd. | Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component |
| CN101874429B (en) * | 2007-11-30 | 2013-04-03 | 株式会社村田制作所 | Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component |
| JP2010135347A (en) * | 2008-10-28 | 2010-06-17 | Kyocer Slc Technologies Corp | Wiring substrate, and method for manufacturing the same |
| JP2014022551A (en) * | 2012-07-18 | 2014-02-03 | Ibiden Co Ltd | Printed wiring board and manufacturing method for printed wiring board |
| JP2014107560A (en) * | 2012-11-28 | 2014-06-09 | Samsung Electro-Mechanics Co Ltd | Resist and production method therefor |
| JP2021163893A (en) * | 2020-03-31 | 2021-10-11 | 株式会社イクス | Circuit wiring board and wiring pattern formation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11792941B2 (en) | Circuit board structure and method for manufacturing a circuit board structure | |
| US6740352B2 (en) | Method for forming bonding pads | |
| US8590147B2 (en) | Method for fabricating circuit board structure with concave conductive cylinders | |
| JP2008060573A (en) | Manufacturing method of electronic element built-in printed circuit board | |
| JP5172409B2 (en) | Wiring board manufacturing method | |
| JP3856414B2 (en) | Printed wiring board manufacturing method and printed wiring board | |
| US6548224B1 (en) | Wiring substrate features having controlled sidewall profiles | |
| JP3301894B2 (en) | Method for manufacturing semiconductor device | |
| JPH06310865A (en) | Printed wiring board and preparation thereof | |
| JP2002344121A (en) | Printed wiring board | |
| JP3685347B2 (en) | Semiconductor device | |
| JP2009123916A (en) | Component built-in multilayer printed wiring board and manufacturing method therefor | |
| JP2002016357A (en) | Method of manufacturing multilayer wiring board and semiconductor device | |
| JP2003152311A (en) | Method of manufacturing wiring board | |
| JPH04261087A (en) | Printed board and manufacture thereof | |
| JP2930763B2 (en) | Intermediate board for mounting circuit components and method of manufacturing the same | |
| JP2980402B2 (en) | Manufacturing method of intermediate board for mounting circuit parts | |
| KR100333626B1 (en) | Making method for PCB | |
| JPH11298144A (en) | Manufacture of multilayered printed wiring board | |
| JP2003069226A (en) | Board for semiconductor device and its manufacturing method | |
| JPH0774280A (en) | Flexible circuit board having bump and production thereof | |
| JPH11214830A (en) | Manufacture of substrate | |
| KR20030011434A (en) | Manufacturing method for hidden laser via hole of multi-layered printed circuit board | |
| JPH10178141A (en) | Composite lead frame and its manufacturing method | |
| JPH06283834A (en) | Wiring circuit board, production thereof and method for connecting lead |