JP2002222898A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002222898A JP2002222898A JP2001015320A JP2001015320A JP2002222898A JP 2002222898 A JP2002222898 A JP 2002222898A JP 2001015320 A JP2001015320 A JP 2001015320A JP 2001015320 A JP2001015320 A JP 2001015320A JP 2002222898 A JP2002222898 A JP 2002222898A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- solder ball
- electrodes
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910000679 solder Inorganic materials 0.000 claims abstract description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 230000001681 protective effect Effects 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 16
- 238000007789 sealing Methods 0.000 claims description 15
- 230000008018 melting Effects 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 28
- 238000000034 method Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 10
- 230000035882 stress Effects 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- 230000006355 external stress Effects 0.000 description 6
- 230000004907 flux Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 230000002265 prevention Effects 0.000 description 4
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 3
- 239000012300 argon atmosphere Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910007116 SnPb Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 フリップチップタイプのＢＧＡ構造は、配線
基板１１を突起電極５とハンダボール７との間に介在さ
せる必要があるので、薄型化に対しては不利な構造であ
る。また、ＣＳＰ構造の半導体装置を対向基板の電極端
子に実装した完成体を高温高湿から低温低湿等の厳しい
条件下で使用すると断線等の問題が生じてしまう。 【解決手段】 シリコンウェハー能動素子面の保護膜の
開口部から露出されたパッド電極上およびその周囲の保
護膜上に形成された突起電極と該突起電極上に形成され
たハンダボールを有する半導体装置において、該突起電
極のヤング率が該ハンダボールのヤング率に比べ同等以
下とする。
基板１１を突起電極５とハンダボール７との間に介在さ
せる必要があるので、薄型化に対しては不利な構造であ
る。また、ＣＳＰ構造の半導体装置を対向基板の電極端
子に実装した完成体を高温高湿から低温低湿等の厳しい
条件下で使用すると断線等の問題が生じてしまう。 【解決手段】 シリコンウェハー能動素子面の保護膜の
開口部から露出されたパッド電極上およびその周囲の保
護膜上に形成された突起電極と該突起電極上に形成され
たハンダボールを有する半導体装置において、該突起電
極のヤング率が該ハンダボールのヤング率に比べ同等以
下とする。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコンウェハー
上に形成された半導体チップと対向基板上に形成された
電極端子との電気的接続のために用いられる半導体装置
及びその製造方法に関する。
上に形成された半導体チップと対向基板上に形成された
電極端子との電気的接続のために用いられる半導体装置
及びその製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高機能化に伴い、半
導体装置の接続端子の数を増大させ、高密度化する傾向
にある。周辺端子型の実装技術として使用されているク
ワッドフラットパッケージ構造（ＱＦＰ構造）の場合、
前記接続端子の数を多くするためには外形サイズを大き
くして対応しなくてはならない。これに対して、ボール
グリッドアレイ構造（ＢＧＡ構造）あるいはチップサイ
ズパッケージ構造（ＣＳＰ構造）で構成された半導体装
置は、接続端子がアレイの外周ではなくアレイ上に配置
されているので、前記接続端子の数を増加させても、外
形サイズの変更を最小限に留めることが可能であり、現
在の高密度実装技術の主流となっている。
導体装置の接続端子の数を増大させ、高密度化する傾向
にある。周辺端子型の実装技術として使用されているク
ワッドフラットパッケージ構造（ＱＦＰ構造）の場合、
前記接続端子の数を多くするためには外形サイズを大き
くして対応しなくてはならない。これに対して、ボール
グリッドアレイ構造（ＢＧＡ構造）あるいはチップサイ
ズパッケージ構造（ＣＳＰ構造）で構成された半導体装
置は、接続端子がアレイの外周ではなくアレイ上に配置
されているので、前記接続端子の数を増加させても、外
形サイズの変更を最小限に留めることが可能であり、現
在の高密度実装技術の主流となっている。
【０００３】従来の半導体装置の例としてフリップチッ
プタイプのＢＧＡ構造及びＣＳＰ構造について図４、図
５を用いて説明する。
プタイプのＢＧＡ構造及びＣＳＰ構造について図４、図
５を用いて説明する。
【０００４】図４は、フリップチップタイプのＢＧＡ構
造を示す断面図である。シリコンウェハー１０の能動素
子面に形成されたパッド電極２と、該パッド電極が露出
するように形成された保護膜３で構成された半導体チッ
プ１の該パッド電極２の上面およびその周囲の保護膜３
上に銅（Ｃｕ）を用いた金属拡散防止層４と錫鉛（Ｓｎ
Ｐｂ）の共晶ハンダを用いた突起電極５が形成されてい
る。その後チップサイズに切断するダイシング工程によ
り単個に切り出した後、第１の電極１２、配線部１５お
よび第２の電極１４が任意の位置に配置されたガラスエ
ポキシ材料からなる配線基板１１を介して前記突起電極
５とハンダボール７が接続され、半導体チップ１と配線
基板１１との間隙に封止樹脂６が充填される。更に前記
ハンダボール７を、対向基板上の電極端子（図示しな
い）と実装することで、半導体チップと対向基板の電極
端子の電気的接続を行うことができる。
造を示す断面図である。シリコンウェハー１０の能動素
子面に形成されたパッド電極２と、該パッド電極が露出
するように形成された保護膜３で構成された半導体チッ
プ１の該パッド電極２の上面およびその周囲の保護膜３
上に銅（Ｃｕ）を用いた金属拡散防止層４と錫鉛（Ｓｎ
Ｐｂ）の共晶ハンダを用いた突起電極５が形成されてい
る。その後チップサイズに切断するダイシング工程によ
り単個に切り出した後、第１の電極１２、配線部１５お
よび第２の電極１４が任意の位置に配置されたガラスエ
ポキシ材料からなる配線基板１１を介して前記突起電極
５とハンダボール７が接続され、半導体チップ１と配線
基板１１との間隙に封止樹脂６が充填される。更に前記
ハンダボール７を、対向基板上の電極端子（図示しな
い）と実装することで、半導体チップと対向基板の電極
端子の電気的接続を行うことができる。
【０００５】フリップチップタイプＢＧＡ構造はガラス
エポキシ材料からなる配線基板１１を介し半導体チップ
１と対向基板の電極端子を実装しているので、ハンダボ
ールの電極間距離を容易に調節することができ、同一の
フリップチップＢＧＡ構造で多くの品種への対応が可能
となる。また、前記ダイシング工程が封止樹脂の充填の
前に行われるので、比較的容易にフリップチップタイプ
のＢＧＡ構造の半導体装置を製造することができ、現在
の高密度実装に多く用いられる構造となっている。
エポキシ材料からなる配線基板１１を介し半導体チップ
１と対向基板の電極端子を実装しているので、ハンダボ
ールの電極間距離を容易に調節することができ、同一の
フリップチップＢＧＡ構造で多くの品種への対応が可能
となる。また、前記ダイシング工程が封止樹脂の充填の
前に行われるので、比較的容易にフリップチップタイプ
のＢＧＡ構造の半導体装置を製造することができ、現在
の高密度実装に多く用いられる構造となっている。
【０００６】図５は、ＣＳＰ構造を示す断面図である。
前記フリップチップタイプのＢＧＡ構造と同様に、シリ
コンウェハー１０上にパッド電極２、保護膜３、金属拡
散防止層４が配設されている。更にポスト状に２０〜３
０μｍの高さのＣｕを用いた突起電極５が形成されて、
前記突起電極の端部が露出するように封止樹脂６が形成
され、該端部にハンダボール７が搭載され、更にチップ
サイズに切断するダイシング工程により、単個のＣＳＰ
構造の半導体装置を得ることができる。更に前記ハンダ
ボール７を、対向基板上の電極端子（図示しない）と実
装することで、半導体チップと対向基板の電極端子の電
気的接続を行うことができる。
前記フリップチップタイプのＢＧＡ構造と同様に、シリ
コンウェハー１０上にパッド電極２、保護膜３、金属拡
散防止層４が配設されている。更にポスト状に２０〜３
０μｍの高さのＣｕを用いた突起電極５が形成されて、
前記突起電極の端部が露出するように封止樹脂６が形成
され、該端部にハンダボール７が搭載され、更にチップ
サイズに切断するダイシング工程により、単個のＣＳＰ
構造の半導体装置を得ることができる。更に前記ハンダ
ボール７を、対向基板上の電極端子（図示しない）と実
装することで、半導体チップと対向基板の電極端子の電
気的接続を行うことができる。
【０００７】前記ＣＳＰ構造は、前記ダイシング工程で
シリコンウェハーと封止樹脂６を同時に切断しなくては
ならないという製造上の困難性はあるが、フリップチッ
プタイプのＢＧＡ構造の電極端子の間隔よりも更なる狭
小化に対応できるというメリットを有する。
シリコンウェハーと封止樹脂６を同時に切断しなくては
ならないという製造上の困難性はあるが、フリップチッ
プタイプのＢＧＡ構造の電極端子の間隔よりも更なる狭
小化に対応できるというメリットを有する。
【０００８】
【発明が解決しようとする課題】しかしながら、前記フ
リップチップタイプのＢＧＡ構造においては、前記配線
基板１１が突起電極５とハンダボール７との間に介在さ
せる必要があるので、薄型化に対しては不利な構造であ
る。また、ＣＳＰ構造の半導体装置を対向基板の電極端
子に実装した完成体を高温高湿から低温低湿等の厳しい
条件下で使用すると断線等の問題が生じてしまう。
リップチップタイプのＢＧＡ構造においては、前記配線
基板１１が突起電極５とハンダボール７との間に介在さ
せる必要があるので、薄型化に対しては不利な構造であ
る。また、ＣＳＰ構造の半導体装置を対向基板の電極端
子に実装した完成体を高温高湿から低温低湿等の厳しい
条件下で使用すると断線等の問題が生じてしまう。
【０００９】その原因は、前記厳しい環境下で使用する
と、半導体装置に使用されている各部材が膨張や収縮を
起こすこととなり、突起電極５と金属拡散層４，パッド
電極２の界面、または突起電極５とハンダボール７の界
面にクラックが発生して断線等の問題を起こしている。
つまり、前記ハンダボール７で使用されるＳｎＰｂ共晶
ハンダよりも突起電極５に使用されるＣｕが硬い材料で
あり、しかも該突起電極の高さが非常に低い（２０〜３
０μｍ）ので、各部材の膨張収縮が起こり、突起電極５
に掛かる応力（以下内部応力と記す。）を吸収しきれず
に、前記界面に負荷が掛かることとなり、クラック等が
発生すると推測している。また、同様な条件下におい
て、対向基板の電極端子側から掛かる応力（以下外部応
力と記す。）により、半導体装置の断線を引き起こす場
合もある。
と、半導体装置に使用されている各部材が膨張や収縮を
起こすこととなり、突起電極５と金属拡散層４，パッド
電極２の界面、または突起電極５とハンダボール７の界
面にクラックが発生して断線等の問題を起こしている。
つまり、前記ハンダボール７で使用されるＳｎＰｂ共晶
ハンダよりも突起電極５に使用されるＣｕが硬い材料で
あり、しかも該突起電極の高さが非常に低い（２０〜３
０μｍ）ので、各部材の膨張収縮が起こり、突起電極５
に掛かる応力（以下内部応力と記す。）を吸収しきれず
に、前記界面に負荷が掛かることとなり、クラック等が
発生すると推測している。また、同様な条件下におい
て、対向基板の電極端子側から掛かる応力（以下外部応
力と記す。）により、半導体装置の断線を引き起こす場
合もある。
【００１０】（発明の目的）本発明の目的は、上記問題
点を鑑みて、フリップチップタイプのＢＧＡとＣＳＰ構
造の半導体装置の両方が持つ欠点を同時に解決すること
にある。すなはち、本発明の半導体装置は、半導体装置
の薄型化が可能であり、且つ厳しい環境下での連続使用
における各部材の膨張収縮による接続界面での断線が起
こり難い信頼性の高い高密度実装に対応できる半導体装
置を提供することにある。
点を鑑みて、フリップチップタイプのＢＧＡとＣＳＰ構
造の半導体装置の両方が持つ欠点を同時に解決すること
にある。すなはち、本発明の半導体装置は、半導体装置
の薄型化が可能であり、且つ厳しい環境下での連続使用
における各部材の膨張収縮による接続界面での断線が起
こり難い信頼性の高い高密度実装に対応できる半導体装
置を提供することにある。
【００１１】
【課題を解決するための手段】前述した目的を達成する
ために、本発明の半導体装置の構造及びその製造方法は
下記記載の構成を採用する。
ために、本発明の半導体装置の構造及びその製造方法は
下記記載の構成を採用する。
【００１２】本発明の半導体装置は、シリコンウェハー
能動素子面の保護膜の開口部から露出されたパッド電極
上およびその周囲の保護膜上に形成された突起電極と該
突起電極上に形成されたハンダボールを有する半導体装
置において、該突起電極のヤング率が該ハンダボールの
ヤング率に比べ同等以下であることを特徴とする。
能動素子面の保護膜の開口部から露出されたパッド電極
上およびその周囲の保護膜上に形成された突起電極と該
突起電極上に形成されたハンダボールを有する半導体装
置において、該突起電極のヤング率が該ハンダボールの
ヤング率に比べ同等以下であることを特徴とする。
【００１３】本発明の半導体装置は、突起電極の材料が
ハンダからなることを特徴としている。
ハンダからなることを特徴としている。
【００１４】本発明の半導体装置は、突起電極の材料の
融点がハンダボールの材料の融点に比べ同等以上である
ことを特徴としている。
融点がハンダボールの材料の融点に比べ同等以上である
ことを特徴としている。
【００１５】本発明の半導体装置は、パッド電極と突起
電極の間に金属拡散防止層を配置することを特徴として
いる。
電極の間に金属拡散防止層を配置することを特徴として
いる。
【００１６】本発明の半導体装置は、前記突起電極とハ
ンダボールの間にハンダ拡散防止層を配していることを
特徴としている。
ンダボールの間にハンダ拡散防止層を配していることを
特徴としている。
【００１７】本発明の半導体装置は、突起電極が封止樹
脂で被覆されていることを特徴としている。
脂で被覆されていることを特徴としている。
【００１８】本発明の半導体装置の製造方法は、シリコ
ンウエハー上に形成された突起電極を形成する工程と、
封止樹脂を充填し硬化する工程と、ハンダボールを突起
電極上に搭載する工程とをを特徴としている。
ンウエハー上に形成された突起電極を形成する工程と、
封止樹脂を充填し硬化する工程と、ハンダボールを突起
電極上に搭載する工程とをを特徴としている。
【００１９】（作用）本発明の半導体装置は、ハンダボ
ールのヤング率と同等以上の材料を用いた突起電極をハ
ンダボールとパッド電極の間に配置することで、薄型化
に対応でき、且つ厳しい環境下で使用する際の内部応力
および外部応力を突起電極で吸収させることができる信
頼性の高い装置である。
ールのヤング率と同等以上の材料を用いた突起電極をハ
ンダボールとパッド電極の間に配置することで、薄型化
に対応でき、且つ厳しい環境下で使用する際の内部応力
および外部応力を突起電極で吸収させることができる信
頼性の高い装置である。
【００２０】
【発明の実施の形態】本発明の半導体装置の構造は、図
１（ａ）および図１（ｂ）に示すものである。
１（ａ）および図１（ｂ）に示すものである。
【００２１】まず、図１（ａ）の構造断面図を用いて本
発明の半導体装置の構成について説明する。シリコンウ
エハー１０上の能動素子面に形成されたパッド電極２
と、該パッド電極２を露出させる箇所以外のシリコンウ
ェハー１０の表面は保護膜３で覆われており、外部とは
電気的に絶縁された構成となっている。前記パッド電極
は例えばアルミニウムである。また、前記保護膜３は例
えばシリコン酸化膜の無機系の膜とポリイミド等の有機
系の膜で構成された２層構造である。
発明の半導体装置の構成について説明する。シリコンウ
エハー１０上の能動素子面に形成されたパッド電極２
と、該パッド電極２を露出させる箇所以外のシリコンウ
ェハー１０の表面は保護膜３で覆われており、外部とは
電気的に絶縁された構成となっている。前記パッド電極
は例えばアルミニウムである。また、前記保護膜３は例
えばシリコン酸化膜の無機系の膜とポリイミド等の有機
系の膜で構成された２層構造である。
【００２２】更に、前記パッド電極上に突起電極５（融
点：ｍｐ１、ヤング率：ｙｇ１として以下説明する。）
が配置され、該突起電極５の端面にハンダボール７（融
点：ｍｐ２、ヤング率：ｙｇ２として以下説明する。）
が形成されている。本発明の半導体装置の突起電極５と
ハンダボール７の関係は、ｙｇ１≦ｙｇ２である。この
関係を保つことができれば、突起電極５の材料はハンダ
に限らず他の材料であっても構わない。また、前記突起
電極５は１００μｍ以上の高さを有することが望まし
い。前記関係を満たし、１００μｍ以上の高さを有する
ことで、内部応力および外部応力を突起電極で更に吸収
し易い構造とすることができる。
点：ｍｐ１、ヤング率：ｙｇ１として以下説明する。）
が配置され、該突起電極５の端面にハンダボール７（融
点：ｍｐ２、ヤング率：ｙｇ２として以下説明する。）
が形成されている。本発明の半導体装置の突起電極５と
ハンダボール７の関係は、ｙｇ１≦ｙｇ２である。この
関係を保つことができれば、突起電極５の材料はハンダ
に限らず他の材料であっても構わない。また、前記突起
電極５は１００μｍ以上の高さを有することが望まし
い。前記関係を満たし、１００μｍ以上の高さを有する
ことで、内部応力および外部応力を突起電極で更に吸収
し易い構造とすることができる。
【００２３】上記のように、前記パッド電極２と突起電
極５で電気的な接続面を形成しても構わないが、相互の
金属が該接続面で拡散を起こさないように、パッド電極
２と突起電極５の間に金属拡散層４を配置しても良い。
金属拡散層４は、例えばチタン（Ｔｉ）／Ｃｕ、クロム
（Ｃｒ）／Ｃｕの２層構造、ニッケル（Ｎｉ）単層、Ｎ
ｉ合金、亜鉛（Ｚｎ）、パラジウム（Ｐｄ）等で構成さ
れており、前記突起電極５とパッド電極２材料の相互拡
散を防止することができる材料であれば何でも良い。
極５で電気的な接続面を形成しても構わないが、相互の
金属が該接続面で拡散を起こさないように、パッド電極
２と突起電極５の間に金属拡散層４を配置しても良い。
金属拡散層４は、例えばチタン（Ｔｉ）／Ｃｕ、クロム
（Ｃｒ）／Ｃｕの２層構造、ニッケル（Ｎｉ）単層、Ｎ
ｉ合金、亜鉛（Ｚｎ）、パラジウム（Ｐｄ）等で構成さ
れており、前記突起電極５とパッド電極２材料の相互拡
散を防止することができる材料であれば何でも良い。
【００２４】更に、シリコンウェハー１０の能動素子面
と突起電極５を保護するために、突起電極５の端面を除
き全体を覆うように封止樹脂６が充填されている。封止
樹脂６には例えば熱硬化性のエポキシ系樹脂を使用する
ことが好ましい。
と突起電極５を保護するために、突起電極５の端面を除
き全体を覆うように封止樹脂６が充填されている。封止
樹脂６には例えば熱硬化性のエポキシ系樹脂を使用する
ことが好ましい。
【００２５】以下突起電極５とハンダボール７のヤング
率（ｙｇ１，ｙｇ２）について説明する。厳しい環境下
で本発明の半導体装置を使用する場合に発生する内部応
力が、接続界面に掛かったり、対向基板の接続端子を介
してハンダボール７に外部応力が掛かる。しかしなが
ら、ｙｇ１≦ｙｇ２とすることで、前記内部応力または
外部応力を突起電極５に吸収させることができ、前記接
続界面に掛かる内部応力または外部応力を最小限に抑え
ることができる。その結果として、接続界面のクラック
等が原因の断線不良が起こり難くすることができる。よ
って、本発明の目的を達成するためにはｙｇ１≦ｙｇ２
が必須であることが判る。
率（ｙｇ１，ｙｇ２）について説明する。厳しい環境下
で本発明の半導体装置を使用する場合に発生する内部応
力が、接続界面に掛かったり、対向基板の接続端子を介
してハンダボール７に外部応力が掛かる。しかしなが
ら、ｙｇ１≦ｙｇ２とすることで、前記内部応力または
外部応力を突起電極５に吸収させることができ、前記接
続界面に掛かる内部応力または外部応力を最小限に抑え
ることができる。その結果として、接続界面のクラック
等が原因の断線不良が起こり難くすることができる。よ
って、本発明の目的を達成するためにはｙｇ１≦ｙｇ２
が必須であることが判る。
【００２６】次に、突起電極５とハンダボール７の融点
（ｍｐ１，ｍｐ２）について説明する。前記ハンダボー
ル７はｍｐ１≧ｍｐ２の関係を満たしていることが望ま
しい。つまり、突起電極５の端面にハンダボール７を搭
載した後に行われるリフロー工程は、前記ハンダボール
７と突起電極５との密着性を向上させ、該ハンダボール
７の形状を球状に変化させ、更にハンダボール中のロジ
ン系フラックスを除去するために行われる。
（ｍｐ１，ｍｐ２）について説明する。前記ハンダボー
ル７はｍｐ１≧ｍｐ２の関係を満たしていることが望ま
しい。つまり、突起電極５の端面にハンダボール７を搭
載した後に行われるリフロー工程は、前記ハンダボール
７と突起電極５との密着性を向上させ、該ハンダボール
７の形状を球状に変化させ、更にハンダボール中のロジ
ン系フラックスを除去するために行われる。
【００２７】これら全ての現象を満足させるためには、
前記リフロー工程の際にハンダボール７と同時に突起電
極５も溶融しないようにｍｐ１≧ｍｐ２とすることが望
ましい。更に、前記リフロー工程の温度はｍｐ１とｍｐ
２の間に設定する必要がある。
前記リフロー工程の際にハンダボール７と同時に突起電
極５も溶融しないようにｍｐ１≧ｍｐ２とすることが望
ましい。更に、前記リフロー工程の温度はｍｐ１とｍｐ
２の間に設定する必要がある。
【００２８】また、前記リフロー工程の際、前記突起電
極５とハンダボール７の両金属が相互拡散して接続され
ることになるが、図１（ｂ）のように突起電極５とハン
ダボール７との間にハンダ拡散防止層２０を設けても良
い。前記ハンダ拡散防止層２０を設けることで、ハンダ
組成の過度の相互拡散を防止することができる。更に、
対向基板上の電極端子（図示しない）の位置に合わせて
ハンダ拡散防止層２０で接続位置を調節し、ハンダボー
ル７を前記接続位置に作り込むことができる。よって、
従来の技術で示したフリップチップタイプのＢＧＡ構造
のように、本発明の突起電極５までが形成された一つの
構造体で、多くの品種への対応が可能となる。
極５とハンダボール７の両金属が相互拡散して接続され
ることになるが、図１（ｂ）のように突起電極５とハン
ダボール７との間にハンダ拡散防止層２０を設けても良
い。前記ハンダ拡散防止層２０を設けることで、ハンダ
組成の過度の相互拡散を防止することができる。更に、
対向基板上の電極端子（図示しない）の位置に合わせて
ハンダ拡散防止層２０で接続位置を調節し、ハンダボー
ル７を前記接続位置に作り込むことができる。よって、
従来の技術で示したフリップチップタイプのＢＧＡ構造
のように、本発明の突起電極５までが形成された一つの
構造体で、多くの品種への対応が可能となる。
【００２９】以上のように、本発明の半導体装置は、厳
しい環境下での連続使用に於いてもハンダボールに受け
る応力を突起電極で吸収させることができ、断線におけ
る信頼性を向上させることができ、更に薄型化にも対応
可能な装置である。
しい環境下での連続使用に於いてもハンダボールに受け
る応力を突起電極で吸収させることができ、断線におけ
る信頼性を向上させることができ、更に薄型化にも対応
可能な装置である。
【００３０】（実施例）次に、本発明の半導体装置の製
造方法の断面図である図２および図３を用いて以下に説
明する。
造方法の断面図である図２および図３を用いて以下に説
明する。
【００３１】図２（ａ）は半導体チップ１の構成を示す
断面図である。まず、集積回路が形成されたシリコンウ
エハー１０の能動素子面に１μｍ厚のアルミニウムのパ
ッド電極２を形成し、その全面にシリコン窒化膜が１μ
ｍ、ポリイミドを２μｍの２層構造の保護膜３を積層
し、フォトリソグラフィー法によりパッド電極２が露出
するように保護膜３を直径７０μｍ径で開口させた。
断面図である。まず、集積回路が形成されたシリコンウ
エハー１０の能動素子面に１μｍ厚のアルミニウムのパ
ッド電極２を形成し、その全面にシリコン窒化膜が１μ
ｍ、ポリイミドを２μｍの２層構造の保護膜３を積層
し、フォトリソグラフィー法によりパッド電極２が露出
するように保護膜３を直径７０μｍ径で開口させた。
【００３２】図２（ｂ）は半導体チップ１上に金属拡散
防止層を配置した断面図である。まず、パッド電極２お
よび保護膜３上の全面にＴｉ／Ｃｕの２層の金属膜をス
パッタリング法で積層した。前記ＴｉはＤＣパワー１．
５ｋＷ、圧力１Ｐａ、アルゴン雰囲気中で０．１μｍの
膜厚で形成し、更に前記ＣｕはＤＣパワー３ｋＷ、圧力
１Ｐａ、アルゴン雰囲気中で２μｍの膜厚で積層して金
属拡散防止層４を形成した。
防止層を配置した断面図である。まず、パッド電極２お
よび保護膜３上の全面にＴｉ／Ｃｕの２層の金属膜をス
パッタリング法で積層した。前記ＴｉはＤＣパワー１．
５ｋＷ、圧力１Ｐａ、アルゴン雰囲気中で０．１μｍの
膜厚で形成し、更に前記ＣｕはＤＣパワー３ｋＷ、圧力
１Ｐａ、アルゴン雰囲気中で２μｍの膜厚で積層して金
属拡散防止層４を形成した。
【００３３】つぎに、金属拡散防止層４の全面に回転塗
布法で感光性のレジストを５μｍの膜厚で塗布し、フォ
トリソグラフィー法により開口直径が１００μｍ径にな
るようにレジストパターン８を形成した。
布法で感光性のレジストを５μｍの膜厚で塗布し、フォ
トリソグラフィー法により開口直径が１００μｍ径にな
るようにレジストパターン８を形成した。
【００３４】更に、レジストパターン８より露出してい
る金属拡散防止層４上に金（Ａｕ）からなる酸化防止層
９を電解メッキ法で０．５μｍから１μｍ程度形成し、
図２（ｂ）に示す構造体を得た。
る金属拡散防止層４上に金（Ａｕ）からなる酸化防止層
９を電解メッキ法で０．５μｍから１μｍ程度形成し、
図２（ｂ）に示す構造体を得た。
【００３５】図２（ｃ）は、不要な金属拡散層４を取り
除いた構造体を示した断面図である。まず、酸素プラズ
マを用いたアッシング法により、レジストパターン８を
除去した後、硝酸５０％水溶液を用いて金属拡散層４の
Ｃｕ膜をエッチングし、更にアルゴン雰囲気中において
ＤＣパワー４ＯＯＷ、圧力１Ｐａ、８ｍｉｎの条件で周
知のスパッタエッチング法にてＴｉを除去して、不要な
金属拡散層４を取り除いて図２（ｃ）に示す構造体を得
た。
除いた構造体を示した断面図である。まず、酸素プラズ
マを用いたアッシング法により、レジストパターン８を
除去した後、硝酸５０％水溶液を用いて金属拡散層４の
Ｃｕ膜をエッチングし、更にアルゴン雰囲気中において
ＤＣパワー４ＯＯＷ、圧力１Ｐａ、８ｍｉｎの条件で周
知のスパッタエッチング法にてＴｉを除去して、不要な
金属拡散層４を取り除いて図２（ｃ）に示す構造体を得
た。
【００３６】図２（ｄ）は金属拡散層４上に突起電極が
形成された構造体を示す断面図である。まず、金属拡散
層４の全体を覆うように９５Ｐｂ５Ｓｎハンダペースト
（ｍｐ１：３２１℃、ｙｇ１：１．８ｅ３Ｋｇ／ｍ
ｍ2）をスクリーン印刷法を用いて供給し、酸素濃度が
１０００ｐｐｍ以下の窒素雰囲気中で、最高温度が２６
０℃のリフロー工程により、ハンダペーストの直径が約
１３０μｍ、高さ約１００μｍの球状の突起電極５を得
た。前記リフロー工程中にＡｕからなる酸化防止層９は
突起電極５の内部に拡散するので、金属拡散層４と突起
電極５が直接接続された図２（ｄ）の構造体が得ること
ができる。
形成された構造体を示す断面図である。まず、金属拡散
層４の全体を覆うように９５Ｐｂ５Ｓｎハンダペースト
（ｍｐ１：３２１℃、ｙｇ１：１．８ｅ３Ｋｇ／ｍ
ｍ2）をスクリーン印刷法を用いて供給し、酸素濃度が
１０００ｐｐｍ以下の窒素雰囲気中で、最高温度が２６
０℃のリフロー工程により、ハンダペーストの直径が約
１３０μｍ、高さ約１００μｍの球状の突起電極５を得
た。前記リフロー工程中にＡｕからなる酸化防止層９は
突起電極５の内部に拡散するので、金属拡散層４と突起
電極５が直接接続された図２（ｄ）の構造体が得ること
ができる。
【００３７】図３（ａ）は、突起電極５の端面が露出す
るように封止樹脂を充填した構造体を示す断面図であ
る。まず、半導体チップ１と突起電極５を覆うように粘
度が９Ｐａ・ｓ、樹脂内に含まれるフィラー径が３０μ
m以下、フィラー含有量が２０〜６０ｗｔ％の封止樹脂
６を周知のディスペンス法を用いて充填し、図３（ａ）
に示す構造体を得た。
るように封止樹脂を充填した構造体を示す断面図であ
る。まず、半導体チップ１と突起電極５を覆うように粘
度が９Ｐａ・ｓ、樹脂内に含まれるフィラー径が３０μ
m以下、フィラー含有量が２０〜６０ｗｔ％の封止樹脂
６を周知のディスペンス法を用いて充填し、図３（ａ）
に示す構造体を得た。
【００３８】図３（ｂ）は、ハンダボールを搭載した本
発明の構造体を示す断面図である。まず、研磨装置を用
いてシリコンウェハー１０の厚みを２００μｍから６２
５μｍ程度となるまでシリコンウェハー１０の裏面研磨
を行った。続けて、封止樹脂６から露出した突起電極５
にハンダボール７（ｍｐ２：１８３℃、ｙｇ２：３．１
４ｅ３Ｋｇ／ｍｍ2）を搭載した。前記ハンダボール７
はＳｎとＰｂとの比率が６３：３７の組成で直径が１５
０μｍである。ハンダボール７のｍｐ２、ｙｇ２と前記
突起電極で示したｍｐ１及びｙｇ１との関係は、ｙｇ１
≦ｙｇ２及びｍｐ１≧ｍｐ２を満たしている材料を選定
した。また、ハンダボール７には粘度が１６Ｐａ・ｓ、
固形分含有量７０％のロジン系のフラックスが混入され
ており、フラックスの持つタック性によりハンダボール
８を突起電極５上に保持させることができる。その後、
酸素濃度が１０００ｐｐｍ以下の窒素雰囲気中で、最高
温度が２４０℃のリフロー工程によりハンダボール８と
突起電極５とを接続する。その後、接続部周囲に残って
いるフラックス残渣を水洗浄することで取り除き、本発
明の半導体装置３（ｂ）を形成することができた。
発明の構造体を示す断面図である。まず、研磨装置を用
いてシリコンウェハー１０の厚みを２００μｍから６２
５μｍ程度となるまでシリコンウェハー１０の裏面研磨
を行った。続けて、封止樹脂６から露出した突起電極５
にハンダボール７（ｍｐ２：１８３℃、ｙｇ２：３．１
４ｅ３Ｋｇ／ｍｍ2）を搭載した。前記ハンダボール７
はＳｎとＰｂとの比率が６３：３７の組成で直径が１５
０μｍである。ハンダボール７のｍｐ２、ｙｇ２と前記
突起電極で示したｍｐ１及びｙｇ１との関係は、ｙｇ１
≦ｙｇ２及びｍｐ１≧ｍｐ２を満たしている材料を選定
した。また、ハンダボール７には粘度が１６Ｐａ・ｓ、
固形分含有量７０％のロジン系のフラックスが混入され
ており、フラックスの持つタック性によりハンダボール
８を突起電極５上に保持させることができる。その後、
酸素濃度が１０００ｐｐｍ以下の窒素雰囲気中で、最高
温度が２４０℃のリフロー工程によりハンダボール８と
突起電極５とを接続する。その後、接続部周囲に残って
いるフラックス残渣を水洗浄することで取り除き、本発
明の半導体装置３（ｂ）を形成することができた。
【００３９】ここでハンダボール７にロジン系フラック
スを混入した場合について記載したが、当然突起電極５
にフラックスを混入しておき、タック性を利用して封止
樹脂６から露出した突起電極５の端面にハンダボール７
を搭載してからリフロー工程を行い、突起電極５とハン
ダボール７を接合しても良いことは言うまでもない。
スを混入した場合について記載したが、当然突起電極５
にフラックスを混入しておき、タック性を利用して封止
樹脂６から露出した突起電極５の端面にハンダボール７
を搭載してからリフロー工程を行い、突起電極５とハン
ダボール７を接合しても良いことは言うまでもない。
【００４０】最後に、シリコンウエハーをダイシングソ
ーにてチップ単位に切断することで図１（ａ）に示す本
発明の半導体装置が完成する。
ーにてチップ単位に切断することで図１（ａ）に示す本
発明の半導体装置が完成する。
【００４１】以上のように図２、図３の半導体装置の工
程図で判る通り、容易に本発明の目的を達成できる半導
体装置を製造することができることを確認した。
程図で判る通り、容易に本発明の目的を達成できる半導
体装置を製造することができることを確認した。
【００４２】
【発明の効果】以上説明したように、本発明の半導体装
置は、ハンダボール７のヤング率と同等以上の材料を突
起電極５に用いているので、対向基板の接続端子に半導
体装置を実装した完成体を厳しい環境下で連続使用する
際に発生するハンダボールへの応力を、該突起電極５で
吸収することができるので、断線不良の少ない信頼性の
高い半導体装置である。また、前記半導体装置は、薄型
化に容易に対応でき、製造方法も容易であることも確認
している。
置は、ハンダボール７のヤング率と同等以上の材料を突
起電極５に用いているので、対向基板の接続端子に半導
体装置を実装した完成体を厳しい環境下で連続使用する
際に発生するハンダボールへの応力を、該突起電極５で
吸収することができるので、断線不良の少ない信頼性の
高い半導体装置である。また、前記半導体装置は、薄型
化に容易に対応でき、製造方法も容易であることも確認
している。
【図１】本発明の半導体装置の実施形態を示す構造断面
図である。
図である。
【図２】本発明の半導体装置の製造方法を示す工程図で
ある。
ある。
【図３】本発明の半導体装置の製造方法を示す工程図で
ある。
ある。
【図４】従来の半導体装置であるフリップチップのＢＧ
Ａ構造を示す構造断面図である。
Ａ構造を示す構造断面図である。
【図５】従来の半導体装置であるＣＳＰ構造を示す構造
断面図である。
断面図である。
１ 半導体チップ ２ パッド電極 ３ 保護膜 ４ 金属拡散防止層 ５ 突起電極 ６ 封止樹脂 ７ ハンダボール ８ レジストパターン ９ 酸化防止膜 １０ シリコンウェハー ２０ ハンダ拡散防止層
Claims (7)
- 【請求項１】 シリコンウェハー能動素子面の保護膜の
開口部から露出されたパッド電極上およびその周囲の保
護膜上に形成された突起電極と該突起電極上に形成され
たハンダボールを有する半導体装置において、該突起電
極のヤング率が該ハンダボールのヤング率に比べ同等以
下であることを特徴とする半導体装置。 - 【請求項２】 前記突起電極の材料がハンダからなるこ
とを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記突起電極の材料の融点が前記ハンダ
ボールの材料の融点と比べ同等以上であることを特徴と
する請求項１または請求項２のいずれか１に記載の半導
体装置。 - 【請求項４】 前記パッド電極と突起電極の間に金属拡
散防止層を配置することを特徴とする請求項１から請求
項３のいずれかに１に記載の半導体装置。 - 【請求項５】 前記突起電極とハンダボールの間にハン
ダ拡散防止層を配していることを特徴とする請求項１か
ら請求項４のいずれか１に記載の半導体装置。 - 【請求項６】 前記突起電極が封止樹脂で被覆されてい
ることを特徴とする請求項１から請求項５のいずれか１
に記載の半導体装置。 - 【請求項７】 シリコンウエハー上に形成されたパッド
電極に突起電極を形成する工程と、封止樹脂を充填し硬
化する工程と、ハンダボールを突起電極上に搭載する工
程とを有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001015320A JP2002222898A (ja) | 2001-01-24 | 2001-01-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001015320A JP2002222898A (ja) | 2001-01-24 | 2001-01-24 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002222898A true JP2002222898A (ja) | 2002-08-09 |
Family
ID=18881888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001015320A Pending JP2002222898A (ja) | 2001-01-24 | 2001-01-24 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002222898A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006035689A1 (ja) * | 2004-09-28 | 2006-04-06 | Rohm Co., Ltd. | 半導体装置 |
| JP2006140432A (ja) * | 2004-10-15 | 2006-06-01 | Nippon Steel Corp | ウェハレベルパッケージの製造方法 |
| JP2010067654A (ja) * | 2008-09-09 | 2010-03-25 | Sony Corp | 半導体装置の製造方法 |
| JP2015018958A (ja) * | 2013-07-11 | 2015-01-29 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 実装構造体および実装構造体製造方法 |
-
2001
- 2001-01-24 JP JP2001015320A patent/JP2002222898A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006035689A1 (ja) * | 2004-09-28 | 2006-04-06 | Rohm Co., Ltd. | 半導体装置 |
| JP2006156937A (ja) * | 2004-09-28 | 2006-06-15 | Rohm Co Ltd | 半導体装置 |
| JP2006140432A (ja) * | 2004-10-15 | 2006-06-01 | Nippon Steel Corp | ウェハレベルパッケージの製造方法 |
| JP2010067654A (ja) * | 2008-09-09 | 2010-03-25 | Sony Corp | 半導体装置の製造方法 |
| JP2015018958A (ja) * | 2013-07-11 | 2015-01-29 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 実装構造体および実装構造体製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6548898B2 (en) | External connection terminal and semiconductor device | |
| TWI582930B (zh) | 積體電路裝置及封裝組件 | |
| US9013037B2 (en) | Semiconductor package with improved pillar bump process and structure | |
| US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
| JPH09330934A (ja) | 半導体装置及びその製造方法 | |
| JP3868766B2 (ja) | 半導体装置 | |
| JP2006041401A (ja) | 半導体装置及びその製造方法 | |
| JP2000183090A (ja) | チップサイズパッケージ及びその製造方法 | |
| US7341949B2 (en) | Process for forming lead-free bump on electronic component | |
| JPH053183A (ja) | 半導体装置及びその製造方法 | |
| US20040089946A1 (en) | Chip size semiconductor package structure | |
| JP4094574B2 (ja) | 半導体装置及びその製造方法 | |
| US12027483B2 (en) | Packaged semiconductor device with electroplated pillars | |
| JP3502056B2 (ja) | 半導体装置およびこれを用いた積層構造体 | |
| JP2002280407A (ja) | 半導体チップ及び半導体装置、回路基板並びに電子機器 | |
| JP4342892B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001060760A (ja) | 回路電極およびその形成方法 | |
| JP7582775B2 (ja) | 半導体装置 | |
| JP2000306938A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2004047510A (ja) | 電極構造体およびその形成方法 | |
| JPH09205096A (ja) | 半導体素子およびその製造方法および半導体装置およびその製造方法 | |
| US6692629B1 (en) | Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002222898A (ja) | 半導体装置及びその製造方法 | |
| JP4440494B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071128 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100309 |