JP2002271020A - Printed wiring board, and built-up wiring board and its manufacturing method - Google Patents
Printed wiring board, and built-up wiring board and its manufacturing methodInfo
- Publication number
- JP2002271020A JP2002271020A JP2001065455A JP2001065455A JP2002271020A JP 2002271020 A JP2002271020 A JP 2002271020A JP 2001065455 A JP2001065455 A JP 2001065455A JP 2001065455 A JP2001065455 A JP 2001065455A JP 2002271020 A JP2002271020 A JP 2002271020A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- pattern
- conductive paste
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明はプリント配線板、ビ
ルドアップ配線板およびその製造方法に関し、特に、高
密度多層プリント配線板を製造する場合に適用して好適
なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board, a build-up wiring board and a method for manufacturing the same, and more particularly, to a method suitable for manufacturing a high-density multilayer printed wiring board.
【0002】[0002]
【従来の技術】電子機器の小型軽量化に伴い、各種ビア
ホール構造を有するビルドアップ多層プリント配線板が
用いられている。ここで、ビルドアップ多層プリント配
線板の製造方法としては、主に、レーザ加工を用いる方
法と感光性樹脂を用いる方法とがある。2. Description of the Related Art As electronic devices become smaller and lighter, build-up multilayer printed wiring boards having various via hole structures are used. Here, methods for manufacturing the build-up multilayer printed wiring board mainly include a method using laser processing and a method using a photosensitive resin.
【0003】レーザ加工を用いる方法では、ベースとな
る内層配線板上に絶縁樹脂層を形成し、レーザ照射によ
り絶縁樹脂層の所定位置にビアホールを形成する。そし
て、この絶縁樹脂層の表面を粗化した後、無電界銅めっ
きおよび電界銅めっきを順次行うことにより、内層配線
板と電気的接続を行うための層間導電層をビアホールの
側壁に形成するとともに、外層導電層を絶縁樹脂層の表
面に形成する。そして、外層導電層をパターニングする
ことにより、外層配線層を形成する。In the method using laser processing, an insulating resin layer is formed on an inner wiring board serving as a base, and via holes are formed at predetermined positions in the insulating resin layer by laser irradiation. Then, after roughening the surface of the insulating resin layer, an electroless copper plating and an electroless copper plating are sequentially performed to form an interlayer conductive layer for making an electrical connection with the inner wiring board on the side wall of the via hole. Then, an outer conductive layer is formed on the surface of the insulating resin layer. Then, an outer wiring layer is formed by patterning the outer conductive layer.
【0004】一方、感光性樹脂を用いる方法では、絶縁
樹脂層を感光性樹脂で形成し、この感光性樹脂を露光・
現像することにより、絶縁樹脂層の所定位置にビアホー
ルを形成する。On the other hand, in a method using a photosensitive resin, an insulating resin layer is formed of a photosensitive resin, and the photosensitive resin is exposed and exposed.
By developing, via holes are formed at predetermined positions of the insulating resin layer.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、従来の
ビルドアップ多層プリント配線板の製造方法では、外層
配線層や層間配線層を形成するために、めっき処理が用
いられていた。このため、浴管理が必要となり、製造工
程が煩雑化するという問題があった。However, in the conventional method of manufacturing a build-up multilayer printed wiring board, a plating process is used to form an outer wiring layer and an interlayer wiring layer. For this reason, there was a problem that bath management was required and the manufacturing process became complicated.
【0006】また、レーザ照射によりビアホールを形成
する方法では、高密度化によって加工穴の数が増加し、
工程時間が長くなるという問題があった。In the method of forming via holes by laser irradiation, the number of processed holes increases due to the increase in density.
There is a problem that the process time becomes long.
【0007】さらに、ビアホールの小径化に伴い、ビア
ホールの形成時に樹脂残渣がビアホールの底部に残留
し、この樹脂残渣はめっき処理前のデスミア処理でも完
全に除去できないため、内外導電層の電気的接続不良に
なるという問題があった。一方、この樹脂残渣を完全に
除去するため、プラズマ処理を行うと、処理コストが高
くなり、コストアップになるという問題があった。Further, with the reduction in the diameter of the via hole, a resin residue remains at the bottom of the via hole when the via hole is formed, and this resin residue cannot be completely removed by desmearing before plating, so that the electrical connection between the inner and outer conductive layers is made. There was a problem of becoming defective. On the other hand, when plasma treatment is performed to completely remove the resin residue, there is a problem that the treatment cost increases and the cost increases.
【0008】また、従来のプリント配線板では、配線の
伝搬速度を向上させるためには、配線パターンの幅を広
げる必要があるとともに、絶縁特性を向上させるために
は、絶縁層の厚みを厚くする必要があり、プリント配線
板の電気的特性を向上させるには、プリント配線板の高
密度化に逆行するという問題があった。In the conventional printed wiring board, it is necessary to increase the width of the wiring pattern in order to improve the propagation speed of the wiring, and to increase the thickness of the insulating layer in order to improve the insulating characteristics. It is necessary to improve the electrical characteristics of the printed wiring board, and there is a problem in that it goes against the high density of the printed wiring board.
【0009】そこで、本発明の第1の目的は、配線層の
厚みが異なるビルドアップ層を簡易な工程で製造するこ
とが可能なビルドアップ配線板およびその製造方法を提
供することである。Accordingly, a first object of the present invention is to provide a build-up wiring board capable of manufacturing build-up layers having different thicknesses of wiring layers by simple steps, and a method of manufacturing the same.
【0010】また、本発明の第2の目的は、電気的特性
を劣化させることなく、高密度化することが可能なプリ
ント配線板を提供することである。A second object of the present invention is to provide a printed wiring board capable of increasing the density without deteriorating the electrical characteristics.
【0011】[0011]
【課題を解決するための手段】上述した課題を解決する
ために、請求項1記載の発明によれば、2以上の厚みを
有する配線パターンおよびビアパターンが埋め込まれた
絶縁性樹脂層を転写板上に形成する工程と、前記配線パ
ターンおよびビアパターンが埋め込まれた絶縁性樹脂層
を内層配線層上に転写することにより、ビルドアップ層
を形成する工程とを備えることを特徴とする。According to the first aspect of the present invention, an insulating resin layer having a wiring pattern and a via pattern having two or more thicknesses embedded therein is transferred to a transfer plate. Forming a build-up layer by transferring an insulating resin layer in which the wiring pattern and the via pattern are embedded onto an inner wiring layer.
【0012】これにより、導電体が埋め込まれる凹部の
深さを異ならせるだけで、導電体の厚みを変えることが
でき、2以上の厚みを有する配線パターンおよびビアパ
ターンを容易に形成することができる。Thus, the thickness of the conductor can be changed only by changing the depth of the recess in which the conductor is embedded, and a wiring pattern and a via pattern having two or more thicknesses can be easily formed. .
【0013】また、凹部に埋め込まれた配線パターンお
よびビアパターンを転写板を介して内層配線層上に写し
取ることにより、ビアパターンと配線パターンと厚みの
差を利用して、配線パターンの層間絶縁を行うことが可
能となるとともに、ビアパターンの層間導通を取ること
が可能となる。この結果、2以上の厚みを有する配線パ
ターンおよびビアパターンを一括して形成することが可
能となるり、絶縁層の穴あけ加工やめっき処理を行う必
要がなくなることから、ビルドアップ配線板の製造工程
を簡略化することが可能となるとともに、高密度化を図
りつつ、ビルドアップ配線板の電気的特性を向上させる
ことが可能となる。Further, by copying the wiring pattern and the via pattern embedded in the concave portion onto the inner wiring layer via the transfer plate, the interlayer insulation of the wiring pattern can be performed by utilizing the thickness difference between the via pattern and the wiring pattern. In addition to this, it is possible to establish interlayer conduction of the via pattern. As a result, it becomes possible to collectively form a wiring pattern and a via pattern having a thickness of 2 or more, and it is not necessary to perform drilling or plating of an insulating layer. Can be simplified, and the electrical characteristics of the build-up wiring board can be improved while increasing the density.
【0014】また、請求項2記載の発明によれば、2以
上の厚みを有する配線パターンおよびビアパターンに対
応した多段堀加工された凹板に導電性ペーストを充填す
る工程と、前記凹板に充填された導電性ペーストを転写
板上に転写する工程と、前記導電性ペーストが転写され
た転写板上に絶縁性樹脂層を形成する工程と、前記導電
性ペーストおよび絶縁性樹脂層が形成された転写板を下
層配線層上に貼り合わせることにより、前記導電性ペー
ストおよび前記絶縁性樹脂を前記下層配線層上に転写す
る工程と、前記転写板を前記下層配線層から除去する工
程とを備えることを特徴とする。According to the second aspect of the present invention, a step of filling a conductive paste into a multi-stage excavated concave plate corresponding to a wiring pattern and a via pattern having a thickness of 2 or more; Transferring the filled conductive paste onto a transfer plate; forming an insulating resin layer on the transfer plate onto which the conductive paste has been transferred; and forming the conductive paste and the insulating resin layer. A step of transferring the conductive paste and the insulating resin onto the lower wiring layer by bonding the transfer plate to the lower wiring layer, and a step of removing the transfer plate from the lower wiring layer. It is characterized by the following.
【0015】これにより、導電性ペーストを凹板に充填
するだけで、2以上の厚みを有する配線パターンおよび
ビアパターンを一括して形成することが可能となるとと
もに、凹部の形成を一度行うと、その凹板を何度も繰り
返して使用できる。このため、各プリント基板ごとにパ
ターン形成を行う必要がなくなり、ビルドアップ層のパ
ターンの厚みを容易に変えることが可能となるととも
に、ビルドアップ層の製造工程を簡略化することが可能
となる。また、凹板に充填された導電性ペーストを転写
板上に一旦転写することにより、導電性ペーストを転写
板上に突出させて、絶縁性樹脂を転写板上に塗布するだ
けで、導電性ペーストを絶縁性樹脂内に埋め込むことが
可能となるとともに、転写板上の導電性ペーストを内層
基板上に転写するだけで、導電性ペーストの厚みの差を
利用して、2以上の厚みを有する配線パターンの絶縁と
ビアパターンの導通を一括して行うことが可能となる。This makes it possible to collectively form a wiring pattern and a via pattern having two or more thicknesses simply by filling the concave portion with the conductive paste, and once the concave portion is formed, The concave plate can be used over and over again. Therefore, it is not necessary to form a pattern for each printed circuit board, so that the thickness of the pattern of the build-up layer can be easily changed, and the manufacturing process of the build-up layer can be simplified. Also, once the conductive paste filled in the concave plate is transferred onto the transfer plate, the conductive paste is projected onto the transfer plate, and the insulating resin is applied on the transfer plate. Can be embedded in an insulating resin, and by simply transferring the conductive paste on the transfer plate onto the inner substrate, utilizing the difference in the thickness of the conductive paste, a wiring having a thickness of 2 or more Insulation of the pattern and conduction of the via pattern can be performed collectively.
【0016】また、請求項3記載の発明によれば、2以
上の厚みを有する配線パターンおよびビアパターンを転
写板上に形成する工程と、前記転写板上に形成された配
線パターンおよびビアパターンを絶縁層を介して転写す
ることにより、ビルドアップ層を形成する工程とを備え
ることを特徴とする。According to a third aspect of the present invention, a step of forming a wiring pattern and a via pattern having a thickness of 2 or more on a transfer plate, and the step of forming the wiring pattern and the via pattern formed on the transfer plate. Forming a build-up layer by transferring via an insulating layer.
【0017】これにより、配線パターンおよびビアパタ
ーンの転写を行うだけで、厚みの異なる配線およびビア
を一括して形成することができ、絶縁層の穴あけ加工や
めっき処理を行う必要がなくなることから、ビルドアッ
プ配線板の製造工程を簡略化することが可能となる。[0017] Thus, wirings and vias having different thicknesses can be collectively formed only by transferring the wiring pattern and the via pattern, and it is not necessary to perform a drilling process or a plating process on the insulating layer. The manufacturing process of the build-up wiring board can be simplified.
【0018】また、請求項4記載の発明によれば、2以
上の厚みを有する配線パターンおよびビアパターンに対
応した多段堀加工された凹板に導電性ペーストを充填す
る工程と、前記凹板に充填された導電性ペーストを転写
板上に転写する工程と、前記導電性ペーストが転写され
た転写板を絶縁性樹脂シートを介して下層配線層上に貼
り合わせ、前記配線パターンに対応する導電性ペースト
を前記絶縁性樹脂シートに転写するとともに、前記ビア
パターンに対応する導電性ペーストで前記絶縁性樹脂シ
ートを貫通させる工程と、前記転写板を前記下層配線層
から除去する工程とを備えることを特徴とする。According to the fourth aspect of the present invention, a step of filling a conductive plate into a multi-stage excavated concave plate corresponding to a wiring pattern and a via pattern having a thickness of 2 or more; Transferring the filled conductive paste onto a transfer plate; and bonding the transfer plate to which the conductive paste has been transferred onto a lower wiring layer via an insulating resin sheet, thereby forming a conductive layer corresponding to the wiring pattern. Transferring a paste to the insulating resin sheet, penetrating the insulating resin sheet with a conductive paste corresponding to the via pattern, and removing the transfer plate from the lower wiring layer. Features.
【0019】これにより、凹板に導電性ペーストを充填
するだけで、2以上の厚みを有する配線パターンおよび
ビアパターンを形成することが可能となるとともに、こ
れらの配線パターンおよびビアパターンの転写を行うだ
けで、配線層の厚みの異なるビルドアップ層を内層配線
層上に形成することが可能となり、ビルドアップ層の製
造工程を簡略化することが可能となるとともに、ビルド
アップ配線板の電気的特性を向上させることが可能とな
る。Thus, it is possible to form a wiring pattern and a via pattern having a thickness of 2 or more simply by filling the concave plate with the conductive paste, and transfer the wiring pattern and the via pattern. Alone, it is possible to form a build-up layer having a different thickness of the wiring layer on the inner wiring layer, thereby simplifying the manufacturing process of the build-up layer and improving the electrical characteristics of the build-up wiring board. Can be improved.
【0020】これにより、導電性ペーストを凹板に充填
するだけで、2以上の厚みを有する配線パターンおよび
ビアパターンを一括して形成することが可能となり、各
プリント基板ごとにパターン形成を行う必要がなくなる
ことから、ビルドアップ層の製造工程を簡略化すること
が可能となるとともに、ビルドアップ配線板の電気的特
性を向上させることが可能となる。また、凹板に充填さ
れた導電性ペーストを転写板上に一旦転写することによ
り、導電性ペーストを転写板上に突出させることが可能
となり、転写板上の導電性ペーストを内層基板上に転写
するだけで、導電性ペーストを絶縁性樹脂シートに食い
込ませて、導電性ペーストと絶縁性樹脂シートとを一体
化することが可能となるとともに、導電性ペーストの厚
みの差を利用して、配線パターンの絶縁とビアパターン
の導通を一括して行うことが可能となる。Thus, it is possible to collectively form a wiring pattern and a via pattern having a thickness of 2 or more simply by filling the concave plate with the conductive paste, and it is necessary to form a pattern for each printed circuit board. As a result, the manufacturing process of the build-up layer can be simplified, and the electrical characteristics of the build-up wiring board can be improved. Also, once the conductive paste filled in the concave plate is transferred onto the transfer plate, the conductive paste can be projected onto the transfer plate, and the conductive paste on the transfer plate is transferred onto the inner substrate. Just by doing so, the conductive paste can be cut into the insulating resin sheet, and the conductive paste and the insulating resin sheet can be integrated, and wiring can be performed by utilizing the difference in the thickness of the conductive paste. Insulation of the pattern and conduction of the via pattern can be performed collectively.
【0021】また、請求項5記載の発明によれば、前記
多段堀加工は、第1の厚みを有する配線パターンに対応
する開口部を有するマスクを介して第1のブラスト処理
を行う工程と、第2の厚みを有する配線パターンに対応
する開口部を有するマスクを介して第2のブラスト処理
を行う工程と、ビアパターンに対応する開口部を有する
マスクを介して第3のブラスト処理を行う工程とを備え
ることを特徴とする。According to a fifth aspect of the present invention, in the multi-stage drilling, a first blasting process is performed through a mask having an opening corresponding to a wiring pattern having a first thickness. A step of performing a second blasting process through a mask having an opening corresponding to the wiring pattern having a second thickness, and a step of performing a third blasting process through a mask having an opening corresponding to the via pattern And characterized in that:
【0022】これにより、多段堀加工を容易に行うこと
が可能となるとともに、マスクの再利用が可能となるこ
とから、凹板が摩耗して使用不能となった場合において
も、新たな凹板を容易に製造することが可能となる。This makes it possible to easily perform the multi-stage moat processing and to reuse the mask. Therefore, even if the concave plate becomes worn out and becomes unusable, a new concave plate can be formed. Can be easily manufactured.
【0023】また、請求項6記載の発明によれば、2以
上の厚みを有する配線パターンおよびビアパターンが形
成された導電性ペーストを絶縁層を介して転写すること
により、ビルドアップ層が形成されていることを特徴と
する。According to the sixth aspect of the present invention, the build-up layer is formed by transferring, via the insulating layer, the conductive paste on which the wiring pattern and the via pattern having two or more thicknesses are formed. It is characterized by having.
【0024】これにより、配線層の厚みの異なるビアオ
ンビア構造を容易に実現することが可能となり、製造工
程を簡易化しつつ、実装密度を向上させることが可能と
なる。As a result, it is possible to easily realize a via-on-via structure in which the thickness of the wiring layer is different, and it is possible to improve the mounting density while simplifying the manufacturing process.
【0025】また、請求項7記載の発明によれば、前記
配線パターンおよびビアパターンが前記絶縁層内に埋め
込まれ、前記配線パターンおよびビアパターンの表面が
前記絶縁層の表面と一致していることを特徴とする。According to the present invention, the wiring pattern and the via pattern are embedded in the insulating layer, and the surfaces of the wiring pattern and the via pattern coincide with the surface of the insulating layer. It is characterized by.
【0026】これにより、層間剥離やビアの外層ランド
剥離を抑制することが可能となるとともに、表面が平坦
化されているため、表面実装を容易化することが可能と
なる。This makes it possible to suppress the delamination of the interlayer and the land of the outer layer of the via, and to facilitate the surface mounting because the surface is flattened.
【0027】また、請求項8記載の発明によれば、互い
に厚みの異なる配線パターンが同一層に形成されている
ことを特徴とする。According to the eighth aspect of the present invention, wiring patterns having different thicknesses are formed in the same layer.
【0028】これにより、クロックラインや信号ライン
などの低抵抗化が要求される部分では、配線パターンの
厚みを厚くし、電源ラインなどの高電圧がかかる部分で
は、配線パターンの厚みを薄くすることができる。この
ため、配線パターンの幅を広げることなく、配線の伝搬
速度を向上させることが可能となるとともに、絶縁層の
厚みを厚くすることなく、絶縁特性を向上させることが
でき、プリント配線板の電気的特性を劣化させることな
く、プリント配線板を高密度化することが可能となる。Accordingly, the thickness of the wiring pattern should be increased in a portion where low resistance is required, such as a clock line or a signal line, and reduced in a portion where a high voltage is applied, such as a power supply line. Can be. For this reason, it is possible to improve the propagation speed of the wiring without increasing the width of the wiring pattern, and it is possible to improve the insulation characteristics without increasing the thickness of the insulating layer. It is possible to increase the density of the printed wiring board without deteriorating the mechanical characteristics.
【0029】[0029]
【発明の実施の形態】以下、本発明の実施形態に係わる
ビルドアップ配線板について図面を参照しながら説明す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A build-up wiring board according to an embodiment of the present invention will be described below with reference to the drawings.
【0030】図1は、本発明の一実施形態に係わるビル
ドアップ配線板の構成を示す断面図である。図1におい
て、内層配線板ICには、スルーホールが形成された内
層絶縁基板1が設けられ、内層絶縁基板1の上下面およ
びスルーホールの側壁には、内層銅箔回路2およびめっ
き層3が形成され、スルーホールには貫通穴埋めペース
ト4が埋め込まれている。FIG. 1 is a sectional view showing the structure of a build-up wiring board according to one embodiment of the present invention. In FIG. 1, an inner-layer wiring board IC is provided with an inner-layer insulating substrate 1 in which a through-hole is formed, and an inner-layer copper foil circuit 2 and a plating layer 3 are provided on the upper and lower surfaces of the inner-layer insulating substrate 1 and on the side walls of the through-hole. The through-hole filling paste 4 is buried in the formed through-hole.
【0031】さらに、内層配線板ICの上下面には、ビ
ルドアップ層BU、BDが形成され、各ビルドアップ層
BU、BDは、厚みの異なる配線用導電性ペースト12
a、12a´12b、12b´およびビア用導電性ペー
スト12c、12c´が、それらの表面が絶縁樹脂層1
4、14´の表面と一致するようにして絶縁樹脂層1
4、14´内に埋め込まれている。Further, build-up layers BU and BD are formed on the upper and lower surfaces of the inner-layer wiring board IC, and each of the build-up layers BU and BD is formed of a wiring conductive paste 12 having a different thickness.
a, 12a ', 12b, 12b' and the conductive paste for vias 12c, 12c ', the surfaces of which are the insulating resin layer 1
The insulating resin layer 1 is made to match the surface of
4, 14 '.
【0032】ここで、内層配線板IC上のビルドアップ
層BU、BDは、配線用導電性ペースト12a、12a
´12b、12b´およびビア用導電性ペースト12
c、12c´の転写により形成されている。Here, the build-up layers BU and BD on the inner wiring board IC are formed of the conductive pastes 12a, 12a for wiring.
'12b, 12b' and via conductive paste 12
c, 12c '.
【0033】すなわち、配線用導電性ペースト12a、
12a´12b、12b´およびビア用導電性ペースト
12c、12c´を転写板上に形成し、さらに、絶縁樹
脂層14、14´をその転写板上に塗布する。そして、
配線用導電性ペースト12a、12a´12b、12b
´、ビア用導電性ペースト12c、12c´および絶縁
樹脂層14、14´が形成された転写板を内層配線板I
C上に貼り合わせ、これらの配線用導電性ペースト12
a、12a´12b、12b´、ビア用導電性ペースト
12c、12c´および絶縁樹脂層14、14´を内層
配線板ICに転写する。That is, the wiring conductive paste 12a,
12a ', 12b' and 12b 'and via conductive pastes 12c and 12c' are formed on a transfer plate, and insulating resin layers 14 and 14 'are further applied on the transfer plate. And
Wiring conductive pastes 12a, 12a'12b, 12b
, The transfer plate on which the via conductive pastes 12c and 12c 'and the insulating resin layers 14 and 14'
C, and paste these conductive pastes 12 for wiring.
a, 12a ', 12b, 12b', via conductive pastes 12c, 12c ', and insulating resin layers 14, 14' are transferred to the inner layer wiring board IC.
【0034】これにより、転写を行うだけで、配線用導
電性ペースト12a、12a´12b、12b´および
ビア用導電性ペースト12c、12c´が絶縁樹脂層1
4、14´内に埋め込まれるようにして、ビルドアップ
層BU、BDを一括して形成することが可能となり、製
造工程を簡略化することが可能となるとともに、接着強
度を向上させて、ビアランドの剥離を抑制することがで
きる。Thus, the conductive pastes 12a, 12a ', 12b and 12b' for wiring and the conductive pastes 12c and 12c 'for vias can be transferred to the insulating resin layer 1 only by transferring.
4 and 14 ′ so that the build-up layers BU and BD can be formed collectively, so that the manufacturing process can be simplified, and the bonding strength can be improved and the via land can be improved. Can be suppressed.
【0035】また、ビア内にはビア用導電性ペースト1
2c、12c´が充填され、ビア上で直接電気的な接続
を行うことが可能となることから、ビアオンビア構造を
採用することが可能となり、ビルドアップ層の高密度化
に容易に対応することができる。The conductive paste 1 for vias is placed in the vias.
Since 2c and 12c 'are filled and electrical connection can be directly performed on vias, a via-on-via structure can be adopted, and it is possible to easily cope with a high density build-up layer. it can.
【0036】さらに、配線用導電性ペースト12a、1
2a´12b、12b´の厚みが異なることから、例え
ば、配線用導電性ペースト12b、12b´を信号ライ
ンなどの低抵抗化が要求される部分に対応させ、配線用
導電性ペースト12a、12a´を電源ラインなどの高
電圧がかかる部分に対応させることができる。これによ
り、伝搬遅延を抑制するために、配線用導電性ペースト
12b、12b´の幅を大きくしたり、層間絶縁性が損
なわれないようにするために、絶縁樹脂層14、14´
の厚みを厚くしたりする必要がなくなり、ビルドアップ
配線板のより一層の高密度化を図ることができる。Further, the conductive pastes for wiring 12a, 1
Since the thicknesses of the conductive pastes 2a '12b and 12b' are different, for example, the conductive pastes 12b and 12b 'for wiring are made to correspond to portions where low resistance is required such as signal lines, and the conductive pastes 12a and 12a' for wiring Can correspond to a portion to which a high voltage is applied, such as a power supply line. Accordingly, in order to suppress the propagation delay, the width of the conductive pastes 12b and 12b 'for wiring is increased, and the insulating resin layers 14 and 14' are formed so as not to impair the interlayer insulating property.
Therefore, it is not necessary to increase the thickness of the circuit board, and the density of the build-up wiring board can be further increased.
【0037】ここで、配線用導電性ペースト12a、1
2a´12b、12b´およびビア用導電性ペースト1
2c、12c´は、異なる深さを有する凹部に導電性ペ
ーストを埋め込むだけで一括して形成することができ
る。このため、厚みの異なる配線パターンを容易に形成
することができ、複雑な工程を伴うことなく、配線パタ
ーンの厚みを配線パターンごとに変えることができる。Here, the conductive pastes for wiring 12a, 1
2a′12b, 12b ′ and conductive paste 1 for via
2c and 12c 'can be collectively formed only by embedding the conductive paste in the concave portions having different depths. Therefore, wiring patterns having different thicknesses can be easily formed, and the thickness of the wiring pattern can be changed for each wiring pattern without complicated steps.
【0038】なお、内層配線板ICとしては、例えば、
ガラスエポキシ基板、ポリイミド基板、ビスマレイミド
アジン(BT)基板、ポリフェニレンエーテル(PPE
基板)などの樹脂基板、あるいはこれら樹脂基板の銅張
り積層基板、セラミック基板、金属基板などをベース基
板とし、少なくとも片面に配線回路を有する配線板を用
いることができる。As the inner-layer wiring board IC, for example,
Glass epoxy substrate, polyimide substrate, bismaleimide azine (BT) substrate, polyphenylene ether (PPE)
A wiring board having a wiring circuit on at least one surface can be used as a base substrate such as a resin substrate such as a substrate) or a copper-clad laminated substrate of such a resin substrate, a ceramic substrate, a metal substrate, or the like.
【0039】また、絶縁樹脂層14、14´は、エポキ
シ樹脂などの熱硬化性樹脂の他、例えば、熱可塑性樹
脂、あるいは熱硬化性樹脂と熱可塑性樹脂との複合体を
用いることができる。また、絶縁樹脂層14、14´を
内層配線板IC上に形成する方法として、例えば、転写
板上に形成された絶縁樹脂層を転写する方法や、絶縁性
樹シート、またはガラス繊維布などを含浸させた樹脂含
浸シート(プリプレグ)を熱プレスなどにより積層する
方法を用いることができる。The insulating resin layers 14 and 14 'may be made of, for example, a thermoplastic resin or a composite of a thermosetting resin and a thermoplastic resin, in addition to a thermosetting resin such as an epoxy resin. As a method of forming the insulating resin layers 14 and 14 ′ on the inner wiring board IC, for example, a method of transferring an insulating resin layer formed on a transfer plate, an insulating resin sheet, a glass fiber cloth, or the like is used. A method of laminating a resin-impregnated sheet (prepreg) impregnated by hot pressing or the like can be used.
【0040】導電性ペーストは、例えば、銀粒子や銅粒
子などの導電性粒子をエポキシ樹脂などの熱硬化性樹脂
に配合したものを用いることができる。As the conductive paste, for example, a paste obtained by mixing conductive particles such as silver particles and copper particles with a thermosetting resin such as an epoxy resin can be used.
【0041】また、上述した実施形態では、内層配線板
BUの上下面にビルドアップ層BU、BDを1層づつ形
成する方法について説明したが、本発明は上述した実施
形態に限定されることなく、ビルドアップ層BU、BD
は何層でもよく、また、内層配線板BUの片面にのみ形
成するようにしてもよい。Further, in the above-described embodiment, the method of forming the build-up layers BU and BD one by one on the upper and lower surfaces of the inner wiring board BU has been described, but the present invention is not limited to the above-described embodiment. , Build-up layer BU, BD
May be formed in any number of layers, or may be formed only on one side of the inner layer wiring board BU.
【0042】図2〜4は、本発明の第1実施形態に係わ
るビルドアップ配線板の製造工程を示す断面図である。FIGS. 2 to 4 are cross-sectional views showing steps of manufacturing a build-up wiring board according to the first embodiment of the present invention.
【0043】図2(a)において、内層絶縁基板1には
スルーホールが形成され、内層絶縁基板1の上下面およ
びスルーホールの側壁には、内層銅箔回路2およびめっ
き層3が形成されるとともに、スルーホールには貫通穴
埋めペースト4が埋め込まれている。In FIG. 2A, a through hole is formed in the inner insulating substrate 1, and an inner copper foil circuit 2 and a plating layer 3 are formed on the upper and lower surfaces of the inner insulating substrate 1 and the side walls of the through hole. At the same time, the through-hole filling paste 4 is embedded in the through holes.
【0044】一方、図2(b)において、配線用凹部成
形板6をシリコーン板5上に配置する。そして、図2
(c)に示すように、ブラスト処理BL1を行うことに
より、深さT1の配線用凹部7をシリコーン板5に形成
する。ここで、配線用凹部成形板6には、厚みT1の配
線パターンに対応した開口部6aが形成され、配線用凹
部成形板6をマスクとしてブラスト処理BL1を行うこ
とにより、厚みT1の配線パターンに対応した配線用凹
部7をシリコーン板5に形成することができる。On the other hand, in FIG. 2B, the recess forming plate 6 for wiring is arranged on the silicone plate 5. And FIG.
As shown in (c), a blasting process BL1 is performed to form a wiring recess 7 having a depth T1 on the silicone plate 5. Here, an opening 6a corresponding to the wiring pattern having the thickness T1 is formed in the wiring recess forming plate 6, and the blasting process BL1 is performed using the wiring recess forming plate 6 as a mask to form the wiring pattern having the thickness T1. Corresponding wiring recesses 7 can be formed in the silicone plate 5.
【0045】なお、転写用凹板基材としては、シリコー
ン板5の他、テフロン(登録商標)などの有機材料を用
いることができる。また、ブラスト処理BL1では、例
えば、アルミナ系や炭化珪素系の微粒子を研磨剤として
用いることができる。また、ブラスト方法として、圧縮
空気により研磨剤を高速噴射して加工するエアーブラス
ト法の他、研磨剤を水などの液体中に混入して噴射する
ウエットブラスト法などを用いてもよい。As the concave substrate for transfer, an organic material such as Teflon (registered trademark) can be used in addition to the silicone plate 5. In the blast treatment BL1, for example, alumina-based or silicon carbide-based fine particles can be used as an abrasive. As the blasting method, besides an air blasting method in which an abrasive is sprayed at high speed by compressed air to process, a wet blasting method in which an abrasive is mixed into a liquid such as water and sprayed may be used.
【0046】次に、図2(d)に示すように、配線用凹
部成形板6を除去し、配線用凹部成形板8をシリコーン
板5上に配置する。そして、図2(e)に示すように、
ブラスト処理BL2を行うことにより、深さT2の配線
用凹部9をシリコーン板5に形成する。ここで、配線用
凹部成形板8には、厚みT2の配線パターンに対応した
開口部8aが形成され、配線用凹部成形板8をマスクと
してブラスト処理BL2を行うことにより、厚みT2の
配線パターンに対応した配線用凹部9をシリコーン板5
に形成することができる。Next, as shown in FIG. 2D, the wiring recess forming plate 6 is removed, and the wiring recess forming plate 8 is placed on the silicone plate 5. Then, as shown in FIG.
By performing the blasting process BL2, a wiring recess 9 having a depth T2 is formed in the silicone plate 5. Here, an opening 8a corresponding to the wiring pattern having a thickness T2 is formed in the wiring recess forming plate 8, and the blasting process BL2 is performed using the wiring recess forming plate 8 as a mask to form a wiring pattern having a thickness T2. Corresponding wiring recess 9 is made of silicone plate 5
Can be formed.
【0047】次に、図2(f)に示すように、配線用凹
部成形板8を除去し、ビア用凹部成形板10をシリコー
ン板5上に配置する。そして、図2(g)に示すよう
に、ブラスト処理BL3を行うことにより、深さT3の
ビア用凹部11をシリコーン板5に形成する。ここで、
ビア用凹部成形板10には、厚みT3のビアパターンに
対応した開口部8aが形成され、ビア用凹部成形板10
をマスクとしてブラスト処理BL3を行うことにより、
厚みT3のビアパターンに対応したビア用凹部11をシ
リコーン板5に形成することができる。Next, as shown in FIG. 2F, the recess forming plate 8 for wiring is removed, and the recess forming plate 10 for via is disposed on the silicone plate 5. Then, as shown in FIG. 2 (g), a blasting process BL3 is performed to form a via recess 11 having a depth T3 in the silicone plate 5. here,
An opening 8a corresponding to the via pattern having a thickness T3 is formed in the via recess forming plate 10, and the via recess forming plate 10 is formed.
By performing blasting process BL3 using
Via recesses 11 corresponding to via patterns having a thickness T3 can be formed in the silicone plate 5.
【0048】なお、上述した実施形態では、配線用凹部
7、9およびビア用凹部11をシリコーン板5に形成す
るために、ブラスト処理BL1〜BL3を用いる方法に
ついて説明したが、レーザ加工や研削加工などを用いて
もよい。In the above-described embodiment, the method of using the blasting processes BL1 to BL3 to form the wiring recesses 7 and 9 and the via recess 11 in the silicone plate 5 has been described. Or the like may be used.
【0049】次に、図3(a)に示すように、ビア用凹
部成形板10を除去し、配線用導電性ペースト12a、
12bおよびビア用導電性ペースト12cを配線用凹部
7、9およびビア用凹部11にそれぞれ充填する。これ
により、ビア用凹部成形板10内に導電性ペーストを充
填するだけで、厚みの異なる配線パターンおよびビアパ
ターンを一括して形成することができる。Next, as shown in FIG. 3A, the recess forming plate 10 for via is removed, and the conductive paste 12a for wiring is removed.
The wiring recesses 7 and 9 and the via recess 11 are filled with the conductive paste 12b and the via conductive paste 12c, respectively. Thus, wiring patterns and via patterns having different thicknesses can be collectively formed simply by filling the via recess forming plate 10 with the conductive paste.
【0050】次に、図3(b)に示すように、配線用導
電性ペースト12a、12bおよびビア用導電性ペース
ト12cが充填されたシリコーン板5を転写板13上に
押し付ける。そして、図3(c)に示すように、配線用
導電性ペースト12a、12bおよびビア用導電性ペー
スト12cを転写板13上に転写する。その後、80℃
に設定されたオーブンに30分間投入し、配線用導電性
ペースト12a、12bおよびビア用導電性ペースト1
2cを半硬化させる。Next, as shown in FIG. 3B, the silicone plate 5 filled with the wiring conductive pastes 12a and 12b and the via conductive paste 12c is pressed onto the transfer plate 13. Then, as shown in FIG. 3C, the wiring conductive pastes 12a and 12b and the via conductive paste 12c are transferred onto the transfer plate 13. Then 80 ° C
Is placed in an oven set for 30 minutes, and the wiring conductive pastes 12a and 12b and the via conductive paste 1
2c is semi-cured.
【0051】これにより、厚みT1の配線用導電性ペー
スト12a、厚みT2の配線用導電性ペースト12bお
よび厚みT3のビア用導電性ペースト12cを転写板1
3上に形成することができ、導電性ペーストをシリコー
ン板5に充填し、転写を行うだけで、厚みの異なる配線
パターンおよびビアパターンを転写板13上に一括して
形成することができる。Thus, the conductive paste 12 a for wiring having a thickness T 1, the conductive paste 12 b for wiring having a thickness T 2 and the conductive paste 12 c for via having a thickness T 3 are transferred to the transfer plate 1.
The wiring patterns and via patterns having different thicknesses can be collectively formed on the transfer plate 13 simply by filling the silicone plate 5 with the conductive paste and performing the transfer.
【0052】なお、転写板13としては、SUS(ステ
ンレス鋼)などの金属板やポリフェニレンサルファイド
などのフィルムを用いることができる。As the transfer plate 13, a metal plate such as SUS (stainless steel) or a film such as polyphenylene sulfide can be used.
【0053】また、配線用凹部7、9およびビア用凹部
11が形成されたシリコーン板5を一度作成すると、同
一のパターンに対しては、このシリコーン板5を何度も
再利用することができるため、製造工程の効率化を図る
ことができる。ここで、加工数が多く、配線用凹部7、
9およびビア用凹部11が形成されたシリコーン板5の
摩耗が激しい場合は、マスター凹板を作成し、そこから
複数の凹板を作成するようにしてもよい。Further, once the silicone plate 5 on which the wiring recesses 7 and 9 and the via recess 11 are formed is formed, the silicone plate 5 can be reused for the same pattern many times. Therefore, the efficiency of the manufacturing process can be improved. Here, the number of processing is large,
If the silicone plate 5 on which the recesses 9 and the via recesses 11 are formed is severely worn, a master recess may be created and a plurality of recesses may be created therefrom.
【0054】次に、図3(d)に示すように、カーテン
塗布法などを用いてエポキシ樹脂を転写板13上に塗布
することにより絶縁樹脂層14を形成し、60℃に設定
されたオーブンに30分間投入することにより絶縁樹脂
層14をBステージ化し、タックのない状態にする。こ
こで、配線用導電性ペースト12a、12bは、絶縁樹
脂層14により完全に覆われるとともに、ビア用導電性
ペースト12cは、その先端が絶縁樹脂層14から露出
されている。Next, as shown in FIG. 3D, an insulating resin layer 14 is formed by applying an epoxy resin on the transfer plate 13 using a curtain coating method or the like, and an oven set at 60 ° C. For 30 minutes to bring the insulating resin layer 14 into the B-stage, so that there is no tack. Here, the conductive pastes 12 a and 12 b for wiring are completely covered with the insulating resin layer 14, and the conductive paste 12 c for via is exposed at the tip from the insulating resin layer 14.
【0055】このように、図2(b)〜図3(d)の工
程により、図1の内層配線板ICに転写される前の上層
のビルドアップ層BDを生成することができる。As described above, the upper build-up layer BD before being transferred to the inner wiring board IC of FIG. 1 can be generated by the steps of FIGS. 2B to 3D.
【0056】一方、図2(b)〜図3(d)と同様の工
程を経ることにより、図3(e)に示すように、配線用
導電性ペースト12a´、12b´、ビア用導電性ペー
スト12c´および絶縁樹脂層14´を転写板13´上
に形成する。これにより、図1の内層配線板ICに転写
される前の下層のビルドアップ層BUを生成することが
できる。On the other hand, through the same steps as in FIGS. 2B to 3D, as shown in FIG. 3E, the conductive pastes 12a 'and 12b' for wiring and the conductive paste for via The paste 12c 'and the insulating resin layer 14' are formed on the transfer plate 13 '. Thus, the lower buildup layer BU before being transferred to the inner wiring board IC of FIG. 1 can be generated.
【0057】次に、図4(a)に示すように、配線用導
電性ペースト12a、12b、ビア用導電性ペースト1
2cおよび絶縁樹脂層14が形成された転写板13を内
層配線板ICの上面に配置するとともに、配線用導電性
ペースト12a´、12b´、ビア用導電性ペースト1
2c´および絶縁樹脂層14´が形成された転写板13
´を内層配線板ICの下面に配置する。Next, as shown in FIG. 4A, conductive pastes 12a and 12b for wiring, conductive paste 1 for via
2c and the transfer plate 13 on which the insulating resin layer 14 is formed are arranged on the upper surface of the inner wiring board IC, and the conductive pastes 12a 'and 12b' for wiring and the conductive paste 1 for via are provided.
Transfer plate 13 on which 2c 'and insulating resin layer 14' are formed
'Is arranged on the lower surface of the inner wiring board IC.
【0058】次に、図4(b)に示すように、これらの
転写板13、13´および内層配線板ICを加熱・加圧
下で積層することにより、配線用導電性ペースト12
a、12b、ビア用導電性ペースト12cおよび絶縁樹
脂層14を内層配線板ICの上面に転写するとともに、
配線用導電性ペースト12a´、12b´、ビア用導電
性ペースト12c´および絶縁樹脂層14´を内層配線
板ICの下面に転写し、内層配線板ICの上下面にビル
ドアップ層BU、BDを形成する。そして、図4(c)
に示すように、転写板13、13´を除去する。Next, as shown in FIG. 4B, the transfer plates 13, 13 'and the inner-layer wiring board IC are laminated under heat and pressure to form the conductive paste 12 for wiring.
a, 12b, the conductive paste for vias 12c and the insulating resin layer 14 are transferred onto the upper surface of the inner wiring board IC, and
The wiring conductive pastes 12a 'and 12b', the via conductive paste 12c 'and the insulating resin layer 14' are transferred to the lower surface of the inner wiring board IC, and the build-up layers BU and BD are transferred to the upper and lower surfaces of the inner wiring board IC. Form. Then, FIG.
Then, the transfer plates 13 and 13 'are removed as shown in FIG.
【0059】ここで、配線用導電性ペースト12a、1
2b、12a´、12b´は、内層配線板ICとの対向
面側が絶縁樹脂層14、14´で完全に覆われているの
で、配線用導電性ペースト12a、12b、12a´、
12b´を内層配線板IC上に積層させた場合において
も、内層銅箔回路2およびめっき層3と絶縁を取ること
ができる。また、ビア用導電性ペースト12c、12c
´は、内層配線板ICとの対向面側の先端が絶縁樹脂層
14、14´から露出されているので、ビア用導電性ペ
ーストペースト12c、12c´を内層配線板IC上に
積層させるだけで、層間接続を行うことができる。Here, the conductive pastes for wiring 12a, 1
2b, 12a 'and 12b' are completely covered with the insulating resin layers 14 and 14 'on the side facing the inner wiring board IC, so that the wiring conductive pastes 12a, 12b, 12a',
Even when 12b 'is laminated on the inner wiring board IC, it is possible to insulate the inner copper foil circuit 2 and the plating layer 3 from each other. In addition, the conductive paste for vias 12c, 12c
Since the front end on the side facing the inner-layer wiring board IC is exposed from the insulating resin layers 14 and 14 ′, it is only necessary to laminate the conductive paste for vias 12 c and 12 c ′ on the inner-layer wiring board IC. In addition, interlayer connection can be performed.
【0060】一方、配線用導電性ペースト12a、12
b、12a´、12b´およびビア用導電性ペースト1
2c、12c´の転写板13、13´側は転写板13、
13´と接しているので、配線用導電性ペースト12
a、12b、12a´、12b´およびビア用導電性ペ
ースト12c、12c´が絶縁樹脂層12´に埋め込ま
れている場合においても、転写板13、13´を除去す
ることにより、配線用導電性ペースト12a、12b、
12a´、12b´およびビア用導電性ペースト12
c、12c´の表面を露出させることができる。このた
め、ビアオンビア構造を容易に実現することが可能とな
るともに、ビアを小径化した場合においても、ビアラン
ドの剥離を抑制することができ、配線の信頼性を向上さ
せることが可能となる。On the other hand, the wiring conductive pastes 12a and 12a
b, 12a ', 12b' and conductive paste 1 for via
The transfer plates 13 and 13 'of 2c and 12c' are on the transfer plate 13,
13 'is in contact with the conductive paste 12 for wiring.
Even when the conductive pastes a, 12b, 12a ', 12b' and the conductive pastes 12c, 12c 'for vias are embedded in the insulating resin layer 12', by removing the transfer plates 13, 13 ', the conductive properties for wiring can be reduced. Pastes 12a, 12b,
12a ', 12b' and Via Conductive Paste 12
The surfaces of c and 12c 'can be exposed. For this reason, the via-on-via structure can be easily realized, and even when the diameter of the via is reduced, the peeling of the via land can be suppressed, and the reliability of the wiring can be improved.
【0061】このように、配線用導電性ペースト12
a、12bおよびビア用導電性ペースト12cを配線用
凹部7、9およびビア用凹部11に充填することによ
り、厚みの異なる配線パターンおよびビアパターンを容
易に形成することが可能となり、めっき処理や穴あけ加
工を各プリント基板ごとに行う必要がなくなることか
ら、ビルドアップ層BDの形成を容易に行うことが可能
となるとともに、プリント配線板の電気的特性を向上さ
せることが可能となる。As described above, the wiring conductive paste 12
Filling the wiring recesses 7 and 9 and the via recess 11 with the conductive paste 12a and the via conductive paste 12c makes it possible to easily form wiring patterns and via patterns having different thicknesses. Since it is not necessary to perform the processing for each printed circuit board, the build-up layer BD can be easily formed, and the electrical characteristics of the printed wiring board can be improved.
【0062】また、配線用凹部7、9およびビア用凹部
11に充填された配線用導電性ペースト12a、12b
およびビア用導電性ペースト12cは転写板13に転写
され、配線用凹部7、9およびビア用凹部11が形成さ
れたシリコーン板5を何度も繰り返して使用することが
可能となる。このため、配線用凹部7、9およびビア用
凹部11のパターン形成を一度行うだけで、各プリント
基板ごとにパターン形成を行うことなく、配線層の厚み
の異なる多層プリント基板を量産することができ、多層
プリント基板の製造工程を簡略化することができる。The wiring conductive pastes 12 a and 12 b filled in the wiring recesses 7 and 9 and the via recess 11.
The conductive paste 12c for vias is transferred to the transfer plate 13, so that the silicone plate 5 on which the concave portions 7, 9 for wiring and the concave portion 11 for via are formed can be used repeatedly. For this reason, it is possible to mass-produce multilayer printed boards having different thicknesses of the wiring layers without performing pattern formation for each printed board only by forming the patterns of the wiring recesses 7 and 9 and the via recess 11 once. In addition, the manufacturing process of the multilayer printed circuit board can be simplified.
【0063】また、配線用凹部7、9およびビア用凹部
11に充填された配線用導電性ペースト12a、12b
およびビア用導電性ペースト12cを一旦転写板13に
写し取ることにより、これらの配線用導電性ペースト1
2a、12bおよびビア用導電性ペースト12cを転写
板13の表面から突出させることができ、配線用導電性
ペースト12a、12bおよびビア用導電性ペースト1
2cの厚みの差を利用して、配線用導電性ペースト12
a、12bの絶縁を行うとともに、ビア用導電性ペース
ト12cの導通を取ることが可能となる。The wiring conductive pastes 12a and 12b filled in the wiring recesses 7 and 9 and the via recess 11 are formed.
The conductive paste 12c for vias is temporarily copied onto the transfer plate 13 so that the conductive paste 1
The conductive pastes 2a and 12b and the conductive paste for vias 12c can be projected from the surface of the transfer plate 13, and the conductive pastes for wiring 12a and 12b and the conductive paste for vias 1
The conductive paste 12 for wiring is formed by utilizing the difference in thickness of 2c.
a and 12b can be insulated and the conductive paste for via 12c can be conducted.
【0064】なお、上述した第1実施形態では、ビア用
導電性ペースト12c、12c´を内層配線板ICと電
気的に接続するために、ビア用導電性ペースト12c、
12c´の先端を絶縁樹脂層14、14´から露出させ
る方法について説明したが、ビア用導電性ペースト12
c、12c´が絶縁樹脂層14、14´で覆われていて
もよい。この場合、加熱加圧時に、ビア用導電性ペース
ト12c、12c´で絶縁樹脂層14、14´を押し退
けることにより、ビア用導電性ペースト12c、12c
´を内層配線板ICと電気的に接続することができる。In the first embodiment, in order to electrically connect the conductive pastes 12c and 12c 'for vias to the inner wiring board IC, the conductive paste 12c for vias is used.
The method of exposing the tip of 12c 'from the insulating resin layers 14 and 14' has been described.
c, 12c 'may be covered with the insulating resin layers 14, 14'. In this case, the via conductive pastes 12c, 12c 'are pushed away by the via conductive pastes 12c, 12c' during the heating and pressurization, thereby forming the via conductive pastes 12c, 12c.
'Can be electrically connected to the inner-layer wiring board IC.
【0065】また、絶縁樹脂層14、14´として、異
方性導電樹脂を用いるようにしてもよい。この場合、ビ
ア用導電性ペースト12c、12c´が異方性導電樹脂
で完全に埋め込まれている場合においても、配線用導電
性ペースト12a、12b、12a´、12b´とビア
用導電性ペースト12c、12c´との厚みの違いによ
り、ビア用導電性ペースト12c、12c´の部分にの
み導電性を持たせることができる。The insulating resin layers 14 and 14 ′ may be made of an anisotropic conductive resin. In this case, even when the via conductive pastes 12c and 12c 'are completely embedded with the anisotropic conductive resin, the wiring conductive pastes 12a, 12b, 12a' and 12b 'and the via conductive paste 12c are used. , 12c ', it is possible to impart conductivity only to the conductive paste for vias 12c, 12c'.
【0066】図5は、本発明の第2実施形態に係わるビ
ルドアップ配線板の製造工程を示す断面図である。図5
において、図2(a)〜図3(c)の工程を経た後、絶
縁樹脂シート15、15´を介して、配線用導電性ペー
スト12a、12b、12a´、12b´およびビア用
導電性ペースト12c、12c´が形成された転写板1
3、13´を内層配線板ICの上下面にそれぞれ配置す
る。FIG. 5 is a sectional view showing a manufacturing process of a build-up wiring board according to the second embodiment of the present invention. FIG.
2A to 3C, the wiring conductive pastes 12a, 12b, 12a ', 12b' and via conductive paste are passed through the insulating resin sheets 15, 15 '. Transfer plate 1 on which 12c and 12c 'are formed
3, 13 'are arranged on the upper and lower surfaces of the inner wiring board IC, respectively.
【0067】そして、これらの転写板13、13´およ
び内層配線板ICを絶縁樹脂シート15、15´を介し
て加熱・加圧下で積層することにより、配線用導電性ペ
ースト12a、12bおよびビア用導電性ペースト12
cを絶縁樹脂シート15を介して内層配線板ICの上面
に転写するとともに、配線用導電性ペースト12a´、
12b´およびビア用導電性ペースト12c´を絶縁樹
脂シート15´を介して内層配線板ICの下面に転写
し、内層配線板ICの上下面にビルドアップ層BU、B
Dを形成する。The transfer plates 13, 13 'and the inner wiring board IC are laminated under heat and pressure via insulating resin sheets 15, 15' to form conductive pastes 12a, 12b for wiring and vias for via. Conductive paste 12
c is transferred onto the upper surface of the inner wiring board IC via the insulating resin sheet 15, and the conductive paste 12a '
12b 'and the conductive paste for via 12c' are transferred to the lower surface of the inner wiring board IC via the insulating resin sheet 15 ', and the build-up layers BU, B are formed on the upper and lower surfaces of the inner wiring board IC.
Form D.
【0068】この際、ビア用導電性ペースト12c、1
2c´で絶縁樹脂シート15、15´を貫通させ、ビア
用導電性ペースト12c、12c´を内層配線板ICの
内層銅箔回路2と電気的に接続する。これにより、転写
板13、13´に樹脂を塗布し、タックフリー化する工
程を経ることなく、ビルドアップ層BU、BDを形成す
ることができ、さらなる工数の削減が可能となる。At this time, the conductive paste for via 12c, 1
The insulating resin sheets 15 and 15 'are penetrated by 2c', and the conductive pastes 12c and 12c 'for vias are electrically connected to the inner copper foil circuit 2 of the inner wiring board IC. This makes it possible to form the build-up layers BU and BD without applying a resin to the transfer plates 13 and 13 ′ and performing a tack-free process, thereby further reducing the number of steps.
【0069】なお、上述した第2実施形態では、ビア用
導電性ペースト12c、12c´を内層配線板ICと電
気的に接続するために、ビア用導電性ペースト12c、
12c´で絶縁樹脂シート15、15´を貫通させる方
法について説明した。ここで、絶縁樹脂シート15、1
5´として、異方性導電シートを用いるようにしてもよ
い。この場合、ビア用導電性ペースト12c、12c´
で異方性導電シートを貫通させる必要がなく、配線用導
電性ペースト12a、12b、12a´、12b´とビ
ア用導電性ペースト12c、12c´との厚みの違いに
より、ビア用導電性ペースト12c、12c´の部分に
のみ導電性を持たせることができる。In the second embodiment, the conductive paste for vias 12c, 12c 'is electrically connected to the inner-layer wiring board IC, so that the conductive paste for vias 12c, 12c'
The method of penetrating the insulating resin sheets 15 and 15 'has been described in 12c'. Here, the insulating resin sheets 15, 1
As 5 ', an anisotropic conductive sheet may be used. In this case, the via conductive pastes 12c, 12c '
It is not necessary to penetrate the anisotropic conductive sheet, and the conductive paste for via 12c, 12c, 12c 'and the conductive paste for via 12c, 12c' due to the difference in thickness between the conductive paste for via 12c, 12c ' , 12c 'can be made conductive.
【0070】また、上述した実施形態では、3段堀を例
に取って説明したが、この段数は何段でもよい。Further, in the above-described embodiment, the description has been made by taking a three-step moat as an example, but the number of steps may be any number.
【0071】[0071]
【発明の効果】以上説明したように、本発明によれば、
配線およびビアを転写によって形成することにより、厚
みの異なる配線およびビアを一括して形成することがで
き、ビルドアップ配線板の製造工程を簡易化することが
可能となるとともに、ビルドアップ配線板の電気的特性
を向上させることが可能となる。As described above, according to the present invention,
By forming the wirings and vias by transfer, wirings and vias having different thicknesses can be collectively formed, and the manufacturing process of the build-up wiring board can be simplified. The electric characteristics can be improved.
【図1】本発明の一実施形態に係わるビルドアップ配線
板の構成を示す断面図である。FIG. 1 is a cross-sectional view illustrating a configuration of a build-up wiring board according to an embodiment of the present invention.
【図2】本発明の第1実施形態に係わるビルドアップ配
線板の製造工程を示す断面図である。FIG. 2 is a cross-sectional view illustrating a process of manufacturing the build-up wiring board according to the first embodiment of the present invention.
【図3】本発明の第1実施形態に係わるビルドアップ配
線板の製造工程を示す断面図である。FIG. 3 is a cross-sectional view illustrating a manufacturing process of the build-up wiring board according to the first embodiment of the present invention.
【図4】本発明の第1実施形態に係わるビルドアップ配
線板の製造工程を示す断面図である。FIG. 4 is a cross-sectional view illustrating a manufacturing process of the build-up wiring board according to the first embodiment of the present invention.
【図5】本発明の第2実施形態に係わるビルドアップ配
線板の製造工程を示す断面図である。FIG. 5 is a cross-sectional view illustrating a manufacturing process of a build-up wiring board according to a second embodiment of the present invention.
BU 内層配線板 BU、BD ビルドアップ層 1 内層絶縁基板 2 内層銅箔回路 3 めっき層 4 貫通穴埋めペースト 5 シリコーン板 6、8 配線用凹部成形板 7、9 配線用凹部 10 ビア用凹部成形板 11 ビア用凹部 12a、12a´、12b、12b´ 配線用導電性ペ
ースト 12c、12c´ ビア用導電性ペースト 13、13´ 転写板 14、14´ 絶縁樹脂層 15、15´ 絶縁樹脂シートBU Inner layer wiring board BU, BD Build-up layer 1 Inner layer insulating substrate 2 Inner layer copper foil circuit 3 Plating layer 4 Paste to fill through hole 5 Silicone plate 6, 8 Wiring recess forming plate 7, 9 Wiring recess 10 Via recess forming plate 11 Via recess 12a, 12a ', 12b, 12b' Wiring conductive paste 12c, 12c 'Via conductive paste 13, 13' Transfer plate 14, 14 'Insulating resin layer 15, 15' Insulating resin sheet
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E338 AA02 AA03 CD05 EE11 EE31 5E343 AA02 AA12 BB08 BB14 BB21 BB72 DD02 DD56 DD64 ER49 ER52 FF02 FF08 GG06 GG11 GG13 5E346 AA06 AA12 AA15 AA22 AA32 AA43 AA51 BB15 CC31 DD13 DD34 DD45 EE32 EE35 FF18 GG14 GG15 GG19 GG28 HH01 HH32 ──────────────────────────────────────────────────続 き Continuing on the front page F term (reference) 5E338 AA02 AA03 CD05 EE11 EE31 5E343 AA02 AA12 BB08 BB14 BB21 BB72 DD02 DD56 DD64 ER49 ER52 FF02 FF08 GG06 GG11 GG13 5E346 AA06 AA12 AA15 DD32 DD31 FF18 GG14 GG15 GG19 GG28 HH01 HH32
Claims (8)
びビアパターンが埋め込まれた絶縁性樹脂層を転写板上
に形成する工程と、 前記配線パターンおよびビアパターンが埋め込まれた絶
縁性樹脂層を内層配線層上に転写することにより、ビル
ドアップ層を形成する工程とを備えることを特徴とする
ビルドアップ配線板の製造方法。A step of forming, on a transfer plate, an insulating resin layer in which a wiring pattern and a via pattern having at least two thicknesses are embedded; and forming an insulating resin layer in which the wiring pattern and the via pattern are embedded in an inner layer. Forming a build-up layer by transferring onto a wiring layer.
びビアパターンに対応した多段堀加工された凹板に導電
性ペーストを充填する工程と、 前記凹板に充填された導電性ペーストを転写板上に転写
する工程と、 前記導電性ペーストが転写された転写板上に絶縁性樹脂
層を形成する工程と、 前記導電性ペーストおよび絶縁性樹脂層が形成された転
写板を下層配線層上に貼り合わせることにより、前記導
電性ペーストおよび前記絶縁性樹脂を前記下層配線層上
に転写する工程と、 前記転写板を前記下層配線層から除去する工程とを備え
ることを特徴とするビルドアップ配線板の製造方法。2. A step of filling a conductive plate into a multi-stage excavated concave plate corresponding to a wiring pattern and a via pattern having a thickness of 2 or more, and applying the conductive paste filled in the concave plate to a transfer plate. Transferring the conductive paste to the transfer plate; and forming an insulating resin layer on the transfer plate to which the conductive paste has been transferred; and pasting the transfer plate having the conductive paste and the insulating resin layer formed on the lower wiring layer. Combining the conductive paste and the insulating resin onto the lower wiring layer; and removing the transfer plate from the lower wiring layer. Production method.
びビアパターンを転写板上に形成する工程と、 前記転写板上に形成された配線パターンおよびビアパタ
ーンを絶縁層を介して転写することにより、ビルドアッ
プ層を形成する工程とを備えることを特徴とするビルド
アップ配線板の製造方法。Forming a wiring pattern and a via pattern having two or more thicknesses on a transfer plate; and transferring the wiring pattern and the via pattern formed on the transfer plate via an insulating layer. Forming a build-up layer.
びビアパターンに対応した多段堀加工された凹板に導電
性ペーストを充填する工程と、 前記凹板に充填された導電性ペーストを転写板上に転写
する工程と、 前記導電性ペーストが転写された転写板を絶縁性樹脂シ
ートを介して下層配線層上に貼り合わせ、前記配線パタ
ーンに対応する導電性ペーストを前記絶縁性樹脂シート
に転写するとともに、前記ビアパターンに対応する導電
性ペーストで前記絶縁性樹脂シートを貫通させる工程
と、 前記転写板を前記下層配線層から除去する工程とを備え
ることを特徴とするビルドアップ配線板の製造方法。4. A step of filling a conductive plate into a multi-stage excavated concave plate corresponding to a wiring pattern and a via pattern having two or more thicknesses, and applying the conductive paste filled in the concave plate to a transfer plate. Transferring the conductive paste onto the lower wiring layer via an insulating resin sheet, and transferring the conductive paste corresponding to the wiring pattern to the insulating resin sheet. And a step of penetrating the insulating resin sheet with a conductive paste corresponding to the via pattern, and a step of removing the transfer plate from the lower wiring layer. .
するマスクを介して第1のブラスト処理を行う工程と、 第2の厚みを有する配線パターンに対応する開口部を有
するマスクを介して第2のブラスト処理を行う工程と、 ビアパターンに対応する開口部を有するマスクを介して
第3のブラスト処理を行う工程とを備えることを特徴と
する請求項2または4記載のビルドアップ配線板の製造
方法。5. The step of performing a first blasting process through a mask having an opening corresponding to a wiring pattern having a first thickness, and the step of performing multi-stage moat processing. A step of performing a second blast process through a mask having an opening corresponding to the via pattern, and a step of performing a third blast process through a mask having an opening corresponding to the via pattern. 5. The method for manufacturing a build-up wiring board according to 2 or 4.
びビアパターンが形成された導電性ペーストを絶縁層を
介して転写することにより、ビルドアップ層が形成され
ていることを特徴とするビルドアップ配線板。6. A build-up wiring, wherein a build-up layer is formed by transferring, via an insulating layer, a conductive paste on which a wiring pattern and a via pattern having two or more thicknesses are formed. Board.
前記絶縁層内に埋め込まれ、前記配線パターンおよびビ
アパターンの表面が前記絶縁層の表面と一致しているこ
とを特徴とする請求項6記載のビルドアップ配線板。7. The build according to claim 6, wherein the wiring pattern and the via pattern are embedded in the insulating layer, and the surfaces of the wiring pattern and the via pattern coincide with the surface of the insulating layer. Up wiring board.
層に形成されていることを特徴とするプリント配線板。8. A printed wiring board, wherein wiring patterns having different thicknesses are formed in the same layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001065455A JP2002271020A (en) | 2001-03-08 | 2001-03-08 | Printed wiring board, and built-up wiring board and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001065455A JP2002271020A (en) | 2001-03-08 | 2001-03-08 | Printed wiring board, and built-up wiring board and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002271020A true JP2002271020A (en) | 2002-09-20 |
Family
ID=18924102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001065455A Withdrawn JP2002271020A (en) | 2001-03-08 | 2001-03-08 | Printed wiring board, and built-up wiring board and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002271020A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005322769A (en) * | 2004-05-10 | 2005-11-17 | Shinko Electric Ind Co Ltd | Method of manufacturing electronic component mounting structure |
JP2006032658A (en) * | 2004-07-16 | 2006-02-02 | Toppan Printing Co Ltd | Manufacturing method of multilayer wiring board with built-in capacitor |
KR100796981B1 (en) | 2006-10-19 | 2008-01-22 | 삼성전기주식회사 | Method for manufacturing printed circuit board |
JP2011091308A (en) * | 2009-10-26 | 2011-05-06 | Denso Corp | Printed wiring board |
-
2001
- 2001-03-08 JP JP2001065455A patent/JP2002271020A/en not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005322769A (en) * | 2004-05-10 | 2005-11-17 | Shinko Electric Ind Co Ltd | Method of manufacturing electronic component mounting structure |
JP4541753B2 (en) * | 2004-05-10 | 2010-09-08 | 新光電気工業株式会社 | Manufacturing method of electronic component mounting structure |
JP2006032658A (en) * | 2004-07-16 | 2006-02-02 | Toppan Printing Co Ltd | Manufacturing method of multilayer wiring board with built-in capacitor |
JP4501570B2 (en) * | 2004-07-16 | 2010-07-14 | 凸版印刷株式会社 | Manufacturing method of multilayer wiring board with built-in capacitor |
KR100796981B1 (en) | 2006-10-19 | 2008-01-22 | 삼성전기주식회사 | Method for manufacturing printed circuit board |
JP2011091308A (en) * | 2009-10-26 | 2011-05-06 | Denso Corp | Printed wiring board |
CN102056403A (en) * | 2009-10-26 | 2011-05-11 | 株式会社电装 | Printed wiring board |
US8426747B2 (en) | 2009-10-26 | 2013-04-23 | Denso Corporation | Printed wiring board |
CN102056403B (en) * | 2009-10-26 | 2013-09-04 | 株式会社电装 | Printed wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6195882B1 (en) | Method for producing printed wiring boards | |
JP2003031952A (en) | Core substrate and multilayer circuit board using the same | |
JP2007081409A (en) | Printed circuit board having fine pattern and method for manufacturing the same | |
JP6795137B2 (en) | Manufacturing method of printed circuit board with built-in electronic elements | |
KR101811940B1 (en) | Manufacture method of a multilayer circuit board formed with a fine via | |
JP2007288022A (en) | Multilayer printed wiring board and its manufacturing method | |
JP2008078343A (en) | Printed wiring board and its manufacturing method | |
TW201444440A (en) | Printed circuit board and fabricating method thereof | |
KR102046006B1 (en) | High-current transfer methods utilizing the printed circuit board | |
JP2002043753A (en) | Manufacturing method of multilayer printed circuit board | |
KR100999922B1 (en) | Printed circuit board and method of manufacturing the same | |
JP2002271020A (en) | Printed wiring board, and built-up wiring board and its manufacturing method | |
JP2009170911A (en) | Printed circuit board, and manufacturing method thereof | |
JP2002252463A (en) | Build-up wiring board and its manufacturing method | |
KR100704920B1 (en) | Pcb and it's manufacturing method used bump board | |
JP2000269647A (en) | Single-side circuit board, multilayer printed wiring board and manufacture thereof | |
JP2005238520A (en) | Prepreg and multilayered printed wiring board | |
JP2013187458A (en) | Method for manufacturing multilayer printed wiring board and multilayer printed wiring board | |
JP2010129997A (en) | Printed-circuit board with embedded pattern, and its manufacturing method | |
JP4802402B2 (en) | High-density multilayer build-up wiring board and manufacturing method thereof | |
KR101089923B1 (en) | Manufacturing method of printed circuit board | |
JP2002185139A (en) | Printed wiring board and its manufacturing method | |
JP2000216521A (en) | Manufacture of wiring board and wiring board using the same | |
JPH1168316A (en) | Manufacture of printed wiring board | |
JP2002141637A (en) | Printed-wiring board and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080513 |