JP2002123192A - 電気光学装置及びその製造方法 - Google Patents
電気光学装置及びその製造方法Info
- Publication number
- JP2002123192A JP2002123192A JP2000318543A JP2000318543A JP2002123192A JP 2002123192 A JP2002123192 A JP 2002123192A JP 2000318543 A JP2000318543 A JP 2000318543A JP 2000318543 A JP2000318543 A JP 2000318543A JP 2002123192 A JP2002123192 A JP 2002123192A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electro
- optical device
- electrode
- scanning line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
単純な積層構造を採用しつつ、耐光性を高め且つ蓄積容
量を効率良く作り込む。 【解決手段】 電気光学装置は、TFTアレイ基板(1
0)上に、画素電極(9a)と、これに接続されたTF
T(30)と、TFTに接続された走査線(3a)と、
走査線と同一層からなる容量線(300)と、容量線及
び走査線上に積層された層間絶縁膜(41)と、この層
間絶縁膜上に積層された中間導電層(80)とを備え
る。中間導電層は、遮光性の導電膜からなり、容量線の
一部である第1容量電極に層間絶縁膜を介して対向する
第2容量電極を含むと共に走査線を少なくとも部分的に
層間絶縁膜を介して上方から覆う遮光部を含む。層間絶
縁膜は、第1容量電極と第2容量電極との間における膜
厚が、走査線と遮光部との間における膜厚より薄く形成
されている。
Description
クス駆動方式の電気光学装置の技術分野に属し、特に画
素電極に書き込まれた電位を保持するための蓄積容量
と、画素スイッチング用の薄膜トランジスタ(Thin Fil
m Transistor:以下適宜、TFTと称す)とを、基板上
の積層構造中に備えた形式の電気光学装置及びその製造
方法の技術分野に属する。
気光学装置では、画像表示領域内において、走査線、デ
ータ線、容量線等の各種配線や画素スイッチング用のT
FT等が配置される領域における光抜けを防止するため
に、この領域にストライプ状又は格子状の遮光膜を形成
することにより或いはこれに代えて又は加えて各種配線
等を遮光膜から構成することにより、格子状の各画素の
非開口領域を規定している。また、この種の電気光学装
置では、各画素に設けられたTFTのチャネル領域に入
射光が照射されると光による励起で電流(光リーク電
流)が発生してTFTの特性が変化する。特に、プロジ
ェクタのライトバルブ用の電気光学装置の場合には、入
射光の強度が高いため、TFTのチャネル領域やその周
辺領域に対する入射光の遮光を行うことは重要となる。
そこで従来は、対向基板に設けられた各画素の非開口領
域を規定する遮光膜により、或いはTFTの上方を通過
すると共にAl(アルミニウム)等の遮光性のデータ線
等により、係るチャネル領域やその周辺領域を遮光する
ように構成されている。
般に、TFTのゲート電極に走査線を介して走査信号が
供給されると、TFTはオン状態とされ、データ線を介
して供給される画像信号が当該TFTのソース−ドレイ
ン間を介して画素電極に供給される。このような画像信
号の供給は、各TFTを介して画素電極毎に極めて短時
間しか行われないので、TFTを介して供給される画像
信号の電圧を、このオン状態とされた時間よりも遥かに
長時間に亘って保持するために、各画素電極には液晶容
量と並列に蓄積容量が付加されるのが一般的である。
極とTFTとの層間距離が長い場合に、両者間を小径の
一つのコンタクトホールで接続する技術的困難性を回避
するために、両者間に島状の中継層を設け、この中継層
を介して二つの小径のコンタクトホールにより両者間を
接続する技術も開発されている。特に、近年の表示画像
の高品位化という一般的要請に沿うべく電気光学装置の
高精細化或いは画素ピッチの微細化を図るに連れて、こ
のような中継層の存在が重要視されてきている。
コントラスト比、精細度等を向上させる各種技術の導入
に伴って、TFTアレイ基板上に積層される導電膜の数
や層間絶縁膜の数は増加してきており、基板上に構築さ
れる積層構造は複雑化の一途を辿っている。
積層構造及び製造プロセスは、装置の小型軽量化、装置
の信頼性向上、コスト削減等の各種観点から、単純な方
が根本的に優れている。このため、例えば上述の如き蓄
積容量を構成する導電膜、TFTや走査線等を覆う遮光
膜、画素電極とTFTとを中継接続する中継層等の各種
導電膜のうち少なくとも二つを同一導電膜から構成した
り、或いは、このような導電膜を層間絶縁する絶縁膜を
同一絶縁膜から構成することで、積層構造中の導電膜の
総数の増加を抑制することが望まれる。
ば、例えば蓄積容量の誘電体膜は、蓄積容量を増大させ
るために薄くなければならない。他方で、TFTや走査
線とこれらを遮光する遮光膜との層間距離が余り小さい
と両者間に生じる寄生容量により、走査線の時定数が高
くなって信号遅延が生じたり、遮光膜の電位変動が走査
線上の信号に悪影響を及ぼすなどの不都合が生じる。ま
た、中継層は、TFTのドレインに直接接続され、その
電位は画素電極電位となって変動し、他方で、容量線は
固定電位とせねばならないなどの各種制約もある。これ
らの結果、遮光膜、蓄積容量、中継層等を構成する導電
膜や絶縁膜のいずれか二つ(或いはそれ以上)を同一膜
から構成して、基板上における積層構造の複雑化を避け
ることは、各種の不都合や制約から実際には非常に困難
である。
を向上させると共に蓄積容量を作り込むためには、導電
膜数の増加や積層構造の複雑化を招かざるを得ず、逆
に、導電膜数の増加や積層構造の複雑化を避けようとす
れば、耐光性や蓄積容量をある程度犠牲にして画像品位
を落とさざるを得ないという問題点がある。
であり、比較的単純な積層構造を採用しつつ耐光性に優
れ且つ蓄積容量を効率良く作り込むことが可能な電気光
学装置及びその製造方法を提供することを課題とする。
上記課題を解決するために、基板上に、画素電極と、該
画素電極に接続された薄膜トランジスタと、該薄膜トラ
ンジスタに接続された走査線と、該走査線と同一層から
なり前記画素電極に付加された蓄積容量の第1電極部
と、前記第1電極部及び前記走査線上に積層された層間
絶縁膜と、該層間絶縁膜上に積層されており前記第1電
極部に前記層間絶縁膜を介して対向する前記蓄積容量の
第2電極部を含むと共に前記走査線を少なくとも部分的
に前記層間絶縁膜を介して上方から覆う遮光部を含む中
間導電層とを備えており、前記層間絶縁膜は、前記第1
電極部と前記第2電極部との間における膜厚が前記走査
線と前記遮光部との間における膜厚より薄く形成されて
いる。
をこれに接続された薄膜トランジスタによりスイッチン
グ制御することにより、アクティブマトリクス駆動方式
による駆動を行なえる。そして、走査線は、中間導電層
の遮光部により、層間絶縁膜を介して上方から覆われて
いる。即ち、この部分における入射光に対する遮光性能
を、当該遮光部における光反射或いは光吸収により十分
高めることができる。従って、走査線に沿った方向につ
いての各画素の非開口領域を当該遮光部により規定する
ことができる。更に薄膜トランジスタのゲート電極を走
査線の一部から構成すれば、当該遮光部により、薄膜ト
ランジスタの少なくともチャネル領域を遮光でき、薄膜
トランジスタで光リーク電流が発生することによるトラ
ンジスタ特性の変化を低減できる。尚、このような遮光
機能を果たすべく中間導電層は、不透明或いは半透明の
遮光性の導電膜からなり、光を少なくとも部分的に反射
或いは吸収する性質を有する。
と中間導電層の第2電極部とが層間絶縁膜を介して対向
配置されており、層間絶縁膜が誘電体膜として機能し
て、蓄積容量が構築される。
は、係る蓄積容量の誘電体膜としての層間絶縁膜は、膜
に欠陥が生じない限りにおいて、薄い程よい。これに対
して、走査線と遮光部との間にある層間絶縁膜は、両者
間の寄生容量を低減する観点からは厚い程よい。従って
このような積層構造における層間絶縁膜の膜厚に対する
要求は、これら二つの観点からは相反するものとなり、
両方の要求を満たすのは困難である。しかるに本発明で
は、第1電極部と第2電極部との間における層間絶縁膜
部分の膜厚を、走査線と遮光部との間における層間絶縁
膜部分の膜厚より薄く形成することにより、これら二つ
の相反する要求を同時に満たすことが可能となる。即
ち、層間絶縁膜のうち蓄積容量の誘電体膜として機能す
る部分の膜厚を薄くすることで、蓄積容量を増大でき
る。同時に、層間絶縁膜のうち遮光部と走査線との間に
介在する部分の膜厚を、両者間の寄生容量が走査線に供
給される走査信号等へ及ぼす悪影響が殆ど又は実用上表
面化しない程度にまで厚くしつつ、第2電極部と同一の
中間導電層から成る遮光部により、走査線を覆うことが
できる。係る層間絶縁膜の厚い部分の膜厚及び薄い部分
の膜厚は夫々、実際の装置仕様に応じて設定されるが、
いずれにせよ、蓄積容量の誘電体膜としての機能を有す
る第1電極部と第2電極部との間における層間絶縁膜の
膜厚を相対的に薄くし、寄生容量を低減する機能を有す
る走査線と中間導電層との間における層間絶縁膜の膜厚
を相対的に厚くすることで、本発明の効果が発揮され
る。
域に、比較的大きな蓄積容量を作り込むことが可能とな
り、同時に、遮光部及び走査線間の寄生容量を低減しつ
つ、走査線及び走査線の一部からなるゲート電極下にあ
るチャネル領域を遮光部により確実に遮光可能となる。
しかもこれらの蓄積容量の第2電極部と遮光部とは、中
間導電層と同一膜からなり、蓄積容量の誘電体膜と遮光
部及び走査線間に介在する層間絶縁膜とは、同一膜から
なり且つ容量線の一部である第1電極部と走査線とは同
一膜からなるため、基板上における積層構造中の導電膜
数や絶縁膜数の増加が抑えられている。従って、基板上
における積層構造や製造プロセスの複雑化を避けつつ、
蓄積容量を増大すると同時に、走査線付近における光抜
けを低減し、更に薄膜トランジスタにおける光リーク電
流の低減により、最終的にはコントラスト比が高く高品
位の画像を表示可能となる。
中間導電層は、前記薄膜トランジスタと前記画素電極と
を中継接続する中継部を更に含む。
た第2電極部分及び遮光部に加えて、薄膜トランジスタ
と画素電極とを中継接続する中継部を更に含む。このよ
うに中継部を用いれば、薄膜トランジスタ及び画素電極
間の層間距離が長い場合に、両者間を一つのコンタクト
ホールで接続する技術的困難性を回避しつつ、両者間を
中継部を介して二つ或いは二つ以上のコンタクトホール
で接続可能となる。尚、本発明では、中間導電層からな
るこれら三つの部分は、全て相互に連続形成されて同一
電位とされてもよい。或いは、これら三つの部分のうち
いずれか一つが他の二つの部分から分断形成されてもよ
いし、これら三つの部分が全て相互に分断形成されても
よい。更に、中間導電層が中継部を含まない場合にも、
中間導電層からなるこれら二つの部分は、相互に連続形
成されて同一電位とされてもよいし、相互に分断形成さ
れてもよい。
記第1電極部は、前記走査線と並行に配置された容量線
の一部からなり、前記第2電極部は、前記画素電極に接
続された画素電位側容量電極からなる。
容量線とが並行に配置されており、容量線の一部からな
る第1電極部が、画素電位側容量電極たる第2電極部と
対向配置されて、蓄積容量が構築される。従って、走査
線及び遮光部間の寄生容量を抑制しつつ、走査線に沿っ
た平面領域に蓄積容量を構築できる。
記遮光部は、少なくとも前記走査線が前記薄膜トランジ
スタのゲート電極として機能する部分上に配置されてい
る。
ランジスタのゲート電極を上方から覆うことにより、少
なくともチャネル領域を遮光することができ、薄膜トラ
ンジスタにおける光リーク電流の発生を低減できる。
は、走査線のうちゲート電極として機能しない部分上に
も配置されてよいことは言うまでもなく、更に、ゲート
電極を、走査線と別途形成して走査線に画素毎に接続し
てもよい。
記中間導電層上に積層された他の層間絶縁膜と、該他の
層間絶縁膜上に積層されており前記走査線と交差し且つ
前記薄膜トランジスタに接続されたデータ線とを更に備
える。
夫々介して画像信号及び走査信号を薄膜トランジスタに
供給しつつ、画素電極を薄膜トランジスタによりスイッ
チング制御することで、アクティブマトリクス駆動方式
による駆動を行なえる。
に前記走査線に沿って伸びる第1部分と該第1部分から
折れ曲がって前記データ線に沿って伸びる第2部分とを
含む島状の平面形状を有するように構成してもよい。
面領域には、第1部分を遮光部とすることで走査線を遮
光可能となると共に第1部分を第2電極部とすること
で、蓄積容量を作り込むことが可能となる。しかも、デ
ータ線に沿った領域には、第2部分を第2電極部とする
ことで、蓄積容量を作り込むことが可能となる。従っ
て、蓄積容量を作り込む面積の増大により、当該蓄積容
量を増大できる。尚、このように相互に交差して伸びる
第1部及び第2部を含む中間導電層の平面形状は、より
具体的には、例えばT字型、L字型或いは十字型とな
る。
記中間導電層は、高融点金属を含む膜からなる。
らなる中間導電層により、遮光部を良好に機能させるこ
とができ、同時に第2電極部を良好に機能させることが
できる。高融点金属を含む膜としては、例えば、Ti
(チタン)、Cr(クロム)、W(タングステン)、T
a(タンタル)、Mo(モリブデン)、Pb(鉛)等の
高融点金属のうち少なくとも一つを含む、金属単体、合
金、金属シリサイド、ポリシリサイド、これらを積層し
たもの等が挙げられる。また、このような中間導電層
は、単一層膜から構成してもよいし、高融点金属膜を含
む膜を少なくとも一膜含む多層膜から構成してもよい。
記中間導電層は、下側にシリコン膜が積層された多層膜
からなる。
多層膜のうち、下側に積層されたシリコン膜により、光
を吸収することで遮光性能を向上できる。特に、このよ
うなシリコン膜は下側に位置するため、基板の裏面反射
光や、複数の当該電気光学装置をライトバルブとして用
いた複板式のプロジェクタにおいて、他のライトバルブ
から出射されて合成光学系を突き抜けてくる投射光など
の戻り光を、少なくとも部分的に吸収除去することも可
能となる。更に、基板に対して斜めに入射した入射光が
当該電気光学装置の内面で反射されてなる内面反射光を
シリコン膜により少なくとも部分的に吸収除去すること
も可能となる。加えて、シリコン膜であれば、薄膜トラ
ンジスタの半導体層とのコンタクト抵抗を低くできる。
量線は、前記層間絶縁膜が薄く形成された領域に部分的
に配線されるように構成してもよい。
が第1電極を含んで成る場合に蓄積容量を増大可能であ
ることに加えて、容量線が形成された平面領域を平坦化
できる。従ってこの領域に形成された画素電極部分の平
坦化が図られ、この領域付近における液晶の配向不良等
の電気光学物質の動作不良を低減することも可能とな
る。
データ線は、前記層間絶縁膜が薄く形成された領域に部
分的に配線されるように構成してもよい。
れた平面領域を平坦化できる。従ってこの領域に形成さ
れた画素電極部分の平坦化が図られ、この領域付近にお
ける液晶の配向不良等の電気光学物質の動作不良を低減
することも可能となる。
記層間絶縁膜は、前記第1電極部と前記第2電極部との
間で薄く形成され且つ前記走査線と前記遮光部との間で
厚く形成された単一層膜からなる。
絶縁膜における膜厚を、第1電極部と前記第2電極部と
の間で薄く形成し、走査線と遮光部との間で厚く形成す
ることで、前述の如く蓄積容量の増大と走査線及び遮光
部間の寄生容量の低減とを同時に図ることが可能とな
る。
記層間絶縁膜は、前記第1電極部と前記第2電極部との
間で第1膜から形成され且つ前記走査線と前記遮光部と
の間で該第1膜及び第2膜から形成された多層膜からな
る。
容量の誘電体膜としての部分は、第1膜から形成される
ので、その厚みは、第1膜の膜厚となる。これに対し、
走査線及び遮光部間に介在する部分は、第1膜及び第2
膜から形成されるので、その厚みは、第1膜の膜厚と第
2膜の膜厚との合計膜厚となる。従って、比較的簡単な
構成により、前者を後者よりも薄くできる。
は、前記第1膜は、前記第2膜の下側に配置されている
ように構成してもよい。
て第1膜が露出した領域における層間絶縁膜を、蓄積容
量の誘電体膜としての部分とすればよいので、比較的簡
単な構成により、蓄積容量の誘電体膜としての部分を、
走査線及び遮光部間に介在する部分よりも薄くできる。
また、両者間の膜厚制御も比較的簡単に行なえる。
いてもよい。
は、前記第1膜は、窒化シリコン膜からなり、前記第2
膜は、酸化シリコン膜からなるように構成してもよい。
蓄積容量の誘電体膜となるが、窒化シリコン膜は、酸化
シリコン膜と比べて誘電率が高いため且つ緻密であり非
常に薄く形成可能であるので、蓄積容量を増大させる上
で有利である。また、走査線及び遮光部間に介在する部
分には、窒化シリコン膜に加えて酸化シリコン膜を形成
することで、層間絶縁膜を厚く構成できる。加えて、窒
化シリコン膜は、耐水性、耐湿性が高いため、半導体層
への水分や湿気の侵入を効果的に防止できる。これによ
り、半導体層及び当該電気光学装置の寿命を延ばすこと
も可能となる。
記課題を解決するために、上述した層間絶縁膜が単一層
膜からなる態様に係る本発明の電気光学装置を製造する
電気光学装置の製造方法であって、前記基板上に、前記
薄膜トランジスタ、前記走査線及び前記第1電極部を形
成する工程と、前記走査線及び前記第1電極部上に前記
層間絶縁膜を形成する工程と、前記層間絶縁膜上に前記
中間導電層を形成する工程と、前記中間導電層の上方に
前記画素電極を形成する工程とを備えており、前記層間
絶縁膜を形成する工程は、前記単一層膜に対するエッチ
ングの時間制御により前記第1電極部に重なる領域で前
記遮光部を薄く形成するエッチング工程を含む。
れば、層間絶縁膜を形成する工程に含まれるエッチング
工程で、単一層膜に対するエッチングの時間制御により
第1電極部に重なる領域で遮光部を薄く形成する。他
方、第2電極部が重ならない領域で層間絶縁膜をエッチ
ングしないことにより、走査線及び遮光部間に介在する
部分を厚く残す。従って、比較的容易に本発明の電気光
学装置を製造できる。
記課題を解決するために、上述した層間絶縁膜が第2膜
の下側に第1膜が配置された多層膜からなる態様に係る
本発明の電気光学装置を製造する電気光学装置の製造方
法であって、前記基板上に、前記薄膜トランジスタ、前
記走査線及び前記第1電極部を形成する工程と、前記走
査線及び前記第1電極部上に前記層間絶縁膜を形成する
工程と、前記層間絶縁膜上に前記中間導電層を形成する
工程と、前記中間導電層の上方に前記画素電極を形成す
る工程とを備えており、前記層間絶縁膜を形成する工程
は、前記第1膜をエッチング選択比の高い膜から形成す
ると共に前記第2膜をエッチング選択比の低い膜から形
成して、前記第1電極部に重なる領域で前記第2膜をエ
ッチング除去すると共に前記第1膜を残すエッチング工
程を含む。
れば、層間絶縁膜を形成する工程に含まれるエッチング
工程で、第1膜をエッチング選択比の高い膜から形成す
ると共に第2膜をエッチング選択比の低い膜から形成し
て、第1電極部に重なる領域で、第2膜をエッチング除
去すると共に第1膜を残すことにより、第1電極部に重
なる領域で層間絶縁膜を薄く形成する。他方、第2電極
部が重ならない領域で第1膜及び第2膜をエッチングし
ないことにより、走査線及び遮光部間に介在する部分を
厚く残す。従って、特に第1膜が露出した際にエッチン
グを停止するのが容易であるため、薄い部分の膜厚制御
が簡単であり、比較的容易に本発明の電気光学装置を製
造できる。
に説明する実施の形態から明らかにされる。
基づいて説明する。以下の実施形態は、本発明の電気光
学装置を液晶装置に適用したものである。
置の画素部における構成について、図1から図3を参照
して説明する。図1は、電気光学装置の画像表示領域を
構成するマトリクス状に形成された複数の画素における
各種素子、配線等の等価回路である。図2は、データ
線、走査線、画素電極等が形成されたTFTアレイ基板
の相隣接する複数の画素群の平面図である。図3は、図
2のA−A’断面図である。尚、図3においては、各層
や各部材を図面上で認識可能な程度の大きさとするた
め、各層や各部材毎に縮尺を異ならしめてある。
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素には夫々、画素電極9aと当該画素電極
9aをスイッチング制御するためのTFT30とが形成
されており、画像信号が供給されるデータ線6aが当該
TFT30のソースに電気的に接続されている。データ
線6aに書き込む画像信号S1、S2、…、Snは、こ
の順に線順次に供給しても構わないし、相隣接する複数
のデータ線6a同士に対して、グループ毎に供給するよ
うにしても良い。また、TFT30のゲートに走査線3
aが電気的に接続されており、所定のタイミングで、走
査線3aにパルス的に走査信号G1、G2、…、Gm
を、この順に線順次で印加するように構成されている。
画素電極9aは、TFT30のドレインに電気的に接続
されており、スイッチング素子であるTFT30を一定
期間だけそのスイッチを閉じることにより、データ線6
aから供給される画像信号S1、S2、…、Snを所定
のタイミングで書き込む。画素電極9aを介して電気光
学物質の一例としての液晶に書き込まれた所定レベルの
画像信号S1、S2、…、Snは、対向基板(後述す
る)に形成された対向電極(後述する)との間で一定期
間保持される。液晶は、印加される電圧レベルにより分
子集合の配向や秩序が変化することにより、光を変調
し、階調表示を可能にする。ノーマリーホワイトモード
であれば、各画素の単位で印加された電圧に応じて入射
光に対する透過率が減少し、ノーマリーブラックモード
であれば、各画素の単位で印加された電圧に応じて入射
光に対する透過率が増加され、全体として電気光学装置
からは画像信号に応じたコントラストを持つ光が出射す
る。ここで、保持された画像信号がリークするのを防ぐ
ために、画素電極9aと対向電極との間に形成される液
晶容量と並列に蓄積容量70を付加する。蓄積容量70
は、容量線300の一部からなる固定電位側容量電極
と、TFT30のドレイン側及び画素電極に9aに接続
された画素電位側容量電極とを備える。
イ基板上には、マトリクス状に複数の透明な画素電極9
a(点線部9a’により輪郭が示されている)が設けら
れており、画素電極9aの縦横の境界に各々沿ってデー
タ線6a、走査線3a及び容量線300が設けられてい
る。
して例えばポリシリコン膜からなる半導体層1aのうち
後述のソース領域に電気接続されている。また、半導体
層1aのうち図中右下がりの細かい斜線領域で示したチ
ャネル領域1a’に対向するように走査線3aが配置さ
れており、走査線3aはゲート電極として機能する。こ
のように、走査線3aとデータ線6aとの交差する個所
には夫々、チャネル領域1a’に走査線3aがゲート電
極として対向配置された画素スイッチング用TFT30
が設けられている。
直線状に伸びる本線部と、データ線6aと交差する箇所
からデータ線6aに沿って図2中上方に突出した突出部
とを有する。
a及び容量線300の上方に第1層間絶縁膜41を介し
て積層された中間導電層80は、蓄積容量70の第2電
極部80a、画素電極9aと半導体層1aの高濃度ドレ
イン領域1eとを中継接続する中継部80b及び走査線
3aを上方から覆う遮光部80cを含んでなる。図2に
示すように平面的に見て、中間導電層80は、画素毎に
TFT30から右側に走査線3a及び容量線300に沿
って伸びると共にTFT30から上下に伸びる(下側
は、下方のコンタクトホール5の手前まで伸びており、
上側は、隣接するTFT30のコンタクトホール5の手
前まで伸びる)左に倒れた略T字型をしている。
して形成される第1層間絶縁膜41は、図2中右上がり
の粗い斜線領域で示した薄膜化領域41sにおいて薄膜
化されており、当該薄膜化領域41s上における中間導
電層80が、第2電極部80a及び中継部80bとされ
ている。逆に、薄膜化されていない領域上における中間
導電層80が、走査線3aを上方から覆う遮光部80c
とされている。
された画素電位側容量電極として、薄膜化された第1層
間絶縁膜41を誘電体膜として介して、容量線300の
一部からなる固定電位側容量電極と対向配置される。こ
れにより、蓄積容量70のうちの第1蓄積容量70−1
が構築されている。ここでは特に、第1層間絶縁膜41
の薄膜化の度合いに応じて、第1蓄積容量70−1の容
量値を増大できる。
度ドレイン領域1eから延設された半導体層1aからな
る他の画素電位側容量電極としての第3電極部1fを備
えており、第3電極部1fと容量線300の一部からな
る固定電位側容量電極(第1電極部)とが、誘電体膜と
してTFT30のゲート絶縁膜と同一膜からなる絶縁薄
膜2を介して対向配置されることにより蓄積容量70の
うちの第2蓄積容量70−2が構築されている。即ち、
本実施形態では、蓄積容量70は、複数の並列接続され
た蓄積容量がTFTアレイ基板10に垂直な方向に立体
的に積み上げられた構造を有しており、容量線300の
一部からなる固定電位側容量電極(第1電極部)の上側
に第1蓄積容量70−1が構築され且つ容量線300の
一部からなる固定電位側容量電極(第1電極部)の下側
に第2蓄積容量70−2が構築されている。
レイン領域1eにコンタクトホール8aを介して接続さ
れ且つコンタクトホール8bを介して画素電極9aに接
続されている。即ち、画素電極9aは、中継部80bを
中継して半導体層1aの高濃度ドレイン領域1dに電気
接続されている。このように中継部80bを利用すれ
ば、画素電極9a及び半導体層1a間の層間距離が例え
ば2000nm程度に長くても、両者間を一つのコンタ
クトホールで接続する技術的困難性を回避しつつ比較的
小径の二つ以上の直列なコンタクトホール8a及び8b
で両者間を良好に接続でき、画素開口率を高めること可
能となり、更にコンタクトホール開孔時におけるエッチ
ングの突き抜け防止にも役立つ。
0を、第1層間絶縁膜41を介して上方から覆うことに
より、走査線3aに沿った各画素の非開口領域を規定す
ると共に、TFT30のチャネル領域1a’及びその周
辺を遮光する。これにより、光リーク電流の発生によっ
てTFT30の特性が変化するのを防止している。ここ
では特に、第1層間絶縁膜41の膜厚に応じて、走査線
3a及び遮光部80c間の寄生容量の増大を抑制でき
る。
間絶線膜41は、多層膜からなり、より具体的には、窒
化シリコン膜41aと酸化シリコン膜41bとを含んで
なる。このうち窒化シリコン膜41aは、例えば200
nm以下程度に薄い膜であり、酸化シリコン膜41b
は、例えば300nm以上程度に厚い膜である。そし
て、図2に示した薄膜化領域41sにおける第1層間絶
縁膜41は、窒化シリコン膜41aのみからなること
で、その膜厚は、窒化シリコン膜41aの膜厚とされ
る。他方、薄膜化されていない領域における第1層間絶
縁膜41は、窒化シリコン膜41aと酸化シリコン膜4
1bとからなることで、その膜厚は、窒化シリコン膜4
1aと酸化シリコン膜41bとの合計膜厚とされる。し
たがって、第1蓄積容量70−1の誘電体膜として機能
する薄膜化された層間絶縁膜41部分である窒化シリコ
ン膜41aは、誘電率が高く薄い膜から構成される。第
1蓄積容量70−1を増大させる観点からは、膜の信頼
性が十分に得られる限りにおいて薄い程良い。これらの
窒化シリコン膜41a及び酸化シリコン膜41bの膜厚
は夫々、実際の装置仕様に応じて適宜設定すればよい
が、いずれにせよ、第1蓄積容量70−1の誘電体膜と
しての機能を有する部分の膜厚を相対的に薄くし、走査
線3a及び遮光部80c間の寄生容量を低減する機能を
有する両者間における部分の膜厚を相対的に厚くする。
ば、酸化シリコン膜41bと比べて誘電率が高く且つ緻
密であり非常に薄く形成可能である窒化シリコン膜41
aが、第1蓄積容量70−1の誘電体膜となるので、第
1蓄積容量70−1を増大させる上で非常に有利であ
る。加えて、窒化シリコン膜41aは、耐水性及び耐湿
性が高いため、半導体層1aへの水分や湿気の侵入を効
果的に防止できる。これにより、電気光学装置の連続通
電時の信頼性を大幅に向上させることができる。但し、
このような第1蓄積容量70−1の誘電体膜として機能
する薄膜化された第1層間絶縁膜41部分を、HTO
膜、LTO膜等の酸化シリコン膜から構成することも可
能である。
中継部80b及び遮光部80cを含む中間導電層80
は、遮光性の導電膜からなる。即ち、中間導電層80
は、第2電極部80a及び中継部80bとして必要な導
電性を備えると共に遮光部80cとして必要な遮光性を
備える。例えば、中間導電層80は、不透明或いは半透
明の遮光性の導電膜からなり、光を少なくとも部分的に
反射或いは吸収する性質を有する。尚、第2電極部80
aや中継部80bの領域においても、遮光膜として機能
することは言うまでもない。
板10上におけるTFT30の下側には、下側遮光膜1
1aが格子状に設けられている。
中間導電層80は夫々、好ましくは、例えばTi、C
r、W、Ta、Mo、Pb等の高融点金属のうちの少な
くとも一つを含む、金属単体、合金、金属シリサイド、
ポリシリサイド、これらを積層した不透明な導電膜等か
らなる。或いは、光吸収性のシリコン膜などの半透過膜
等からなる。
を走査線3aに沿った方向について遮光部80c或いは
下側遮光膜11aで規定することにより、対向基板20
上の遮光膜を少なくとも部分的に省略できる。これによ
り、両基板の貼り合わせ精度等によらずに透過率のばら
つきが大幅に低減されており装置信頼性の高い電気光学
装置を製造できる。
は、コンタクトホール5を介して半導体層1aの高濃度
ソース領域1dに電気的に接続されているが、データ線
6aと高濃度ソース領域1dとの間に島状の中継部を設
け、これを中継して二つのコンタクトホールで両者間を
接続することも可能である。係る中継部としては、中間
導電層80と同一膜から同時形成してもよいし、或いは
異なる導電膜から別途形成してもよい。
が配置された画像表示領域からその周囲に延設され、定
電位源と電気的に接続されて、固定電位とされる。係る
定電位源としては、TFT30を駆動するための走査信
号を走査線3aに供給するための走査線駆動回路(後述
する)や画像信号をデータ線6aに供給するサンプリン
グ回路を制御するデータ線駆動回路(後述する)に供給
される正電源や負電源の定電位源でもよいし、対向基板
20の対向電極21に供給される定電位でも構わない。
更に、下側遮光膜11aについても、その電位変動がT
FT30に対して悪影響を及ぼすことを避けるために、
容量線300と同様に、画像表示領域からその周囲に延
設して定電位源に接続するとよい。
FTアレイ基板10と、これに対向配置される透明な対
向基板20とを備えている。TFTアレイ基板10は、
例えば石英基板、ガラス基板、シリコン基板からなり、
対向基板20は、例えばガラス基板や石英基板からな
る。
が設けられており、その上側には、ラビング処理等の所
定の配向処理が施された配向膜16が設けられている。
画素電極9aは例えば、ITO(Indium Tin Oxide)膜
などの透明導電性膜からなる。また配向膜16は例え
ば、ポリイミド膜などの有機膜からなる。
て対向電極21が設けられており、その下側には、ラビ
ング処理等の所定の配向処理が施された配向膜22が設
けられている。対向電極21は例えば、ITO膜などの
透明導電性膜からなる。また配向膜22は、ポリイミド
膜などの有機膜からなる。
状の遮光膜を設けるようにしてもよい。このような構成
を採ることで、前述の如く走査線3aやTFT30を上
方から覆う中間導電層80及びデータ線6aと共に、当
該対向基板20上の遮光膜により、対向基板20側から
の入射光がチャネル領域1a’や低濃度ソース領域1b
及び低濃度ドレイン領域1cに侵入するのを、より確実
に阻止できる。更に、このような対向基板20上の遮光
膜は、少なくとも入射光が照射される面を高反射な膜で
形成することにより、電気光学装置の温度上昇を防ぐ働
きをする。尚、このように対向基板20上の遮光膜は好
ましくは、平面的に見て容量線300とデータ線6aと
からなる遮光層の内側に位置するように形成する。これ
により、対向基板20上の遮光膜により、各画素の開口
率を低めることなく、このような遮光及び温度上昇防止
の効果が得られる。
向電極21とが対面するように配置されたTFTアレイ
基板10と対向基板20との間には、後述のシール材に
より囲まれた空間に電気光学物質の一例である液晶が封
入され、液晶層50が形成される。液晶層50は、画素
電極9aからの電界が印加されていない状態で配向膜1
6及び22により所定の配向状態をとる。液晶層50
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。シール材は、TFTアレイ基板10及
び対向基板20をそれらの周辺で貼り合わせるための、
例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であ
り、両基板間の距離を所定値とするためのグラスファイ
バー或いはガラスビーズ等のギャップ材が混入されてい
る。
には、下地絶縁膜12が設けられている。下地絶縁膜1
2は、下側遮光膜11aからTFT30を層間絶縁する
機能の他、TFTアレイ基板10の全面に形成されるこ
とにより、TFTアレイ基板10の表面の研磨時におけ
る荒れや、洗浄後に残る汚れ等で画素スイッチング用T
FT30の特性の劣化を防止する機能を有する。
30は、LDD(Lightly Doped Drain)構造を有して
おり、走査線3a、当該走査線3aからの電界によりチ
ャネルが形成される半導体層1aのチャネル領域1
a’、走査線3aと半導体層1aとを絶縁するゲート絶
縁膜を含む絶縁薄膜2、半導体層1aの低濃度ソース領
域1b及び低濃度ドレイン領域1c、半導体層1aの高
濃度ソース領域1d並びに高濃度ドレイン領域1eを備
えている。
査線3a及び容量線300上には、前述の如き多層構造
をもつ第1層間絶縁膜41が形成されており、これに対
し、高濃度ソース領域1dへ通じるコンタクトホール5
及び高濃度ドレイン領域1eへ通じるコンタクトホール
8aが各々開孔されている。
が形成されており、これらの上には、中継部80b及び
高濃度ソース領域1dへ夫々通じるコンタクトホール8
b及びコンタクトホール5が各々開孔された第2層間絶
縁膜42が形成されている。
形成されており、これらの上には、中継部80bへ通じ
るコンタクトホール8bが形成された第3層間絶縁膜4
3が形成されている。画素電極9aは、このように構成
された第3層間絶縁膜43の上面に設けられている。
第1層間絶縁膜41のうち第1蓄積容量70−1の誘電
体膜として機能する部分の膜厚を薄くすることで、第1
蓄積容量70−1を増大できる。同時に、第1層間絶縁
膜41のうち遮光部80cと走査線3aとの間に介在す
る部分の膜厚を、両者間の寄生容量が走査線3aに供給
される走査信号等へ及ぼす悪影響が殆ど又は実用上全く
表面化しない程度にまで厚くしつつ、遮光部80cによ
り、走査線3a及びTFT30を上方から遮光できる。
そして、中間導電層80との同一導電膜から、第2電極
部80a、中継部80b及び遮光部80cという異なる
機能を有する部分が形成されており、第1電極部を含む
容量線300と走査線3aとが、同一導電膜からなり、
第1蓄積容量70−1の誘電体膜と遮光部80c及び走
査線3a間に介在する層間絶縁膜41部分とは、同一膜
からなり、第2蓄積容量70−2の誘電体膜とTFT3
0のゲート絶縁膜は同一の絶縁薄膜2からなり、第2蓄
積容量70−2の第3電極部はTFT30の半導体層と
同一膜からなるため、TFTアレイ基板10上における
積層構造中の導電膜数や絶縁膜数の増加が極力抑えられ
ている。
縁膜41が薄膜化された領域に、データ線6aや容量線
300の大部分が形成されているため(図2参照)、こ
れらの上方に位置する画素電極9aの下地表面の平坦化
を促進することができる。従って、液晶層50の層厚の
凹凸に起因した液晶の配向不良を低減できる。更に、第
1層間絶縁膜41が薄膜化されていない領域に走査線3
aが形成されているため、画素電極9aの下地表面は走
査線3aに沿った領域で土手状に盛り上がっている(図
3参照)。このため、直流電圧の印加による液晶の劣化
防止や、表示画像におけるフリッカ予防のために、液晶
に印加する電圧を画像信号のフィールド毎或いはフレー
ム毎等に走査線3aに沿った画素群単位で反転させる走
査線反転駆動方式で当該電気光学装置を駆動した場合
に、縦方向に相隣接する画素電極9a間で発生する横電
界の悪影響を低減し得る。より具体的には、走査線反転
駆動方式において横電界が発生する領域において土手状
に盛り上がった分だけ、画素電極9aの縁部及び対向電
極21間の距離を狭めることにより、両者間における縦
電界を局所的に強める。これにより、横電界を相対的に
弱め、横電界の発生領域における液晶の配向不良を低減
し得る。
基板10、下地絶縁膜12、第1層間絶縁膜41、第2
層間絶縁膜42及び第3層間絶縁膜43のうち少なくと
も一つに溝を設けて、これに走査線3a、データ線6
a、TFT30等の配線や素子等を埋め込むことによ
り、画素電極9aの下地となる第3層間絶縁膜43の表
面を平坦化してもよい。このように構成すれば、最終的
には段差に起因した液晶の配向不良等の画像不良を低減
できる。或いは、第3層間絶縁膜43や第2層間絶縁膜
42の上面の段差をCMP(Chemical Mechanical Poli
shing)処理等で研磨することにより、或いは有機や無
機のSOGを用いて平らに形成することにより、当該平
坦化処理を行ってもよい。
ッチング用TFT30は、好ましくは図3に示したよう
にLDD構造を持つが、低濃度ソース領域1b及び低濃
度ドレイン領域1cに不純物の打ち込みを行わないオフ
セット構造を持ってよいし、走査線3aの一部からなる
ゲート電極をマスクとして高濃度で不純物を打ち込み、
自己整合的に高濃度ソース及びドレイン領域を形成する
セルフアライン型のTFTであってもよい。また本実施
形態では、画素スイッチング用TFT30のゲート電極
を高濃度ソース領域1d及び高濃度ドレイン領域1e間
に1個のみ配置したシングルゲート構造としたが、これ
らの間に2個以上のゲート電極を配置してもよい。この
ようにデュアルゲート或いはトリプルゲート以上でTF
Tを構成すれば、チャネルとソース及びドレイン領域と
の接合部のリーク電流を防止でき、オフ時の電流を低減
することができる。
施形態の各種の変形形態について図4から図6を参照し
て説明する。ここに、図4は、一の変形形態における蓄
積容量70の断面構造を示す電気光学装置の部分的な拡
大断面図であり、図5は、他の変形形態における蓄積容
量70の断面構造を示す電気光学装置の部分的な拡大断
面図であり、図6は、更に他の変形形態における走査線
3a及び遮光部80aの断面構造を示す電気光学装置の
部分的な拡大断面図である。
41は単一層膜から構成される。その他の構成について
は図1から図3で示した実施形態と同様である。この変
形形態における第1層間絶縁膜41は、例えばエッチン
グの時間制御により、第1蓄積容量70−1の誘電体膜
となる部分が局所的に薄膜化される。他方、容量線30
0に重ならない領域ではエッチングしないことにより、
第1層間絶縁膜41のうち走査線3a及び遮光部80c
間に介在する部分を相対的に厚膜化する。
41の積層構造中、窒化シリコン膜41a’を上側に積
層し且つ酸化シリコン膜41b’を下側に積層してい
る。その他の構成については図1から図3で示した実施
形態と同様である。この変形形態における第1層間絶縁
膜41は、例えば酸化シリコン膜41b’を容量線30
0上で局所的に除去した後に、窒化シリコン膜41a’
を積層することで、第1蓄積容量70−1の誘電体膜と
なる部分が薄膜化される。
は、下側にシリコン膜80a1が積層され且つ上側に高
融点金属膜80a2が積層された多層膜からなる。その
他の構成については図1から図3で示した実施形態と同
様である。このように構成すれば、中間導電層80から
なる遮光部80aにおける上側の高融点金属膜80a2
により、光を主に反射することで遮光性能を向上でき
る。更に、下側のシリコン膜80a1により、光を吸収
することで遮光性能を向上できる。特に、このようなシ
リコン膜80a1は下側に位置するので、図中下方から
来る戻り光を、少なくとも部分的に吸収除去できる。更
に、TFTアレイ基板10に対して斜めに入射した入射
光が当該電気光学装置の内面で反射されてなる内面反射
光や多重反射光をシリコン膜80a1により少なくとも
部分的に吸収除去できる。加えて、シリコン膜80a1
であれば、中継部80bにおけるコンタクトホール8a
での半導体層1aとのコンタクト抵抗を低くできる。
発明の実施形態における電気光学装置を構成するTFT
アレイ基板側の製造プロセスについて、図7及び図8を
参照して説明する。尚、図7及び図8は、各工程におけ
るTFTアレイ基板側の各層を、図3と同様に図2のA
−A’断面に対応させて示す工程図である。
形成技術を用いて、TFTアレイ基板10上に、TFT
30と共に第2蓄積容量70−2を形成する。
ラス基板、シリコン基板等のTFTアレイ基板10を用
意する。続いてこの上に、スパッタリング等で高融点金
属からなる遮光膜を形成した後、フォトリソグラフィ工
程、エッチング工程等を施すことにより、図2に示した
如き所定の平面パターンを有する遮光膜11aを形成す
る。続いて、例えば常圧又は減圧CVD法等によりTE
OS(テトラ・エチル・オルソ・シリケート)ガス、T
EB(テトラ・エチル・ボートレート)ガス、TMOP
(テトラ・メチル・オキシ・フォスレート)ガス等を用
いて、NSG、PSG、BSG、BPSGなどのシリケ
ートガラス膜、窒化シリコン膜や酸化シリコン膜等から
なり、膜厚が約500〜2000nmの下地絶縁膜12
を形成する。次に、下地絶縁膜12の上に、減圧CVD
等によりアモルファスシリコン膜を形成し熱処理を施す
ことにより、ポリシリコン膜を固相成長させる。或い
は、アモルファスシリコン膜を経ないで、減圧CVD法
等によりポリシリコン膜を直接形成しても良い。次に、
このポリシリコン膜に対し、フォトリソグラフィ工程、
エッチング工程等を施すことにより、図2に示した如き
第3電極部1fを含む所定パターンを有する半導体層1
aを形成する。次に、熱酸化すること等により、TFT
30のゲート絶縁膜と共に第2蓄積容量70−2形成用
の誘電体膜を含む絶縁薄膜2を形成する。この結果、半
導体層1aの厚さは、約30〜150nmの厚さ、好ま
しくは約35〜50nmの厚さとなり、絶縁薄膜2の厚
さは、約20〜150nmの厚さ、好ましくは約30〜
100nmの厚さとなる。次に、減圧CVD法等により
ポリシリコン膜を約100〜500nmの厚さに堆積
し、このポリシリコン膜を導電化した後、フォトリソグ
ラフィ工程、エッチング工程等により、図2に示した如
き所定パターンの走査線3a及び容量線300を形成す
る。尚、走査線3a及び容量線300は、高融点金属や
金属シリサイド等の金属合金膜で形成しても良いし、ポ
リシリコン膜等と組み合わせた多層配線としても良い。
次に、低濃度及び高濃度の2段階で不純物をドープする
ことにより、低濃度ソース領域1b及び低濃度ドレイン
領域1c、高濃度ソース領域1d及び高濃度ドレイン領
域1eを含む、LDD構造の画素スイッチング用TFT
30を形成する。
等により、窒化シリコン膜41aを約200nm以下の
比較的薄い厚さに堆積する。この窒化シリコン膜41a
の膜厚は、第1蓄積容量70−1に十分な蓄積容量を付
与可能なように、装置仕様に応じて比較的薄く設定され
る。
ら構成されるデータ線駆動回路、走査線駆動回路等の周
辺回路をTFTアレイ基板10上の周辺部に形成しても
よい。
法、プラズマCVD法等により、高温酸化シリコン膜
(HTO膜)等の酸化シリコン膜41bを約300nm
以上程度の比較的厚い厚さに堆積する。この酸化シリコ
ン膜41bの膜厚は、遮光部80c及び走査線3a間の
寄生容量による悪影響が表面化しないように、装置仕様
に応じて比較的厚く設定される。
に示した薄膜化領域41sにおける酸化シリコン膜41
aを、反応性イオンエッチング、反応性イオンビームエ
ッチング等のドライエッチング或いはウエットエッチン
グにより除去する。これにより、薄膜化領域41sにお
いて窒化シリコン膜41bが露出する。尚、このように
窒化シリコン膜41aが露出した段階で停止するエッチ
ングは、酸化シリコン膜41bよりも窒化シリコン膜4
1aの方が選択比が大きいため、比較的容易に制御でき
る。これと並行して、図2及び図3に示した如きコンタ
クトホール5の一部5’を酸化シリコン膜41bに開孔
する。この段階で、薄膜化領域41sにおいて薄膜化さ
れた第1層間絶縁膜41が完成する。
した窒化シリコン膜41aに対し、反応性イオンエッチ
ング、反応性イオンビームエッチング等のドライエッチ
ング或いはウエットエッチングにより、半導体層1aの
高濃度ドレイン領域1eと中継部80bとを接続するた
めのコンタクトホール8aを開孔する。
に、この上に、Ti、Cr、W、Ta、Mo及びPb等
の金属や金属シリサイド等の金属合金膜をスパッタリン
グにより堆積して、50〜500nm程度の膜厚の導電
膜を形成し、これにフォトリソグラフィ工程及びエッチ
ング工程等を施すことにより、第2電極部80a、中継
部80b及び遮光部80cを含む所定パターンの中間導
電層80を形成する。従って、容量線300の第1電極
部と中間導電層80の一部である第2電極部80aとが
第1層間絶縁膜41のうち薄膜化された部分(即ち、窒
化シリコン膜41のみからなる部分)を誘電体膜として
介して対向配置され、第1蓄積容量70−1が構築され
る。この結果、第1蓄積容量70−1と第2蓄積容量7
0−2とが、容量線300の一部である第1電極部を共
通として並列接続されており、立体構造を有する蓄積容
量70が完成する。尚、蓄積容量70を形成する中間導
電層80はポリシリコンと組み合わせて多層膜にしても
良い。
導電層80及び第1層間絶縁膜41を覆うように、例え
ば、常圧又は減圧CVD法やTEOSガス等を用いて、
NSG、PSG、BSG、BPSGなどのシリケートガ
ラス膜、窒化シリコン膜や酸化シリコン膜等からなり膜
厚が約500〜1500nmである第2層間絶縁膜42
を形成する。この際、第2層間絶縁膜42に対して、7
00℃以上の温度で熱焼成を施す。尚、この熱焼成と並
行して或いは相前後して、半導体層1aを活性化するた
めに約1000℃の熱処理を行ってもよい。
オンエッチング、反応性イオンビームエッチング等のド
ライエッチング或いはウエットエッチングにより、デー
タ線6aと半導体層1aの高濃度ソース領域1dを電気
接続するためのコンタクトホール5を開孔する。この
際、走査線3aや容量線300を基板周辺領域において
図示しない配線と接続するためのコンタクトホールも、
同一の工程により開孔することができる。
絶縁膜42の上に、スパッタリング等により、Al等の
低抵抗金属膜や金属シリサイド膜を約100〜500n
mの厚さに堆積した後、フォトリソグラフィ工程及びエ
ッチング工程等により、所定パターンのデータ線6aを
形成する。
タ線6a上に、例えば、常圧又は減圧CVD法やTEO
Sガス等を用いて、NSG、PSG、BSG、BPSG
などのシリケートガラス膜、窒化シリコン膜や酸化シリ
コン膜等からなり膜厚が約500〜1500nmである
第3層間絶縁膜43を形成する。更に、画素電極9aと
高濃度ドレイン領域1eとを電気接続するためのコンタ
クトホール8を、反応性イオンエッチング、反応性イオ
ンビームエッチング等のドライエッチング或いはウエッ
トエッチングにより形成する。続いて、第3層間絶縁膜
43の上に、スパッタリング等により、ITO膜等の透
明導電性膜を、約50〜200nmの厚さに堆積し、更
にフォトリソグラフィ工程及びエッチング工程等によ
り、画素電極9aを形成する。尚、当該電気光学装置を
反射型として用いる場合には、Al等の反射率の高い不
透明な材料から画素電極9aを形成してもよい。
ば、第1層間絶縁膜41を形成する工程(1)〜工程
(3)において、下側の膜をエッチング選択比の高い窒
化シリコン膜41aから形成すると共に上側の膜をエッ
チング選択比の低い酸化シリコン膜41bから形成し、
容量線300上の第1蓄積容量70−1の形成領域で、
酸化シリコン膜41bをエッチング除去すると共に窒化
シリコン膜41aを残すことにより、この領域では、第
1層間絶縁膜41を薄く形成する。他方、容量線300
に重ならない領域で、酸化シリコン膜41b及び窒化シ
リコン膜41aをエッチングしないことにより、走査線
3a及び遮光部80c間に介在する部分を厚く残す。こ
のように、前述した本発明の電気光学装置を比較的容易
に製造できる。
構成された実施形態における電気光学装置の全体構成を
図9及び図10を参照して説明する。尚、図9は、TF
Tアレイ基板10をその上に形成された各構成要素と共
に対向基板20の側から見た平面図であり、図10は、
図9のH−H’断面図である。
には、シール材52がその縁に沿って設けられており、
その内側に並行して、画像表示領域10aの周辺を規定
する額縁としての遮光膜53が設けられている。シール
材52の外側の領域には、データ線6aに画像信号を所
定タイミングで供給することによりデータ線6aを駆動
するデータ線駆動回路101及び外部回路接続端子10
2がTFTアレイ基板10の一辺に沿って設けられてお
り、走査線3aに走査信号を所定タイミングで供給する
ことにより走査線3aを駆動する走査線駆動回路104
が、この一辺に隣接する2辺に沿って設けられている。
走査線3aに供給される走査信号遅延が問題にならない
のならば、走査線駆動回路104は片側だけでも良いこ
とは言うまでもない。また、データ線駆動回路101を
画像表示領域10aの辺に沿って両側に配列してもよ
い。更にTFTアレイ基板10の残る一辺には、画像表
示領域10aの両側に設けられた走査線駆動回路104
間をつなぐための複数の配線105が設けられている。
また、対向基板20のコーナー部の少なくとも1箇所に
おいては、TFTアレイ基板10と対向基板20との間
で電気的に導通をとるための導通材106が設けられて
いる。そして、図10に示すように、図9に示したシー
ル材52とほぼ同じ輪郭を持つ対向基板20が当該シー
ル材52によりTFTアレイ基板10に固着されてい
る。
のデータ線駆動回路101、走査線駆動回路104等に
加えて、複数のデータ線6aに画像信号を所定のタイミ
ングで印加するサンプリング回路、複数のデータ線6a
に所定電圧レベルのプリチャージ信号を画像信号に先行
して各々供給するプリチャージ回路、製造途中や出荷時
の当該電気光学装置の品質、欠陥等を検査するための検
査回路等を形成してもよい。
施形態では、データ線駆動回路101及び走査線駆動回
路104をTFTアレイ基板10の上に設ける代わり
に、例えばTAB(Tape Automated bonding)基板上に
実装された駆動用LSIに、TFTアレイ基板10の周
辺部に設けられた異方性導電フィルムを介して電気的及
び機械的に接続するようにしてもよい。また、対向基板
20の投射光が入射する側及びTFTアレイ基板10の
出射光が出射する側には各々、例えば、TN(Twisted
Nematic)モード、VA(Vertically Aligned)モー
ド、PDLC(Polymer Dispersed Liquid Crystal)モー
ド等の動作モードや、ノーマリーホワイトモード/ノー
マリーブラックモードの別に応じて、偏光フィルム、位
相差フィルム、偏光板などが所定の方向で配置される。
置は、プロジェクタに適用されるため、3枚の電気光学
装置がRGB用のライトバルブとして各々用いられ、各
ライトバルブには各々RGB色分解用のダイクロイック
ミラーを介して分解された各色の光が投射光として各々
入射されることになる。従って、各実施形態では、対向
基板20に、カラーフィルタは設けられていない。しか
しながら、画素電極9aに対向する所定領域にRGBの
カラーフィルタをその保護膜と共に、対向基板20上に
形成してもよい。このようにすれば、プロジェクタ以外
の直視型や反射型のカラー電気光学装置について、各実
施形態における電気光学装置を適用できる。また、対向
基板20上に1画素1個対応するようにマイクロレンズ
を形成してもよい。あるいは、TFTアレイ基板10上
のRGBに対向する画素電極9a下にカラーレジスト等
でカラーフィルタ層を形成することも可能である。この
ようにすれば、入射光の集光効率を向上することで、明
るい電気光学装置が実現できる。更にまた、対向基板2
0上に、何層もの屈折率の相違する干渉層を堆積するこ
とで、光の干渉を利用して、RGB色を作り出すダイク
ロイックフィルタを形成してもよい。このダイクロイッ
クフィルタ付き対向基板によれば、より明るいカラー電
気光学装置が実現できる。
のではなく、請求の範囲及び明細書全体から読み取れる
発明の要旨或いは思想に反しない範囲で適宜変更可能で
あり、そのような変更を伴なう電気光学装置及びその製
造方法もまた本発明の技術的範囲に含まれるものであ
る。
表示領域を構成するマトリクス状の複数の画素に設けら
れた各種素子、配線等の等価回路である。
査線、画素電極等が形成されたTFTアレイ基板の相隣
接する複数の画素群の平面図である。
ある。
ある。
近の断面図である。
工程図(その1)である。
工程図(その2)である。
基板をその上に形成された各構成要素と共に対向基板の
側から見た平面図である。
Claims (16)
- 【請求項1】 基板上に、 画素電極と、 該画素電極に接続された薄膜トランジスタと、 該薄膜トランジスタに接続された走査線と、 該走査線と同一層からなり前記画素電極に付加された蓄
積容量の第1電極部と、 前記第1電極部及び前記走査線上に積層された層間絶縁
膜と、 該層間絶縁膜上に積層されており前記第1電極部に前記
層間絶縁膜を介して対向する前記蓄積容量の第2電極部
を含むと共に前記走査線を少なくとも部分的に前記層間
絶縁膜を介して上方から覆う遮光部を含む中間導電層と
を備えており、 前記層間絶縁膜は、前記第1電極部と前記第2電極部と
の間における膜厚が前記走査線と前記遮光部との間にお
ける膜厚より薄く形成されていることを特徴とする電気
光学装置。 - 【請求項2】 前記中間導電層は、前記薄膜トランジス
タと前記画素電極とを中継接続する中継部を更に含むこ
とを特徴とする請求項1に記載の電気光学装置。 - 【請求項3】 前記第1電極部は、前記走査線と並行に
配置された容量線の一部からなり、 前記第2電極部は、前記画素電極に接続された画素電位
側容量電極からなることを特徴とする請求項1又は2に
記載の電気光学装置。 - 【請求項4】 前記遮光部は、少なくとも前記走査線が
前記薄膜トランジスタのゲート電極として機能する部分
上に配置されていることを特徴とする請求項1から3の
いずれか一項に記載の電気光学装置。 - 【請求項5】 前記中間導電層上に積層された他の層間
絶縁膜と、 該他の層間絶縁膜上に積層されており前記走査線と交差
し且つ前記薄膜トランジスタに接続されたデータ線とを
更に備えたことを特徴とする請求項1から4のいずれか
一項に記載の電気光学装置。 - 【請求項6】 前記中間導電層は、画素毎に前記走査線
に沿って伸びる第1部分と該第1部分から折れ曲がって
前記データ線に沿って伸びる第2部分とを含む島状の平
面形状を有することを特徴とする請求項5に記載の電気
光学装置。 - 【請求項7】 前記中間導電層は、高融点金属を含む膜
からなることを特徴とする請求項1から6のいずれか一
項に記載の電気光学装置。 - 【請求項8】 前記中間導電層は、下側にシリコン膜が
積層された多層膜からなることを特徴とする請求項1か
ら7のいずれか一項に記載の電気光学装置。 - 【請求項9】 前記容量線は、前記層間絶縁膜が薄く形
成された領域に部分的に配線されることを特徴とする請
求項3に記載の電気光学装置。 - 【請求項10】 前記データ線は、前記層間絶縁膜が薄
く形成された領域に部分的に配線されることを特徴とす
る請求項5又は6に記載の電気光学装置。 - 【請求項11】 前記層間絶縁膜は、前記第1電極部と
前記第2電極部との間で薄く形成され且つ前記走査線と
前記遮光部との間で厚く形成された単一層膜からなるこ
とを特徴とする請求項1から10のいずれか一項に記載
の電気光学装置。 - 【請求項12】 前記層間絶縁膜は、前記第1電極部と
前記第2電極部との間で第1膜から形成され且つ前記走
査線と前記遮光部との間で該第1膜及び第2膜から形成
された多層膜からなることを特徴とする請求項1から1
0のいずれか一項に記載の電気光学装置。 - 【請求項13】 前記第1膜は、前記第2膜の下側に配
置されていることを特徴とする請求項12に記載の電気
光学装置。 - 【請求項14】 前記第1膜は、窒化シリコン膜からな
り、前記第2膜は、酸化シリコン膜からなることを特徴
とする請求項12又は13に記載の電気光学装置。 - 【請求項15】 請求項11に記載の電気光学装置を製
造する電気光学装置の製造方法であって、 前記基板上に、前記薄膜トランジスタ、前記走査線及び
前記第1電極部を形成する工程と、 前記走査線及び前記第1電極部上に前記層間絶縁膜を形
成する工程と、 前記層間絶縁膜上に前記中間導電層を形成する工程と、 前記中間導電層の上方に前記画素電極を形成する工程と
を備えており、 前記層間絶縁膜を形成する工程は、前記単一層膜に対す
るエッチングの時間制御により前記第1電極部に重なる
領域で前記遮光部を薄く形成するエッチング工程を含む
ことを特徴とする電気光学装置の製造方法。 - 【請求項16】 請求項13に記載の電気光学装置を製
造する電気光学装置の製造方法であって、 前記基板上に、前記薄膜トランジスタ、前記走査線及び
前記第1電極部を形成する工程と、 前記走査線及び前記第1電極部上に前記層間絶縁膜を形
成する工程と、 前記層間絶縁膜上に前記中間導電層を形成する工程と、 前記中間導電層の上方に前記画素電極を形成する工程と
を備えており、 前記層間絶縁膜を形成する工程は、前記第1膜をエッチ
ング選択比の高い膜から形成すると共に前記第2膜をエ
ッチング選択比の低い膜から形成して、前記第1電極部
に重なる領域で前記第2膜をエッチング除去すると共に
前記第1膜を残すエッチング工程を含むことを特徴とす
る電気光学装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000318543A JP3931547B2 (ja) | 2000-10-18 | 2000-10-18 | 電気光学装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000318543A JP3931547B2 (ja) | 2000-10-18 | 2000-10-18 | 電気光学装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002123192A true JP2002123192A (ja) | 2002-04-26 |
JP3931547B2 JP3931547B2 (ja) | 2007-06-20 |
Family
ID=18797150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000318543A Expired - Fee Related JP3931547B2 (ja) | 2000-10-18 | 2000-10-18 | 電気光学装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3931547B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004046154A (ja) * | 2002-06-03 | 2004-02-12 | Lg Phillips Lcd Co Ltd | アクティブ・マトリクス有機電界発光素子及びその製造方法 |
JP2004102058A (ja) * | 2002-09-11 | 2004-04-02 | Seiko Epson Corp | 電気光学装置及び電子機器 |
US7094624B2 (en) | 2001-12-29 | 2006-08-22 | Lg.Philips Lcd Co., Ltd. | Active matrix organic electroluminescent display device and fabricating method thereof |
WO2007097078A1 (ja) * | 2006-02-24 | 2007-08-30 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
JP2008097024A (ja) * | 2007-11-22 | 2008-04-24 | Seiko Epson Corp | 電気光学基板、並びにこれを具備する電気光学装置及び電子機器 |
US7795796B2 (en) | 2005-01-18 | 2010-09-14 | Seiko Epson Corporation | Wiring substrate, electro optic device and electronic equipment |
JP2014056212A (ja) * | 2012-09-14 | 2014-03-27 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
JP2015179810A (ja) * | 2013-08-23 | 2015-10-08 | 株式会社半導体エネルギー研究所 | 容量素子及び半導体装置 |
JP2017120893A (ja) * | 2015-12-28 | 2017-07-06 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ基板 |
JP2018117157A (ja) * | 2011-10-13 | 2018-07-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2018151668A (ja) * | 2008-03-05 | 2018-09-27 | 株式会社半導体エネルギー研究所 | 電子機器 |
JP2018170511A (ja) * | 2012-12-25 | 2018-11-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000039634A1 (fr) * | 1998-12-28 | 2000-07-06 | Seiko Epson Corporation | Dispositif electro-optique, procede de fabrication correspondant et dispositif electronique |
JP2000267596A (ja) * | 1999-03-16 | 2000-09-29 | Seiko Epson Corp | 電気光学装置及びその製造方法 |
JP2000267131A (ja) * | 1999-03-12 | 2000-09-29 | Seiko Epson Corp | 電気光学装置及びその製造方法 |
JP2000286425A (ja) * | 1999-01-28 | 2000-10-13 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法及び電子機器 |
-
2000
- 2000-10-18 JP JP2000318543A patent/JP3931547B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000039634A1 (fr) * | 1998-12-28 | 2000-07-06 | Seiko Epson Corporation | Dispositif electro-optique, procede de fabrication correspondant et dispositif electronique |
JP2000286425A (ja) * | 1999-01-28 | 2000-10-13 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法及び電子機器 |
JP2000267131A (ja) * | 1999-03-12 | 2000-09-29 | Seiko Epson Corp | 電気光学装置及びその製造方法 |
JP2000267596A (ja) * | 1999-03-16 | 2000-09-29 | Seiko Epson Corp | 電気光学装置及びその製造方法 |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7094624B2 (en) | 2001-12-29 | 2006-08-22 | Lg.Philips Lcd Co., Ltd. | Active matrix organic electroluminescent display device and fabricating method thereof |
JP2004046154A (ja) * | 2002-06-03 | 2004-02-12 | Lg Phillips Lcd Co Ltd | アクティブ・マトリクス有機電界発光素子及びその製造方法 |
JP2004102058A (ja) * | 2002-09-11 | 2004-04-02 | Seiko Epson Corp | 電気光学装置及び電子機器 |
US7019807B2 (en) | 2002-09-11 | 2006-03-28 | Seiko Epson Corporation | Electrooptic device and electronic equipment |
US7795796B2 (en) | 2005-01-18 | 2010-09-14 | Seiko Epson Corporation | Wiring substrate, electro optic device and electronic equipment |
US8023056B2 (en) | 2006-02-24 | 2011-09-20 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, and television receiver |
JP4685154B2 (ja) * | 2006-02-24 | 2011-05-18 | シャープ株式会社 | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
WO2007097078A1 (ja) * | 2006-02-24 | 2007-08-30 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
JP2008097024A (ja) * | 2007-11-22 | 2008-04-24 | Seiko Epson Corp | 電気光学基板、並びにこれを具備する電気光学装置及び電子機器 |
JP2018151668A (ja) * | 2008-03-05 | 2018-09-27 | 株式会社半導体エネルギー研究所 | 電子機器 |
JP2018117157A (ja) * | 2011-10-13 | 2018-07-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2014056212A (ja) * | 2012-09-14 | 2014-03-27 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
JP2018170511A (ja) * | 2012-12-25 | 2018-11-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015179810A (ja) * | 2013-08-23 | 2015-10-08 | 株式会社半導体エネルギー研究所 | 容量素子及び半導体装置 |
US10134781B2 (en) | 2013-08-23 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Capacitor and semiconductor device |
KR20170077920A (ko) * | 2015-12-28 | 2017-07-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 이용한 표시장치 |
US9954014B2 (en) | 2015-12-28 | 2018-04-24 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
JP2017120893A (ja) * | 2015-12-28 | 2017-07-06 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ基板 |
KR102465559B1 (ko) * | 2015-12-28 | 2022-11-11 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 이용한 표시장치 |
Also Published As
Publication number | Publication date |
---|---|
JP3931547B2 (ja) | 2007-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100484343B1 (ko) | 전기 광학 장치 | |
JP3753613B2 (ja) | 電気光学装置及びそれを用いたプロジェクタ | |
JP2002108248A (ja) | 電気光学装置、電気光学装置用基板及び投射型表示装置 | |
JP2004046091A (ja) | 電気光学装置及び電子機器 | |
JP2001356709A (ja) | 電気光学装置及びその製造方法 | |
JP4599655B2 (ja) | 電気光学装置及びプロジェクタ | |
JP3821067B2 (ja) | 電気光学装置及び電子機器 | |
JP3743291B2 (ja) | 電気光学装置及びプロジェクタ | |
JP3931547B2 (ja) | 電気光学装置及びその製造方法 | |
JP3608531B2 (ja) | 電気光学装置及び投射型表示装置 | |
JP2002156652A (ja) | 電気光学装置及びその製造方法 | |
KR20040055688A (ko) | 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치 | |
JP3849434B2 (ja) | 電気光学装置及び投射型表示装置 | |
JP2001265253A (ja) | 電気光学装置 | |
JP4496600B2 (ja) | 電気光学装置及びプロジェクタ | |
JP2003140566A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP3965935B2 (ja) | 電気光学装置及び投射型表示装置 | |
JP4023107B2 (ja) | 電気光学装置及びこれを具備する電子機器 | |
JP2001330859A (ja) | 電気光学装置 | |
JP3736330B2 (ja) | 電気光学装置 | |
JP2003337553A (ja) | 電気光学装置及び電子機器 | |
JP3807230B2 (ja) | 電気光学装置及びプロジェクタ | |
JP3731460B2 (ja) | 電気光学装置およびプロジェクタ | |
JP4000827B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP2002182238A (ja) | 電気光学装置及びその製造方法並びに基板装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070305 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3931547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120323 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120323 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130323 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140323 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |