[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002118202A - 放熱基板および半導体モジュール - Google Patents

放熱基板および半導体モジュール

Info

Publication number
JP2002118202A
JP2002118202A JP2000306666A JP2000306666A JP2002118202A JP 2002118202 A JP2002118202 A JP 2002118202A JP 2000306666 A JP2000306666 A JP 2000306666A JP 2000306666 A JP2000306666 A JP 2000306666A JP 2002118202 A JP2002118202 A JP 2002118202A
Authority
JP
Japan
Prior art keywords
back surface
semiconductor device
semiconductor
semiconductor module
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000306666A
Other languages
English (en)
Inventor
Noriaki Sakamoto
則明 坂本
Yoshiyuki Kobayashi
義幸 小林
Junji Sakamoto
純次 阪本
Yukio Okada
幸夫 岡田
Yuusuke Igarashi
優助 五十嵐
Eiju Maehara
栄寿 前原
Yukitsugu Takahashi
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000306666A priority Critical patent/JP2002118202A/ja
Priority to TW90102803A priority patent/TWI228947B/zh
Priority to CN01117384A priority patent/CN1348215A/zh
Priority to KR10-2001-0009171A priority patent/KR100400628B1/ko
Priority to US09/810,101 priority patent/US20020041022A1/en
Priority to EP20010302583 priority patent/EP1195805A3/en
Publication of JP2002118202A publication Critical patent/JP2002118202A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
    • G11B33/14—Reducing influence of physical parameters, e.g. temperature change, moisture, dust
    • G11B33/1406—Reducing the influence of the temperature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/4826—Mounting, aligning or attachment of the transducer head relative to the arm assembly, e.g. slider holding members, gimbals, adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ハードディスクの中には、読み書き増幅用Ｉ
Ｃが固着されたＦＣＡが実装されている。しかし、読み
書き増幅用ＩＣの放熱性が悪いため、この読み書き増幅
用ＩＣの温度が上昇し、読み書きスピードが大きく低下
してしまう。そして、ハードディスク自身の特性に大き
く影響を与えてしまう。 【解決手段】 Ａｌから成る第２の支持部材１３の上に
Ｃｕメッキから成る第１の金属被膜１４を形成し、半導
体装置１０の裏面に露出した金属体１５を固着する。よ
って半導体素子１６から発生した熱は、金属体１５から
第２の支持部材１３を介して良好に放出できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
半導体モジュールに関し、特に半導体素子からの熱を良
好に放出できる構造に関するものである。
【０００２】
【従来の技術】近年、半導体装置は携帯機器や小型・高
密度実装機器への採用が進み、軽薄短小でしかも放熱性
が求められている。しかも半導体装置は、色々な基板に
実装され、この基板も含めた半導体モジュールとして、
色々な機器に実装されている。基板は、セラミック基
板、プリント基板、フレキシブルシート、金属基板また
はガラス基板等が考えられ、ここではフレキシブルシー
トに実装された半導体モジュールとして以下にその一例
を述べる。
【０００３】図２０に、フレキシブルシートを使った半
導体モジュールがハードディスク１００に実装されたも
のを示した。このハードディスク１００は、例えば、日
経エレクトロニクス １９９７年６月１６日（Ｎｏ．６
９１）Ｐ９２〜に詳しく述べられている。
【０００４】このハードディスク１００は、金属から成
る箱体１０１に実装されて成り、複数枚の記録ディスク
１０２がスピンドルモータ１０３に一体で取り付けら
れ、それぞれの記録ディスク１０２の表面には、磁気ヘ
ッド１０４がほんの隙間を介して配置されている。この
磁気ヘッド１０４は、アーム１０５の先に固定されたサ
スペンション１０６の先端に取り付けられている。そし
て磁気ヘッド１０４、サスペンション１０６、アーム１
０５が一体となり、この一体物が、アクチュエータ１０
７に取り付けられている。
【０００５】記録ディスク１０２は、この磁気ヘッド１
０４を介して書き込み、読み出しを行うため、読み書き
増幅用ＩＣ１０８と電気的に接続される必要がある。そ
のため、フレキシブルシート１０９にこの読み書き増幅
用ＩＣ１０８が実装された半導体モジュール１１０が用
いられ、フレキシブルシート１１０の上に設けられた配
線が最終的には、磁気ヘッド１０４と電気的に接続され
る。この半導体モジュール１１０は、フレキシブル・サ
ーキット・アッセンブリと呼ばれ、一般にＦＣＡと略称
される。
【０００６】そして箱体１０１の裏面には、半導体モジ
ュール１１０に取り付けられたコネクタ１１１が顔を出
し、このコネクタ（オス型またはメス型）１１１とメイ
ンボード１１２に取り付けられたコネクタ（メス型また
はオス型）が接続される。またこのメインボード１１２
には、配線が設けられ、スピンドルモータ１０３の駆動
用ＩＣ、バッファーメモリ、その他駆動のためのＩＣ、
例えばＡＳＩＣ等が実装されている。
【０００７】例えば、記録ディスク１０２は、スピンド
ルモータ１０３を介して４５００ｒｐｍで回転し、磁気
ヘッド１０４は、アクチュエータ１０７により、その位
置が決定される。この回転機構は、箱体１０１に設けら
れる蓋体で密閉されるため、どうしても熱がこもり、読
み書き増幅用ＩＣ１０８が温度上昇する。それ故、読み
書き増幅用ＩＣ１０８は、アクチュエータ１０７、箱体
１０１等の熱伝導が優れた部分に取り付けられる。また
スピンドルモータ１０３の回転は、５４００、７２０
０、１００００ｒｐｍと高速傾向にあり、この放熱が益
々重要となる。
【０００８】前述したＦＣＡを更に説明するため、その
構造を図２１に示す。図２１Ａがその平面図であり、図
２１Ｂは断面図であり、先端に設けられた読み書き増幅
用ＩＣ１０８の部分をＡ−Ａ線で切ったものである。こ
のＦＣＡ１１０は、折り曲げられて箱体１０１内の一部
に取り付けられるため、折り曲げ加工しやすい平面形状
を取った第１のフレキシブルシート１０９が採用され
る。
【０００９】このＦＣＡ１１０の左端には、コネクタ１
１１が取り付けられ、第１の接続部となる。このコネク
タ１１１と電気的に接続された第１の配線１２１が、第
１のフレキシブルシート１０９上に貼り合わされ右端ま
で延在されている。そして前記第１の配線１２１が、読
み書き増幅用ＩＣ１０８と電気的に接続される。また、
磁気ヘッド１０４と接続される増幅用ＩＣ１０８のリー
ド１２２は、第２の配線１２３と接続され、この第２の
配線１２３は、アーム１０５、サスペンション１０６の
上設けられた第２のフレキシブルシート１２４上の第３
の配線１２６と電気的に接続される。つまり第１のフレ
キシブルシート１０９の右端は、第２の接続部１２７と
成り、ここで第２のフレキシブルシート１２４と接続さ
れる。尚、第１のフレキシブルシート１０９と第２のフ
レキシブルシート１２４は、一体で設けられても良い。
この場合、第２の配線１２３と第３の配線１２６は、一
体で設けられる。
【００１０】また読み書き増幅用ＩＣ１０８が設けられ
る第１のフレキシブルシート１０９の裏面には、支持部
材１２８が設けられる。この支持部材１２８は、セラミ
ック基板、Ａｌ基板が用いられる。この支持部材１２８
を介して、箱体１０１内部に露出する金属と熱的に結合
され、読み書き増幅用ＩＣ１０８の熱が外部に放出され
る。
【００１１】続いて図２１Ｂを参照して、読み書き増幅
用ＩＣ１０８と第１のフレキシブルシート１０９の接続
構造を説明する。
【００１２】このフレキシブルシート１０９は、下層か
ら第１のポリイミドシート１３０（以下第１のＰＩシー
トと呼ぶ。）、第１の接着層１３１、導電パターン１３
２、第２の接着層１３３および第２のポリイミドシート
１３４（以下第２のＰＩシートと呼ぶ）が積層され、第
１、第２のＰＩシート１３０、１３４に導電パターン１
３２がサンドウィッチされている。
【００１３】また読み書き増幅用ＩＣ１０８が接続され
るために、所望の箇所の第２のＰＩシート１３４と第２
の接着層１３３が取り除かれ、開口部１３５が形成さ
れ、そこには導電パターン１３２が露出される。そして
図に示すように、リード１２２を介して読み書き増幅用
ＩＣ１０８が電気的に接続される。
【００１４】
【発明が解決しようとする課題】図２１Ｂに於いて、絶
縁性樹脂１３６でパッケージされた半導体装置は、矢印
で示した放熱経路で外部に放出され、特に、絶縁性樹脂
１３６が熱抵抗となり、トータルで見ると読み書き増幅
用ＩＣ１０８から発生する熱を効率良く外部に放出でき
ない構造であった。
【００１５】更にハードディスクで説明する。このハー
ドディスクの読み書き転送レートは、５００ＭＨｚ〜１
ＧＨｚ、更にはそれ以上の周波数が求められ、読み書き
増幅用ＩＣ１０８の読み書きスピードを高速にしなけれ
ばならない。そのためには、読み書き増幅用ＩＣ１０８
と接続されるフレキシブルシート上の配線の経路を短く
し、読み書き増幅用ＩＣ１０８の温度上昇を防止しなけ
ればならない。
【００１６】特に記録ディスク１０２が高速で回転し、
しかも箱体１０１と蓋体で密閉された空間となるため、
内部は、７０度〜８０度程度に温度が上昇する。一方、
一般のＩＣの動作許容温度は、約１２５度であり、読み
書き増幅用ＩＣ１２５は、内部温度８０度から約４５度
の温度上昇が許される。しかし図に示すように、半導体
装置自身の熱抵抗、ＦＣＡの熱抵抗が大きいと、読み書
き増幅用ＩＣ１０８は、すぐに動作許容温度を超えてし
まい、本来の能力を出し切れない。そのため、放熱性の
優れた半導体装置、ＦＣＡが求められている。
【００１７】しかも動作周波数が、今後更に高まるた
め、読み書き増幅用ＩＣ１０８自身も、演算処理により
発生する熱で、温度上昇してしまう問題があった。常温
では、目的の動作周波数を実現できるにもかかわらず、
ハードディスクの内部では、その温度上昇のために、動
作周波数を低下させなければならなかった。
【００１８】以上、今後の動作周波数の増加に伴い、半
導体装置、半導体モジュール（ＦＣＡ）は、より放熱性
が求められていた。
【００１９】一方、アクチュエータ１０７自身、またこ
れに取り付けられるアーム１０５、サスペンション１０
６および磁気ヘッド１０４は、慣性モーメントを少なく
するために、出来るだけ軽くしなければならない。特
に、図２０に示すように、読み書き増幅用ＩＣ１０８を
アクチュエータ１０７の表面に実装される場合、このＩ
Ｃ１０８の軽量化、ＦＣＡ１１０の軽量化も求められて
いた。
【００２０】
【課題を解決するための手段】本発明は、前述した課題
に鑑みて成され、第１に、相対向する第１の面と第２の
面を有したＡｌを主成分とする放熱基板に於いて、前記
第１の面には、Ｃｕ、ＡｇまたはＡｕを主材料とする第
１の金属被膜が最上層に形成されることで解決するもの
である、Ａｌは、軽量で熱伝導性に優れ、しかも表面に
形成される酸化膜は、薄く緻密な膜である。この緻密な
酸化膜が一端形成されると、その酸化膜の成長は、殆ど
停止する。つまり磁気ヘッドと記録ディスクのように、
２０〜３０ｎｍ（ナノ・メータ）と非常に狭い隙間で維
持される様な、精密機器では、前記酸化膜が成長する
程、そこから発生するパーティクルの量が多くなり、誤
動作の原因となるが、Ａｌを主材料とするものは、この
酸化膜の成長が少ないため、その分パーティクルの発生
も少なく、誤動作も少ない。
【００２１】一方、Ａｌまたはその表面に形成される酸
化物は、導電性固着材（半田等のロウ材、Ａｇ、Ａｕ等
の導電ペースト）と親和性がないが、Ａｌの表面にその
Ｃｕ、ＡｇまたはＡｕを主材料とする第１の金属被膜を
形成することが可能である。よってこの第１の金属被膜
をＡｌの放熱基板に形成することにより、半導体装置の
裏面に露出する金属体（例えばアイランドや放熱用の電
極）を導電性固着材を介して熱的に結合させることが出
来る。よってパーティクルが少なく熱伝導性の優れた放
熱基板として機能させることが出来る。
【００２２】第２に、前記第１の金属被膜を、メッキ膜
から成ることで解決するものである。
【００２３】後述するように、第１の金属被膜をメッキ
により形成でき、熱抵抗の少ない放熱基板を実現でき
る。
【００２４】第３に、半導体装置の裏面に設けられた金
属体が、ロウ材、導電ペーストまたは熱伝導性に優れた
固着材で固着されることで解決するものである。
【００２５】第４に、前記半導体装置は、電子機器に電
気的に接続されて実装され、金属から成る前記電子機器
の構成要素に面接触できるように前記第２の面が加工さ
れていることで解決するものである。
【００２６】Ａｌ基板は、加工が容易であり、電子機器
内部と容易に面接触でき、良好な放熱基板として機能す
る。
【００２７】第５に、半導体素子がフェイスアップで絶
縁性樹脂と一体に封止され、その裏面に、前記半導体素
子のボンディング電極と電気的に接続されたパッドと前
記半導体素子の裏面に位置するアイランドが露出した半
導体装置と、相対向する第１の面と第２の面を有したＡ
ｌを主成分とする放熱基板とを有する半導体モジュール
に於いて、前記第１の面には、Ｃｕ、ＡｇまたはＡｕを
主材料とし、メッキから形成された第１の金属被膜が最
上層に形成され、前記第１の金属被膜と前記アイランド
が、ロウ材、導電ペーストまたは熱伝導性に優れた固着
材で固着されることで解決するものである。
【００２８】例えば、ロウ材を介して、アイランドと放
熱基板を固着することができ、放熱基板を介して半導体
素子から発生する熱を放出することが出来る。
【００２９】第６に、前記アイランドと前記第１の金属
被膜との間に、Ｃｕを主成分とする金属板が固着される
ことで解決するものである。
【００３０】所定の厚みの金属板を設ければ、この金属
板の裏面を放熱基板または第１の金属被膜と当接させる
ことが出来る。
【００３１】第７に、前記アイランドと前記金属板は、
エッチング加工により一体で形成されることで解決する
ものである。
【００３２】前記金属板の厚みは、非常に薄く取り扱い
性に劣る。しかしエッチングによりアイランドと一体で
形成が可能であるため、その取り扱い性が向上する。し
かも金属板の厚みも簡単に調整でき、半導体モジュール
毎に金属板と放熱基板が簡単に当接出来するよう調整で
きる。
【００３３】第８に、前記半導体素子の裏面は前記金属
板に固着されることで解決するものである。
【００３４】第９に、前記パッドの裏面と前記アイラン
ドの裏面は、実質同一平面に配置されることで解決する
ものである。
【００３５】第１０に、前記パッドの裏面と前記半導体
素子の裏面は、実質同一平面に配置されることで解決す
るものである。
【００３６】第１１に、前記パッドの裏面よりも前記絶
縁性樹脂の裏面が突出することで解決するものである。
【００３７】第１２に、前記パッドの側面と前記パッド
の側面から延在される前記絶縁性樹脂の裏面は、同一曲
面を描くことで解決するものである。 第１３に、前記
半導体装置と前記放熱基板との間には、前記半導体装置
と電気的に接続される導電パターンを有したフレキシブ
ルシートが設けられ、前記アイランドに対応するフレキ
シブルシートに開口部が設けられることで解決するもの
である。
【００３８】第１４に、半導体素子がフェイスダウンで
絶縁性樹脂と一体に封止され、その裏面に、前記半導体
素子のボンディング電極と電気的に接続されたパッドと
前記半導体素子の裏面に位置する放熱用の電極が露出し
た半導体装置と、相対向する第１の面と第２の面を有し
たＡｌを主成分とする放熱基板とを有する半導体モジュ
ールに於いて、前記第１の面には、Ｃｕ、ＡｇまたはＡ
ｕを主材料とし、メッキから形成された第１の金属被膜
が最上層に形成され、前記第１の金属被膜と前記放熱用
の電極が、ロウ材、導電ペーストまたは熱伝導性に優れ
た固着材で固着されることで解決するものである。
【００３９】第１５に、前記放熱用の電極と前記第１の
金属被膜との間に、Ｃｕを主成分とする金属板が固着さ
れることで解決するものである。
【００４０】第１６に、前記放熱用の電極と前記金属板
は、エッチング加工により一体で形成されていることで
解決するものである。
【００４１】第１７に、前記パッドの裏面と前記放熱用
の電極の裏面は、実質同一平面に配置されることで解決
するものである。
【００４２】第１８に、前記パッドの裏面よりも前記絶
縁性樹脂の裏面が突出することで解決するものである。
【００４３】第１９に、前記パッドの側面と前記パッド
の側面から延在される前記絶縁性樹脂の裏面は、同一曲
面を描くことで解決するものである。
【００４４】第２０に、前記半導体装置と前記放熱基板
との間には、前記半導体装置と電気的に接続される導電
パターンを有したフレキシブルシートが設けられ、前記
放熱用の電極に対応するフレキシブルシートに開口部が
設けられることで解決するものである。
【００４５】第２１に、半導体素子がフェイスアップで
絶縁性樹脂と一体に封止され、前記絶縁性樹脂の裏面に
は、前記半導体素子のボンディング電極と電気的に接続
されたリードと、裏面が前記リードの裏面と面位置で形
成されたアイランドが露出された半導体装置と、相対向
する第１の面と第２の面を有したＡｌを主成分とする放
熱基板とを有する半導体モジュールに於いて、前記第１
の面には、Ｃｕ、ＡｇまたはＡｕを主材料とし、メッキ
から形成された第１の金属被膜が最上層に形成され、前
記第１の金属被膜と前記アイランドが、ロウ材、導電ペ
ーストまたは熱伝導性に優れた固着材で固着されること
で解決するものである。
【００４６】第２２に、前記アイランドと前記第１の金
属被膜との間に、Ｃｕを主成分とする金属板が固着され
ることで解決するものである。
【００４７】第２３に、前記半導体装置と前記放熱基板
との間には、前記半導体装置と電気的に接続される導電
パターンを有したフレキシブルシートが設けられ、前記
アイランドに対応するフレキシブルシートに開口部が設
けられることで解決するものである。
【００４８】第２４に、前記半導体素子は、ハードディ
スクの読み書き増幅用ＩＣであることで解決するもので
ある。
【００４９】第２５に、前記半導体装置は、電子機器に
電気的に接続されて実装され、金属から成る前記電子機
器の構成要素に面接触できるように前記第２の面が加工
されていることで解決するものである。
【００５０】
【発明の実施の形態】本発明は、高放熱性で且つ軽薄短
小の半導体装置を提供すると同時に、この半導体装置を
実装した半導体モジュール、例えば、放熱基板に半導体
装置が固着された半導体モジュール、フレキシブルシー
トの上に半導体装置が実装され、フレキシブルシートの
裏面には放熱基板が固着された半導体モジュール（以下
ＦＣＡと呼ぶ）を提供し、この半導体モジュールが実装
された精密機器、例えばハードディスクの特性改善を実
現するものである。
【００５１】まず半導体モジュールが実装される機器の
一例として、ハードディスク１００を図２０で参照し、
半導体モジュールを、図１、図５、図９に示す。またこ
の半導体モジュールに実装される半導体装置を図２〜図
４、図６〜図８、図１０および図１１に示し、製造方法
を図１２〜図１９に示す。 半導体モジュールが実装される機器を説明する第１の実
施の形態 この機器として、従来の技術の欄で説明した図２０のハ
ードディスク１００を再度説明する。
【００５２】ハードディスク１００は、コンピュータ等
に実装されるため、必要によってメインボード１１２に
実装される。このメインボード１１２は、メス型（また
はオス型）のコネクタが実装される。そしてＦＣＡに実
装され、箱体１０１の裏面から露出したオス型（または
メス型）のコネクタ１１１と前記メインボード１１２上
のコネクタが接続される。また箱体１０１の中には、記
録媒体である記録ディスク１０２がその容量に従い複数
枚積層されている。磁気ヘッド１０４は、２０〜３０ｎ
ｍ前後で記録ディスク１０２の上を浮上し、走査される
ため、記録ディスク１０２間の間隔は、この走査に問題
が発生しない間隔に設定される。そしてこの間隔でスピ
ンドルモータ１０３に取り付けられる。尚、このスピン
ドルモータ１０３は、実装用基板に取り付けられ、実装
基板の裏面に配置されたコネクタが箱体１０１の裏面か
ら顔を出している。そしてこのコネクタもメインボード
１１２のコネクタと接続される。よってメインボード１
１２には、磁気ヘッド１０４の読み書き増幅用ＩＣ１０
８を駆動するＩＣ、スピンドルモータ１０３を駆動する
ＩＣ、アクチュエータを駆動するＩＣ、データを一時保
管するバッファーメモリ、メーカー独自の駆動を実現す
るＡＳＩＣ等が実装される。当然、その他の受動素子、
能動素子が実装されても良い。
【００５３】そして磁気ヘッド１０４と読み書き増幅用
ＩＣ１０８とをつなぐ配線ができる限り短くなるように
考慮され、読み書き増幅用ＩＣ１０８は、アクチュエー
タ１０７に配置される。しかしこれから説明する本発明
の半導体装置は、非常に薄型で且つ軽量であるので、ア
クチュエータ以外にも、アーム１０５やサスペンション
１０６の上に実装されても良い。この場合、図１Ａに示
すように、半導体装置１０の裏面が第１の支持部材１１
の開口部１２から露出されるので、半導体装置１０の裏
面がアーム１０５またはサスペンション１０６と熱的に
結合でき、半導体装置１０の熱がアーム１０５、箱体１
０１を介して外部に放出される。
【００５４】図２０の様に、アクチュエータ１０７に実
装される場合、読み書き増幅用ＩＣ１０８は、複数の磁
気センサが読み書き出来るように、各チャンネルの読み
書き用の回路が全て１チップで形成されている。しか
し、このサスペンション１０６毎に取り付けられた磁気
ヘッド１０４専用の読み書き用回路がそれぞれのサスペ
ンションまたはアームに実装されてもよい。この様にす
れば、磁気ヘッド１０４と読み書き増幅用ＩＣ１０８と
の配線距離を図２０の構造よりも遙かに短くでき、その
分インピーダンスの低下が実現でき、読み書き速度の向
上が可能となる。
【００５５】また磁気ヘッド１０４は、２０〜３０ｎｍ
前後で記録ディスク１０２の上を浮上し、走査されるた
め、パーティクルを非常に嫌う。つまり高精密な電子機
器は、駆動部、摺動部を有するため、放熱基板１３とし
て軽量でそのパーティクルの発生が少ないＡｌ基板が採
用される。
【００５６】Ａｌは、軽量で熱伝導性に優れ、しかも表
面に形成される酸化膜は、薄く緻密な膜である。この緻
密な酸化膜が一端形成されると、酸素は、Ａｌに到達し
にくくなり、その酸化膜の成長は、殆ど停止する。つま
り前述した精密機器では、前記酸化膜が成長するもの
程、そこから発生するパーティクルの量が多くなり、誤
動作の原因となるが、Ａｌを主材料とするものは、この
酸化膜の成長が少ないため、その分パーティクルの発生
も少なく、記録ディスクの破損、誤動作も少ない。
【００５７】一方、Ａｌまたはその表面に形成される酸
化物は、導電性固着材（半田等のロウ材、Ａｇ、Ａｕ等
の導電ペースト）と親和性がない。しかし、Ａｌの表面
にＣｕ、ＡｇまたはＡｕを主材料とする第１の金属被膜
１４を形成することが可能である。よってこの第１の金
属被膜１４をＡｌの放熱基板１３に形成することによ
り、半導体装置１０の裏面に露出する金属体１５（例え
ばアイランドや放熱用の電極）を導電性固着材を介して
熱的に結合させることが出来る。よってパーティクルが
少なく熱伝導性の優れた放熱基板１３として機能させる
ことが出来る。 放熱基板１３を説明する第２の実施の形態 Ａｌを主材料とする放熱基板１３は、その表面に酸化Ａ
ｌが形成されることも手伝い、その表面には、半田等の
ロウ材や導電ペースト等を介して金属が固着できないと
認識されている。従って、Ａｌ基板と半導体装置１０の
裏面に露出した金属体１５は、接着剤、熱伝導の良い絶
縁性接着手段を介して固着する以外にないと考えられて
いた。
【００５８】しかしＡｌには、メッキを使ってＣｕ、Ａ
ｇまたはＡｕをメッキすることが可能であり、図１Ｂの
如くこのメッキ膜が第１の金属被膜１４として形成され
れば、この上に、ロウ材を介して金属体１５を固着する
ことが可能となる。
【００５９】しかも金属体１５と放熱基板１３との間に
は、絶縁材料が介在しないために、熱抵抗も非常に小さ
く、半導体素子１６から発生する熱を電子機器を構成す
る金属体１７から外部に放出することが出来る。
【００６０】では、Ａｌ基板の上にＣｕから成る金属被
膜を形成する方法を説明する。
【００６１】第１に、Ａｌ基板を過硫酸アンモニウムで
ライトエッチングし、更に硫酸等の酸に浸漬する。硫酸
濃度は、１００ｍｌ／ｌ、室温で約１分の間浸漬する。
尚ｌは、リットルを示す。
【００６２】第２に、Ａｌ基板の酸化膜や汚れを取り除
いた後に、触媒となるＰｄ１４Ａを配置する。特にＰｄ
１４Ａは、一領域に集中して析出されるため、このＰｄ
１４Ａを分散させて配置させる処理を行う。
【００６３】第３に、このＰｄ１４Ａを触媒として無電
解のＣｕメッキ法で、約０．２μｍ程度のＣｕ膜１４Ｂ
を生成させる。ここではＰｄ１４Ａが核となり、Ａｌ基
板１３にＣｕ膜１４Ｂが生成される。そしてＣｕ膜１４
Ｂを硫酸で洗浄し、続けて硫酸銅で室温６０分の電解メ
ッキを行う。これにより約２０μｍのＣｕ膜１４を成長
させる。
【００６４】以上の工程により、Ａｌ基板の上には、そ
の最表面に、Ｃｕのメッキ膜１４が約２０μｍ程度の膜
厚で形成される。このＣｕのメッキ膜１４は、ロウ材を
介してＣｕを主材料とする金属体１５と固着できるた
め、熱伝導が優れ、パーティクルの発生の少ない放熱基
板１３を提供することが出来る。
【００６５】よって第１の面１８には、半導体装置が固
着でき、第２の面１９には、電子機器を構成する構成要
素１７、例えばと箱体内部、アクチュエータ、アームと
当接させることが出来る。
【００６６】またＡｌ基板１３の一領域に前記第１の金
属被膜１４を形成した後、この一領域を除いた領域は、
再度酸化膜２０が成長する。
【００６７】また以下の方法でも良い。
【００６８】一つ目は、ジンケート処理と呼ばれる工程
によりＮｉまたはＣｕがメッキできる。第１に、Ａｌ基
板１３をアルカリ脱脂し、アルカリエッチングを経た後
に、ジンケート処理を施す。これは、Ｚｎの膜を０．１
〜０．２μｍ程度形成し、その後で無電解または電解メ
ッキによりＣｕまたはＮｉを形成するものである。
【００６９】二つ目は、Ａｌ基板１３をアルカリ脱脂
し、アルカリエッチングを経た後に、無電解でＮｉを形
成し、その後Ａｕをメッキするものである。この様に、
Ａｌ基板の上に直接、ＣｕやＡｕを付けるのではなく、
間に極薄い膜（Ｚｎ、Ｐｄ等）を形成し、その後に、Ｃ
ｕまたはＡｕを形成するような処理を施すことで、放熱
基板の上飯田付け可能な膜を形成することが出来る。し
かも全ての膜が熱伝導性に優れているため、その放熱性
は非常に優れる。 半導体装置を説明する第３の実施の形態 図１Ａに示す半導体装置１０は、フェイスダウン型の半
導体装置１０であり、図２〜図４にその具体的構造を示
す。
【００７０】図２に示す半導体装置１０Ａは、ボンディ
ングパッド２１とアイランド１５が実質同一面に配置さ
れているものであり、ここに示されるロウ材２２が直接
第１の金属被膜１４に固着されるものである。図３Ａに
示す半導体装置１０Ｂは、アイランド１５に金属板２３
がロウ材２２を介して固着され、ボンディングパッド２
１の裏面よりも突出しているものである。図３Ｂの半導
体装置１０Ｃは、アイランド１５と金属板２３が一体で
形成されるものであり、やはり裏面はボンディングパッ
ド２１よりも突出しているものである。図４Ａの半導体
装置１０Ｄは、アイランド１５を省略したものであり、
半導体素子１６の裏面とボンディングパッド２１の裏面
が実質一致しているものである。また図４Ｂに示す半導
体装置１０Ｅは、半導体素子１６の裏面に直接ロウ材２
２を介して金属板２３を固着し、金属板２３の裏面を突
出させるものである。最後に図４Ｃに示す半導体装置１
０Ｆは、半導体素子１６の裏面に形成された導電膜２４
と金属板２３が直接固着され、ボンディングパッド２１
の裏面よりも突出するものである。
【００７１】では、本発明の半導体装置１０Ａについて
図２を参照しながら説明する。尚、図２Ａは、半導体装
置の平面図であり、図２Ｂは、Ａ−Ａ線の断面図であ
る。
【００７２】図２には、絶縁性樹脂２５に以下の構成要
素が埋め込まれている。つまりボンディングパッド２１
…と、このボンディングパッド２１に囲まれた領域に設
けられたアイランド１５と、このアイランド１５の上に
設けられた半導体素子１６が埋め込まれている。尚、半
導体素子１６は、フェイスアップで実装されるため、金
属細線２６を介して半導体素子１６のボンディング電極
２７とボンディングパッド２１が電気的に接続されてい
る。
【００７３】またアイランド１５と半導体素子１６が電
気的に接続される場合は、導電材料で固着される。また
アイランド１５と半導体素子１６が電気的に接続される
必要がない場合は絶縁性接着手段を介して固着される。
ここでは、半導体素子の裏面にＡｕが被覆され、アイラ
ンドの表面にはＡｇが形成され、両者を半田２８で固着
している。
【００７４】また前記ボンディングパッド２１の裏面
は、絶縁性樹脂２５から露出し、そのまま外部接続電極
２９Ａとなり、ボンディングパッド２１…の側面は、非
異方性でエッチングされ、ここではウェットエッチンク
で形成されるため湾曲構造を有し、この湾曲構造により
アンカー効果を発生している。
【００７５】本構造は、半導体素子１６と、複数の導電
パターン２１、１５と、金属細線２６、半導体素子とア
イランド１５の固着手段２８、これらを埋め込む絶縁性
樹脂２５で構成される。
【００７６】固着手段２８としては、半田等のロウ材、
導電ペースト、絶縁材料から成る接着剤、接着性の絶縁
シートが好ましい。
【００７７】絶縁性樹脂２５としては、エポキシ樹脂等
の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサル
ファイド等の熱可塑性樹脂を用いることができる。
【００７８】また絶縁性樹脂は、金型を用いて固める樹
脂、ディップ、塗布をして被覆できる樹脂であれば、全
ての樹脂が採用できる。またボンディングパッド２１や
アイランド１５を構成する導電パターンとしては、Ｃｕ
を主材料とした導電箔、Ａｌを主材料とした導電箔、ま
たはＦｅ−Ｎｉ合金、Ａｌ−Ｃｕの積層体、Ａｌ−Ｃｕ
−Ａｌの積層体等を用いることができる。もちろん、他
の導電材料でも可能であり、特にエッチングできる導電
材、レーザで蒸発する導電材が好ましい。またハーフエ
ッチング性、メッキの形成性、熱応力を考慮すると圧延
で形成されたＣｕを主材料とする導電材料が好ましい。
【００７９】本発明では、絶縁性樹脂２５および固着材
２８が分離溝３０にも充填されているために、導電パタ
ーンの抜けを防止できる特徴を有する。またエッチング
としてドライエッチング、あるいはウェットエッチング
を採用して非異方性的なエッチングを施すことにより、
ボンディングパッド２１…の側面を湾曲構造とし、アン
カー効果を発生させることもできる。その結果、導電パ
ターン１５、２１が絶縁性樹脂２５から抜けない構造を
実現できる。
【００８０】しかもアイランド１５の裏面は、パッケー
ジの裏面に露出している。よって、アイランド１５の裏
面は、図３Ａの金属板２３、図１Ａの第２の支持部材１
３または第２の支持部材１３に被覆された第１の金属被
膜１４と当接または固着できる構造となる。よってこの
構造により、半導体素子１６から発生する熱は、放熱で
き、半導体素子１６の温度上昇を防止でき、その分半導
体素子１６の駆動電流や駆動周波数を増大させることが
できる。
【００８１】本半導体装置１０Ａは、ボンディングパッ
ド２１、アイランド１５を封止樹脂である絶縁性樹脂２
５で支持しているため、支持基板が不要となる。この構
成は、本発明の特徴である。従来の半導体装置の導電路
は、支持基板（フレキシブルシート、プリント基板また
はセラミック基板）で支持されていたり、リードフレー
ムで支持されているため、本来不要にしても良い構成が
付加されている。しかし、本回路装置は、必要最小限の
構成要素で構成され、支持基板を不要としているため、
薄型・軽量となり、しかも材料費が抑制できるために安
価となる特徴を有する。
【００８２】また、パッケージの裏面は、ボンディング
パッド２１、アイランド１５が露出している。この領域
に例えば半田等のロウ材を被覆すると、アイランド１５
の方が面積が広いため、ロウ材の膜厚が異なって濡れ
る。そのため、このロウ材の膜厚を均一にするため、半
導体装置１０Ａの裏面に絶縁被膜３１を形成している。
図２Ａで示した点線３２は、絶縁被膜３１から露出した
露出部を示し、ここでは、ボンディングパッド２１の裏
面が矩形で露出されているため、これと同一サイズが絶
縁被膜３１から露出されている。
【００８３】よってロウ材の濡れる部分が実質同一サイ
ズであるため、ここに形成されたロウ材の厚みは実質同
一になる。これは、半田印刷後、リフロー後でも同様で
ある。またＡｇ、Ａｕ、Ａｇ−Ｐｄ等の導電ペーストで
も同様のことが言える。この構造により、次の説明で出
てくる金属板２３の裏面がボンディングパッド２１の裏
面よりもどれだけ突出するか精度良く計算できる。また
図２Ｂの如く、半田ボール２２が形成されていると、全
半田ボールの下端が実装基板の導電路と当接出来るた
め、半田不良を無くすこともできる。
【００８４】またアイランド１５の露出部３２は、半導
体素子の放熱性が考慮され、ボンディングパッド２１の
露出サイズよりも大きく形成されても良い。
【００８５】また絶縁被膜３１を設けることにより、第
１の支持部材１１に設けられる導電パターン３３を本半
導体装置１０Ａの裏面に延在させることができる。一般
に、第１の支持部材１１側に設けられた導電パターン３
３は、前記半導体装置の固着領域を迂回して配置される
が、前記絶縁被膜３１の形成により迂回せずに配置でき
る。しかも絶縁性樹脂２５が導電パターンよりも飛び出
しているため、第１の支持部材１１側の配線との間に隙
間が形成でき、短絡の防止、洗浄を容易にする等のメリ
ットを有する。 半導体装置を説明する第４の実施の形態 図３Ａに示す半導体装置１０Ｂは、図２に示す半導体装
置１０Ｂに金属板２３を固着したものである。従って、
金属板２３以外は、図２とほぼ同一であるため、異なる
部分を説明する。
【００８６】符号２８は、固着手段であり、後に述べる
製造方法から判るが、ボンディングパッド２１、アイラ
ンド１５よりも突出している。そして金属板２３裏面の
突出量は、金属板２３の厚みにより簡単に調整できる。
例えばロウ材２２が溶融している時に、金属板２３を押
しつけることで、金属板２３を固着手段２８の裏面に当
接でき、金属板２３とアイランド１５の間の半田厚を固
着手段２８の突出量に決定することが出来る。
【００８７】従って、金属板２３の厚みが決定されれ
ば、金属板２３の裏面が外部接続電極２９Ａの裏面（ま
たは半田ボール４０の最下端）からどれだけ突出してい
るか計算可能となる。
【００８８】よって、図１Ａに示すように、放熱基板１
３の表面が、第１の支持基板１１の実装面よりも下方に
形成される場合、前記突出量を正確に算出して形成する
ことで、金属板２３の裏面と放熱基板１３を当接させる
ことが出来る。 半導体装置を説明する第５の実施の形態 続いて図３Ｂを説明する。この半導体装置１０Ｃは、ア
イランド１５と金属板２３が一体で形成されるものであ
る。尚、後でこの製造方法を図１７〜図１９で説明す
る。
【００８９】アイランド１５と金属板２３は、同一の導
電箔からエッチングにより加工できるので、図３Ａの様
に、金属板２３を貼り合わせる必要が全くなくなる。こ
れもエッチングの量をコントロールすることで、金属板
２３の裏面をボンディングパッド２１の裏面（または半
田ボール４０の下端）からどれだけ突出させるか、精度
高くコントロールできる。従って、図３Ａと同様に、放
熱基板１３の表面が、第１の支持基板１１の実装面より
も下方に形成される場合、前記突出量を正確に算出して
形成することで、金属板２３の裏面と放熱基板１３を当
接させることが出来る。 半導体装置を説明する第６の実施の形態 図４Ａに示す半導体装置１０Ｄは、図２、図３に示すア
イランド１５を省略したものである。図１３の工程に於
いて、アイランド１５と成る領域も取り除いてしまえ
ば、半導体素子１６の裏面が絶縁性樹脂２５から露出
し、半導体素子１６の裏面とボンディングパッド２１の
裏面が実質面位置で成る構造となる。
【００９０】この場合、半導体素子１６の表面を、図
２、図３で示した半導体素子１６の表面よりも下方に配
置させることが出来る。よって金属細線２６の最頂部を
下方に位置させることができ、その分絶縁性樹脂２５の
厚みを薄くでき、全体のサイズを薄くできる特徴を持
つ。
【００９１】この特徴を除いて図２と実質同じであるた
め、以下の説明は省略する。 半導体装置を説明する第７の実施の形態 図４Ｂの半導体装置１０Ｅは、図４Ａの半導体装置に金
属板２３を取り付けたものである。金属板２３を取り付
ける理由は、図３Ａと同じであり、金属板２３の裏面を
ボンディングパッド２１の裏面よりも突出させるもので
ある。半導体装置１０Ｅを当接させる放熱基板１３が、
ボンディングパッド２１（または半田ボール４０の下
端）よりも下方に配置される場合、この突出部である金
属板２３を介して当接させることが出来る。 半導体装置を説明する第８の実施の形態 図４Ｃに示す半導体装置１０Ｆは、図１７の製造方法に
於いて、アイランド１５と成る部分もハーフエッチング
し、半導体装置１６の裏面を分離溝に当接固着させ、図
１８の工程に於いて、半導体素子１６の裏面に位置する
導電箔７０を裏面側に突出させて形成できるものであ
る。半導体装置１０Ｆを当接させる放熱基板１３が、ボ
ンディングパッド２１（または半田ボール４０の下端）
よりも下方に配置される場合、この突出部である金属板
２３を介して放熱基板１３と当接させることが出来る。
以上図２〜図４Ｃで説明されたフェイスアップ型の半導
体素子が内蔵された半導体装置は、図１の様に、第１の
支持基板１１の導電パターン３３と電気的に接続される
と同時に、半導体装置の裏面または半導体装置の裏面に
形成された金属板２３が第２の支持部材１３の上に形成
された第１の金属被膜１４に固着される。特に第１の金
属被膜１４がＣｕを主材料とする被膜、Ａｕを主材料と
する被膜、Ａｇを主材料とする被膜であるため、図２、
図４Ａでは、半田等のロウ材から成るボール２２が第１
の金属被膜１４と固着でき、図３Ａ、図３Ｂ、図４Ｂ、
図４Ｃでは、金属板２３がロウ材、導電ペーストを介し
て、第１の金属被膜１４と固着できる。
【００９２】しかも半導体素子１６の裏面は、第２の支
持部材である放熱基板１３まで熱的に良好に結合される
ため、半導体素子から発生する熱は、放熱基板１３から
電子機器を構成する金属体１７へ放出でき、半導体素子
の駆動能力をより向上させることが出来る。続いて図１
に示す半導体モジュールと若干異なる半導体モジュール
を図５に示す。これは、図６〜図８で示すようにフェイ
スダウン型の半導体素子を使っている。尚、このフェイ
スダウン型の半導体素子１６を除いて殆どが同一である
ため、簡単な説明で留める。また第２の支持基板１３と
して採用する放熱基板は、第２の実施の形態と同一であ
り、その説明は省略する。
【００９３】図５では、半導体素子１６がフェイスダウ
ンで実装され、パッド２１と半導体素子１６のボンディ
ング電極２７が半田等のロウ材またはバンプ電極を介し
て接続されるため、図２の金属細線２６を採用する構造
よりも、パッケージの厚みは薄くなる。また図２の半導
体素子１６の裏面がアイランド１５と熱的に結合してい
るのに対し、これから説明する半導体素子１６は、絶縁
性接着手段５０で固着されているため、熱抵抗の点で劣
る。しかしこの熱抵抗は、絶縁性接着手段５０にフィラ
ーを混入させる事で低下でき、しかもボンディング電極
２７とパッド２１のインピーダンスは、パスが短い分、
フェイスアップ型よりも低く設定できるメリットがあ
る。 半導体装置を説明する第９の実施の形態 まず本発明の半導体装置について図６を参照しながら説
明する。尚、図６Ａは、半導体装置の平面図であり、図
６Ｂは、Ａ−Ａ線の断面図である。
【００９４】図６には、絶縁性樹脂２５に以下の構成要
素が埋め込まれている。つまりパッド２１…と、このパ
ッド２１に囲まれた領域に設けられた放熱用の電極１５
Ａと、この放熱用の電極１５Ａの上に設けられた半導体
素子１６が埋め込まれている。尚、放熱用の電極１５Ａ
は、図２のアイランド１５に相当するものである。しか
し半導体素子１６は、フェイスダウンで実装されるた
め、絶縁性接着手段５０を介して前記放熱用の電極１５
Ａと固着され、接着性が考慮されて４分割されている。
この４分割により形成される分離溝が符号２９で示され
ている。尚、符号３０は、パッド２１と放熱用の電極１
５Ａの間に形成された分離溝である。
【００９５】また半導体素子１６と放熱用の電極１５Ａ
の隙間が狭く、絶縁性接着手段５０が浸入しにくい場合
は、５１のように、前記分離溝２９、３０よりも浅い溝
を放熱用の電極１５Ａの表面に形成しても良い。
【００９６】また半導体素子１６のボンディング電極２
７とパッド２１は、半田等のロウ材を介して電気的に接
続されている。尚、半田の代わりにＡｕ等のスタッドバ
ンプを使用しても良い。例えば、半導体素子のボンディ
ング電極２７にバンプを付け、このバンプを超音波や圧
接により接続しても良い。また、圧接されたバンプの周
囲に、半田、導電ペースト、異方性導電性粒子を設け、
更に接続抵抗の低下、固着強度の向上を図っても良い。
【００９７】またパッド２１の裏面は、絶縁性樹脂２５
から露出し、そのまま外部接続電極２９Ａとなり、パッ
ド２１…の側面は、非異方性でエッチングされ、ここで
はウェットエッチンクで形成されるため湾曲構造を有
し、この湾曲構造によりアンカー効果を発生している。
【００９８】また半導体素子１６の配置領域に於いて、
放熱用の電極１５Ａの上、パッド２１の上およびその間
には、前記絶縁性接着手段５０が形成され、特にエッチ
ングにより形成された分離溝２９に前記絶縁性接着手段
５０が設けられ、絶縁性接着手段の裏面が半導体装置１
０Ｇの裏面から露出されている。またこれらを含む全て
が絶縁性樹脂２５で封止されている。そして絶縁性樹脂
２５、絶縁性接着手段５０により前記パッド２１…、放
熱用の電極１５Ａ、半導体素子１６が支持されている。
【００９９】絶縁性接着手段５０としては、絶縁材料か
ら成る接着剤、または浸透性の高いアンダーフィル材が
好ましい。接着剤の場合は、予め半導体素子１６の表面
に塗布し、半田５２の代わりにＡｕバンプを用いパッド
２１を接続する際に圧接固着すればよい。またアンダー
フィル材を用いる場合は、半田５２（またはバンプ）と
パッド２１を接続した後、その隙間へ浸透させればよ
い。
【０１００】絶縁性樹脂、導電パターンは、前実施例と
同様であるので説明は省略する。
【０１０１】本発明でも、前実施の形態と同様に、絶縁
性樹脂２５および絶縁性接着手段５０が前記分離溝２９
にも充填されているために、導電パターンの抜けを防止
できる特徴を有する。また導電パターンの側面を湾曲構
造とし、アンカー効果を発生させることもできる。その
結果、パッド２１、放熱用の電極１５Ａが絶縁性樹脂１
３から抜けない構造を実現できる。
【０１０２】また放熱用の電極１５Ａの裏面は、パッケ
ージの裏面に露出している。よって、放熱用の電極１５
Ａの裏面は、第２の支持部材１３または第２の支持部材
１３上の第１の金属被膜１４と半田や導電ペーストを介
して固着できる構造となる。よってこの構造により、半
導体素子１６から発生する熱を放熱でき、半導体素子１
６の温度上昇を防止でき、その分半導体素子１６の駆動
電流や駆動周波数を増大させることができる。
【０１０３】本半導体装置１０Ｇは、前実施の形態と同
様に、支持基板を不要としているため、薄型・軽量とな
り、ハードディスクのアームやサスペンションにも実装
可能となる。
【０１０４】また、絶縁被膜３１から露出した露出部３
２は、パッド２１の裏面と実質同一に設定しているの
で、形成されたロウ材の厚みは実質同一になる。 半導体装置１０Ｈを説明する第１０の実施の形態 図７Ａに半導体装置１０Ｈの断面図を示す。切断方向
は、図６のＡ−Ａ線に対応する部分である。尚、半導体
装置１０Ｈは、図６の構造に金属板２３を取り付けたも
のであり、ここでは異なった部分のみを説明する。
【０１０５】符号５０は、絶縁性接着手段であり、後に
述べる製造方法から判るが、パッド２１、放熱用の電極
１５Ａよりも突出している。よって金属板２３の突出量
が精度高くコントロールする必要がある場合、ロウ材２
２が溶融している時に、金属板２３を絶縁性接着手段５
０の凸部に押しつけることで、放熱用の電極１５Ａと金
属板２３の間の半田厚を一定に保つことが出来る。
【０１０６】従って、金属板２３の厚みが決定されれ
ば、金属板２３の裏面が外部接続電極２９Ａの裏面（ま
たは半田ボール４０の最下端）からどれだけ突出してい
るか計算可能となる。
【０１０７】よって、図５に示すように、放熱基板１３
の表面が、第１の支持基板１１の実装面よりも下方に形
成される場合、前記下方配置の量を正確に算出すること
で、金属板２３の裏面と放熱基板１３を当接させること
が出来る。 半導体装置１０Ｉを説明する第１１の実施の形態 続いて図７Ｂを説明する。この半導体装置１０Ｉは、放
熱用の電極１５Ａと金属板２３が一体で形成されるもの
である。尚、この製造方法を図１７〜図１９で後述す
る。
【０１０８】放熱用の電極１５Ａと金属板２３は、同一
の導電箔からエッチングにより加工できる。よって図７
Ａの様に、金属板２３を貼り合わせる必要が全くなくな
る。これもエッチングの量をコントロールすることで、
金属板２３の裏面をパッド２１の裏面（または半田ボー
ル４０の下端）からどれだけ突出させるか、精度高くコ
ントロールできる。従って、図７Ａと同様に、放熱基板
１３の表面が、第１の支持基板１１の実装面よりも下方
に形成される場合、前記突出量を正確に算出して形成す
ることで、金属板２３の裏面と放熱基板１３を当接させ
ることが出来る。続いて図８に示されている３つの半導
体装置について若干の説明を加える。この３つの半導体
装置１０Ｊ〜１０Ｌは、図６、図７に示す半導体装置と
実質同一の構造であり、異なる点は、放熱用の電極１５
Ａの表面がパッド２１の表面よりも上に配置されている
ことである。これにより、ボンディング電極２７とパッ
ド２１との間に所定の間隔を持たせている。 半導体装置１０Ｊを説明する第１２の実施の形態 図８Ａの半導体装置１０Ｊは、図６と実質同一であり、
異なる点は、放熱用の電極１５Ａの表面がパッド２１の
表面よりも上に配置されていることである。ここではこ
の異なる点について説明を加える。
【０１０９】本発明は、放熱用の電極１５Ａの表面をパ
ッド２１の表面よりも突出させることに特徴を有する。
【０１１０】パッド２１とボンディング電極２７を接続
する手段としてＡｕバンプや半田ボールが考えられる。
Ａｕバンプは、Ａｕの固まりが少なくとも一段形成さ
れ、その厚みは、一段で４０μｍ程度、二段で７０〜８
０μｍの厚みとなる。一般には、図６Ｂの如く、放熱用
の電極１５Ａの表面とパッド２１の表面の高さは一致し
ているので、半導体素子１６と放熱用の電極１５Ａの隙
間ｄは、バンプの厚みで実質決定される。よって図６Ｂ
の場合は、これ以上、前記隙間ｄを狭くすることができ
ず、この隙間によって発生する熱抵抗を下げることがで
きない。しかし図８Ａに示すように、放熱用の電極１５
Ａの表面をパッド２１の表面よりも、実質バンプの厚み
程度突出させておけば、この隙間ｄを限りなく狭くする
ことができ、半導体素子１６と放熱用の電極１５Ａの熱
抵抗を下げることができる。
【０１１１】また半田バンプ、半田ボールの厚みは、５
０〜７０μｍ程度であり、これも同様な考えで、隙間ｄ
を狭くすることが出来る。しかも半田等のロウ材は、パ
ッドとの濡れ性が良いため、溶融時にパッドの全域に広
がり、その厚みが薄くなる。しかしボンディング電極２
７とパッド２１の隙間は、放熱用の電極１５Ａの突出量
で決定されるため、ロウ材の厚みは、この突出量で決定
され、前述した半田の流れも防止できる。従ってロウ材
の厚みを厚く取れる分だけ、半田に加わる応力の分散が
可能となり、ヒートサイクルによる劣化を抑制できる。
またこの突出量を調整することにより、この隙間に洗浄
液を浸入させることもできる。
【０１１２】図６では、半田の流れを防止するために、
流れ防止膜ＤＭを形成し、半田の厚みを制御している。
一方、図８では、半田の流れを防止出来るので、省略し
ている。しかし流れ防止膜ＤＭを設けても良い。
【０１１３】尚、この放熱用の電極１５の突出構造は、
以下に述べる半導体装置１０Ｋ、１０Ｌにも応用されて
いる。 半導体装置１０Ｋを説明する第１３の実施の形態 図８Ｂに示す半導体装置１０Ｋは、図８Ａの半導体装置
１０Ｊに金属板２３を取り付けたものである。図３Ａ、
図７Ａと全く同じ発想であり、金属板２３の裏面を外部
接続電極３０の裏面（または半田ボール４０の下端）よ
りも下方に突出させることにある。これによって図５に
示す放熱基板１３と当接できるようにしている。詳細
は、図３Ａ、図７Ａの説明を参照されたい。 半導体装置１０Ｌを説明する第１４の実施の形態 図８Ｃに示す半導体装置１０Ｌは、図８Ｂの半導体装置
１０Ｋに設けられた放熱用の電極１５Ａと金属板２３を
一体にしたものである。図３Ｂ、図７Ｂと全く同じ発想
であり、金属板２３の裏面を外部接続電極３０の裏面
（または半田ボール４０の下端）よりも下方に突出させ
ることにある。これによって図５に示す放熱基板１３と
当接できるようにしている。詳細は、図３Ｂ、図７Ｂの
説明を参照されたい。 半導体モジュールを説明する第１５の実施の形態 続いて、図９を用いて半導体装置としてリードフレーム
を採用した半導体モジュールを説明する。半導体装置以
外は、図１、図５と同様であるので、ここではその異な
る点を説明する。
【０１１４】ここで採用される半導体装置は、図１０、
図１１に示す半導体装置１０Ｍ、１０Ｎである。
【０１１５】アイランド６０の周囲には、リード６１が
配置され、アイランド６０とリード６１は、タブ吊りリ
ード、タイバーと称される支持リードにより支えられた
リードフレームで構成され、半導体素子１６が実装さ
れ、ワイヤーボンディングされた後にトランスファーモ
ールドで封止され、この後で前記支持リードが切断され
て完了するものである。
【０１１６】図１０の半導体装置１０Ｍは、アイランド
６０の裏面とリード６１の裏面が実質的に面位置に配置
され、少なくともアイランド６０の裏面がパッケージの
裏面から露出するものである。そしてフレキシブルシー
ト１１の導電パターン３３とリード６１、アイランド６
０の裏面と放熱基板１３の第１の金属被膜１４が開口部
１２を介して固着されるものである。固着材としては、
半田等のロウ材、導電ペースト等が好ましい。
【０１１７】尚、第１の金属被膜１４が形成されていな
い第２の支持部材１３に前記半導体装置１０のアイラン
ドを直接当接しても良い。一方、図１１の半導体装置１
０Ｎは、アイランド６０に金属板２３が固着され、金属
板２３の裏面がリード６１の裏面よりも突出しているも
のである。よって、導電パターン３３の形成面よりも第
１の金属被膜１４が下端に配置される場合、この下方に
配置される長さ分だけ金属板２３の裏面を突出させ、金
属板２３と第１の金属被膜１４を固着しやすくしたもの
である。
【０１１８】尚、第１の金属被膜１４が形成されていな
い第２の支持部材１３に前記半導体装置１０のアイラン
ドを直接当接しても良い。 半導体装置の製造方法を説明する第１６の実施の形態 本製造方法は、半導体素子をフェイスアップにするか、
フェイスダウンにするかで若干工程が異なるが、殆どが
実質同じである。
【０１１９】ここでは、図２の半導体装置１０Ａを使っ
てその製造方法を説明する。
【０１２０】まず図１２の様に導電箔７０を用意する。
厚さは、１０μｍ〜３００μｍ程度が好ましく、ここで
は７０μｍの圧延銅箔を採用した。続いてこの導電箔７
０の表面に、耐エッチングマスクとして導電被膜７１ま
たはホトレジストを形成する。尚、このパターンは、図
２Ａのボンディングパッド２１…、アイランド１５と同
一パターンである。また導電被膜７１の代わりにホトレ
ジストを採用する場合、ホトレジストの下層には、少な
くともボンディングパッドに対応する部分にＡｕ、Ａ
ｇ、ＰｄまたはＮｉ等の導電被膜が形成される。これ
は、ボンディングを可能とするために設けられるもので
ある（以上図１２を参照）。
【０１２１】続いて、前記導電被膜７１またはホトレジ
ストを介して導電箔７０をハーフエッチングする。エッ
チング深さは、導電箔７０の厚みよりも浅ければよい。
尚、エッチングの深さが浅ければ浅いほど、微細パター
ンの形成が可能である。
【０１２２】そしてハーフエッチングすることにより、
ボンディングパッド２１、アイランド１５が導電箔７０
の表面に凸状に現れる。尚、導電箔７０は、前述したよ
うに、ここでは圧延で形成されたＣｕを主材料とするＣ
ｕ箔を採用した。しかしＡｌから成る導電箔、Ｆｅ−Ｎ
ｉ合金から成る導電箔、Ｃｕ−Ａｌの積層体、Ａｌ−Ｃ
ｕ−Ａｌの積層体でも良い。特に、Ａｌ−Ｃｕ−Ａｌの
積層体は、熱膨張係数の差により発生する反りを防止で
きる。
【０１２３】尚、図８のように放熱用の電極を上に突出
させたい場合は、最初に放熱用の電極に対応する部分を
ハーフエッチングし、続いて放熱用の電極をホトレジス
トでカバーし、再度ボンディングパッドに対応する部分
をハーフエッチングすればよい（以上図１３を参照）。
【０１２４】そしてアイランド１５に相当する部分に、
導電性の固着手段２８または絶縁性接着手段が設けら
れ、半導体素子１６を固着し、半導体素子１６のボンデ
ィング電極２７とボンディングパッド２１を電気的に接
続する。図面では、半導体素子１６がフェィスアップで
実装されるため、接続手段として金属細線２６が採用さ
れる。またフェイスダウンの場合は、半田ボールやバン
プが採用される（以上図１４を参照）。
【０１２５】そしてハーフエッチングされて形成された
ボンディングパッド２７、半導体素子１６、および金属
細線２６を覆うように絶縁性樹脂２５が形成される。絶
縁性樹脂としては、熱可塑性、熱硬化性のどちらでも良
い。
【０１２６】本実施の形態では、絶縁性樹脂の厚さは、
金属細線２６の頂部から上に約１００μｍが被覆される
ように調整されている。この厚みは、半導体装置の強度
を考慮して厚くすることも、薄くすることも可能であ
る。
【０１２７】尚、樹脂注入に於いて、ボンディングパッ
ド２１、アイランド１５は、シート状の導電箔７０と一
体で成るため、導電箔７０のずれが無い限り、これら銅
箔パターンの位置ずれは全くない。しかも樹脂バリが全
くない。
【０１２８】以上、絶縁性樹脂２５には、凸部として形
成されたボンディングパッド２１、アイランド１５、半
導体素子１６が埋め込まれ、凸部よりも下方の導電箔７
０が裏面から露出されている（以上図１５を参照）。
【０１２９】続いて、前記絶縁性樹脂２５の裏面に露出
している導電箔７０を取り除き、ボンディングパッド２
１、アイランド１５を個々に分離する。ここの分離工程
は、色々な方法が考えられ、裏面をエッチングにより取
り除いて分離しても良いし、研磨や研削で削り込んでも
分離しても良い。また、両方を採用しても良い。
【０１３０】また半導体装置１０Ａと成る１ユニットが
複数一体で形成されている場合は、この分離の工程の後
に、ダイシング工程が追加される。
【０１３１】ここではダイシング装置を採用して個々に
分離しているが、チョコレートブレークでも、プレスや
カットでも可能である。
【０１３２】ここでは、Ｃｕのパターンを分離した後、
分離され裏面に露出したボンディングパッド２１、アイ
ランド１５に絶縁被膜３１を形成し、図２Ａの点線で示
した部分が露出されるように絶縁被膜３１がパターニン
グされる。そしてこの後、矢印で示す部分でダイシング
され半導体装置１０Ａとして切り出される。
【０１３３】尚、半田２２は、ダイシングされる前、ま
たはダイシングされた後に形成されても良い。
【０１３４】以上の製造方法によりボンディングパッ
ド、アイランドが絶縁性樹脂に埋め込まれた軽薄短小の
パッケージが実現できる。続いて、金属板２３とアイラ
ンド１５が一体となった半導体装置の製造方法を図１７
〜、図１９で説明する。尚、図１５までは同一の製造方
法であるため、ここまでの説明は、省略する。
【０１３５】図１５は、導電箔７０の上に絶縁性樹脂２
５が被覆された状態を示し、アイランド１５に対応する
部分にホトレジストＰＲを被覆している。このホトレジ
ストＰＲを介して導電箔７０をエッチングすれば、図１
８に示すように、アイランド１５は、ボンディングパッ
ド２１の裏面よりも突出した構造にできる。尚、ホトレ
ジストＰＲの代わりに、Ａｇ、Ａｕ等の導電被膜を選択
的に形成し、これをマスクとしても良い。この被膜は、
酸化防止膜としても機能する。
【０１３６】そして図１９に示す如く、ボンディングパ
ッド２１、アイランド１５が完全に分離された後、絶縁
被膜３１が被覆され、ロウ材２２が配置される部分が露
出される。そしてロウ材２２が固着された後、矢印で示
す部分でダイシングされる。
【０１３７】そしてここに分離された半導体装置は、図
１の如く、第１の支持部材１１に実装される。そして前
にも述べたように、アイランド１５が突出しているの
で、第１の金属被膜１４とも簡単に半田等を介して接合
できる。
【０１３８】尚、全ての実施の形態で説明した半導体装
置に於いて、アイランド１５（または放熱用の電極）の
サイズを小さくし、ボンディングパッド２１（またはパ
ッド）から一体で形成された配線を半導体素子１６の裏
面へ延在させ、そこに新たな外部接続電気を設けても良
い。このパターンは、ＢＧＡ等に用いられる再配線と同
様な考えである。この再配線により各接続部の応力を緩
和できるメリットを持つ。また半導体素子の裏面に配線
や外部接続電極が設けられるので、固着手段５０は、絶
縁材料である必要がある。また再配線の裏面は絶縁被膜
３１でカバーされる。
【０１３９】
【発明の効果】以上の説明から明らかなように、本発明
による放熱基板は、Ａｌを主成分とする放熱基板上に、
Ｃｕ、ＡｇまたはＡｕを主材料とする第１の金属被膜を
形成することで、放熱性の優れた特徴を持つものであ
る。
【０１４０】Ａｌを主材料とする放熱基板は、酸化膜の
成長が少ないため、その分パーティクルの発生も少な
く、内部に実装された電子機器の誤動作も少ない。しか
もＡｌの表面には、Ｃｕ、ＡｇまたはＡｕを主材料とす
る第１の金属被膜を形成することが可能であり、半導体
装置の裏面に露出する金属体（例えばアイランドや放熱
用の電極）を導電性固着材を介して熱的に結合させるこ
とが出来る。よってパーティクルが少なく熱伝導性の優
れた放熱基板として機能させることが出来る。
【０１４１】また、前記第１の金属被膜をメッキにより
形成でき、熱抵抗の少ない放熱基板を実現できる。
【０１４２】またパッケージの裏面に露出した金属体に
金属板を固着し、外部接続電極またはパッドの裏面より
も金属板が突出した半導体装置を提供することにより、
ＦＣＡへの実装が容易になるメリットを有する。
【０１４３】また、ＦＣＡに開口部を設け、このＦＣＡ
の裏面と前記半導体装置の放熱用の電極が面位置に成る
ことで、第２の支持部材との当接が容易になる特徴を有
する。
【０１４４】また第２の支持部材としてＡｌを用い、こ
こにＣｕから成る第１の金属被膜を形成し、この金属被
膜に放熱用の電極、または金属板を固着することによ
り、半導体素子から発生する熱を第２の支持部材を介し
て外部に放出することが出来る。
【０１４５】よって、半導体素子の温度上昇を防止で
き、本来の能力に近い性能を引き出せる。特にハードデ
ィスクの中に実装されたＦＣＡは、その熱を効率よく外
部に放出できるため、ハードディスクの読み書き速度を
アップさせることが出来る。
【図面の簡単な説明】
【図１】本発明の半導体モジュールを説明する図であ
る。
【図２】本発明の半導体装置を説明する図である。
【図３】本発明の半導体装置を説明する図である。
【図４】本発明の半導体装置を説明する図である。
【図５】本発明の半導体モジュールを説明する図であ
る。
【図６】本発明の半導体装置を説明する図である。
【図７】本発明の半導体装置を説明する図である。
【図８】本発明の半導体装置を説明する図である。
【図９】本発明の半導体モジュールを説明する図であ
る。
【図１０】本発明の半導体装置を説明する図である。
【図１１】本発明の半導体装置を説明する図である。
【図１２】本発明の半導体装置の製造方法を説明する図
である。
【図１３】本発明の半導体装置の製造方法を説明する図
である。
【図１４】本発明の半導体装置の製造方法を説明する図
である。
【図１５】本発明の半導体装置の製造方法を説明する図
である。
【図１６】本発明の半導体装置の製造方法を説明する図
である。
【図１７】本発明の半導体装置の製造方法を説明する図
である。
【図１８】本発明の半導体装置の製造方法を説明する図
である。
【図１９】本発明の半導体装置の製造方法を説明する図
である。
【図２０】ハードディスクを説明する図である。
【図２１】図２０に採用される従来の半導体モジュール
を説明する図である。
【符号の説明】 １０ 半導体装置 １１ 第１の支持部材（フレキシブルシー
ト） １２ 開口部 １３ 第２の支持部材（放熱基板） １４ 第１の金属被膜 １５ 金属体 １６ 半導体素子 １７ 電子機器を構成する金属体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阪本 純次 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 岡田 幸夫 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 五十嵐 優助 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 前原 栄寿 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 高橋 幸嗣 群馬県伊勢崎市喜多町29番地 関東三洋電 子株式会社内 Ｆターム(参考） 5F036 AA01 BB01 BD03

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 相対向する第１の面と第２の面を有した
    Ａｌを主成分とする放熱基板に於いて、 前記第１の面には、Ｃｕ、ＡｇまたはＡｕを主材料とす
    る第１の金属被膜が最上層に形成されることを特徴とし
    た放熱基板。
  2. 【請求項２】 前記第１の金属被膜は、メッキ膜から成
    ることを特徴とした請求項１に記載の放熱基板。
  3. 【請求項３】 半導体装置の裏面に設けられた金属体
    が、ロウ材、導電ペーストまたは熱伝導性に優れた固着
    材で固着されることを特徴とした請求項１または請求項
    ２に記載の放熱基板。
  4. 【請求項４】 前記半導体装置は、電子機器に電気的に
    接続されて実装され、金属から成る前記電子機器の構成
    要素に面接触できるように前記第２の面が加工されてい
    ることを特徴とした請求項３に記載の放熱基板。
  5. 【請求項５】 半導体素子がフェイスアップで絶縁性樹
    脂と一体に封止され、その裏面に、前記半導体素子のボ
    ンディング電極と電気的に接続されたパッドと前記半導
    体素子の裏面に位置するアイランドが露出した半導体装
    置と、 相対向する第１の面と第２の面を有したＡｌを主成分と
    する放熱基板とを有する半導体モジュールに於いて、 前記第１の面には、Ｃｕ、ＡｇまたはＡｕを主材料と
    し、メッキから形成された第１の金属被膜が最上層に形
    成され、前記第１の金属被膜と前記アイランドが、ロウ
    材、導電ペーストまたは熱伝導性に優れた固着材で固着
    されることを特徴とした半導体モジュール。
  6. 【請求項６】 前記アイランドと前記第１の金属被膜と
    の間に、Ｃｕを主成分とする金属板が固着されることを
    特徴とした請求項５に記載の半導体モジュール。
  7. 【請求項７】 前記アイランドと前記金属板は、エッチ
    ング加工により一体で形成されている請求項６に記載の
    半導体モジュール。
  8. 【請求項８】 前記半導体素子の裏面は前記金属板に固
    着されることを特徴とした請求項５に記載の半導体モジ
    ュール。
  9. 【請求項９】 前記パッドの裏面と前記アイランドの裏
    面は、実質同一平面に配置されることを特徴とした請求
    項５〜請求項７のいずれかに記載の半導体モジュール。
  10. 【請求項１０】 前記パッドの裏面と前記半導体素子の
    裏面は、実質同一平面に配置されることを特徴とした請
    求項８に記載の半導体モジュール。
  11. 【請求項１１】 前記パッドの裏面よりも前記絶縁性樹
    脂の裏面が突出することを特徴とした請求項９または請
    求項１０に記載の半導体モジュール。
  12. 【請求項１２】 前記パッドの側面と前記パッドの側面
    から延在される前記絶縁性樹脂の裏面は、同一曲面を描
    くことを特徴とした請求項１１に記載の半導体モジュー
    ル。
  13. 【請求項１３】 前記半導体装置と前記放熱基板との間
    には、前記半導体装置と電気的に接続される導電パター
    ンを有したフレキシブルシートが設けられ、前記アイラ
    ンドに対応するフレキシブルシートに開口部が設けられ
    ることを特徴とした請求項１２に記載の半導体モジュー
    ル。
  14. 【請求項１４】 半導体素子がフェイスダウンで絶縁性
    樹脂と一体に封止され、その裏面に、前記半導体素子の
    ボンディング電極と電気的に接続されたパッドと前記半
    導体素子の裏面に位置する放熱用の電極が露出した半導
    体装置と、 相対向する第１の面と第２の面を有したＡｌを主成分と
    する放熱基板とを有する半導体モジュールに於いて、 前記第１の面には、Ｃｕ、ＡｇまたはＡｕを主材料と
    し、メッキから形成された第１の金属被膜が最上層に形
    成され、前記第１の金属被膜と前記放熱用の電極が、ロ
    ウ材、導電ペーストまたは熱伝導性に優れた固着材で固
    着されることを特徴とした半導体モジュール。
  15. 【請求項１５】 前記放熱用の電極と前記第１の金属被
    膜との間に、Ｃｕを主成分とする金属板が固着されるこ
    とを特徴とした請求項１４に記載の半導体モジュール。
  16. 【請求項１６】 前記放熱用の電極と前記金属板は、エ
    ッチング加工により一体で形成されている請求項１４に
    記載の半導体モジュール。
  17. 【請求項１７】 前記パッドの裏面と前記放熱用の電極
    の裏面は、実質同一平面に配置されることを特徴とした
    請求項１４〜請求項１６のいずれかに記載の半導体モジ
    ュール。
  18. 【請求項１８】 前記パッドの裏面よりも前記絶縁性樹
    脂の裏面が突出することを特徴とした請求項１７に記載
    の半導体モジュール。
  19. 【請求項１９】 前記パッドの側面と前記パッドの側面
    から延在される前記絶縁性樹脂の裏面は、同一曲面を描
    くことを特徴とした請求項１８に記載の半導体モジュー
    ル。
  20. 【請求項２０】 前記半導体装置と前記放熱基板との間
    には、前記半導体装置と電気的に接続される導電パター
    ンを有したフレキシブルシートが設けられ、前記放熱用
    の電極に対応するフレキシブルシートに開口部が設けら
    れることを特徴とした請求項１９に記載の半導体モジュ
    ール。
  21. 【請求項２１】 半導体素子がフェイスアップで絶縁性
    樹脂と一体に封止され、前記絶縁性樹脂の裏面には、前
    記半導体素子のボンディング電極と電気的に接続された
    リードと、裏面が前記リードの裏面と面位置で形成され
    たアイランドが露出された半導体装置と、 相対向する第１の面と第２の面を有したＡｌを主成分と
    する放熱基板とを有する半導体モジュールに於いて、 前記第１の面には、Ｃｕ、ＡｇまたはＡｕを主材料と
    し、メッキから形成された第１の金属被膜が最上層に形
    成され、前記第１の金属被膜と前記アイランドが、ロウ
    材、導電ペーストまたは熱伝導性に優れた固着材で固着
    されることを特徴とした半導体モジュール。
  22. 【請求項２２】 前記アイランドと前記第１の金属被膜
    との間に、Ｃｕを主成分とする金属板が固着されること
    を特徴とした請求項２１に記載の半導体モジュール。
  23. 【請求項２３】 前記半導体装置と前記放熱基板との間
    には、前記半導体装置と電気的に接続される導電パター
    ンを有したフレキシブルシートが設けられ、前記アイラ
    ンドに対応するフレキシブルシートに開口部が設けられ
    ることを特徴とした請求項２２に記載の半導体モジュー
    ル。
  24. 【請求項２４】 前記半導体素子は、ハードディスクの
    読み書き増幅用ＩＣである請求項１３、請求項２０また
    は請求項２３に記載の半導体モジュール。
  25. 【請求項２５】 前記半導体装置は、電子機器に電気的
    に接続されて実装され、金属から成る前記電子機器の構
    成要素に面接触できるように前記第２の面が加工されて
    いることを特徴とした請求項１３、請求項２０または請
    求項２３に記載の半導体モジュール。
JP2000306666A 2000-10-05 2000-10-05 放熱基板および半導体モジュール Pending JP2002118202A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000306666A JP2002118202A (ja) 2000-10-05 2000-10-05 放熱基板および半導体モジュール
TW90102803A TWI228947B (en) 2000-10-05 2001-02-08 Heat dissipation substrate, semiconductor module and hard disk mounted with the semiconductor module
CN01117384A CN1348215A (zh) 2000-10-05 2001-02-10 散热基板及半导体模块
KR10-2001-0009171A KR100400628B1 (ko) 2000-10-05 2001-02-23 방열 기판 및 반도체 모듈
US09/810,101 US20020041022A1 (en) 2000-10-05 2001-03-16 Radiation substrate and semiconductor module
EP20010302583 EP1195805A3 (en) 2000-10-05 2001-03-20 Heat radiation substrate and semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000306666A JP2002118202A (ja) 2000-10-05 2000-10-05 放熱基板および半導体モジュール

Publications (1)

Publication Number Publication Date
JP2002118202A true JP2002118202A (ja) 2002-04-19

Family

ID=18787315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000306666A Pending JP2002118202A (ja) 2000-10-05 2000-10-05 放熱基板および半導体モジュール

Country Status (6)

Country Link
US (1) US20020041022A1 (ja)
EP (1) EP1195805A3 (ja)
JP (1) JP2002118202A (ja)
KR (1) KR100400628B1 (ja)
CN (1) CN1348215A (ja)
TW (1) TWI228947B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100563919B1 (ko) * 2001-07-25 2006-03-23 가부시키가이샤 고베 세이코쇼 방열성이 우수한 전자기기 부재용 도장체
JPWO2006009030A1 (ja) * 2004-07-15 2008-05-01 大日本印刷株式会社 半導体装置及び半導体装置製造用基板並びにそれらの製造方法
JP2009170668A (ja) * 2008-01-16 2009-07-30 Denso Corp 半導体装置およびその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900525B2 (en) * 2003-05-21 2005-05-31 Kyocera America, Inc. Semiconductor package having filler metal of gold/silver/copper alloy
KR100532461B1 (ko) 2003-08-21 2005-12-01 삼성전자주식회사 방열 장치를 구비한 디스크 드라이브
JP4817418B2 (ja) * 2005-01-31 2011-11-16 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
WO2010122944A1 (ja) * 2009-04-21 2010-10-28 アルプス電気株式会社 磁気センサパッケージ
CN102595767B (zh) * 2011-01-13 2015-07-22 钰桥半导体股份有限公司 行动电子产品电路板结构及其制作方法
US9312194B2 (en) 2012-03-20 2016-04-12 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US8569112B2 (en) * 2012-03-20 2013-10-29 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and leadframe etching and method of manufacture thereof
CN118248648B (zh) * 2024-05-30 2024-07-30 四川蓝辉先进新材料科技有限公司 一种用于半导体壳体载体的衬底组件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1149606A (en) * 1967-02-27 1969-04-23 Motorola Inc Mounting for a semiconductor wafer which is resistant to fatigue caused by thermal stresses
JPS5715446A (en) * 1980-07-02 1982-01-26 Hitachi Ltd Semiconductor device
US5144412A (en) * 1987-02-19 1992-09-01 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
US4821051A (en) * 1988-09-01 1989-04-11 Eastman Kodak Company Optical printhead having thermal expansion stress relief
US5151777A (en) * 1989-03-03 1992-09-29 Delco Electronics Corporation Interface device for thermally coupling an integrated circuit to a heat sink
JPH04164384A (ja) * 1990-10-29 1992-06-10 Nec Corp 電力用混成集積回路
US5650663A (en) * 1995-07-03 1997-07-22 Olin Corporation Electronic package with improved thermal properties
KR0127160Y1 (ko) * 1995-09-16 1998-12-15 김광호 발열회로부품용 히트싱크
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
JP3171234B2 (ja) * 1997-03-26 2001-05-28 三菱マテリアル株式会社 ヒートシンク付セラミック回路基板
JP3571905B2 (ja) * 1998-01-14 2004-09-29 古河電気工業株式会社 放熱装置及びその製造方法
JP3734359B2 (ja) * 1998-03-03 2006-01-11 電気化学工業株式会社 回路基板
JP2001159931A (ja) * 1999-09-24 2001-06-12 Cybernetics Technology Co Ltd コンピュータ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100563919B1 (ko) * 2001-07-25 2006-03-23 가부시키가이샤 고베 세이코쇼 방열성이 우수한 전자기기 부재용 도장체
JPWO2006009030A1 (ja) * 2004-07-15 2008-05-01 大日本印刷株式会社 半導体装置及び半導体装置製造用基板並びにそれらの製造方法
JP4842812B2 (ja) * 2004-07-15 2011-12-21 大日本印刷株式会社 半導体装置用基板の製造方法
JP2009170668A (ja) * 2008-01-16 2009-07-30 Denso Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TWI228947B (en) 2005-03-01
EP1195805A3 (en) 2006-06-14
KR20020027149A (ko) 2002-04-13
CN1348215A (zh) 2002-05-08
EP1195805A2 (en) 2002-04-10
US20020041022A1 (en) 2002-04-11
KR100400628B1 (ko) 2003-10-04

Similar Documents

Publication Publication Date Title
JP3653460B2 (ja) 半導体モジュールおよびその製造方法
JP3650001B2 (ja) 半導体装置およびその製造方法
JP3520039B2 (ja) 半導体装置および半導体モジュール
US6635956B2 (en) Semiconductor device, semiconductor module and hard disk
JP3634735B2 (ja) 半導体装置および半導体モジュール
JP2002118202A (ja) 放熱基板および半導体モジュール
KR100433438B1 (ko) 반도체 장치 및 반도체 모듈
JP3759572B2 (ja) 半導体装置
JP2005101659A (ja) ディスクモジュール
JP3706558B2 (ja) 半導体装置および半導体モジュール
JP2002184897A (ja) 半導体装置および半導体モジュール
JP2004158894A (ja) 半導体装置
JP2003037221A (ja) 半導体装置、半導体モジュールおよびその製造方法
JP2006013554A (ja) 半導体装置