JP2002169179A

JP2002169179A - 液晶表示装置

Info

Publication number: JP2002169179A
Application number: JP2000367769A
Authority: JP
Inventors: Kazuhiko Yanagawa; 和彦柳川; Yasushi Iwakabe; 靖岩壁; Yoshiaki Nakayoshi; 良彰仲吉; Setsuo Kobayashi; 節郎小林; Katsumi Kondo; 克己近藤; Nagatoshi Kurahashi; 永年倉橋
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-12-01
Filing date: 2000-12-01
Publication date: 2002-06-14
Anticipated expiration: 2020-12-01
Also published as: TWI304144B; US7164402B2; KR20070038087A; KR20040108344A; KR20020043156A; KR20060128813A; US20070075947A1; TWI297097B; JP4667587B2; KR100848416B1; TWI315020B; TW200815887A; US20020067322A1; KR100481345B1; KR100813721B1; KR100767907B1; TW200422731A; US7551169B2

Abstract

(57)【要約】【課題】ドライバ近傍の液晶の局所的温度上昇を抑制
させる。【解決手段】液晶層を介して対向配置される各基板の
うち一方の基板の液晶側の面にて、その各画素領域に、
ゲート信号線からの走査信号によって作動されるスイッ
チング素子と、このスイッチング素子を介してドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極との間に電界を生じせしめる基準電極とを備える
ととともに、前記ドレイン信号線からの映像信号は前記
一方の基板上に実装されたドライバチップによってなさ
れ、画素電極と基準電極との間の電圧が印加されていな
い場合に前記液晶層の光透過率が最低になるように構成
されているととともに、前記映像信号の電圧最大振幅を
前記液晶層の相対透過率を９０％とするのに要する電圧
以下に設定されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に係
り、特に、アクティブ・マトリクス型の液晶表示装置に
関する。

【０００２】

【従来の技術】アクティブ・マトリクス型の液晶表示装
置は、液晶を介して対向配置される各基板のうち一方の
基板の液晶側の面に、ｘ方向に延在しｙ方向に並設され
るゲート信号線とｙ方向に延在しｘ方向に並設されるド
レイン信号線とで囲まれる各領域を画素領域とし、この
画素領域にはゲート信号線からの走査信号によって作動
するアクティブ素子と、このアクティブ素子を介してド
レイン信号線からの映像信号が供給される画素電極と、
この画素電極との間に生じせしめる容量を備えている。

【０００３】このような液晶表示装置は、アクティブ素
子により一定時間の書き込みと一定時間の保持を行って
画素表示を実現している。

【０００４】この保持方式として、ゲート信号線と画素
電極の間で容量を形成するＣａｄｄ（付加容量）方式
と、保持容量信号線と画素電極の間で容量を形成するＣ
ｓｔｇ（保持容量）方式とが知られている。

【０００５】Ｃｓｔｇ方式は保持容量信号線が必要なた
めに開口率が低下するが、保持電位を安定にできるた
め、比較的高画質を得ることができる。

【０００６】また、Ｃｓｔｇ方式を用いた液晶表示装置
として、いわゆる横電界方式と称されるのが知られてい
る。この種の液晶表示装置は、画素電極が形成された基
板側に該画素電極との間に電界を生じせしめる基準電極
が設けられて構成され、この基準電極に基準信号を供給
する基準信号線に絶縁膜を介して画素電極を重畳させる
ことによって保持容量を形成している。

【０００７】これは、液晶表示装置の表示の広視野角化
を実現できるものとして、近年、この方式を用いたもの
が製品化されている。

【０００８】一方、液晶を介して対向配置される各基板
の間隙（セルギャップ）を均一に確保するため、該液晶
内にポリマー静ビーズを分散する構成、あるいは一方の
基板面にホトリソグラフィ技術による選択エッチングに
より有機材料の支柱を設ける構成が知られている。

【０００９】ビーズあるいは支柱の周辺では光漏れが生
じるが、画面内に支柱を配置する手法では予めその位置
を設定できるため、ビーズ分散による手法よりもコント
ラスト比の向上を実現できる。

【００１０】また、アクティブ素子に信号を供給するド
ライバ（半導体チップ）の実装として、ＴＣＰ方式とＦ
ＣＡ（ＣＯＧとも称す）方式とが知られている。

【００１１】ＴＣＰ方式は、ＦＣＰ方式よりも容易に製
造でき、歩留まりが向上できるという特徴を有する。ま
た、ＦＣＰ方式は外部への引き出し配線の本数を低減で
きるため、高精細化に適する。

【００１２】

【発明が解決しようとする課題】（課題１）まず、広視
野角かつ高精細度の液晶表示装置を実現するためには、
前述の横電界方式にＦＣＡ方式を採用することが望まし
い。

【００１３】しかし、横電界方式は、その液晶の表示モ
ードは複屈折モードであるため、たとえばＴＮモードと
比べると液晶層の厚みの変動に対して敏感となり、同じ
液晶層厚の変動量に対しより着色して見えるという不都
合が有する。

【００１４】また、ＦＣＡ方式は、そのドライバが直接
に液晶表示装置の基板に搭載されるため、該ドライバか
らの発熱が液晶表示装置の基板に直接伝わり、該ドライ
バの近傍の液晶に局所的な温度上昇を招き、この部分に
変色して見えるという不都合が生じることを見出した。（課題２）また、ＦＣＡ方式を採用した場合、半導体チ
ップのみからなるドライバをそのまま液晶表示装置の基
板に実装する場合が多く、該半導体チップの周辺の基板
に応力が生じ易くなる。

【００１５】そして、この応力のために、表示面のドラ
イバの近傍の部分に変色して見える不都合が生じること
を見出した。

【００１６】この場合、いわゆるノーマリブラックモー
ドの場合、黒表示時に光抜けが生じ、コントラスト比の
低下にまで到ることを確認した。ここで、ノーマリブラ
ックモードとは液晶に電界を印加していない状態で該液
晶の光透過率は最低となるように構成された態様をい
う。（課題３）また、液晶を介して対向配置させる各基板の
ギャップを均一にするため、片側の基板に支柱を形成す
る場合、上記課題２で示した応力が原因して、チップ近
傍の領域で上下基板の併せずれが他の領域より悪化する
ということが判明した。

【００１７】ビーズを用いた場合、その形状が球体であ
りかつ強固な固定はされていないことにより、局所的な
応力が加わった場合、それを緩和する方向にビーズの再
配置がおこり、結果として半導体チップの近傍の上下基
板の合わせずれが低減する。

【００１８】しかし、支柱の場合、支柱と基板が面接触
であり接触面積が大きいため、また、支柱自体は片側の
基板に固定されているため、応力による半導体チップ近
傍の局所的アライメントずれがそのままとなり、緩和さ
れることがない。（課題４）さらに、横電界方式の場合、互いに電界を発
生せしめる画素電極と基準電極のうち、基準電極は映像
信号線に隣接した配置させることが知られている。

【００１９】映像信号線からの電界を基準電極側に終端
させて画素電極側にまで影響させないようにするためで
ある。

【００２０】そして、映像信号線と基準電極との間には
間隙が形成され、この間隙部において液晶が駆動しいわ
ゆるドメインの発生が生じるため、この部分に遮光膜を
形成することが行われている。

【００２１】しかし、該遮光膜の形成は画素の開口率を
向上を妨げるということが指摘されている。（課題５）さらに、ゲート信号線あるいはドレンイ信号
線のドライバとの接続にあって、該ドライバの近傍の信
号線は半導体チップの寸法にまで絞り込むパターンとし
て形成されている。

【００２２】この場合において、上記以外の信号線たと
えば基準信号線をも半導体チップ側に引出し、上記各信
号線の絞り込まれた部分で別の配線層に接続させること
が必要とされ、このためのコンタクト領域の確保が要求
される。

【００２３】しかし、そのための領域の確保からいわゆ
る額縁（基板の外輪郭から表示面までの幅で形成される
部分）の縮小を確保できない不都合が生じる。

【００２４】本発明は、上記課題１に示した不都合を解
消するため、すなわち、ドライバ近傍の液晶の局所的温
度上昇を抑制させた液晶表示装置を提供することにあ
る。

【００２５】本発明は、上記課題２に示した不都合を解
消するため、すなわち、ドライバの基板に対する応力の
伝達を抑制させた液晶表示装置を提供することにある。

【００２６】本発明は、上記課題３に示した不都合を解
消するため、すなわち、ドライバ近傍の表示面にてアラ
イメントずれを抑制させた液晶表示装置を提供すること
にある。

【００２７】本発明は、上記課題４に示した不都合を解
消するため、すなわち、開口率を向上せた液晶表示装置
を提供することにある。

【００２８】本発明は、上記課題５に示した不都合を解
消するため、すなわち、いわゆる額縁の縮小を図った液
晶表示装置を提供することにある。

【００２９】

【課題を解決するための手段】本発明において開示され
る発明のうち、代表的なものの概要を簡単に説明すれ
ば、以下のとおりである。

【００３０】上記課題１を解決するための代表的な手段
としては、たとえば、液晶層を介して対向配置される各
基板のうち一方の基板の液晶側の面にて、その各画素領
域に、ゲート信号線からの走査信号によって作動される
スイッチング素子と、このスイッチング素子を介してド
レイン信号線からの映像信号が供給される画素電極と、
この画素電極との間に電界を生じせしめる基準電極とを
備えるとともに、前記ドレイン信号線からの映像信号は
前記一方の基板上に実装されたドライバチップによって
なされ、画素電極と基準電極との間の電圧が印加されて
いない場合に前記液晶層の光透過率が最低になるように
構成されているとともに、前記映像信号の電圧最大振幅
を前記液晶層の相対透過率を９０％とするのに要する電
圧以下に設定されていることを特徴とするものである。

【００３１】上記課題２を解決するための代表的な手段
としては、たとえば、液晶層を介して対向配置される各
基板のうち一方の基板の液晶側の面にて、その各画素領
域に、ゲート信号線からの走査信号によって作動される
スイッチング素子と、このスイッチング素子を介してド
レイン信号線からの映像信号が供給される画素電極と、
この画素電極との間に電界を生じせしめる基準電極とを
備えるとともに、前記ドレイン信号線からの映像信号は
前記一方の基板上に実装されたドライバチップによって
なされ、該ドライバチップの前記一方の基板との間に応
力緩衝層が介在されていることを特徴とするものであ
る。

【００３２】上記課題３を解決するための代表的な手段
としては、たとえば、液晶層を介して対向配置される各
基板のうち一方の基板の液晶側の面にて、その各画素領
域に、ゲート信号線からの走査信号によって作動される
スイッチング素子と、このスイッチング素子を介してド
レイン信号線からの映像信号が供給される画素電極と、
この画素電極との間に電界を生じせしめる基準電極とを
備えるとともに、前記各信号線からの信号は前記一方の
基板上に実装されたドライバチップによってなされ、前
記各基板のうちいずれかの基板の液晶側の面に対向する
他の基板とのギャップを確保する支柱を備え、該支柱
は、隣接する２つの画素領域当たり１個以下の密度で配
置されていることを特徴とするものである。

【００３３】上記課題４を解決するための代表的な手段
としては、たとえば、液晶層を介して対向配置される各
基板のうち一方の基板の液晶側の面にて、その各画素領
域に、ゲート信号線からの走査信号によって作動される
スイッチング素子と、このスイッチング素子を介してド
レイン信号線からの映像信号が供給される画素電極と、
この画素電極との間に電界を生じせしめる複数の基準電
極とを備え、前記各基準電極のうちの一つは、無機材料
よりも低誘電率の絶縁膜を介してドレイン信号線と重畳
して形成され、かつその幅は該ドレイン信号線の幅より
も大きく形成されていることを特徴とするものである。

【００３４】上記課題５を解決するための代表的な手段
としては、たとえば、液晶層を介して対向配置される各
基板のうち一方の基板の液晶側の面にて、その各画素領
域に、ゲート信号線からの走査信号によって作動される
スイッチング素子と、このスイッチング素子を介してド
レイン信号線からの映像信号が供給される画素電極と、
この画素電極に離間して配置されて基準信号線からの基
準信号が供給される基準電極とを備え、前記ドレイン信
号線からの映像信号は前記一方の基板上に実装されたド
ライバチップによってなされ、前記ゲート信号線、ドレ
イン信号線、および基準信号線はそれぞれ絶縁膜を介し
て互いに異なる層に形成されていることを特徴とするも
のである。

【００３５】

【発明の実施の形態】以下、本発明による液晶表示装置
の実施例を図面を用いて説明をする。（実施例１）〔液晶表示装置の等価回路〕図２は、本発明による液晶
表示装置の一実施例を示す等価回路図である。同図は、
回路図ではあるが、実際の幾何学的配置に対応して描か
れている。

【００３６】この実施例では、広い視野角をもつものと
して知られているいわゆる横電界方式を採用した液晶表
示装置に本発明を適用させている。

【００３７】まず、液晶表示パネルＰＮＬがあり、その
液晶表示パネルＰＮＬは、液晶を介して互いに対向配置
された透明基板ＳＵＢ１、ＳＵＢ２を外囲器としてい
る。この場合、一方の透明基板（図中下側の基板：マト
リクス基板）は他方の透明基板（図中上側の基板：カラ
ーフィルタ基板）に対して若干大きく形成され、図中下
側と右側の周辺端はほぼ面一に合わせて配置されてい
る。

【００３８】この結果、一方の透明基板ＳＵＢ１の図中
左側の周辺および図中上側の周辺は他方の基透明板ＳＵ
Ｂ２に対して外方に延在されるようになっている。後に
詳述するが、この部分はゲート駆動回路（ＩＣ）５およ
びドレイン駆動回路（ＩＣ）６が搭載される領域となっ
ている。

【００３９】各透明基板ＳＵＢ１、ＳＵＢ２の重畳する
領域にはマトリクス状に配置された画素２が構成され、
この画素２は、図中ｘ方向に延在されｙ方向に並設され
るゲート信号線ＧＬとｙ方向に延在されｘ方向に並設さ
れるドレイン信号線ＤＬとで囲まれる領域に形成され、
少なくとも、一方のゲート信号線ＧＬからの走査信号の
供給によって駆動されるスイッチング素子ＴＦＴと、こ
のスイッチング素子ＴＦＴを介して一方のドレイン信号
線ＤＬから供給される映像信号が印加される画素電極と
が備えられている。

【００４０】ここでは、上述したように、各画素２は、
いわゆる横電界方式を採用したもので、後に詳述するよ
うに、上記のスイッチング素子ＴＦＴおよび画素電極Ｐ
Ｘの他に、基準電極ＣＴおよび保持容量Ｃｓｔｇが備え
られるようになっている。

【００４１】そして、各ゲート信号線ＧＬはその一端
（図中左側の端部）が透明基板ＳＵＢ１外にまで延在さ
れ、透明基板ＳＵＢ１に搭載されたゲート駆動回路５の
出力端子に接続されるようになっている。

【００４２】この場合、ゲート駆動回路５は複数設けら
れているとともに、前記ゲート信号線ＧＬは互いに隣接
するもの同士でグループ化され（図５８参照）、これら
各グループ化されたゲート信号線ＧＬが近接する各ゲー
ト駆動回路５にそれぞれ接続されるようになっている。

【００４３】また、同様に、各ドレイン信号線ＤＬはそ
の一端（図中上側の端部）が透明基板ＳＵＢ１外にまで
延在され、透明基板ＳＵＢ１に搭載されたドレイン駆動
回路６の出力端子に接続されるようになっている。

【００４４】この場合も、ドレイン駆動回路６は複数設
けられているとともに、前記ドレイン信号線ＤＬは互い
に隣接するもの同士でグループ化され、これら各グルー
プ化されたドレイン信号線ＤＬが近接する各ドレイン駆
動回路６にそれぞれ接続されるようになっている。

【００４５】一方、このようにゲート駆動回路５および
ドレイン駆動回路６が搭載された液晶表示パネルＰＮＬ
に近接して配置されるプリント基板１０（コントロール
基板１０）があり、このプリント基板１０には電源回路
１１等の他に、前記ゲート駆動回路５およびドレイン駆
動回路６に入力信号を供給するためのコントロール回路
（ＩＣ）１２が搭載されている。

【００４６】そして、このコントロール回路１２からの
信号はフレキシブル配線基板（ゲート回路基板１５、ド
レイン回路基板１６Ａ、ドレイン回路基板１６Ｂ）を介
してゲート駆動回路５およびドレイン駆動回路６に供給
されるようになっている。

【００４７】すなわち、ゲート駆動回路５側には、これ
ら各ゲート駆動回路５の入力側の端子にそれぞれ対向し
て接続される端子を備えるフレキシブル配線基板（ゲー
ト回路基板１５）が配置されている。

【００４８】そのゲート回路基板１５は、その一部が前
記コントロール基板１０側に延在されて形成され、その
延在部において、該コントロール基板１０と接続部１８
を介して接続されている。

【００４９】コントロール基板１０に搭載されたコント
ロール回路１２からの出力信号は、該コントロール基板
１０上の配線層、前記接続部１８、さらにはゲート回路
基板１５上の配線層を介して各ゲート駆動回路５に入力
されるようになっている。

【００５０】また、ドレイン駆動回路６側には、これら
各ドレイン駆動回路６の入力側の端子にそれぞれ対向し
て接続される端子を備えるドレイン回路基板１６Ａ、１
６Ｂが配置されている。

【００５１】このドレイン回路基板１６Ａ、１６Ｂは、
その一部が前記コントロール基板１０側に延在されて形
成され、その延在部において、該コントロール基板１０
と接続部１９Ａ、１９Ｂを介して接続されている。

【００５２】コントロール基板１０に搭載されたコント
ロール回路１２からの出力信号は、該コントロール基板
１０上の配線層、前記接続部１９Ａ、１９Ｂ、さらには
ドレイン回路基板１６Ａ、１６Ｂ上の配線層を介して各
ドレイン駆動回路１６Ａ、１６Ｂに入力されるようにな
っている。

【００５３】なお、ドレイン駆動回路６側のドレイン回
路基板１６Ａ、１６Ｂは、図示のように、２個に分割さ
れて設けられている。液晶表示パネル１の大型化にとも
なって、たとえばドレイン回路基板の図中ｘ方向への長
さの増大による熱膨張による弊害を防止する等のためで
ある。

【００５４】そして、コントロール基板１０上のコント
ロール回路１２からの出力は、ドレイン回路基板１６Ａ
の接続部１９Ａ、およびドレイン回路基板１６Ｂの接続
部１９Ｂをそれぞれ介して、対応するドレイン駆動回路
６に入力されている。

【００５５】さらに、コントロール基板１０には、映像
信号源２２からケーブル２３によってインターフェース
基板２４を介して映像信号が供給され、該コントロール
基板１０に搭載されたコントロール回路１２に入力され
るようになっている。

【００５６】なお、この図では、液晶表示パネルＰＮ
Ｌ、ゲート回路基板１５、ドレイン回路基板１６Ａ、１
６Ｂ、およびコントロール基板１０がほぼ同一平面内に
位置づけられるように描かれているが、実際には該コン
トロール基板１０はゲート回路基板１５、ドレイン回路
基板１６Ａ、１６Ｂの部分で屈曲されて液晶表示パネル
１に対してほぼ直角になるように位置づけられるように
なっている。

【００５７】いわゆる額縁の面積を小さくさせる趣旨か
らである。ここで、額縁とは、液晶表示パネルＰＮＬの
外枠の輪郭と表示領域ＡＲの輪郭の間の領域をいい、こ
の領域を小さくすることによって、外枠に対して表示部
の面積を大きくできる効果を得ることができる。《画素の構成》ここで、前記液晶表示パネルＰＮＬは、
上述したように、その表示領域部ＡＲがマトリクス状に
配置された多数の画素２から構成され、このうちの一の
画素の構成は図３に示すようになっている。また、図４
は図３のIV−IV線における断面図を、図５は図３のV−V
線における断面図を示している。

【００５８】同図において、透明基板ＳＵＢ１の主表面
に、ｘ方向に延在するゲート信号線ＧＬと基準電圧信号
線ＣＬとが形成されている。そして、これら各信号線Ｇ
Ｌ、ＣＬと後述のｙ方向に延在するドレイン信号線ＤＬ
とで囲まれる領域が画素領域として形成されることにな
る。

【００５９】すなわち、この実施例では、ゲート信号線
ＧＬとの間に基準電圧信号線ＣＬが走行して形成され、
その基準電圧信号線ＣＬを境にして±ｙ方向のそれぞれ
に画素領域が形成されることになる。

【００６０】このようにすることによって、ｙ方向に並
設される基準電圧信号線ＣＬは従来の約半分に減少させ
ることができ、それによって閉められていた領域を画素
領域側に分担させることができ、該画素領域の面積を大
きくすることができるようになる。

【００６１】各画素領域において、前記基準電圧信号線
ＣＬにはそれと一体となってｙ方向に延在された基準電
極ＣＴがたとえば３本等間隔に形成されている。これら
各基準電極ＣＴはゲート信号線ＧＬに接続されることな
く近接して延在され、このうち両脇の２本はドレイン信
号線ＤＬに隣接して配置され、残りの１本は中央に位置
づけられている。

【００６２】さらに、このようにゲート信号線ＧＬ、基
準電圧信号線ＣＬ、および基準電極ＣＴが形成された透
明基板ＳＵＢ１の主表面には、これらゲート信号線ＧＬ
等をも被ってたとえばシリコン窒化膜からなる絶縁膜Ｇ
Ｉが形成されている。この絶縁膜ＧＩは後述するドレイ
ン信号線ＤＬに対してはゲート信号線ＧＬおよび基準電
圧信号線ＣＬとの絶縁を図るための層間絶縁膜として、
薄膜トランジスタＴＦＴに対してはゲート絶縁膜とし
て、蓄積容量Ｃｓｔｇに対しては誘電体膜として機能す
るようになっている。

【００６３】この絶縁膜ＧＩの表面には、まず、その薄
膜トランジスタＴＦＴの形成領域において半導体層ＡＳ
が形成されている。この半導体層ＡＳはたとえばアモル
ファスＳｉからなり、ゲート信号線ＧＬ上において後述
するドレイン信号線ＤＬに近接された部分に重畳されて
形成されている。これにより、ゲート信号線ＧＬの一部
が薄膜トランジスタＴＦＴのゲート電極を兼ねた構成と
なっている。

【００６４】そして、この絶縁膜ＧＩの表面にはそのｙ
方向に延在しかつｘ方向に並設されるドレイン信号線Ｄ
Ｌが形成されている。このドレイン信号線ＤＬは、薄膜
トランジスタＴＦＴを構成する前記半導体層ＡＳの表面
の一部にまで延在されて形成されたドレイン電極ＳＤ１
が一体となって備えられている。

【００６５】さらに、画素領域における絶縁膜ＧＩの表
面には薄膜トランジスタＴＦＴのソース電極ＳＤ２に接
続された画素電極ＰＸが形成されている。この画素電極
ＰＸは前記基準電極ＣＴのそれぞれの中央にｙ方向に延
在して形成されている。すなわち、画素電極ＰＸの一端
は前記薄膜トランジスタＴＦＴのソース電極ＳＤ２を兼
ね、そのままｙ方向に延在され、さらに基準電圧信号線
ＣＬ上をｘ方向に延在された後に、ｙ方向に延在するコ
字形状となっている。

【００６６】ここで、画素電極ＰＸの基準電圧信号線Ｃ
Ｌに重畳される部分は、該基準電圧信号線ＣＬとの間に
前記絶縁膜ＧＩを誘電体膜とする蓄積容量Ｃｓｔｇを構
成している。この蓄積容量Ｃｓｔｇによってたとえば薄
膜トランジスタＴＦＴがオフした際に画素電極ＰＸに映
像情報を長く蓄積させる効果を奏するようにしている。

【００６７】なお、前述した薄膜トランジスタＴＦＴの
ドレイン電極ＳＤ１とソース電極ＳＤ２との界面に相当
する半導体層ＡＳの表面にはリン（Ｐ）がドープされて
高濃度層となっており、これにより前記各電極における
オーミックコンタクトを図っている。この場合、半導体
層ＡＳの表面の全域には前記高濃度層が形成されてお
り、前記各電極を形成した後に、該電極をマスクとして
該電極形成領域以外の高濃度層をエッチングするように
して上記の構成とすることができる。

【００６８】そして、このように薄膜トランジスタＴＦ
Ｔ、ドレイン信号線ＤＬ、画素電極ＰＸ、および蓄積容
量Ｃｓｔｇが形成された絶縁膜ＧＩの上面にはたとえば
シリコン窒化膜からなる保護膜ＰＳＶが形成され、この
保護膜ＰＳＶの上面には配向膜ＯＲＩ１が形成されて、
液晶表示パネルＰＮＬのいわゆる下側基板を構成してい
る。

【００６９】ここで、基準電極ＣＴおよび画素電極ＰＸ
はそのいずれにおいても金属のような不透光性の材料層
で形成してもよく、また、少なくともいずれか一方をた
とえばＩＴＯ（Indium-Tin-Oxide）等の透光性の材料層
で形成してもよい。後者の場合、画素の開口率を向上さ
せる効果を奏する。

【００７０】また、上側基板となる透明基板（カラーフ
ィルタ基板）ＳＵＢ２の液晶側の部分には、各画素領域
に相当する部分に開口部を有するブラックマトリクスＢ
Ｍが形成されている。

【００７１】さらに、このブラックマトリクスＢＭの画
素領域に相当する部分に形成された開口部を被ってカラ
ーフィルタＦＩＬが形成されている。このカラーフィル
タＦＩＬはｘ方向に隣接する画素領域におけるそれとは
異なった色を備えるととともに、それぞれブラックマト
リクスＢＭ上において境界部を有するようになってい
る。

【００７２】また、このようにブラックマトリクスＢ
Ｍ、およびカラーフィルタＦＩＬが形成された面には樹
脂膜等からなる平坦膜ＯＣが形成され、この平坦膜ＯＣ
の表面には配向膜ＯＲＩ２が形成されている。

【００７３】ここで、この実施例では、画素電極ＰＸと
基準電極ＣＴとの間に電界を生じせしめない場合には、
液晶の光透過率が最小となるいわゆるノーマリブラック
モードの構成となっている。

【００７４】そして、ドレイン信号線ＤＬに供給される
映像信号（電圧）の最大振幅を、液晶層ＬＣの相対透過
率を９０％とするのに要する電圧（Ｖ９０）以下となる
ように設定されている。

【００７５】本実施例の液晶表示装置がノーマリブラッ
クモードであり、このことを背景に、液晶駆動電圧の大
幅な減少と、コントラスト比低下の影響を抑制すること
ができる。

【００７６】すなわち、図１は、ノーマリブラックモー
ドでの液晶駆動電圧（Ｖ）と相対輝度（％）の関係を示
したグラフである。ノーマリブラックモードの場合、白
表示輝度は電圧に依存するが、相対輝度１００％を与え
る電圧（Vmax）の近傍では飽和傾向を示すことになる。
このことは相対輝度１００％を与える電圧（Vmax）の近
傍で液晶を駆動させても輝度にあまり変化はないことを
意味する。

【００７７】このため、輝度を９０％以下に抑えて白表
示をすることによって、液晶の駆動電圧を大幅に低減で
きることになる。

【００７８】このことは、映像信号をドレイン信号線Ｄ
Ｌに供給するドレイン駆動ＩＣとして、その出力の小さ
いものを選択でき、また発熱の量も低減させることがで
きるようになる。

【００７９】また、この場合の黒表示は無通電状態であ
るため、ノーマリホワイトモードの場合（その特性を図
６に示す）と比べて、コントラスト比への影響を抑制で
きるようになる。（実施例２）また、この実施例では、基準電圧信号線Ｃ
Ｌを介して各画素領域の基準電極ＣＴに供給する基準信
号をフレーム単位で反転させていることにある。

【００８０】このことは、図７に示すように、フレーム
単位で反転される基準信号に対して映像信号の振幅Ｖを
定めることから、全体としての映像信号の振幅を小さく
することができる。

【００８１】比較のため、図８に示すように基準信号を
フレーム単位で一定である場合を考えると、映像信号は
基準信号に対して（＋）側に振幅Ｖ、（−）側に振幅Ｖ
を取る必要が生じる。

【００８２】このため、本実施例の場合、図８と比較す
ると映像信号の振幅を半分にすることができる。

【００８３】このことは、ドレイン駆動ＩＣとして、そ
の出力の小さいものを選択でき、また発熱の量も低減さ
せることができるようになる。（実施例３）また、この実施例では、ドレイン信号線Ｄ
Ｌと基準電圧信号線ＣＬのうち、１フレームあたりの平
均電圧振幅の大きい方の信号が供給される信号線が他方
の信号線よりも低抵抗に構成されている。

【００８４】信号線に入力される各種駆動波形はその入
力端では図９（ａ）に示すように方形波に近い形状を有
するが、信号線の抵抗および寄生容量のため、遠端では
図９（ｂ）に示すような歪んだ波形となる。

【００８５】液晶表示パネルＰＮＬでは表示面の全域で
均一な表示が要求され、実際の入力信号はこの波形の歪
み分を考慮して入力電圧振幅を予め高めておくことが必
要となるが、これにともない駆動電圧のさらなる上昇を
行なわなければならなくなる。

【００８６】そこで、１フレームあたりの平均振幅の最
も大きい信号が加わる信号線に、他方の信号線よりも低
抵抗の配線を用いることにより、特に大きな電圧信号を
用いることなく、振幅の大きい信号線での波形歪を低減
させるようにしている。

【００８７】この場合、基準信号（電圧）を一定とする
駆動（図８参照）では、ドレイン信号線ＤＬの配線の比
抵抗を基準電圧信号線ＣＬのそれよりも低くすることが
得策となる。

【００８８】たとえば、ドレイン信号線ＤＬはＡｌもし
くはそれを含む合金あるいはそれらの多層構造とし、基
準信号線はＡｌ、Ｃｒ、Ｔａ、Ｍｏ、Ｗもしくはそれら
のうち少なくとも１つを含む合金あるいはそれらの多層
構造とすることができる。

【００８９】また、ドレイン信号線ＤＬはＣｒもしくは
それを含む合金あるいはそれらの多層構造とし、基準信
号線はＣｒ、Ｔａ、Ｍｏ、Ｗもしくはそれらのうち少な
くとも１つを含む合金あるいはそれらの多層構造とする
ことができる。

【００９０】さらに、ドレイン信号線ＤＬはＡｌ、Ｃ
ｒ、Ｍｏ、Ｔａ、Ｗもしくはそれを含む合金あるいはそ
れらの多層構造とし、基準信号線はＩＴＯ、Ｉｎ₂Ｏ₃、
ＳｎＯ ₂、ＩＺＯ、ＺｎＯ₂もしくはそれらのうち２つの
混合体あるいはそれらの多層構造とすることができる。

【００９１】また、基準電圧信号ＣＬをフレーム毎に反
転させる駆動では、基準電圧信号線ＣＬの比抵抗をドイ
ン信号線ＤＬのそれよりも低くすることが得策となる。

【００９２】たとえば、ドレイン信号線ＤＬはＡｌ、Ｃ
ｒ、Ｔａ、Ｍｏ、Ｗもしくはそれらのうち一つを含む合
金あるいはそれらの多層構造とし、基準信号線はＡｌ、
Ｃｒもしくはそれらのうち少なくとも１つを含む合金あ
るいはそれらの多層構造とすることができる。

【００９３】なお、ドレイン信号線ＤＬと基準電圧信号
線ＣＬは同種の材料の多層構造で構成して、上記の関係
をたとえば一方の線幅を大きくしたり小さくしたりして
充足させるようにしてもよいことはいうまでもない。（実施例４）図１０（ａ）は図２のｘ−ｘ線における断
面を示した図である。半導体チップからなるドレイン駆
動ＩＣ６はその入力バンプ、出力バンプが形成された面
を透明基板ＳＵＢ１に対向させ（フェースダウン）、そ
れぞれの各バンプは透明基板ＳＵＢ１面に形成された配
線層の端子と接続されている（この明細書ではＦＣＡ方
式と称す）。

【００９４】この場合、ドレイン駆動ＩＣ６は並設され
た入力バンプ群と出力バンプ群との間の領域にて、少な
くとも該バンプの高さ以上の間隙を透明基板ＳＵＢ１側
との間に有している。

【００９５】そして、この間隙を埋めるようにして該透
明基板ＳＵＢ１側に応力緩衝層３１が形成されている。
これにより、該透明基板ＳＵＢ１側に形成された応力緩
衝層３１によって前記ドレイン駆動ＩＣ６の撓み（該ド
レイン駆動ＩＣの中央部において透明基板ＳＵＢ１側へ
凹部となる撓み）を吸収するようになっている。

【００９６】このようにした場合、ドレイン駆動ＩＣ６
に生じる応力が透明基板ＳＵＢ１側へ伝達し難くなり、
その近傍における透明基板ＳＵＢ１と透明基板ＳＵＢ２
との局所的アライメントずれを回避できるようになる。

【００９７】また、図１０（ｂ）は、他の実施例を示す
構成図で、図１０（ｂ）と対応した図となっている。

【００９８】この図１０（ｂ）において、応力緩衝層３
１はドレイン駆動ＩＣ６の実装領域に限らずその周辺に
まで到って形成されている。また、ドレイン駆動ＩＣ６
の各バンプと接続される配線層（ドレンイ信号線ＤＬ）
は該応力緩衝層３１の上面に形成されている。

【００９９】なお、各画素領域に形成される前記保護膜
ＰＳＶをたとえばＳｉＮ膜からなる無機材料層および樹
脂からなる有機材料層の順次積層体で形成する場合があ
る。たとえば保護膜ＰＳＶとしてその誘電率を小さくさ
せたい場合、あるいは無機材料層のクラック等を有機材
料層で被覆させたい場合等の要求があるからである。

【０１００】この場合において、前記応力緩衝層３１と
して前記有機材料層の形成の際に同時に形成することに
よって（そのまま延在させて形成してもよい）製造工数
の増大を回避できる効果を有する。

【０１０１】なお、この実施例ではドレイン駆動ＩＣ６
について説明したものであるが、ゲート駆動ＩＣ５にお
いても事情が同じであることから、このゲート駆動ＩＣ
５の実装領域においても同様の構成を採用してもよいこ
とはもちろんである。（実施例５）上述した各実施例では、透明基板ＳＵＢ１
をガラス基板として説明したものであるが、この実施例
では該透明基板ＳＵＢ１として特に樹脂で構成された樹
脂基板を用いたものである。

【０１０２】この透明基板ＳＵＢ１にはドレイン駆動Ｉ
Ｃ６およびゲート駆動ＩＣ５が実装されており、その基
板としてガラスより伸縮性の高い樹脂を用いることによ
り、該各駆動ＩＣに生じる応力による不都合が解消でき
る。

【０１０３】上述した各実施例のうち少なくとも一つを
採用することにより、駆動ＩＣの駆動電力を低減させる
ことができ、また、それによる発熱量をも低減させるこ
とができることができることから、図１１に示すよう
に、表示領域部ＡＲのうち該駆動ＩＣに近接する領域Ｔ
Ｒにおいて、該発熱による影響（変色等）を回避するこ
とができる。（実施例６）図１２に示すように、液晶を介して対向配
置される各透明基板のうち透明基板ＳＵＢ２にはブラッ
クマトリクスＢＭと称される遮光膜が形成されている。
なお、同図において、その（ａ）は平面図を、（ｂ）は
（ａ）のｂ−ｂ線における断面図を示している。

【０１０４】そして、透明基板ＳＵＢ１と透明基板ＳＵ
Ｂ２とのギャップを確保するためのスペーサとして、た
とえば透明基板ＳＵＢ２側に形成した樹脂層をフォトリ
ソグラフィ技術による選択エッチングによって形成した
支柱３３を用いている。

【０１０５】この支柱３３は各画素領域の集合として形
成される表示部内に所定どおりの位置に配置させること
ができ、前記ブラックマトリクスＢＭと重ねられるよう
にして形成されている。

【０１０６】支柱３３の周辺には液晶の分子の配向乱れ
が生じやすく、これが目視されやすいからである（ドメ
インと称される）。

【０１０７】そして、この実施例では、ドレイン駆動Ｉ
Ｃ６、ゲート駆動ＩＣ５の近傍におけるブラックマトリ
クスの幅を他の部分におけるブラックマトリクスの幅よ
りも大きく形成している。

【０１０８】このようにした理由は、各駆動ＩＣの近傍
は該駆動ＩＣの発熱のために透明基板ＳＵＢ１、ＳＵＢ
２のアライメントずれが発生しやすく、該アライメント
ずれによって前記ドメインが目視され易くするからであ
る。

【０１０９】なお、この遮光膜としてはブラックマトリ
クスＢＭに限定されることはなく、他の目的で形成され
る遮光膜であっても適用できることはいうまでもない。（実施例７）この実施例では、表示部内の前記支柱を、
２単位画素〜８単位画素あたり１個となる密度で配置さ
せたことにある。

【０１１０】ここで、単位画素とはＲＧＢもしくはＣＭ
Ｙセットで１単位画素と定めるものとする。

【０１１１】仮に、前記支柱を８単位画素あたり１個未
満で配置させた場合、応力によって上下の基板が容易に
動いてしまい、かえってアライメントのずれが悪化し、
また該応力に対して支柱の強度がもたず、塑性変形で上
下基板のギャップの均一性が阻害されるに到る。

【０１１２】上述した各実施例は、たとえば図１３に示
す画素構成の液晶表示装置に適用したものであるが、こ
れ以降に示す画素構成の液晶表示装置にも適用できるも
のである。（実施例８）この実施例では、図１３に示すように、ド
レイン信号線ＤＬと画素電極ＰＸが同層に位置づけら
れ、基準電極ＣＴは保護膜ＰＳＶ１を介して該ドレイン
信号線ＤＬと画素電極ＰＸの上層に形成されている。ま
た、この基準電極ＣＴはゲート信号線ＧＬと同層に形成
された基準電圧信号線ＣＬとスルホールＴＨを通して互
いに接続されている。なお、同図において、その（ａ）
は平面図を、（ｂ）は（ａ）のｂ−ｂ線における断面図
を、（ｃ）は（ａ）のｃ−ｃ線における断面図を示して
いる。

【０１１３】そして、基準電極ＣＴをドレイン信号線Ｄ
Ｌに重なるようにして形成し、これによりドレイン信号
線ＤＬと基準電極ＣＴの間に発生する電界による液晶の
予期しない挙動（ドメイン）を目視できないようにして
いる。

【０１１４】すなわち、ドレイン信号線ＤＬからの電界
によって発生するドメインを前記基準電極ＣＴによって
遮光させた構成となっている。

【０１１５】また、このようにすることによって、ドレ
イン信号線ＤＬからの電界は電位が固定された基準電極
ＣＴ側に終端され、画素領域側への影響を抑制できるよ
うになる。

【０１１６】そして、前記基準電極ＣＴとしては、金属
層のような不透明の導電層で形成する場合と、ＩＴＯ
（Indium-Tin-Oxide）のような透明の導電層で形成する
場合とが考えられる。

【０１１７】ここで、透明の導電層で基準電極ＣＴを構
成した場合、この基準電極ＣＴをドメインの目視を遮光
する遮光膜としての機能をもたせるためには、いわゆる
ノーマリホワイトモードにすることが必要になる。

【０１１８】ノーマリホワイトモードは、画素電極ＣＴ
と基準電圧電極ＣＬとの間に電界が発生していない場合
に液晶の光透過率を最低にできる該液晶の材料の選択に
よって構成することができる。

【０１１９】なお、透明の導電層としてはＩＴＯに限定
されることはなく、たとえばＩｎ₂Ｏ₃、ＳｎＯ₂、ＩＺ
Ｏ、ＺｎＯ₂、それらの混合物、あるいは積層体であっ
てもよい。

【０１２０】また、この実施例では、基準電極ＣＴの上
面に保護膜ＰＳＶ２が形成され、この保護膜ＰＳＶ２の
上面に配向膜（図示せず）が形成されている。

【０１２１】この場合、保護膜ＰＳＶ２として樹脂等の
有機材料を用いることができ、このようにした場合、そ
の表面を平坦化できる等の効果を奏する。（実施例９）この実施例は、実施例８（図１３）に示し
た構成において、保護膜ＰＳＶ１をたとえばＳｉＮから
なる無機材料と樹脂からなる有機材料との順次積層体で
構成したものである。

【０１２２】このようにした場合、画素電極ＰＸと基準
電極ＣＴとの間の誘電率を低く抑えることができる効果
を奏する。（実施例１０）この実施例では、上述した実施例８（図
１３）の構成において、基準電極ＣＴを特に金属層で構
成した場合に、その上面に該基準電極ＣＴをも被って保
護膜ＰＳＶ２を形成し、この保護膜ＰＳＶ２の上面に配
向膜を形成する構成としたものである。

【０１２３】基準電極ＣＴを金属層で構成した場合に、
この金属層は極めて薄い配向膜を介して液晶と対向する
ことになり、該金属層は液晶と化学反応を起こしやす
く、たとえば電食等の不都合な現象が生じる。

【０１２４】このため、基準電極ＣＴと配向膜との間に
絶縁膜を介在させることによって、該基準電極ＣＴの保
護を図っている。

【０１２５】前記絶縁膜としてはたとえばＳｉＮ、Ｓｉ
Ｏ₂のような無機材料、あるいは樹脂のような有機材料
であってもよい。（実施例１１）この実施例では、図１３に示すように、
基準電極ＣＴに基準信号を供給するための基準信号線Ｃ
Ｌがゲート信号線ＧＴと同層に形成され、かつ、ゲート
信号線ＧＴと同一の材料（金属層）で形成されている。

【０１２６】基準信号線ＣＬはゲート信号線ＧＬとほぼ
平行に配置されているとともに、互いに隣接するゲート
信号線ＧＬのほぼ中央に位置づけられている。

【０１２７】そして、基準電極ＣＴは前記基準信号線Ｃ
Ｌが形成された透明基板ＳＵＢ１の面から絶縁膜ＧＩお
よび保護膜ＰＳＶ１を介して該保護膜上に形成されてい
る。

【０１２８】基準信号線ＣＬと基準電極ＣＴとの接続は
画素領域のほぼ中央にて保護膜ＰＳＶ１と絶縁膜ＧＩに
形成されたスルホールＴＨを通してなされている。

【０１２９】基準電極ＣＴはたとえばＩＴＯ膜によって
形成され、図中ｙ方向に延在してｘ方向に並設される合
計３本の電極として形成されている。

【０１３０】この場合、中央の基準電極ＣＴは前記スル
ホールＴＨを介して基準信号線ＣＬに接続され、この基
準電極ＣＴを除く残りの２本の基準電極ＣＴはそれぞれ
映像信号線ＤＬに重畳されて形成され、また、各基準電
極ＣＴの上下の端部はそれぞれゲート信号線ＧＬに重畳
されたＩＴＯ膜によって互いに接続されている。

【０１３１】このため、保護膜ＰＳＶ１上に形成された
ＩＴＯ膜は画素領域を囲むようにして、換言すれば、ド
レイン信号線ＤＬおよびゲート信号線ＧＬ上に重ねら
れ、かつそれら信号線の幅よりも大きな幅を有するよう
にして形成されている。

【０１３２】そして、このＩＴＯ膜は他の隣接する画素
領域のＩＴＯ膜と一体に形成されている。

【０１３３】このようにした場合、ＩＴＯ膜は表示領域
内において格子状のパターンとして形成されるため、そ
れ自体の抵抗値を低減させる効果を有する。

【０１３４】そして、このＩＴＯ膜に基準信号を供給す
る基準信号線ＣＬは抵抗値の低い金属層で形成している
ことから、基準電極ＣＴに供給される基準信号の信号歪
みの発生を抑制できるようになる。（実施例１２）この実施例では、上記実施例１１の構成
において、保護膜ＰＳＶ１をたとえばＳｉＮからなる無
機材料と樹脂からなる有機材料との順次積層体から構成
されるようにしたものである。（実施例１３）実施例１１、１２において、基準電圧信
号線ＣＬを金属層で形成するとともに、基準電極ＣＴを
ＩＴＯ等の透光性の導電層で形成したものであるが、基
準電圧信号線ＣＬの材料層の抵抗が基準電極ＣＴの材料
層の抵抗より小さい限り、これらの材料は必ずしも限定
されることはない。

【０１３５】このようにすることにより、基準電圧信号
線ＣＬと基準電極ＣＴの全体の抵抗を低減でき、各基準
電極ＣＴに供給される基準信号の電位の安定化を確保で
きるようになる。（実施例１４）実施例１１（図１３）の構成において、
ノーマリブラックモードを採用していることにある。

【０１３６】すなわち、画素電極ＰＸと基準電極ＣＴの
間に電界が印加されていない場合は液晶の光透過率が最
低となる（黒表示）ようになっている。

【０１３７】この場合、基準電極ＣＴを一部として構成
したＩＴＯ膜は遮光膜として機能し、ゲート信号線ＧＬ
およびドレイン信号線ＤＬを充分に被った遮光膜が形成
されるようになる。

【０１３８】このことは、同様の機能を有するたとえば
ブラックマトリクス等の遮光膜を別個の工程で形成しな
くてもよいという効果を奏する。

【０１３９】なお、この場合、基準電極を一部として形
成する材料としては、ＩＴＯに限ることはなく、Ｉｎ₂
Ｏ₃、ＳｎＯ₂、ＩＺＯ、ＺｎＯ₂またはそれらの混合
体、積層体であってもよい。（実施例１５）実施例１１ないし１４の各構成におい
て、基準電極ＣＴを一部として形成する材料層は、表示
領域内において格子状のパターンとして形成されるた
め、この材料層にも基準信号を供給することができる。

【０１４０】このため、この実施例では、基準電圧信号
線ＣＬはもちろんのこと、基準電極ＣＴを一部として形
成する材料層にも基準信号を供給するようにし、この場
合、基準信号線ＣＬの延在方向と直交する方向から該基
準信号を供給する構成としている。

【０１４１】すなわち、基準電極ＣＴを一部として形成
する材料層の周辺のうち、図中ｘ方向に平行なる周辺の
うちいずれか、あるいはその双方から基準信号を供給す
るようになっている。

【０１４２】この場合、図１４に示すように、該材料層
の一辺に帯状の低抵抗の金属層３５を重畳させ、この金
属層を介して基準信号を供給するようになっている。

【０１４３】このようにすることによって、各画素領域
における基準電極ＣＴに供給される基準信号の波形歪み
を緩和させることができる。

【０１４４】なお、この実施例においては、前記基準電
極ＣＴを一部とする材料層は透光性の高い材料あるいは
金属層であってもよいことはいうまでもない。（実施例１６）この実施例では、上記実施例１３ないし
１５のいずれかの構成において、基準信号を１フレーム
毎に反転（コモン反転駆動）させるように構成したもの
である。

【０１４５】上述したように、基準電圧信号線ＣＬは基
準電極ＣＴより低抵抗に構成しているため、基準信号の
基準電極ＣＴへの供給の際の信号波形歪みを少なくでき
る。

【０１４６】また、コモン反転駆動をしていることか
ら、ドレイン駆動ＩＣの出力を低減でき、該ドレイン駆
動ＩＣとして出力の小さいものを用いることができる。

【０１４７】この場合、ドレイン駆動ＩＣの実装として
ＦＣＡ方式を採用している場合、該ドレイン駆動ＩＣの
発熱が小さいことから、信頼性あるドレイン駆動ＩＣの
使用ができる。

【０１４８】なお、このような構成として、基準電圧信
号線ＤＬ（Ａｌ、Ｃｒ、Ｔａ、Ｍｏ、Ｗおよびそれらの
混合体あるいは積層体）における信号歪みの抑制ととと
もに、ドレイン信号線における信号歪みもその材料をＡ
ｌ、Ｃｒおよびそれらの混合体あるいは積層体とするこ
とによって抑制できるようになる。（実施例１７）この実施例では、図１３に示すように、
画素領域内に形成するスルホールＴＨを隣接する各画素
電極ＰＸのほぼ中央に形成し、このスルホールＴＨによ
って基準電圧信号線ＣＬと基準電極ＣＴの接続を図って
いる。

【０１４９】このように構成した場合、スルホールＴＨ
とそれに隣接する画素電極ＰＸとの短絡の発生の確率を
小さくできるようになる。（実施例１８）この実施例では、スルホールＴＨの径
を、図１３に示すように、基準電圧信号線ＣＬの幅より
も小さく、しかも基準電極ＣＴの幅よりも小さくしたこ
とにある。

【０１５０】このようにした場合、基準電極ＣＴの該ス
ルホールＴＨ部での断線の発生を低減することができる
ようになる。（実施例１９）この実施例では、図１５に示すように、
基準電圧信号線ＣＬと保護膜ＰＳＶ１を介して該保護膜
ＰＳＶ１上に基準電極ＣＴを一部とする材料層が形成さ
れ、この材料層は少なくとも基準信号線ＣＬに沿って重
畳された帯状の部分３７と、この帯状の部分３７と交差
するようにして延在する基準電極ＣＴを有し、これらの
交差部において、スルホールＴＨを通して前記基準電圧
信号線ＣＬに接続された構成となっている。

【０１５１】このように構成することによって、基準電
圧信号線ＣＬからの電位を基準電極ＣＴに低抵抗で伝達
できるので、基準電位の歪をいっそう抑制できる。（実施例２０）この実施例では、図１６に示すように、
基準電圧信号線ＣＬと保護膜ＰＳＶ１を介して該保護膜
ＰＳＶ１上に基準電極ＣＴを一部とする材料層が形成さ
れ、この材料層は少なくとも基準電圧信号線ＣＬと交差
して延在する基準電極ＣＴを有するとともに、該基準電
圧信号線ＣＬとの交差部にてそれ以外の部分よりも幅が
広く形成され、この幅が広く形成された部分において、
スルホールＴＨを通して前記基準電圧信号線ＣＬに接続
された構成となっている。

【０１５２】このように構成することによって、スルホ
ールＴＨ部での基準電極ＣＴの断線を回避することがで
きる。（実施例２１）この実施例は、図１７に示すように、図
１５に示した構成と類似し、まず、基準電極ＣＴを一部
とする材料層が金属層からなる不透光性の導電材で構成
されている。

【０１５３】そして、基準電圧信号線ＣＬに沿って重畳
して形成される材料層は、その中心軸が該基準電圧信号
線ＣＬの中心軸とほぼ一致づけられているととともに、
その幅が該基準電圧信号線ＣＬの幅よりも小さく形成さ
れている。

【０１５４】このように構成することとによって、画素
領域における光透過領域を大きくでき、開口率の向上が
図れる。（実施例２２）この実施例は、図１８に示すように、基
準電圧信号線ＣＬと保護膜ＰＳＶ１を介して該保護膜Ｐ
ＳＶ１上に基準電極ＣＴを一部とする材料層が形成さ
れ、この材料層は少なくとも基準電圧信号線ＣＬに沿っ
て重畳された帯状の部分と、この帯状の部分と交差にし
て延在する基準電極ＣＴを有し、これら交差部におい
て、スルホールＴＨを通して前記基準電圧信号線ＣＬに
接続された構成となっているととともに、該スルホール
ＴＨの近傍にて、前記基準電極ＣＴが該スルホールＴＨ
に近づくにつれ幅広に構成されている。

【０１５５】そして、この場合、基準電極ＣＴは不透光
性の金属層から形成され、基準電圧信号線ＣＬに沿って
重畳された前記帯状の部分の幅は該基準電圧信号線ＣＬ
のそれよりも小さく形成されている。（実施例２３）この実施例では、図１９に示すように、
たとえば実施例１１（図１５）の構成において、ゲート
信号線ＧＬを被って形成される基準電極を一部とする材
料層をその薄膜トランジスタＴＦＴに対向する部分に開
口（該材料層の非形成領域）を設けていることにある。

【０１５６】薄膜トランジスタＴＦＴの上部に電位が加
わると、該薄膜トランジスタＴＦＴのしきい値が変動す
ることから（バックチャネル）、上記開口によってこの
不都合を回避せんとするものである。（実施例２４）この実施例では、図２０に示すように、
たとえば実施例１１の構成において、薄膜トランジスタ
ＴＦＴに対向する部分に形成された前記材料層の開口を
ドレイン信号線ＤＬ側へゲート信号線ＧＬに沿って延在
するようにして大きく形成し、該ドレイン信号線ＤＬの
一部が該開口に対向するようにしている。

【０１５７】このように構成することによって、基準電
極ＣＴの電位から薄膜トランジスタＴＦＴのバックチャ
ネルへの飛込み電圧の影響を回避できるようになる。（実施例２５）この実施例では、図２１に示すように、
ドレイン信号線ＤＬと重畳する基準電極ＣＴと隣接する
他の基準電極ＣＴとの間に形成される材料層の開口を薄
膜トランジスタＴＦＴの形成領域にまで広げることによ
って該材料層が薄膜トランジスタと重なることのないよ
うにしている。

【０１５８】このように構成した場合でも基準電極ＣＴ
から薄膜トランジスタＴＦＴのバックチャネルへの飛込
み電圧の影響を回避できる。

【０１５９】また、該材料層の微細加工を必要としない
ことから（たとえば実施例１１と比較して）、歩留まり
の向上が図れる。（実施例２６）この実施例では、図２２に示すように、
実施例２５の構成（図２１）において、ドレイン信号線
ＤＬと重畳する基準電極ＣＴと隣接する他の基準電極Ｃ
Ｔとの間に形成される材料層の開口を薄膜トランジスタ
ＴＦＴの形成領域を超えて、ゲート信号線ＧＬを間にし
て隣接する他の画素領域にまで及んで形成されている。

【０１６０】この場合においても、該材料層の微細加工
を必要としないことから（たとえば実施例２４と比較し
て）、歩留まりの向上が図れる。

【０１６１】なお、実施例２３ないし２６の構成は、そ
のいずれもが基準電極ＣＴと基準電圧信号線ＣＬとが異
なる層として形成されるものであるが、これに限定され
ず、該基準電極と基準信号線とが同層でかつ一体に形成
されている場合であっても適用できることはいうまでも
ない。（実施例２７）図２３はたとえば図１３のXXIII−XIII
線における断面図で、基準電圧信号線ＣＬと基準電極Ｃ
Ｔとの接続を行うためのスルホールＴＨの断面を示して
いる。

【０１６２】透明基板ＳＵＢ１の表面にまず基準電圧信
号線ＣＬが形成され、この基準電圧信号線ＣＬをも被っ
て基板上にＳｉＮ膜からなる絶縁膜ＧＩが形成されてい
る。この絶縁膜ＧＩは薄膜トランジスタＴＦＴのゲート
絶縁膜として機能するものである。また、この絶縁膜Ｇ
Ｉの上面には保護膜ＰＳＶ１、ＰＳＶ２が形成され、こ
れら保護膜ＰＳＶ１、ＰＳＶ２はＳｉＮ膜からなる無機
材料および樹脂膜からなる有機材料の順次積層体からな
っている。

【０１６３】そして、前記保護膜ＰＳＶ２、ＰＳＶ１お
よび絶縁膜ＧＩにまで到って前記基準電圧信号線ＣＬの
一部を露出させるスルホールＴＨが形成され、このスル
ホールＴＨ内の前記絶縁膜ＧＩとしてのＳｉＮ膜と前記
保護膜ＰＳＶ１としてのＳｉＮ膜の側壁にはＳｉＯ₂膜
４０が形成されている。

【０１６４】これにより、該スルホールＴＨの側壁にお
ける斜面を滑らかな面に形成でき、基準電極ＣＴの段差
による段切れを回避できる構成となっている。

【０１６５】比較のため、図２６は前記ＳｉＯ₂膜を形
成していない状態を示す断面図であり、絶縁膜ＧＩとし
てのＳｉＮ膜と保護膜ＰＳＶ１としてのＳｉＮ膜との
間、保護膜ＰＳＶ１としてのＳｉＮ膜と保護膜ＰＳＶ２
としての樹脂膜との間には段差が生じている。

【０１６６】絶縁膜ＧＩとしてのＳｉＮ膜は薄膜トラン
ジスタＴＦＴのゲート絶縁膜としての機能をもたすこと
からその密度が緻密になるのに対し、保護膜ＰＳＶ１と
してのＳｉＮはスループットの向上を優先させることか
らその密度が該絶縁膜ＧＩよりも疎となっている。

【０１６７】このため、積層体の各材料においてエッチ
ングレートが異なることから、図２６に示したような段
差が生じることになる。

【０１６８】前記ＳｉＯ₂膜４０の形成方法としては、
たとえば前記ＳｉＮ膜のエッチングの際にＯ₂ガスを導
入しアッシング処理を行う方法を採用できる。

【０１６９】また、他の方法として、樹脂層をドライエ
ッチングし、その際にＯ₂を含むガスによりエッチング
を行う方法を採用できる。（実施例２８）この実施例は前記スルホールＴＨの構成
の他の実施例であり、図２４にその断面図を示してい
る。

【０１７０】ここでは、保護膜ＰＳＶ２としての樹脂膜
が、その保護膜ＰＳＶ１の下層に形成されるＳｉＮ膜
（保護膜ＰＳＶ１）さらにその下層のＳｉＮ膜（絶縁膜
ＧＩ）の各側壁を被うようにして形成されている。

【０１７１】このように構成した場合、ＳｉＮ膜（絶縁
膜ＧＩ）とＳｉＮ膜（保護膜ＰＳＶ１）との間の段差は
樹脂膜によって被われるとともに、スルホールＴＨの側
壁の全域にわたって樹脂膜が形成されることからその斜
面は滑らかなものとして形成される。

【０１７２】このため、このスルホールＴＨを通して基
準電圧信号線ＣＬと接続される基準電極ＣＴの段差によ
る段切れを回避できる。

【０１７３】なお、このようなスルホールＴＨの生成方
法として、まず、透明基板ＳＵＢ１上に形成された絶縁
膜ＧＩとしてのＳｉＮ膜、保護膜ＰＳＶ１としてのＳｉ
Ｎ膜にスルホールＴＨを形成する。そして、このスルホ
ールＴＨをも被って基板上に保護膜ＰＳＶ２としての樹
脂膜を形成し、この樹脂膜に前記スルホールＴＨと同心
的にしかも該スルホールＴＨの径よりも小さい径でスル
ホールＴＨを形成する方法が採用される。

【０１７４】この場合、樹脂膜として光分解性のものあ
るいは光硬化性のものを用いることができることはいう
までもない。（実施例２９）この実施例では、図２５に示すように、
スルホールＴＨを形成する絶縁膜が多層構造であること
に鑑み、基準電圧信号線ＣＬと基準電極ＣＴとの接続に
おいて他の導電層４２を介在させていることにある。

【０１７５】すなわち、絶縁膜ＧＩ、無機材料からなる
保護膜ＰＶＳ１、有機材料からなる保護膜ＰＳＶ２との
順積層体において、前記絶縁膜ＧＩに形成したスルホー
ルＴＨを介して基準電圧信号線ＣＬと接続される導電層
４２を形成し、さらに、無機材料および有機材料の順次
積層体からなる保護膜ＰＳＶに形成したスルホールＴＨ
を介して前記導電層４２と接続させる基準電極ＣＴを形
成している。

【０１７６】スルホールＴＨはその底部にいくに従い径
が小さくなる形状となっているため、該スルホールＴＨ
からの露呈面積が基準電圧信号線ＣＬの場合よりも大き
な前記導電層４２を介して基準電圧信号線ＣＬと基準電
極ＣＴとの接続を行うことにより、断線の発生率を低減
させるとともに、接触抵抗の低減を図ることができる。

【０１７７】また、基準電圧信号線ＣＬに対して接続が
良好でない材料からなる基準電極ＣＴの場合、該導電層
４２の材料の選択によってこの不都合を回避できる効果
も奏する。

【０１７８】たとえば基準電圧信号線ＣＬがＡｌ系の材
料、基準電極ＣＴがＩＴＯ等のような透光性の導電膜の
場合がそうであり、この場合、前記導電層４２としてＣ
ｒ系の材料を用いることにより、互いの接続が良好とな
る。

【０１７９】また、この導電層４２は、たとえばドレイ
ン信号線ＤＬの形成と同時に形成することによって、製
造工数の増大を回避できる。

【０１８０】なお、この実施例では、基準電圧信号線Ｃ
Ｌと基準電極ＣＴとの接続について説明したものである
が、これらに限定することなく、スルホールを介して各
導電層を接続する場合に適用できる。（実施例３０）図２７（ａ）ないし（ｂ）は、それぞれ
画素領域内に形成するスルホールを、表示領域を全体と
して観た場合にその配置状態の各実施例を示した平面図
である。

【０１８１】各図は、カラー表示の三原色Ｒ、Ｇ、Ｂを
それぞれ担当する各画素領域が隣接して形成され、以下
の説明では、この３つの各画素をカラー表示における単
位画素と表現する場合がある。

【０１８２】図２７（ａ）は、スルホールＴＨがたとえ
ば一個おきの画素領域に形成されている。このため、各
単位画素において該スルホールが１個の場合もあるし、
２個の場合もある。

【０１８３】このようにした場合、スルホールが低減す
る分だけ開口率が向上するという効果を奏する。

【０１８４】なお、このように構成する場合、画素領域
の構成は、たとえば図１３に示すように、基準電極ＣＴ
が表示面上に格子状に形成され、この基準電極ＣＴに基
準電圧信号線ＣＬを介して基準信号を供給できる構成と
なっている。

【０１８５】図２７（ｂ）は、単位画素あたり１個のス
ルホールＴＨが形成され、このスルホールはＧ（緑）の
色を担当する画素領域内に形成されている。

【０１８６】Ｇ（緑）の色を担当する画素領域は他の色
を担当する画素領域よりも光の透過率が高いため、この
領域にスルホールＴＨを形成することにより、該スルホ
ールＴＨの形成による開口率の低減を極力抑えるように
している。（実施例３１）この実施例では、図２８に示すように、
基準電圧信号線ＣＬと基準電極ＣＴとの接続を図るスル
ホールＴＨを形成する場合においてその形状を基準電圧
信号線ＣＬの延在方向に沿って広がるように構成したも
のである。

【０１８７】すなわち、基準電圧信号線ＣＬと絶縁膜
（絶縁膜ＧＩ、保護膜ＰＳＶ１、ＰＳＶ２）を介して該
絶縁膜上にある基準電極ＣＴとの接続は、該絶縁膜に該
基準電圧信号線ＣＬの幅内の領域上でかつ該基準電圧信
号線ＣＬの延在方向に沿って広がるようにして形成した
スルホールＴＨを通してなされている。

【０１８８】このように構成した場合、基準電圧信号線
ＣＬに対する基準電極ＣＴとの接続面積を大きくとれ、
その接続抵抗を大幅に低減できる効果を奏する。（実施例３２）この実施例では、基準電圧信号線ＣＬと
画素電極ＰＸとの間に形成する容量素子Ｃｓｔｇの構成
を示したものである。

【０１８９】すなわち、図２９に示すように、基準電極
ＣＴとして前記基準電圧信号線ＣＬと絶縁膜を介して交
差する方向に形成され、かつ該絶縁膜に形成されたスル
ホールＴＨを通して接続されたものを備えるとととも
に、画素電極ＰＸとして前記基準電極ＣＴの両脇に位置
づけられたものを備え、この画素電極ＰＸは前記基準電
圧信号線ＣＬ上にて前記スルホールＴＨと遠ざかる方向
に延在する延在部４５を有している。

【０１９０】この延在部４５によって、画素電極ＰＸと
基準電圧信号線ＣＬとの間にはある値以上の容量を有す
る容量素子Ｃｓｔｇを形成することができ、しかも該延
在部４５はスルホールＴＨから遠ざかって形成されるた
め、画素電極ＰＸと基準電圧信号線ＣＬとの短絡の発生
を回避できる効果を奏する。（実施例３３）この実施例は、実施例３２をさらに改良
したものであり、図３０に示すように、基準電圧信号線
ＣＬとスルホールＴＨを通して接続された基準電極ＣＴ
の両脇に位置づけられた画素電極ＰＸは、前記基準電圧
信号線ＣＬ上にて前記スルホールＴＨと近づく方向に延
在する延在部４６も有し、かつ該スルホールＴＨと遠ざ
かる方向に延在する前記延在部４５よりも長さが小さく
形成されているように構成したものである。

【０１９１】このように構成することによって、延在部
４６のスルホールＴＨとの緩衝を回避できるとととも
に、容量素子Ｃｓｔｇの容量を大きくできる効果を奏す
る。（実施例３４）この実施例は、図３１に示すように、上
述した基準電圧信号線ＣＬを形成せず、これにより開口
率の向上を図った構成となっている。

【０１９２】図３１に示すように、基準電極ＣＴは、ゲ
ート信号線ＧＬ、薄膜トランジスタＴＦＴ、ドレイン信
号線ＤＬ、画素電極ＰＸよりも上層に位置づけられてい
るとともに、前記ゲート信号線ＧＬおよびドレイン信号
線ＤＬに重畳されて形成される導電層の一部として構成
され、該基準電極ＣＴへの基準信号の供給は前記導電層
を介してなされている。

【０１９３】すなわち、該導電層は隣接する他の画素領
域に対応する他の導電層とも一体に形成され、これによ
り表示領域の周辺にまで及んで形成されることになる。
このため、基準信号はこの導電層の周辺から容易に供給
することができる。

【０１９４】この場合の給電はたとえば図１４に示した
ように金属層３５を介して行うことにより、前記導電層
に均一に基準信号を供給することができる。

【０１９５】なお、この実施例の場合、基準電極はＩＴ
Ｏ膜等の光透光性を有する導電層に限らず、金属層のよ
うな不透明の導電層であってもよいことはいうまでもな
い。（実施例３５）この実施例は、上述した基準電圧信号線
ＣＬと称したものを形成しない場合に、画素電極ＰＸと
基準電極ＣＴとの間の容量素子Ｃａｄｄを確保するため
の構成を示したものである。

【０１９６】すなわち、図３２に示すように、基準電極
ＣＴの両脇に配置される各画素電極の接続部４８を設
け、この接続部４８が前記基準電極ＣＴと交差するよう
にし、この交差部にて容量素子Ｃａｄｄを形成してい
る。

【０１９７】この基準電極ＣＴはゲート信号線ＧＬを被
う材料層と一体に形成され、前記各基準電極ＣＴのそれ
ぞれの両端は前記材料層と重ねられるようにして、この
重ねられた部分においても容量素子Ｃａｄｄを形成して
いる。（実施例３６）また、図３３に示すように、各画素電極
ＰＸの接続部４８と重ねられるように、基準電極ＣＴを
一部として形成する材料層に接続部４９を形成するよう
にしてもよい。（実施例３７）この実施例では、一の画素領域に容量素
子Ｃｓｔｇと容量素子ａｄｄとを形成した構成となって
いる。

【０１９８】図３４に示すように、画素電極ＰＸの延在
部は絶縁膜ＧＩを介してゲート信号線ＧＬの一部に重畳
されて容量素子Ｃａｄｄを形成するとともに、保護膜Ｐ
ＳＶを介して前記基準電極ＣＴの延在部にも重畳されて
容量素子Ｃｓｔｇを形成している。なお、図３５は図３
４の３５−３５線における断面を示した図である。（実施例３８）また、図３５に示す実施例に対する他の
実施例を図３６に示すように、保護膜ＰＳＶが無機材料
と有機材料との順次積層体（ＰＳＶ１、ＰＳＶ２）で構
成されている場合、容量素子Ｃｓｔｇの容量を充分確保
できないことから、容量素子Ｃａｄｄを併用させた構成
とすることは有益となる。

【０１９９】また、図３６に対応する図３７に示すよう
に、基準電極ＣＴの上面にさらに保護膜ＰＳＶ３が形成
されていてもよいことはもちろんである。（実施例３９）また、上述した構成から、容量素子Ｃｓ
ｔｇと容量素子Ｃａｄｄはほぼ同じ領域内に形成され、
換言すれば各素子Ｃｓｔｇ、Ｃａｄｄは重畳されて形成
されているため、それらの占有面積を小さくでき開口率
の向上を図ることができる。（実施例４０）また、上述した構成から、容量素子Ｃｓ
ｔｇの面積より容量素子Ｃａｄｄの面積を小さく形成す
ることにより、必要な容量を確保しつつ、より電気的に
安定な容量素子Ｃｓｔｇでの保持の役割を確保して保持
電位の安定化を図ることができる。（実施例４１）また、上述した構成から、画素電極ＰＸ
の延在部は他の隣接する画素電極ＰＸとの接続部とゲー
ト信号線ＧＬの一部と重畳する部分（容量素子Ｃａｄｄ
形成部）とで構成しているため、たとえば該容量素子Ｃ
ａｄｄの形成部にてショートが生じた場合、ゲート信号
線と重畳する部分を他の部分とたとえばレーザ光線によ
って切り離すことによって、救済を図ることができる。

【０２００】この場合、容量素子Ｃｓｔｇによって一定
の容量が確保でき、該画素の画質の低下を抑制できる。（実施例４２）また、実施例４１の場合において、基準
電極ＣＴを一部とする材料層を光透光性の材料層で構成
することにより、該容量素子Ｃａｄｄの形成部にて生じ
るショートを容易に目視できる効果を奏する。（実施例４３）上述した実施例３７〜４２に示した効果
は、図３８に示すように、基準信号線を形成し、この基
準信号線と基準電極をスルホールによって接続させた構
成の場合においても同様に適用できる。（実施例４４）図３９は、上述した実施例３７ないし４
３の構成をいわゆるマルチドメイン方式に適用した場合
の構成を示している。

【０２０１】マルチドメイン方式とは、画素電極ＰＸと
基準電極ＣＴとの間に発生する電界の方向を画素領域内
に２個形成するようにし、これにより、表示面の垂直方
向に対して異なる方向から観察しても色調の変化が生じ
ないようにしたものである。

【０２０２】そのための一実施例として、画素電極およ
び基準電極をそれぞれその延在方向に沿って複数の屈曲
部を形成してジグザグ形状としたものである。

【０２０３】なお、本実施例では、図３９として、容量
素子Ｃａｄｄを構成した例を示したが、容量素子Ｃｓｔ
ｇのみの場合であっても適用できる。（実施例４５）図４０は実施例４４の構成にゲート信号
線ＧＬと平行に基準電圧信号線ＣＬを設け、絶縁膜に形
成されたスルホールＴＨを通して基準電極ＣＴに接続さ
れた構成となっている。（実施例４６）図４１は実施例４４の構成において、ド
レイン信号線ＤＬをその上層に形成されている基準電極
ＣＴの形状に対応させてその走行方向にジグザグ状にし
たものである。

【０２０４】これにより基準電極ＣＴは、ドレイン信号
線ＤＬを均一な幅で被うことになり、該ドレイン信号線
ＤＬからの電界の基準電極ＣＴ側への終端を信頼性よく
行うことができるようになる。（実施例４７）この実施例は、図４２に示すように、上
述の実施例４６の構成において基準電圧信号線ＣＬを備
えた構成とするとともに、スルホールＴＨを通して接続
される基準電極ＣＴの該接続部の幅を広く形成してい
る。（実施例４８）この実施例は、実施例２３ないし２６の
各構成において、薄膜トランジスタＴＦＴのバックチャ
ネルの発生を回避するため、基準電極ＣＴを一部として
構成する導電膜の該薄膜トランジスタＴＦＴ上の領域に
おいて開口を設けた構成としたものである。（実施例４９）この実施例は、実施例３７ないし４８の
各構成において、基準電極ＣＴとして、Ａｌ、Ｃｒ、Ｍ
ｏ、Ｔａ、Ｗのいずれかの材料、あるいはそれらの合金
からなる材料、あるいはそれらのいくつかを積層させた
材料を用いたものである。

【０２０５】このようにすることによって、ドレイン信
号線ＤＬ上の遮光膜の特別の形成を不要とし、また、低
抵抗となるためコモン反転駆動での波形歪みを抑制でき
るようになる。（実施例５０）この実施例は、実施例３７ないし４８の
各構成において、基準電極ＣＴとして、Ａｌ、Ｃｒ、Ｍ
ｏ、Ｔａ、Ｗのいずれかの材料、あるいはそれらの合金
からなる材料、あるいはそれらのいくつかを積層させた
材料を用いるととともに、基準電圧信号線ＣＬとして、
Ａｌ、Ｃｒのいずれかの材料、あるいはそれらの合金か
らなる材料、あるいはそれらのいくつかを積層させた材
料を用いたものである。（実施例５１）この実施例は、基準電極ＣＴとして、Ｉ
ＴＯ、Ｉｎ₂Ｏ₃、ＳｎＯ₂、ＩＺＯ、ＺｎＯ₂いずれかの
材料、あるいはそれらの合金からなる材料、あるいはそ
れらのいくつかを積層させた材料を用いたものである。

【０２０６】この場合、ゲート信号線ＧＬ、ドレイン信
号線ＤＬ、基準電圧信号線ＣＬの端子部において、電食
を防止するために上記材料を被覆する構成とした場合、
該基準電極の形成はそれと同時に行うことができ、製造
工数の増大を回避することができる。

【０２０７】また、この場合、容量素子の修復の際にお
いて、該容量素子を該基準電極ＣＴを通して直接に目視
できるので、レーザ切断によるリペア時の位置決めが容
易となる効果を奏する。（実施例５２）この実施例は、実施例５１の構成におい
て、いわゆるノーマリブラックモードとなっていること
にある。

【０２０８】これにより、ドレイン信号線上の基準電極
ＣＴは遮光膜として機能し、たとえばノーマリホワイト
モードで構成した場合と比較して、光漏れによる不都合
を解消することができる。

【０２０９】ここで、ノーマリホワイトモードとは、画
素電極ＰＸと基準電極ＣＴとの間に電界を発生せしめた
場合、液晶の光透過率が最高となる構成をいう。（実施例５３）この実施例は、実施例５１、５２の各構
成において、いわゆるドット反転駆動で基準電極ＣＴと
画素電極ＰＸとの間に電圧を印加することにある。

【０２１０】基準電極ＣＴが上述した材料（ＩＴＯ、Ｉ
ｎ₂Ｏ₃、ＳｎＯ₂、ＩＺＯ、ＺｎＯ₂等）で構成しその抵
抗が比較的高くなることに鑑み、該ドット反転を行うこ
とにより、表示面の輝度の均一化を向上させるようにす
るものである。（実施例５４）この実施例は、上述した各構成のうち、
薄膜トランジスタＴＦＴの上方に基準電極ＣＴを一部と
する導電層が形成されたもの（開口が形成されていない
もの）において、基準電極をその電位が（−）５Ｖ以上
（＋）１０Ｖ以下の範囲内となるように駆動させること
にある。

【０２１１】このようにした理由は、上記範囲での基準
電極の駆動は、薄膜トランジスタＴＦＴのしきい値の変
動が許容範囲内に抑えられることが判明したからであ
る。（実施例５５）上述した各実施例では、画素内に形成さ
れるスイッチング素子として薄膜トランジスタＴＦＴに
限定されることなく他の構成のスイッチング素子にも適
用できる。

【０２１２】しかし、薄膜トランジスタＴＦＴを適用し
た場合、それをＯＮ状態とするのにゲート信号線に供給
する走査信号は＋１２Ｖ以上、ＯＦＦ状態とするために
は−５Ｖ以下に設定されている。

【０２１３】このため、基準電極ＣＴの電位を該条件に
かからない領域として駆動することにより、この基準電
極ＣＴによって該薄膜トランジスタＴＦＴの誤動作を防
止できる。（実施例５６）この実施例では、上述した各構成のう
ち、薄膜トランジスタＴＦＴの上方に基準電極を一部と
する導電層が形成されたもの（開口が形成されていない
もの）において、いわゆるコモン反転駆動方法におい
て、該基準電極の電位の最小値を−５Ｖ以上としたもの
である。

【０２１４】このようにした場合においても、薄膜トラ
ンジスタＴＦＴのしきい値変動を抑制させることができ
る。（実施例５７）この実施例では、上述した各構成のう
ち、薄膜トランジスタＴＦＴの上方に基準電極ＣＴを一
部とする導電層が形成されたもの（開口が形成されてい
ないもの）において、基準電極の電位をほぼ一定とする
駆動において、その電位を−５Ｖ以上＋１０Ｖ以下の範
囲、望ましくは−１Ｖ以上＋７Ｖ以下の範囲に設定した
ものである。

【０２１５】このようにした場合においても、薄膜トラ
ンジスタＴＦＴのしきい値変動を抑制させることができ
る。（実施例５８）この実施例は、たとえばゲート信号線Ｇ
Ｌのゲート駆動ＩＣ５の接続近傍の構成を示したもので
ある。

【０２１６】図４３に示すように、ゲート信号線ＧＬの
ゲート駆動ＩＣ５の接続近傍は、上述したように、隣接
する他のゲート信号線ＧＬととともにゲート駆動ＩＣ５
側に収束するパターンとして形成されている。なお、こ
の部分は図５８の一点鎖線枠Ａに囲まれる部分に対応し
ている。

【０２１７】この場合において、各ゲート信号線ＧＬの
間に基準電圧信号線ＣＬが同層で配置され、この基準電
極信号線ＣＬもゲート駆動ＩＣ５側に引き出す場合、各
ゲート信号線ＧＬの前記収束する領域にて隣接するゲー
ト信号線ＧＬと干渉し、ショートを起こし易くなる。

【０２１８】このため、この実施例では、基準電圧信号
線ＣＬはゲート信号線ＧＬに対して絶縁膜を介した他の
層で形成するとともに、各ゲート信号線ＧＬの前記収束
する領域にて該ゲート信号線ＧＬとほぼ直交する方向に
延在する配線層５０と前記絶縁膜に形成したスルホール
を通して接続させる構成としたものである。

【０２１９】このように構成することによって、いわゆ
る額縁と称される領域の増大を回避することができる。

【０２２０】すなわち、先の例で、基準電圧信号線ＣＬ
を各ゲート信号線ＧＬの前記収束する領域にてショート
なく形成しようとした場合、該収束の部分の各ゲート信
号線の屈曲角度を小さく形成しなければならず、それだ
けゲート駆動ＩＣ５を表示領域ＡＲから遠のく位置に実
装しなければならないからである。

【０２２１】なお、この実施例の画素としてたとえば図
１３に示すように構成した場合に、前記配線層５０はド
レイン信号線ＤＬと同時に形成する配線層とすることが
できる。

【０２２２】また、この実施例では、ゲート信号線ＧＬ
のゲート駆動ＩＣ５の接続近傍の構成を示したものであ
るが、ドレイン信号線ＤＬのドレイン駆動ＩＣ６の接続
近傍においても適用できることはもちろんである。（実施例５９）この実施例は、図４３（ｂ）に対応する
図４４に示すように、前記配線層５０を基準電圧信号線
ＣＬと一体に形成したものである。（実施例６０）この実施例は、実施例５８に示す構成に
おいて、画素領域における構成をも示した図である。す
なわち、ゲート信号線ＧＬと基準電圧信号線ＣＬとを同
層に形成し、絶縁膜を介して該絶縁膜の上面に形成され
た基準電極ＣＴと該絶縁膜に形成されたスルホールＴＨ
によって接続されている。（実施例６１）この実施例は、実施例５９に示す構成に
おいて、やはり画素領域における構成をも示した図であ
る。（実施例６２）図４７は、図４３に対応する図であり、
図４３と異なる構成は、配線層５０に引き出される基準
電圧信号線ＣＬは、一つ置きに配置されたものとなって
いる。この場合、一つ置きに限定されることはなく、二
つ置き、あるいは三つ置き等であってもよいことはいう
までもない。

【０２２３】なお、この場合において、基準電極ＣＴ
は、上述したように材料層の一部として形成されるもの
で、この材料層は隣接する他の画素領域における対応す
る材料層と接続されて形成されるようになっている。

【０２２４】このように構成した場合、各ゲート信号線
ＧＬが収束する領域において、信号線の密集を回避でき
るようになる。

【０２２５】なお、この実施例では基準電圧信号線につ
いて説明したものであるが、たとえば保持容量線におい
ても適用できることはいうまでもない。（実施例６３）この実施例では、図４８に示すように、
前記配線層５０は一つのドライバチップ（ドレイン駆動
ＩＣ６、ゲート駆動ＩＣ５）に接続される各ゲート信号
線ＧＬの束の外側を迂回し、さらに、該ドライバチップ
に隣接して引き出されるように構成されている。

【０２２６】このように構成した場合、該配線層５０を
該ドライバチップの入力側の端子側に引き出せるように
できる。

【０２２７】なお、図４８に示す部分は図５８に示す一
点鎖線枠Ｂに示す部分に対応している。（実施例６４）この実施例では、図４８に対する他の実
施例を示すもので、図４９に示すように、ドライバチッ
プに隣接して引き出される配線層５０はドライバチップ
の下側に位置するように構成されている。（実施例６５）この実施例では、上述した各実施例の構
成において、配向膜ＯＲＩ１、ＯＲＩ２として、下記の
構造式からなる材料を用いていることにある。

【０２２８】

【化５】

【０２２９】

【化６】

【０２３０】このような配向膜ＯＲＩ１、ＯＲＩ２を用
いることにより、液晶層内のイオン性不純物の移動によ
る残像（イオン性残像）の発生を抑制できるようにな
る。

【０２３１】さらに、配向膜中の式（１）および式
（２）の物質の合計の成分比に対し、式（１）の物質が
３０％〜７０％の割合である場合に、さらに発生を抑制
できるようになる。

【０２３２】ここで、イオン性残像とは、図５０（ａ）
に示すように、初期状態で隣接する領域に白および黒の
表示を１時間行い、その表示を中間調で表示、その輝度
変化を白表示の領域から黒表示の領域にわたって検出し
た際の該中間調に対応する輝度から突出した輝度の部分
をいう。

【０２３３】この場合、前記配向膜ＯＲＩ１、ＯＲＩ２
として上述した材料を用いることによって、図５０
（ａ）に示すイオン性残像強度を３以下（好ましくは２
以下）に抑えることができ、イオン性残像の回避を達成
することができる。

【０２３４】なお、図５０（ｂ）は、図５０（ａ）の初
期の黒の表示を共通の部分とし、その右側に白の表示が
あることを示している。

【０２３５】図５０（ａ）の場合と比べて中間調におけ
る輝度分布が異なるのはイオンが図中左側へ移動する現
象が見られるからである。（実施例６６）この実施例では、たとえば図３１の構成
において、その（ｂ）に対応する図５１（ａ）に示すよ
うに、基準電極ＣＴが保護膜ＰＳＶ（その上層が有機材
料からなる保護膜ＰＳＶ２）上に形成され、該基準電極
ＣＴをも被って該保護膜ＰＳＶ上に配向膜ＯＲＩ１が形
成されている。

【０２３６】そして、該保護膜ＰＳＶの上面の該基準電
極ＣＴが形成されている部分に凹陥部が形成されてい
る。

【０２３７】これにより、該基準電極ＣＴの段差を極力
小さくし、前記配向膜ＯＲＩ１の該基準電極ＣＴの近傍
におけるラビング性の低下、および残像悪化、配向不良
による光ぬけを解消した構成となっている。

【０２３８】この場合、図５１（ｂ）に示すように、電
極の厚さをＨ(=300nm)、凹陥部にから突出した電極の高
さをＨ₁(=0、90、150、300nm)とした場合、それぞれの
電極の光抜けの状態を調査した結果、図５２に示すよう
になった。図中、◎は光抜けの回避が最も良い状態、○
は良好な状態、×は良好でない状態を示している。

【０２３９】このことから、該基準電極ＣＴは保護膜Ｐ
ＳＶ２に埋め込ませた構成とすることがよく、該基準電
極ＣＴの厚さをＨ₁、凹陥部から突出した電極の高さを
Ｈ₂は次式（３）に示す関係にあることが好ましいこと
がわかる。

【０２４０】

【数１１】０≦（Ｈ−Ｈ₁）／Ｈ≦０．５ ……（３）そして、この実施例では、基準電極ＣＴの表面に直接配
向膜ＯＲＩ１を形成した場合について説明したものであ
る。しかし他の絶縁膜を形成しその表面に配向膜ＯＲＩ
１を形成した構成の場合にも適用できる。

【０２４１】この場合、基準電極ＣＴによる段差が前記
他の絶縁膜の表面に顕在化した段差におけるその高さを
Ｈ₁として換算すればよい。

【０２４２】なお、この場合の電極として基準電極ＣＴ
に限定されることはなく、他の電極であってもよく、ま
た、透光性あるいは非透光性の材料層に限定されること
はない。（実施例６７）この実施例では、上述した各実施例で、
保護膜ＰＳＶを無機材料からなる保護膜ＰＳＶ１と有機
材料からなる保護膜ＰＳＶ２の順次積層体で形成する場
合において、該保護膜ＰＳＶ２の材料として、アクリル
系（透明性が高い、ポジ型感光性）、ポリイミド系（耐
熱性が高い）、ノボラック系（着色し易い）、ポリイミ
ド−エポキシ共重合体（配向膜を兼用しうる）のいずれ
か、あるいはそれらの積層体を用いていることにある。

【０２４３】このような保護膜ＰＳＶ２は、膜厚４００
ｎｍで９５％の透光性、２３０℃以上の耐熱性を有す
る。

【０２４４】また、液晶に対する汚染性が低く、耐プロ
セス性（スパッタ、エッチング液、剥離液、配向膜溶
媒、ＵＶ／Ｏ₃洗浄に耐える）を有する。（実施例６８）画素電極ＰＸと基準電極ＣＴとの間に電
圧を印加して電界を形成する場合、それら各電極との間
に有機材料の保護膜ＰＳＶ２が介在されている場合、該
保護膜ＰＳＶ２による駆動電圧を増加せざるを得ないこ
とが確かめられる。

【０２４５】この場合、ドライバ、すなわちゲート信号
線ＧＬに走査信号を供給するゲート駆動ＩＣ５、あるい
はドレイン信号線ＤＬに映像信号を供給するドレイン駆
動ＩＣ６が、透明基板ＳＵＢ１に直接実装されている場
合（ＦＣＡ方式）において、該駆動ＩＣの発熱対策が必
要となる。

【０２４６】そこで、ノーマリブラックモードで最大輝
度となる液晶駆動電圧Ｖmaxを有機材料からなる保護膜
ＰＳＶ２の膜厚、画素電極Ｐｘと基準電極ＣＴとの間
隔、液晶の誘電率異方性との関係を究明した。

【０２４７】まず、液晶の誘電率異方性、画素電極ＰＸ
と基準電極ＣＴとの間隔、Ｖmaxとの関係を示すグラフ
である図５３、液晶の誘電率異方性＝１０での保護膜Ｐ
ＳＶ２の膜厚、画素電極ＰＸと基準電極ＣＴとの間隔、
Ｖmaxとの関係を示すグラフである図５４、液晶の誘電
率異方性＝１４．５での保護膜ＰＳＶ２の膜厚、画素電
極ＰＸと基準電極ＣＴとの間隔、Ｖmaxとの関係を示す
グラフである図５５を得た。

【０２４８】このことから、図５３に示すように、液晶
の誘電率異方性の高い液晶材料を用いることによりＶma
xを低減できる。そして、保護膜ＰＳＶ２の膜厚の増加
ととともにＶmaxは増大し、画素電極ＰＸと基準電極Ｃ
Ｔとの間隔の増加ととともにＶmaxは増大する。この関
係は図５４、および図５５に示される。

【０２４９】従って、上述のグラフから次式（４）の関
係が成立することが導かれる。

【０２５０】

【数１２】Ｖmax＝1.9ｄ＋0.4146Ｗ−0.2328Δε＋2.8218 ……（４）ここで、ｄは有機材料からなる保護膜ＰＳＶ２の膜厚
（μｍ）、Ｗは画素電極Ｐｘと基準電極ＣＴとの間隔
（μｍ）、Δεは液晶の誘電率異方性を示している。

【０２５１】このことから、まず、高いΔεを有する液
晶の材料としては、図５５の化学構造式に示すようにシ
アノジフッ素液晶を用いるのが望ましく、また、Δεが
１４．５以上のような高い領域を実現するには、図５７
の化学構造式に示すようにトリフッ素ジオキサン液晶を
用いるのが望ましい。

【０２５２】いずれにしても、上記各液晶のうち少なく
とも一方を含む液晶を用いることにより、上記Ｖmaxを
低減できることになる。（実施例６９）ノーマリブラックモードの構成におい
て、画素電極ＰＸと基準電極ＣＴとが有機材料からなる
保護膜ＰＳＶ２を介して異なる層にある場合、白表示の
際のドレインドライバの出力電圧の振幅を片側７．５Ｖ
以下とすることによって、液晶表示を可能ならしめる。（実施例７０）また、ノーマリブラックモードの構成に
おいて、画素電極ＰＸと基準電極ＣＴとが有機材料から
なる保護膜ＰＳＶ２を介して異なる層にある場合、上記
式（４）が１５Ｖより小さくなるようにｄ、Ｗ、Δεを
設定し、さらに、いわゆるコモン反転を行い、白表示の
際のドレインドライバの出力電圧の振幅を片側７．５Ｖ
以下とすることによって、液晶表示を可能ならしめる。

【０２５３】これは、コモン反転駆動によれば、同じ液
晶駆動電圧を得るのに必要なドライバの出力電圧をほぼ
半減できるからである。（実施例７１）また、ノーマリブラックモードの構成に
おいて、画素電極ＰＸと基準電極ＣＴとが有機材料から
なる保護膜ＰＳＶ２を介して異なる層にある場合、上記
式（４）が７．５Ｖより小さくなるようにｄ、Ｗ、Δε
を設定し、さらに、白表示の際のドレインドライバの出
力電圧の振幅を片側７．５Ｖ以下とすることによって、
液晶表示を可能ならしめる。（実施例７２）また、ノーマリブラックモードの構成に
おいて、画素電極ＰＸと基準電極ＣＴとが有機材料から
なる保護膜ＰＳＶ２を介して異なる層にある場合、映像
信号の電圧最大振幅を前記液晶層の相対透過率を９０％
とするのに要する電圧以下に設定することによって、上
記式（４）が９．３７５Ｖより小さい場合において、白
表示の際のドレインドライバの出力電圧の振幅を７．５
Ｖ以下として、液晶表示を可能ならしめる。

【０２５４】これは、ノーマリブラックモードにおいて
は、Ｖmax近辺でＢ−Ｖのカーブが緩やかになるため、
透過率１００を得るのに要する電圧に対し、透過率９０
％を得るのに要する電圧はその８０％で済むことによ
る。（実施例７３）また、ノーマリブラックモードの構成に
おいて、画素電極ＰＸと基準電極ＣＴとが有機材料から
なる保護膜ＰＳＶ２を介して異なる層にある場合、いわ
ゆるコモン反転を行い、映像信号の電圧最大振幅を前記
液晶層の相対透過率を９０％とするのに要する電圧以下
に設定することによって、上記式（４）が１８．７５Ｖ
より小さい場合において、白表示の際のドレインドライ
バの出力電圧の振幅を７．５Ｖ以下として、液晶表示を
可能ならしめる。（実施例７４）ノーマリブラックモードの構成におい
て、画素電極ＰＸと基準電極ＣＴとが有機材料からなる
保護膜ＰＳＶ２を介して異なる層にある場合、白表示の
際のドライバの出力電圧の振幅を片側５Ｖ以下とするこ
とによって、ドレインドライバの発熱の対策を図る。（実施例７５）また、ノーマリブラックモードの構成に
おいて、画素電極ＰＸと基準電極ＣＴとが有機材料から
なる保護膜ＰＳＶ２を介して異なる層にある場合、いわ
ゆるコモン反転を行い、白表示の際のドレインドライバ
の出力電圧の振幅を片側５Ｖ以下とし、かつ上記式
（４）を１０Ｖより小さくなるようにｄ、Ｗ、Δεを設
定し、ドライバの発熱の対策を図る。（実施例７６）また、ノーマリブラックモードの構成に
おいて、画素電極ＰＸと基準電極ＣＴとが有機材料から
なる保護膜ＰＳＶ２を介して異なる層にある場合、いわ
ゆるコモン反転を行い、白表示の際のドレインドライバ
の出力電圧の振幅を片側５Ｖ以下とし、かつ上記式
（４）を１０Ｖより小さくなるようにｄ、Ｗ、Δεを設
定することによって、ドライバの発熱の対策を図る。（実施例７７）また、ノーマリブラックモードの構成に
おいて、画素電極ＰＸと基準電極ＣＴとが有機材料から
なる保護膜ＰＳＶ２を介して異なる層にある場合、映像
信号の電圧最大振幅を前記液晶層の相対透過率を９０％
とするのに要する電圧以下に設定することによって、上
記式（４）が６．２５Ｖより小さい場合において、白表
示の際のドレインドライバの出力電圧の振幅を片側５Ｖ
以下とし、ドライバの発熱の対策を図る。（実施例７８）また、ノーマリブラックモードの構成に
おいて、画素電極ＰＸと基準電極ＣＴとが有機材料から
なる保護膜ＰＳＶ２を介して異なる層にある場合、いわ
ゆるコモン反転を行い、映像信号の電圧最大振幅を前記
液晶層の相対透過率を９０％とするのに要する電圧以下
に設定して、上記式（４）が１２．５Ｖより小さい場合
において、白表示の際のドレインドライバの出力電圧の
振幅を片側５Ｖ以下として、ドライバの発熱の対策を図
る。

【０２５５】

【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、ドライバ近傍の液
晶の局所的温度上昇を抑制させた液晶表示装置を得るこ
とができる。

【０２５６】また、ドライバの基板に対する応力の伝達
を抑制させた液晶表示装置を得ることができる。

【０２５７】また、ドライバ近傍の表示面にてアライメ
ントずれを抑制させた液晶表示装置を得ることができ
る。

【０２５８】また、開口率を向上せた液晶表示装置を得
ることができる。

【０２５９】さらに、いわゆる額縁の縮小を図った液晶
表示装置を得ることができる。

【図面の簡単な説明】

【図１】本発明による液晶表示装置の一実施例を示す説
明図で、ノーマリブラックモードにおける液晶駆動電圧
と相対輝度との関係を示したグラフである。

【図２】本発明による液晶表示装置の一実施例を示す全
体構成図である。

【図３】本発明による液晶表示装置の画素の一実施例を
示す平面図である。

【図４】図３のIV−IV線における断面図である。

【図５】図３のV−V線における断面図である。

【図６】ノーマリホワイトモードにおける液晶駆動電圧
と相対輝度との関係を示したグラフである。

【図７】コモン反転における画素電極と基準電極との間
の電圧値を時間との関係で示したグラフである。

【図８】コモン電圧一定における画素電極と基準電極と
の間の電圧値を時間との関係で示したグラフである。

【図９】信号線に伝達する際の信号の歪みの発生を示し
た説明図である。

【図１０】信号線に接続されるドライバ（ゲート駆動Ｉ
Ｃ、ドレイン駆動ＩＣ）およびその近傍の構成を示す側
面図である。

【図１１】液晶表示装置の表示領域のうちドライバに近
接する部分に変色が生じることを示す説明図である。

【図１２】液晶表示装置の液晶を介して対向配置させる
各基板の間に配置される支柱の一実施例を示す構成図で
ある。

【図１３】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図１４】本発明による液晶表示装置に形成される基準
電極の一実施例を示す平面図である。

【図１５】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図１６】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図１７】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図１８】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図１９】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図２０】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図２１】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図２２】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図２３】本発明による液晶表示装置の画素内に形成さ
れるスルホールの一実施例を示す断面図である。

【図２４】本発明による液晶表示装置の画素内に形成さ
れるスルホールの他の実施例を示す断面図である。

【図２５】本発明による液晶表示装置の画素内に形成さ
れるスルホールの他の実施例を示す断面図である。

【図２６】本発明による液晶表示装置の画素内に形成さ
れるスルホールの他の実施例を示す断面図である。

【図２７】本発明による液晶表示装置の画素内に形成さ
れるスルホールの配置の実施例を示す断面図である。

【図２８】本発明による液晶表示装置の画素内に形成さ
れるスルホールの他の実施例を示す断面図である。

【図２９】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図３０】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図３１】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図３２】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図３３】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図３４】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図３５】図３４の３５−３５線における断面図であ
る。

【図３６】本発明による液晶表示装置の他の実施例を示
す図で、図３５に対応する図である。

【図３７】本発明による液晶表示装置の他の実施例を示
す図で、図３５に対応する図である。

【図３８】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図３９】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図４０】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図４１】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図４２】本発明による液晶表示装置の画素の他の実施
例を示す構成図である。

【図４３】本発明による液晶表示装置の他の実施例を示
す構成図で、各基準電圧信号線の引出部を示した平面図
である。

【図４４】本発明による液晶表示装置の他の実施例を示
す構成図で、各基準電圧信号線の引出部を示した断面図
である。

【図４５】本発明による液晶表示装置の他の実施例を示
す構成図で、各基準電圧信号線の引出部を示した断面図
である。

【図４６】本発明による液晶表示装置の他の実施例を示
す構成図で、各基準電圧信号線の引出部を示した断面図
である。

【図４７】本発明による液晶表示装置の他の実施例を示
す構成図で、各基準電圧信号線の引出部を示した断面図
である。

【図４８】本発明による液晶表示装置の他の実施例を示
す構成図で、ドライバの実装部分の近傍を示す平面図で
ある。

【図４９】本発明による液晶表示装置の他の実施例を示
す構成図で、ドライバの実装部分の近傍を示す平面図で
ある。

【図５０】液晶内のイオン性残像の現象およびイオン性
残像強度を示す説明図である。

【図５１】本発明による液晶表示装置の他の実施例を示
す構成図である。

【図５２】図５１に示した構成において電極の絶縁膜に
対する埋込具合と該電極近傍の光抜け具合の関係を示し
たグラフである。

【図５３】液晶の誘電率異方性、画素電極と基準電極と
の間隔、電極間電圧Ｖmaxとの関係を示すグラフであ
る。

【図５４】液晶の誘電率異方性＝１０での有機材料から
なる保護膜の膜厚、画素電極と基準電極との間隔、Ｖma
xとの関係を示すグラフである。

【図５５】液晶の誘電率異方性＝１４．５での有機材料
からなる保護膜の膜厚、画素電極と基準電極との間隔、
Ｖmaxとの関係を示すグラフである。

【図５６】本発明による液晶表示装置に用いられる液晶
中に含まれる液晶の一実施例を示す化学構造式である。

【図５７】本発明による液晶表示装置に用いられる液晶
中に含まれる液晶の一実施例を示す化学構造式である。

【図５８】本発明による液晶表示装置のドライバの実装
領域の近傍を示した平面図である。

【符号の説明】

ＡＲ……表示領域、ＳＵＢ……透明基板、ＧＬ……ゲー
ト信号線、ＤＬ……ドレイン信号線、ＣＬ……基準電圧
信号線、ＰＸ……画素電極、ＣＴ……基準電極、ＴＦＴ
……スイッチング素子（薄膜トランジスタ）、ＴＨ……
スルホール、ＧＩ……絶縁膜、ＰＳＶ……保護膜、ＰＳ
Ｖ１……無機材料からなる保護膜、ＰＳＶ２……有機材
料からなる保護膜、３３……支柱、５……ゲート駆動Ｉ
Ｃ（ドライバ）、６……ドレイン駆動ＩＣ（ドライ
バ）、ＯＲＩ……配向膜、ＢＭ……ブラックマトリク
ス、ＯＣ……平坦化膜。

───────────────────────────────────────────────────── フロントページの続き (72)発明者仲吉良彰千葉県茂原市早野3300番地株式会社日立製作所ディスプレイグループ内 (72)発明者小林節郎千葉県茂原市早野3300番地株式会社日立製作所ディスプレイグループ内 (72)発明者近藤克己茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者倉橋永年千葉県茂原市早野3300番地株式会社日立製作所ディスプレイグループ内Ｆターム(参考） 2H090 HB07Y HC05 HC06 LA02 LA04 LA15 MB01 2H092 JA24 JA46 JB22 JB31 JB51 JB56 JB63 JB64 KB04 KB23 KB24 KB25 NA01 NA15 NA16 2H093 NA16 NA33 NC03 NC34 ND09 ND12 ND17 ND44 ND45

Claims

【特許請求の範囲】

【請求項１】液晶層を介して対向配置される各基板の
うち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に電界を生じせしめる
基準電極とを備えるととともに、前記ドレイン信号線からの映像信号は前記一方の基板上
に実装されたドライバチップによってなされ、画素電極と基準電極との間の電圧が印加されていない場
合に前記液晶層の光透過率が最低になるように構成され
ているととともに、前記映像信号の電圧最大振幅を前記液晶層の相対透過率
を９０％とするのに要する電圧以下に設定されているこ
とを特徴とする液晶表示装置。
【請求項２】液晶層を介して対向配置される各基板の
うち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、前記映像信号に対して基準となる基準信号
が供給される基準電極とを備えるととともに、前記各画素領域の基準電極に供給される基準信号はフレ
ーム単位で反転されることを特徴とする液晶表示装置。
【請求項３】液晶層を介して対向配置される各基板の
うち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、前記映像信号に対して基準となる基準信号
が基準信号線を介して供給される基準電極とを備えると
とともに、前記ドレイン信号線からの映像信号は前記一方の基板上
に実装されたドライバチップによってなされ、前記ドレイン信号線と基準信号線のうち１フレームあた
りの平均電圧振幅の大きい方の信号が供給される信号線
が他方の信号線よりも低抵抗に構成されていることを特
徴とする液晶表示装置。
【請求項４】基準信号の電圧が各フレームで一定であ
り、ドレイン信号線の比抵抗は基準信号線のそれよりも
小さいことを特徴とする請求項３に記載の液晶表示装
置。
【請求項５】基準信号の電圧がフレーム単位で反転さ
れ、基準信号線の比抵抗はドレイン信号線のそれよりも
小さいことを特徴とする請求項３に記載の液晶表示装
置。
【請求項６】液晶層を介して対向配置される各基板の
うち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に電界を生じせしめる
基準電極とを備えるとともに、前記ドレイン信号線からの映像信号は前記一方の基板上
に実装されたドライバチップによってなされ、該ドライバチップの前記一方の基板との間に応力緩衝層
が介在されていることを特徴とする液晶表示装置。
【請求項７】各画素領域にスイッチング素子を被う有
機膜からなる保護膜が形成されているとともに、前記応
力緩衝層は前記保護膜と同一の材料から構成されている
ことを特徴とする液晶表示装置。
【請求項８】液晶層を介して対向配置される各基板の
うち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に電界を生じせしめる
基準電極とを備えるとともに、前記各信号線からの信号は前記一方の基板上に実装され
たドライバチップによってなされ、前記一方の基板は樹脂材で構成されていることを特徴と
する液晶表示装置。
【請求項９】液晶層を介して対向配置される各基板の
うち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に電界を生じせしめる
基準電極とを備えるとともに、前記各信号線からの信号は前記一方の基板上に実装され
たドライバチップによってなされ、前記各基板のうちいずれかの基板の液晶側の面に対向す
る他の基板とのギャップを確保する支柱を備え、該支柱は、隣接する２つの画素領域当たり１個以下の密
度で配置されていることを特徴とする液晶表示装置。
【請求項１０】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に電界を生じせしめる
基準電極とを備えるとともに、前記各信号線からの信号は前記一方の基板上に実装され
たドライバチップによってなされ、前記各基板のうちいずれかの基板の液晶側の面に他の基
板とのギャップを確保する支柱を備え、該支柱は、隣接する２つの画素領域から８つの画素領域
に対して１個形成されていることを特徴とする液晶表示
装置。
【請求項１１】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に電界を生じせしめる
基準電極とを備えるととともに、前記各信号線からの信号は前記一方の基板上に実装され
たドライバチップによってなされ、前記各基板のうちいずれかの基板の液晶側の面に他の基
板とのギャップを確保する支柱および画素領域を画する
遮光膜を備え、この遮光膜は幅は前記ドライバチップと近接する部分に
おいて他の部分よりも幅が広く形成されていることを特
徴する液晶表示装置。
【請求項１２】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に電界を生じせしめる
複数の基準電極とを備え、前記各基準電極のうちの一つは、絶縁膜を介してドレイ
ン信号線と重畳して形成され、かつその幅は該ドレイン
信号線の幅よりも大きく形成されていることを特徴とす
る液晶表示装置。
【請求項１３】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に電界を生じせしめる
複数の基準電極とを備え、前記各基準電極のうちの一つは、無機材料よりも低誘電
率の絶縁膜を介してドレイン信号線と重畳して形成さ
れ、かつその幅は該ドレイン信号線の幅よりも大きく形
成されていることを特徴とする液晶表示装置。
【請求項１４】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に電界を生じせしめる
複数の基準電極とを備え、前記各基準電極のうちの少なくとも一つは、無機材料層
と有機材料層との順次積層体からなる絶縁膜を介してド
レイン信号線と重畳して形成され、かつその幅は該ドレ
イン信号線の幅よりも大きく形成されていることを特徴
とする液晶表示装置。
【請求項１５】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に電界を生じせしめる
複数の基準電極とを備え、前記各基準電極は金属層からなるとともに、そのうちの
少なくとも一つは、無機材料層と有機材料層との順次積
層体からなる絶縁膜を介してドレイン信号線と重畳して
形成され、かつその幅は該ドレイン信号線の幅よりも大
きく形成されていることを特徴とする液晶表示装置。
【請求項１６】基準電極の上面には該基準電極をも被
って絶縁膜が形成され、この絶縁膜の上面に配向膜が形
成されていることを特徴とする請求項１５に記載の液晶
表示装置。
【請求項１７】ドレイン信号線に重畳される基準電極
は、該ドレイン信号線に沿って配置される他の画素領域
の対応する基準電極と該ドレイン信号線上で接続されて
いるととともに、液晶層を介して対向配置される各基板のうち一方の基板
の液晶側の面にて該ドレイン信号線に対向する部分に遮
光膜が形成されていないことを特徴とする請求項１５に
記載の液晶表示装置。
【請求項１８】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にスイッチング素子に対
向する部分に遮光膜が形成されていることを特徴とする
請求項１５、１７のうちいずれかに記載の液晶表示装
置。
【請求項１９】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に電界を生じせしめる
複数の基準電極とを備え、前記液晶は画素電極と基準電極の間に電界は発生してい
ない状態でその光透過率が最低となり、前記各基準電極は透明な導電層からなるとともに、その
うちの少なくとも一つは、無機材料層と有機材料層との
順次積層体からなる絶縁膜を介してドレイン信号線と重
畳して形成され、かつその幅は該ドレイン信号線の幅よ
りも大きく形成されていることを特徴とする液晶表示装
置。
【請求項２０】ドレイン信号線に重畳される基準電極
は、該ドレイン信号線に沿って配置される他の画素領域
の対応する基準電極と該ドレイン信号線上で接続されて
いるととともに、液晶層を介して対向配置される各基板のうち一方の基板
の液晶側の面にて該ドレイン信号線に対向する部分に遮
光膜が形成されていないことを特徴とする請求項１９に
記載の液晶表示装置。
【請求項２１】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にスイッチング素子に対
向する部分に遮光膜が形成されていることを特徴とする
請求項１９、２０のうちいずれかに記載の液晶表示装
置。
【請求項２２】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極に離間して配置されて基準信
号線からの基準信号が供給される基準電極とを備え、前記基準信号線は無機材料層と有機材料層との順次積層
体からなる絶縁膜の下層に、前記基準電極は前記絶縁膜
の上層に形成され、これら基準信号線と基準電極は絶縁
膜に形成されたスルホールを介して接続されているとと
ともに、基準電極は透光性の導電層で形成され、基準信号線は該
基準電極よりも低抵抗の導電層で形成されていることを
特徴とする液晶表示装置。
【請求項２３】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極に離間して配置されて基準信
号線からの基準信号が供給される基準電極とを備え、前記ゲート信号線、ドレイン信号線、および基準電極は
それぞれ絶縁膜を介して互いに異なる層に形成されてい
ることを特徴とする液晶表示装置。
【請求項２４】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に容量を形成する保持
容量信号線とを備え、前記ゲート信号線、ドレイン信号線、および保持容量信
号線はそれぞれ絶縁膜を介して互いに異なる層に形成さ
れていることを特徴とする液晶表示装置。
【請求項２５】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極に離間して配置されて基準信
号線からの基準信号が供給される基準電極とを備え、前記ドレイン信号線からの映像信号は前記一方の基板上
に実装されたドライバチップによってなされ、前記ゲート信号線、ドレイン信号線、および基準電極は
それぞれ絶縁膜を介して互いに異なる層に形成されてい
ることを特徴とする液晶表示装置。
【請求項２６】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に容量を形成する保持
容量信号線とを備え、前記ドレイン信号線からの映像信号は前記一方の基板上
に実装されたドライバチップによってなされ、前記ゲート信号線、ドレイン信号線、および保持容量信
号線はそれぞれ絶縁膜を介して互いに異なる層に形成さ
れていることを特徴とする液晶表示装置。
【請求項２７】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極に離間して配置されて基準信
号線からの基準信号が供給される基準電極とを備え、前記基準電極は、絶縁膜を介して基準信号線の上層に形
成されているととともに、少なくとも基準信号線に沿っ
て重畳された第１の帯状の部分と、この帯状の部分と交
差するようにして延在する第２の帯状の部分とを有し、
これら第１、第２の各帯状の部分の交差部において、前
記絶縁膜に形成されたスルホールを通して前記基準信号
線に接続されていることを特徴とする液晶表示装置。
【請求項２８】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極に離間して配置されて基準信
号線からの基準信号が供給される基準電極とを備え、前記基準電極は、絶縁膜を介して基準信号線の上層に形
成されているととともに、少なくとも該基準信号線と交
差して延在する帯状の部分を有するとともに、該基準信
号線との交差部にてそれ以外の部分よりも幅が広く形成
され、この幅が広く形成された部分において、前記絶縁
膜に形成されたスルホールを通して前記基準信号線に接
続されていることを特徴とする液晶表示装置。
【請求項２９】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極に離間して配置されて基準信
号線からの基準信号が供給される基準電極とを備え、前記基準電極は、絶縁膜を介して基準信号線の上層に形
成された不透光性の導電材からなるととともに、少なく
とも基準信号線に沿って重畳され該基準信号線よりも幅
が狭く形成された第１の帯状の部分と、この帯状の部分
と交差するようにして延在する第２の帯状の部分とを有
し、これら第１、第２の各帯状の部分の交差部におい
て、前記絶縁膜に形成されたスルホールを通して前記基
準信号線に接続されていることを特徴とする液晶表示装
置。
【請求項３０】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極に離間して配置されて基準信
号線からの基準信号が供給される基準電極とを備え、前記基準電極は、絶縁膜を介してゲート信号線、ドレイ
ン信号線より上層に形成され、少なくともゲート信号線に沿って重畳された導電層と一
体に形成され前記ドレイン信号線に沿って重畳された導
電層を前記基準電極の一部とし、ゲート信号線上に重畳された該導電層は少なくとも前記
スイッチング素子と対向する部分にて開口が形成されて
いることを特徴とする液晶表示装置。
【請求項３１】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極に離間して配置されて基準信
号線からの基準信号が供給される基準電極とを備え、前記基準電極は、絶縁膜を介してゲート信号線、ドレイ
ン信号線より上層に形成され、少なくともゲート信号線に沿って重畳された導電層と一
体に形成され前記ドレイン信号線に沿って重畳された導
電層を前記基準電極の一部とし、ゲート信号線上に重畳された該導電層は前記スイッチン
グ素子と対向する部分にて開口が形成され、この開口は
前記ドレイン信号線側へゲート信号線に沿って延在する
ようにして形成され、該ドレイン信号線の一部が該開口
に対向して形成されていることを特徴とする液晶表示装
置。
【請求項３２】液晶層を介して対向配置される各基板
のうち一方の基板の液晶側の面にて、その各画素領域に、ゲート信号線からの走査信号によっ
て作動されるスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極に離間して配置されて基準信
号線からの基準信号が供給される基準電極とを備え、前記基準電極は、絶縁膜を介してゲート信号線、ドレイ
ン信号線より上層に形成され、少なくともゲート信号線に沿って重畳された導電層と一
体に形成され前記ドレイン信号線に沿って重畳された導
電層を前記基準電極の一部とし、この基準電極に隣接す
る他の基準電極との間に形成される該導電層の開口が前
記スイッチング素子の形成領域に及んで形成されている
ことを特徴とする液晶表示装置。
【請求項３３】導電層の前記開口は前記スイッチング
素子の形成領域を超えて、ゲート信号線を間にして隣接
する他の画素領域にまで及んで形成されていることを特
徴とする請求項３２に記載の液晶表示装置。
【請求項３４】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面に、配線層、この配線層を
も被って形成されるＳｉＮからなる第１絶縁膜、この第
１絶縁膜上に形成され該第１絶縁膜よりも密度の低いＳ
ｉＮからなる第２絶縁膜、この第２絶縁膜上に形成され
る有機材料からなる第３絶縁膜とを有し、この第３絶縁
膜から第１絶縁膜にまで到って前記配線層の一部を露出
させるスルホールが形成され、このスルホール内の前記第１絶縁膜と第２絶縁膜の側壁
にはＳｉＯ₂膜が形成されていることを特徴とする液晶
表示装置。
【請求項３５】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面に、配線層、この配線層を
も被って形成され無機材料からなる第１絶縁膜、この第
１絶縁膜上に形成され該第１絶縁膜よりも密度の低い無
機材料からなる第２絶縁膜、この第２絶縁膜上に形成さ
れる有機材料からなる第３絶縁膜とを有し、この第３絶
縁膜から第１絶縁膜にまで到って前記配線層の一部を露
出させるスルホールが形成され、このスルホール内の前記第１絶縁膜と第２絶縁膜の側壁
には前記第３絶縁膜が形成されていることを特徴とする
液晶表示装置。
【請求項３６】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面に、配線層、この配線層を
も被って形成された複数の絶縁膜からなる積層体とを有
し、この積層体に前記配線層の一部を露出させるスルホ
ールが形成され、前記複数の絶縁膜のうち最上層である絶縁膜を除く少な
くとも一つの絶縁膜の面に前記スルホールを通して前記
配線層と接続された第１導電層が形成されているととも
に、前記積層体の表面に前記スルホールを通して前記第２導
電層と接続された第２導電層が形成されていることを特
徴とする液晶表示装置。
【請求項３７】前記第１導電層は、前記配線層および
第２導電層と接続が良好な材料からなることを特徴とす
る請求項３６に記載の液晶表示装置。
【請求項３８】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面のマトリクス状に配置され
た各画素領域に、ゲート信号線からの走査信号によって作動されるスイッ
チング素子と、このスイッチング素子を介してドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極に離間して配置されて基準信号線からの基準信号
が供給される基準電極とを備え、各画素領域の基準電極は、その基準電極と同層の導電層
を介して、および該基準電極と異層に形成された基準信
号線からスルホールを介して基準信号が供給されるよう
に構成するととともに、前記スルホールはＧ（緑色）を担当する画素領域に形成
されていることを特徴とする液晶表示装置。
【請求項３９】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動されるスイッ
チング素子と、このスイッチング素子を介してドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極に離間して配置されて基準信号線からの基準信号
が供給される基準電極とを備え、この基準電極は、この基準電極と絶縁層を介して異なる
層に形成される基準信号線と該絶縁層に形成されたスル
ホールを介して接続され、前記スルホールは基準信号線の延在方向に沿って広がる
形状となっていることを特徴とする液晶表示装置。
【請求項４０】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動されるスイッ
チング素子と、このスイッチング素子を介してドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極に離間して配置されて基準信号線からの基準信号
が供給される基準電極とを備え、前記基準電極として、前記基準信号線と絶縁膜を介して
交差する方向に形成され該絶縁膜に形成されたスルホー
ルを通して接続されたものを備え、画素電極として前記基準信号線とスルホールを通して接
続された基準電極の両脇に位置づけられたものを備え、
この画素電極は前記基準信号線上にて前記スルホールと
遠ざかる方向に延在する延在部を有していることを特徴
とする液晶表示装置。
【請求項４１】基準信号線とスルホールを通して接続
された基準電極の両脇に位置づけられた画素電極は、前
記基準信号線上にて前記スルホールと近づく方向に延在
する延在部も有し、かつ該スルホールと遠ざかる方向に
延在する前記延在部よりも長さが小さく形成されている
ことを特徴とする請求項４０に記載の液晶表示装置。
【請求項４２】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動されるスイッ
チング素子と、このスイッチング素子を介してドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極との間に電界を生じせしめる基準電極とを備え、該基準電極は、ゲート信号線、スイッチング素子、ドレ
イン信号線、画素電極よりも上層に位置づけられている
とともに、前記ゲート信号線およびドレイン信号線に重
畳されて形成される導電層の一部として構成され、該基準電極への基準信号線の供給は前記導電層を介して
なされていることを特徴とする液晶表示装置。
【請求項４３】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動されるスイッ
チング素子と、このスイッチング素子を介してドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極との間に電界を生じせしめる基準電極とを備え、該基準電極は、ゲート信号線、スイッチング素子、ドレ
イン信号線、画素電極よりも上層に位置づけられている
とともに、前記ゲート信号線およびドレイン信号線に重
畳されて形成される導電層の一部として構成され、前記導電層の基準電極と交差する部分において画素電極
と重畳されていることを特徴とする液晶表示装置。
【請求項４４】導電層は一の基準電極と交差する帯状
の部分を有し、該一の基準電極の両脇に位置づけられる
各画素電極は前記帯状の部分と重なる部分にて接続され
る接続部を有していることを特徴とする請求項４３に記
載の液晶表示装置。
【請求項４５】ゲート信号線に重畳されて形成される
導電層は該ゲート信号線より幅広に形成され、画素電極
は少なくも２個形成されているとともにそれらの各画素
電極はその間に位置する基準電極と交差して配置される
接続部によって接続され、かつ、各画素電極の両端はゲ
ート信号線に重畳されて形成される前記導電層の一部に
重畳されて構成されていることを特徴とする請求項４３
に記載の液晶表示装置。
【請求項４６】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動されるスイッ
チング素子と、このスイッチング素子を介してドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極との間に電界を生じせしめる基準電極とを備え、前記一方の基板側からゲート信号線、画素電極、基準電
極がそれぞれ異なる層で形成され、前記画素電極の延在
部は第１の絶縁膜を介してゲート信号線の一部に重畳さ
れているとともに、第２の絶縁膜を介して前記基準電極
の延在部にも重畳され、かつ前記基準電極の延在部はゲ
ート信号線を被う部分となっていることを特徴とする液
晶表示装置。
【請求項４７】第２の絶縁膜は無機材料と有機材料と
の順次積層体から構成されていることを特徴とする請求
項４６に記載の液晶表示装置。
【請求項４８】画素電極延在部のゲート信号線との重
畳面積は、画素電極延在部の基準電極の延在部との重畳
面積よりも小さく設定されていることを特徴とする請求
項４６に記載の液晶表示装置。
【請求項４９】画素電極延在部のゲート信号線との容
量は、画素電極延在部の基準電極の延在部との容量より
も小さく設定されていることを特徴とする請求項４６に
記載の液晶表示装置。
【請求項５０】画素電極の延在部は他の画素電極との
接続部とゲート信号線の一部と重畳する部分とから構成
されていることを特徴とする請求項４６に記載の液晶表
示装置。
【請求項５１】ゲート信号線と同層に基準信号線が形
成され、この基準信号線は第１絶縁膜および第２絶縁膜
に形成されたスルホールを介して基準電極に接続されて
いることを特徴とする請求項４６に記載の液晶表示装
置。
【請求項５２】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動されるスイッ
チング素子と、このスイッチング素子を介してドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極との間に電界を生じせしめる基準電極とを備え、該画素電極と基準電極はそれぞれそれらの間の電界の方
向を異ならしめるようにその延在方向に対して屈曲部を
有し、前記一方の基板側からゲート信号線、画素電極、基準電
極がそれぞれ異なる層で形成されていることを特徴とす
る液晶表示装置。
【請求項５３】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動されるスイッ
チング素子と、このスイッチング素子を介してドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極との間に電界を生じせしめる基準電極とを備え、該画素電極と基準電極はそれぞれそれらの間の電界の方
向を異ならしめるようにその延在方向に対して屈曲部を
有し、前記一方の基板側からゲート信号線、画素電極、基準電
極がそれぞれ異なる層で形成され、前記画素電極の延在部は第１の絶縁膜を介してゲート信
号線の一部に重畳されているとともに、第２の絶縁膜を介して前記基準電極の延在部にも重畳さ
れ、かつ前記基準電極の延在部はゲート信号線を被う部
分となっていることを特徴とする液晶表示装置。
【請求項５４】ゲート信号線と同層で基準信号線が形
成され、この基準信号線は第２の絶縁膜および第１の絶
縁膜に形成されたスルホールを介して基準電極に接続さ
れていることを特徴とする請求項５２、５３に記載の液
晶表示装置。
【請求項５５】基準電極はドレイン信号上に重畳され
て形成され、かつドレイン信号線は該基準電極に形成さ
れた屈曲部に対応して屈曲部が形成されていることを特
徴とする請求項５２、５３に記載の液晶表示装置。
【請求項５６】ゲート信号線と同層に基準信号線が形
成され、この基準信号線は第１絶縁膜および第２絶縁膜
に形成されたスルホールを介して基準電極に接続されて
いることを特徴とする請求項５５に記載の液晶表示装
置。
【請求項５７】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動されるスイッ
チング素子と、このスイッチング素子を介してドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極との間に電界を生じせしめる基準電極とを備え、該基準電極は、該スイッチング素子よりも上層に位置づ
けられているととともに、それと一体となる導電層が該
スイッチング素子を被うようにして形成され、かつ、該スイッチング素子をＯＮ、ＯＦＦするための電
位以外の電位範囲で駆動されることを特徴とする液晶表
示装置。
【請求項５８】スイッチング素子は薄膜トランジスタ
であるととともに、基準電極はその電位が−５Ｖ以上＋
１０Ｖ以下の範囲で駆動される特徴とする請求項５７に
記載の液晶表示装置。
【請求項５９】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動される薄膜ト
ランジスタと、この薄膜トランジスタを介してドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極との間に電界を生じせしめる基準電極とを備え、該基準電極は、該薄膜トランジスタよりも上層に位置づ
けられているととともに、それと一体となる導電層が該
薄膜トランジスタを被うようにして形成され、その電位は１フレーム毎に反転するとともに、−５Ｖ以
上を最小値とすることを特徴とする液晶表示装置。
【請求項６０】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動される薄膜ト
ランジスタと、この薄膜トランジスタを介してドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極との間に電界を生じせしめる基準電極とを備え、該基準電極は、該薄膜トランジスタよりも上層に位置づ
けられているととともに、それと一体となる導電層が該
薄膜トランジスタを被うようにして形成され、その電位
はほぼ一定に維持され、−５Ｖ以上＋１０Ｖ以下の範囲
に設定されていることを特徴とする液晶表示装置。
【請求項６１】基準電極の電位は−１Ｖ以上＋７Ｖ以
下の範囲に設定されていることを特徴とする請求項６０
に記載の液晶表示装置。
【請求項６２】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面に、一方向に延在され該一
方向と直交する方向に並設される複数の第１信号線と、各第１信号線の間に該第１信号線と平行に配設された第
２信号線とを有し、前記各第１信号線は隣接する信号線どおしでグループ化
され、そのグループ化された各第１信号線の一端が互い
に収束されて半導体チップのバンプに接続され、前記第２信号線は前記第１信号線の収束された領域まで
延在して形成されているとともに他の配線層によって引
き出され、第２信号線は前記各第１信号線と絶縁膜を介して異なる
層に形成され、かつ前記配線層は前記一方向と直交する
方向に延在されていることを特徴とする液晶表示装置。
【請求項６３】一方の基板の液晶側のマトリクス状に
配置された画素領域に、ゲート信号線からの走査信号の
供給により駆動されるスイッチング素子と、このスイッ
チング素子を介してドレイン信号線からの映像信号が供
給される画素電極と、この画素電極との間に電界を生じ
せしめる基準電極とを備え、前記第１信号線はゲート信号線、第２信号線は基準電極
と接続された信号線、配線層はドレイン信号線と同層に
形成される配線層であることを特徴とする請求項６２に
記載の液晶表示装置。
【請求項６４】液晶を介して対向配置された各基板の
うち一方の基板の液晶側の面に、ｘ方向に延在されｙ方向に並設されるゲート信号線とｙ
方向に延在されｘ方向に並設されるドレイン信号線とが
囲まれた各領域を画素領域とし、これら画素領域にゲート信号線からの走査信号の供給に
よって作動されるスイッチング素子と、このスイッチン
グ素子を介してドレイン信号線からの映像信号が供給さ
れる画素電極と、画素領域内に前記ゲート信号線と平行
に走行された基準信号線に接続されて前記画素電極との
間に電界を発生せしめる基準電極とを備え、この基準電極はゲート信号線、ドレイン信号線、基準信
号線と絶縁膜を介して異なる層に形成され、かつ隣接す
る他の画素領域の基準電極と互いに接続されて形成され
ているととともに、前記ゲート信号線は基準電極を介して隣接するゲート信
号線どおしでグループ化され、そのグループ化された各
ゲート信号線の一端が互いに収束されて半導体チップの
出力バンプに接続され、前記基準信号線は前記ゲート信号線の収束された領域ま
で延在して形成されているととともに他の配線層によっ
て引き出され、該他の配線層はｙ方向に延在されて前記基準信号線と一
体に形成されていることを特徴とする液晶表示装置。
【請求項６５】前記半導体チップはｙ方向に複数並設
され、前記他の配線層は各半導体チップの入力バンプと
出力バンプとの間に走行していることを特徴とする請求
項６４に記載の液晶表示装置。
【請求項６６】液晶を介して対向配置された各基板の
うち一方の基板の液晶側の面に、ｘ方向に延在されｙ方向に並設されるゲート信号線とｙ
方向に延在されｘ方向に並設されるドレイン信号線とが
囲まれた各領域を画素領域とし、これら画素領域にゲート信号線からの走査信号の供給に
よって作動されるスイッチング素子と、このスイッチン
グ素子を介してドレイン信号線からの映像信号が供給さ
れる画素電極と、画素領域内に前記ゲート信号線と平行
に走行された基準信号線に接続されて前記画素電極との
間に電界を発生せしめる基準電極とを備え、この基準電極はゲート信号線、ドレイン信号線、基準信
号線と絶縁膜を介して異なる層に形成され、かつ隣接す
る他の画素領域の基準電極と互いに接続されて形成され
ているととともに、前記ゲート信号線は基準電極を介して隣接するゲート信
号線どおしでグループ化され、そのグループ化された各
ゲート信号線の一端が互いに収束されて半導体チップの
バンプに接続され、前記基準信号線はそのうちｘ方向に数個置きに配置され
たものが前記ゲート信号線の収束された領域まで延在し
て形成されているとともに他の配線層によって引き出さ
れていることを特徴とする液晶表示装置。
【請求項６７】前記半導体チップはｙ方向に複数並設
され、前記他の配線層は各半導体チップの入力バンプと
出力バンプとの間に走行していることを特徴とする請求
項６６に記載の液晶表示装置。
【請求項６８】他の配線層は前記半導体チップに接続
される各ゲート信号線の束の外側に迂回されて前記半導
体チップ側に延在されるととともに、前記半導体チップ
の下側を通って一方の基板の周辺に形成される端子に接
続されていることを特徴とする請求項６６に記載の液晶
表示装置。
【請求項６９】液晶を介して対向配置される各基板の
それぞれの液晶側の面に配向膜が形成され、その配向膜
は、次式（１）【化１】に示す構造式からなることを特徴とする液晶表示装置。
【請求項７０】液晶を介して対向配置される各基板の
それぞれの液晶側の面に配向膜が形成され、その配向膜
は、次式（２）【化２】に示す構造式からなることを特徴とする液晶表示装置。
【請求項７１】液晶を介して対向配置される各基板の
それぞれの液晶側の面に配向膜が形成され、その配向膜
中に、次式（１）、次式（２）【化３】【化４】に示す構造式からなる物質が配向膜中の式（１）＋式
（２）合計の成分比に対し、式（１）の物質が３０％〜
７０％の割合にあることを特徴とする液晶表示装置。
【請求項７２】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面に、有機材料からなる絶縁
膜、電極、配向膜が順次形成され、前記電極の膜厚が２
００ｎｍ以下に設定されていることを特徴とする液晶表
示装置。
【請求項７３】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面に、有機材料からなる絶縁
膜、電極、配向膜が順次形成され、前記電極は少なくともその一部が前記絶縁膜に形成され
た凹陥部内に位置づけられていることを特徴とする液晶
表示装置。
【請求項７４】電極の膜厚をＨ、凹陥部から突出した
電極の高さをＨ₁とした場合、次式（３）【数１】０≦（Ｈ−Ｈ₁）／Ｈ≦０．５ ……（３）が成り立つことを特徴とする請求項７３に記載の液晶表
示装置。
【請求項７５】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面に、有機材料からなる第１
絶縁膜、電極、第２絶縁膜、配向膜が順次形成され、前記電極は少なくともその一部が前記第１絶縁膜に形成
された凹陥部内に位置づけられ、電極の膜厚をＨ、前記第２絶縁膜の前記電極の段差が表
面に顕在化した段差の高さをＨ₁とした場合、次式
（３）【数２】０≦（Ｈ−Ｈ₁）／Ｈ≦０．５ ……（３）が成り立つことを特徴とする液晶表示装置。
【請求項７６】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面に、配線層、有機材料から
なる絶縁膜、前記配線層と交差する電極、配向膜が順次
形成され、前記電極は前記配線層と交差する部分以外の部分にて前
記絶縁層に形成された凹陥部内に位置づけられているこ
とを特徴とする液晶表示装置。
【請求項７７】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動するスイッチ
ング素子と、このスイッチンク素子を介してドレイン信
号線からの映像信号が供給される画素電極と、この画素
電極との間に電界を生じせしめる基準電極とを備え、画素電極と基準電極との間に電界が発生していない際に
液晶の光透過率が最低になるように構成され、前記基準電極は前記スイッチング素子を被う保護膜上に
形成され、該保護膜は無機材料層と有機材料層との順次
積層体で構成されているととともに、前記液晶はシアノジフッソ液晶およびトリフッ素ジオキ
サン液晶のうち少なくとも一方を成分とすることを特徴
とする液晶表示装置。
【請求項７８】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動するスイッチ
ング素子と、このスイッチンク素子を介してドレイン信
号線からの映像信号が供給される画素電極と、この画素
電極との間に電界を生じせしめる基準電極とを備え、画素電極と基準電極との間に電界が発生していない際に
液晶の光透過率が最低になるように構成され、前記基準電極は前記画素電極と無機材料層と有機材料層
との順次積層体で構成される保護膜を介して形成され、前記ドレイン信号線への映像信号の出力電圧の振幅が片
側７．５Ｖ以下に設定されていることを特徴とする液晶
表示装置。
【請求項７９】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動するスイッチ
ング素子と、このスイッチンク素子を介してドレイン信
号線からの映像信号が供給される画素電極と、この画素
電極との間に電界を生じせしめる基準電極とを備え、画素電極と基準電極との間に電界が発生していない際に
液晶の光透過率が最低になるように構成され、前記基準電極は前記画素電極と無機材料層と有機材料層
との順次積層体で構成される保護膜を介して形成され、ｄを有機材料からなる保護膜ＰＳＶ２の膜厚（μｍ）、
Ｗを画素電極Ｐｘと基準電極ＣＴとの間隔（μｍ）、Δ
εを液晶の誘電率異方性とした場合、次式（４）【数３】Ｖmax＝1.9ｄ＋0.4146Ｗ−0.2328Δε＋2.8218 ……（４）に示されるＶmaxが１５Ｖより小さくなるようにｄ、
Ｗ、Δεが設定され、前記基準電極への基準信号の供給はフレーム毎に反転さ
れるとともに、前記ドレイン信号線への映像信号の出力電圧の振幅が片
側７．５Ｖ以下に設定されていることを特徴とする液晶
表示装置。
【請求項８０】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動するスイッチ
ング素子と、このスイッチンク素子を介してドレイン信
号線からの映像信号が供給される画素電極と、この画素
電極との間に電界を生じせしめる基準電極とを備え、画素電極と基準電極との間に電界が発生していない際に
液晶の光透過率が最低になるように構成され、前記基準電極は前記画素電極と無機材料層と有機材料層
との順次積層体で構成される保護膜を介して形成され、ｄを有機材料からなる保護膜ＰＳＶ２の膜厚（μｍ）、
Ｗを画素電極Ｐｘと基準電極ＣＴとの間隔（μｍ）、Δ
εを液晶の誘電率異方性とした場合、次式（４）【数４】Ｖmax＝1.9ｄ＋0.4146Ｗ−0.2328Δε＋2.8218 ……（４）に示されるＶmaxが７．５Ｖより小さくなるようにｄ、
Ｗ、Δεが設定され、前記ドレイン信号線への映像信号の出力電圧の振幅が片
側７．５Ｖ以下に設定されていることを特徴とする液晶
表示装置。
【請求項８１】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動するスイッチ
ング素子と、このスイッチンク素子を介してドレイン信
号線からの映像信号が供給される画素電極と、この画素
電極との間に電界を生じせしめる基準電極とを備え、画素電極と基準電極との間に電界が発生していない際に
液晶の光透過率が最低になるように構成され、前記基準電極は前記画素電極と無機材料層と有機材料層
との順次積層体で構成される保護膜を介して形成され、ｄを有機材料からなる保護膜ＰＳＶ２の膜厚（μｍ）、
Ｗを画素電極Ｐｘと基準電極ＣＴとの間隔（μｍ）、Δ
εを液晶の誘電率異方性とした場合、次式（４）【数５】Ｖmax＝1.9ｄ＋0.4146Ｗ−0.2328Δε＋2.8218 ……（４）に示されるＶmaxが９．３７５Ｖより小さくなるように
ｄ、Ｗ、Δεが設定され、前記ドレイン信号線への映像信号の最大出力電圧での液
晶層の相対透過率が９０％以下に設定されていることを
特徴とする液晶表示装置。
【請求項８２】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動するスイッチ
ング素子と、このスイッチンク素子を介してドレイン信
号線からの映像信号が供給される画素電極と、この画素
電極との間に電界を生じせしめる基準電極とを備え、画素電極と基準電極との間に電界が発生していない際に
液晶の光透過率が最低になるように構成され、前記基準電極は前記画素電極と無機材料層と有機材料層
との順次積層体で構成される保護膜を介して形成され、前記基準電極への基準信号の供給はフレーム毎に反転さ
せるとともに、ｄを有機材料からなる保護膜ＰＳＶ２の膜厚（μｍ）、
Ｗを画素電極Ｐｘと基準電極ＣＴとの間隔（μｍ）、Δ
εを液晶の誘電率異方性とした場合、次式（４）【数６】Ｖmax＝1.9ｄ＋0.4146Ｗ−0.2328Δε＋2.8218 ……（４）に示されるＶmaxが１８．７５Ｖより小さくなるように
ｄ、Ｗ、Δεが設定され、前記ドレイン信号線への映像信号の最大出力電圧での液
晶層の相対透過率が９０％以下に設定されていることを
特徴とする液晶表示装置。
【請求項８３】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動するスイッチ
ング素子と、このスイッチンク素子を介してドレイン信
号線からの映像信号が供給される画素電極と、この画素
電極との間に電界を生じせしめる基準電極とを備え、前記ドレイン信号線からの映像信号は前記一方の基板上
に実装されたドライバチップによってなされ、画素電極と基準電極との間に電界が発生していない際に
液晶の光透過率が最低になるように構成され、前記基準電極は前記画素電極と無機材料層と有機材料層
との順次積層体で構成される保護膜を介して形成され、前記ドレイン信号線への映像信号の出力電圧の振幅が片
側５Ｖ以下に設定されていることを特徴とする液晶表示
装置。
【請求項８４】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動するスイッチ
ング素子と、このスイッチンク素子を介してドレイン信
号線からの映像信号が供給される画素電極と、この画素
電極との間に電界を生じせしめる基準電極とを備え、前記ドレイン信号線からの映像信号は前記一方の基板上
に実装されたドライバチップによってなされ、画素電極と基準電極との間に電界が発生していない際に
液晶の光透過率が最低になるように構成され、前記基準電極は前記画素電極と無機材料層と有機材料層
との順次積層体で構成される保護膜を介して形成され、ｄを有機材料からなる保護膜ＰＳＶ２の膜厚（μｍ）、
Ｗを画素電極Ｐｘと基準電極ＣＴとの間隔（μｍ）、Δ
εを液晶の誘電率異方性とした場合、次式（４）【数７】Ｖmax＝1.9ｄ＋0.4146Ｗ−0.2328Δε＋2.8218 ……（４）に示されるＶmaxが１０Ｖより小さくなるようにｄ、
Ｗ、Δεが設定され、前記基準電極への基準信号の供給はフレーム毎に反転さ
れるとともに、前記ドレイン信号線への映像信号の出力電圧の振幅が片
側５Ｖ以下に設定されていることを特徴とする液晶表示
装置。
【請求項８５】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動するスイッチ
ング素子と、このスイッチンク素子を介してドレイン信
号線からの映像信号が供給される画素電極と、この画素
電極との間に電界を生じせしめる基準電極とを備え、前記ドレイン信号線からの映像信号は前記一方の基板上
に実装されたドライバチップによってなされ、画素電極と基準電極との間に電界が発生していない際に
液晶の光透過率が最低になるように構成され、前記基準電極は前記画素電極と無機材料層と有機材料層
との順次積層体で構成される保護膜を介して形成され、ｄを有機材料からなる保護膜ＰＳＶ２の膜厚（μｍ）、
Ｗを画素電極Ｐｘと基準電極ＣＴとの間隔（μｍ）、Δ
εを液晶の誘電率異方性とした場合、次式（４）【数８】Ｖmax＝1.9ｄ＋0.4146Ｗ−0.2328Δε＋2.8218 ……（４）に示されるＶmaxが５Ｖより小さくなるようにｄ、Ｗ、
Δεが設定され、前記基準電極への基準信号の供給はフレーム毎に反転さ
せるとともに、前記ドレイン信号線への映像信号の出力電圧の振幅が片
側５Ｖ以下に設定されていることを特徴とする液晶表示
装置。
【請求項８６】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動するスイッチ
ング素子と、このスイッチンク素子を介してドレイン信
号線からの映像信号が供給される画素電極と、この画素
電極との間に電界を生じせしめる基準電極とを備え、前記ドレイン信号線からの映像信号は前記一方の基板上
に実装されたドライバチップによってなされ、画素電極と基準電極との間に電界が発生していない際に
液晶の光透過率が最低になるように構成され、前記基準電極は前記画素電極と無機材料層と有機材料層
との順次積層体で構成される保護膜を介して形成され、ｄを有機材料からなる保護膜ＰＳＶ２の膜厚（μｍ）、
Ｗを画素電極Ｐｘと基準電極ＣＴとの間隔（μｍ）、Δ
εを液晶の誘電率異方性とした場合、次式（４）【数９】Ｖmax＝1.9ｄ＋0.4146Ｗ−0.2328Δε＋2.8218 ……（４）に示されるＶmaxが６．２５Ｖより小さくなるように
ｄ、Ｗ、Δεが設定され、前記ドレイン信号線への映像信号の最大出力電圧での液
晶層の相対透過率が９０％以下に設定されていることを
特徴とする液晶表示装置。
【請求項８７】液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面の各画素領域に、ゲート信号線からの走査信号によって作動するスイッチ
ング素子と、このスイッチンク素子を介してドレイン信
号線からの映像信号が供給される画素電極と、この画素
電極との間に電界を生じせしめる基準電極とを備え、前記ドレイン信号線からの映像信号は前記一方の基板上
に実装されたドライバチップによってなされ、画素電極と基準電極との間に電界が発生していない際に
液晶の光透過率が最低になるように構成され、前記基準電極は前記画素電極と無機材料層と有機材料層
との順次積層体で構成される保護膜を介して形成され、ｄを有機材料からなる保護膜ＰＳＶ２の膜厚（μｍ）、
Ｗを画素電極Ｐｘと基準電極ＣＴとの間隔（μｍ）、Δ
εを液晶の誘電率異方性とした場合、次式（４）【数１０】Ｖmax＝1.9ｄ＋0.4146Ｗ−0.2328Δε＋2.8218 ……（４）に示されるＶmaxが１２．５Ｖより小さくなるように
ｄ、Ｗ、Δεが設定され、前記基準電極への基準信号の供給はフレーム毎に反転さ
せるとともに、前記ドレイン信号線への映像信号の最大出力電圧での液
晶層の相対透過率が９０％以下に設定されていることを
特徴とする液晶表示装置。