JP2002026048A - 積層回路モジュールの製造方法 - Google Patents
積層回路モジュールの製造方法Info
- Publication number
- JP2002026048A JP2002026048A JP2000211469A JP2000211469A JP2002026048A JP 2002026048 A JP2002026048 A JP 2002026048A JP 2000211469 A JP2000211469 A JP 2000211469A JP 2000211469 A JP2000211469 A JP 2000211469A JP 2002026048 A JP2002026048 A JP 2002026048A
- Authority
- JP
- Japan
- Prior art keywords
- monitor
- circuit module
- forming
- manufacturing
- laminated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 樹脂層を研削する場合にベアチップの厚さを
精度良く制御する。 【解決手段】 多層配線基板２にＪＰＳ法でバンプ電極
４，層間接続電極７を形成する（ａ）。ベアチップ３を
フリップチップ実装し（ｂ）、その実装高さ寸法ｈに応
じた高さ寸法ＨでＪＰＳ法で研削量調整用のモニタ用柱
８を形成する（ｃ）。熱硬化性樹脂９を塗布し、熱硬化
させる（ｄ）。樹脂と共にベアチップ３を裏面側から研
削し、モニタ用柱８が露出した時点で研削を停止する。
これにより、ベアチップ３の研削後の厚さ寸法（例えば
５０μｍ）を精度良く形成することができる。
精度良く制御する。 【解決手段】 多層配線基板２にＪＰＳ法でバンプ電極
４，層間接続電極７を形成する（ａ）。ベアチップ３を
フリップチップ実装し（ｂ）、その実装高さ寸法ｈに応
じた高さ寸法ＨでＪＰＳ法で研削量調整用のモニタ用柱
８を形成する（ｃ）。熱硬化性樹脂９を塗布し、熱硬化
させる（ｄ）。樹脂と共にベアチップ３を裏面側から研
削し、モニタ用柱８が露出した時点で研削を停止する。
これにより、ベアチップ３の研削後の厚さ寸法（例えば
５０μｍ）を精度良く形成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、下地となる配線基
板もしくは他のモジュールの上に半導体素子をフリップ
チップ実装して樹脂層で埋め込んだものを研削して所定
厚さに形成する構成の積層回路モジュールの製造方法に
関する。
板もしくは他のモジュールの上に半導体素子をフリップ
チップ実装して樹脂層で埋め込んだものを研削して所定
厚さに形成する構成の積層回路モジュールの製造方法に
関する。
【０００２】
【発明が解決しようとする課題】近年、電子機器の小形
化や高機能化が進み、その回路部品の実装方法において
も高密度化が要求されつつある。特にＩＣチップの実装
分野においては、パッケージを無くして半導体チップを
実装基板に直接実装するフリップチップ実装が行われる
ようになり、小形化および高密度化が図られてきてい
る。
化や高機能化が進み、その回路部品の実装方法において
も高密度化が要求されつつある。特にＩＣチップの実装
分野においては、パッケージを無くして半導体チップを
実装基板に直接実装するフリップチップ実装が行われる
ようになり、小形化および高密度化が図られてきてい
る。
【０００３】この場合、ベアチップを用いたフリップチ
ップ実装と高密度積層基板を用いることで回路の実装サ
イズは、搭載部品自体の占有面積（フットプリント面
積）によって制限されることになる。このため、これ以
上の小形化を図ろうとすると、回路構成部品（ベアチッ
プ）を縦方向に積層した積層実装を用いることが必要と
なってくる。
ップ実装と高密度積層基板を用いることで回路の実装サ
イズは、搭載部品自体の占有面積（フットプリント面
積）によって制限されることになる。このため、これ以
上の小形化を図ろうとすると、回路構成部品（ベアチッ
プ）を縦方向に積層した積層実装を用いることが必要と
なってくる。
【０００４】そこで、発明者らは、先の出願にてベアチ
ップを積層して実装することで基板面積の小形化を図る
と共に積層方向の厚さ寸法の低減についても考慮した発
明を提案している。この場合、樹脂層の厚さ寸法につい
ては、樹脂を熱硬化させた後に、研削処理を行うことで
ベアチップの裏面側と共に研削を行って薄くすることが
行われる。これにより、最小限の厚さ寸法でベアチップ
を多段に積層させる構造を得ることができる。
ップを積層して実装することで基板面積の小形化を図る
と共に積層方向の厚さ寸法の低減についても考慮した発
明を提案している。この場合、樹脂層の厚さ寸法につい
ては、樹脂を熱硬化させた後に、研削処理を行うことで
ベアチップの裏面側と共に研削を行って薄くすることが
行われる。これにより、最小限の厚さ寸法でベアチップ
を多段に積層させる構造を得ることができる。
【０００５】ところが、上記した方法を採用する場合
に、研削工程においては、研削装置の切り込み量によっ
て研削量の制御を行うようにしている。一方、研削前の
樹脂表面を見ただけでは樹脂内部にあるベアチップの表
面までの高さ寸法がわからないため、研削によるベアチ
ップの厚さの制御の精度の向上が望まれていた。したが
って、積層回路モジュールの積層方向の厚さを薄型化し
ようとする場合には、研削量が多くなり過ぎることがあ
り、品質保持の点から考慮すると薄型化のための制限が
あり、研削量の精度向上が技術的課題として残されてい
た。
に、研削工程においては、研削装置の切り込み量によっ
て研削量の制御を行うようにしている。一方、研削前の
樹脂表面を見ただけでは樹脂内部にあるベアチップの表
面までの高さ寸法がわからないため、研削によるベアチ
ップの厚さの制御の精度の向上が望まれていた。したが
って、積層回路モジュールの積層方向の厚さを薄型化し
ようとする場合には、研削量が多くなり過ぎることがあ
り、品質保持の点から考慮すると薄型化のための制限が
あり、研削量の精度向上が技術的課題として残されてい
た。
【０００６】また、ベアチップおよび層間接続電極など
を樹脂層に埋め込むように形成することから、樹脂層形
成後にさらにこの上に他の配線電極を含んだ樹脂層や積
層回路モジュールの形成に際しては、樹脂の色や表面加
工の状態によって、直接電極位置やベアチップ位置を確
認することが難しくなる場合があり、位置合わせのため
の情報量が少なくなり、形成する配線電極の位置合わせ
が困難となる場合がある。
を樹脂層に埋め込むように形成することから、樹脂層形
成後にさらにこの上に他の配線電極を含んだ樹脂層や積
層回路モジュールの形成に際しては、樹脂の色や表面加
工の状態によって、直接電極位置やベアチップ位置を確
認することが難しくなる場合があり、位置合わせのため
の情報量が少なくなり、形成する配線電極の位置合わせ
が困難となる場合がある。
【０００７】本発明は、上記事情に鑑みてなされたもの
で、その目的は、下地の上に実装したベアチップを樹脂
層で埋め込む構成において、その樹脂層をベアチップと
共に研削して薄型化を図る場合に、研削の精度を向上さ
せることができ、しかも、樹脂層で覆われた状態の面に
配線電極を形成する際にその位置合わせも容易に行える
ようにした積層回路モジュールの製造方法を提供するこ
とにある。
で、その目的は、下地の上に実装したベアチップを樹脂
層で埋め込む構成において、その樹脂層をベアチップと
共に研削して薄型化を図る場合に、研削の精度を向上さ
せることができ、しかも、樹脂層で覆われた状態の面に
配線電極を形成する際にその位置合わせも容易に行える
ようにした積層回路モジュールの製造方法を提供するこ
とにある。
【０００８】
【課題を解決するための手段】請求項１の発明によれ
ば、下地上に積層回路モジュールを形成する場合におい
て、下地に対して層間接続電極を形成すると共に所定高
さ寸法のモニタ用柱を形成し、続いて、下地に半導体素
子をフリップチップ実装し、半導体素子と共に少なくと
も層間接続電極およびモニタ用柱を覆うように樹脂層を
形成し、この後、樹脂層を半導体素子と共にモニタ用柱
が露出するまで研削するので、モニタ用柱が露出するの
を目安として研削することができ、これによって半導体
素子の厚さ寸法を所定の厚さつまりモニタ用柱の高さ寸
法となるまで正確に研削することができる。
ば、下地上に積層回路モジュールを形成する場合におい
て、下地に対して層間接続電極を形成すると共に所定高
さ寸法のモニタ用柱を形成し、続いて、下地に半導体素
子をフリップチップ実装し、半導体素子と共に少なくと
も層間接続電極およびモニタ用柱を覆うように樹脂層を
形成し、この後、樹脂層を半導体素子と共にモニタ用柱
が露出するまで研削するので、モニタ用柱が露出するの
を目安として研削することができ、これによって半導体
素子の厚さ寸法を所定の厚さつまりモニタ用柱の高さ寸
法となるまで正確に研削することができる。
【０００９】請求項２の発明によれば、請求項１の発明
において、モニタ用柱の形成工程では、モニタ用柱を下
地の外周部近傍に形成するので、モニタ用柱の露出状態
から下地の外周部近傍の位置で半導体素子の配置状態を
邪魔することなく、確実に研削量を制御することができ
るようになる。
において、モニタ用柱の形成工程では、モニタ用柱を下
地の外周部近傍に形成するので、モニタ用柱の露出状態
から下地の外周部近傍の位置で半導体素子の配置状態を
邪魔することなく、確実に研削量を制御することができ
るようになる。
【００１０】請求項３の発明によれば、請求項１または
２の発明において、モニタ用柱の形成工程では、モニタ
用柱を複数個形成することで、下地の広い範囲に渡って
均一な研削量での研削処理を行うことができ、特に、下
地の外周部近傍に分布させて配置することにより、下地
の全面に渡って均一な研削量で研削することができるよ
うになる。また、半導体素子の配置状態を邪魔すること
なく研削制御を精度良く行うことができるようになる。
２の発明において、モニタ用柱の形成工程では、モニタ
用柱を複数個形成することで、下地の広い範囲に渡って
均一な研削量での研削処理を行うことができ、特に、下
地の外周部近傍に分布させて配置することにより、下地
の全面に渡って均一な研削量で研削することができるよ
うになる。また、半導体素子の配置状態を邪魔すること
なく研削制御を精度良く行うことができるようになる。
【００１１】請求項４の発明によれば、請求項３の発明
において、モニタ用柱の形成工程で異なる高さ寸法のも
のを複数形成するので、研削工程においては、研削が進
行してモニタ用柱が露出するようになったときに、高さ
に応じたモニタ用柱の露出に応じて研削量をモニタする
ことができ、これによって精度良く研削量の制御を行う
ことができる。
において、モニタ用柱の形成工程で異なる高さ寸法のも
のを複数形成するので、研削工程においては、研削が進
行してモニタ用柱が露出するようになったときに、高さ
に応じたモニタ用柱の露出に応じて研削量をモニタする
ことができ、これによって精度良く研削量の制御を行う
ことができる。
【００１２】請求項５の発明によれば、請求項４の発明
において、研削工程で、異なる高さ寸法のモニタ用柱の
うちの高い方のモニタ用柱が露出した時点で研削速度を
低くして継続し、これより低い高さに形成されたモニタ
用柱が露出した時点で研削を停止するので、露出したモ
ニタ用柱を見ることで研削量を精度良く制御することが
できると共に、高い方のモニタ用柱が露出するまでは、
研削速度を高めた状態で研削工程を実施できるので、研
削処理を迅速に行えるようになる。
において、研削工程で、異なる高さ寸法のモニタ用柱の
うちの高い方のモニタ用柱が露出した時点で研削速度を
低くして継続し、これより低い高さに形成されたモニタ
用柱が露出した時点で研削を停止するので、露出したモ
ニタ用柱を見ることで研削量を精度良く制御することが
できると共に、高い方のモニタ用柱が露出するまでは、
研削速度を高めた状態で研削工程を実施できるので、研
削処理を迅速に行えるようになる。
【００１３】請求項６の発明によれば、請求項１ないし
５の発明において、研削工程の終了後に、樹脂層の上面
に配線用電極を形成する工程を設け、モニタ用柱の形成
工程では、モニタ用柱を下地のアライメント位置に配置
するように形成し、配線用電極の形成工程では、樹脂層
から露出している前記モニタ用柱をアライメントマーク
として位置合わせを行うようにしたので、樹脂によって
埋め込み形成された状態のもののアライメント位置を確
認しづらいときでも、研削時に自動的に露出するアライ
メントマークを利用することで正確且つ迅速にアライメ
ント作業を行え、これによって、配線用電極を配置位置
の精度を高めた状態で形成することができるようにな
る。
５の発明において、研削工程の終了後に、樹脂層の上面
に配線用電極を形成する工程を設け、モニタ用柱の形成
工程では、モニタ用柱を下地のアライメント位置に配置
するように形成し、配線用電極の形成工程では、樹脂層
から露出している前記モニタ用柱をアライメントマーク
として位置合わせを行うようにしたので、樹脂によって
埋め込み形成された状態のもののアライメント位置を確
認しづらいときでも、研削時に自動的に露出するアライ
メントマークを利用することで正確且つ迅速にアライメ
ント作業を行え、これによって、配線用電極を配置位置
の精度を高めた状態で形成することができるようにな
る。
【００１４】請求項７の発明によれば、請求項６の発明
において、配線用電極の形成工程の終了後に、別の配線
用電極を樹脂層と共に積層形成する工程を設け、配線用
電極および樹脂層を積層形成する工程では、アライメン
ト兼用のモニタ用柱を形成した状態で樹脂層を形成する
ので配線用電極を埋め込み形成した樹脂層についても同
様にアライメントをモニタ用柱を利用して精度良く行う
ことができる。
において、配線用電極の形成工程の終了後に、別の配線
用電極を樹脂層と共に積層形成する工程を設け、配線用
電極および樹脂層を積層形成する工程では、アライメン
ト兼用のモニタ用柱を形成した状態で樹脂層を形成する
ので配線用電極を埋め込み形成した樹脂層についても同
様にアライメントをモニタ用柱を利用して精度良く行う
ことができる。
【００１５】請求項８の発明によれば、請求項１ないし
７の発明において、モニタ用柱の形成工程で、スタッド
バンプを１つまたは複数個積層形成することによりモニ
タ用柱を形成するので、モニタ用柱を簡単に形成するこ
とができるようになる。
７の発明において、モニタ用柱の形成工程で、スタッド
バンプを１つまたは複数個積層形成することによりモニ
タ用柱を形成するので、モニタ用柱を簡単に形成するこ
とができるようになる。
【００１６】請求項９の発明によれば、請求項１ないし
７の発明において、モニタ用柱の形成工程では、金属微
粒子を堆積させて柱状にすることによりモニタ用柱を形
成するので、例えば、ＪＰＳ法などを用いることで簡単
且つ精度良くモニタ用柱を形成することができるように
なる。
７の発明において、モニタ用柱の形成工程では、金属微
粒子を堆積させて柱状にすることによりモニタ用柱を形
成するので、例えば、ＪＰＳ法などを用いることで簡単
且つ精度良くモニタ用柱を形成することができるように
なる。
【００１７】請求項１０の発明によれば、請求項１ない
し７の発明において、モニタ用柱の形成工程では、別途
に製作されたモニタ用柱部材を下地に配置接合するの
で、簡単且つ精度良くモニタ用柱を形成することができ
るようになる。
し７の発明において、モニタ用柱の形成工程では、別途
に製作されたモニタ用柱部材を下地に配置接合するの
で、簡単且つ精度良くモニタ用柱を形成することができ
るようになる。
【００１８】請求項１１の発明によれば、請求項１０の
発明において、モニタ用柱部材として、樹脂チップ、シ
リコンチップもしくは金属チップのいずれかを下地上に
配置接合するので、簡単且つ精度良くモニタ用柱を形成
することができる。
発明において、モニタ用柱部材として、樹脂チップ、シ
リコンチップもしくは金属チップのいずれかを下地上に
配置接合するので、簡単且つ精度良くモニタ用柱を形成
することができる。
【００１９】請求項１２の発明によれば、請求項１ない
し１１の発明において、モニタ用柱の形成工程では、モ
ニタ用柱を中心が高く外周部で低くなる形状に形成する
ので、研削工程においては、研削を進めてモニタ用柱が
露出したときに、その露出の程度をモニタ用柱の広がり
度合いから研削の程度を認識することができ、モニタと
しての機能を高めることができる。請求項１３の発明で
は、モニタ用柱の形成工程では、モニタ用柱を中心が低
く外周部で高くなる形状に形成するので、同様の作用効
果を得ることができる。
し１１の発明において、モニタ用柱の形成工程では、モ
ニタ用柱を中心が高く外周部で低くなる形状に形成する
ので、研削工程においては、研削を進めてモニタ用柱が
露出したときに、その露出の程度をモニタ用柱の広がり
度合いから研削の程度を認識することができ、モニタと
しての機能を高めることができる。請求項１３の発明で
は、モニタ用柱の形成工程では、モニタ用柱を中心が低
く外周部で高くなる形状に形成するので、同様の作用効
果を得ることができる。
【００２０】請求項１４の発明によれば、請求項１ない
し１３の発明において、モニタ用柱の形成工程では、モ
ニタ用柱を横断面が円形、楕円形、一文字、十字もしく
は星形のいずれかの形状となるように形成するので、認
識し易い形状としてアライメント作業に利用することが
でき、また、アライメント精度の向上も図ることがで
き、総じてアライメント機能を高めることができる。
し１３の発明において、モニタ用柱の形成工程では、モ
ニタ用柱を横断面が円形、楕円形、一文字、十字もしく
は星形のいずれかの形状となるように形成するので、認
識し易い形状としてアライメント作業に利用することが
でき、また、アライメント精度の向上も図ることがで
き、総じてアライメント機能を高めることができる。
【００２１】請求項１５の発明によれば、請求項１２な
いし１４の発明において、モニタ用柱の形成工程では、
モニタ用柱をバンプを１つまたは複数個積層形成するこ
とにより高さが異なる柱を組み合わせた形状に形成する
ので、簡単にモニタ用柱を形成しながら、研削量のモニ
タ機能の精度を高めることができる。
いし１４の発明において、モニタ用柱の形成工程では、
モニタ用柱をバンプを１つまたは複数個積層形成するこ
とにより高さが異なる柱を組み合わせた形状に形成する
ので、簡単にモニタ用柱を形成しながら、研削量のモニ
タ機能の精度を高めることができる。
【００２２】請求項１６の発明によれば、請求項１２な
いし１３の発明において、モニタ用柱の形成工程で、モ
ニタ用柱を金属微粒子を高さが異なる柱状となるように
堆積して形成するので、同様にして簡単且つ精度良くに
モニタ用柱を形成することができ、しかも研削量のモニ
タ機能を高めたものとすることができる。
いし１３の発明において、モニタ用柱の形成工程で、モ
ニタ用柱を金属微粒子を高さが異なる柱状となるように
堆積して形成するので、同様にして簡単且つ精度良くに
モニタ用柱を形成することができ、しかも研削量のモニ
タ機能を高めたものとすることができる。
【００２３】請求項１７の発明によれば、下地に対して
実装領域から外れた領域にソルダレジストを所定膜厚で
形成すると共に層間接続電極を形成し、樹脂層を形成し
た後における研削工程では、樹脂層を半導体素子と共に
ソルダレジストが露出するまで研削するので、ソルダレ
ジストの膜厚となるまで正確に研削することができるよ
うになる。
実装領域から外れた領域にソルダレジストを所定膜厚で
形成すると共に層間接続電極を形成し、樹脂層を形成し
た後における研削工程では、樹脂層を半導体素子と共に
ソルダレジストが露出するまで研削するので、ソルダレ
ジストの膜厚となるまで正確に研削することができるよ
うになる。
【００２４】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態として、上下に配線基板を用いてその
間に半導体素子を実装する構成の積層回路のうちの１階
層分の積層回路モジュールを構成した場合について図１
および図２を参照しながら説明する。図１は積層回路モ
ジュール１の全体構成の模式的断面を示すもので、配線
基板（下地）として多層配線基板２を用いている。この
多層配線基板２は、例えば、厚さ寸法が０．６〜０．８
ｍｍ程度で、内部には複数層の導体層が所定の配線パタ
ーンに形成されており、表裏に露出している配線パター
ン２ａ，２ｂに接続されている。
の第１の実施形態として、上下に配線基板を用いてその
間に半導体素子を実装する構成の積層回路のうちの１階
層分の積層回路モジュールを構成した場合について図１
および図２を参照しながら説明する。図１は積層回路モ
ジュール１の全体構成の模式的断面を示すもので、配線
基板（下地）として多層配線基板２を用いている。この
多層配線基板２は、例えば、厚さ寸法が０．６〜０．８
ｍｍ程度で、内部には複数層の導体層が所定の配線パタ
ーンに形成されており、表裏に露出している配線パター
ン２ａ，２ｂに接続されている。
【００２５】この多層配線基板２には、ＩＣやＬＳＩな
どの集積回路が作りこまれた半導体素子としてのベアチ
ップ３がフリップチップ実装されている（図中では１個
であるが、複数個設けられる）。ベアチップ３の固定
は、多層配線基板２側に形成した高さが２０〜１００μ
ｍのバンプ電極４を介して電気的に接続されると共に、
異方性導電ペースト５を用いて固定している。このベア
チップ３は、フリップチップ実装時には、例えば４００
〜４５０μｍ程度の厚さ寸法のものであり、同図（ｅ）
に示す状態では、後述する研削工程を経ることで例えば
１００μｍ以下程度の厚さに形成されている。
どの集積回路が作りこまれた半導体素子としてのベアチ
ップ３がフリップチップ実装されている（図中では１個
であるが、複数個設けられる）。ベアチップ３の固定
は、多層配線基板２側に形成した高さが２０〜１００μ
ｍのバンプ電極４を介して電気的に接続されると共に、
異方性導電ペースト５を用いて固定している。このベア
チップ３は、フリップチップ実装時には、例えば４００
〜４５０μｍ程度の厚さ寸法のものであり、同図（ｅ）
に示す状態では、後述する研削工程を経ることで例えば
１００μｍ以下程度の厚さに形成されている。
【００２６】ベアチップ３の側面周囲を包囲するように
多層配線基板２の全面に樹脂層６が形成されている。こ
れにより、ベアチップ３は、研削により露出した裏面を
残して他の部分が樹脂層６に埋め込まれた状態に形成さ
れている。この樹脂層６の厚さ寸法は、例えば、１００
μｍ程度に設定されている。また、樹脂層６には、ベア
チップ３に近接する位置に柱状に形成された層間接続電
極７が複数個埋め込み形成されていると共に、多層配線
基板２の周辺部に対応して複数個のモニタ用柱８が埋込
形成されている。
多層配線基板２の全面に樹脂層６が形成されている。こ
れにより、ベアチップ３は、研削により露出した裏面を
残して他の部分が樹脂層６に埋め込まれた状態に形成さ
れている。この樹脂層６の厚さ寸法は、例えば、１００
μｍ程度に設定されている。また、樹脂層６には、ベア
チップ３に近接する位置に柱状に形成された層間接続電
極７が複数個埋め込み形成されていると共に、多層配線
基板２の周辺部に対応して複数個のモニタ用柱８が埋込
形成されている。
【００２７】層間接続電極７およびモニタ用柱８は、後
述するＪＰＳ（Jet Printing System ；金属超微粒子を
用いてパターンを直猫する方法）法などを用いて形成さ
れるもので、金（Ａｕ）などを円錐状に形成したもので
ある。層間接続電極７は、後述する研削工程を経ること
でその上面が樹脂層６の表面に露出するように設けら
れ、図示のように円錐台状となっている。また、モニタ
用柱８は、層間接続電極７よりも低い高さ寸法に形成さ
れていて、その上端部が樹脂層６からわずかに露出する
ように設けられている。
述するＪＰＳ（Jet Printing System ；金属超微粒子を
用いてパターンを直猫する方法）法などを用いて形成さ
れるもので、金（Ａｕ）などを円錐状に形成したもので
ある。層間接続電極７は、後述する研削工程を経ること
でその上面が樹脂層６の表面に露出するように設けら
れ、図示のように円錐台状となっている。また、モニタ
用柱８は、層間接続電極７よりも低い高さ寸法に形成さ
れていて、その上端部が樹脂層６からわずかに露出する
ように設けられている。
【００２８】次に、上記構成の積層回路モジュール１の
製造工程について図２も参照して説明する。なお、この
第１の実施形態においては、全体の工程のうちの第１階
層の樹脂層６を形成するところまでを中心に説明する。
実際の積層回路モジュール１の製造においては、例えば
複数個を一度に製造することができるように、多層配線
基板２が複数個分（例えば６個分）の積層回路モジュー
ル１を一体にした大きさに形成されており、出来上がっ
たものをダイシングなどの方法で切り離して最終的に積
層回路モジュール１として得る。
製造工程について図２も参照して説明する。なお、この
第１の実施形態においては、全体の工程のうちの第１階
層の樹脂層６を形成するところまでを中心に説明する。
実際の積層回路モジュール１の製造においては、例えば
複数個を一度に製造することができるように、多層配線
基板２が複数個分（例えば６個分）の積層回路モジュー
ル１を一体にした大きさに形成されており、出来上がっ
たものをダイシングなどの方法で切り離して最終的に積
層回路モジュール１として得る。
【００２９】以下の説明では、１個分の積層回路モジュ
ール１を形成する製造工程を次の６つの工程と他の工程
とに分けて述べる。各工程は、（ａ）下地準備工程、
（ｂ）層間接続電極形成工程、（ｃ）チップ実装工程、
（ｄ）モニタ用柱形成工程、（ｅ）樹脂層形成工程およ
び（ｆ）研削工程の６工程と（ｆ）他の工程である。
ール１を形成する製造工程を次の６つの工程と他の工程
とに分けて述べる。各工程は、（ａ）下地準備工程、
（ｂ）層間接続電極形成工程、（ｃ）チップ実装工程、
（ｄ）モニタ用柱形成工程、（ｅ）樹脂層形成工程およ
び（ｆ）研削工程の６工程と（ｆ）他の工程である。
【００３０】（ａ）下地準備工程 まず、積層回路モジュール１を形成するための下地とし
て用いる多層配線基板２を準備する。多層配線基板２
は、片面をベアチップ１３をフリップチップ実装するの
に対応した配線パターンにレイアウトし、その裏面（下
面側）には、入出力電極パッドやディスクリート部品実
装用パッドなどを配した配線パターンにレイアウトし、
内部の配線用導体パターン層を介して接続する。
て用いる多層配線基板２を準備する。多層配線基板２
は、片面をベアチップ１３をフリップチップ実装するの
に対応した配線パターンにレイアウトし、その裏面（下
面側）には、入出力電極パッドやディスクリート部品実
装用パッドなどを配した配線パターンにレイアウトし、
内部の配線用導体パターン層を介して接続する。
【００３１】（ｂ）層間接続電極形成工程 次に、多層配線基板２上に層間接続電極７およびバンプ
電極４を形成する（図１（ａ）参照）。これらの電極７
および４は、前述のようにＪＰＳ法で、多層配線基板２
の上面にＡｕ（金）を電極材料として形成する。ここ
で、形成する層間接続電極７の高さ寸法は、例えば１０
０μｍから２００μｍの範囲程度に設定しており、バン
プ電極４の高さ寸法は、例えば２０μｍから１００μｍ
の範囲程度に設定している。また、形成する層間接続電
極７およびバンプ電極４はいずれも円錐状もしくは円錐
台状となるように堆積させる条件を調整して形成してい
る。
電極４を形成する（図１（ａ）参照）。これらの電極７
および４は、前述のようにＪＰＳ法で、多層配線基板２
の上面にＡｕ（金）を電極材料として形成する。ここ
で、形成する層間接続電極７の高さ寸法は、例えば１０
０μｍから２００μｍの範囲程度に設定しており、バン
プ電極４の高さ寸法は、例えば２０μｍから１００μｍ
の範囲程度に設定している。また、形成する層間接続電
極７およびバンプ電極４はいずれも円錐状もしくは円錐
台状となるように堆積させる条件を調整して形成してい
る。
【００３２】次に、ＪＰＳ法について、図２を参照して
簡単に説明する。図はＪＰＳ法による金属超微粒子の直
接描画をする装置の概略的構成を示している。装置の構
成は成膜室１１と超微粒子生成室１２とに分けられてお
り、それらの間に金属超微粒子を搬送する搬送管１３が
連結されている。
簡単に説明する。図はＪＰＳ法による金属超微粒子の直
接描画をする装置の概略的構成を示している。装置の構
成は成膜室１１と超微粒子生成室１２とに分けられてお
り、それらの間に金属超微粒子を搬送する搬送管１３が
連結されている。
【００３３】成膜室１１および超微粒子生成室１２には
排気用の配管１４が接続されており、内部を減圧するた
めのロータリーポンプ（ＲＰ）１５およびメカニカル・
ブースター・ポンプ（ＭＢＰ）１６が接続されている。
この場合、成膜室１１は、例えば内部を１３．３Ｐａ
（０．１ｔｏｒｒ）程度まで減圧して電極形成を行うよ
うになっている。また、超微粒子生成室１２は、例えば
内部を２気圧程度まで加圧した状態に保持して金属超微
粒子を生成する。このため、超微粒子生成室１２は、Ｈ
ｅなどの不活性ガスを充填して加圧するようにガス供給
用の配管１７が接続されている（Ｈｅガス流量は、例え
ば１分あたり４０リットルである）。
排気用の配管１４が接続されており、内部を減圧するた
めのロータリーポンプ（ＲＰ）１５およびメカニカル・
ブースター・ポンプ（ＭＢＰ）１６が接続されている。
この場合、成膜室１１は、例えば内部を１３．３Ｐａ
（０．１ｔｏｒｒ）程度まで減圧して電極形成を行うよ
うになっている。また、超微粒子生成室１２は、例えば
内部を２気圧程度まで加圧した状態に保持して金属超微
粒子を生成する。このため、超微粒子生成室１２は、Ｈ
ｅなどの不活性ガスを充填して加圧するようにガス供給
用の配管１７が接続されている（Ｈｅガス流量は、例え
ば１分あたり４０リットルである）。
【００３４】さて、成膜室１１には、電極形成の試料を
載置するためのＸＹステージ１８が配設されており、電
極形成時に面内をＸＹ方向に移動可能であり、また軸方
向（Ｚ方向）にも移動可能に構成され、内部にはヒータ
を備えていて所定の基板温度に設定することができる。
このＸＹステージ１８には、搬送管１３の先端のノズル
１３ａが例えば４００μｍ程度の距離で対向するように
配置されている。ノズル１３ａの径は例えば１００μｍ
程度である。
載置するためのＸＹステージ１８が配設されており、電
極形成時に面内をＸＹ方向に移動可能であり、また軸方
向（Ｚ方向）にも移動可能に構成され、内部にはヒータ
を備えていて所定の基板温度に設定することができる。
このＸＹステージ１８には、搬送管１３の先端のノズル
１３ａが例えば４００μｍ程度の距離で対向するように
配置されている。ノズル１３ａの径は例えば１００μｍ
程度である。
【００３５】超微粒子生成室１２においては、電極材料
であるＡｕを溶融するためのルツボ１９が加熱装置１９
ａにより１５００〜１６００℃の範囲（例えば、１５５
０℃）で加熱可能に設けられている。ここで加熱されて
蒸発したＡｕは搬送管１１を通じて減圧された成膜室１
１側に流入して、減圧されることで超微粒子となってノ
ズル１３ａから圧力差により噴出し、ＸＹステージ１８
に載置された試料の表面に付着して堆積する。
であるＡｕを溶融するためのルツボ１９が加熱装置１９
ａにより１５００〜１６００℃の範囲（例えば、１５５
０℃）で加熱可能に設けられている。ここで加熱されて
蒸発したＡｕは搬送管１１を通じて減圧された成膜室１
１側に流入して、減圧されることで超微粒子となってノ
ズル１３ａから圧力差により噴出し、ＸＹステージ１８
に載置された試料の表面に付着して堆積する。
【００３６】なお、ノズル１３ａは、図示しないヒータ
により例えば３００℃程度に加熱されている。この装置
においては、上記構成および条件を採用することによ
り、例えば、描画速度３〜１０ｍｍ／秒で堆積速度は１
０μｍ／秒程度となる。また、ＸＹステージ１８の位置
決め精度は±２μｍ程度である。上述のＪＰＳ法による
層間接続電極７およびバンプ電極４の形成は、すべてド
ライプロセスとして実施できるので、前処理や後処理な
どの工程を全体として簡単なものにすることができる。
により例えば３００℃程度に加熱されている。この装置
においては、上記構成および条件を採用することによ
り、例えば、描画速度３〜１０ｍｍ／秒で堆積速度は１
０μｍ／秒程度となる。また、ＸＹステージ１８の位置
決め精度は±２μｍ程度である。上述のＪＰＳ法による
層間接続電極７およびバンプ電極４の形成は、すべてド
ライプロセスとして実施できるので、前処理や後処理な
どの工程を全体として簡単なものにすることができる。
【００３７】（ｃ）チップ実装工程 次に、図１（ｂ）に示すように、ベアチップ３を多層配
線基板２に実装する。ここで、バンプ電極４はＡｕ
（金）であるからはんだリフロー処理はできなので、フ
リップチップ実装するには、例えば異方性導電ペースト
５を用いて行う。多層配線基板２のベアチップ３を実装
する部分に異方性導伝ペースト５を塗布して載置する。
この状態で１個のバンプ電極４あたり数百〜千数百ｍＮ
（ミリニュートン）の力を加えながら加熱して、異方性
導電ペースト５を熱硬化させる。硬化温度は、例えば１
２０℃〜１４０℃としている。
線基板２に実装する。ここで、バンプ電極４はＡｕ
（金）であるからはんだリフロー処理はできなので、フ
リップチップ実装するには、例えば異方性導電ペースト
５を用いて行う。多層配線基板２のベアチップ３を実装
する部分に異方性導伝ペースト５を塗布して載置する。
この状態で１個のバンプ電極４あたり数百〜千数百ｍＮ
（ミリニュートン）の力を加えながら加熱して、異方性
導電ペースト５を熱硬化させる。硬化温度は、例えば１
２０℃〜１４０℃としている。
【００３８】なお、ベアチップ３の厚さ寸法ｄは、例え
ば４００μｍ程度のものを用いている。一般に、ベアチ
ップは、１５ｃｍ径のウエハなどのものでは３００μｍ
〜６００μｍ程度の厚さであり、チップ状態で供給され
る場合に、薄くとも３００μｍ程度であるのが一般的で
ある。しかし、ウエハ状態での厚さが比較的厚いもので
も、チップに切断する前に研削して薄くする場合もあ
る。
ば４００μｍ程度のものを用いている。一般に、ベアチ
ップは、１５ｃｍ径のウエハなどのものでは３００μｍ
〜６００μｍ程度の厚さであり、チップ状態で供給され
る場合に、薄くとも３００μｍ程度であるのが一般的で
ある。しかし、ウエハ状態での厚さが比較的厚いもので
も、チップに切断する前に研削して薄くする場合もあ
る。
【００３９】次に、上記のようにして実装したベアチッ
プ３の高さ寸法ｈつまり、多層配線基板２の表面からバ
ンプ電極４を含めたベアチップ３の上面までの高さ寸法
ｈを測定する。これは、後述の研削工程において研削量
を精度良く行うためのもので、バンプ電極４の高さ寸法
の変動に合わせてモニタ用柱８の高さ寸法Ｈを設定する
ためである。
プ３の高さ寸法ｈつまり、多層配線基板２の表面からバ
ンプ電極４を含めたベアチップ３の上面までの高さ寸法
ｈを測定する。これは、後述の研削工程において研削量
を精度良く行うためのもので、バンプ電極４の高さ寸法
の変動に合わせてモニタ用柱８の高さ寸法Ｈを設定する
ためである。
【００４０】（ｄ）モニタ用柱形成工程 次に、同図（ｃ）に示すように、モニタ用柱８を多層配
線基板２の外周部近傍に前述のＪＰＳ法を用いて複数個
形成する。このとき、モニタ用柱８の高さ寸法Ｈは、上
述の工程で測定したベアチップ８の高さ寸法ｈに応じて
設定される。具体的には、ベアチップ８の研削後の厚さ
寸法を５０μｍ程度にするためのものであり、バンプ電
極４の高さ寸法（＝ｈ−ｄ）を加算してモニタ用柱８の
高さ寸法Ｈを例えば１００μｍに設定する。モニタ用柱
８は、層間接続電極７と同様に金（Ａｕ）を円錐状に堆
積させて形成する。
線基板２の外周部近傍に前述のＪＰＳ法を用いて複数個
形成する。このとき、モニタ用柱８の高さ寸法Ｈは、上
述の工程で測定したベアチップ８の高さ寸法ｈに応じて
設定される。具体的には、ベアチップ８の研削後の厚さ
寸法を５０μｍ程度にするためのものであり、バンプ電
極４の高さ寸法（＝ｈ−ｄ）を加算してモニタ用柱８の
高さ寸法Ｈを例えば１００μｍに設定する。モニタ用柱
８は、層間接続電極７と同様に金（Ａｕ）を円錐状に堆
積させて形成する。
【００４１】（ｅ）樹脂層形成工程 次に、同図（ｄ）に示すように、フリップチップ実装し
たベアチップ３と層間接続電極７およびモニタ用柱８と
を覆うように全面に熱硬化性樹脂９を塗布する。熱硬化
性樹脂９としては、例えばエポキシ系接着剤などに使用
される樹脂を用いることができるし、あるいはポリイミ
ドなどを使用することもできる。この熱硬化性樹脂９
は、指定熱硬化温度が１００℃で指定熱硬化時間は３０
秒程度のものを用いている。そして、塗布後に例えば１
４０℃程度の熱硬化温度で加熱して熱硬化させる。
たベアチップ３と層間接続電極７およびモニタ用柱８と
を覆うように全面に熱硬化性樹脂９を塗布する。熱硬化
性樹脂９としては、例えばエポキシ系接着剤などに使用
される樹脂を用いることができるし、あるいはポリイミ
ドなどを使用することもできる。この熱硬化性樹脂９
は、指定熱硬化温度が１００℃で指定熱硬化時間は３０
秒程度のものを用いている。そして、塗布後に例えば１
４０℃程度の熱硬化温度で加熱して熱硬化させる。
【００４２】（ｆ）研削工程 次に、同図（ｅ）に示すように熱硬化させた熱硬化性樹
脂９を研削する研削工程を実施する。この研削工程にお
いては、ベアチップ３と層間接続電極７，モニタ用柱８
を埋め込んだ樹脂層６を上面側から研削する。ここで
は、研削機械を用いて樹脂層６を表面から研削してゆ
き、ベアチップ３と層間接続電極７が露出した後、熱硬
化性樹脂９の厚さ寸法が１００μｍ程度つまりベアチッ
プ３の厚みが５０μｍ程度になるまで研削する。研削が
進んで層間接続電極７が露出した後、予定する高さＨに
近付くとモニタ用柱８が露出し始める。
脂９を研削する研削工程を実施する。この研削工程にお
いては、ベアチップ３と層間接続電極７，モニタ用柱８
を埋め込んだ樹脂層６を上面側から研削する。ここで
は、研削機械を用いて樹脂層６を表面から研削してゆ
き、ベアチップ３と層間接続電極７が露出した後、熱硬
化性樹脂９の厚さ寸法が１００μｍ程度つまりベアチッ
プ３の厚みが５０μｍ程度になるまで研削する。研削が
進んで層間接続電極７が露出した後、予定する高さＨに
近付くとモニタ用柱８が露出し始める。
【００４３】研削機械は、例えばローラーに研磨布を巻
回したものを回転させた状態で研削対象となる試料に押
し当てながら移動させることで、試料の表面を所定の切
り込み量単位で研削するようにした周知の構成のもので
ある。そして、研削量は、目視あるいは研削機械に付属
のカメラにてモニタすることで研削面の状態を見て調整
することができる。
回したものを回転させた状態で研削対象となる試料に押
し当てながら移動させることで、試料の表面を所定の切
り込み量単位で研削するようにした周知の構成のもので
ある。そして、研削量は、目視あるいは研削機械に付属
のカメラにてモニタすることで研削面の状態を見て調整
することができる。
【００４４】この研削工程では、モニタ用柱８が露出し
たことを目視あるいはカメラにて確認した時点で研削終
了である。この時点で研削を停止することで、樹脂層６
を形成することができる。そして、この樹脂層６の厚さ
寸法Ｈｏは、ほぼモニタ用柱８の高さ寸法Ｈとすること
ができ、測定により設定した高さ寸法１００μｍに研削
することができる。なお、研削精度は、研削装置の１回
の切り込み量が１μｍである場合には、研削後のベアチ
ップ３の厚さ寸法の誤差は予定している厚さ寸法５０μ
ｍに対して−１μｍ以下となり、高い精度で研削量を制
御することができる。
たことを目視あるいはカメラにて確認した時点で研削終
了である。この時点で研削を停止することで、樹脂層６
を形成することができる。そして、この樹脂層６の厚さ
寸法Ｈｏは、ほぼモニタ用柱８の高さ寸法Ｈとすること
ができ、測定により設定した高さ寸法１００μｍに研削
することができる。なお、研削精度は、研削装置の１回
の切り込み量が１μｍである場合には、研削後のベアチ
ップ３の厚さ寸法の誤差は予定している厚さ寸法５０μ
ｍに対して−１μｍ以下となり、高い精度で研削量を制
御することができる。
【００４５】（ｇ）他の工程 上記したように樹脂層６を研削して形成された積層回路
モジュール１１は、この後、他の工程として、配線用電
極形成工程および配線用樹脂層形成工程などを実施する
ことにより、第２階層の樹脂層を形成する下地として形
成することができる。研削後の樹脂層６の表面には、ベ
アチップ３の背面と層間接続電極７およびモニタ用柱８
が露出した状態となっている。
モジュール１１は、この後、他の工程として、配線用電
極形成工程および配線用樹脂層形成工程などを実施する
ことにより、第２階層の樹脂層を形成する下地として形
成することができる。研削後の樹脂層６の表面には、ベ
アチップ３の背面と層間接続電極７およびモニタ用柱８
が露出した状態となっている。
【００４６】次に、後工程として、樹脂層６の表面に配
線用電極を形成する。ここでは、研削した樹脂層６の層
間接続電極７の露出部分に配線電極を前述したＪＰＳ法
により形成する。配線電極は、次の段の積層回路モジュ
ールあるいは多層配線基板と接続するためのものであ
る。配線電極の高さ寸法は、例えば４０〜６０μｍの範
囲で、柱状部分のアスペクト比が１以下となるように設
定することが望ましい。これは、後工程で配線電極部分
を加圧する際に、倒れたり座屈するのを防止するためで
ある。
線用電極を形成する。ここでは、研削した樹脂層６の層
間接続電極７の露出部分に配線電極を前述したＪＰＳ法
により形成する。配線電極は、次の段の積層回路モジュ
ールあるいは多層配線基板と接続するためのものであ
る。配線電極の高さ寸法は、例えば４０〜６０μｍの範
囲で、柱状部分のアスペクト比が１以下となるように設
定することが望ましい。これは、後工程で配線電極部分
を加圧する際に、倒れたり座屈するのを防止するためで
ある。
【００４７】続いて、配線電極を埋め込んで第２層の樹
脂層を形成する。研削した樹脂層６の表面上の配線電極
を覆うようにエポキシ系熱硬化性樹脂を塗布し、この上
に形成する積層回路モジュールあるいは多層配線基板で
挟むようにして配線電極を押しつぶし、電気的に接続す
る。配線電極に加える力は、配線電極の１個の柱状電極
あたり１Ｎ（ニュートン）程度としている。この後、前
述同様にして熱硬化処理を行い、第２層の樹脂層を形成
する。
脂層を形成する。研削した樹脂層６の表面上の配線電極
を覆うようにエポキシ系熱硬化性樹脂を塗布し、この上
に形成する積層回路モジュールあるいは多層配線基板で
挟むようにして配線電極を押しつぶし、電気的に接続す
る。配線電極に加える力は、配線電極の１個の柱状電極
あたり１Ｎ（ニュートン）程度としている。この後、前
述同様にして熱硬化処理を行い、第２層の樹脂層を形成
する。
【００４８】以上の工程を経ることにより、多層配線基
板２に、ベアチップ３が個別に埋め込まれた第１層の樹
脂層６と配線電極が埋め込まれた第２層の樹脂層が積層
形成される。この後、ダイシング工程などを経て１個ず
つのモジュール１に分割し、最後に多層配線基板２上に
他の半導体素子やディスクリート部品等の面実装部品を
実装配置して積層回路モジュール１が完成する。
板２に、ベアチップ３が個別に埋め込まれた第１層の樹
脂層６と配線電極が埋め込まれた第２層の樹脂層が積層
形成される。この後、ダイシング工程などを経て１個ず
つのモジュール１に分割し、最後に多層配線基板２上に
他の半導体素子やディスクリート部品等の面実装部品を
実装配置して積層回路モジュール１が完成する。
【００４９】このような本実施形態によれば、多層配線
基板２にベアチップ３をフリップチップ実装した後に、
そのベアチップ３の実装された高さ寸法を測定して研削
後の予定しているチップ厚さ寸法に対応させたモニタ用
柱８を形成し、熱硬化性樹脂９を塗布して熱硬化させた
後に、モニタ用柱８が露出するまで研削するので、ベア
チップ３の研削量を正確に制御することができ、研削精
度の向上を図ることができるようになる。
基板２にベアチップ３をフリップチップ実装した後に、
そのベアチップ３の実装された高さ寸法を測定して研削
後の予定しているチップ厚さ寸法に対応させたモニタ用
柱８を形成し、熱硬化性樹脂９を塗布して熱硬化させた
後に、モニタ用柱８が露出するまで研削するので、ベア
チップ３の研削量を正確に制御することができ、研削精
度の向上を図ることができるようになる。
【００５０】また、モニタ用柱８をＪＰＳ法を利用して
形成するので、層間接続電極７と同様のプロセスを経る
ことで特殊な装置を必要とすることなく、簡単且つ正確
にモニタ用柱８を形成することができる。
形成するので、層間接続電極７と同様のプロセスを経る
ことで特殊な装置を必要とすることなく、簡単且つ正確
にモニタ用柱８を形成することができる。
【００５１】（第２の実施形態）図３は本発明の第２の
実施形態を示すもので、第１の実施形態と異なるところ
は、モニタ用柱を異なる高さ寸法で複数設ける構成とし
た積層回路モジュール２１を形成したところである。そ
して、異なる高さ寸法のモニタ用柱を設けることで、後
述するようにして研削工程の作業時間の短縮と研削量の
精度の向上を共に図り得るようにしたものである。
実施形態を示すもので、第１の実施形態と異なるところ
は、モニタ用柱を異なる高さ寸法で複数設ける構成とし
た積層回路モジュール２１を形成したところである。そ
して、異なる高さ寸法のモニタ用柱を設けることで、後
述するようにして研削工程の作業時間の短縮と研削量の
精度の向上を共に図り得るようにしたものである。
【００５２】すなわち、この構成においては、図３
（ｃ）に示すように、モニタ用柱８に加えて、その近接
する位置にモニタ用柱８の高さ寸法Ｈ１（＝１００μ
ｍ）よりも２０μｍ程度低い高さ寸法Ｈ２（＝８０μ
ｍ）の第２のモニタ用柱２２を設ける構成としている。
そして、同図に示すように、研削工程後の樹脂層６の厚
さ寸法Ｈｏは、第２のモニタ用柱２２の高さ寸法Ｈ２と
ほぼ同じ値となるように研削されている。
（ｃ）に示すように、モニタ用柱８に加えて、その近接
する位置にモニタ用柱８の高さ寸法Ｈ１（＝１００μ
ｍ）よりも２０μｍ程度低い高さ寸法Ｈ２（＝８０μ
ｍ）の第２のモニタ用柱２２を設ける構成としている。
そして、同図に示すように、研削工程後の樹脂層６の厚
さ寸法Ｈｏは、第２のモニタ用柱２２の高さ寸法Ｈ２と
ほぼ同じ値となるように研削されている。
【００５３】次に、製造工程について簡単に説明する。
第１の実施形態と同様にしてチップ実装工程を経てベア
チップ３を多層配線基板２に実装し、ベアチップ３の高
さ寸法ｈを測定する。測定された高さ寸法ｈに対して、
研削終了後のベアチップ３の厚さ寸法（例えば５０μ
ｍ）を得るための高さ寸法としてモニタ用柱８および２
２の高さ寸法を設定する。
第１の実施形態と同様にしてチップ実装工程を経てベア
チップ３を多層配線基板２に実装し、ベアチップ３の高
さ寸法ｈを測定する。測定された高さ寸法ｈに対して、
研削終了後のベアチップ３の厚さ寸法（例えば５０μ
ｍ）を得るための高さ寸法としてモニタ用柱８および２
２の高さ寸法を設定する。
【００５４】この場合には、例えば、バンプ電極４の厚
さ分が３０μｍ程度であるとすると、研削終了後の樹脂
層６の厚さ寸法Ｈｏは８０μｍにすると良い。そこで、
第２のモニタ用柱２２の高さ寸法Ｈ２を８０μｍに設定
し、モニタ用柱８の高さ寸法Ｈ１を１００μｍ程度に設
定する。そして、モニタ用柱形成工程では、図３（ａ）
に示すように、前述同様にしてＪＰＳ法によってこれら
のモニタ用柱８，２２を形成する。
さ分が３０μｍ程度であるとすると、研削終了後の樹脂
層６の厚さ寸法Ｈｏは８０μｍにすると良い。そこで、
第２のモニタ用柱２２の高さ寸法Ｈ２を８０μｍに設定
し、モニタ用柱８の高さ寸法Ｈ１を１００μｍ程度に設
定する。そして、モニタ用柱形成工程では、図３（ａ）
に示すように、前述同様にしてＪＰＳ法によってこれら
のモニタ用柱８，２２を形成する。
【００５５】続いて、前述同様にして樹脂層形成工程を
実施して熱硬化性樹脂９を塗布すると共に熱硬化させる
（同図（ｂ）参照）。この後、研削工程においては、前
述同様にして研削機械を用いて研削を実施するが、この
とき、モニタ用柱８が露出するまでの間は、研削速度を
比較的速めに設定した状態で行い、モニタ用柱８が露出
した時点からは、研削速度を遅くしてその精度を高め
る。この後、モニタ用柱２２が露出した時点で研削作業
を停止する（同図（ｃ）参照）。これにより、樹脂層６
の厚さ寸法Ｈｏを迅速且つ精度良くモニタ用柱２２の高
さ寸法Ｈ２とほぼ同じ寸法に形成することができる。
実施して熱硬化性樹脂９を塗布すると共に熱硬化させる
（同図（ｂ）参照）。この後、研削工程においては、前
述同様にして研削機械を用いて研削を実施するが、この
とき、モニタ用柱８が露出するまでの間は、研削速度を
比較的速めに設定した状態で行い、モニタ用柱８が露出
した時点からは、研削速度を遅くしてその精度を高め
る。この後、モニタ用柱２２が露出した時点で研削作業
を停止する（同図（ｃ）参照）。これにより、樹脂層６
の厚さ寸法Ｈｏを迅速且つ精度良くモニタ用柱２２の高
さ寸法Ｈ２とほぼ同じ寸法に形成することができる。
【００５６】（第３の実施形態）図４は本発明の第３の
実施形態を示すもので、第１の実施形態と異なるところ
は、モニタ用柱８を設ける代わりにソルダレジストを設
けることで積層回路モジュール２３を形成するようにし
たところである。すなわち、図４（ｅ）に示すように、
多層配線基板２の最外周部分には樹脂層６の厚さ寸法Ｈ
ｏと同じ高さ寸法のソルダレジストパターン２４が形成
されているものである。
実施形態を示すもので、第１の実施形態と異なるところ
は、モニタ用柱８を設ける代わりにソルダレジストを設
けることで積層回路モジュール２３を形成するようにし
たところである。すなわち、図４（ｅ）に示すように、
多層配線基板２の最外周部分には樹脂層６の厚さ寸法Ｈ
ｏと同じ高さ寸法のソルダレジストパターン２４が形成
されているものである。
【００５７】次に、その製造工程について簡単に説明す
る。この場合には、ソルダレジストを塗布する前の段階
の同図（ａ）に示す多層配線基板２に対して、最初にソ
ルダレジストを塗布して周知の方法によってパターニン
グすることにより、最外周部分に所定の形状でソルダレ
ジストパターン２４を形成する。ソルダレジストパター
ン２４の厚さ寸法は、例えば１００μｍ程度である。そ
の設定寸法については、前述したものと略同じ理由によ
り設定されるが、ここでは、実測値ｈによることができ
ないので、あらかじめ予想される高さ寸法ｈに対応して
設定されるものである。なお、このソルダレジストパタ
ーン２４は、多層配線基板２の実装に対して邪魔となら
ない領域に形成されている。
る。この場合には、ソルダレジストを塗布する前の段階
の同図（ａ）に示す多層配線基板２に対して、最初にソ
ルダレジストを塗布して周知の方法によってパターニン
グすることにより、最外周部分に所定の形状でソルダレ
ジストパターン２４を形成する。ソルダレジストパター
ン２４の厚さ寸法は、例えば１００μｍ程度である。そ
の設定寸法については、前述したものと略同じ理由によ
り設定されるが、ここでは、実測値ｈによることができ
ないので、あらかじめ予想される高さ寸法ｈに対応して
設定されるものである。なお、このソルダレジストパタ
ーン２４は、多層配線基板２の実装に対して邪魔となら
ない領域に形成されている。
【００５８】次に、前述同様にして層間接続電極形成工
程、チップ実装工程、樹脂層形成工程を順次実施し、研
削工程では、研削の停止条件として、ソルダレジストパ
ターン２４が露出した時点とする。これにより、前述同
様にして所定の厚さ寸法まで精度良く研削を行うことが
できるようになる。また、モニタ用柱８を形成する工程
を必要としないので、簡単且つ安価に実施することがで
きるようになる。
程、チップ実装工程、樹脂層形成工程を順次実施し、研
削工程では、研削の停止条件として、ソルダレジストパ
ターン２４が露出した時点とする。これにより、前述同
様にして所定の厚さ寸法まで精度良く研削を行うことが
できるようになる。また、モニタ用柱８を形成する工程
を必要としないので、簡単且つ安価に実施することがで
きるようになる。
【００５９】（第４の実施形態）図５ないし７は本発明
の第４の実施形態を示すもので、第１の実施形態と異な
るところは、積層回路モジュール２５をモニタ用柱とし
てアライメント兼用のものを設けて積層するようにした
ところである。図６（ｄ）は後述する製造工程を経て製
作された積層回路モジュール２５を示している。この構
成では、前述したモニタ用柱８に代えて、アライメント
マークを兼用したモニタ用柱２６を設けている。モニタ
用柱２６は、図７に示すように、例えば横断面が十字形
をなすように多層配線基板２上に形成されるものであ
る。
の第４の実施形態を示すもので、第１の実施形態と異な
るところは、積層回路モジュール２５をモニタ用柱とし
てアライメント兼用のものを設けて積層するようにした
ところである。図６（ｄ）は後述する製造工程を経て製
作された積層回路モジュール２５を示している。この構
成では、前述したモニタ用柱８に代えて、アライメント
マークを兼用したモニタ用柱２６を設けている。モニタ
用柱２６は、図７に示すように、例えば横断面が十字形
をなすように多層配線基板２上に形成されるものであ
る。
【００６０】ベアチップ３を埋め込んだ樹脂層６は１層
目の樹脂層として形成されており、この樹脂層６の上に
は配線電極用の樹脂層２７が形成されている。この配線
電極用の樹脂層２７には層間接続電極７に電気的に接続
される配線電極２８およびモニタ用柱２６の上に位置さ
れる第２のモニタ用柱２９が埋込形成されている。
目の樹脂層として形成されており、この樹脂層６の上に
は配線電極用の樹脂層２７が形成されている。この配線
電極用の樹脂層２７には層間接続電極７に電気的に接続
される配線電極２８およびモニタ用柱２６の上に位置さ
れる第２のモニタ用柱２９が埋込形成されている。
【００６１】この配線電極用の樹脂層２７の上面には、
次段のベアチップ実装のための電極パターン３０が形成
されている。この電極パターン３０は、配線パターン部
３０ａ、バンプ電極部３０ｂおよび層間接続電極部３０
ｃが必要に応じて一体に形成されている。このような構
成の積層回路モジュール２５は、前述同様の製造プロセ
スを経ることにより、さらにこの上にベアチップを実装
した樹脂層を形成することができるものである。
次段のベアチップ実装のための電極パターン３０が形成
されている。この電極パターン３０は、配線パターン部
３０ａ、バンプ電極部３０ｂおよび層間接続電極部３０
ｃが必要に応じて一体に形成されている。このような構
成の積層回路モジュール２５は、前述同様の製造プロセ
スを経ることにより、さらにこの上にベアチップを実装
した樹脂層を形成することができるものである。
【００６２】また、この構成では、モニタ用柱２６をア
ライメントマークとして利用できる形状に形成している
ので、後述するように、樹脂層６を研削して所定厚さ寸
法に形成した後に、上部に配線用電極２８を形成した
り、さらにその上にベアチップを実装した樹脂層を形成
する際にその位置合わせを正確に行うことができるもの
である。
ライメントマークとして利用できる形状に形成している
ので、後述するように、樹脂層６を研削して所定厚さ寸
法に形成した後に、上部に配線用電極２８を形成した
り、さらにその上にベアチップを実装した樹脂層を形成
する際にその位置合わせを正確に行うことができるもの
である。
【００６３】次に、上記構成の製造方法について説明す
る。第１の実施形態と同様にしてチップ実装工程を経て
ベアチップ３を多層配線基板２に実装し、ベアチップ３
の高さ寸法ｈを測定する。測定された高さ寸法ｈに対し
て、研削終了後のベアチップ３の厚さ寸法を得るための
高さ寸法としてアライメントマークを兼ねたモニタ用柱
２６の高さ寸法Ｈを設定する。
る。第１の実施形態と同様にしてチップ実装工程を経て
ベアチップ３を多層配線基板２に実装し、ベアチップ３
の高さ寸法ｈを測定する。測定された高さ寸法ｈに対し
て、研削終了後のベアチップ３の厚さ寸法を得るための
高さ寸法としてアライメントマークを兼ねたモニタ用柱
２６の高さ寸法Ｈを設定する。
【００６４】モニタ用柱形成工程では、図５（ａ）に示
すように、前述同様にしてＪＰＳ法によって断面が十字
形をなすモニタ用柱２６（図７も参照）を形成する。続
いて、前述同様にして樹脂層形成工程を実施して熱硬化
性樹脂を塗布すると共に熱硬化処理を行い、この後、研
削工程では、熱硬化性樹脂を研削してモニタ用柱２６が
露出する時点で停止する（同図（ｂ）参照）。これによ
り樹脂層６を所定厚さ寸法Ｈｏに正確に形成することが
できる。
すように、前述同様にしてＪＰＳ法によって断面が十字
形をなすモニタ用柱２６（図７も参照）を形成する。続
いて、前述同様にして樹脂層形成工程を実施して熱硬化
性樹脂を塗布すると共に熱硬化処理を行い、この後、研
削工程では、熱硬化性樹脂を研削してモニタ用柱２６が
露出する時点で停止する（同図（ｂ）参照）。これによ
り樹脂層６を所定厚さ寸法Ｈｏに正確に形成することが
できる。
【００６５】次に、樹脂層６の上に配線電極２８をＪＰ
Ｓ法を用いて形成する。配線電極２８は、樹脂層６内に
埋め込まれている層間接続電極７と電気的に接続する配
線パターン部分と上層に形成する電極パターン３０との
層間接続電極部分とからなるもので、所定のパターンで
一体に形成される（同図（ｃ）参照）。
Ｓ法を用いて形成する。配線電極２８は、樹脂層６内に
埋め込まれている層間接続電極７と電気的に接続する配
線パターン部分と上層に形成する電極パターン３０との
層間接続電極部分とからなるもので、所定のパターンで
一体に形成される（同図（ｃ）参照）。
【００６６】この後、第２のモニタ用柱２９を同じくＪ
ＰＳ法などにより十字形に形成する（同図（ｄ）参
照）。このとき、モニタ用柱２９の高さ寸法Ｈ３は、次
の工程で配線電極２８を押しつぶしたときに、樹脂層２
７から配線電極２８が露出する程度の寸法となるように
設定されている。
ＰＳ法などにより十字形に形成する（同図（ｄ）参
照）。このとき、モニタ用柱２９の高さ寸法Ｈ３は、次
の工程で配線電極２８を押しつぶしたときに、樹脂層２
７から配線電極２８が露出する程度の寸法となるように
設定されている。
【００６７】次に、熱硬化性樹脂３１を配線電極２８お
よびモニタ用柱２９を覆うように全面に塗布し、樹脂平
坦化用ガラス板３２を重ねて加圧する。このとき印加す
る圧力は、例えば配線電極２８の層間接続電極部１個あ
たり１Ｎ程度とする。そして、加圧した状態で全体を加
熱して熱硬化性樹脂３１を熱硬化させ、この後常温に冷
却してからガラス板３２を取り外す。これにより、配線
電極２８は適切な高さ寸法となるまで押しつぶされ、モ
ニタ用柱２９がちょうど露出する程度に樹脂層２７が形
成される。
よびモニタ用柱２９を覆うように全面に塗布し、樹脂平
坦化用ガラス板３２を重ねて加圧する。このとき印加す
る圧力は、例えば配線電極２８の層間接続電極部１個あ
たり１Ｎ程度とする。そして、加圧した状態で全体を加
熱して熱硬化性樹脂３１を熱硬化させ、この後常温に冷
却してからガラス板３２を取り外す。これにより、配線
電極２８は適切な高さ寸法となるまで押しつぶされ、モ
ニタ用柱２９がちょうど露出する程度に樹脂層２７が形
成される。
【００６８】この後、さらにＪＰＳ法などによって電極
パターン３０を形成するが、このパターニングに際して
は、アライメントマークとしてのモニタ用柱２９を位置
合わせの基準として用いることで位置ずれのない正確な
パターニングを行うことができるようになる。
パターン３０を形成するが、このパターニングに際して
は、アライメントマークとしてのモニタ用柱２９を位置
合わせの基準として用いることで位置ずれのない正確な
パターニングを行うことができるようになる。
【００６９】このような第４の実施形態によれば、モニ
タ用柱２６および２９を十字形などに形成してアライメ
ントマークを兼ねたものとして形成することで、別途に
特別にアライメントマークを設けることなく、上層に積
層形成する電極パターン３０などを位置ずれをなくして
精度良く形成することができるようになる。
タ用柱２６および２９を十字形などに形成してアライメ
ントマークを兼ねたものとして形成することで、別途に
特別にアライメントマークを設けることなく、上層に積
層形成する電極パターン３０などを位置ずれをなくして
精度良く形成することができるようになる。
【００７０】なお、アライメントマークとしてのモニタ
用柱２９は、十字形のものを例として示したが、他に、
円形、楕円形、星形あるいは一文字形などの形状として
も良いし、あるいはアライメントに適した適宜の形状に
形成することができる。
用柱２９は、十字形のものを例として示したが、他に、
円形、楕円形、星形あるいは一文字形などの形状として
も良いし、あるいはアライメントに適した適宜の形状に
形成することができる。
【００７１】（第５の実施形態）図８は本発明の第５の
実施形態を示すもので、第４の実施形態と異なるところ
は、アライメントマークとしてのモニタ用柱２６、２９
に代えて、全体が錐状をなすように形成したモニタ用柱
３３を設ける構成としたところである。このようなモニ
タ用柱３３を用いることで、モニタ機能をさらに高める
ことができる。
実施形態を示すもので、第４の実施形態と異なるところ
は、アライメントマークとしてのモニタ用柱２６、２９
に代えて、全体が錐状をなすように形成したモニタ用柱
３３を設ける構成としたところである。このようなモニ
タ用柱３３を用いることで、モニタ機能をさらに高める
ことができる。
【００７２】すなわち、モニタ用柱３３は、十文字をな
す断面形状の大きさが高さに応じて変化するので、研削
工程において樹脂層の表面に露出しているモニタ用柱３
３の大きさによって研削された高さ寸法を認識すること
ができ、これによって、アライメント機能を保持したま
まで、研削量を調整しながら正確な厚さ寸法に研削する
ことができるようになる。
す断面形状の大きさが高さに応じて変化するので、研削
工程において樹脂層の表面に露出しているモニタ用柱３
３の大きさによって研削された高さ寸法を認識すること
ができ、これによって、アライメント機能を保持したま
まで、研削量を調整しながら正確な厚さ寸法に研削する
ことができるようになる。
【００７３】（第６の実施形態）図９は本発明の第６の
実施形態を示すもので、第５の実施形態と異なるところ
は、アライメントマークとしてのモニタ用柱３３に代え
て、逆のパターンに形成したモニタ用柱３４を設ける構
成としたところである。すなわち、このモニタ用柱３４
は、４つに分割した錐状をなすパターンで十文字の長さ
寸法に相当する部分が低い位置で狭くなるようにしたも
のである。これにより、第５の実施形態と同様の作用効
果を得ることができる。
実施形態を示すもので、第５の実施形態と異なるところ
は、アライメントマークとしてのモニタ用柱３３に代え
て、逆のパターンに形成したモニタ用柱３４を設ける構
成としたところである。すなわち、このモニタ用柱３４
は、４つに分割した錐状をなすパターンで十文字の長さ
寸法に相当する部分が低い位置で狭くなるようにしたも
のである。これにより、第５の実施形態と同様の作用効
果を得ることができる。
【００７４】（第７の実施形態）図１０は本発明の第７
の実施形態を示すもので、第１の実施形態と異なるとこ
ろは、モニタ用柱の形成方法である。すなわち、この実
施形態においては、図示のようにモニタ用柱３５を、ボ
ールボンダを用いたスタッドバンプ３５ａを例えば３個
積層して形成したものである。これにより、第１の実施
形態と同様の作用効果を得ることができると共に、既存
の設備を用いて簡単且つ安価に形成することができるよ
うになる。
の実施形態を示すもので、第１の実施形態と異なるとこ
ろは、モニタ用柱の形成方法である。すなわち、この実
施形態においては、図示のようにモニタ用柱３５を、ボ
ールボンダを用いたスタッドバンプ３５ａを例えば３個
積層して形成したものである。これにより、第１の実施
形態と同様の作用効果を得ることができると共に、既存
の設備を用いて簡単且つ安価に形成することができるよ
うになる。
【００７５】なお、上記実施形態ではモニタ用柱３５の
みに適用した場合を説明したが、層間接続電極７やバン
プ電極４に対してもスタッドバンプを用いて形成するこ
とができる。
みに適用した場合を説明したが、層間接続電極７やバン
プ電極４に対してもスタッドバンプを用いて形成するこ
とができる。
【００７６】（第８の実施形態）図１１は本発明の第８
の実施形態を示すもので、第５の実施形態と異なるとこ
ろは、アライメントマークを兼ねたモニタ用柱をスタッ
ドバンプを用いて形成したところである。すなわち、モ
ニタ用柱３６は、多数のスタッドバンプ３６ａを積み重
ねることで錐状をなすように形成すると共に、横断面が
アライメントマークとなるように形成しているものであ
る。
の実施形態を示すもので、第５の実施形態と異なるとこ
ろは、アライメントマークを兼ねたモニタ用柱をスタッ
ドバンプを用いて形成したところである。すなわち、モ
ニタ用柱３６は、多数のスタッドバンプ３６ａを積み重
ねることで錐状をなすように形成すると共に、横断面が
アライメントマークとなるように形成しているものであ
る。
【００７７】（他の実施形態）本発明は、上記実施形態
にのみ限定されるものではなく、次のように変形または
拡張できる。下地として多層配線基板２を用いている
が、これに限らず、単層の配線基板を下地として用いる
こともできるし、他の積層モジュールの上に形成するこ
ともできる。層間接続電極やモニタ用柱などを金（Ａ
ｕ）に代えて、銅（Ｃｕ）やアルミニウム（Ａｌ）など
の金属を用いて形成することもできる。
にのみ限定されるものではなく、次のように変形または
拡張できる。下地として多層配線基板２を用いている
が、これに限らず、単層の配線基板を下地として用いる
こともできるし、他の積層モジュールの上に形成するこ
ともできる。層間接続電極やモニタ用柱などを金（Ａ
ｕ）に代えて、銅（Ｃｕ）やアルミニウム（Ａｌ）など
の金属を用いて形成することもできる。
【図１】本発明の第１の実施形態を示す処理工程に対応
した模式的断面図
した模式的断面図
【図２】電極形成用装置の原理説明図
【図３】本発明の第２の実施形態を示す図１相当図
【図４】本発明の第３の実施形態を示す図１相当図
【図５】本発明の第４の実施形態を示す図１相当図（そ
の１）
の１）
【図６】図１相当図（その２）
【図７】モニタ用柱部分を示す外観斜視図
【図８】本発明の第５の実施形態を示す図７相当図
【図９】本発明の第６の実施形態を示す図７相当図
【図１０】本発明の第７の実施形態を示すモニタ用柱形
成工程に対応した模式的断面図
成工程に対応した模式的断面図
【図１１】本発明の第８の実施形態を示す図７相当図
１，２１，２３，２５は積層回路モジュール、２は多層
配線基板（下地）、３はベアチップ（半導体素子）、４
はバンプ電極、５は異方性導電ペースト、６は樹脂層、
７は層間接続電極、８，２６，２９，３３，３４，３
５，３６はモニタ用柱、２７は配線電極用の樹脂層、２
８は配線電極、３０は電極パターン、３２は樹脂平坦化
用ガラス板である。
配線基板（下地）、３はベアチップ（半導体素子）、４
はバンプ電極、５は異方性導電ペースト、６は樹脂層、
７は層間接続電極、８，２６，２９，３３，３４，３
５，３６はモニタ用柱、２７は配線電極用の樹脂層、２
８は配線電極、３０は電極パターン、３２は樹脂平坦化
用ガラス板である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川原 伸章 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 5E336 AA04 AA13 BB03 CC31 DD28 DD39 EE05 EE08 EE17 GG09 GG14 5F061 AA01 BA03 CA04 CB13
Claims (17)
- 【請求項１】 下地となる配線基板もしくは他のモジュ
ールの上に積層形成する積層回路モジュールの製造方法
において、 前記下地に対して層間接続電極を形成する工程と、 前記下地に対して所定高さ寸法のモニタ用柱を形成する
工程と、 前記下地に半導体素子をフリップチップ実装する工程
と、 前記半導体素子と共に少なくとも前記層間接続電極およ
び前記モニタ用柱を覆うように樹脂層を形成する工程
と、 前記樹脂層を前記半導体素子と共に前記モニタ用柱が露
出するまで研削する工程とを有することを特徴とする積
層回路モジュールの製造方法。 - 【請求項２】 請求項１に記載の積層回路モジュールの
製造方法において、 前記モニタ用柱の形成工程では、前記モニタ用柱を前記
下地の外周部近傍に形成することを特徴とする積層回路
モジュールの製造方法。 - 【請求項３】 請求項１または２に記載の積層回路モジ
ュールの製造方法において、 前記モニタ用柱の形成工程では、前記モニタ用柱を複数
個形成することを特徴とする積層回路モジュールの製造
方法。 - 【請求項４】 請求項３に記載の積層回路モジュールの
製造方法において、 前記モニタ用柱の形成工程では、複数個のモニタ用柱を
異なる高さ寸法のものとして形成することを特徴とする
積層回路モジュールの製造方法。 - 【請求項５】 請求項４に記載の積層回路モジュールの
製造方法において、 前記研削工程では、前記異なる高さ寸法のモニタ用柱の
うちの高い方のモニタ用柱が露出した時点で研削速度を
低くして継続し、これより低い高さに形成された前記モ
ニタ用柱が露出した時点で研削を停止することを特徴と
する積層回路モジュールの製造方法。 - 【請求項６】 請求項１ないし５のいずれかに記載の積
層回路モジュールの製造方法において、 前記研削工程の終了後に、前記樹脂層の上面に配線用電
極を形成する工程を設け、 前記モニタ用柱の形成工程では、前記モニタ用柱を前記
下地のアライメント位置に配置するように形成し、 前記配線用電極の形成工程では、前記樹脂層から露出し
ている前記モニタ用柱をアライメントマークとして位置
合わせを行うことを特徴とする積層回路モジュールの製
造方法。 - 【請求項７】 請求項６に記載の積層回路モジュールの
製造方法において、 前記配線用電極の形成工程の終了後に、別の配線用電極
を樹脂層と共に積層形成する工程を設け、 前記配線用電極および樹脂層を積層形成する工程では、
アライメント兼用のモニタ用柱を形成した状態で前記樹
脂層を形成することを特徴とする積層回路モジュールの
製造方法。 - 【請求項８】 請求項１ないし７のいずれかに記載の積
層回路モジュールの製造方法において、 前記モニタ用柱の形成工程では、スタッドバンプを１つ
または複数個積層形成することにより前記モニタ用柱を
形成することを特徴とする積層回路モジュールの製造方
法。 - 【請求項９】 請求項１ないし７のいずれかに記載の積
層回路モジュール製造方法において、 前記モニタ用柱の形成工程では、金属微粒子を堆積させ
て柱状にすることを特徴とする積層回路モジュールの製
造方法。 - 【請求項１０】 請求項１ないし７のいずれかに記載の
積層回路モジュールの製造方法において、 前記モニタ用柱の形成工程では、別途に製作されたモニ
タ用柱部材を前記下地に配置接合することにより前記モ
ニタ用柱を形成することを特徴とする積層回路モジュー
ルの製造方法。 - 【請求項１１】 請求項１０に記載の積層回路モジュー
ルの製造方法において、 前記モニタ用柱の形成工程では、前記モニタ用柱部材と
して樹脂チップ、シリコンチップもしくは金属チップの
いずれかを用いることを特徴とする積層回路モジュール
の製造方法。 - 【請求項１２】 請求項１ないし１１のいずれかに記載
の積層回路モジュールの製造方法において、 前記モニタ用柱の形成工程では、前記モニタ用柱を中心
が高く外周部で低くなる形状に形成することを特徴とす
る積層回路モジュールの製造方法。 - 【請求項１３】 請求項１ないし１１のいずれかに記載
の積層回路モジュールの製造方法において、 前記モニタ用柱の形成工程では、前記モニタ用柱を中心
が低く外周部で高くなる形状に形成することを特徴とす
る積層回路モジュールの製造方法。 - 【請求項１４】 請求項１ないし１３のいずれかに記載
の積層回路モジュールの製造方法において、 前記モニタ用柱の形成工程では、前記モニタ用柱を横断
面が円形、楕円形、一文字、十字もしくは星形のいずれ
かの形状となるように形成されることを特徴とする積層
回路モジュールの製造方法。 - 【請求項１５】 請求項１２ないし１４のいずれかに記
載の積層回路モジュールの製造方法において、 前記モニタ用柱の形成工程では、前記モニタ用柱をバン
プを１つまたは複数個積層形成することにより高さが異
なる柱を組み合わせた形状に形成することを特徴とする
積層回路モジュールの製造方法。 - 【請求項１６】 請求項１２ないし１４のいずれかに記
載の積層回路モジュールの製造方法において、 前記モニタ用柱の形成工程では、前記モニタ用柱を金属
微粒子を高さが異なる柱状となるように堆積して形成す
ることを特徴とする積層回路モジュールの製造方法。 - 【請求項１７】 下地となる配線基板もしくは他のモジ
ュールの上に積層形成する積層回路モジュールの製造方
法において、 前記下地に対して実装領域から外れた領域にソルダレジ
ストを所定膜厚で形成する工程と、 前記下地に対して層間接続電極を形成する工程と、 前記下地に半導体素子をフリップチップ実装する工程
と、 前記半導体素子と共に少なくとも前記層間接続電極およ
び前記ソルダレジストを覆うように樹脂層を形成する工
程と、 前記樹脂層を前記半導体素子と共に前記ソルダレジスト
が露出するまで研削する工程とを有することを特徴とす
る積層回路モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000211469A JP4123693B2 (ja) | 2000-07-12 | 2000-07-12 | 積層回路モジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000211469A JP4123693B2 (ja) | 2000-07-12 | 2000-07-12 | 積層回路モジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002026048A true JP2002026048A (ja) | 2002-01-25 |
| JP4123693B2 JP4123693B2 (ja) | 2008-07-23 |
Family
ID=18707569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000211469A Expired - Fee Related JP4123693B2 (ja) | 2000-07-12 | 2000-07-12 | 積層回路モジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4123693B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003100850A1 (fr) * | 2002-05-28 | 2003-12-04 | Hitachi Chemical Co., Ltd. | Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production |
| JP2006114621A (ja) * | 2004-10-13 | 2006-04-27 | Dt Circuit Technology Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| US7250329B2 (en) | 2004-05-31 | 2007-07-31 | Shinko Electric Industries Co., Ltd. | Method of fabricating a built-in chip type substrate |
| JP2009004650A (ja) * | 2007-06-22 | 2009-01-08 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2009129921A (ja) * | 2007-11-19 | 2009-06-11 | Fujitsu Ltd | 部品内蔵プリント基板の製造方法と半導体装置 |
| KR100936070B1 (ko) | 2008-02-26 | 2010-01-12 | 재단법인 서울테크노파크 | 웨이퍼 스택 제작 방법 |
| JP2010010714A (ja) * | 2009-10-13 | 2010-01-14 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| JP2011178020A (ja) * | 2010-03-01 | 2011-09-15 | Canon Inc | 記録ヘッド |
| JP2011258847A (ja) * | 2010-06-11 | 2011-12-22 | Fujitsu Ltd | 部品内蔵基板の製造方法及び部品内蔵基板 |
| JP2012134572A (ja) * | 2012-04-12 | 2012-07-12 | Lapis Semiconductor Co Ltd | 半導体装置 |
| US9521755B2 (en) | 2003-07-02 | 2016-12-13 | Invensas Corporation | Multilayer wiring board for an electronic device |
| CN109326528A (zh) * | 2017-08-01 | 2019-02-12 | 台虹科技股份有限公司 | 晶粒封装方法 |
| KR20200014673A (ko) * | 2018-08-01 | 2020-02-11 | 삼성전자주식회사 | 반도체 패키지 |
| CN114496824A (zh) * | 2020-10-23 | 2022-05-13 | 长鑫存储技术有限公司 | 裸片取出方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210111003A (ko) | 2020-03-02 | 2021-09-10 | 삼성전자주식회사 | 반도체 패키지 |
-
2000
- 2000-07-12 JP JP2000211469A patent/JP4123693B2/ja not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003100850A1 (fr) * | 2002-05-28 | 2003-12-04 | Hitachi Chemical Co., Ltd. | Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production |
| US10104785B2 (en) | 2003-07-02 | 2018-10-16 | Invensas Corporation | Multilayer wiring board for an electronic device |
| US9521755B2 (en) | 2003-07-02 | 2016-12-13 | Invensas Corporation | Multilayer wiring board for an electronic device |
| US7250329B2 (en) | 2004-05-31 | 2007-07-31 | Shinko Electric Industries Co., Ltd. | Method of fabricating a built-in chip type substrate |
| CN100435302C (zh) * | 2004-05-31 | 2008-11-19 | 新光电气工业株式会社 | 芯片内置基板的制造方法 |
| JP4597631B2 (ja) * | 2004-10-13 | 2010-12-15 | 大日本印刷株式会社 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| JP2006114621A (ja) * | 2004-10-13 | 2006-04-27 | Dt Circuit Technology Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| JP2009004650A (ja) * | 2007-06-22 | 2009-01-08 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2009129921A (ja) * | 2007-11-19 | 2009-06-11 | Fujitsu Ltd | 部品内蔵プリント基板の製造方法と半導体装置 |
| KR100936070B1 (ko) | 2008-02-26 | 2010-01-12 | 재단법인 서울테크노파크 | 웨이퍼 스택 제작 방법 |
| JP2010010714A (ja) * | 2009-10-13 | 2010-01-14 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| JP4598140B2 (ja) * | 2009-10-13 | 2010-12-15 | 大日本印刷株式会社 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| JP2011178020A (ja) * | 2010-03-01 | 2011-09-15 | Canon Inc | 記録ヘッド |
| JP2011258847A (ja) * | 2010-06-11 | 2011-12-22 | Fujitsu Ltd | 部品内蔵基板の製造方法及び部品内蔵基板 |
| JP2012134572A (ja) * | 2012-04-12 | 2012-07-12 | Lapis Semiconductor Co Ltd | 半導体装置 |
| CN109326528A (zh) * | 2017-08-01 | 2019-02-12 | 台虹科技股份有限公司 | 晶粒封装方法 |
| KR20200014673A (ko) * | 2018-08-01 | 2020-02-11 | 삼성전자주식회사 | 반도체 패키지 |
| KR102573760B1 (ko) * | 2018-08-01 | 2023-09-04 | 삼성전자주식회사 | 반도체 패키지 |
| CN114496824A (zh) * | 2020-10-23 | 2022-05-13 | 长鑫存储技术有限公司 | 裸片取出方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4123693B2 (ja) | 2008-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Oi et al. | Development of new 2.5 D package with novel integrated organic interposer substrate with ultra-fine wiring and high density bumps | |
| US11227629B2 (en) | Method of manufacturing piezoelectric microactuators having wrap-around electrodes | |
| JP4367892B2 (ja) | 超小型電子パッケージ製造のための材料適用プロセス | |
| JP2002026048A (ja) | 積層回路モジュールの製造方法 | |
| JP5018826B2 (ja) | 電子デバイスおよびその製造方法 | |
| CN100438001C (zh) | 倒装芯片型半导体器件及其制造工艺和电子产品制造工艺 | |
| US11600573B2 (en) | Structure and formation method of chip package with conductive support elements to reduce warpage | |
| JP5588620B2 (ja) | ウェーハ・レベル・パッケージ及びその形成方法 | |
| JP5942823B2 (ja) | 電子部品装置の製造方法、電子部品装置及び電子装置 | |
| JP2011096903A (ja) | 半導体素子実装配線基板の製造方法 | |
| JP7064349B2 (ja) | 配線基板及びその製造方法 | |
| JP5442236B2 (ja) | 電子部品内蔵配線基板の製造方法、電子部品内蔵配線基板及び半導体装置 | |
| JP2010219477A (ja) | 電子部品内蔵配線基板の製造方法 | |
| TWI590398B (zh) | 製造包含高可靠性晶粒底膠之積體電路系統的方法 | |
| US10535627B2 (en) | Printing module, printing method and system of forming a printed structure | |
| KR20130141387A (ko) | 집적 회로 패키지 및 그 제조 방법 | |
| JP2001168269A (ja) | 半導体素子の実装構造および積層型回路モジュールならびに半導体素子の実装構造の製造方法 | |
| JP3925503B2 (ja) | 半導体装置 | |
| JP4380088B2 (ja) | 積層回路モジュールの製造方法 | |
| JP2013098373A (ja) | 半導体装置及び半導体装置の製造方法 | |
| WO2017208756A1 (ja) | 金属フレーム、疑似ウエハ、半導体装置、電子機器、及び、半導体装置の製造方法 | |
| JP7501133B2 (ja) | 半導体装置の製造方法 | |
| JP2007294575A (ja) | 半導体装置の製造方法 | |
| JP2002026250A (ja) | 積層回路モジュールの製造方法 | |
| US20110115099A1 (en) | Flip-chip underfill |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060811 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080321 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080428 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |