JP2001332858A - Multi-layered printed wiring board - Google Patents
Multi-layered printed wiring boardInfo
- Publication number
- JP2001332858A JP2001332858A JP2000147833A JP2000147833A JP2001332858A JP 2001332858 A JP2001332858 A JP 2001332858A JP 2000147833 A JP2000147833 A JP 2000147833A JP 2000147833 A JP2000147833 A JP 2000147833A JP 2001332858 A JP2001332858 A JP 2001332858A
- Authority
- JP
- Japan
- Prior art keywords
- land
- surface mounting
- wiring layer
- wiring
- subland
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、高い密度で配線が
可能であり、電気的信頼性にも優れる多層プリント配線
板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed wiring board capable of wiring at a high density and having excellent electrical reliability.
【0002】[0002]
【従来の技術】最近電子機器の小型軽量化に伴い、これ
らを構成する実装基板もより高密度、高信頼性のものが
要求されている。多層配線板の小型化、高密度化の一手
法として、配線層が形成された絶縁基板上に、絶縁層を
介して配線層を形成し、その配線層上さらに絶縁層を介
して配線層を形成する、といういわゆるビルドアップ工
法を用い、配線層間にバイアホールを形成するという多
層配線板が使用されている。この多層配線板は直近の配
線層間にバイアホールを形成することが容易であり、ま
た、任意の配線層間にバイアホールを形成することも可
能であるため、貫通孔で配線間を接続するスルーホール
構造に比べて高密度な多層配線板が得られるという利点
を有している。2. Description of the Related Art In recent years, as electronic devices have become smaller and lighter, mounting boards constituting them have been required to have higher density and higher reliability. As a method of reducing the size and increasing the density of a multilayer wiring board, a wiring layer is formed on an insulating substrate on which a wiring layer is formed via an insulating layer, and the wiring layer is further formed on the wiring layer via the insulating layer. A multilayer wiring board is used in which a via hole is formed between wiring layers using a so-called build-up method of forming the wiring board. In this multilayer wiring board, it is easy to form a via hole between the nearest wiring layers, and it is also possible to form a via hole between any wiring layers. There is an advantage that a high-density multilayer wiring board can be obtained as compared with the structure.
【0003】従来より知られている、ビルドアップ工法
による多層配線板の一例を図9(a)〜(h)に示す。
まず、ガラスクロスにエポキシ樹脂を含浸させた絶縁樹
脂基板101の両面に銅箔102を貼り合わせた基板を
用意する(図9(a))。両面の銅箔をエッチングして
パターニングする(図9(b))。さらにその両面に、
予め一方の面に銅箔103が貼着された絶縁基板を18
0℃〜200℃程度の温度で、加熱、加圧を行い、貼り
合わせる(図9(c))。FIGS. 9A to 9H show an example of a conventionally known multilayer wiring board by a build-up method.
First, a substrate is prepared in which an insulating resin substrate 101 in which a glass cloth is impregnated with an epoxy resin is bonded with copper foils 102 on both surfaces (FIG. 9A). The copper foil on both sides is etched and patterned (FIG. 9B). Furthermore, on both sides,
An insulating substrate having copper foil 103 adhered to one surface in advance
Heating and pressurizing are performed at a temperature of about 0 ° C. to 200 ° C., and bonding is performed (FIG. 9C).
【0004】次に、バイアホールを形成する部分104
の銅箔をエッチングにより除去する(図9(d))。こ
の際、後の絶縁層の孔あけ工程をレーザー加工で行う場
合には、絶縁層の孔の径と同じ径で銅箔を除去する方法
も知られているが、その場合、銅箔がマスクとなってレ
ーザー加工が行われるために、孔周囲の銅箔下の絶縁層
がダメージを受け、剥離が生じやすくなる場合も考えら
れるため、除去する絶縁層の孔の径よりも大きくエッチ
ングを行うことが行われる。Next, a portion 104 for forming a via hole is formed.
Is removed by etching (FIG. 9D). At this time, when performing a subsequent hole forming step of the insulating layer by laser processing, a method of removing the copper foil with the same diameter as the hole diameter of the insulating layer is also known, but in this case, the copper foil is masked. Since the laser processing is performed as described above, the insulating layer under the copper foil around the hole may be damaged and peeling may easily occur, so etching is performed larger than the diameter of the hole of the insulating layer to be removed. Is done.
【0005】そして、レーザー加工により、バイアホー
ルを形成する部分の絶縁層を除去する(図9(e))。
両面に無電解めっき及び電解めっきを行い、バイアホー
ル内にも銅めっき層105を形成する(図9(f))。
銅箔および銅めっき層からなる、両面の銅層をフォトレ
ジストを用いてエッチングし、パターニングする(図9
(g))。さらに必要に応じて、図9(c)〜図9
(g)の工程を繰り返すことにより、さらに多層のプリ
ント配線板を得ることができる。ところで、多層プリン
ト配線板上に実装される部品として、端子を格子状に配
列し、はんだボールを用いてプリント配線板に表面実装
を行うというBGA(ボールグリッドアレイ)に代表さ
れる部品が多用されている。端子を格子状に配列し、表
面実装を行うことによって、多ピンの部品を小さい面積
で実装するという高密度実装を可能にしている。Then, a portion of the insulating layer where a via hole is to be formed is removed by laser processing (FIG. 9E).
Electroless plating and electrolytic plating are performed on both surfaces, and a copper plating layer 105 is formed also in the via hole (FIG. 9F).
The copper layers on both sides, consisting of copper foil and copper plating layers, are etched and patterned using a photoresist (FIG. 9).
(G)). 9 (c) to FIG. 9 if necessary.
By repeating the step (g), a multilayer printed wiring board can be obtained. By the way, as a component mounted on a multilayer printed wiring board, a component typified by a BGA (ball grid array) in which terminals are arranged in a grid and surface mounting is performed on the printed wiring board using solder balls is often used. ing. By arranging the terminals in a grid and performing surface mounting, high-density mounting in which a multi-pin component is mounted in a small area is enabled.
【0006】このような表面実装を行うためには、プリ
ント配線板にも、部品の表面実装用ランドを格子状に形
成する必要がある。そして、より高密度な実装を行うた
めに、表面実装用ランドは、より狭いピッチで、より多
くの数が形成されることが要求されるようになった。ま
た、実装の面からは表面実装用ランドはあまり小さくし
ないことが望まれており、従って表面実装用ランド同士
の間はますます接近する傾向にあった。In order to perform such surface mounting, it is necessary to form the surface mounting lands of the components in a grid on the printed wiring board. In order to achieve higher-density mounting, surface mounting lands are required to be formed with a smaller pitch and a larger number of lands. Also, from the viewpoint of mounting, it is desired that the lands for surface mounting be not too small, and therefore, the lands for surface mounting tend to be closer to each other.
【0007】[0007]
【発明が解決しようとする課題】ところで、プリント配
線板では部品実装用ランドから、他の部品実装用ランド
等に配線を行うのであるが、配線密度を高めるために表
面実装用としているために部品実装用ランドと同じ配線
層からしか配線を行うことができない。即ち、貫通スル
ーホールを有する場合と異なり、部品実装用ランドから
直接、任意の層で配線を行うことができない。しかも、
部品実装用ランドが格子状に配列されているために、配
線可能な領域が少なく、また内側の表面実装用ランドほ
ど配線に制約を受けることになる。図10にプリント配
線板への部品の表面実装用ランドの配列例として、ボー
ルグリッドアレイの例を示した。このように表面実装用
ランドがプリント配線板に配列される。そして図10に
示すように、配線が行われるのであるが、外側の表面実
装用ランドについては、配線が行えるものの、内側の表
面実装用ランドについては、配線を行うことが困難にな
る。そのため、直近の配線層間にバイアホールを形成す
ることが容易であり、また、任意の層間にバイアホール
を形成することも可能であるというビルドアップ工法に
よる多層プリント配線板の利点を十分に生かすことが難
しかった。In a printed wiring board, wiring is performed from a land for mounting components to another land for mounting components. Wiring can be performed only from the same wiring layer as the mounting land. That is, unlike the case having the through through hole, wiring cannot be performed in an arbitrary layer directly from the component mounting land. Moreover,
Since the component mounting lands are arranged in a grid pattern, the area where wiring is possible is small, and the inner surface mounting lands are more restricted by wiring. FIG. 10 shows an example of a ball grid array as an example of an array of lands for surface mounting of components on a printed wiring board. Thus, the lands for surface mounting are arranged on the printed wiring board. Then, as shown in FIG. 10, wiring is performed. However, although wiring can be performed on the outer surface mounting land, it is difficult to perform wiring on the inner surface mounting land. Therefore, it is easy to form a via hole between the nearest wiring layers, and it is also possible to form a via hole between any layers. To take full advantage of a multilayer printed wiring board by a build-up method. Was difficult.
【0008】また、上述したように、表面実装用ランド
は、より狭いピッチで、より多くの数が形成される、即
ち高密度に配置されることが要求されるようになってい
る。そして表面実装用ランドはあまり小さくしないこと
が要求されている。そのために、部品の表面実装用ラン
ドが略格子状に形成されているプリント配線板において
は、部品の表面実装用ランドからどのように配線を行う
かが難しく、無理に配線を行おうとすると、配線幅を狭
くしたり、配線の間隔を近接させることになり、電気的
な信頼性が低下する恐れがあった。Further, as described above, the surface mounting lands are required to be formed with a smaller pitch and a larger number, that is, to be arranged at a high density. And it is required that the land for surface mounting is not so small. Therefore, in a printed wiring board in which the surface mounting lands of the components are formed in a substantially lattice shape, it is difficult to perform wiring from the surface mounting lands of the components. Since the width is reduced or the distance between the wirings is reduced, the electrical reliability may be reduced.
【0009】本発明は上記問題点に鑑みなされたもので
あり、高密度に配置された表面実装用ランドからも、電
気的な信頼性を低下させることがなく、またビルドアッ
プ法の利点を生かした、高密度配線を備える多層プリン
ト配線板を提供することを目的とする。The present invention has been made in view of the above problems, and does not reduce the electrical reliability even from the surface mounting lands arranged at high density, and makes use of the advantages of the build-up method. It is another object of the present invention to provide a multilayer printed wiring board having high-density wiring.
【0010】[0010]
【課題を解決するための手段】上記課題を解決するた
め、本発明の請求項1に係る発明は、第一配線層が形成
された絶縁基板の少なくとも一方の面に、絶縁層を介し
て第二配線層が形成され、次に第二配線層上に絶縁層を
介して第三配線層が形成される、というビルドアップ工
法で第一配線層から外層となる第n配線層が形成され、
第n配線層には、部品の表面実装用ランドが略格子状に
形成されてなる多層プリント配線板において、第n配線
層の表面実装用ランドの少なくとも一部には、表面実装
用ランドの中心と、最も近接する表面実装用ランドの中
心とを結ぶ線を、その中心が避けるようにサブランドが
形成され、第(n−1)配線層及び第(n−2)配線層
の、前記表面実装用ランドに対応する位置に主ランド
が、表面実装用ランドのサブランドに対応する位置にサ
ブランドが形成され、表面実装用ランドのサブランドと
第(n−1)配線層のサブランド間がバイアホールで接
続され、第(n−1)配線層の主ランドと第(n−2)
配線層の主ランド間がバイアホールで接続されるという
ように主ランドおよびサブランド間でバイアホールによ
って交互に接続されることを繰り返し、バイアホールの
下側の配線層である第(n−m)配線層の主ランドまた
はサブランドで配線に接続されていることを特徴として
いる。但しここで、nは3以上の自然数、mは2以上n
未満の自然数をあらわしている。In order to solve the above-mentioned problems, the present invention according to claim 1 of the present invention provides a method for manufacturing a semiconductor device, comprising the steps of: A second wiring layer is formed, and then a third wiring layer is formed on the second wiring layer via an insulating layer, and an n-th wiring layer that is an outer layer from the first wiring layer is formed by a build-up method,
In the multilayer printed wiring board in which the surface mounting lands of the component are formed in a substantially lattice shape on the n-th wiring layer, at least a part of the surface mounting lands of the n-th wiring layer includes the center of the surface mounting land. And a line connecting the closest center of the surface mounting land is formed with a sub-brand such that the center is avoided, and the surface of the (n-1) th wiring layer and the (n-2) th wiring layer is formed. A main land is formed at a position corresponding to the mounting land, and a subland is formed at a position corresponding to the subland of the surface mounting land. The subland between the subland of the surface mounting land and the subland of the (n-1) th wiring layer is formed. Are connected by via holes, and the main land of the (n-1) th wiring layer is connected to the (n-2) th main layer.
The main land and the subland are alternately connected by the via hole such that the main land of the wiring layer is connected by the via hole, and the (n-m-th) wiring layer below the via hole is repeated. ) It is characterized in that it is connected to the wiring at the main land or sub-brand of the wiring layer. Here, n is a natural number of 3 or more, and m is 2 or more n
It represents a natural number less than.
【0011】なお、表面実装用ランドが略格子状に形成
されてなるために、ある表面実装用ランドと最も近接す
る表面実装用ランドは、複数存在することが考えられる
が、その場合は、そのすべての表面実装用ランドの中心
とを結ぶ線を、サブランドの中心が避けるように、サブ
ランドを形成するということを意味する。このような手
段において、サブランドは最も近接する表面実装用ラン
ドと近づきすぎてしまうと、電気的な絶縁性が低下する
等の信頼性が低下する恐れがあった。そのため、サブラ
ンドの位置はそのような恐れがないように考慮すること
が望まれていた。本発明の請求項2に係る発明はこのよ
うな問題点に鑑みてなされたものである。Since the surface mounting lands are formed in a substantially lattice shape, there may be a plurality of surface mounting lands which are closest to a certain surface mounting land. This means that the sub-brand is formed such that the center of the sub-brand avoids the line connecting the centers of all the surface mounting lands. In such a means, if the sub-brand is too close to the nearest surface mounting land, there is a possibility that the reliability such as the electrical insulation may be reduced. Therefore, it was desired that the position of the sub-brand be considered so as not to cause such a fear. The invention according to claim 2 of the present invention has been made in view of such a problem.
【0012】本発明の請求項2に係る発明は、請求項1
記載の多層プリント配線板において、前記表面実装用ラ
ンドの中心と、最も近接する表面実装用ランドの中心と
を結ぶ線と、表面実装用ランドの中心と、サブランドの
中心とを結ぶ線のなす角がほぼ45度であることを特徴
としている。According to a second aspect of the present invention, a first aspect is provided.
In the multilayer printed wiring board described in the above, a line connecting the center of the surface mounting land, the center of the closest surface mounting land, a line connecting the center of the surface mounting land, and the center of the subland is formed. The angle is approximately 45 degrees.
【0013】[0013]
【発明の実施の形態】以下本発明の実施の形態につき説
明する。図1に本発明に係る一つの実施形態に係る多層
プリント配線板の部分断面図を示す。図1は図2のA−
A‘の部分断面図である。まず、ガラスクロスにエポキ
シ樹脂、ビスマレイミド−トリアジン樹脂等の絶縁樹脂
を含浸させた樹脂基板の両面に銅箔が積層された材料を
準備した。銅箔の厚さは例えば3μm〜35μm程度の
厚さのものが好適に用いられるが、厚さが薄いものは高
価であり、厚いものはファインなパターニングが難し
く、重量も重くなるため、12μm〜18μm程度のも
のが好ましい。ここでは、ガラスエポキシ樹脂基板10
の両面に12μmの銅箔を貼り合わせた材料(3EC−
VLP(商品名;三井金属製))を用いた。Embodiments of the present invention will be described below. FIG. 1 shows a partial cross-sectional view of a multilayer printed wiring board according to one embodiment of the present invention. FIG. 1 shows A-
It is a fragmentary sectional view of A '. First, a material was prepared in which a glass cloth was impregnated with an insulating resin such as an epoxy resin or a bismaleimide-triazine resin, and a copper foil was laminated on both surfaces of a resin substrate. A copper foil having a thickness of, for example, about 3 μm to 35 μm is suitably used, but a thinner one is more expensive, and a thicker one is difficult to perform fine patterning, and the weight becomes heavy. It is preferably about 18 μm. Here, the glass epoxy resin substrate 10
(3EC-)
VLP (trade name; manufactured by Mitsui Kinzoku) was used.
【0014】そして、両面にドライフィルムをラミネー
トし、露光、現像を行い、銅箔をエッチングし、主ラン
ド11、サブランド及び配線12等からなる第一配線層
を形成した。なお、ランドと配線は電気的に接続されて
おり、連続した状態になっているのはもちろんのことで
ある。ここで、主ランド、サブランドという表現を用い
ているが、主ランドはサブランドより大きい、というこ
とを意味するものではなく、それぞれバイアホールの接
続に問題がない大きさであればよい。もちろん主ランド
がサブランドより小さくてもよい。さらに、12μmの
銅箔に80μmのエポキシ樹脂を接着した、樹脂付銅箔
(APL−4001(商品名:住友ベークライト製))
13を用意し、170〜180℃の温度で加熱・加圧し
て両面に貼り合わせた。ここでは、プリプレグ等の接着
材料を介して、用意した銅箔を貼り合わせてもよい。な
お、銅箔付樹脂基板としては樹脂基板に銅箔を貼り合わ
せたものあるいは銅箔に樹脂を塗工したものを用いるこ
とができる。このように、樹脂付銅箔あるいは銅箔を貼
り合わせる方法を用いているために、絶縁層に無電解銅
メッキ等で銅層を形成する場合に比べ、銅層の密着力が
強く、銅層が剥離することがない。Then, a dry film was laminated on both sides, exposed and developed, and the copper foil was etched to form a first wiring layer composed of the main land 11, sub-brand, wiring 12, and the like. Note that the lands and the wiring are electrically connected and are in a continuous state. Here, the expressions "main land" and "sub-brand" are used, but this does not mean that the main land is larger than the sub-land, and it is sufficient if each of the main lands has a size that has no problem in connecting via holes. Of course, the main land may be smaller than the subland. Furthermore, a resin-coated copper foil (APL-4001 (trade name: manufactured by Sumitomo Bakelite)) in which an epoxy resin of 80 μm is bonded to a copper foil of 12 μm.
13 was prepared, and was heated and pressed at a temperature of 170 to 180 ° C. and bonded to both surfaces. Here, the prepared copper foil may be bonded via an adhesive material such as a prepreg. In addition, as the resin substrate with a copper foil, a resin substrate to which a copper foil is bonded or a copper foil to which a resin is applied can be used. As described above, since the method of bonding the resin-attached copper foil or the copper foil is used, the adhesion of the copper layer is stronger than when the copper layer is formed on the insulating layer by electroless copper plating or the like. Does not peel off.
【0015】ここで、樹脂付銅箔としては他に、APL
−B(商品名:住友ベークライト製)、MCF−600
0(商品名:日立化成製)等が使用でき、樹脂の厚さは
40μm〜100μm、銅箔の厚さは3μm〜35μm
の範囲のものが好適に用いられるが、厚いものはファイ
ンなパターニングが難しく、重量も重くなるため、3μ
m〜18μmのものが好ましいが、薄いものは高価であ
り、また銅箔だけで扱う場合には扱いが難しくなるた
め、12μm〜18μmのものがより好ましい。そし
て、両面の厚さ12μmの銅箔をソフトエッチングし、
両面を厚さ5μmの銅箔にした。ここで、あらかじめ銅
箔を薄くしておくことにより、簡易に銅箔の厚さを薄
く、しかも安価に、両面に薄い銅箔を有する樹脂基板を
得ることができる。その後、両面にドライフィルムを貼
り合わせ、露光、現像を行い、露出した銅箔をエッチン
グすることにより、バイアホール形成部の銅箔をエッチ
ングして、直径300μmで除去した。Here, as the copper foil with resin, APL
-B (trade name: manufactured by Sumitomo Bakelite), MCF-600
0 (trade name: manufactured by Hitachi Chemical Co., Ltd.) or the like, and the thickness of the resin is 40 μm to 100 μm, and the thickness of the copper foil is 3 μm to 35 μm.
Is preferably used, but thick ones are difficult to finely pattern and heavy, so that 3 μm
A thickness of 12 μm to 18 μm is more preferable, but a thickness of 12 μm to 18 μm is more preferable because a thin one is expensive and it is difficult to handle only with copper foil. And soft etching of copper foil of thickness 12μm on both sides,
Both sides were made into a 5 μm thick copper foil. Here, by preliminarily thinning the copper foil, it is possible to easily obtain a resin substrate having a thin copper foil on both sides at a low thickness and at a low cost. Thereafter, a dry film was bonded to both surfaces, exposed and developed, and the exposed copper foil was etched to thereby etch the copper foil in the via-hole forming portion and remove it with a diameter of 300 μm.
【0016】次に、レーザー(炭酸ガスレーザー、UV
レーザー、YAGレーザー等)を照射し、第一配線層を
ストッパー層にして孔明け加工を行い、バイアホール形
成部の絶縁層を直径100μmの円状に、銅箔が除去さ
れた直径300μmの円と同心円となるように除去し、
孔を形成した。この場合、第一配線層を形成する際に、
基板の端部に銅箔を残し、アライメントマークとし、上
記のバイアホール形成部の銅箔を除去すると同時に、ア
ライメントマーク上の銅箔も除去してエポキシ樹脂を透
過して観察可能なようにし、このアライメントマークで
位置合わせを行いながらレーザー加工を行うことが、正
確な孔あけのために好ましい。Next, a laser (carbon dioxide laser, UV
Laser, YAG laser, etc.), a hole is formed by using the first wiring layer as a stopper layer, and the insulating layer in the via hole forming portion is formed into a circular shape having a diameter of 100 μm. Removed so that it is concentric with
A hole was formed. In this case, when forming the first wiring layer,
Leave the copper foil at the end of the board and use it as an alignment mark, remove the copper foil on the via hole formation part at the same time as removing the copper foil on the alignment mark so that the epoxy resin can be transmitted and observed, It is preferable to perform laser processing while performing alignment using the alignment marks for accurate drilling.
【0017】そして、レーザー加工で形成された孔及び
貫通孔内の樹脂残渣を除去するために、過マンガン酸処
理によるクリーニング処理を行った。クリーニング処理
する方法としては、他にプラズマ処理、砥粒吹きつけ等
の方法が好ましい。この処理を行うことにより孔の側壁
面及び底部にあたる銅箔面が清浄化され、銅めっきによ
る電気的接続が確実に行われる。特に、レーザー加工で
形成された孔の底部の銅層表面が清浄化され、電気的接
続信頼性が向上する。Then, in order to remove resin residues in the holes and through holes formed by the laser processing, a cleaning treatment by a permanganate treatment was performed. As a cleaning method, other methods such as plasma processing and abrasive grain spraying are preferable. By performing this process, the copper foil surface corresponding to the side wall surface and the bottom of the hole is cleaned, and the electrical connection by copper plating is reliably performed. In particular, the copper layer surface at the bottom of the hole formed by the laser processing is cleaned, and the electrical connection reliability is improved.
【0018】次に、厚さ0.2μmで絶縁層上に無電解
銅めっきを行い、さらに厚さ10μmで電解めっきを行
い、銅めっき層を形成した。ここでは無電解銅めっきに
代えてスパッタリングを行い、その後電解めっきを行っ
てもよい。このような工程で、レーザー孔あけされた部
分にはバイアホール14が形成された。さらに、バイア
ホール14に、エポキシ樹脂(BHP−900(商品
名:山栄製))をスクリーン印刷にて充填した。なお、
エポキシ樹脂で充填を行うのではなく、めっきで充填し
たり、導電ペーストを用いてもよい。めっきとしては、
銅の電解めっきが好ましいが、他の金属のめっきや無電
解めっきでもよい。導電ペーストとしては銅ペースト、
銀ペースト、カーボンペーストが使用できる。この充填
を行っておくことにより、バイアホール内に気泡が存在
したままで、その上に絶縁層が形成されることがなく、
実装時等に気泡が破裂して、断線等が生ずることがな
い。Next, electroless copper plating was performed on the insulating layer to a thickness of 0.2 μm, and electrolytic plating was further performed to a thickness of 10 μm to form a copper plating layer. Here, sputtering may be performed instead of electroless copper plating, and then electrolytic plating may be performed. In such a process, via holes 14 were formed in the portions where the laser holes were formed. Further, the via holes 14 were filled with epoxy resin (BHP-900 (trade name: manufactured by Yamaei)) by screen printing. In addition,
Instead of filling with epoxy resin, filling with plating or conductive paste may be used. As plating,
Although copper electrolytic plating is preferred, other metal plating or electroless plating may be used. Copper paste as conductive paste,
Silver paste and carbon paste can be used. By performing this filling, an insulating layer is not formed on the via hole while air bubbles remain in the via hole,
Bubbles do not rupture at the time of mounting or the like, and disconnection or the like does not occur.
【0019】次にバフを用いて両面を銅層が厚さ10μ
mとなるように研磨し、同時に、バイアホールにスクリ
ーン印刷で充填されたエポキシ樹脂の両端部も研磨し、
平滑化した。さらに、両面の銅層をパターニングし、主
ランド15、サブランド及び配線16等からなる第二配
線層を形成した。以下、上記の樹脂付銅箔を貼り合わせ
る工程以降を繰り返し、第三配線層及び外層となる第四
配線層を形成した。第四配線層には表面実装用ランド2
3、サブランド25および配線24を形成した。ここ
で、第四配線層を形成した後にもバイアホールに、エポ
キシ樹脂等の充填を行っておくことは好ましい。実装時
に実装に用いられるはんだが流れこんで、はんだ量の制
御が行いにくくなったり、はんだがバイアホールを塞い
で、内部に気泡が生じて破裂したり、ということがなく
なる。さらに、両面にソルダーレジスト層(図示せず)
を形成し、表面実装用ランド23には、ニッケルめっき
及び金めっき(図示せず)を施して多層プリント配線板
を完成した。Next, a copper layer having a thickness of 10 μm was formed on both sides using a buff.
m, and at the same time, both ends of the epoxy resin filled in the via holes by screen printing,
Smoothed. Further, the copper layers on both sides were patterned to form a second wiring layer including the main land 15, the sub-brand, the wiring 16, and the like. Hereinafter, the above-mentioned step of bonding the copper foil with resin was repeated to form a third wiring layer and a fourth wiring layer serving as an outer layer. Land 4 for surface mounting on the fourth wiring layer
3. Subland 25 and wiring 24 were formed. Here, it is preferable to fill the via holes with an epoxy resin or the like even after the formation of the fourth wiring layer. It is possible to prevent the solder used for mounting from flowing during mounting to make it difficult to control the amount of solder, and to prevent the solder from blocking the via holes and causing air bubbles inside to burst. Furthermore, solder resist layers (not shown) on both sides
Was formed, and nickel plating and gold plating (not shown) were applied to the surface mounting lands 23 to complete a multilayer printed wiring board.
【0020】図2は、この実施形態の多層プリント配線
板の表面実装用ランド部分の拡大図であり、直径0.3
mmの表面実装用ランド23に直径0.2mmのサブラ
ンド25が形成されている。この実施形態では最外周の
表面実装用ランドにはサブランドが形成されておらず、
直接、外層で配線24が接続されている。表面実装用ラ
ンドのピッチ(中心間の距離)は0.5mmで形成し
た。そして、この実施形態において表面実装用ランド部
及びその部分の配線は図3、図4のように構成した。図
3は、外層となる第四配線層から、第二配線層までバイ
アと主ランドおよびサブランドを経由して接続されてい
る部分の斜視図である。また、図4は第四配線層の表面
実装用ランド部分の一つを拡大したもので、表面実装用
ランド23には、サブランド25が電気的に接続されて
形成され、サブランド25にはバイアホール22が形成
されている。表面実装用ランド23の周囲には、間隙が
とられ、その外側にはソルダーレジストが形成されてい
る。即ち、破線で示すソルダーレジスト領域28の外側
はソルダーレジストが形成されている。なお、間隙は必
ずしも必要ではなく、表面実装用ランドの円周部を覆う
ように形成してもよい。しかし、サブランド25を略被
覆するように形成しておくことで、部品実装時にはんだ
がサブランド方向に流れ出ることがなく、はんだ量が不
安定になることによる実装不良がない。なお、図では説
明上、表面実装用ランド23とサブランド25の間が実
線で区切られているが、実際には一体的な銅の層で形成
されている。FIG. 2 is an enlarged view of a surface mounting land portion of the multilayer printed wiring board of this embodiment, and has a diameter of 0.3.
A subland 25 having a diameter of 0.2 mm is formed on a land 23 for surface mounting having a thickness of 0.2 mm. In this embodiment, no sub-brand is formed on the outermost surface mounting land,
The wiring 24 is directly connected to the outer layer. The pitch of the land for surface mounting (distance between centers) was 0.5 mm. In this embodiment, the surface mounting lands and the wiring of the lands are configured as shown in FIGS. FIG. 3 is a perspective view of a portion connected from the fourth wiring layer serving as the outer layer to the second wiring layer via the via, the main land, and the sub-brand. FIG. 4 is an enlarged view of one of the land portions for surface mounting of the fourth wiring layer. A subland 25 is formed on the surface mounting land 23 by being electrically connected thereto. Via holes 22 are formed. A gap is formed around the surface mounting land 23, and a solder resist is formed outside the gap. That is, the solder resist is formed outside the solder resist region 28 shown by the broken line. The gap is not necessarily required, and may be formed so as to cover the circumferential portion of the surface mounting land. However, by forming the sub-brand 25 so as to substantially cover the sub-brand 25, the solder does not flow in the sub-brand direction at the time of component mounting, and there is no mounting defect due to an unstable amount of solder. In the drawing, for the sake of explanation, the space between the surface mounting land 23 and the subband 25 is separated by a solid line, but is actually formed by an integrated copper layer.
【0021】また、第四配線層におけるサブランドの形
成位置は、図2からも明らかなように、一つの表面実装
用ランドの中心と、最も近接する表面実装用ランドの中
心とを結ぶ線をひいた場合に、サブランドの中心がその
線を避けるような位置に形成されている。そのような位
置に形成することにより、サブランドと、最も近接する
表面実装用ランドとの間に電気的短絡が生じにくくな
る。特にこの実施形態のように、上記の線と、表面実装
用ランドの中心と、サブランドの中心とを結ぶ線とのな
す角が45度になるような位置にサブランドを形成する
ことが好ましい。なお、第一配線層から第三配線層にお
いても、上面からみた場合に、第四配線層の表面実装用
ランド及びサブランドと重なるような位置に、ランド及
びサブランドが形成されている。図3は、上述したよう
に第四配線層から、第三配線層のランドを経由して第二
配線層で配線と接続されている部分の斜視図である。ま
ず、第四配線層の表面実装用ランド23に電気的に接続
されてサブランド25が形成され、第四配線層のサブラ
ンド25と第三配線層のサブランド26との間がバイア
ホール22で接続されている。第三配線層のサブランド
26は第三配線層の主ランド19と電気的に接続されて
おり、第三配線層の主ランド19と第二配線層の主ラン
ド15がバイアホール18で接続されている。そして主
ランド15から配線16が接続されている。As is apparent from FIG. 2, the formation position of the sub-land in the fourth wiring layer is defined by a line connecting the center of one surface mounting land and the center of the closest surface mounting land. The center of the subland is formed so as to avoid the line when it is pulled. By forming in such a position, an electric short circuit hardly occurs between the sub-brand and the nearest surface mounting land. In particular, as in this embodiment, it is preferable to form the sub-brand at a position where the angle between the line, the center of the surface mounting land, and the line connecting the center of the sub-brand becomes 45 degrees. . In the first to third wiring layers as well, lands and sub-brands are formed at positions that overlap the surface mounting lands and sub-brands of the fourth wiring layer when viewed from above. FIG. 3 is a perspective view of a portion connected to the wiring in the second wiring layer from the fourth wiring layer via the land of the third wiring layer as described above. First, a sub-land 25 is formed by being electrically connected to the surface mounting land 23 of the fourth wiring layer, and a via hole 22 is formed between the sub-land 25 of the fourth wiring layer and the sub-land 26 of the third wiring layer. Connected by The sub-land 26 of the third wiring layer is electrically connected to the main land 19 of the third wiring layer, and the main land 19 of the third wiring layer and the main land 15 of the second wiring layer are connected by the via hole 18. ing. The wiring 16 is connected from the main land 15.
【0022】なお、この部分のように第二配線層で主ラ
ンドから配線に接続されている場合には、配線に接続さ
れている第二配線層のサブランドは必ず形成しなければ
いけないわけではない。このように主ランドおよびサブ
ランド間でバイアホールによって交互に接続することに
よって、小さいスペースで効率よく、表面実装用ランド
から内層の配線に接続することが可能となる。また、こ
の実施形態では、両面に第一配線層が形成されたガラス
エポキシ樹脂基板10を用い、その両面に第二配線層乃
至第四配線層を形成したが、片面に第一配線層が形成さ
れたガラスエポキシ樹脂基板を用い、その片面側だけに
第二配線層以降の配線層を形成する形態としてもよい。
ガラスエポキシ樹脂基板10は多層で、バイアホールを
有するものであってもよい。また、片側に四層の配線層
を有しているが、四層以上の配線層を有する構成として
もよいことはもちろんである。When the main land is connected to the wiring in the second wiring layer as in this part, the sub-brand of the second wiring layer connected to the wiring does not necessarily have to be formed. Absent. In this way, by alternately connecting the main land and the subland by the via hole, it is possible to efficiently connect the surface mounting land to the wiring in the inner layer in a small space. In this embodiment, the glass epoxy resin substrate 10 having the first wiring layer formed on both surfaces is used, and the second to fourth wiring layers are formed on both surfaces. However, the first wiring layer is formed on one surface. It is good also as a form which forms the wiring layer after the 2nd wiring layer only on one surface side using the glass epoxy resin substrate made.
The glass epoxy resin substrate 10 may be multilayered and have via holes. In addition, although four wiring layers are provided on one side, it goes without saying that a configuration having four or more wiring layers may be employed.
【0023】なお、他の実施形態を次に開示する。外層
の配線層(第n配線層に相当)の表面実装用ランドおよ
びサブランド部の構造については、図5あるいは図6に
示す構造でもよい。図5の構造は、図4の構造で表面実
装用ランドとサブランドの間の接続を補強するように補
強部29を設けたものであり、表面実装用ランドとサブ
ランドの間の接続を確実にすることができ、好ましい。
図6の構造は、図4の構造で表面実装用ランドとサブラ
ンドの間を離間した構造とし、その間を接続部30で接
続したものである。なお、補強部29、接続部30のい
ずれも銅層をエッチングする際にエッチングする際に残
しておけばよい。なお、図では説明上、表面実装用ラン
ド23とサブランド25の間が実線で区切られている
が、実際には一体的な銅の層で形成されていることは、
図4の場合と同様である。また、図7は別の実施形態を
示したもので、すべての表面実装用ランド23にサブラ
ンド25を形成し、内層に接続しているものである。図
8はそのさらに別の実施形態を示したもので、表面実装
用ランド23を面状に形成し、サブランド25を形成
し、内層に接続しているものである。Note that another embodiment will be disclosed below. The structure of the surface mounting lands and the sub-brand portion of the outer wiring layer (corresponding to the n-th wiring layer) may be the structure shown in FIG. 5 or FIG. The structure shown in FIG. 5 is different from the structure shown in FIG. 4 in that a reinforcing portion 29 is provided so as to reinforce the connection between the land for surface mounting and the subland. And is preferable.
The structure shown in FIG. 6 is different from the structure shown in FIG. 4 in that the surface mounting land and the sub-land are separated from each other, and the connecting portion 30 connects between them. Note that both the reinforcing portion 29 and the connecting portion 30 may be left when etching the copper layer. In the drawing, for the sake of explanation, the space between the surface mounting land 23 and the sub-brand 25 is separated by a solid line, but it is actually formed of an integrated copper layer.
This is the same as in FIG. FIG. 7 shows another embodiment, in which sub-brands 25 are formed on all the surface mounting lands 23 and connected to the inner layer. FIG. 8 shows still another embodiment, in which surface mounting lands 23 are formed in a planar shape, sub-brands 25 are formed, and connected to the inner layer.
【0024】[0024]
【発明の効果】本発明の請求項1記載の発明によれば、
第n配線層の表面実装用ランドの少なくとも一部には、
表面実装用ランドの中心と、最も近接する表面実装用ラ
ンドの中心とを結ぶ線を、その中心が避けるようにサブ
ランドが形成され、第(n−1)配線層及び第(n−
2)配線層の、前記表面実装用ランドに対応する位置に
主ランドが、表面実装用ランドのサブランドに対応する
位置にサブランドが形成され、表面実装用ランドのサブ
ランドと第(n−1)配線層のサブランド間がバイアホ
ールで接続され、第(n−1)配線層の主ランドと第
(n−2)配線層の主ランド間がバイアホールで接続さ
れるというように主ランドおよびサブランド間でバイア
ホールによって交互に接続されることを繰り返し、バイ
アホールの下側の配線層である第(n−m)配線層の主
ランドまたはサブランドで配線に接続されていることを
特徴とする多層プリント配線板(但し、nは3以上の自
然数、mは2以上n未満の自然数)であるため、高密度
に配置された表面実装用ランドからも、電気的な信頼性
を低下させることがなく配線を行うことが可能となり、
また直近の配線層間や任意の配線層間にバイアホールを
形成することが容易であるというビルドアップ法の利点
を生かすことができ、従って、電気的信頼性が高く、ま
た高密度配線を備える多層プリント配線板を得ることが
できる。According to the first aspect of the present invention,
At least a part of the surface mounting land of the n-th wiring layer includes
A subband is formed so that a line connecting the center of the surface mounting land and the center of the closest surface mounting land is avoided, and the (n-1) th wiring layer and the (n-
2) A main land is formed at a position of the wiring layer corresponding to the land for surface mounting, and a subland is formed at a position corresponding to the subland of the land for surface mounting. 1) A via hole connects the sub-landes of the wiring layer, and a via hole connects the main land of the (n-1) th wiring layer and the main land of the (n-2) th wiring layer. The land and the subland are connected alternately by the via hole, and are connected to the wiring by the main land or the subland of the (nm) wiring layer which is the lower wiring layer of the via hole. (Where n is a natural number of 3 or more and m is a natural number of 2 or more and less than n), so that electrical reliability can be improved even from surface mounting lands arranged at high density. Can lower Ku it is possible to perform wiring,
In addition, it is possible to take advantage of the build-up method that it is easy to form a via hole between the nearest wiring layer or an arbitrary wiring layer, and therefore, a multilayer print having high electrical reliability and high density wiring is provided. A wiring board can be obtained.
【0025】本発明の請求項2記載の発明によれば、前
記表面実装用ランドの中心と、最も近接する表面実装用
ランドの中心とを結ぶ線と、表面実装用ランドの中心
と、サブランドの中心とを結ぶ線のなす角がほぼ45度
であることを特徴とする請求項1記載多層プリント配線
板であるため、サブランドと隣接する表面実装用ランド
との間の電気的信頼性が低下することがなく、従って請
求項1記載の発明によって得られる効果に加え、さらに
電気的信頼性に優れる多層プリント配線板を得ることが
できる。According to the invention of claim 2 of the present invention, a line connecting the center of the land for surface mounting and the center of the land for surface mounting closest to the land, the center of the land for surface mounting, and 2. The multilayer printed wiring board according to claim 1, wherein an angle formed by a line connecting the center of the substrate and the center is substantially 45 degrees. Therefore, a multilayer printed wiring board having excellent electrical reliability in addition to the effects obtained by the first aspect of the present invention can be obtained.
【0026】[0026]
【図1】本発明の一実施形態に係る多層プリント配線板
の部分断面図FIG. 1 is a partial cross-sectional view of a multilayer printed wiring board according to an embodiment of the present invention.
【図2】図1の実施形態の多層プリント配線板の表面実
装用ランド部分の説明図FIG. 2 is an explanatory view of a land portion for surface mounting of the multilayer printed wiring board according to the embodiment of FIG. 1;
【図3】図1の実施形態の多層プリント配線板の配線部
分の斜視図FIG. 3 is a perspective view of a wiring portion of the multilayer printed wiring board according to the embodiment of FIG. 1;
【図4】図1の実施形態の多層プリント配線板の表面実
装用ランド部分の説明図FIG. 4 is an explanatory view of a land portion for surface mounting of the multilayer printed wiring board of the embodiment of FIG. 1;
【図5】本発明の他の実施形態の表面実装用ランド部分
の説明図FIG. 5 is an explanatory view of a land portion for surface mounting according to another embodiment of the present invention.
【図6】本発明のさらに他の実施形態の表面実装用ラン
ド部分の説明図FIG. 6 is an explanatory view of a land portion for surface mounting according to still another embodiment of the present invention.
【図7】本発明の別の実施形態の表面実装用ランド部分
の説明図FIG. 7 is an explanatory view of a land portion for surface mounting according to another embodiment of the present invention.
【図8】本発明のさらに別の実施形態の多層プリント配
線板の表面実装用ランド部分の説明図FIG. 8 is an explanatory view of a land portion for surface mounting of a multilayer printed wiring board according to still another embodiment of the present invention.
【図9】ビルドアップ工法による多層プリント配線板の
説明図FIG. 9 is an explanatory diagram of a multilayer printed wiring board by a build-up method.
【図10】従来技術に係るプリント配線板の表面実装用
ランドの配列例の説明図FIG. 10 is an explanatory diagram of an example of an arrangement of surface mounting lands of a printed wiring board according to the related art.
10 ガラスエポキシ樹脂基板 11、15、19 主ランド 12、16、20、24 配線 13、17、21 樹脂付銅箔 14、18、22 バイアホール 23 表面実装用ランド 25、26、27 サブランド 28 ソルダーレジスト領域 29 補強部 30 接続部 101 絶縁樹脂基板 102、103 銅箔 104 バイアホールを形成する部
分 105 銅めっき層 106 表面実装用ランド 107 配線Reference Signs List 10 glass epoxy resin substrate 11, 15, 19 main land 12, 16, 20, 24 wiring 13, 17, 21 copper foil with resin 14, 18, 22 via hole 23 land for surface mounting 25, 26, 27 subland 28 solder Resist region 29 Reinforcing part 30 Connecting part 101 Insulating resin substrate 102, 103 Copper foil 104 Part forming via hole 105 Copper plating layer 106 Surface mounting land 107 Wiring
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松下 敬一 東京都台東区台東1丁目5番1号 凸版印 刷株式会社内 (72)発明者 岡部 誠 東京都台東区台東1丁目5番1号 凸版印 刷株式会社内 Fターム(参考) 5E317 AA01 AA24 BB01 BB11 CC25 CC31 CC53 CD25 CD27 CD32 GG14 5E319 AA03 AB05 AC02 AC11 BB04 5E338 AA03 AA16 CC01 CD01 CD12 CD33 EE23 5E346 AA43 CC04 CC08 CC32 DD12 DD25 DD32 DD48 EE09 FF15 FF18 GG15 GG28 HH07 HH26 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Keiichi Matsushita 1-5-1, Taito, Taito-ku, Tokyo Inside Toppan Printing Co., Ltd. (72) Inventor Makoto Okabe 1-1-1, Taito, Taito-ku, Tokyo 5-1-1 Toppan F-term (Reference) in Printing Co., Ltd. HH07 HH26
Claims (2)
とも一方の面に、絶縁層を介して第二配線層が形成さ
れ、次に第二配線層上に絶縁層を介して第三配線層が形
成される、というビルドアップ工法で第一配線層から外
層となる第n配線層が形成され、第n配線層には、部品
の表面実装用ランドが略格子状に形成されてなる多層プ
リント配線板において、 第n配線層の表面実装用ランドの少なくとも一部には、
表面実装用ランドの中心と、最も近接する表面実装用ラ
ンドの中心とを結ぶ線を、その中心が避けるようにサブ
ランドが形成され、第(n−1)配線層及び第(n−
2)配線層の、前記表面実装用ランドに対応する位置に
主ランドが、表面実装用ランドのサブランドに対応する
位置にサブランドが形成され、表面実装用ランドのサブ
ランドと第(n−1)配線層のサブランド間がバイアホ
ールで接続され、第(n−1)配線層の主ランドと第
(n−2)配線層の主ランド間がバイアホールで接続さ
れるというように主ランドおよびサブランド間でバイア
ホールによって交互に接続されることを繰り返し、バイ
アホールの下側の配線層である第(n−m)配線層の主
ランドまたはサブランドで配線に接続されていることを
特徴とする多層プリント配線板(但し、nは3以上の自
然数、mは2以上n未満の自然数)。A second wiring layer formed on at least one surface of the insulating substrate on which the first wiring layer is formed via an insulating layer; and a third wiring layer formed on the second wiring layer via an insulating layer. An nth wiring layer, which is an outer layer from the first wiring layer, is formed by a build-up method in which a wiring layer is formed, and lands for surface mounting of components are formed in a substantially lattice shape on the nth wiring layer. In the multilayer printed wiring board, at least a part of the surface mounting land of the n-th wiring layer includes:
A subband is formed so that a line connecting the center of the surface mounting land and the center of the closest surface mounting land is avoided, and the (n-1) th wiring layer and the (n-
2) A main land is formed at a position of the wiring layer corresponding to the land for surface mounting, and a subland is formed at a position corresponding to the subland of the land for surface mounting. 1) The via holes are connected between the sub-brands of the wiring layers, and the main lands of the (n-1) -th wiring layer and the main lands of the (n-2) -th wiring layer are connected via the via holes. The land and the subland are connected alternately by the via hole, and are connected to the wiring by the main land or the subland of the (nm) wiring layer which is the lower wiring layer of the via hole. (Where n is a natural number of 3 or more and m is a natural number of 2 or more and less than n).
する表面実装用ランドの中心とを結ぶ線と、表面実装用
ランドの中心と、サブランドの中心とを結ぶ線のなす角
がほぼ45度であることを特徴とする請求項1記載多層
プリント配線板。2. An angle between a line connecting the center of the surface mounting land and the center of the closest surface mounting land, and a line connecting the center of the surface mounting land and the center of the subland is substantially equal. 2. The multilayer printed wiring board according to claim 1, wherein the angle is 45 degrees.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000147833A JP2001332858A (en) | 2000-05-19 | 2000-05-19 | Multi-layered printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000147833A JP2001332858A (en) | 2000-05-19 | 2000-05-19 | Multi-layered printed wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001332858A true JP2001332858A (en) | 2001-11-30 |
Family
ID=18653968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000147833A Pending JP2001332858A (en) | 2000-05-19 | 2000-05-19 | Multi-layered printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001332858A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7010841B2 (en) * | 2002-08-30 | 2006-03-14 | Lear Corporation | Interior attachment apparatus and method for a vehicle component |
JP2007165574A (en) * | 2005-12-14 | 2007-06-28 | Internatl Business Mach Corp <Ibm> | Dielectric lamination board |
JP2009043786A (en) * | 2007-08-06 | 2009-02-26 | Rohm Co Ltd | Mounting substrate and electronic component |
CN108633166A (en) * | 2017-03-22 | 2018-10-09 | 日立金属株式会社 | Multi-layer wire substrate and differential transmission module |
JP2019186479A (en) * | 2018-04-16 | 2019-10-24 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
-
2000
- 2000-05-19 JP JP2000147833A patent/JP2001332858A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7010841B2 (en) * | 2002-08-30 | 2006-03-14 | Lear Corporation | Interior attachment apparatus and method for a vehicle component |
JP2007165574A (en) * | 2005-12-14 | 2007-06-28 | Internatl Business Mach Corp <Ibm> | Dielectric lamination board |
JP4639147B2 (en) * | 2005-12-14 | 2011-02-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Dielectric multilayer substrate |
JP2009043786A (en) * | 2007-08-06 | 2009-02-26 | Rohm Co Ltd | Mounting substrate and electronic component |
CN108633166A (en) * | 2017-03-22 | 2018-10-09 | 日立金属株式会社 | Multi-layer wire substrate and differential transmission module |
US10709013B2 (en) | 2017-03-22 | 2020-07-07 | Hitachi Metals, Ltd. | Multilayer wiring board and differential transmission module |
JP2019186479A (en) * | 2018-04-16 | 2019-10-24 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
JP7001530B2 (en) | 2018-04-16 | 2022-01-19 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3664725B2 (en) | Method for manufacturing multilayer circuit board for semiconductor device | |
US6586686B1 (en) | Multilayer printed wiring board and method for manufacturing the same | |
JP4538486B2 (en) | Multilayer substrate and manufacturing method thereof | |
US8347493B2 (en) | Wiring board with built-in electronic component and method of manufacturing same | |
WO2004103039A1 (en) | Double-sided wiring board, double-sided wiring board manufacturing method, and multilayer wiring board | |
JP5261756B1 (en) | Multilayer wiring board | |
JP2005236067A (en) | Wiring substrate, its manufacturing method and semiconductor package | |
JP2001332858A (en) | Multi-layered printed wiring board | |
JPH1154926A (en) | One-sided circuit board and its manufacture | |
JPH03285398A (en) | Interlayer conduction structure of multilayer circuit board and method of forming the same | |
KR100716809B1 (en) | A PCB using the ACF and manufacturing method thereof | |
JP3155565B2 (en) | Manufacturing method of printed wiring board | |
US6492007B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
JP2005236220A (en) | Wiring substrate and its manufacturing method, and semiconductor package | |
JP3575783B2 (en) | Printed wiring board and method of manufacturing the same | |
JP2001308484A (en) | Circuit board and manufacturing method therefor | |
JP2002009440A (en) | Composite wiring board | |
JP4395959B2 (en) | Method for manufacturing printed wiring board | |
JPH11284342A (en) | Package and manufacture thereof | |
JPH10200264A (en) | Multilayer printed wiring board and manufacture thereof | |
JP2003218528A (en) | Method of manufacturing printed board | |
JP2002344141A (en) | Multilayer circuit board and manufacturing method thereof | |
JP2004214227A (en) | Interlayer connection part and multilayer wiring board | |
JP2003008208A (en) | Method of manufacturing high-density multilayer build- up wiring board | |
JP4176283B2 (en) | Manufacturing method of flexible fine multilayer circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20040123 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A621 | Written request for application examination |
Effective date: 20040916 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20061127 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070410 |