[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2001343910A - Clock - Google Patents

Clock

Info

Publication number
JP2001343910A
JP2001343910A JP2000161398A JP2000161398A JP2001343910A JP 2001343910 A JP2001343910 A JP 2001343910A JP 2000161398 A JP2000161398 A JP 2000161398A JP 2000161398 A JP2000161398 A JP 2000161398A JP 2001343910 A JP2001343910 A JP 2001343910A
Authority
JP
Japan
Prior art keywords
electrode
substrate
integrated circuit
circuit board
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000161398A
Other languages
Japanese (ja)
Other versions
JP2001343910A5 (en
Inventor
Kanetaka Sekiguchi
関口  金孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2000161398A priority Critical patent/JP2001343910A/en
Publication of JP2001343910A publication Critical patent/JP2001343910A/en
Publication of JP2001343910A5 publication Critical patent/JP2001343910A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electric Clocks (AREA)

Abstract

PROBLEM TO BE SOLVED: To decrease the connection area necessary to input signals from an external circuit board to an integrated circuit, to provide an electrode structure which makes inspection of an electric short circuit between first electrodes or between second electrodes easy and to provide a structure to decrease the connection area between the integrated circuit board and an anisotropic connector. SOLUTION: A liquid crystal layer is sealed between a first board having a first electrode and a second board having a second electrode, and an integrated circuit board is disposed on the first or second board. The input wirings include an input wiring roundabout from the IC input terminal to the inner part of the integrated circuit board.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、第1の基板あるい
は第2の基板上に集積回路基板を有する液晶表示パネル
を表示部とする時計に関するものである。また、前記集
積回路基板に外部から信号を印加するための入力配線構
成に関するものである。また、第1の基板上に設ける第
1の電極、あるいは第2の基板上に設ける第2の電極の
集積回路基板下の配線構造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a timepiece having a liquid crystal display panel having an integrated circuit substrate on a first substrate or a second substrate as a display. The present invention also relates to an input wiring configuration for externally applying a signal to the integrated circuit substrate. In addition, the present invention relates to a wiring structure of a first electrode provided on a first substrate or a second electrode provided on a second substrate under an integrated circuit substrate.

【0002】[0002]

【従来の技術】従来の時計に使用する液晶表示パネルと
外部回路との接続は、絶縁性ゴム材に導電性粒子を有す
る導通部と導電性粒子を含まない非導通部とを積層して
なる異方性コネクターを直接使用する構造、あるいは、
絶縁性樹脂に導電性配線を有するフレキシブルプリント
基板(FPC)を介する構造であった。あるいは、第1
の基板あるいは第2の基板上に集積回路基板を実装する
構造であったが、集積回路基板への外部からの信号を入
力する入力配線は、集積回路基板のIC入力端子から直
接に集積回路基板の外に配線するものであった。そのた
め、集積回路基板のIC入力端子数が多くなると入力配
線の占有する面積が大きくなり、時計の場合には、液晶
パネルの表示面積が減少してしまった。
2. Description of the Related Art A conventional liquid crystal display panel used in a timepiece is connected to an external circuit by laminating a conductive portion having conductive particles on an insulating rubber material and a non-conductive portion not containing conductive particles. A structure that directly uses an anisotropic connector, or
The structure was such that a flexible printed circuit (FPC) having conductive wiring in an insulating resin was interposed. Or the first
Although the integrated circuit board is mounted on the second board or the second board, the input wiring for inputting an external signal to the integrated circuit board is directly connected to the IC input terminal of the integrated circuit board. Was to be wired outside. Therefore, when the number of IC input terminals of the integrated circuit board increases, the area occupied by the input wiring increases, and in the case of a timepiece, the display area of the liquid crystal panel decreases.

【0003】また、従来の異方性コネクター、あるはフ
レキシブルプリント基板を利用して外部回路基板との接
続を行う構造に比較して、第1の基板あるいは第2の基
板上に集積回路基板を実装する方式は、集積回路基板の
集積回路基板の面積を小さくするために配線の幅、ある
いは配線間のギャプが狭くなり、断線あるいは電気的短
絡の発生が多くなる。さらに、第1の電極と第2の電極
の入力端子が近接するため、集積回路の実装前に第1の
電極の断線、電気的短絡、あるいは第2の電極の断線、
電気的短絡の検査を行うことが困難であった。
Further, as compared with a conventional anisotropic connector or a structure in which a connection with an external circuit board is made using a flexible printed board, an integrated circuit board is mounted on a first board or a second board. In the mounting method, the width of the wiring or the gap between the wirings is reduced in order to reduce the area of the integrated circuit substrate, and the occurrence of disconnection or electrical short-circuit is increased. Further, since the input terminals of the first electrode and the second electrode are close to each other, disconnection of the first electrode, electrical short-circuit, or disconnection of the second electrode before mounting the integrated circuit.
It has been difficult to inspect for electrical shorts.

【0004】さらに、第1の基板あるいは第2の基板上
に集積回路基板を実装し、異方性コネクターを使用して
液晶表示パネル以外に設ける外部回路基板との接続を行
うことにより低コストで実装面積を小さく実装すること
が可能であるが、集積回路基板と異方性コネクターを構
成する導電部が接触することにより電気的短絡を発生し
てしまう欠点があった。そのため異方性コネクターと集
積回路基板を近接することが困難であり、結果的に面積
が大きくなってしまっていた。
Further, an integrated circuit substrate is mounted on the first substrate or the second substrate, and is connected to an external circuit substrate provided other than the liquid crystal display panel using an anisotropic connector. Although the mounting area can be reduced, there is a drawback that an electrical short circuit occurs due to the contact between the integrated circuit board and the conductive portion forming the anisotropic connector. Therefore, it is difficult to bring the anisotropic connector and the integrated circuit board close to each other, resulting in an increase in area.

【0005】[0005]

【発明が解決しようとする課題】本発明の目的は、集積
回路に外部の外部回路基板から信号を入力するのに必要
となる接続面積を低減すること。さらに、第1の電極間
あるいは第2の電極間の電気的短絡の検査を容易にする
電極構造、および第1の電極、あるいは第2の電極の断
線の検査を容易にする電極構造を提案すること。さら
に、集積回路基板と異方性コネクターの接続面積を低減
するための構造を提案することである。
SUMMARY OF THE INVENTION An object of the present invention is to reduce a connection area required for inputting a signal from an external circuit board to an integrated circuit. Furthermore, an electrode structure that facilitates inspection of an electrical short circuit between the first electrode and the second electrode and an electrode structure that facilitates inspection of disconnection of the first electrode or the second electrode are proposed. thing. Another object of the present invention is to propose a structure for reducing a connection area between an integrated circuit board and an anisotropic connector.

【0006】[0006]

【課題を解決するための手段】上記の目的を解決するた
めに本発明は、以下の構造を採用する。
In order to achieve the above object, the present invention employs the following structure.

【0007】本発明の時計は、第1の電極を有する第1
の基板と、第2の電極を有する第2の基板と、第1の基
板と第2の基板は所定の間隙を設けて対向し、第1の基
板と第2の基板との間隙には液晶層を封入し、液晶層を
介して対向する第1の電極と第2の電極との交点により
画素部を構成し、前記液晶層の所定の信号を印加する集
積回路基板を第1の基板あるいは第2の基板の少なくと
もいずれか一方の基板上に有し、前記集積回路基板に
は、第1の基板あるいは第2の基板以外からの入力信号
を印加する入力端子を有し、前記集積回路基板と入力端
子とは入力配線とIC入力用端子で接続し、前記入力配
線の少なくとも一部は、IC入力用端子から集積回路基
板の内部へ迂回するIC下入力配線を有し、さらに集積
回路基板の外部に有するIC外入力配線と経由して入力
端子に接続する液晶表示パネルを有することを特徴とす
る。
[0007] A timepiece according to the present invention has a first electrode having a first electrode.
Substrate, a second substrate having a second electrode, and a first substrate and a second substrate facing each other with a predetermined gap therebetween, and a liquid crystal in a gap between the first substrate and the second substrate. A pixel portion is formed by intersecting a first electrode and a second electrode facing each other with a liquid crystal layer therebetween, and an integrated circuit substrate for applying a predetermined signal of the liquid crystal layer is formed on the first substrate or The integrated circuit substrate having on at least one of a second substrate, the integrated circuit substrate having an input terminal for applying an input signal from a source other than the first substrate or the second substrate, And the input terminal are connected by an input wiring and an IC input terminal, and at least a part of the input wiring has an IC lower input wiring bypassing from the IC input terminal to the inside of the integrated circuit board. LCD connected to input terminal via external IC input wiring outside It characterized by having a display panel.

【0008】本発明の時計は、第1の電極を有する第1
の基板と、第2の電極を有する第2の基板と、第1の基
板と第2の基板は所定の間隙を設けて対向し、第1の基
板と第2の基板との間隙には液晶層を封入し、液晶層を
介して対向する第1の電極と第2の電極との交点により
画素部を構成し、前記液晶層の所定の信号を印加する集
積回路基板を第1の基板あるいは第2の基板の少なくと
もいずれか一方の基板上に有し、第1の電極と第2の電
極は、前記集積回路基板との接続を行う接続部を有し、
前記第1の電極あるいは第2電極の少なくとも一方は、
接続部よりさらに集積回路基板の内側に延長する配線ブ
ロック部からなる液晶表示パネルを有することを特徴と
する。
[0008] The timepiece of the present invention comprises a first timepiece having a first electrode.
Substrate, a second substrate having a second electrode, and a first substrate and a second substrate facing each other with a predetermined gap therebetween, and a liquid crystal in a gap between the first substrate and the second substrate. A pixel portion is formed by intersecting a first electrode and a second electrode facing each other with a liquid crystal layer therebetween, and an integrated circuit substrate for applying a predetermined signal of the liquid crystal layer is formed on the first substrate or The first electrode and the second electrode each have a connection portion for connecting to the integrated circuit substrate, the connection portion being provided on at least one of the second substrates;
At least one of the first electrode and the second electrode is
The liquid crystal display panel includes a wiring block part extending further inside the integrated circuit substrate than the connection part.

【0009】本発明の時計は、第1の電極を有する第1
の基板と、第2の電極を有する第2の基板と、第1の基
板と第2の基板は所定の間隙を設けて対向し、第1の基
板と第2の基板との間隙には液晶層を封入し、液晶層を
介して対向する第1の電極と第2の電極との交点により
画素部を構成し、前記液晶層の所定の信号を印加する集
積回路基板を第1の基板あるいは第2の基板の少なくと
もいずれか一方の基板上に有し、前記集積回路基板に
は、第1の基板あるいは第2の基板以外からの入力信号
を印加する入力端子を有し、前記集積回路基板と入力端
子とは入力配線とIC入力用端子で接続し、前記入力配
線の少なくとも一部は、IC入力用端子から集積回路基
板の内部へ迂回するIC下入力配線を有し、さらに集積
回路基板の外部に有するIC外入力配線と経由して入力
端子に接続し、第1の電極と第2の電極は、前記集積回
路基板との接続を行う接続部を有し、前記第1の電極あ
るいは第2電極の少なくとも一方は、接続部よりさらに
集積回路基板の内側に延長する配線ブロック部からなる
液晶表示パネルを有することを特徴とする。
A timepiece according to the present invention has a first electrode having a first electrode.
Substrate, a second substrate having a second electrode, and a first substrate and a second substrate facing each other with a predetermined gap therebetween, and a liquid crystal in a gap between the first substrate and the second substrate. A pixel portion is formed by intersecting a first electrode and a second electrode which face each other with a liquid crystal layer therebetween, and an integrated circuit substrate for applying a predetermined signal of the liquid crystal layer is formed on the first substrate or The integrated circuit substrate having on at least one of a second substrate, the integrated circuit substrate having an input terminal for applying an input signal from a source other than the first substrate or the second substrate, And the input terminal are connected by an input wiring and an IC input terminal, and at least a part of the input wiring has an IC lower input wiring bypassing from the IC input terminal to the inside of the integrated circuit board. Connected to the input terminal via the external input wiring outside the IC, The electrode and the second electrode have a connection portion for connecting to the integrated circuit substrate, and at least one of the first electrode and the second electrode is a wiring extending further inside the integrated circuit substrate than the connection portion. The liquid crystal display panel includes a block portion.

【0010】本発明の時計は、液晶表示パネルを構成す
る第1の電極と第2の電極は、集積回路基板との接続を
行う接続部を有し、第1の電極あるいは第2電極の少な
くとも一方は、接続部よりさらに集積回路基板の内側に
延長する配線ブロック部を有し、前記配線ブロック部で
は、奇数番目の第1の電極と偶数番目の第1の電極、あ
るいは奇数番目の第2の電極と偶数番目の第2の電極終
端部が集積回路基板下で少なくとも2種類の配線ブロッ
ク部を有することを特徴とする液晶表示パネルを有す
る。
In the timepiece of the present invention, the first electrode and the second electrode constituting the liquid crystal display panel have a connection portion for connecting to an integrated circuit substrate, and at least one of the first electrode and the second electrode. One has a wiring block portion extending further inside the integrated circuit substrate than the connection portion, and in the wiring block portion, the odd-numbered first electrode and the even-numbered first electrode, or the odd-numbered second electrode. And an even-numbered second electrode terminal portion has at least two types of wiring block portions under the integrated circuit substrate.

【0011】本発明の時計は、集積回路基板の一辺に第
2の電極と接続する接続部と一部の第1の電極と接続す
る接続部とを有し、前記一部の第1の電極と接続する接
続部を有する集積回路基板の辺と接する辺に残りの第1
の電極と接続する接続部を有することを特徴とする液晶
表示パネルを有する。
A timepiece according to the present invention has a connection part connected to a second electrode and a connection part connected to a part of the first electrode on one side of the integrated circuit substrate, and the part of the first electrode is connected to the connection part. The remaining first portion is connected to the side of the integrated circuit substrate
A liquid crystal display panel characterized by having a connection portion connected to the above-mentioned electrode.

【0012】本発明の時計は、集積回路基板の一辺に第
2の電極と接続する接続部と一部の第1の電極と接続す
る接続部とを有し、前記一部の第1の電極と接続する接
続部を有する集積回路基板の辺と接する辺に残りの第1
の電極と接続する接続部を有し、前記第2の電極と接続
する接続部は、集積回路基板下にて配線ブロック部で集
中し、前記第1の電極の接続部に隣接する第2の電極の
接続部は、他の第2の電極の接続部に近接する部分に延
長して配置する配線ブロック部を有することを特徴とす
る液晶表示パネルを有する。
A timepiece according to the present invention has a connection part connected to a second electrode and a connection part connected to a part of the first electrode on one side of the integrated circuit substrate, and the part of the first electrode is connected to the connection part. The remaining first portion is connected to the side of the integrated circuit substrate
The connection part connected to the second electrode is connected to the second electrode, and the connection part connected to the second electrode is concentrated in the wiring block part below the integrated circuit board, and is connected to the second electrode adjacent to the connection part of the first electrode. The connection portion of the electrode has a liquid crystal display panel having a wiring block portion that is disposed so as to extend to a portion close to the connection portion of another second electrode.

【0013】本発明の時計の液晶表示パネルを構成する
第1の電極と第2の電極は、集積回路基板との接続を行
う接続部を有し、第1の電極あるいは第2電極の少なく
とも一方は、接続部よりさらに集積回路基板の内側に延
長する配線ブロック部を有し、前記配線ブロック部で
は、奇数番目の第1の電極と偶数番目の第1の電極、あ
るいは奇数番目の第2の電極と偶数番目の第2の電極終
端部が集積回路基板下で少なくとも2種類の配線ブロッ
ク部を有することを特徴とする。
The first electrode and the second electrode constituting the liquid crystal display panel of the timepiece of the present invention have a connection portion for connecting to an integrated circuit substrate, and at least one of the first electrode and the second electrode. Has a wiring block portion extending further inside the integrated circuit substrate than the connection portion, wherein the wiring block portion includes an odd-numbered first electrode and an even-numbered first electrode, or an odd-numbered second electrode. The electrode and the even-numbered second electrode terminal portion have at least two types of wiring block portions under the integrated circuit substrate.

【0014】本発明の時計の液晶表示パネルを構成する
第1の基板あるいは第2の基板以外からの入力信号を印
加する入力端子と前記入力信号を発生する外部回路基板
との接続は、絶縁性ゴム材に導電性粒子を有する導通部
と導電性粒子を含まない非導通部とを積層してなる異方
性コネクターであることを特徴とする。
The connection between an input terminal for applying an input signal other than the first substrate or the second substrate constituting the liquid crystal display panel of the timepiece of the present invention and an external circuit substrate for generating the input signal is made of an insulating material. It is an anisotropic connector in which a conductive portion having conductive particles in a rubber material and a non-conductive portion not including conductive particles are laminated.

【0015】本発明の時計の液晶表示パネルを構成する
第1の基板あるいは第2の基板以外からの入力信号を印
加する入力端子と前記入力信号を発生する外部回路基板
との接続は、絶縁性ゴム材の内部あるいは周囲に導電性
ワイヤーを有する異方性コネクターであることを特徴と
する。
The connection between an input terminal for applying an input signal from other than the first substrate or the second substrate constituting the liquid crystal display panel of the timepiece of the present invention and an external circuit substrate for generating the input signal is made of an insulating material. It is an anisotropic connector having a conductive wire inside or around a rubber material.

【0016】本発明の時計を構成する液晶表示パネル上
に設ける集積回路基板を構成する集積回路基板は、集積
回路基板のIC出力端子を形成する面以外の面には、絶
縁性を有する短絡防止層を有することを特徴とする。
The integrated circuit board constituting the integrated circuit board provided on the liquid crystal display panel constituting the timepiece according to the present invention has an insulating short circuit preventing surface on the surface other than the surface on which the IC output terminals of the integrated circuit board are formed. It is characterized by having a layer.

【0017】本発明の時計を構成する液晶表示パネル上
に設ける集積回路基板と異方性コネクターとの間には、
隔離保持部を有することを特徴とする。
[0017] Between the integrated circuit board provided on the liquid crystal display panel constituting the timepiece of the present invention and the anisotropic connector,
It is characterized by having an isolation holding part.

【0018】本発明の時計を構成する液晶表示パネル上
に設ける集積回路基板と異方性コネクターとの間には、
隔離保持部を有し、さらに集積回路基板と隔離保持部と
の間には、固着樹脂を有することを特徴とする。
Between the integrated circuit board provided on the liquid crystal display panel constituting the timepiece of the present invention and the anisotropic connector,
It has an isolating and holding portion, and further has a fixing resin between the integrated circuit board and the isolating and holding portion.

【0019】本発明の時計に使用する隔離保持部は、第
1の基板と第2の基板との両方の基板に接することを特
徴とする。
The isolation holding section used in the timepiece of the present invention is characterized by being in contact with both the first substrate and the second substrate.

【0020】本発明の時計は、複数の第1の電極と複数
の第2の電極とを有し、さらに、第1の電極あるいは第
2の電極を介して液晶層に所定の信号を印加するために
第1の基板あるいは第2の基板上に集積回路基板をチッ
プ・オン・ガラス実装法により実装することにより、複
数の第1の電極、あるいは複数の第2の電極に所定の信
号を印加する場合に、従来の異方性コネクターを利用す
る、あるいはフレキシブルプリント基板を利用する場合
に比較して、第1の基板あるいは第2の基板以外の外部
回路基板との接続本数を低減できるため、接続抵抗の低
減、接続面積の低減が可能となる。
The timepiece of the present invention has a plurality of first electrodes and a plurality of second electrodes, and further applies a predetermined signal to the liquid crystal layer via the first electrode or the second electrode. For this purpose, a predetermined signal is applied to a plurality of first electrodes or a plurality of second electrodes by mounting an integrated circuit substrate on a first substrate or a second substrate by a chip-on-glass mounting method. In this case, the number of connections with an external circuit board other than the first board or the second board can be reduced as compared with the case of using a conventional anisotropic connector or using a flexible printed board. The connection resistance and the connection area can be reduced.

【0021】また、集積回路基板には、第1の基板ある
いは第2の基板以外からの入力信号を印加する入力端子
を設け、集積回路基板と入力端子とは入力配線とIC入
力用端子で接続し、前記入力配線の少なくとも一部は、
IC入力用端子から集積回路基板の内部へ迂回するIC
下入力配線を有し、さらに集積回路基板の外部に有する
IC外入力配線とを経由して入力端子に接続する構成と
することにより、集積回路基板からなる集積回路基板下
にIC下入力配線を設けることができるため、配線を微
細化しても集積回路基板基板により保護できるため、断
線がなく、さらにごみ等による配線間の電気的短絡も防
止することができる。さらに、集積回路基板からなる集
積回路基板の面積を大きくすることなく、複数本の外部
回路基板からの配線を集積回路外に配置することが可能
となり、外部回路基板との接続面積を効率よく利用でき
る。
Further, the integrated circuit board is provided with an input terminal for applying an input signal from a source other than the first board or the second board, and the integrated circuit board and the input terminal are connected by an input wiring and an IC input terminal. And at least a part of the input wiring,
IC that detours from the IC input terminal to the inside of the integrated circuit board
It has a lower input wiring, and is configured to be connected to an input terminal via an external input wiring outside the IC provided outside the integrated circuit board. Since the wiring can be provided, even if the wiring is miniaturized, the wiring can be protected by the integrated circuit substrate. Therefore, there is no disconnection, and an electrical short circuit between the wirings due to dust or the like can be prevented. Furthermore, it is possible to arrange wiring from a plurality of external circuit boards outside the integrated circuit without increasing the area of the integrated circuit board composed of the integrated circuit board, and to efficiently use the connection area with the external circuit board. it can.

【0022】また、液晶層に所定の信号を印加する集積
回路基板を第1の基板あるいは第2の基板の少なくとも
いずれか一方の基板上に設け、第1の電極と第2の電極
は、集積回路基板との接続を行う接続部を有し、第1の
電極あるいは第2電極の少なくとも一方は、接続部より
さらに集積回路基板の内側に延長する配線ブロック部を
設けることにより、集積回路基板を実装する前に第1の
電極あるいは第2の電極の断線、あるいは電気的短絡の
検査を行う場合に、集積回路基板と各電極との接続部に
信号を印加することなく、配線ブロック部に信号を印加
することにより、検査時の電極の傷の発生、あるいは汚
れの転写等の劣化を防止することが可能となる。さら
に、第1の電極と第2の電極の配線ブロック部を離れる
位置に設けることにより、検査の際に第1の電極と第2
の電極への信号印加時の電気的短絡を防止できる。
Further, an integrated circuit substrate for applying a predetermined signal to the liquid crystal layer is provided on at least one of the first substrate and the second substrate, and the first electrode and the second electrode are integrated. The integrated circuit board has a connection portion for connecting to the circuit board, and at least one of the first electrode and the second electrode is provided with a wiring block portion extending further inside the integrated circuit board than the connection portion. When inspecting the first electrode or the second electrode for disconnection or electrical short before mounting, the signal is applied to the wiring block without applying a signal to the connection between the integrated circuit board and each electrode. It is possible to prevent the electrode from being damaged at the time of inspection, or to prevent the transfer of dirt or the like from being deteriorated. Furthermore, by providing the wiring block portion of the first electrode and the second electrode at a position apart from each other, the first electrode and the second electrode can be connected at the time of inspection.
Electrical short circuit when a signal is applied to the first electrode can be prevented.

【0023】また、液晶表示パネルを構成する第1の電
極と第2の電極は、集積回路基板との接続を行う接続部
を設け、第1の電極あるいは第2電極の少なくとも一方
は、接続部よりさらに集積回路基板の内側に延長する配
線ブロック部を有し、配線ブロック部では、奇数番目の
第1の電極と偶数番目の第1の電極、あるいは奇数番目
の第2の電極と偶数番目の第2の電極終端部が集積回路
基板下で少なくとも2種類の配線ブロック部を設けるこ
とにより、第1の電極間の電気的短絡と断線、あるいは
第2の電極間の電気的短絡と断線を同時に検査すること
が可能となり、検査時の電極の傷の発生、あるいは汚れ
の転写等の劣化を防止することが可能となる。
Further, the first electrode and the second electrode constituting the liquid crystal display panel have a connection portion for connecting to an integrated circuit substrate, and at least one of the first electrode and the second electrode has a connection portion. A wiring block extending further inside the integrated circuit substrate, wherein the wiring block includes an odd-numbered first electrode and an even-numbered first electrode, or an odd-numbered second electrode and an even-numbered electrode; By providing at least two types of wiring block portions under the integrated circuit substrate, the second electrode terminal portion can simultaneously perform an electrical short circuit and disconnection between the first electrodes or an electrical short circuit and disconnection between the second electrodes at the same time. Inspection can be performed, and it is possible to prevent the occurrence of scratches on the electrodes at the time of inspection or the deterioration of transfer of dirt or the like.

【0024】また、第1の基板あるいは第2の基板以外
からの入力信号を外部回路基板から印加する入力端子と
入力信号を発生する外部回路基板との接続は、絶縁性ゴ
ム材に導電性粒子を有する導通部と導電性粒子を含まな
い非導通部とを積層してなる異方性コネクターを利用す
ることにより、集積回路基板の実装分が1枚の基板であ
るため、衝撃により基板が破損することを異方性コネク
ターの弾性を利用して防止することが可能となる。従来
の液晶表示パネルと外部回路基板との接続にも異方性コ
ネクターを利用していたが、集積回路基板を第1の基板
あるいは第2の基板上に設ける構成の場合には、特に有
効である。
The connection between an input terminal for applying an input signal from a source other than the first board or the second board from the external circuit board and the external circuit board for generating the input signal is performed by using an insulating rubber material with conductive particles. By using an anisotropic connector formed by laminating a conductive part having a conductive part and a non-conductive part containing no conductive particles, the integrated circuit board is mounted on a single board, and the board is damaged by impact. This can be prevented by utilizing the elasticity of the anisotropic connector. Conventionally, an anisotropic connector is also used to connect a liquid crystal display panel to an external circuit board. However, this is particularly effective when the integrated circuit board is provided on the first board or the second board. is there.

【0025】また、第1の基板あるいは第2の基板以外
からの入力信号を外部回路基板から印加する入力端子と
入力信号を発生する外部回路基板との接続は、絶縁性ゴ
ム材の外部回路基板と集積回路基板とにほぼ垂直な方向
に導電性ワイヤーを設けることにより、異方性コネクタ
ーの抵抗が大きく減少することができる。また、絶縁性
ゴム材の周囲に導電性ワイヤーを一定の間隔で巻きつけ
る構造の異方性コネクターを利用することにより、異方
性コネクターの厚さを薄くすることが可能となると同時
に衝撃による導電性ワイヤーが外部回路基板と集積回路
基板から離れることがなくなり、信頼性が向上する。
The connection between an input terminal for applying an input signal from an external circuit board other than the first board or the second board from the external circuit board and the external circuit board for generating the input signal is made of an external circuit board made of an insulating rubber material. By providing the conductive wires in a direction substantially perpendicular to the substrate and the integrated circuit board, the resistance of the anisotropic connector can be greatly reduced. In addition, by using an anisotropic connector with a structure in which conductive wires are wound around the insulating rubber material at regular intervals, it is possible to reduce the thickness of the anisotropic connector, The conductive wire does not separate from the external circuit board and the integrated circuit board, and the reliability is improved.

【0026】[0026]

【発明の実施の形態】<第1の実施形態>以下に本発明
を実施するための最良の形態における時計について図面
を参照しながら説明する。図1は、本発明の第1の実施
形態における時計の平面模式図である。図2は、図1に
示す時計のA−A線における断面模式図である。図3
は、図1に示す時計に使用する液晶表示パネルを示す平
面図である。図4は、図3の示す液晶表示パネルの一部
を示す拡大平面図である。図5は、図4に示す液晶表示
パネルのB−B線における断面図である。以下に、図1
と図2と図3と図4と図5とを交互に用いて第1の実施
形態を説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS <First Embodiment> A timepiece according to the best mode for carrying out the present invention will be described below with reference to the drawings. FIG. 1 is a schematic plan view of a timepiece according to a first embodiment of the present invention. FIG. 2 is a schematic cross-sectional view taken along line AA of the timepiece shown in FIG. FIG.
FIG. 2 is a plan view showing a liquid crystal display panel used for the timepiece shown in FIG. FIG. 4 is an enlarged plan view showing a part of the liquid crystal display panel shown in FIG. FIG. 5 is a cross-sectional view of the liquid crystal display panel shown in FIG. 4 taken along line BB. Below, Figure 1
The first embodiment will be described with reference to FIG. 2, FIG. 2, FIG. 3, FIG. 4, and FIG.

【0027】まづ時計には、透明基板からなる第1の基
板5上には透明導電膜からなる第1の電極13を設け
る。第1の電極13は表示領域では1本目の第1の電極
41から、n本目の第1の電極43までほぼ平行するス
トライプ状の行電極パターンであり、代表として1本目
の第1の電極41とm本目の第1の電極42とn本目の
第1の電極43とを示している。
In the timepiece, a first electrode 13 made of a transparent conductive film is provided on a first substrate 5 made of a transparent substrate. The first electrode 13 is a stripe-shaped row electrode pattern that is substantially parallel from the first first electrode 41 to the n-th first electrode 43 in the display area. And an m-th first electrode 42 and an n-th first electrode 43 are shown.

【0028】また、第1の基板1と所定の間隙を設けて
対向する第2の基板5上には、透明導電膜からなる第2
の電極14を設ける。第2の電極14は表示領域では1
本目の第2の電極45から、q本目の第2の電極47ま
でほぼ平行するストライプ状の列電極パターンであり、
代表として1本目の第2の電極45とp本目の第2の電
極46とq本目の第2の電極47とを示している。
Further, a second substrate 5 made of a transparent conductive film is provided on a second substrate 5 facing the first substrate 1 with a predetermined gap.
Are provided. The second electrode 14 is 1 in the display area.
A stripe-shaped column electrode pattern that is substantially parallel from the second electrode 45 to the q-th second electrode 47;
As a representative, a first second electrode 45, a p-th second electrode 46, and a q-th second electrode 47 are shown.

【0029】n本の第1の電極13とq本の第2の電極
14からなるn*qのドットマトリクス型の液晶表示パ
ネルとなる。また表示領域の周囲では液晶層7を密閉す
るために、シール材9を有する。またシール材9の一部
には、封孔部(図示せず)を有し、液晶層7を注入後封止
材(図示せず)により密閉している。液晶層7は、210
度から260度のいずれかのツイスト角度のスーパーツ
イストネマティック(STN)液晶を採用し、第1の基
板1上と第2の基板5上には、液晶層7を所定の方向に
揃えるための配向膜(図示せず)を有する。
An n * q dot matrix type liquid crystal display panel comprising n first electrodes 13 and q second electrodes 14 is obtained. In addition, a sealing material 9 is provided around the display area to seal the liquid crystal layer 7. Further, a part of the sealing material 9 has a sealing portion (not shown), and the liquid crystal layer 7 is sealed with a sealing material (not shown) after injection. The liquid crystal layer 7 has a thickness of 210
A super twisted nematic (STN) liquid crystal having a twist angle of any one of degrees to 260 degrees is adopted, and an alignment for aligning the liquid crystal layer 7 in a predetermined direction on the first substrate 1 and the second substrate 5. It has a membrane (not shown).

【0030】また、第2の基板6上に設ける第2の電極
14は、表示領域の周囲に設ける第1の異方性導電性シ
ール部51と第2の異方性導電性シール部52とにより
第1の基板5上の第2の電極用IC接続部65に接続す
る。異方性導電性シール部は絶縁性樹脂に導電粒67を
混合しているため、第2の電極14から導電粒67を介
して第2の電極用IC接続部65に接続できる。また、
第1の電極13は、表示領域外周部で第1の電極用IC
接続部55に接続する。以上に示すように第1の電極1
3と第2の電極14とは、第1の基板5上に設ける第1
の電極用IC接続部55と第2の電極用IC接続部65
に終結することができる。前記IC接続部55、65
は、外部回路基板16からの信号により所定の電圧波形
を各画素部に印加するための集積回路基板(IC)11
とチップ・オン・ガラスにより接続する。
The second electrode 14 provided on the second substrate 6 has a first anisotropic conductive seal portion 51 and a second anisotropic conductive seal portion 52 provided around the display area. To connect to the second electrode IC connection portion 65 on the first substrate 5. Since the conductive particles 67 are mixed with the insulating resin in the anisotropic conductive seal portion, the second electrode 14 can be connected to the second electrode IC connection portion 65 via the conductive particles 67. Also,
The first electrode 13 is a first electrode IC at the outer periphery of the display area.
Connect to connection section 55. As described above, the first electrode 1
3 and the second electrode 14 are formed on a first substrate 5
Of the second electrode IC connection portion 55 and the second electrode IC connection portion 65
Can be terminated. The IC connection parts 55 and 65
Is an integrated circuit board (IC) 11 for applying a predetermined voltage waveform to each pixel portion by a signal from the external circuit board 16
And connected by chip-on-glass.

【0031】また集積回路基板11は、外部回路基板1
6からの信号を入力するためのIC入力端子77、78
を有する。集積回路基板11は、第1の基板5の一辺に
設けてあり、第2の電極14と異方性導電性シール部5
1、52との配線は、1本目45からp本目46を図面
左側に配置し、p+1本目からq本目47を図面右側に
配置している。左右に均等な本数を配置することによ
り、集積回路基板11に設ける第1の電極用IC接続部
55を左右均等に割り付けることができるため、回路配
置のバランスが良くなる。また、第1の電極13に接続
する第1の電極用IC接続部55は、図面の左右に設け
る第2の電極用IC接続部65間に設けることにより、
回路を効率良く配置することができる。
The integrated circuit board 11 is connected to the external circuit board 1
IC input terminals 77 and 78 for inputting signals from
Having. The integrated circuit substrate 11 is provided on one side of the first substrate 5, and the second electrode 14 and the anisotropic conductive seal 5
As for the wirings 1 and 52, the first 45th to the pth 46 are arranged on the left side of the drawing, and the (p + 1) th to the qth 47 are arranged on the right side of the drawing. By arranging the same number on the left and right, the first electrode IC connection portions 55 provided on the integrated circuit board 11 can be equally allocated on the left and right, so that the circuit arrangement balance is improved. Further, the first electrode IC connection portion 55 connected to the first electrode 13 is provided between the second electrode IC connection portions 65 provided on the left and right of the drawing, so that
Circuits can be efficiently arranged.

【0032】さらに集積回路基板11と第1の電極用I
C接続部55と第2の電極用IC接続部65を図4を用
いて詳細に説明する。第2の電極用IC接続部65は集
積回路基板基板71の左右に配置し、第1の電極用IC
接続部55に接続する第1の出力端子75に近接する第
2の出力端子76を有する。そのため、第2の電極用I
C接続部では、集積回路基板基板71の外周に沿って第
2の出力端子から延長する第2の配線ブロック85を有
する。第2の配線ブロック85は、第1の電極用IC接
続部から集積回路基板11の内部に延長する第1の配線
ブロック86,87と離れ、かつ第2の配線ブロック内
の配線は、相互に近接する配置を採用する。
Further, the integrated circuit substrate 11 and the first electrode I
The C connection section 55 and the second electrode IC connection section 65 will be described in detail with reference to FIG. The second electrode IC connection portions 65 are disposed on the left and right of the integrated circuit substrate 71, and the first electrode IC
A second output terminal is provided near the first output terminal connected to the connection section. Therefore, the second electrode I
The C connection portion has a second wiring block 85 extending from the second output terminal along the outer periphery of the integrated circuit substrate 71. The second wiring block 85 is separated from the first wiring blocks 86 and 87 extending from the first electrode IC connection portion to the inside of the integrated circuit board 11, and the wiring in the second wiring block is mutually connected. Adopt a close arrangement.

【0033】また、第1の電極用IC接続部55は集積
回路基板11の中央に配置する。集積回路基板11には
第1の電極用IC接続部55と接続するための第1の出
力端子75を有し、第1の出力端子75の一部は第2の
出力端子76に近接する。第1の電極用IC接続部55
は、集積回路基板11のIC入力端子82の方向に延長
する第1の配線ブロック87、86を有する。さらに第
1の配線ブロックは、奇数番目の第1の電極に接続する
第1の奇数配線ブロック86と第1の偶数配線ブロック
87とを有する。第1の奇数配線ブロック86と第1の
偶数配線ブロック87とは、集積回路基板11の第1の
出力端子75から延長する長さが異なり、第1の奇数配
線ブロック86は短く、第1の偶数配線ブロック87が
長いため、第1の電極13間の電気的短絡の評価を第1
の奇数配線ブロック86と第1の偶数配線ブロック87
を独立して接続することにより、集積回路基板11を実
装する前に簡単に評価することが可能となる。
Further, the first electrode IC connection portion 55 is disposed at the center of the integrated circuit board 11. The integrated circuit board 11 has a first output terminal 75 for connecting to the first electrode IC connection portion 55, and a part of the first output terminal 75 is close to the second output terminal 76. First electrode IC connection part 55
Has first wiring blocks 87 and 86 extending in the direction of the IC input terminals 82 of the integrated circuit board 11. Further, the first wiring block has a first odd-numbered wiring block 86 and a first even-numbered wiring block 87 connected to the odd-numbered first electrodes. The first odd-numbered wiring block 86 and the first even-numbered wiring block 87 have different lengths extending from the first output terminals 75 of the integrated circuit board 11, and the first odd-numbered wiring block 86 is short and has a first length. Since the even-numbered wiring block 87 is long, the evaluation of the electrical short circuit between the first
Odd-numbered wiring block 86 and first even-numbered wiring block 87
Are independently connected, it is possible to easily evaluate the integrated circuit board 11 before mounting it.

【0034】さらに、第1の配線ブロック86、87と
第2の配線ブロック85とを離し、かつ各配線ブロック
内の電極の集中化を行うことにより、集積回路基板11
を実装する前に液晶表示パネルの表示品質のテストを第
1の配線ブロックと第2の配線ブロックを簡単に電気的
に分離して接続することが可能となるため、集積回路基
板11とかさなる領域に第1の配線ブロックと第2の配
線ブロックを設けること、さらに、第1の奇数配線ブロ
ックと第1の偶数配線ブロックとを設けることは液晶表
示パネルの品質の安定化と低コスト化に有効である。
Further, by separating the first wiring blocks 86 and 87 and the second wiring block 85 and concentrating the electrodes in each wiring block, the integrated circuit board 11 is formed.
Before mounting, the first wiring block and the second wiring block can be easily electrically separated and connected in a test of the display quality of the liquid crystal display panel. Providing a first wiring block and a second wiring block on the same, and providing a first odd-numbered wiring block and a first even-numbered wiring block are effective for stabilizing the quality of the liquid crystal display panel and reducing the cost. It is.

【0035】つぎに集積回路基板11の外部回路基板か
らの信号を印加する入力部に関して説明する。集積回路
基板11には、複数のIC入力端子を有する。IC入力
端子は異方性導電性フィルム材9により第1の基板5上
に設けるIC入力配線に接続し、さらに外部回路基板と
の接続を行うための基板入力端子に接続する。IC入力
端子は、外部回路からIC入力端子までの接続抵抗の大
きさに制限がある。入力端子A77には、小さい接続抵
抗とするために、広い面積の基板入力端子A79が接続
し、短い長さのIC入力配線が接続している。
Next, an input section for applying a signal from an external circuit board of the integrated circuit board 11 will be described. The integrated circuit board 11 has a plurality of IC input terminals. The IC input terminal is connected to the IC input wiring provided on the first substrate 5 by the anisotropic conductive film material 9 and further to the substrate input terminal for connection with an external circuit board. The IC input terminal has a limit on the magnitude of the connection resistance from the external circuit to the IC input terminal. The input terminal A77 is connected to a substrate input terminal A79 having a large area and a short-length IC input wiring to reduce the connection resistance.

【0036】また入力端子B78には、比較的大きな接
続抵抗が許容されるため、他の端子と同等の面積を有す
る基板入力端子B80が接続し、IC入力配線B73が
接続している。本発明では、基板入力端子の面積が大き
い部分の隣りにもIC入力端子を設けることを可能と
し、さらに、前記IC入力端子から基板入力端子までの
IC入力配線の一部は、集積回路基板11の下側に設け
る構造を採用する。また、IC入力配線の集積回路基板
11の下側から外側に出るIC下入力配線84、88
は、第2の電極用IC接続部を設ける辺と同一な辺にほ
ぼ設けている。本第1の実施形態では、集積回路基板1
1の左側に位置するIC左下入力端子84と右側に位置
するIC右下入力端子88を採用している。
Since a relatively large connection resistance is allowed for the input terminal B78, the substrate input terminal B80 having the same area as the other terminals is connected, and the IC input wiring B73 is connected. According to the present invention, it is possible to provide an IC input terminal next to a portion where the area of the substrate input terminal is large, and furthermore, a part of the IC input wiring from the IC input terminal to the substrate input terminal is integrated circuit board 11 The structure provided under the is adopted. In addition, the IC lower input wirings 84 and 88 extending outward from the lower side of the integrated circuit substrate 11 of the IC input wiring.
Are provided substantially on the same side as the side on which the second electrode IC connection portion is provided. In the first embodiment, the integrated circuit substrate 1
1 employs an IC lower-left input terminal 84 located on the left side and an IC lower-right input terminal 88 located on the right side.

【0037】以上の構造を採用することにより、図5に
示すように集積回路基板11の近傍に異方性コネクター
12を配置する場合においても、異方性コネクターの導
通部部により複数のIC入力配線が電気的短絡を発生す
ることがないため、第1の基板5の外部回路基板との接
続に必要な長さを短くすることが可能となる。時計の場
合には、薄く、小型であり、また液晶表示パネルの表示
面積を大きくすることが情報を多く呈示し、デザイン性
の制約もなくすことが必要であるため、有効な構造であ
る。
By adopting the above structure, even when the anisotropic connector 12 is arranged near the integrated circuit board 11 as shown in FIG. Since the wiring does not cause an electric short circuit, the length required for connecting the first substrate 5 to the external circuit substrate can be reduced. A timepiece is an effective structure because it is thin and small, and it is necessary to increase the display area of the liquid crystal display panel to present a lot of information and eliminate design constraints.

【0038】時計に以上の液晶表示パネルを使用する実
施形態として、液晶表示パネルの裏蓋3側には、エレク
トロルミネッセント(EL)素子からなる光源15と、
液晶表示パネルにチップ・オン・ガラス法にて実装する集
積回路基板(IC)11に印加する信号、あるいは電源
回路、発信回路等を有する外部回路基板16を設ける。
外部回路基板16のエネルギー源として電池17が接続
している。外部回路基板16と液晶表示パネルとの接続
は導電部と絶縁部を交互に積層してなる異方性コネクタ
ー12により行い、モジュール枠25により保持する。
また外部回路基板16には、通信センサー回路22と通
信センサー21とを有する。通信センサー21として
は、赤外線LEDと赤外線センサーを有する赤外線通信
センサーを採用する。
As an embodiment in which the above liquid crystal display panel is used for a timepiece, a light source 15 made of an electroluminescent (EL) element is provided on the back cover 3 side of the liquid crystal display panel.
An external circuit board 16 having a signal to be applied to an integrated circuit board (IC) 11 mounted on a liquid crystal display panel by a chip-on-glass method or a power supply circuit, a transmission circuit and the like is provided.
A battery 17 is connected as an energy source of the external circuit board 16. The connection between the external circuit board 16 and the liquid crystal display panel is performed by the anisotropic connector 12 in which conductive portions and insulating portions are alternately laminated, and is held by the module frame 25.
The external circuit board 16 has a communication sensor circuit 22 and a communication sensor 21. As the communication sensor 21, an infrared communication sensor having an infrared LED and an infrared sensor is employed.

【0039】さらに、第1の偏光板8の風防ガラス2側
には、見切板24を有し、通信センサー21上には通信
センサー21の遮蔽と通信を行うためにセンサー窓部2
3を設ける。以上の構成により時計モジュールとなる。
時計モジュールは、時計ケース1と風防ガラス2と裏蓋
3に配置する。時計には液晶表示パネルの表示内容をオ
ン、オフ、あるいは表示内容の変更、あるいは時刻修
正、あるいは光源の点灯を行う調整ダイアル31を有す
る。液晶パネルにより表示内容33を時計の観察者に呈
示することが可能となる。
Further, on the windshield 2 side of the first polarizing plate 8, there is provided a parting plate 24, and on the communication sensor 21, a sensor window 2 for shielding and communicating with the communication sensor 21.
3 is provided. With the above configuration, a timepiece module is obtained.
The watch module is arranged on the watch case 1, the windshield 2, and the back cover 3. The timepiece has an adjustment dial 31 for turning on / off the display content of the liquid crystal display panel, changing the display content, correcting the time, or turning on the light source. The liquid crystal panel makes it possible to present the display contents 33 to the watch observer.

【0040】<第2の実施形態>以下に本発明の第2の
実施形態について図面を参照しながら説明する。図6は
集積回路基板の近傍を示す拡大平面図である。第2の実
施形態の特徴は、集積回路基板に設ける第2の電極用I
C接続部の一部が第1の電極用IC接続部を設ける辺に
設けている点である。以下に、図6を用いて第2の実施
形態を説明する。第1の実施形態と同様な液晶表示パネ
ルの構成内容に関しては、同一の符号および名称を用い
て説明する。
<Second Embodiment> Hereinafter, a second embodiment of the present invention will be described with reference to the drawings. FIG. 6 is an enlarged plan view showing the vicinity of the integrated circuit substrate. A feature of the second embodiment is that a second electrode I provided on an integrated circuit substrate is provided.
The point is that a part of the C connection part is provided on the side where the first electrode IC connection part is provided. Hereinafter, the second embodiment will be described with reference to FIG. The same contents of the liquid crystal display panel as in the first embodiment will be described using the same reference numerals and names.

【0041】第1の電極13と第2の電極14とは、第
1の基板5上に設ける第1の電極用IC接続部55と第
2の電極用IC接続部65に終結することができる。前
記IC接続部55、65は、外部回路基板からの信号に
より所定の電圧波形を各画素部に印加するための集積回
路基板(IC)11とチップ・オン・ガラスにより接続す
る。
The first electrode 13 and the second electrode 14 can be terminated to a first electrode IC connection portion 55 and a second electrode IC connection portion 65 provided on the first substrate 5. . The IC connection sections 55 and 65 are connected to an integrated circuit board (IC) 11 for applying a predetermined voltage waveform to each pixel section by a signal from an external circuit board by chip-on-glass.

【0042】また集積回路基板11は、外部回路基板1
6からの信号を入力するためのIC入力端子77、78
を有する。第2の電極14と異方性導電性シール部5
1、52との配線は、左右に均等な本数を配置すること
により、集積回路基板11に設ける第1の電極用IC接
続部55を左右均等に割り付けることができるため、回
路配置のバランスが良くなる。また、第1の電極13に
接続する第1の電極用IC接続部55は、図面の左右に
設ける第2の電極用IC接続部65間に設けることによ
り、回路を効率良く配置することができる。また、集積
回路基板11のIC下入力配線を設ける領域を確保する
ために第2の電極用IC接続部65の一部を第1の電極
用IC接続部55の辺に設ける。
The integrated circuit board 11 is an external circuit board 1
IC input terminals 77 and 78 for inputting signals from
Having. Second electrode 14 and anisotropic conductive seal portion 5
By arranging the same number of wiring lines to the left and right, the first electrode IC connection portions 55 provided on the integrated circuit substrate 11 can be equally allocated to the left and right, so that the circuit arrangement is well balanced. Become. Further, the first electrode IC connection portion 55 connected to the first electrode 13 is provided between the second electrode IC connection portions 65 provided on the left and right of the drawing, so that the circuit can be efficiently arranged. . In addition, a part of the second electrode IC connection portion 65 is provided on the side of the first electrode IC connection portion 55 in order to secure an area for providing the IC lower input wiring of the integrated circuit substrate 11.

【0043】そのため、第1の電極用IC接続部55と
同一の辺に設ける第2の電極用IC接続部65では、他
の辺に設ける第2の電極用IC接続部に近接する方向に
第2の出力端子から延長する第2の配線ブロック85を
有する。第2の配線ブロック85は、第1の電極用IC
接続部から集積回路基板11の内部に延長する第1の配
線ブロック90と離れ、かつ第2の配線ブロック内の配
線は、相互に近接する配置を採用する。また第1の配線
ブロック内の配線も相互に近接する配置とする。
Therefore, the second electrode IC connection portion 65 provided on the same side as the first electrode IC connection portion 55 has the second electrode IC connection portion provided on the other side in a direction approaching the second electrode IC connection portion. And a second wiring block 85 extending from the second output terminal. The second wiring block 85 is a first electrode IC.
The wiring in the second wiring block is spaced apart from the first wiring block 90 extending from the connection portion to the inside of the integrated circuit board 11, and the wiring in the second wiring block adopts an arrangement close to each other. The wirings in the first wiring block are also arranged close to each other.

【0044】第1の配線ブロック90と第2の配線ブロ
ック85とを離し、かつ各配線ブロック内の電極の集中
化を行うことにより、集積回路基板11を実装する前に
液晶表示パネルの表示品質のテストを第1の配線ブロッ
クと第2の配線ブロックを簡単に電気的に分離して接続
することが可能となるため、集積回路基板11とかさな
る領域に第1の配線ブロックと第2の配線ブロックを設
けることにより液晶表示パネルの品質の安定化と低コス
ト化に有効である。
By separating the first wiring block 90 and the second wiring block 85 and concentrating the electrodes in each wiring block, the display quality of the liquid crystal display panel can be improved before the integrated circuit board 11 is mounted. In this test, the first wiring block and the second wiring block can be easily electrically separated from each other and connected to each other. Providing the blocks is effective in stabilizing the quality of the liquid crystal display panel and reducing the cost.

【0045】つぎに集積回路基板11の外部回路基板か
らの信号を印加する入力部に関して説明する。集積回路
基板11には、複数のIC入力端子を有する。IC入力
端子は異方性導電性フィルム材9により第1の基板5上
に設けるIC入力配線に接続し、さらに外部回路基板と
の接続を行うための基板入力端子に接続する。IC入力
端子は、外部回路からIC入力端子までの接続抵抗の大
きさに制限がある。入力端子A77には、小さい接続抵
抗とするために、広い面積の基板入力端子A79が接続
し、短い長さのIC入力配線が接続している。
Next, the input section for applying a signal from the external circuit board of the integrated circuit board 11 will be described. The integrated circuit board 11 has a plurality of IC input terminals. The IC input terminal is connected to the IC input wiring provided on the first substrate 5 by the anisotropic conductive film material 9 and further to the substrate input terminal for connection with an external circuit board. The IC input terminal has a limit on the magnitude of the connection resistance from the external circuit to the IC input terminal. The input terminal A77 is connected to a substrate input terminal A79 having a large area and a short-length IC input wiring to reduce the connection resistance.

【0046】また入力端子B78には、比較的大きな接
続抵抗が許容されるため、他の端子と同等の面積を有す
る基板入力端子B80が接続し、IC入力配線B73が
接続している。本発明では、基板入力端子の面積が大き
い部分の隣りにもIC入力端子を設けることを可能と
し、さらに、前記IC入力端子から基板入力端子までの
IC入力配線の一部は、集積回路基板11の下側に設け
る構造を採用する。また、IC入力配線の集積回路基板
11の下側から外側に出るIC下入力配線84、88
は、第2の電極用IC接続部を設ける辺と同一な辺にほ
ぼ設けている。本第12の実施形態では、集積回路基板
11の左側に位置するIC左下入力端子84と右側に位
置するIC右下入力端子88を採用している。
Since a relatively large connection resistance is allowed for the input terminal B78, the substrate input terminal B80 having the same area as the other terminals is connected, and the IC input wiring B73 is connected. According to the present invention, it is possible to provide an IC input terminal next to a portion where the area of the substrate input terminal is large, and furthermore, a part of the IC input wiring from the IC input terminal to the substrate input terminal is integrated circuit board 11 The structure provided under the is adopted. In addition, the IC lower input wirings 84 and 88 extending outward from the lower side of the integrated circuit substrate 11 of the IC input wiring.
Are provided substantially on the same side as the side on which the second electrode IC connection portion is provided. In the twelfth embodiment, an IC lower left input terminal 84 located on the left side of the integrated circuit substrate 11 and an IC lower right input terminal 88 located on the right side are employed.

【0047】以上の構成を採用することにより、集積回
路基板11の長さと第1の電極用IC接続部と第2の電
極用IC接続部の個数に応じて、第1の実施形態と第2
の実施形態を選択することにより、最適なIC入力配線
とIC入力端子の配置とすることができる。
By adopting the above configuration, the first embodiment and the second embodiment can be changed according to the length of the integrated circuit substrate 11 and the numbers of the first electrode IC connection portions and the second electrode IC connection portions.
By selecting the embodiment, the optimal arrangement of the IC input wiring and the IC input terminal can be obtained.

【0048】<第3の実施形態>以下に本発明の第3の
実施形態について図面を参照しながら説明する。第3の
実施形態の特徴は、集積回路基板のIC入力端子を設け
る以外の面に絶縁膜を設け、集積回路基板の側壁と異方
性コネクターの電気的短絡を防止する構造を採用するこ
とである。図7は、液晶表示パネルの集積回路基板を設
ける部分とその周囲を拡大する断面図である。以下に、
図7を用いて第3の実施形態を説明する。第1の実施形
態と同様な液晶表示パネルの構成内容に関しては、同一
の符号および名称を用いて説明する。
<Third Embodiment> Hereinafter, a third embodiment of the present invention will be described with reference to the drawings. The feature of the third embodiment is that an insulating film is provided on the surface of the integrated circuit board other than the IC input terminal, and a structure for preventing an electrical short circuit between the side wall of the integrated circuit board and the anisotropic connector is adopted. is there. FIG. 7 is an enlarged sectional view of a portion of the liquid crystal display panel on which the integrated circuit substrate is provided and the periphery thereof. less than,
A third embodiment will be described with reference to FIG. The same contents of the liquid crystal display panel as in the first embodiment will be described using the same reference numerals and names.

【0049】第1の電極13と第2の電極14とは、第
1の基板5上に設ける第1の電極用IC接続部と第2の
電極用IC接続部に終結することができる。前記IC接
続部は、外部回路基板からの信号により所定の電圧波形
を各画素部に印加するための集積回路基板(IC)11
とチップ・オン・ガラスにより接続する。
The first electrode 13 and the second electrode 14 can terminate at a first electrode IC connection portion and a second electrode IC connection portion provided on the first substrate 5. The IC connection unit is an integrated circuit board (IC) 11 for applying a predetermined voltage waveform to each pixel unit according to a signal from an external circuit board.
And connected by chip-on-glass.

【0050】液晶表示パネルの構成は、第1の実施形態
の図5とほぼ同等である。集積回路基板11の側壁に異
方性コネクターの導電部が接続すると集積回路基板11
に誤信号が印加するため集積回路基板が誤動作してしま
う。そのため本第3の実施形態では、集積回路基板11
の側壁に絶縁膜96を設ける。絶縁膜96としては、集
積回路基板11としてシリコン基板を利用するため、シ
リコン基板を酸化する酸化シリコン膜、あるいはスパッ
タリング法で形成する絶縁膜、インクジェット法により
塗布する有機絶縁膜のいずれかを設けている。
The structure of the liquid crystal display panel is almost the same as that of the first embodiment shown in FIG. When the conductive portion of the anisotropic connector is connected to the side wall of the integrated circuit board 11,
In this case, an erroneous signal is applied to the integrated circuit board, and the integrated circuit board malfunctions. Therefore, in the third embodiment, the integrated circuit substrate 11
An insulating film 96 is provided on the side wall of. As the insulating film 96, in order to use a silicon substrate as the integrated circuit substrate 11, any one of a silicon oxide film for oxidizing the silicon substrate, an insulating film formed by a sputtering method, and an organic insulating film applied by an inkjet method is provided. I have.

【0051】あるいは、第1の基板上の電極と集積回路
基板11上の端子とを接続する異方性導電性フィルムを
異方性コネクター12を設けるIC入力端子部まで仮止
めし、集積回路基板11をCOG法に実装した後に、集
積回路基板11の周囲に開口部を有する金属マスクを利
用し、集積回路基板11の周囲にスパッタリング法に代
表される真空成膜法により絶縁膜を形成する。その後、
異方性コネクター12のIC入力端子の部分の異方性導
電性フィルムを除去することにより、集積回路基板11
の第1の基板5に面する以外の面には、絶縁膜96を設
けることができる。IC入力端子上の絶縁膜は異方性導
電性フィルムの除去により異方性コネクター12のよる
電気的接続には問題がない。
Alternatively, an anisotropic conductive film for connecting the electrodes on the first substrate and the terminals on the integrated circuit substrate 11 is temporarily fixed to the IC input terminal portion where the anisotropic connector 12 is provided. After mounting the substrate 11 by the COG method, an insulating film is formed around the integrated circuit substrate 11 by a vacuum film forming method typified by a sputtering method using a metal mask having an opening around the integrated circuit substrate 11. afterwards,
By removing the anisotropic conductive film at the IC input terminal portion of the anisotropic connector 12, the integrated circuit board 11 is removed.
An insulating film 96 can be provided on a surface other than the surface facing the first substrate 5. The insulating film on the IC input terminal has no problem in electrical connection by the anisotropic connector 12 by removing the anisotropic conductive film.

【0052】以上の構造を採用することにより、集積回
路基板11の周囲に絶縁膜96を設けるため、異方性コ
ネクター12と集積回路基板11との接触による集積回
路基板11の誤動作を防止することができる。
By employing the above structure, the insulating film 96 is provided around the integrated circuit board 11, so that malfunction of the integrated circuit board 11 due to contact between the anisotropic connector 12 and the integrated circuit board 11 is prevented. Can be.

【0053】<第4の実施形態>以下に本発明の第4の
実施形態について図面を参照しながら説明する。第4の
実施形態の特徴は、集積回路基板の周囲にICへの光の
遮蔽を行い、さらに、異方性コネクターの歪を防止する
ための隔離保持部を固定するために固着樹脂を設ける構
造を採用することである。図8は、液晶表示パネルの集
積回路基板を設ける部分とその周囲を拡大する断面図で
ある。以下に、図8を用いて第4の実施形態を説明す
る。第1の実施形態と同様な液晶表示パネルの構成内容
に関しては、同一の符号および名称を用いて説明する。
<Fourth Embodiment> Hereinafter, a fourth embodiment of the present invention will be described with reference to the drawings. The feature of the fourth embodiment is a structure in which light around an integrated circuit board is shielded from an IC, and a fixing resin is provided to fix an isolation holding portion for preventing distortion of an anisotropic connector. It is to adopt. FIG. 8 is an enlarged cross-sectional view of a portion of the liquid crystal display panel where the integrated circuit substrate is provided and the periphery thereof. Hereinafter, a fourth embodiment will be described with reference to FIG. The same contents of the liquid crystal display panel as in the first embodiment will be described using the same reference numerals and names.

【0054】第1の電極13と第2の電極14とは、第
1の基板5上に設ける第1の電極用IC接続部と第2の
電極用IC接続部に終結することができる。前記IC接
続部は、外部回路基板16からの信号により所定の電圧
波形を各画素部に印加するための集積回路基板(IC)
11とチップ・オン・ガラスにより接続する。
The first electrode 13 and the second electrode 14 can terminate at a first electrode IC connection portion and a second electrode IC connection portion provided on the first substrate 5. The IC connection section is an integrated circuit board (IC) for applying a predetermined voltage waveform to each pixel section based on a signal from the external circuit board 16.
11 and chip-on-glass.

【0055】液晶表示パネルの構成は、第1の実施形態
の図5とほぼ同等である。集積回路基板11の側壁に異
方性コネクターの導電部が接続すると集積回路基板11
に誤信号が印加するため集積回路基板が誤動作してしま
う。また異方性コネクター12が外部回路基板16と第
1の基板5の間で湾曲することにより、異方性コネクタ
ーの導通部と各端子との接触面積の低下、あるいは導通
部の圧縮強度が低下するため接続抵抗が増加し、集積回
路基板11の誤動作が発生する。
The structure of the liquid crystal display panel is almost the same as that of the first embodiment shown in FIG. When the conductive portion of the anisotropic connector is connected to the side wall of the integrated circuit board 11,
In this case, an erroneous signal is applied to the integrated circuit board, and the integrated circuit board malfunctions. Further, since the anisotropic connector 12 bends between the external circuit board 16 and the first substrate 5, the contact area between the conductive portion of the anisotropic connector and each terminal is reduced, or the compressive strength of the conductive portion is reduced. Therefore, the connection resistance increases and a malfunction of the integrated circuit substrate 11 occurs.

【0056】そのため、本第4の実施形態では、集積回
路基板11と異方性コネクター12との間にプラスチッ
ク製の隔離保持部97を設ける。隔離保持部97は、集
積回路基板11の周囲に設ける固着樹脂98と第2の基
板6上に設ける補強樹脂99とにより固定する。固着樹
脂98は、隔離保持部97の一部に設ける固着樹脂注入
孔100により充填する。隔離保持部97の一部は、外
部回路基板16に設ける外部回路基板溝101まで伸び
ており、異方性コネクター12の一方の側壁を保持す
る。異方性コネクター12の他方の側壁は、液晶表示パ
ネル等を保持するモジュール枠25により保持する。
For this reason, in the fourth embodiment, an isolation holding portion 97 made of plastic is provided between the integrated circuit board 11 and the anisotropic connector 12. The isolation holding section 97 is fixed by a fixing resin 98 provided around the integrated circuit board 11 and a reinforcing resin 99 provided on the second substrate 6. The fixing resin 98 is filled by a fixing resin injection hole 100 provided in a part of the isolation holding portion 97. A part of the isolation holding portion 97 extends to the external circuit board groove 101 provided on the external circuit board 16 and holds one side wall of the anisotropic connector 12. The other side wall of the anisotropic connector 12 is held by a module frame 25 that holds a liquid crystal display panel or the like.

【0057】以上の構成を採用することにより、異方性
コネクター12は第1の基板5と外部回路基板16との
間に垂直に保持され、異方性コネクター12の圧縮力が
均一でかつ第1の基板5と外部回路基板16方向に伝達
することができるため、第1の基板5上に設ける各端子
と外部回路基板16上に設ける端子との接続抵抗を低減
し、安定化し、外部衝撃に対しても安定化することが可
能となる。また異方性コネクター12の導通部と集積回
路基板11の接触も防止できる。
By adopting the above configuration, the anisotropic connector 12 is vertically held between the first substrate 5 and the external circuit board 16 so that the compressive force of the anisotropic Since the transmission can be performed in the direction of the first substrate 5 and the external circuit board 16, the connection resistance between each terminal provided on the first substrate 5 and the terminal provided on the external circuit board 16 can be reduced, stabilized, and the external impact can be reduced. Can be stabilized. Further, contact between the conductive portion of the anisotropic connector 12 and the integrated circuit board 11 can be prevented.

【0058】また、固着樹脂98を着色することによ
り、集積回路基板11への光の照射を遮蔽することがで
きるため、集積回路基板11の光による消費電力の増加
の防止、誤動作の防止を行うことができる。また、隔離
保持部97も着色樹脂を利用すると光の遮蔽にはより効
果がある。
Further, by coloring the fixing resin 98, irradiation of light to the integrated circuit board 11 can be blocked, so that an increase in power consumption due to light from the integrated circuit board 11 and a malfunction are prevented. be able to. Further, if the isolation holding section 97 also uses a colored resin, it is more effective in shielding light.

【0059】[0059]

【発明の効果】以上の説明から明らかなように、本発明
の時計は、複数の第1の電極と複数の第2の電極とを有
し、さらに、第1の電極あるいは第2の電極を介して液
晶層に所定の信号を印加するために第1の基板あるいは
第2の基板上に集積回路基板をチップ・オン・ガラス実
装法により実装することにより、複数の第1の電極、あ
るいは複数の第2の電極に所定の信号を印加する場合
に、従来の異方性コネクターを利用する、あるいはフレ
キシブルプリント基板を利用する場合に比較して、第1
の基板あるいは第2の基板以外の外部回路基板との接続
本数を低減できるため、接続抵抗の低減、接続面積の低
減が可能となる。
As is clear from the above description, the timepiece of the present invention has a plurality of first electrodes and a plurality of second electrodes, and further includes a first electrode or a second electrode. The integrated circuit substrate is mounted on the first substrate or the second substrate by a chip-on-glass mounting method to apply a predetermined signal to the liquid crystal layer through the first electrode or the plurality of first electrodes. When a predetermined signal is applied to the second electrode, the first electrode is compared with a case where a conventional anisotropic connector is used or a case where a flexible printed circuit board is used.
Since the number of connections to the external circuit board other than the first substrate or the second substrate can be reduced, the connection resistance and the connection area can be reduced.

【0060】また、集積回路基板には、第1の基板ある
いは第2の基板以外からの入力信号を印加する入力端子
を設け、集積回路基板と入力端子とは入力配線とIC入
力用端子で接続し、前記入力配線の少なくとも一部は、
IC入力用端子から集積回路基板の内部へ迂回するIC
下入力配線を有し、さらに集積回路基板の外部に有する
IC外入力配線とを経由して入力端子に接続する構成と
することにより、集積回路基板からなる集積回路基板下
にIC下入力配線を設けることができるため、配線を微
細化しても集積回路基板基板により保護できるため、断
線がなく、さらにごみ等による配線間の電気的短絡も防
止することができる。さらに、集積回路基板からなる集
積回路基板の面積を大きくすることなく、複数本の外部
回路基板からの配線を集積回路外に配置することが可能
となり、外部回路基板との接続面積を効率よく利用でき
る。
Further, the integrated circuit board is provided with an input terminal for applying an input signal from a source other than the first board or the second board, and the integrated circuit board is connected to the input terminal by an input wiring and an IC input terminal. And at least a part of the input wiring,
IC that detours from the IC input terminal to the inside of the integrated circuit board
It has a lower input wiring, and is configured to be connected to an input terminal via an external input wiring outside the IC provided outside the integrated circuit board. Since the wiring can be provided, even if the wiring is miniaturized, the wiring can be protected by the integrated circuit substrate. Therefore, there is no disconnection, and an electrical short circuit between the wirings due to dust or the like can be prevented. Furthermore, it is possible to arrange wiring from a plurality of external circuit boards outside the integrated circuit without increasing the area of the integrated circuit board composed of the integrated circuit board, and to efficiently use the connection area with the external circuit board. it can.

【0061】また、液晶層に所定の信号を印加する集積
回路基板を第1の基板あるいは第2の基板の少なくとも
いずれか一方の基板上に設け、第1の電極と第2の電極
は、集積回路基板との接続を行う接続部を有し、第1の
電極あるいは第2電極の少なくとも一方は、接続部より
さらに集積回路基板の内側に延長する配線ブロック部を
設けることにより、集積回路基板を実装する前に第1の
電極あるいは第2の電極の断線、あるいは電気的短絡の
検査を行う場合に、集積回路基板と各電極との接続部に
信号を印加することなく、配線ブロック部に信号を印加
することにより、検査時の電極の傷の発生、あるいは汚
れの転写等の劣化を防止することが可能となる。さら
に、第1の電極と第2の電極の配線ブロック部を離れる
位置に設けることにより、検査の際に第1の電極と第2
の電極への信号印加時の電気的短絡を防止できる。
An integrated circuit substrate for applying a predetermined signal to the liquid crystal layer is provided on at least one of the first substrate and the second substrate, and the first electrode and the second electrode are integrated. The integrated circuit board has a connection portion for connecting to the circuit board, and at least one of the first electrode and the second electrode is provided with a wiring block portion extending further inside the integrated circuit board than the connection portion. When inspecting the first electrode or the second electrode for disconnection or electrical short before mounting, the signal is applied to the wiring block without applying a signal to the connection between the integrated circuit board and each electrode. It is possible to prevent the electrode from being damaged at the time of inspection, or to prevent the transfer of dirt or the like from being deteriorated. Furthermore, by providing the wiring block portion of the first electrode and the second electrode at a position apart from each other, the first electrode and the second electrode can be connected at the time of inspection.
Electrical short circuit when a signal is applied to the first electrode can be prevented.

【0062】また、液晶表示パネルを構成する第1の電
極と第2の電極は、集積回路基板との接続を行う接続部
を設け、第1の電極あるいは第2電極の少なくとも一方
は、接続部よりさらに集積回路基板の内側に延長する配
線ブロック部を有し、配線ブロック部では、奇数番目の
第1の電極と偶数番目の第1の電極、あるいは奇数番目
の第2の電極と偶数番目の第2の電極終端部が集積回路
基板下で少なくとも2種類の配線ブロック部を設けるこ
とにより、第1の電極間の電気的短絡と断線、あるいは
第2の電極間の電気的短絡と断線を同時に検査すること
が可能となり、検査時の電極の傷の発生、あるいは汚れ
の転写等の劣化を防止することが可能となる。
Further, the first electrode and the second electrode constituting the liquid crystal display panel are provided with a connecting portion for connecting to an integrated circuit substrate, and at least one of the first electrode and the second electrode is connected to the connecting portion. A wiring block extending further inside the integrated circuit substrate, wherein the wiring block includes an odd-numbered first electrode and an even-numbered first electrode, or an odd-numbered second electrode and an even-numbered electrode; By providing at least two types of wiring block portions under the integrated circuit substrate, the second electrode terminal portion can simultaneously perform an electrical short circuit and disconnection between the first electrodes or an electrical short circuit and disconnection between the second electrodes at the same time. Inspection can be performed, and it is possible to prevent the occurrence of scratches on the electrodes at the time of inspection or the deterioration of transfer of dirt or the like.

【0063】また、第1の基板あるいは第2の基板以外
からの入力信号を外部回路基板から印加する入力端子と
入力信号を発生する外部回路基板との接続は、絶縁性ゴ
ム材に導電性粒子を有する導通部と導電性粒子を含まな
い非導通部とを積層してなる異方性コネクターを利用す
ることにより、集積回路基板の実装分が1枚の基板であ
るため、衝撃により基板が破損することを異方性コネク
ターの弾性を利用して防止することが可能となる。従来
の液晶表示パネルと外部回路基板との接続にも異方性コ
ネクターを利用していたが、集積回路基板を第1の基板
あるいは第2の基板上に設ける構成の場合には、特に有
効である。
The connection between an input terminal for applying an input signal from a source other than the first board or the second board from the external circuit board and the external circuit board for generating the input signal is made of an insulating rubber material with conductive particles. By using an anisotropic connector formed by laminating a conductive part having a conductive part and a non-conductive part containing no conductive particles, the integrated circuit board is mounted on a single board, and the board is damaged by impact. This can be prevented by utilizing the elasticity of the anisotropic connector. Conventionally, an anisotropic connector is also used to connect a liquid crystal display panel to an external circuit board. However, this is particularly effective when the integrated circuit board is provided on the first board or the second board. is there.

【0064】また、第1の基板あるいは第2の基板以外
からの入力信号を外部回路基板から印加する入力端子と
入力信号を発生する外部回路基板との接続は、絶縁性ゴ
ム材の外部回路基板と集積回路基板とにほぼ垂直な方向
に導電性ワイヤーを設けることにより、異方性コネクタ
ーの抵抗が大きく減少することができる。また、絶縁性
ゴム材の周囲に導電性ワイヤーを一定の間隔で巻きつけ
る構造の異方性コネクターを利用することにより、異方
性コネクターの厚さを薄くすることが可能となると同時
に衝撃による導電性ワイヤーが外部回路基板と集積回路
基板から離れることがなくなり、信頼性が向上する。
The connection between an input terminal for applying an input signal from a circuit other than the first substrate or the second substrate from the external circuit board and the external circuit board for generating the input signal is made of an external circuit board made of an insulating rubber material. By providing the conductive wires in a direction substantially perpendicular to the substrate and the integrated circuit board, the resistance of the anisotropic connector can be greatly reduced. In addition, by using an anisotropic connector with a structure in which conductive wires are wound around the insulating rubber material at regular intervals, it is possible to reduce the thickness of the anisotropic connector, The conductive wire does not separate from the external circuit board and the integrated circuit board, and the reliability is improved.

【0065】さらに、第1の基板上あるいは第2の基板
上の少なくとも一方に偏光板を設ける場合には、偏光板
に反射型偏光板を使用することにより、明るい、あるい
はきらきらする表示が可能となり、時計のデザイン性を
向上することが可能となる。
Further, when a polarizing plate is provided on at least one of the first substrate and the second substrate, a bright or brilliant display becomes possible by using a reflective polarizing plate as the polarizing plate. Thus, the design of the watch can be improved.

【0066】本発明には第1の基板あるいは第2の基板
上にカラーフィルター層を設けたカラー液晶表示パネル
においても本発明は当然有効である。
The present invention is naturally effective in a color liquid crystal display panel provided with a color filter layer on the first substrate or the second substrate.

【0067】本発明には第1の基板あるいは第2の基板
と偏光板との間に位相差フィルム等を設けない実施形態
を示したが、位相差フィルムを用いても当然本発明の効
果は有効である。さらに、携帯情報機器等に利用してい
るドットマトリクス型液晶表示パネルの構成部材を利用
しても本発明の効果は当然有効である。
Although the present invention has been described with reference to an embodiment in which a retardation film or the like is not provided between the first substrate or the second substrate and the polarizing plate, the effect of the present invention can be obtained by using a retardation film. It is valid. Further, the effects of the present invention are naturally effective even if the constituent members of the dot matrix type liquid crystal display panel used in portable information devices and the like are used.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の時計の平面模式図である。FIG. 1 is a schematic plan view of a timepiece according to the present invention.

【図2】本発明の時計の断面模式図である。FIG. 2 is a schematic sectional view of the timepiece of the present invention.

【図3】本発明の第1の実施例における時計に使用する
液晶表示パネルの平面図である。
FIG. 3 is a plan view of the liquid crystal display panel used in the timepiece according to the first embodiment of the present invention.

【図4】本発明の第1の実施例における時計に使用する
る液晶表示パネルの一部を拡大する平面図である。
FIG. 4 is an enlarged plan view of a part of a liquid crystal display panel used for a timepiece according to the first embodiment of the present invention.

【図5】本発明の第1の実施例における時計に使用する
る液晶表示パネルの一部を拡大する断面図である。
FIG. 5 is an enlarged sectional view of a part of a liquid crystal display panel used for a timepiece according to the first embodiment of the present invention.

【図6】本発明の第2の実施例における時計に使用する
る液晶表示パネルの一部を拡大する平面図である。
FIG. 6 is an enlarged plan view of a part of a liquid crystal display panel used in a timepiece according to a second embodiment of the present invention.

【図7】本発明の第3の実施例における時計に使用する
る液晶表示パネルの一部を拡大する断面図である。
FIG. 7 is an enlarged sectional view of a part of a liquid crystal display panel used in a timepiece according to a third embodiment of the present invention.

【図8】本発明の第4の実施例における時計に使用する
る液晶表示パネルの一部を拡大する断面図である。
FIG. 8 is an enlarged sectional view of a part of a liquid crystal display panel used in a timepiece according to a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 時計ケース 2 風防ガラス 3 裏蓋 5 第1の基板 6 第2の基板 7 液晶層 8 第1の偏光板 9 第2の偏光板 10 シール材 11 集積回路基板 12 異方性コネクター 13 第1の電極 14 第2の電極 15 光源 16 外部回路基板 17 電池 21 通信センサー 51 第1の異方性導電性シール部 55 第1の電極用IC接続部 65 第2の電極用IC接続部 67 導電粒 75 第1の出力端子 76 第2の出力端子 77 IC入力端子A 96 絶縁層 97 隔離保持部 98 固着樹脂 99 補強樹脂 100 固着樹脂注入孔 101 外部回路基板溝 DESCRIPTION OF SYMBOLS 1 Watch case 2 Windshield 3 Back cover 5 1st substrate 6 2nd substrate 7 Liquid crystal layer 8 1st polarizing plate 9 2nd polarizing plate 10 Sealing material 11 Integrated circuit board 12 Anisotropic connector 13 First Electrode 14 Second electrode 15 Light source 16 External circuit board 17 Battery 21 Communication sensor 51 First anisotropic conductive seal part 55 First electrode IC connection part 65 Second electrode IC connection part 67 Conductive particle 75 First output terminal 76 Second output terminal 77 IC input terminal A 96 Insulating layer 97 Separation holding section 98 Fixed resin 99 Reinforced resin 100 Fixed resin injection hole 101 External circuit board groove

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/00 346 G09F 9/00 346Z 362 362 Fターム(参考) 2F002 AA01 AA03 AA11 AB02 AB03 AB04 AC01 AC02 EA01 EF01 EF02 2H089 HA40 JA10 KA17 QA11 TA03 TA07 2H092 GA41 GA43 GA44 GA47 GA49 GA60 HA28 NA16 PA06 5C094 AA15 BA43 CA19 EA04 EA07 EC01 FB12 HA03 5G435 AA18 EE40 EE45 LL10 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09F 9/00 346 G09F 9/00 346Z 362 362 362 F-term (Reference) 2F002 AA01 AA03 AA11 AB02 AB03 AB04 AC01 AC02 EA01 EF01 EF02 2H089 HA40 JA10 KA17 QA11 TA03 TA07 2H092 GA41 GA43 GA44 GA47 GA49 GA60 HA28 NA16 PA06 5C094 AA15 BA43 CA19 EA04 EA07 EC01 FB12 HA03 5G435 AA18 EE40 EE45 LL10

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 第1の電極を有する第1の基板と、第2
の電極を有する第2の基板と、第1の基板と第2の基板
は所定の間隙を設けて対向し、第1の基板と第2の基板
との間隙には液晶層を封入し、液晶層を介して対向する
第1の電極と第2の電極との交点により画素部を構成
し、前記液晶層に所定の信号を印加する集積回路基板を
第1の基板あるいは第2の基板の少なくともいずれか一
方の基板上に有し、前記集積回路基板には、第1の基板
あるいは第2の基板以外からの入力信号を印加する入力
端子を有し、前記集積回路基板と入力端子とは入力配線
とIC入力用端子で接続し、前記入力配線の少なくとも
一部は、IC入力用端子から集積回路基板の内部へ迂回
するIC下入力配線を有し、さらに集積回路基板の外部
に有するIC外入力配線と経由して入力端子に接続する
液晶表示パネルを有することを特徴とする時計。
A first substrate having a first electrode; a second substrate having a first electrode;
A first substrate and a second substrate facing each other with a predetermined gap provided therebetween, and a liquid crystal layer sealed in the gap between the first substrate and the second substrate; A pixel portion is formed by an intersection of a first electrode and a second electrode facing each other with a layer interposed therebetween, and an integrated circuit substrate for applying a predetermined signal to the liquid crystal layer is formed by at least one of the first substrate and the second substrate. The integrated circuit substrate has an input terminal for applying an input signal from a substrate other than the first substrate or the second substrate, and the integrated circuit substrate and the input terminal are connected to each other. A wiring connected to an IC input terminal, at least a part of the input wiring has an IC lower input wiring that detours from the IC input terminal to the inside of the integrated circuit board, and further includes an IC outside the integrated circuit board outside the integrated circuit board Has a liquid crystal display panel connected to input terminals via input wiring Watch characterized by Rukoto.
【請求項2】 第1の電極を有する第1の基板と、第2
の電極を有する第2の基板と、第1の基板と第2の基板
は所定の間隙を設けて対向し、第1の基板と第2の基板
との間隙には液晶層を封入し、液晶層を介して対向する
第1の電極と第2の電極との交点により画素部を構成
し、前記液晶層に所定の信号を印加する集積回路基板を
第1の基板あるいは第2の基板の少なくともいずれか一
方の基板上に有し、第1の電極と第2の電極は、前記集
積回路基板との接続を行う接続部を有し、前記第1の電
極あるいは第2電極の少なくとも一方は、接続部よりさ
らに集積回路基板の内側に延長する配線ブロック部から
なる液晶表示パネルを有することを特徴とする時計。
A first substrate having a first electrode; a second substrate having a first electrode;
A first substrate and a second substrate facing each other with a predetermined gap provided therebetween, and a liquid crystal layer sealed in the gap between the first substrate and the second substrate; A pixel portion is formed by an intersection of a first electrode and a second electrode facing each other with a layer interposed therebetween, and an integrated circuit substrate for applying a predetermined signal to the liquid crystal layer is formed by at least one of the first substrate and the second substrate. And a first electrode and a second electrode each having a connection portion for connecting to the integrated circuit substrate, wherein at least one of the first electrode and the second electrode has: A timepiece having a liquid crystal display panel including a wiring block portion extending further inside a integrated circuit substrate than a connection portion.
【請求項3】 第1の電極を有する第1の基板と、第2
の電極を有する第2の基板と、第1の基板と第2の基板
は所定の間隙を設けて対向し、第1の基板と第2の基板
との間隙には液晶層を封入し、液晶層を介して対向する
第1の電極と第2の電極との交点により画素部を構成
し、前記液晶層に所定の信号を印加する集積回路基板を
第1の基板あるいは第2の基板の少なくともいずれか一
方の基板上に有し、前記集積回路基板には、第1の基板
あるいは第2の基板以外からの入力信号を印加する入力
端子を有し、前記集積回路基板と入力端子とは入力配線
とIC入力用端子で接続し、前記入力配線の少なくとも
一部は、IC入力用端子から集積回路基板の内部へ迂回
するIC下入力配線を有し、さらに集積回路基板の外部
に有するIC外入力配線と経由して入力端子に接続し、
第1の電極と第2の電極は、前記集積回路基板との接続
を行う接続部を有し、前記第1の電極あるいは第2電極
の少なくとも一方は、接続部よりさらに集積回路基板の
内側に延長する配線ブロック部からなる液晶表示パネル
を有することを特徴とする時計。
3. A first substrate having a first electrode and a second substrate having a first electrode.
A first substrate and a second substrate facing each other with a predetermined gap provided therebetween, and a liquid crystal layer sealed in the gap between the first substrate and the second substrate; A pixel portion is formed by an intersection of a first electrode and a second electrode facing each other with a layer interposed therebetween, and an integrated circuit substrate for applying a predetermined signal to the liquid crystal layer is formed by at least one of the first substrate and the second substrate. The integrated circuit substrate has an input terminal for applying an input signal from a substrate other than the first substrate or the second substrate, and the integrated circuit substrate and the input terminal are connected to each other. A wiring connected to an IC input terminal, at least a part of the input wiring has an IC lower input wiring that detours from the IC input terminal to the inside of the integrated circuit board, and further includes an IC outside the integrated circuit board outside the integrated circuit board Connect to the input terminal via the input wiring,
The first electrode and the second electrode have a connection portion for connecting to the integrated circuit substrate, and at least one of the first electrode and the second electrode is further inside the integrated circuit substrate than the connection portion. A timepiece having a liquid crystal display panel comprising a wiring block extending.
【請求項4】 前記第1の電極と第2の電極は、前記集
積回路基板との接続を行う接続部を有し、第1の電極あ
るいは第2電極の少なくとも一方は、接続部よりさらに
集積回路基板の内側に延長する配線ブロック部を有し、
前記配線ブロック部では、奇数番目の第1の電極と偶数
番目の第1の電極、あるいは奇数番目の第2の電極と偶
数番目の第2の電極終端部が集積回路基板下で少なくと
も2種類の配線ブロック部を有することを特徴とする液
晶表示パネルを有する請求項2または3に記載する時
計。
4. The first electrode and the second electrode each have a connection portion for connecting to the integrated circuit substrate, and at least one of the first electrode and the second electrode is integrated more than the connection portion. Having a wiring block extending inside the circuit board,
In the wiring block section, the odd-numbered first electrode and the even-numbered first electrode, or the odd-numbered second electrode and the even-numbered second electrode terminal section are formed of at least two kinds of electrodes under the integrated circuit substrate. The timepiece according to claim 2 or 3, further comprising a liquid crystal display panel having a wiring block portion.
【請求項5】 前記集積回路基板の一辺に第2の電極と
接続する接続部と一部の第1の電極と接続する接続部と
を有し、前記一部の第1の電極と接続する接続部を有す
る集積回路基板の辺と接する辺に残りの第1の電極と接
続する接続部を有することを特徴とする液晶表示パネル
を有する請求項1乃至4のいずれかに記載する時計。
5. An integrated circuit substrate having a connection portion connected to a second electrode and a connection portion connected to a portion of the first electrode on one side of the integrated circuit substrate, and connected to the portion of the first electrode. The timepiece according to any one of claims 1 to 4, further comprising: a liquid crystal display panel having a connection portion connected to a remaining first electrode on a side of the integrated circuit substrate having a connection portion.
【請求項6】 前記集積回路基板の一辺に第2の電極と
接続する接続部と一部の第1の電極と接続する接続部と
を有し、前記一部の第1の電極と接続する接続部を有す
る集積回路基板の辺と接する辺に残りの第1の電極と接
続する接続部を有し、前記第2の電極と接続する接続部
は、集積回路基板下にて配線ブロック部で集中し、前記
第1の電極の接続部に隣接する第2の電極の接続部は、
他の第2の電極の接続部に近接する部分に延長して配置
する配線ブロック部を有することを特徴とする液晶表示
パネルを有する請求項2乃至4のいずれかに記載する時
計。
6. A connection part connected to a second electrode and a connection part connected to a part of the first electrode on one side of the integrated circuit substrate, and connected to the part of the first electrode. A connection portion connected to the remaining first electrode is provided on a side that is in contact with the side of the integrated circuit substrate having the connection portion, and the connection portion connected to the second electrode is provided in a wiring block portion below the integrated circuit substrate. The connection of the second electrode, which is concentrated and adjacent to the connection of the first electrode,
The timepiece according to any one of claims 2 to 4, further comprising a liquid crystal display panel, further comprising a wiring block portion extending to a portion close to a connection portion of another second electrode.
【請求項7】 前記第1の電極と第2の電極は、前記集
積回路基板との接続を行う接続部を有し、第1の電極あ
るいは第2電極の少なくとも一方は、接続部よりさらに
集積回路基板の内側に延長する配線ブロック部を有し、
前記配線ブロック部では、奇数番目の第1の電極と偶数
番目の第1の電極、あるいは奇数番目の第2の電極と偶
数番目の第2の電極終端部が集積回路基板下で少なくと
も2種類の配線ブロック部を有することを特徴とする液
晶表示パネルを有する請求項2または3に記載する時
計。
7. The first electrode and the second electrode each have a connection portion for connecting to the integrated circuit substrate, and at least one of the first electrode and the second electrode is more integrated than the connection portion. Having a wiring block extending inside the circuit board,
In the wiring block section, the odd-numbered first electrode and the even-numbered first electrode, or the odd-numbered second electrode and the even-numbered second electrode terminal section are formed of at least two kinds of electrodes under the integrated circuit substrate. The timepiece according to claim 2 or 3, further comprising a liquid crystal display panel having a wiring block portion.
【請求項8】 第1の基板あるいは第2の基板以外から
の入力信号を印加する入力端子と前記入力信号を発生す
る外部回路基板との接続は、絶縁性ゴム材に導電性粒子
を有する導通部と導電性粒子を含まない非導通部とを積
層してなる異方性コネクターであることを特徴とする請
求項1乃至7のいずれかに記載する時計。
8. The connection between an input terminal for applying an input signal from a source other than the first substrate or the second substrate and an external circuit board for generating the input signal is made by conducting a conductive rubber material having conductive particles. The timepiece according to any one of claims 1 to 7, wherein the timepiece is an anisotropic connector formed by laminating a portion and a non-conductive portion containing no conductive particles.
【請求項9】 第1の基板あるいは第2の基板以外から
の入力信号を印加する入力端子と前記入力信号を発生す
る外部回路基板との接続は、絶縁性ゴム材の内部あるい
は周囲に導電性ワイヤーを有する異方性コネクターであ
ることを特徴とする請求項1乃至7のいずれかに記載す
る時計。
9. A connection between an input terminal for applying an input signal from a source other than the first substrate or the second substrate and an external circuit board for generating the input signal is made by connecting an electrically conductive material inside or around the insulating rubber material. The timepiece according to any one of claims 1 to 7, wherein the timepiece is an anisotropic connector having a wire.
【請求項10】 前記集積回路基板を構成する集積回路
基板のIC出力端子を形成する面以外の面には、絶縁性
を有する短絡防止層を有することを特徴とする請求項1
乃至9のいずれかに記載する時計。
10. The integrated circuit board according to claim 1, further comprising an insulating short-circuit prevention layer on a surface other than the surface on which the IC output terminals are formed.
A watch according to any one of claims 1 to 9.
【請求項11】 前記集積回路基板を構成する集積回路
基板と異方性コネクターとの間には、隔離保持部を有す
ることを特徴とする請求項1乃至10のいずれかに記載
する時計。
11. The timepiece according to claim 1, further comprising an isolation holding portion between the integrated circuit board and the anisotropic connector, which constitute the integrated circuit board.
【請求項12】 前記集積回路基板を構成する集積回路
基板と異方性コネクターとの間には、隔離保持部を有
し、前記集積回路基板と隔離保持部との間には、固着樹
脂を有することを特徴とする請求項1乃至11のいずれ
かに記載する時計。
12. An isolated holding section is provided between the integrated circuit board constituting the integrated circuit board and the anisotropic connector, and a fixing resin is provided between the integrated circuit board and the isolated holding section. The timepiece according to any one of claims 1 to 11, wherein the timepiece has:
【請求項13】 前記隔離保持部は、第1の基板と第2
の基板との両方の基板に接することを特徴とする請求項
10または12に記載する時計。
13. The isolation holding section includes a first substrate and a second substrate.
The timepiece according to claim 10, wherein the timepiece is in contact with both substrates.
JP2000161398A 2000-05-31 2000-05-31 Clock Pending JP2001343910A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000161398A JP2001343910A (en) 2000-05-31 2000-05-31 Clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000161398A JP2001343910A (en) 2000-05-31 2000-05-31 Clock

Publications (2)

Publication Number Publication Date
JP2001343910A true JP2001343910A (en) 2001-12-14
JP2001343910A5 JP2001343910A5 (en) 2007-03-29

Family

ID=18665428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000161398A Pending JP2001343910A (en) 2000-05-31 2000-05-31 Clock

Country Status (1)

Country Link
JP (1) JP2001343910A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100126A (en) * 2003-02-20 2011-05-19 Samsung Electronics Co Ltd Driving ic and display device having the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265679A (en) * 1986-07-19 1987-03-24 Agency Of Ind Science & Technol Novel saccharomyces cerevisiae ir-2 strain
JPS6341184A (en) * 1986-08-06 1988-02-22 Fuji Photo Film Co Ltd Desensitizing ink for pressure-sensitive recording paper
JPS6470334A (en) * 1987-09-11 1989-03-15 Ezaki Glico Co Method for detecting and removing inferior hermetically sealed bag
JPH09318967A (en) * 1996-03-29 1997-12-12 Seiko Epson Corp Liquid crystal display device and equipment used therefor
JPH1131717A (en) * 1997-07-11 1999-02-02 Casio Comput Co Ltd Semiconductor chip and display device equipped with the same
JP2000112385A (en) * 1998-09-30 2000-04-21 Kyocera Corp Liquid crystal display device
JP2000137239A (en) * 1998-10-30 2000-05-16 Optrex Corp Liquid crystal display panel
JP2001013515A (en) * 1999-07-02 2001-01-19 Rohm Co Ltd Liquid crystal display module

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265679A (en) * 1986-07-19 1987-03-24 Agency Of Ind Science & Technol Novel saccharomyces cerevisiae ir-2 strain
JPS6341184A (en) * 1986-08-06 1988-02-22 Fuji Photo Film Co Ltd Desensitizing ink for pressure-sensitive recording paper
JPS6470334A (en) * 1987-09-11 1989-03-15 Ezaki Glico Co Method for detecting and removing inferior hermetically sealed bag
JPH09318967A (en) * 1996-03-29 1997-12-12 Seiko Epson Corp Liquid crystal display device and equipment used therefor
JPH1131717A (en) * 1997-07-11 1999-02-02 Casio Comput Co Ltd Semiconductor chip and display device equipped with the same
JP2000112385A (en) * 1998-09-30 2000-04-21 Kyocera Corp Liquid crystal display device
JP2000137239A (en) * 1998-10-30 2000-05-16 Optrex Corp Liquid crystal display panel
JP2001013515A (en) * 1999-07-02 2001-01-19 Rohm Co Ltd Liquid crystal display module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100126A (en) * 2003-02-20 2011-05-19 Samsung Electronics Co Ltd Driving ic and display device having the same

Similar Documents

Publication Publication Date Title
KR100397004B1 (en) Display panel
US11604392B2 (en) Active matrix substrate and display panel
US8467028B2 (en) Electro-optical device and electronic apparatus
US7710528B2 (en) Electro optical device and electronic apparatus
US6618111B1 (en) Liquid crystal display device
US9619097B2 (en) Touch panel and display device with touch panel
US10168591B2 (en) Liquid crystal display device
JP2003043512A (en) Liquid crystal display device
CN101226286A (en) Liquid crystal display panel having power supply lines and liquid crystal display
WO2017022609A1 (en) Display panel
CN114035388B (en) Array substrate and display device
JP2011017821A (en) Liquid crystal display panel and method for manufacturing the same
CN112305795A (en) Display device, method of manufacturing the same, and multi-display device
KR100990315B1 (en) Liquid crystal display
JPH10221707A (en) Liquid crystal display device
JP2001343910A (en) Clock
JPH11119683A (en) Method of inspecting liquid crystal display panel
JP4658287B2 (en) LCD panel
KR20070120385A (en) Array substrate, liquid crystal display device using the same and manufacturing method of array substrate
JP3734194B2 (en) Liquid crystal display
JP3964501B2 (en) Liquid crystal display device and wristwatch device having the liquid crystal display device
KR100767367B1 (en) A liquid crystal display
US9477120B2 (en) Liquid crystal display device
US11543713B2 (en) Display device
KR100707021B1 (en) Liquid Cristal Display Device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100223

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110609

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110628

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110819