JP2001284991A - ソースフォロア回路、レーザ駆動装置、半導体レーザ装置、電流電圧変換回路および受光回路 - Google Patents

Abstract

(57)【要約】 【課題】 定電流特性を改善された電流源を有するソー
スフォロア回路、これを含むレーザ駆動装置、半導体レ
ーザ装置、電流電圧変換回路および受光回路を提供す
る。 【解決手段】ソースフォロア回路10は、ソースフォロア
段12およびバイアス段14を備える。ソースフォロア段
は、電界効果トランジスタ16,18,20を有する。バイアス
段14は、第１のバイアス電圧を提供する第１のノード、
および第１のバイアス電圧と異なる第２のバイアス電圧
を提供する第２のノードを有する。トランジスタ16のゲ
ートは入力26に結合され、そのソースは出力28に結合さ
れている。トランジスタ18のゲートは、第２のノードに
接続されている。トランジスタ20のゲートは、第１のノ
ードに接続されている。トランジスタ20は、トランジス
タ16のソースおよびトランジスタ18のドレインの間に設
けられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ソースフォロア回
路、レーザ駆動装置、半導体レーザ装置、電流電圧変換
回路および受光回路に関する。

【０００２】

【従来の技術】従来のソースフォロア回路では、ソース
フォロア回路は、ソースフォロア段およびバイアス段を
備える。ソースフォロア段は、ソース、ドレインおよび
ゲートを持つ第１および第２の電界効果トランジスタを
有する。第１の電界効果トランジスタにおいて、ゲート
は入力に接続され、ドレインが接地電位線に接続され、
ソースは出力に接続されている。第２の電界効果トラン
ジスタにおいて、ソースは負電源線に接続され、ドレイ
ンは出力に接続されている。バイアス段は、接地電位線
と負電源線との間に直列接続された２つの抵抗を有し、
その抵抗の接続点は第２の電界効果トランジスタのゲー
トに接続されている。

【０００３】

【発明が解決しようとする課題】このようなソースフォ
ロア回路は従来から採用されている。しかしながら、半
導体集積回路に微細なトランジスタが適用されるように
なるにつれて、ソースフォロア回路における電流源部が
提供する電流の定電流性がしだいに悪化する傾向にある
という問題点を発見した。発明者は、このようなソース
フォロア回路の特性を改善するために検討を行った。

【０００４】この検討の結果、発明者は以下の点に気づ
いた。集積回路の動作速度を向上するために、電界効果
トランジスタのチャネル長は短チャネル化される。一
方、この短チャネル化によって、電界効果トランジスタ
のドレイン電流の飽和特性は悪くなる。このため、電流
源を得るために電界効果トランジスタのドレイン電流特
性を利用すると、電界効果トランジスタの短チャネル化
によってソースフォロア回路の利得が減少してしまう。

【０００５】発明者はさらに検討を重ねた。電界効果ト
ランジスタの定電流性を確保するために、電流源に使用
する電界効果トランジスタのチャネル長を長くすること
ができる。しかしながら、チャネル長が異なる電界効果
トランジスタを採用すると、そのしきい値電圧が変わっ
てしまうことに気づいた。これは、ソースフォロア回路
を設計する上で好ましいことではない。すなわち、ソー
スフォロア回路において使用する電流源の特性に対する
回路手法的なアプローチが望まれている。

【０００６】そこで、本発明の目的は、定電流特性を改
善された電流源回路を含むソースフォロア回路、レーザ
駆動装置、半導体レーザ装置、電流電圧変換回路および
受光回路を提供することにした。

【０００７】

【課題を解決するための手段】発明者は、この目的を達
成するために様々な試行錯誤を試みた。その結果、本発
明を以下のような構成とした。

【０００８】本発明に係わるソースフォロア回路は、ソ
ースフォロア段と、バイアス段と、を備える。ソースフ
ォロア段は、ソース、ドレインおよびゲートを持つ第
１、第２および第３の電界効果トランジスタを有する。
バイアス段は、第１のバイアス電圧を提供する第１のノ
ード、および前記第１のバイアス電圧と異なる第２のバ
イアス電圧を提供する第２のノードを有する。

【０００９】このソースフォロア回路では、各回路素子
は以下のように接続されている。第１の電界効果トラン
ジスタのゲートは、入力に電気的に結合されている。第
１の電界効果トランジスタのソースは、出力に電気的に
結合されている。第２の電界効果トランジスタのゲート
は、第２のノードに接続されている。第３の電界効果ト
ランジスタのゲートは、第１のノードに接続されてい
る。第３の電界効果トランジスタは、第１の電界効果ト
ランジスタのソースおよび第２の電界効果トランジスタ
のドレインの間に配置されている。

【００１０】ソースフォロア回路では、第２および第３
の電界効果トランジスタは直列に接続され、それぞれの
ゲートには異なるバイアス電圧が与えられている。第２
および第３の電界効果トランジスタは、それぞれのドレ
イン電流特性を有している。第１の電界効果トランジス
タのゲートの電圧に応じて、ソースフォロア回路の結合
している出力の電圧は変化し、この変化により第３の電
界効果トランジスタのドレインの電圧も変化する。

【００１１】第３の電界効果トランジスタのドレイン電
圧が変化すると、そのドレイン電流も、第２の電界効果
トランジスタからの影響が無いと仮定すれば、ドレイン
電流特性に応じて変化する。このドレイン電流は第２の
電界効果トランジスタにも流れるので、第２の電界効果
トランジスタのドレイン電圧は、この電流を流すため
に、ドレイン電流特性に応じて変化する。仮に、その変
化がドレイン電流を増大する方向へ向いているとき、第
２の電界効果トランジスタのソース−ドレイン電圧の増
大は、第３の電界効果トランジスタのソース−ゲート間
電圧を縮小する。これは、出力の変化による第３の電界
効果トランジスタのドレイン電流の変化を縮小するよう
に作用する。このため、第３の電界効果トランジスタの
ドレイン電圧に変化によって引き起こされるドレイン電
流の増加は、第３の電界効果トランジスタ自身のドレイ
ン電流特性に応じた変化よりも小さくなる。また、その
変化がドレイン電流を減少する方向へ向いているとき
も、同様に説明される。

【００１２】本発明に係わるレーザ駆動装置は、差動対
回路と、第１のソースフォロア回路と、第２のソースフ
ォロア回路と、を備える。差動対回路は、一対の電界効
果トランジスタと、電流源とを有する。一対の電界効果
トランジスタは、差動対を構成するように接続されてい
る。電流源は、一対の電界効果トランジスタの各ソース
に接続されている。第１のソースフォロア回路は、一対
の電界効果トランジスタの一方のゲートに接続された出
力、および入力を持つ。第２のソースフォロア回路は、
一対の電界効果トランジスタの他方のゲートに接続され
た出力、および入力を持つ。第１および第２のソースフ
ォロア回路の各々は、ソースフォロア段と、バイアス段
とを備え、既に記述されたようなソースフォロア回路を
含むことができる。

【００１３】本発明に係わる半導体レーザ装置は、アノ
ードおよびカソードを有する半導体レーザと、レーザ駆
動装置とを備える。半導体レーザ装置は以下のように接
続されている。レーザ駆動装置において、差動対回路の
一対の電界効果トランジスタの一方のドレインは、半導
体レーザのカソードに接続されている。差動対回路の一
対の電界効果トランジスタの他方のドレインは、基準電
位線に接続されている。半導体レーザのアノードは、基
準電位線に接続されている。

【００１４】本発明に係わる電流電圧変換回路は、前置
増幅回路を備える。前置増幅回路は、電流信号を受ける
ように設けられた入力、出力、増幅部、並びにフィード
バック部、を有する。増幅部は、入力および出力の間に
配置されている。フィードバック部は、入力および出力
の間を接続されている。

【００１５】前置増幅回路は、増幅段と、ソースフォロ
ア段と、バイアス段と、を備える。増幅段は、入力から
の信号を増幅する。ソースフォロア段は、既に記述され
た接続および以下に記述される接続を備えることがで
き、バイアス段は、既に記述された接続および以下に記
述される接続を備えることができる。

【００１６】本発明に係わる受光回路は、フォトダイオ
ードと、電流電圧変換回路とを備える。フォトダイオー
ドは、アノードおよびカソードを有する。電流電圧変換
回路の前置増幅回路は、アノードおよびカソードの一方
に接続された入力、出力、増幅部、並びにフィードバッ
ク部、を有する。増幅部は、入力および出力の間に配置
されている。フィードバック部は、入力および出力の間
を接続されている。前置増幅回路は、既に記述された接
続を備えることができる。フィードバック部としては、
入力および出力の間に接続された抵抗体、並びに入力お
よび出力にソースおよびドレインがそれぞれ接続され所
定の抵抗値を示す電界効果トランジスタが例示される。

【００１７】以下に示される本発明に係わる特徴は、上
記の発明と組み合わされることができる。また、以下に
示される本発明に係わる特徴を任意に組み合わせること
ができ、これによって、それぞれの作用および効果並び
にその組合せにより得られる作用および効果を享受する
ことができる。

【００１８】本発明に係わるソースフォロア回路、レー
ザ駆動装置、半導体レーザ装置、および受光回路では、
バイアス段は、第１および第２のノードの間に設けられ
た第１の抵抗体を有することができる。

【００１９】本発明に係わるソースフォロア回路、レー
ザ駆動装置、半導体レーザ装置、および受光回路では、
バイアス段は、第１および第２のノードの間に設けられ
たダイオードを有することができる。

【００２０】本発明に係わるソースフォロア回路、レー
ザ駆動装置、半導体レーザ装置、および受光回路では、
バイアス段は、ソース、ドレインおよびゲートを持つ第
４の電界効果トランジスタを有することができ、また第
４の電界効果トランジスタのドレインおよびゲートは、
第２のノードに接続されることができる。

【００２１】本発明に係わるソースフォロア回路、レー
ザ駆動装置、半導体レーザ装置、および受光回路では、
第１〜第４の電界効果トランジスタは、デプリーション
型トランジスタであることができる。

【００２２】本発明に係わるソースフォロア回路、レー
ザ駆動装置、半導体レーザ装置、および受光回路では、
バイアス段は、ソース、ドレインおよびゲートを持つ第
５および第６の電界効果トランジスタ、第２および第３
の抵抗体を有することができる。第５の電界効果トラン
ジスタのソースは、第１のノードに接続されることがで
きる。第５の電界効果トランジスタのゲートは、第２の
抵抗体と第６の電界効果トランジスタのドレインとの間
の第３のノードに接続されることができる。第６の電界
効果トランジスタのゲートおよび第３の抵抗体は、第２
のノードに接続されることができる。

【００２３】本発明に係わるソースフォロア回路、レー
ザ駆動装置、半導体レーザ装置、および受光回路では、
電界効果トランジスタは、デプリーション型トランジス
タであることができる。

【００２４】本発明に係わるソースフォロア回路、レー
ザ駆動装置、半導体レーザ装置、および受光回路は、第
１のノードと、第１の基準電位線との間に設けられた第
４の抵抗体を更に備えることができる。第１の電界効果
トランジスタのドレインは、第１の基準電位線に電気的
に接続され、第２および第４の電界効果トランジスタの
ソースは、第２の基準電位線に電気的に接続されること
ができる。

【００２５】

【発明の実施の形態】本発明の知見は、例示として示さ
れた添付図面を参照して以下の詳細な記述を考慮するこ
とによって容易に理解することができる。

【００２６】引き続いて、本発明の実施の形態を添付図
面を参照しながら説明する。可能な場合には、同一の部
分には同一の符号を付して、重複する説明を省略する。

【００２７】図１(ａ)は、本実施の形態に係わるソース
フォロア回路１０は、ソースフォロア段１２と、バイア
ス段１４と、を備える。ソースフォロア段１２はｎ導電
型の第１、第２および第３の電界効果トランジスタ１
６、１８、２０を有し、各々の電界効果トランジスタ
は、ソース、ドレインおよびゲートを持つ。バイアス段
１４は、第１のバイアス電圧を提供する第１のノード２
２、および第２のバイアス電圧を提供する第２のノード
２４を有する。第１のバイアス電圧は、第２のバイアス
電圧と異なる。

【００２８】ソースフォロア段１２では、以下のように
接続されている。第１の電界効果トランジスタ１６のゲ
ート１６ａは、入力２６に結合されている。第１の電界
効果トランジスタ１６のソース１６ｂは、出力２８に結
合されている。第２の電界効果トランジスタ１８のゲー
ト１８ａは、第２のノード２４に接続されている。第３
の電界効果トランジスタ２０のゲート２０ａは、第１の
ノード２２に接続されている。第３の電界効果トランジ
スタ２０は、第１の電界効果トランジスタ１６のソース
１６ｂおよび第２の電界効果トランジスタ１８のドレイ
ン１８ｃの間に設けられている。

【００２９】本実施の形態においては、第２の電界効果
トランジスタ１８のドレイン１８ｃは、第３の電界効果
トランジスタ２０のソース２０ｂに接続されている。第
２の電界効果トランジスタ１８のソース１８ｂは、接地
電位線といった基準電位線に接続されている。第１の電
界効果トランジスタ１６のソース１６ｂは、第３の電界
効果トランジスタ２０のドレイン２０ｃに接続されてい
る。第１の電界効果トランジスタ１６のドレイン１６ｃ
は、電源電位線といった基準電位線に接続されている。
第１の電界効果トランジスタ１６のソース１６ｂと、第
３の電界効果トランジスタ２０のドレイン２０ｃとの間
には、例えば１又は複数のダイオードを含むレベルシフ
トするレベルシフト部を有することができる。

【００３０】本発明は、本実施の形態に限定されるもの
ではなく、第１の電界効果トランジスタ１６のソース１
６ｂおよび第２の電界効果トランジスタ１８のドレイン
１８ｃの間には、任意の数の電界効果トランジスタが設
けられることができ、バイアス段１４は、これらのトラ
ンジスタのゲートにバイアスを与える。

【００３１】図１(ｂ)は、第２および第３の電界効果ト
ランジスタ１８、２０のドレイン電流特性をそれぞれ模
式的に表す特性図であり、ドレイン電流特性は、横軸に
ソース−ドレイン電圧、縦軸にドレイン電流を示してい
る。図１(ｃ)は、第２および第３の電界効果トランジス
タ１８、２０が組み合わされた電流源の電圧−電流特性
を模式的に表す特性図であり、この電流特性は、横軸に
電流源への印加電圧、縦軸に電流源が流す電流を示して
いる。

【００３２】電流源が、単一の電界効果トランジスタか
らなるときは、この電界効果トランジスタのドレイン電
流特性、つまり図１(ｂ)に示された電流特性を示す。こ
のとき、電流源の両端への印加電圧に対する電流源電流
の特性は、(△Ｉc／△Ｖc)で表される。一方、電流源が
複数の電界効果トランジスタからなるときは、図１(ｃ)
に示された電流特性を示す。このとき、電流源の両端へ
の印加電圧に対する電流源電流の特性は、(△Ｉ／△Ｖ)
で表される。ここで、(△Ｉc／△Ｖc)＞(△Ｉ／△Ｖ)が
達成されるようにできる。

【００３３】これは以下のように理解される。

【００３４】第２および第３の電界効果トランジスタ１
８、２０は、いわゆる飽和領域で動作するようにバイア
スされる。このため、ドレイン電流の主要な変化はゲー
ト−ソース電圧によって引き起こされる。しかしなが
ら、電界効果トランジスタのドレイン電流は、短チャネ
ル化の影響によりソース−ドレイン電圧に対しても無視
できない依存性を有する。これは、出力電圧の変化に応
じて、電流源の電流値が変化することを意味する。とこ
ろが、本実施の形態においては、電流源は、異なるゲー
トバイアスを受ける第２および第３の電界効果トランジ
スタ１８、２０を備えている。このため、出力の電圧上
昇により電流源電流が増加したとすると、この電流増分
を受けるためには第２の電界効果トランジスタ１８のソ
ース−ドレイン電圧が増加する必要がある。これは、第
３の電界効果トランジスタ２０のソース−ゲート電圧の
減少をもたらす。この減少によって、結果として、電流
源電流の増加が抑えられる方向に作用する。つまり、第
２の電界効果トランジスタ１８が、第３の電界効果トラ
ンジスタ２０に対して負帰還をかけるように作用する。

【００３５】このような電流源を含むソースフォロア回
路１０では、電界効果トランジスタ１８、２０を含む電
流源は、ある値の電流を流すように動作している。入力
２６に加えられる電圧が増加すると、出力２８の電圧が
大きくなる。理想的には、電流源は、出力２８の電圧に
依存しないことが望ましい。なぜなら、入力２６の電圧
に応じて電界効果トランジスタ１６が引き起こす変化
は、電流源の電流の出力電圧依存性によって吸収されて
しまうからである。これを直流特性的に捉えると、利得
の減少につながる。本実施の形態のソースフォロア回路
は、この利得の減少を小さくするように動作する。

【００３６】以上説明した電界効果トランジスタは、こ
れに限定されるものではないが、III−Ｖ族化合物半導
体電界効果トランジスタが適用されると好適である。

【００３７】図２(ａ)〜(ｆ)は、ソースフォロア回路１
０に適用可能な様々なバイアス段１４を示している。

【００３８】図２(ａ)を参照すると、バイアス段１４
は、接地電位線と第２のノードとの間に少なくとも１つ
の抵抗１２０と、第１のノードと第２のノードとの間に
少なくとも１つの抵抗１２２と、第１のノードと電源電
位線との間に少なくとも１つの抵抗１２４とを備える。
このバイアス段１４は、複数の抵抗を含み、第１および
第２のノードに抵抗分割された電圧を提供するように設
けられている。この回路を採用することにより、ソース
フォロア段１２に必要な２種類のバイアス電圧を容易に
与えることができる。

【００３９】以下に説明されるバイアス段においても同
様であるが、第１および第２のノードの電圧は、第２お
よび第３の電界効果トランジスタが飽和領域で動作する
ように規定されている。

【００４０】図２(ｂ)を参照すると、バイアス段１４
は、接地電位線と第２のノードとの間に少なくとも１つ
の抵抗１２６と、第１のノードと第２のノードとの間に
少なくとも１つのダイオード１２８と、第１のノードと
電源電位線との間に少なくとも１つの抵抗１３０とを備
える。このバイアス段は、複数の抵抗およびダイオード
を含み、第１および第２のノードに分圧された電圧を提
供するように設けられている。この回路を採用すること
により、第２のノード２２に必要なバイアス電圧を、第
１のノードに対して一定の電位差を持つ電圧として、電
源の変動に対し安定して与えることができる。

【００４１】図２(ｃ)を参照すると、バイアス段１４
は、接地電位線と第２のノードとの間に電界効果トラン
ジスタ１３２と、第１のノードと第２のノードとの間に
少なくとも１つの抵抗１３４と、第１のノードと電源電
位線との間に少なくとも１つの抵抗１３６とを備える。
電界効果トランジスタ１３２のゲートおよびドレイン
は、第２のノードに接続されている。この回路を採用す
ることにより、電界効果トランジスタ１３２と電界効果
トランジスタ１８とを同種の電界効果トランジスタとす
ることで、温度変化によるゲート・ソース電圧の変化が
電界効果トランジスタで互いに打ち消し合うため、温度
特性の優れたソースフォロア回路を構成することができ
る。第１のノード２２に必要なバイアス電圧を抵抗分圧
により容易に与えることができる。この回路は、また、
エンハンスメント形電界効果トランジスタに対して好適
に適用することができる。

【００４２】バイアス段１４では、電界効果トランジス
タ１３２および電界効果トランジスタ１８は電流ミラー
回路ユニットを構成する。電界効果トランジスタ１３２
に流れるドレイン電流は、電界効果トランジスタ１３２
のドレインと電源電位線との間に直列に接続された抵抗
１３４、１３６によって決定される。このドレイン電流
を流すために必要なゲート電圧は、第２のノードを介し
て電界効果トランジスタ１８に与えられ、また電界効果
トランジスタ１８は飽和領域で動作する。このため、電
界効果トランジスタ１８には、電界効果トランジスタ１
８と電界効果トランジスタ１３２との寸法比に応じて、
電界効果トランジスタ１３２に流れている電流に関連し
た電流が流れる。

【００４３】第１のノードには、第２のノードの電圧と
電源電圧との差電圧を抵抗１３４、１３６によって分圧
した電圧が与えられる図２(ｄ)を参照すると、バイアス
段１４は、接地電位線と第２のノードとの間に電界効果
トランジスタ１３８と、第１のノードと第２のノードと
の間に少なくとも１つのダイオード１４０と、第１のノ
ードと電源電位線との間に少なくとも１つの抵抗１４２
とを備える。電界効果トランジスタ１３８のゲートおよ
びドレインは、第２のノードに接続されている。この回
路を採用することにより、電界効果トランジスタ１３８
と電界効果トランジスタ１８とを同種の電界効果トラン
ジスタとすることで、温度変化によるゲート・ソース電
圧の変化が電界効果トランジスタ１３８、１８で互いに
打ち消し合うため、温度特性の優れたソースフォロア回
路を構成することができる。第１のノードに必要なバイ
アス電圧を、第２のノードから一定の電位差を持つ電圧
として、電源の変動に対し安定して与えることができ
る。この回路は、また、エンハンスメント形電界効果ト
ランジスタに対して好適に適用することができる。

【００４４】バイアス段１４では、電界効果トランジス
タ１３８および電界効果トランジスタ１８は電流ミラー
回路ユニットを構成する。電界効果トランジスタ１３８
に流れるドレイン電流は、電界効果トランジスタ１３８
のドレインと電源電位線との間に直列に接続されたダイ
オード１４０および抵抗１４２によって決定される。

【００４５】第１のノードには、第２のノードの電圧と
電源電圧との差電圧をダイオード１４０および抵抗１４
２によって分圧した電圧が与えられる。

【００４６】図２(ｅ)を参照すると、バイアス段１４
は、接地電位線と第２のノードＶ2との間に少なくとも
抵抗１４４と、第１のノードＶ1と第２のノードＶ2との
間に少なくとも１つの抵抗１４６と、第１のノードと電
源電位線との間に電界効果トランジスタ１４８とを備え
る。電圧Ｖ1を抵抗１４６、１４８により抵抗分割し
て、第２のノードＶ2を生成している。

【００４７】バイアス段１４では、また、電界効果トラ
ンジスタ１５０は、第２のノードの電圧Ｖ2が印加され
るように電界効果トランジスタ１８のゲートに接続され
ている。電界効果トランジスタ１５０は、電界効果トラ
ンジスタ１８と同様に飽和領域で動作している。電界効
果トランジスタ１５０のソースは基準電位線に接続さ
れ、そのドレインは電界効果トランジスタ１４８のゲー
トに接続されている。

【００４８】この回路を採用することにより、電界効果
トランジスタ１４８、１５０と電界効果トランジスタ１
８とを同種の電界効果トランジスタとすることで、温度
変化による電界効果トランジスタのソース・ゲート電圧
の変化が電界効果トランジスタ１５０、１８で互いに打
ち消し合うため、温度変化の優れたソースフォロア回路
を構成することができる。また、電界効果トランジスタ
１４８を用いて電界効果トランジスタ１５０のドレイン
電圧をゲート電圧より高い電圧で安定させることにより
電界効果トランジスタ１５０がディプレション形トラン
ジスタであっても飽和領域で動作させることができる。
第２のノード２２に必要なバイアス電圧を抵抗分圧によ
り容易に与えることができる。この回路は、ディプレシ
ョン形電界効果トランジスタに対して好適に適用するこ
とができる。

【００４９】図２(ｆ)を参照すると、バイアス段１４
は、接地電位線と第２のノードＶ1との間に抵抗１５４
と、第１のノードと第２のノードとの間に少なくとも１
つのダイオード１５６と、第１のノードと電源電位線と
の間に電界効果トランジスタ１５８とを備える。電圧Ｖ
1をダイオード１５６および抵抗１５４により分圧し
て、第２のノードＶ2を生成している。

【００５０】この回路を採用することにより、電界効果
トランジスタ１５８、１５０と電界効果トランジスタ１
８とを同種の電界効果トランジスタとすることで、温度
変化による電界効果トランジスタのソース・ゲート電圧
の変化が電界効果トランジスタ１５０、１８で互いに打
ち消し合うため、温度変化の優れたソースフォロア回路
を構成することができる。また、電界効果トランジスタ
１５８を用いて電界効果トランジスタ１５０のドレイン
電圧をゲート電圧より高い電圧で安定させることによ
り、電界効果トランジスタ１５０がディプレション形ト
ランジスタであっても飽和領域で動作させることができ
る。このため、この回路は、ディプレション形電界効果
トランジスタに対して好適に適用することができる。こ
の回路によると、第２のノードに必要なバイアス電圧
を、第１のノードから一定の電位差を持つ電圧として、
電源の変動に対し安定して与えることができる。

【００５１】バイアス段１４では、また、電界効果トラ
ンジスタ１５０は、図２(ｅ)と同様に、第２のノードの
電圧Ｖ2が印加されるように電界効果トランジスタ１８
のゲートに接続されている。電界効果トランジスタ１５
０は、電界効果トランジスタ１８と同様に飽和領域で動
作している。電界効果トランジスタ１５０のソースは基
準電位線に接続され、そのドレインは電界効果トランジ
スタ１５８のゲートに接続されている。

【００５２】図２(ｅ)および図２(ｆ)のバイアス段で
は、第１および第２のノードＶ1、Ｖ2が上昇したとする
と、第２のノードＶ2の上昇は、電界効果トランジスタ
１５０のゲートに伝わる。電界効果トランジスタ１５０
は飽和領域で動作しているので、そのドレイン電流は増
加する。これによって、電界効果トランジスタ１４８の
ゲート電圧Ｖ3は低下する。故に、第１のノードＶ1は低
下し、これによって第２のノードＶ2も低下する。した
がって、このバイアス段では、第１および第２のノード
Ｖ1、Ｖ2が上昇しても、この上昇を抑制する方向に帰還
が加わることが理解される。このソースフォロア回路の
トランジスタはディプリーション型であり、そのゲート
長は、設計上、同一の値に設定されている。

【００５３】これらの回路が同一製造プロセスで所定の
チップ面積中に同時に形成される。また、既に説明した
ように、図２(ｃ)〜図２(ｆ)の回路には、カレントミラ
ー回路が適用されている。このため、同一チップ内に形
成される素子は、電気的特性、温度特性といった電界効
果トランジスタの特性に関して優れた相対精度を有す
る。故に、これらの電界効果トランジスタを適用した電
流源の特性、例えば温度特性も優れたものとなる。

【００５４】図３は、本実施の形態に係わるソースフォ
ロア回路の一実施例の回路図を示す。図４は、従来のソ
ースフォロア回路の回路図を示す。図５は、図３および
図４の回路において計算された利得の周波数特性図を示
す。それぞれの回路には、同一のチャネル幅およびチャ
ネル長を持つデプリーションｎ型トランジスタが適用さ
れている。

【００５５】利得の周波数特性図は、図３および図４の
回路において、周波数を変えながら１Ｖ振幅(Ｖpp＝２
Ｖ)の正弦波電圧を入力に加えた場合を示している。本
実施の形態に係わる実施例では、従来の回路に比べて、
直流利得が増加し、これによって周波数特性も改善され
ている。図５を参照すると、本実施の形態に係わる回路
の特性を破線で示し、周波数２００ＭＨｚにおける利得
Ｇv＝―０．３９ｄＢが達成され、従来の技術における
回路の特性を実線で示し、周波数２００ＭＨｚにおける
利得Ｇv＝―０．７３ｄＢが達成された。

【００５６】図６は、第１の実施の形態のソースフォロ
ア回路を適用可能な受光回路の回路図を示している。図
６に示された受光回路４０では、III-Ｖ族半導体電界効
果トランジスタといった電界効果トランジスタを採用し
た場合について説明するが、本発明はこのような例示に
限定されるものではない。本実施の形態に係わる受光回
路４０は、受光部４２と、増幅部４３と、差動出力部４
４とを備える。なお、以下の回路では、特に示されない
限り、ｎ型エンハンスメント電界効果トランジスタが採
用されているが、本発明は、このようなｎ型電界効果ト
ランジスタに限定されるものではない。

【００５７】受光部４２は、光ファイバといった光導波
路４１を介して光信号４１ａを受けるフォトダイオード
ＰＤを有する。フォトダイオードＰＤには、ｐｉｎ型フ
ォトダイオードが適用されることができる。フォトダイ
オードＰＤのカソードは、インダクタンスＬ０１を介し
てフォトダイオード用電源線ＶＰＤに接続されている。
フォトダイオードＰＤのアノードは、増幅部４３の入力
に接続されている。

【００５８】増幅部４３は、バイアス段４５および増幅
段４６を有することができる。バイアス段４５は、基準
電位線ＶＤＤと基準電位線ＶＳＳとの間に直列に接続さ
れノードＶＣＡＳ１にバイアス電圧を提供する。このた
めに、バイアス段４５は、基準電位線ＶＤＤおよび基準
電位線ＶＳＳとノードＶＣＡＳ１との間接続された複数
の抵抗ＲＣＡＳ１０、ＲＣＡＳ１１を有することができ
る。ノードＶＣＡＳ１には、バイアス電圧を安定化する
ためのキャパシタＣＣＡＳを有することができる。

【００５９】増幅段４６は、第１の段およびソースフォ
ロア段を有する。第１の段は、負荷４６ａと、ソースバ
イアス部４６ｂと、駆動部４６ｃとを含む。負荷４６ａ
は、基準電位線ＶＤＤとノード５１との間に接続された
抵抗Ｒ１を有する。

【００６０】駆動部４６ｃは、電界効果トランジスタＩ
１０と、電界効果トランジスタＩ１１と、電界効果トラ
ンジスタＩ１３と、を有する。電界効果トランジスタＩ
１０は、ソース、ドレインおよびゲートを有する。電界
効果トランジスタＩ１０のゲートは、ノード５０におい
て、フォトダイオードＰＤからの電流信号を受ける。電
界効果トランジスタＩ１０のソースは、ノード５５にお
いてソースバイアス部４６ｂを介して基準電位線ＶＳＳ
に接続されている。電界効果トランジスタＩ１０のドレ
インは、ノード５１において、負荷４６ａに接続されて
いる。電界効果トランジスタＩ１１のソースは、ノード
５１において電界効果トランジスタＩ１０のドレインに
接続されている。電界効果トランジスタＩ１１のドレイ
ンは、ノード５２において負荷４６ａの一端に接続され
ている。電界効果トランジスタＩ１１のゲートは、ノー
ドＶＣＡＳ１に接続され、バイアス段４５からバイアス
電圧を受ける。電界効果トランジスタＩ１１を備える
と、駆動部４６ｃの出力抵抗を大きくすることができ
る。電界効果トランジスタＩ１３のドレインは、基準電
位線ＶＤＤに接続されている。電界効果トランジスタＩ
１３のソースおよびゲートは、ノード５１において電界
効果トランジスタＩ１１のソースおよび電界効果トラン
ジスタＩ１０のドレインに接続されている。電界効果ト
ランジスタＩ１３はディプレション形トランジスタであ
る。

【００６１】ソースバイアス部４６ｂは、ノード５５と
基準電位線ＶＳＳとの間に直列に接続された複数(例え
ば２個)のダイオードＤ２８、Ｄ２９と、これらのダイ
オードＤ２８、Ｄ２９に並列に接続されたバイパスキャ
パシタＣＣＵＰ２とを有することができる。例えば２個
のダイオードＤ２８、Ｄ２９によって、電界効果トラン
ジスタＩ１０のソース電位をゲートに入力される信号レ
ベルに合わせることができる。

【００６２】ソースフォロア段は、信号受信部４６ｄ
と、レベルシフト部４６ｅと、電流源部４６ｆとを備え
る。

【００６３】信号受信部４６ｄは、電界効果トランジス
タＩ２０を含む。電界効果トランジスタＩ２０のドレイ
ンは第１の基準電位線ＶＤＤに接続され、そのソースは
レベルシフト部４６ｅを介して電流源部４６ｆに接続さ
れている。電界効果トランジスタＩ２０のゲートは負荷
４６ａと駆動部４６ｃとの接続ノード５２に接続され、
第１の段からの信号を受ける。

【００６４】レベルシフト部４６ｅの適用は、それぞれ
の回路に求められる特性に応じて選択される。レベルシ
フト部４６ｅは直列に接続された１または複数のダイオ
ード、本実施の形態においては３個のダイオードＤ２
１、Ｄ２２、Ｄ２３を有している。それぞれのダイオー
ドが順方向にバイアスされるように接続されている。１
または複数のダイオードが直列接続されたダイオード特
性素子の両端には、キャパシタＣＵＰが接続されてい
る。キャパシタＣＵＰは、レベルシフト電圧を安定化す
るために有効である。ダイオード特性素子の一端はノー
ド６０において電界効果トランジスタＩ２０のソースに
接続され、他端はノード６４において、電流源部４６ｆ
に接続されている。

【００６５】電流源部４６ｆは、電界効果トランジスタ
Ｉ１８６、Ｉ２１と、バイアス抵抗部ＲＣＡＳ２０、Ｒ
ＣＡＳ２１、ＲＣＡＳ２２と、キャパシタＣＡＳ２とを
備える。電界効果トランジスタＩ１８６および電界効果
トランジスタＩ２１は、直列に接続されている。

【００６６】電界効果トランジスタＩ２１のドレインは
電界効果トランジスタＩ１８６のソースに接続され、電
界効果トランジスタＩ２１のソースは第２の基準電位線
に接続されている。電界効果トランジスタＩ２１のゲー
トは、バイアス電圧を提供するように直列に接続された
抵抗ＲＣＡＳ２１、ＲＣＡＳ２２の接続ノードＶＣＡＳ
３に接続されている。

【００６７】電界効果トランジスタＩ１８６のドレイン
はノード６４においてレベルシフト部４６ｅに接続さ
れ、そのゲートはバイアス電圧を提供するように直列に
接続された抵抗ＲＣＡＳ２０、ＲＣＡＳ２１の接続ノー
ドＶＣＡＳ２に接続されている。キャパシタＣＡＳ２
は、ノードＶＣＡＳ２と、基準電位線ＶＤＤおよびＶＳ
Ｓのいずれかとの間に接続され、バイアス電圧を安定化
するために有効である。バイアス電圧は、電界効果トラ
ンジスタＩ１８６が飽和領域で動作するように決定され
ている。電界効果トランジスタＩ１８６のソースには電
界効果トランジスタＩ２１が設けられているので、電流
源部４６ｆが定電流性を示す電圧の範囲、つまり、ノー
ド６４の電圧の範囲が広くなる。

【００６８】差動出力部４４は、バイアス段４７と、差
動増幅段４８と、ソースフォロア出力段４９とを備え
る。

【００６９】差動増幅段４８は、電界効果トランジスタ
Ｉ４０、Ｉ５１を含む差動対部４８ａを有し、これらの
トランジスタＩ４０、Ｉ５１では差動対を構成するよう
にソースが互いに接続されている。電界効果トランジス
タＩ４０のドレインは抵抗Ｒ１１を含む負荷４８ｂの一
端にノード８０において接続され、負荷４８ｂの他端は
第１の基準電位線ＶＤＤに接続されている。電界効果ト
ランジスタＩ５１のドレインは抵抗Ｒ１２を含む負荷４
８ｃの一端にノード９０において接続され、負荷４８ｃ
の他端は第１の基準電位線ＶＤＤに接続されている。

【００７０】差動対部４８ａを構成するトランジスタＩ
４０のゲートは、増幅段４６内のノード６４からの信号
を受ける。差動対部４８ａを構成するトランジスタＩ５
１のゲートは、増幅段４６内のノード６４からの信号を
ローパスフィルタ部４８ｅを介して受ける。ローパスフ
ィルタ部４８ｅは、電界効果トランジスタＩ４０、Ｉ５
１のゲート間に接続されている。このため、電界効果ト
ランジスタＩ４０、Ｉ５１のゲート間には抵抗Ｒ２０が
設けられている。電界効果トランジスタＩ５１のゲート
間にはキャパシタＣＳの一端が接続され、キャパシタＣ
Ｓの他端は所定の基準電位線に接続されている。

【００７１】差動対部４８ａを構成するトランジスタＩ
４０、Ｉ５１のソースは、電流源部４８ｄの一端、つま
り電界効果トランジスタＩ１８７のドレインにノード６
７において接続されている。電流源部４８ｄは、直列に
接続された電界効果トランジスタＩ１８７、Ｉ５０を有
する。電界効果トランジスタＩ５０のソースは、基準電
位線ＶＳＳに接続されている。電界効果トランジスタＩ
５０は、差動対部４８ａと基準電位線ＶＳＳとの間に接
続されている。電界効果トランジスタＩ１８７は、電界
効果トランジスタＩ５０と、基準電位線ＶＳＳとの間に
接続されている。

【００７２】ソースフォロア出力段４９は、差動増幅段
４８のノード８０、９０からの出力の少なくともいずれ
かを受ける１または２個のソースフォロア段を含む。本
実施の形態の回路では、差動増幅段４８のノード８０、
９０からの出力をゲートに受ける電界効果トランジスタ
Ｉ５２、Ｉ５７１を含む信号受信部４９ａを有する。こ
れらの電界効果トランジスタＩ５２、Ｉ５７１のドレイ
ンは、それぞれ基準電位線ＶＤＤに接続されている。電
界効果トランジスタＩ５２、Ｉ５７１のソースは、それ
ぞれの電流源部４９ｂ、４９ｃの一端に電気的に接続さ
れている。それぞれの電流源部４９ｂ、４９ｃの他端
は、基準電位線ＶＳＳに電気的に接続されている。

【００７３】それぞれのレベルシフト部４９ｄ、４９ｅ
の適用は、それぞれの回路に求められる特性に応じて選
択される。レベルシフト部４９ｄは、直列に接続された
１または複数のダイオード、本実施の形態においては３
個のダイオードＤ６３、Ｄ１９９、Ｄ６４を有してい
る。レベルシフト部４９ｅは、直列に接続された１また
は複数のダイオード、本実施の形態においては３個のダ
イオードＤ６０、Ｄ６１、Ｄ２００を有している。それ
ぞれのダイオードＤ６０、Ｄ６１、Ｄ６３、Ｄ６４、Ｄ
１９９、Ｄ２００は、順方向にバイアスされるように接
続されている。１または複数のダイオードが直列接続さ
れたダイオード特性素子の両端には、それぞれ、キャパ
シタＣ８、Ｃ９が接続されている。これらのキャパシタ
Ｃ８、Ｃ９は、レベルシフト電圧を安定化するために有
効である。ダイオードＤ６３、Ｄ１９９、Ｄ６４を含む
一方のダイオード特性素子の一端はノード９６において
電界効果トランジスタＩ５２のソースに接続され、他端
はノード２２において、電流源部４９ｂの一端に接続さ
れている。ダイオードＤ６０、Ｄ６１、Ｄ２００を含む
一方のダイオード特性素子の一端はノード１００におい
て電界効果トランジスタＩ５７１のソースに接続され、
他端はノード１１２において、電流源部４９ｃの一端に
接続されている。電流源部４９ｂ、４９ｃの各々の他端
は、基準電位線ＶＳＳに接続されている。

【００７４】バイアス段４７は、差動増幅部４８の２縦
積みトランジスタＩ１８７、Ｉ５０並びにソースフォロ
ア部４９の２縦積みトランジスタＩ１８２、Ｉ５８およ
び２縦積みトランジスタＩ１８３、Ｉ５３に、それぞれ
バイアス電圧を与える。この電圧により、これらの縦積
みトランジスタは、電流源として働く。トランジスタＩ
１８７、Ｉ１８２、Ｉ１８３のゲートは、ノードＶＣＡ
Ｓ３において、第１のバイアス生成部に接続されてい
る。トランジスタＩ５０、Ｉ５８、Ｉ５３のゲートは、
ノードＢＩＡＳおいて第２のバイアス生成部に接続され
ている。以下に説明されるような第１および第２のバイ
アス生成部からバイアス電圧が提供されると、電流源の
定電流性が良好になる。

【００７５】第１のバイアス生成部は、ノードＶＣＡＳ
３と第１の基準電位線ＶＤＤとの間に設けられた抵抗Ｒ
ＣＡＳ３０、およびノードＶＣＡＳ３と第２の基準電位
線ＶＳＳとの間に設けられた抵抗ＲＣＡＳ３１を有す
る。ノードＶＣＡＳと第１または第２の基準電位線との
間には、電圧を安定化するためにキャパシタＣＣＡＳ３
が接続されている。第１のバイアス生成部のバイアス
は、トランジスタＩ１８７、Ｉ１８２、Ｉ１８３が飽和
領域で動作するような値に設計されている。

【００７６】第２のバイアス生成部は、ノードＢＩＡＳ
に接続されたゲートを有する電界効果トランジスタＩ５
５を有する。電界効果トランジスタＩ５５のソースは基
準電位線ＶＳＳに接続され、そのドレインは抵抗Ｒ３を
介して基準電位線ＶＤＤに接続されている。また、第２
のバイアス生成部は、ノードＢＩＡＳと第２の基準電位
線ＶＳＳとの間に設けられた抵抗Ｒ２、およびノードＶ
ＣＡＳと第１の基準電位線ＶＤＤとの間に設けられた電
界効果トランジスタＩ５６を有する。電界効果トランジ
スタＩ５６のソースとノードＢＩＡＳとの間には、順方
向に接続された１または複数のダイオード、図３の例で
はＤ５０が設けられている。電界効果トランジスタＩ５
６のドレインとノードＢＩＡＳとの間には、順方向に接
続された１または複数のダイオード、図３の例ではＤ５
１が設けられている。ノードＢＩＡＳの電圧は、電界効
果トランジスタＩ５０、Ｉ５８、Ｉ５３、Ｉ５５のしき
い値Ｖｔよりαだけ大きな値Ｖｔ＋αに設計されること
が好ましい。これによって、電界効果トランジスタＩ５
０、Ｉ５８、Ｉ５３、Ｉ５５は、飽和領域で動作し、こ
のため、電流源として働く。電界効果トランジスタＩ５
５のドレインは、２Ｖｔ＋Ｖｆ＋α＋β程度に設計され
ることが好ましい。電圧Ｖｆは、ダイオードの順方向電
圧降下値を示す。第２のバイアス生成部は、第１および
第２の基準電位線間の電位差の変動があってもノードＢ
ＩＡＳの電圧が安定化するために有効である。受光回路
４０の出力は、ノード２２、１１２から差動出力として
取り出される。

【００７７】図７(ａ)は、第１の実施の形態のソースフ
ォロア回路を適用可能なレーザ駆動回路および半導体レ
ーザ装置の回路図を示している。レーザ駆動回路１６０
は、一対の入力１６２ａ、１６２ｂおよび一対の出力１
６２ｃ、１６２ｄを有する差動増幅回路１６２と、差動
対トランジスタ１７４ａ、１７４ｂと、差動対トランジ
スタ１７４ａ、１７４ｂのソースに接続された電流源１
７６と、差動増幅回路１６２の一対の差動出力１６２
ｃ、１６２ｄと差動対トランジスタ１７４ａ、１７４ｂ
のゲートとの間に接続されたソースフォロア段１６６、
１６８、１７０、１７２と、を備える。半導体レーザ装
置は、レーザ駆動回路１６０と、差動対トランジスタの
一方のトランジスタ１７４ａにカソードが接続された半
導体レーザ１７８とを備える。半導体レーザ装置では、
半導体レーザ１７８のアノードおよび差動対トランジス
タの他方のトランジスタ１７４ｂは、基準電位線１８０
に接続されている。電流源１７６は、差動対を構成する
電界効果トランジスタ１７４ａ、１７４ｂのソースに接
続されたドレインを有する電界効果トランジスタ１７６
ａと、そのゲートに接続された電圧源１７６ｂとを有す
る。それぞれのソースフォロア段１６６、１６８、１７
０、１７２には、バイアス回路１４からバイアス電圧が
与えられる。

【００７８】図７(ｂ)は、図７(ａ)に示されたソースフ
ォロア段１６６、１６８、１７０、１７２に適用可能な
回路を示す。ソースフォロア段１９０は、入力Ａを受け
る電界効果トランジスタ１８４と、レベルシフト部１８
８と、電流源部１８６とを備え、これらが２つの基準電
位線１８０、１８２の間に直列に接続されている。レベ
ルシフト部１８８は、直列に接続されたダイオードを備
える。電流源部１８６は、直列に接続された電界効果ト
ランジスタ１８６ａ、１８６ｂを備え、それぞれのトラ
ンジスタのゲートは入力Ｃ、Ｄからバイアス電圧を受け
る。レベルシフト部１８８と電流源部１８６との接続点
は、出力Ｂに接続されている。

【００７９】

【発明の効果】以上詳細に説明したように、本発明に係
わるソースフォロア回路、レーザ駆動装置、半導体レー
ザ装置、電流電圧変換回路および受光回路は、ソースフ
ォロア段と、バイアス段と、を備える。ソースフォロア
段は、第１、第２および第３の電界効果トランジスタを
有する。第２および第３の電界効果トランジスタは直列
に接続され、これらの電界効果トランジスタのゲート
は、それぞれ第１および第２のノードに接続されてい
る。

【００８０】第１の電界効果トランジスタのゲートの入
力電圧に応じて、そのソースに結合している出力の電圧
は変化し、この変化により第３の電界効果トランジスタ
のドレインの電圧も変化する。第３の電界効果トランジ
スタのドレイン電圧に変化に起因して引き起こされたド
レイン電流の増加は、第３の電界効果トランジスタ自身
のドレイン電流特性に応じた変化よりも縮小される。ま
た、その変化がドレイン電流を減少する方向へ向いてい
るときも、同様に説明される。

【００８１】したがって、定電流特性を改善された電流
源を有するソースフォロア回路、レーザ駆動装置、半導
体レーザ装置、電流電圧変換回路および受光回路が提供
された。

【図面の簡単な説明】

【図１】図１(ａ)は、本実施の形態に係わるソースフォ
ロア段の回路図を示す。図１(ｂ)は、単一の電界効果ト
ランジスタのドレイン電流特性図を示す。図１(ｃ)は、
図１(ａ)の電流源部の電流特性図を示す。

【図２】図２(ａ)〜(ｆ)は、本実施の形態に係わるソー
スフォロア段に適用可能な種々のバイアス回路の回路図
を示す

【図３】図３は、本実施の形態に係わるソースフォロア
回路の実施例を示す回路図を示す。

【図４】図４は、従来のソースフォロア回路の実施例を
示す回路図を示す。

【図５】図５は、図３および図４に示されたそれぞれの
回路の利得の周波数特性図である。

【図６】図６は、本実施の形態に係わる受光回路の回路
図である。

【図７】図７(ａ)および図７(ｂ)は、本実施の形態に係
わるレーザ駆動回路および半導体レーザ装置の回路図を
示している。

【符号の説明】

１０…ソースフォロア回路、 １２…ソースフォロア
段、 １４…バイアス段、 １６、１８、２０…電界効
果トランジスタ、 ２２、２４…バイアスノード、 ２
６…入力、 ２８…出力、 ４０…受光回路、 ４１…
光導波路、 ＰＤ…フォトダイオード、 １６０…レー
ザ駆動回路、 １７８…半導体レーザ

フロントページの続き (72)発明者 澤田 宗作 神奈川県横浜市栄区田谷町１番地 住友電 気工業株式会社横浜製作所内 (72)発明者 原 弘 神奈川県横浜市栄区田谷町１番地 住友電 気工業株式会社横浜製作所内 Ｆターム(参考） 5F073 GA03 GA12 5J091 AA03 AA56 CA02 CA03 FA05 HA09 HA19 HA25 HA29 HA44 KA06 KA09 MA02 TA01 TA02 TA03 5J092 AA03 AA56 CA02 CA03 FA05 HA09 HA19 HA25 HA29 HA44 KA06 KA09 MA02 TA01 TA02 TA03 UL02 UL07

Claims (10)

【特許請求の範囲】
1. 【請求項１】 ソース、ドレインおよびゲートをそれぞ
   れ持つ第１、第２および第３の電界効果トランジスタを
   有するソースフォロア段と、 第１のバイアス電圧を提供する第１のノード、および前
   記第１のバイアス電圧と異なる第２のバイアス電圧を提
   供する第２のノードを有するバイアス段と、を備え、 前記第１の電界効果トランジスタの前記ゲートは、入力
   に結合され、 前記第１の電界効果トランジスタの前記ソースは、出力
   に結合され、 前記第２の電界効果トランジスタの前記ゲートは、前記
   第２のノードに接続され、 前記第３の電界効果トランジスタの前記ゲートは、前記
   第１のノードに接続され、 前記第３の電界効果トランジスタは、前記第１の電界効
   果トランジスタの前記ソースおよび前記第２の電界効果
   トランジスタの前記ドレインの間に設けられている、ソ
   ースフォロア回路。
2. 【請求項２】 前記バイアス段は、前記第１および第２
   のノードの間に設けられた第１の抵抗体を有する、請求
   項１に記載のソースフォロア回路。
3. 【請求項３】 前記バイアス段は、前記第１および第２
   のノードの間に設けられたダイオードを有する、請求項
   １に記載のソースフォロア回路。
4. 【請求項４】 前記バイアス段は、ソース、ドレインお
   よびゲートを持つ第４の電界効果トランジスタを有し、 前記第４の電界効果トランジスタの前記ドレインおよび
   前記ゲートは、前記第２のノードに接続されている、請
   求項２または請求項３に記載のソースフォロア回路。
5. 【請求項５】 前記バイアス段は、ソース、ドレインお
   よびゲートをそれぞれ持つ第５および第６の電界効果ト
   ランジスタ、並びに第２および第３の抵抗体を有し、 前記第５の電界効果トランジスタの前記ソースは、前記
   第１のノードに接続され、 前記第５の電界効果トランジスタの前記ゲートは、前記
   第２の抵抗体と前記第６の電界効果トランジスタの前記
   ドレインとの間の第３のノードに接続され、 前記第６の電界効果トランジスタの前記ゲートおよび前
   記第３の抵抗体は、前記第２のノードに接続されてい
   る、請求項２または請求項３に記載のソースフォロア回
   路。
6. 【請求項６】 前記第１のノードと、第１の基準電位線
   との間に設けられた第４の抵抗体を更に備え、 前記第１の電界効果トランジスタの前記ドレインは、前
   記第１の基準電位線に電気的に接続され、 前記第２および第４の電界効果トランジスタのソース
   は、第２の基準電位線に電気的に接続されている、請求
   項４に記載のソースフォロア回路。
7. 【請求項７】 ソース、ドレインおよびゲートを持ち差
   動対を構成するように接続された一対の電界効果トラン
   ジスタと、前記一対の電界効果トランジスタの各ソース
   に接続された電流源とを有する差動対回路と、 前記一対の電界効果トランジスタの一方のゲートに接続
   された出力および入力を持つ第１のソースフォロア回路
   と、 前記一対の電界効果トランジスタの他方のゲートに接続
   された出力および入力を持つ第２のソースフォロア回路
   と、を備え、 前記第１および第２のソースフォロア回路の各々は、 ソース、ドレインおよびゲートを持つ第１、第２および
   第３の電界効果トランジスタを有するソースフォロア段
   と、 第１のバイアス電圧が提供される第１のノード、および
   前記第１のバイアス電圧と異なる第２のバイアス電圧が
   提供される第２のノードを有するバイアス段と、を備
   え、 前記第１の電界効果トランジスタの前記ゲートは、入力
   に結合され、 前記第１の電界効果トランジスタの前記ソースは、出力
   に結合され、 前記第２の電界効果トランジスタの前記ゲートは、前記
   第２のノードに接続され、 前記第３の電界効果トランジスタの前記ゲートは、前記
   第１のノードに接続され、 前記第３の電界効果トランジスタは、前記第１の電界効
   果トランジスタの前記ソースおよび前記第２の電界効果
   トランジスタの前記ドレインの間に設けられている、レ
   ーザ駆動装置。
8. 【請求項８】 ソース、ドレインおよびゲートを持ち差
   動対を構成するように接続された一対の電界効果トラン
   ジスタと、前記一対の電界効果トランジスタのソースに
   接続された電流源とを有する差動対回路と、 前記一対の電界効果トランジスタの一方のゲートに接続
   された出力、および入力を持つ第１のソースフォロア回
   路と、 前記一対の電界効果トランジスタの他方のゲートに接続
   された出力、および入力を持つ第２のソースフォロア回
   路と、 アノードおよびカソードを有する半導体レーザと、を備
   え、 前記第１および第２のソースフォロア回路の各々は、 ソース、ドレインおよびゲートを持つ第１、第２および
   第３の電界効果トランジスタを有するソースフォロア段
   と、 第１のバイアス電圧が提供される第１のノード、および
   前記第１のバイアス電圧と異なる第２のバイアス電圧が
   提供される第２のノードを有するバイアス段と、を備
   え、 前記第１の電界効果トランジスタの前記ゲートは、当該
   回路の入力に結合され、 前記第１の電界効果トランジスタの前記ソースは、当該
   回路の出力に結合され、 前記第２の電界効果トランジスタの前記ゲートは、前記
   第２のノードに接続され、 前記第３の電界効果トランジスタの前記ゲートは、前記
   第１のノードに接続され、 前記第３の電界効果トランジスタは、前記第１の電界効
   果トランジスタの前記ソースおよび前記第２の電界効果
   トランジスタの前記ドレインの間に設けられ、 前記差動対回路の前記一対の電界効果トランジスタの一
   方のドレインは、前記半導体レーザのカソードに接続さ
   れ、 前記差動対回路の前記一対の電界効果トランジスタの他
   方のドレインは、基準電位線に接続され、 前記半導体レーザのアノードは、基準電位線に接続され
   ている、半導体レーザ装置。
9. 【請求項９】 電流信号を受けるように設けられた入
   力、出力、前記入力および出力の間に配置された増幅
   部、並びに前記入力および出力の間を接続するフィード
   バック部、を有する前置増幅回路、を備え、 前記前置増幅回路は、 前記入力からの信号を増幅する増幅段と、 ソース、ドレインおよびゲートを持つ第１、第２および
   第３の電界効果トランジスタを有しソースフォロア段
   と、 第１のバイアス電圧を提供する第１のノード、および前
   記第１のバイアス電圧と異なる第２のバイアス電圧を提
   供する第２のノードを有するバイアス段と、を備え、 前記第１の電界効果トランジスタの前記ゲートは、前記
   増幅段から信号を受け、 前記第１の電界効果トランジスタの前記ソースは、出力
   に結合され、 前記第２の電界効果トランジスタの前記ゲートは、前記
   第２のノードに接続され、 前記第３の電界効果トランジスタの前記ゲートは、前記
   第１のノードに接続され、 前記第３の電界効果トランジスタは、前記第１の電界効
   果トランジスタの前記ソースおよび前記第２の電界効果
   トランジスタの前記ドレインの間に設けられている、電
   流電圧変換回路。
10. 【請求項１０】 アノードおよびカソードを有するフォ
    トダイオードと、 前記アノードおよびカソードの一方に接続された入力、
    出力、前記入力および出力の間に配置された増幅部、並
    びに前記入力および出力の間を接続するフィードバック
    部、を有する前置増幅回路と、を備え、 前記前置増幅回路は、 前記入力からの信号を増幅する増幅段と、 ソース、ドレインおよびゲートを持つ第１、第２および
    第３の電界効果トランジスタを有しソースフォロア段
    と、 第１のバイアス電圧を提供する第１のノード、および前
    記第１のバイアス電圧と異なる第２のバイアス電圧を提
    供する第２のノードを有するバイアス段と、を備え、 前記第１の電界効果トランジスタの前記ゲートは、前記
    増幅段から信号を受け、 前記第１の電界効果トランジスタの前記ソースは、出力
    に結合され、 前記第２の電界効果トランジスタの前記ゲートは、前記
    第２のノードに接続され、 前記第３の電界効果トランジスタの前記ゲートは、前記
    第１のノードに接続され、 前記第３の電界効果トランジスタは、前記第１の電界効
    果トランジスタの前記ソースおよび前記第２の電界効果
    トランジスタの前記ドレインの間に設けられている、受
    光回路。