JP2001135817A - 絶縁ゲート型半導体装置およびその製造方法 - Google Patents
絶縁ゲート型半導体装置およびその製造方法Info
- Publication number
- JP2001135817A JP2001135817A JP31832999A JP31832999A JP2001135817A JP 2001135817 A JP2001135817 A JP 2001135817A JP 31832999 A JP31832999 A JP 31832999A JP 31832999 A JP31832999 A JP 31832999A JP 2001135817 A JP2001135817 A JP 2001135817A
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulated gate
- semiconductor
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 絶縁ゲート型半導体装置において、オン電圧
を低減すると共に高破壊耐量を確保する。 【解決手段】 ゲート電極３０に電圧を印加することに
よりチャネルを形成するボディ領域３２を不純物濃度の
低い低濃度領域として形成すると共に、ボディ領域３２
内の所定の深さにボディ領域３２と同一の導電型の不純
物濃度の高い高濃度領域３４を層状に形成する。高濃度
領域３４は、ボディコンタクト領域３６と共にキャリア
の移動を容易に行なわせてボディ領域３２内に生じる抵
抗分布を緩和し、素子に形成される寄生ＮＰＮトランジ
スタの作動を抑制すると共に高破壊耐量を確保する。
を低減すると共に高破壊耐量を確保する。 【解決手段】 ゲート電極３０に電圧を印加することに
よりチャネルを形成するボディ領域３２を不純物濃度の
低い低濃度領域として形成すると共に、ボディ領域３２
内の所定の深さにボディ領域３２と同一の導電型の不純
物濃度の高い高濃度領域３４を層状に形成する。高濃度
領域３４は、ボディコンタクト領域３６と共にキャリア
の移動を容易に行なわせてボディ領域３２内に生じる抵
抗分布を緩和し、素子に形成される寄生ＮＰＮトランジ
スタの作動を抑制すると共に高破壊耐量を確保する。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁ゲート型半導
体装置およびその製造方法に関する。
体装置およびその製造方法に関する。
【０００２】
【従来の技術】従来、この種の絶縁ゲート型半導体装置
としては、一般的なパワーＭＯＳＦＥＴとして絶縁ゲー
トに接して形成された二つの一導電型の半導体領域間に
絶縁ゲートに接するよう他導電型の半導体により形成さ
れたボディ領域を備えるものが提案されている（例え
ば、特開平１１−４５９９８号公報など）。
としては、一般的なパワーＭＯＳＦＥＴとして絶縁ゲー
トに接して形成された二つの一導電型の半導体領域間に
絶縁ゲートに接するよう他導電型の半導体により形成さ
れたボディ領域を備えるものが提案されている（例え
ば、特開平１１−４５９９８号公報など）。
【０００３】
【発明が解決しようとする課題】しかしながら、こうし
た絶縁ゲート型半導体装置では、オン電圧の低減と高破
壊耐量との両立を図ることが困難であった。オン電圧を
低減するためにボディ領域の不純物濃度を低くすると、
ボディ領域に生じる抵抗分布が二つの一導電型の半導体
領域とボディ領域とにより形成される寄生バイポーラト
ランジスタを作動させて半導体装置としての機能を損な
わせてしまう。また、オン電圧を低減するためにボディ
領域を薄く形成すると、寄生バイポーラトランジスタの
作動を抑えることができるが、ボディ領域が薄いために
破壊耐量が低くなってしまう。
た絶縁ゲート型半導体装置では、オン電圧の低減と高破
壊耐量との両立を図ることが困難であった。オン電圧を
低減するためにボディ領域の不純物濃度を低くすると、
ボディ領域に生じる抵抗分布が二つの一導電型の半導体
領域とボディ領域とにより形成される寄生バイポーラト
ランジスタを作動させて半導体装置としての機能を損な
わせてしまう。また、オン電圧を低減するためにボディ
領域を薄く形成すると、寄生バイポーラトランジスタの
作動を抑えることができるが、ボディ領域が薄いために
破壊耐量が低くなってしまう。
【０００４】本発明の絶縁ゲート型半導体装置は、オン
電圧を低減すると共に寄生バイポーラトランジスタの作
動を抑制することを目的の一つとする。また、本発明の
絶縁ゲート型半導体装置は、オン電圧を低減すると共に
高破壊耐量を確保することを目的の一つとする。本発明
の絶縁ゲート型半導体装置の製造方法は、オン電圧が低
く高破壊耐量の絶縁ゲート型半導体装置の製造方法を提
供することを目的とする。
電圧を低減すると共に寄生バイポーラトランジスタの作
動を抑制することを目的の一つとする。また、本発明の
絶縁ゲート型半導体装置は、オン電圧を低減すると共に
高破壊耐量を確保することを目的の一つとする。本発明
の絶縁ゲート型半導体装置の製造方法は、オン電圧が低
く高破壊耐量の絶縁ゲート型半導体装置の製造方法を提
供することを目的とする。
【０００５】
【課題を解決するための手段およびその作用・効果】本
発明の絶縁ゲート型半導体装置およびその製造方法は、
上述の目的の少なくとも一部を達成するために以下の手
段を採った。
発明の絶縁ゲート型半導体装置およびその製造方法は、
上述の目的の少なくとも一部を達成するために以下の手
段を採った。
【０００６】本発明の絶縁ゲート型半導体装置は、絶縁
ゲートを備える絶縁ゲート型半導体装置であって、前記
絶縁ゲートに接して形成された二つの一導電型の半導体
領域と、他導電型の半導体により前記二つの一導電型の
半導体領域間に前記絶縁ゲートに接して形成され、該絶
縁ゲートへの電圧の印加に伴って該二つの一導電型の半
導体領域間にチャネルを形成するボディ領域と、該ボデ
ィ領域より不純物濃度が高い他導電型の半導体により該
ボディ領域内の所定深さの位置に層状に形成された高濃
度領域とを備えることを要旨とする。
ゲートを備える絶縁ゲート型半導体装置であって、前記
絶縁ゲートに接して形成された二つの一導電型の半導体
領域と、他導電型の半導体により前記二つの一導電型の
半導体領域間に前記絶縁ゲートに接して形成され、該絶
縁ゲートへの電圧の印加に伴って該二つの一導電型の半
導体領域間にチャネルを形成するボディ領域と、該ボデ
ィ領域より不純物濃度が高い他導電型の半導体により該
ボディ領域内の所定深さの位置に層状に形成された高濃
度領域とを備えることを要旨とする。
【０００７】本発明の絶縁ゲート型半導体装置では、ボ
ディ領域内に不純物濃度の高い層状の高濃度領域を形成
することにより、ボディ領域を不純物濃度の低い半導体
領域としてもボディ領域に生じる抵抗分布を緩和すると
共に高破壊耐量を確保することができる。この結果、半
導体装置のオン電圧を低くすることができる。ここで、
高濃度領域は、「ボディ領域内の所定深さの位置」に形
成されればよく、高濃度領域の下部にボディ領域が存在
する場合と存在しない場合とを含む。高濃度領域は、ボ
ディ領域の全体または一部に「層状」に形成されればよ
い。
ディ領域内に不純物濃度の高い層状の高濃度領域を形成
することにより、ボディ領域を不純物濃度の低い半導体
領域としてもボディ領域に生じる抵抗分布を緩和すると
共に高破壊耐量を確保することができる。この結果、半
導体装置のオン電圧を低くすることができる。ここで、
高濃度領域は、「ボディ領域内の所定深さの位置」に形
成されればよく、高濃度領域の下部にボディ領域が存在
する場合と存在しない場合とを含む。高濃度領域は、ボ
ディ領域の全体または一部に「層状」に形成されればよ
い。
【０００８】こうした本発明の絶縁ゲート型半導体装置
において、前記ボディ領域より不純物濃度が高い他導電
型の半導体により前記高濃度領域の近傍または該高濃度
領域に接して形成されたボディコンタクト領域を備える
ものとすることもできる。こうすれば、ボディコンタク
ト領域を介して高濃度領域におけるキャリアを容易に移
動させることができる。
において、前記ボディ領域より不純物濃度が高い他導電
型の半導体により前記高濃度領域の近傍または該高濃度
領域に接して形成されたボディコンタクト領域を備える
ものとすることもできる。こうすれば、ボディコンタク
ト領域を介して高濃度領域におけるキャリアを容易に移
動させることができる。
【０００９】また、本発明の絶縁ゲート型半導体装置に
おいて、前記絶縁ゲートは、半導体基板の表面に平行に
形成された平面ゲートであるものとすることもできる。
おいて、前記絶縁ゲートは、半導体基板の表面に平行に
形成された平面ゲートであるものとすることもできる。
【００１０】あるいは、本発明の絶縁ゲート型半導体装
置において、前記絶縁ゲートは、半導体基板に溝として
形成されたトレンチゲートであるものとすることもでき
る。この態様の本発明の絶縁ゲート型半導体装置におい
て、前記高度濃度領域は、前記絶縁ゲートと離間して形
成されてなるものとすることもできる。こうすれば、オ
ン電圧の低減を図ることができる
置において、前記絶縁ゲートは、半導体基板に溝として
形成されたトレンチゲートであるものとすることもでき
る。この態様の本発明の絶縁ゲート型半導体装置におい
て、前記高度濃度領域は、前記絶縁ゲートと離間して形
成されてなるものとすることもできる。こうすれば、オ
ン電圧の低減を図ることができる
【００１１】本発明の第１の絶縁ゲート型半導体装置の
製造方法は、絶縁ゲートを備える絶縁ゲート型半導体装
置の製造方法であって、一導電型の第１の半導体領域に
接して形成されたゲート酸化膜の下部に該第１の半導体
領域と該ゲート酸化膜との接触を確保しながら該ゲート
酸化膜の下部に他導電型の半導体によるボディ領域を形
成するボディ領域形成工程と、該形成されたボディ領域
に該ボディ領域を挟んで前記第１の半導体領域と対峙す
ると共に前記絶縁ゲートに接するよう一導電型の第２の
半導体領域を形成する第２半導体領域形成工程と、前記
ボディ領域の所定深さの位置に該ボディ領域より不純物
濃度が高い他導電型の半導体による層状の高濃度領域を
形成する高濃度領域形成工程とを備えることを要旨とす
る。
製造方法は、絶縁ゲートを備える絶縁ゲート型半導体装
置の製造方法であって、一導電型の第１の半導体領域に
接して形成されたゲート酸化膜の下部に該第１の半導体
領域と該ゲート酸化膜との接触を確保しながら該ゲート
酸化膜の下部に他導電型の半導体によるボディ領域を形
成するボディ領域形成工程と、該形成されたボディ領域
に該ボディ領域を挟んで前記第１の半導体領域と対峙す
ると共に前記絶縁ゲートに接するよう一導電型の第２の
半導体領域を形成する第２半導体領域形成工程と、前記
ボディ領域の所定深さの位置に該ボディ領域より不純物
濃度が高い他導電型の半導体による層状の高濃度領域を
形成する高濃度領域形成工程とを備えることを要旨とす
る。
【００１２】この本発明の第１の絶縁ゲート型半導体装
置の製造方法によれば、ボディ領域内に不純物濃度の高
い層状の高濃度領域を有する絶縁ゲート型半導体装置を
製造することができる。
置の製造方法によれば、ボディ領域内に不純物濃度の高
い層状の高濃度領域を有する絶縁ゲート型半導体装置を
製造することができる。
【００１３】本発明の第２の絶縁ゲート型半導体装置の
製造方法は、絶縁ゲートを備える絶縁ゲート型半導体装
置の製造方法であって、一導電型の第１の半導体領域の
表面に他導電型の半導体によるボディ領域を形成するボ
ディ領域形成工程と、該形成されたボディ領域の表面に
一導電型の第２の半導体領域を形成する第２半導体領域
形成工程と、該形成された第２の半導体領域と前記ボデ
ィ領域とを貫通して前記第１の半導体領域に至るトレン
チゲートを形成するトレンチゲート形成工程と、前記ボ
ディ領域の所定深さの位置に該ボディ領域より不純物濃
度が高い他導電型の半導体による層状の高濃度領域を形
成する高濃度領域形成工程とを備えることを要旨とす
る。
製造方法は、絶縁ゲートを備える絶縁ゲート型半導体装
置の製造方法であって、一導電型の第１の半導体領域の
表面に他導電型の半導体によるボディ領域を形成するボ
ディ領域形成工程と、該形成されたボディ領域の表面に
一導電型の第２の半導体領域を形成する第２半導体領域
形成工程と、該形成された第２の半導体領域と前記ボデ
ィ領域とを貫通して前記第１の半導体領域に至るトレン
チゲートを形成するトレンチゲート形成工程と、前記ボ
ディ領域の所定深さの位置に該ボディ領域より不純物濃
度が高い他導電型の半導体による層状の高濃度領域を形
成する高濃度領域形成工程とを備えることを要旨とす
る。
【００１４】この本発明の第２の絶縁ゲート型半導体装
置の製造方法によれば、ボディ領域内に不純物濃度の高
い層状の高濃度領域を有するトレンチゲート型の絶縁ゲ
ート型半導体装置を製造することができる。
置の製造方法によれば、ボディ領域内に不純物濃度の高
い層状の高濃度領域を有するトレンチゲート型の絶縁ゲ
ート型半導体装置を製造することができる。
【００１５】こうした本発明の第１または第２の絶縁ゲ
ート型半導体装置の製造方法において、前記高濃度領域
形成工程は、他導電型の不純物を高加速電圧でイオン注
入する方法により前記高濃度領域を形成する工程である
ものとすることもできる。こうすれば、電圧を調節する
ことにより所望の深さに高濃度領域を形成することがで
きる。
ート型半導体装置の製造方法において、前記高濃度領域
形成工程は、他導電型の不純物を高加速電圧でイオン注
入する方法により前記高濃度領域を形成する工程である
ものとすることもできる。こうすれば、電圧を調節する
ことにより所望の深さに高濃度領域を形成することがで
きる。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態を実施
例を用いて説明する。図１は、本発明の一実施例である
絶縁ゲート型半導体装置２０の構成の概略を示す構成図
である。実施例の絶縁ゲート型半導体装置２０は、プレ
ーナＩＧＢＴ（絶縁ゲートバイポーラトランジスタ Ins
ulated Gate Bipolar Transistor）として構成されてお
り、図示するように、不純物濃度が高いｐ型半導体によ
り形成された基板２２と不純物濃度が高いｎ型半導体に
より基板２２の上に層状に形成されたバッファ層２４と
不純物濃度が低いｎ型半導体によりバッファ層２４の上
に形成されたエピタキシャル層２６とからなる半導体基
板２１と、エピタキシャル層２６の表面に形成されゲー
ト電極３０から電圧が印加されるゲート絶縁膜２８と、
このゲート絶縁膜２８に接するように不純物濃度が低い
ｐ型半導体により形成されたボディ領域３２と、このボ
ディ領域３２内の所定深さにボディ領域３２より不純物
濃度が高いｐ型半導体により形成された層状の高濃度領
域３４と、この高濃度領域３４と同様に不純物濃度が高
いｐ型半導体により形成されたボディコンタクト領域３
６と、不純物濃度が高いｎ型半導体によりボディ領域３
２をエピタキシャル層２６とにより挟持するようゲート
絶縁膜２８に接して形成されたエミッタ領域３８とを備
える。なお、エミッタ領域３８には、エミッタ電極４０
が取り付けられており、基板２２の下部にはコレクタ電
極４２が取り付けられている。
例を用いて説明する。図１は、本発明の一実施例である
絶縁ゲート型半導体装置２０の構成の概略を示す構成図
である。実施例の絶縁ゲート型半導体装置２０は、プレ
ーナＩＧＢＴ（絶縁ゲートバイポーラトランジスタ Ins
ulated Gate Bipolar Transistor）として構成されてお
り、図示するように、不純物濃度が高いｐ型半導体によ
り形成された基板２２と不純物濃度が高いｎ型半導体に
より基板２２の上に層状に形成されたバッファ層２４と
不純物濃度が低いｎ型半導体によりバッファ層２４の上
に形成されたエピタキシャル層２６とからなる半導体基
板２１と、エピタキシャル層２６の表面に形成されゲー
ト電極３０から電圧が印加されるゲート絶縁膜２８と、
このゲート絶縁膜２８に接するように不純物濃度が低い
ｐ型半導体により形成されたボディ領域３２と、このボ
ディ領域３２内の所定深さにボディ領域３２より不純物
濃度が高いｐ型半導体により形成された層状の高濃度領
域３４と、この高濃度領域３４と同様に不純物濃度が高
いｐ型半導体により形成されたボディコンタクト領域３
６と、不純物濃度が高いｎ型半導体によりボディ領域３
２をエピタキシャル層２６とにより挟持するようゲート
絶縁膜２８に接して形成されたエミッタ領域３８とを備
える。なお、エミッタ領域３８には、エミッタ電極４０
が取り付けられており、基板２２の下部にはコレクタ電
極４２が取り付けられている。
【００１７】実施例の絶縁ゲート型半導体装置２０にお
けるボディ領域３２のゲート絶縁膜２８に接している部
位は、不純物濃度が低いｐ型半導体により形成されてい
るから、ゲート電極３０から印加される電圧が低くても
チャネルを形成することができる。この結果、オン電圧
を低くすることができる。ボディ領域３２の所定深さの
位置にボディコンタクト領域３６と接する層状の高濃度
領域３４は、ボディコンタクト領域３６と共にキャリア
の移動を容易に行なわせてボディ領域３２内に生じる抵
抗分布を緩和し、エピタキシャル層２６とボディ領域３
２とエミッタ領域３８とにより構成される寄生ＮＰＮト
ランジスタの作動を抑制すると共に高破壊耐量を確保す
る。
けるボディ領域３２のゲート絶縁膜２８に接している部
位は、不純物濃度が低いｐ型半導体により形成されてい
るから、ゲート電極３０から印加される電圧が低くても
チャネルを形成することができる。この結果、オン電圧
を低くすることができる。ボディ領域３２の所定深さの
位置にボディコンタクト領域３６と接する層状の高濃度
領域３４は、ボディコンタクト領域３６と共にキャリア
の移動を容易に行なわせてボディ領域３２内に生じる抵
抗分布を緩和し、エピタキシャル層２６とボディ領域３
２とエミッタ領域３８とにより構成される寄生ＮＰＮト
ランジスタの作動を抑制すると共に高破壊耐量を確保す
る。
【００１８】次に、実施例の絶縁ゲート型半導体装置２
０の製造の様子について説明する。図２は実施例の絶縁
ゲート型半導体装置２０としてのプレーナＩＧＢＴの製
造工程の一例を示す工程図であり、図３および図４はプ
レーナＩＧＢＴの製造の様子を模式的に示す説明図であ
る。なお、図３および図４では、エピタキシャル層２６
の下層に位置するバッファ層２４と基板２２は省略して
ある。
０の製造の様子について説明する。図２は実施例の絶縁
ゲート型半導体装置２０としてのプレーナＩＧＢＴの製
造工程の一例を示す工程図であり、図３および図４はプ
レーナＩＧＢＴの製造の様子を模式的に示す説明図であ
る。なお、図３および図４では、エピタキシャル層２６
の下層に位置するバッファ層２４と基板２２は省略して
ある。
【００１９】実施例の絶縁ゲート型半導体装置２０とし
てのプレーナＩＧＢＴの製造は、まず、エピタキシャル
層２６の表面にフィールド酸化膜５０を形成する工程か
ら始まる（工程Ｓ１００，図３（ａ）および（ｂ））。
フィールド酸化膜５０が形成されると、フォトリソグラ
フ法を用いて素子領域をパターニングすると共に素子領
域のフィールド酸化膜５０をエッチング法を用いて除去
した後にレジストを剥離する（工程Ｓ１０２，図３
（ｃ））。剥離した素子領域にゲート絶縁膜２８を形成
し（工程Ｓ１０４、図３（ｄ））、形成したゲート絶縁
膜２８の上に多結晶シリコン膜５２を堆積させる（工程
Ｓ１０６，図３（ｅ））。そして、フォトリソグラフ法
を用いてゲート電極をパターニングすると共にエッチン
グ法を用いて多結晶シリコン膜５２を除去し、ゲート電
極３０を形成する（工程１０８）。
てのプレーナＩＧＢＴの製造は、まず、エピタキシャル
層２６の表面にフィールド酸化膜５０を形成する工程か
ら始まる（工程Ｓ１００，図３（ａ）および（ｂ））。
フィールド酸化膜５０が形成されると、フォトリソグラ
フ法を用いて素子領域をパターニングすると共に素子領
域のフィールド酸化膜５０をエッチング法を用いて除去
した後にレジストを剥離する（工程Ｓ１０２，図３
（ｃ））。剥離した素子領域にゲート絶縁膜２８を形成
し（工程Ｓ１０４、図３（ｄ））、形成したゲート絶縁
膜２８の上に多結晶シリコン膜５２を堆積させる（工程
Ｓ１０６，図３（ｅ））。そして、フォトリソグラフ法
を用いてゲート電極をパターニングすると共にエッチン
グ法を用いて多結晶シリコン膜５２を除去し、ゲート電
極３０を形成する（工程１０８）。
【００２０】その後、ｐ型半導体を形成するための不純
物（例えばボロン）をイオン注入法を用いて注入し、熱
処理を施してボディ領域３２を形成する（工程Ｓ１１
０，図４（ａ））。そして、ｎ型半導体を形成するため
の不純物（例えばリン）をイオン注入法を用いてエミッ
タ領域３８となる領域に注入すると共に（工程Ｓ１１
２）、ｐ型半導体を形成するための不純物を高加速電圧
のイオン注入法を用いて高濃度領域３４となる領域に注
入し（工程Ｓ１１４）、熱処理を施してエミッタ領域３
８と高濃度領域３４とを形成する（工程Ｓ１１６，図４
（ｂ））。ここで、高加速電圧のイオン注入法による不
純物の注入は、加速電圧を調節することにより不純物が
注入される深さを調節することができるから、ボディ領
域３２内の所望の深さに高濃度領域３４を形成すること
ができる。
物（例えばボロン）をイオン注入法を用いて注入し、熱
処理を施してボディ領域３２を形成する（工程Ｓ１１
０，図４（ａ））。そして、ｎ型半導体を形成するため
の不純物（例えばリン）をイオン注入法を用いてエミッ
タ領域３８となる領域に注入すると共に（工程Ｓ１１
２）、ｐ型半導体を形成するための不純物を高加速電圧
のイオン注入法を用いて高濃度領域３４となる領域に注
入し（工程Ｓ１１４）、熱処理を施してエミッタ領域３
８と高濃度領域３４とを形成する（工程Ｓ１１６，図４
（ｂ））。ここで、高加速電圧のイオン注入法による不
純物の注入は、加速電圧を調節することにより不純物が
注入される深さを調節することができるから、ボディ領
域３２内の所望の深さに高濃度領域３４を形成すること
ができる。
【００２１】高濃度領域３４とエミッタ領域３８とを形
成すると、半導体製造方法によりｐ型半導体によるボデ
ィコンタクト領域３６を形成し（工程Ｓ１１８，図４
（ｃ））、層間絶縁膜５４を形成すると共に開口し（工
程Ｓ１２０，図４（ｄ））、エミッタ電極４０を形成し
た後に（工程Ｓ１２２，図４（ｅ））、図示しない保護
膜を形成すると共にコレクタ電極４２を形成して（工程
Ｓ１２４、プレーナＩＧＢＴを完成する。
成すると、半導体製造方法によりｐ型半導体によるボデ
ィコンタクト領域３６を形成し（工程Ｓ１１８，図４
（ｃ））、層間絶縁膜５４を形成すると共に開口し（工
程Ｓ１２０，図４（ｄ））、エミッタ電極４０を形成し
た後に（工程Ｓ１２２，図４（ｅ））、図示しない保護
膜を形成すると共にコレクタ電極４２を形成して（工程
Ｓ１２４、プレーナＩＧＢＴを完成する。
【００２２】以上説明した実施例の絶縁ゲート型半導体
装置２０によれば、オン電圧を低減すると共に高破壊耐
量を確保することができる。また、実施例の絶縁ゲート
型半導体装置２０の製造方法によれば、オン電圧が低く
高破壊耐量の絶縁ゲート型半導体装置２０を製造するこ
とができる。
装置２０によれば、オン電圧を低減すると共に高破壊耐
量を確保することができる。また、実施例の絶縁ゲート
型半導体装置２０の製造方法によれば、オン電圧が低く
高破壊耐量の絶縁ゲート型半導体装置２０を製造するこ
とができる。
【００２３】実施例の絶縁ゲート型半導体装置２０で
は、高濃度領域３４をボディ領域３２の所定深さに層状
に形成したが、ボディ領域３２のゲート絶縁膜２８に接
しているチャネル形成領域が不純物濃度の低い領域であ
ればよいから、このチャネル形成領域以外の領域を高濃
度領域３４とするものとしてもよい。また、実施例の絶
縁ゲート型半導体装置２０では、高濃度領域３４を層状
にエピタキシャル層２６に接するように形成したが、高
濃度領域３４はエピタキシャル層２６と接しないよう形
成するものとしてもよい。更に、実施例の絶縁ゲート型
半導体装置２０では、高濃度領域３４とボディコンタク
ト領域３６とが接するよう両領域を形成したが、キャリ
アの容易な移動が確保できればよいから高濃度領域３４
とボディコンタクト領域３６は接触しないが近傍に位置
するように両領域を形成するものとしても差し支えな
い。
は、高濃度領域３４をボディ領域３２の所定深さに層状
に形成したが、ボディ領域３２のゲート絶縁膜２８に接
しているチャネル形成領域が不純物濃度の低い領域であ
ればよいから、このチャネル形成領域以外の領域を高濃
度領域３４とするものとしてもよい。また、実施例の絶
縁ゲート型半導体装置２０では、高濃度領域３４を層状
にエピタキシャル層２６に接するように形成したが、高
濃度領域３４はエピタキシャル層２６と接しないよう形
成するものとしてもよい。更に、実施例の絶縁ゲート型
半導体装置２０では、高濃度領域３４とボディコンタク
ト領域３６とが接するよう両領域を形成したが、キャリ
アの容易な移動が確保できればよいから高濃度領域３４
とボディコンタクト領域３６は接触しないが近傍に位置
するように両領域を形成するものとしても差し支えな
い。
【００２４】実施例の絶縁ゲート型半導体装置２０で
は、プレーナＩＧＢＴとして構成するものとしたが、図
５に例示する絶縁ゲート型半導体装置２０Ｂのようにト
レンチＩＧＢＴとして構成するものとしてもよい。な
お、図５に例示する絶縁ゲート型半導体装置２０Ｂの構
成のうち図１に例示する絶縁ゲート型半導体装置２０の
構成と同一の構成については同一の符号を付した。以下
に変形例の絶縁ゲート型半導体装置２０Ｂの構成と動作
について簡単に説明する。
は、プレーナＩＧＢＴとして構成するものとしたが、図
５に例示する絶縁ゲート型半導体装置２０Ｂのようにト
レンチＩＧＢＴとして構成するものとしてもよい。な
お、図５に例示する絶縁ゲート型半導体装置２０Ｂの構
成のうち図１に例示する絶縁ゲート型半導体装置２０の
構成と同一の構成については同一の符号を付した。以下
に変形例の絶縁ゲート型半導体装置２０Ｂの構成と動作
について簡単に説明する。
【００２５】変形例の絶縁ゲート型半導体装置２０Ｂで
は、半導体基板２１の表面側から溝として形成されたト
レンチ２７の表面にゲート絶縁膜２８Ｂが形成されてお
り、ゲート電極３０Ｂに電圧が印加されることによりボ
ディ領域３２のゲート絶縁膜２８Ｂの表面近傍にチャネ
ルが形成されるようになっている。ボディ領域３２の所
定深さにボディコンタクト領域３６と接するように層状
に形成された高濃度領域３４Ｂは、ゲート絶縁膜２８Ｂ
と接しないよう、即ちチャネル領域に入り込まないよう
形成されている。なお、変形例の絶縁ゲート型半導体装
置２０Ｂでは、エミッタ領域は不純物濃度の異なる第１
エミッタ領域３８Ｂと第２エミッタ領域３９Ｂとにより
形成されている。
は、半導体基板２１の表面側から溝として形成されたト
レンチ２７の表面にゲート絶縁膜２８Ｂが形成されてお
り、ゲート電極３０Ｂに電圧が印加されることによりボ
ディ領域３２のゲート絶縁膜２８Ｂの表面近傍にチャネ
ルが形成されるようになっている。ボディ領域３２の所
定深さにボディコンタクト領域３６と接するように層状
に形成された高濃度領域３４Ｂは、ゲート絶縁膜２８Ｂ
と接しないよう、即ちチャネル領域に入り込まないよう
形成されている。なお、変形例の絶縁ゲート型半導体装
置２０Ｂでは、エミッタ領域は不純物濃度の異なる第１
エミッタ領域３８Ｂと第２エミッタ領域３９Ｂとにより
形成されている。
【００２６】この変形例の絶縁ゲート型半導体装置２０
Ｂでも、高濃度領域３４は、ボディコンタクト領域３６
と共にキャリアの移動を容易に行なわせてボディ領域３
２内に生じる抵抗分布を緩和し、エピタキシャル層２６
とボディ領域３２と第１エミッタ領域３８Ｂまたは第２
エミッタ領域３９Ｂとにより構成される寄生ＮＰＮトラ
ンジスタの作動を抑制すると共に高破壊耐量を確保して
いる。
Ｂでも、高濃度領域３４は、ボディコンタクト領域３６
と共にキャリアの移動を容易に行なわせてボディ領域３
２内に生じる抵抗分布を緩和し、エピタキシャル層２６
とボディ領域３２と第１エミッタ領域３８Ｂまたは第２
エミッタ領域３９Ｂとにより構成される寄生ＮＰＮトラ
ンジスタの作動を抑制すると共に高破壊耐量を確保して
いる。
【００２７】こうした変形例の絶縁ゲート型半導体装置
２０Ｂは、図６に例示するトレンチＩＧＢＴの製造工程
により製造される。図７および図８にトレンチＩＧＢＴ
の製造の様子を模式的に示す。なお、図７および図８で
は、エピタキシャル層２６の下層に位置するバッファ層
２４と基板２２は省略してある。
２０Ｂは、図６に例示するトレンチＩＧＢＴの製造工程
により製造される。図７および図８にトレンチＩＧＢＴ
の製造の様子を模式的に示す。なお、図７および図８で
は、エピタキシャル層２６の下層に位置するバッファ層
２４と基板２２は省略してある。
【００２８】変形例の絶縁ゲート型半導体装置２０Ｂと
してのトレンチＩＧＢＴの製造は、まず、プレーナＩＧ
ＢＴの製造と同様に、エピタキシャル層２６の表面にフ
ィールド酸化膜を形成すると共にフォトリソグラフ法を
用いて素子領域をパターニングし、素子領域のフィール
ド酸化膜をエッチング法を用いて除去した後にレジスト
を剥離する工程から始まる（工程Ｓ２００）。剥離した
素子領域にバッファ酸化膜６０を形成し（工程Ｓ２０
４、図７（ｂ））、ｐ型半導体を形成するための不純物
（例えばボロン）をイオン注入法を用いて注入し、熱処
理を施してボディ領域３２を形成する（工程Ｓ２０４，
図７（ｃ））。そして、ｎ型半導体を形成するための不
純物（例えばリン）をイオン注入法を用いてボディ領域
３２の表面の第１エミッタ領域３８Ｂとなる領域に注入
し、熱処理を施して第１エミッタ領域３８Ｂを形成する
（工程Ｓ２０６，図７（ｄ））。
してのトレンチＩＧＢＴの製造は、まず、プレーナＩＧ
ＢＴの製造と同様に、エピタキシャル層２６の表面にフ
ィールド酸化膜を形成すると共にフォトリソグラフ法を
用いて素子領域をパターニングし、素子領域のフィール
ド酸化膜をエッチング法を用いて除去した後にレジスト
を剥離する工程から始まる（工程Ｓ２００）。剥離した
素子領域にバッファ酸化膜６０を形成し（工程Ｓ２０
４、図７（ｂ））、ｐ型半導体を形成するための不純物
（例えばボロン）をイオン注入法を用いて注入し、熱処
理を施してボディ領域３２を形成する（工程Ｓ２０４，
図７（ｃ））。そして、ｎ型半導体を形成するための不
純物（例えばリン）をイオン注入法を用いてボディ領域
３２の表面の第１エミッタ領域３８Ｂとなる領域に注入
し、熱処理を施して第１エミッタ領域３８Ｂを形成する
（工程Ｓ２０６，図７（ｄ））。
【００２９】次に、ＣＶＤ法によりマスク酸化膜６２を
形成し（工程Ｓ２０８）、フォトリソグラフ法によりト
レンチゲート領域を形成すると共にドライエッチング法
によりトレンチ２７を形成する（工程Ｓ２１０，図７
（ｅ））。そしてトレンチ２７内壁にゲート絶縁膜を形
成した後、トレンチ２７内に多結晶シリコン膜を堆積さ
せてゲート電極３０Ｂを形成した後に、酸化熱処理によ
りキャッピング酸化膜６４を形成すると共にフォトリソ
グラフ法によりレジストマスク６６を形成する（工程Ｓ
２１２，図７（ｆ））。このレジストマスク６６は、高
濃度領域３４Ｂをゲート絶縁膜２８Ｂに接触しないよう
形成するために、トレンチ２７の幅より若干広く形成す
るのが好ましい。
形成し（工程Ｓ２０８）、フォトリソグラフ法によりト
レンチゲート領域を形成すると共にドライエッチング法
によりトレンチ２７を形成する（工程Ｓ２１０，図７
（ｅ））。そしてトレンチ２７内壁にゲート絶縁膜を形
成した後、トレンチ２７内に多結晶シリコン膜を堆積さ
せてゲート電極３０Ｂを形成した後に、酸化熱処理によ
りキャッピング酸化膜６４を形成すると共にフォトリソ
グラフ法によりレジストマスク６６を形成する（工程Ｓ
２１２，図７（ｆ））。このレジストマスク６６は、高
濃度領域３４Ｂをゲート絶縁膜２８Ｂに接触しないよう
形成するために、トレンチ２７の幅より若干広く形成す
るのが好ましい。
【００３０】そして、ｐ型半導体を形成するための不純
物を高加速電圧のイオン注入法を用いて高濃度領域３４
Ｂとなる領域に注入すると共に（工程Ｓ２１４，図８
（ａ））、ｎ型半導体を形成するための不純物をイオン
注入法を用いて第２エミッタ領域３９Ｂとなる領域に注
入し（工程Ｓ２１６，図８（ｂ））、熱処理を施して高
濃度領域３４Ｂと第２エミッタ領域３９Ｂとを形成する
（工程Ｓ２１８）。高加速電圧のイオン注入法では加速
電圧を調節することにより不純物が注入される深さを調
節することができることについては前述した。
物を高加速電圧のイオン注入法を用いて高濃度領域３４
Ｂとなる領域に注入すると共に（工程Ｓ２１４，図８
（ａ））、ｎ型半導体を形成するための不純物をイオン
注入法を用いて第２エミッタ領域３９Ｂとなる領域に注
入し（工程Ｓ２１６，図８（ｂ））、熱処理を施して高
濃度領域３４Ｂと第２エミッタ領域３９Ｂとを形成する
（工程Ｓ２１８）。高加速電圧のイオン注入法では加速
電圧を調節することにより不純物が注入される深さを調
節することができることについては前述した。
【００３１】続いて、半導体製造方法によりｐ型半導体
によるボディコンタクト領域３６を形成し（工程Ｓ２２
０，図８（ｃ））、層間絶縁膜６８を形成すると共に開
口し（工程Ｓ２２２，図８（ｄ））、エミッタ電極４０
を形成した後に（工程Ｓ２２４，図８（ｅ））、図示し
ない保護膜を形成すると共にコレクタ電極４２を形成し
て（工程Ｓ２２６）、トレンチＩＧＢＴを完成する。
によるボディコンタクト領域３６を形成し（工程Ｓ２２
０，図８（ｃ））、層間絶縁膜６８を形成すると共に開
口し（工程Ｓ２２２，図８（ｄ））、エミッタ電極４０
を形成した後に（工程Ｓ２２４，図８（ｅ））、図示し
ない保護膜を形成すると共にコレクタ電極４２を形成し
て（工程Ｓ２２６）、トレンチＩＧＢＴを完成する。
【００３２】以上説明した変形例の絶縁ゲート型半導体
装置２０Ｂによれば、オン電圧を低減すると共に高破壊
耐量を確保することができる。また、変形例の絶縁ゲー
ト型半導体装置２０Ｂの製造方法によれば、オン電圧が
低く高破壊耐量のトレンチゲート型の半導体装置を製造
することができる。
装置２０Ｂによれば、オン電圧を低減すると共に高破壊
耐量を確保することができる。また、変形例の絶縁ゲー
ト型半導体装置２０Ｂの製造方法によれば、オン電圧が
低く高破壊耐量のトレンチゲート型の半導体装置を製造
することができる。
【００３３】変形例の絶縁ゲート型半導体装置２０Ｂで
は、ボディ領域３２におけるチャネル領域に高濃度領域
３４Ｂが形成されないようにしたが、チャネル領域にも
高濃度領域を形成するものとしても差し支えない。この
場合、半導体装置のオン電圧は若干高くなる。
は、ボディ領域３２におけるチャネル領域に高濃度領域
３４Ｂが形成されないようにしたが、チャネル領域にも
高濃度領域を形成するものとしても差し支えない。この
場合、半導体装置のオン電圧は若干高くなる。
【００３４】実施例の絶縁ゲート型半導体装置２０や変
形例の絶縁ゲート型半導体装置２０Ｂでは、絶縁ゲート
型半導体装置としてＩＧＢＴを用いたが、絶縁ゲートに
電圧を印加してボディ領域にチャネルを形成するタイプ
の半導体装置、例えばＭＯＳトランジスタやＭＣＴ等の
ＭＯＳ構造を有する半導体装置など、如何なる半導体装
置に適用するものとしてもよい。
形例の絶縁ゲート型半導体装置２０Ｂでは、絶縁ゲート
型半導体装置としてＩＧＢＴを用いたが、絶縁ゲートに
電圧を印加してボディ領域にチャネルを形成するタイプ
の半導体装置、例えばＭＯＳトランジスタやＭＣＴ等の
ＭＯＳ構造を有する半導体装置など、如何なる半導体装
置に適用するものとしてもよい。
【００３５】以上、本発明の実施の形態について実施例
を用いて説明したが、本発明はこうした実施例に何等限
定されるものではなく、本発明の要旨を逸脱しない範囲
内において、種々なる形態で実施し得ることは勿論であ
る。
を用いて説明したが、本発明はこうした実施例に何等限
定されるものではなく、本発明の要旨を逸脱しない範囲
内において、種々なる形態で実施し得ることは勿論であ
る。
【図１】 本発明の一実施例である絶縁ゲート型半導体
装置２０の構成の概略を示す構成図である。
装置２０の構成の概略を示す構成図である。
【図２】 絶縁ゲート型半導体装置２０としてのプレー
ナＩＧＢＴの製造工程の一例を示す工程図である。
ナＩＧＢＴの製造工程の一例を示す工程図である。
【図３】 プレーナＩＧＢＴの製造の様子の前半部分を
模式的に示す説明図である。
模式的に示す説明図である。
【図４】 プレーナＩＧＢＴの製造の様子の後半部分を
模式的に示す説明図である。
模式的に示す説明図である。
【図５】 変形例の絶縁ゲート型半導体装置２０Ｂの構
成の概略を示す構成図である。
成の概略を示す構成図である。
【図６】 変形例の絶縁ゲート型半導体装置２０Ｂとし
てのトレンチＩＧＢＴの製造工程の一例を示す工程図で
ある。
てのトレンチＩＧＢＴの製造工程の一例を示す工程図で
ある。
【図７】 トレンチＩＧＢＴの製造の様子の前半部分を
模式的に示す説明図である。
模式的に示す説明図である。
【図８】 トレンチＩＧＢＴの製造の様子の後半部分を
模式的に示す説明図である。
模式的に示す説明図である。
２０，２０Ｂ 絶縁ゲート型半導体装置、２１ 半導体
基板、２２ 基板、２４ バッファ層、２６ エピタキ
シャル層、２７ トレンチ、２８，２８Ｂ ゲート絶縁
膜、３０，３０Ｂ ゲート電極、３２ ボディ領域、３
４，３４Ｂ 高濃度領域、３６ ボディコンタクト領
域、３８ エミッタ領域、３８Ｂ 第１エミッタ領域、
３９Ｂ 第２エミッタ領域、４０ エミッタ電極、４２
コレクタ電極、５０ フィールド酸化膜、５２ 多結
晶シリコン膜、５４ 層間絶縁膜、６０ バッファ酸化
膜、６２ マスク酸化膜、６４ キャッピング酸化膜、
６６レジストマスク、６８ 層間絶縁膜。
基板、２２ 基板、２４ バッファ層、２６ エピタキ
シャル層、２７ トレンチ、２８，２８Ｂ ゲート絶縁
膜、３０，３０Ｂ ゲート電極、３２ ボディ領域、３
４，３４Ｂ 高濃度領域、３６ ボディコンタクト領
域、３８ エミッタ領域、３８Ｂ 第１エミッタ領域、
３９Ｂ 第２エミッタ領域、４０ エミッタ電極、４２
コレクタ電極、５０ フィールド酸化膜、５２ 多結
晶シリコン膜、５４ 層間絶縁膜、６０ バッファ酸化
膜、６２ マスク酸化膜、６４ キャッピング酸化膜、
６６レジストマスク、６８ 層間絶縁膜。
Claims (8)
- 【請求項１】 絶縁ゲートを備える絶縁ゲート型半導体
装置であって、 前記絶縁ゲートに接して形成された二つの一導電型の半
導体領域と、 他導電型の半導体により前記二つの一導電型の半導体領
域間に前記絶縁ゲートに接して形成され、該絶縁ゲート
への電圧の印加に伴って該二つの一導電型の半導体領域
間にチャネルを形成するボディ領域と、 該ボディ領域より不純物濃度が高い他導電型の半導体に
より該ボディ領域内の所定深さの位置に層状に形成され
た高濃度領域とを備える絶縁ゲート型半導体装置。 - 【請求項２】 前記ボディ領域より不純物濃度が高い他
導電型の半導体により前記高濃度領域の近傍または該高
濃度領域に接して形成されたボディコンタクト領域を備
える請求項１記載の絶縁ゲート型半導体装置。 - 【請求項３】 前記絶縁ゲートは、半導体基板の表面に
平行に形成された平面ゲートである請求項１または２記
載の絶縁ゲート型半導体装置。 - 【請求項４】 前記絶縁ゲートは、半導体基板に溝とし
て形成されたトレンチゲートである請求項１または２記
載の絶縁ゲート型半導体装置。 - 【請求項５】 前記高度濃度領域は、前記絶縁ゲートと
離間して形成されてなる請求項４記載の絶縁ゲート型半
導体装置。 - 【請求項６】 絶縁ゲートを備える絶縁ゲート型半導体
装置の製造方法であって、 一導電型の第１の半導体領域に接して形成されたゲート
酸化膜の下部に該第１の半導体領域と該ゲート酸化膜と
の接触を確保しながら該ゲート酸化膜の下部に他導電型
の半導体によるボディ領域を形成するボディ領域形成工
程と、 該形成されたボディ領域に該ボディ領域を挟んで前記第
１の半導体領域と対峙すると共に前記絶縁ゲートに接す
るよう一導電型の第２の半導体領域を形成する第２半導
体領域形成工程と、 前記ボディ領域の所定深さの位置に該ボディ領域より不
純物濃度が高い他導電型の半導体による層状の高濃度領
域を形成する高濃度領域形成工程とを備える絶縁ゲート
型半導体装置の製造方法。 - 【請求項７】 絶縁ゲートを備える絶縁ゲート型半導体
装置の製造方法であって、 一導電型の第１の半導体領域の表面に他導電型の半導体
によるボディ領域を形成するボディ領域形成工程と、 該形成されたボディ領域の表面に一導電型の第２の半導
体領域を形成する第２半導体領域形成工程と、 該形成された第２の半導体領域と前記ボディ領域とを貫
通して前記第１の半導体領域に至るトレンチゲートを形
成するトレンチゲート形成工程と、 前記ボディ領域の所定深さの位置に該ボディ領域より不
純物濃度が高い他導電型の半導体による層状の高濃度領
域を形成する高濃度領域形成工程とを備える絶縁ゲート
型半導体装置の製造方法。 - 【請求項８】 前記高濃度領域形成工程は、他導電型の
不純物を高加速電圧でイオン注入する方法により前記高
濃度領域を形成する工程である請求項６または７記載の
絶縁ゲート型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31832999A JP2001135817A (ja) | 1999-11-09 | 1999-11-09 | 絶縁ゲート型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31832999A JP2001135817A (ja) | 1999-11-09 | 1999-11-09 | 絶縁ゲート型半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001135817A true JP2001135817A (ja) | 2001-05-18 |
Family
ID=18097968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31832999A Pending JP2001135817A (ja) | 1999-11-09 | 1999-11-09 | 絶縁ゲート型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001135817A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005210047A (ja) * | 2003-12-24 | 2005-08-04 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| JPWO2004036655A1 (ja) * | 2002-10-18 | 2006-03-16 | 独立行政法人産業技術総合研究所 | 炭化ケイ素半導体装置及びその製造方法 |
| JP2007059805A (ja) * | 2005-08-26 | 2007-03-08 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP2010027719A (ja) * | 2008-07-16 | 2010-02-04 | Toshiba Corp | 電力用半導体装置 |
| WO2012164817A1 (ja) * | 2011-05-30 | 2012-12-06 | パナソニック株式会社 | 半導体素子およびその製造方法 |
| JP2014060336A (ja) * | 2012-09-19 | 2014-04-03 | Toshiba Corp | 半導体装置 |
| US9082812B2 (en) | 2011-03-16 | 2015-07-14 | Fuji Electric Co., Ltd. | Semiconductor device including a counter layer, for power conversion and method of manufacturing the same |
| WO2018016208A1 (ja) * | 2016-07-19 | 2018-01-25 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60202967A (ja) * | 1984-02-22 | 1985-10-14 | ゼネラル・エレクトリック・カンパニイ | 縦型ｍｏｓｆｅｔ装置の製造方法 |
| JPS63122277A (ja) * | 1986-11-12 | 1988-05-26 | Fuji Electric Co Ltd | 縦型ｍｏｓｆｅｔ |
| JPH01300569A (ja) * | 1988-05-27 | 1989-12-05 | Mitsubishi Electric Corp | 半導体装置 |
| JPH03214740A (ja) * | 1990-01-19 | 1991-09-19 | Nec Corp | 縦型ｍｏｓ電界効果トランジスタの製造方法 |
| JPH05259443A (ja) * | 1992-01-16 | 1993-10-08 | Fuji Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JPH05283704A (ja) * | 1992-04-04 | 1993-10-29 | Rohm Co Ltd | 半導体装置およびその製法 |
| JPH0936359A (ja) * | 1995-07-20 | 1997-02-07 | Fuji Electric Co Ltd | 炭化けい素縦型ｆｅｔ |
-
1999
- 1999-11-09 JP JP31832999A patent/JP2001135817A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60202967A (ja) * | 1984-02-22 | 1985-10-14 | ゼネラル・エレクトリック・カンパニイ | 縦型ｍｏｓｆｅｔ装置の製造方法 |
| JPS63122277A (ja) * | 1986-11-12 | 1988-05-26 | Fuji Electric Co Ltd | 縦型ｍｏｓｆｅｔ |
| JPH01300569A (ja) * | 1988-05-27 | 1989-12-05 | Mitsubishi Electric Corp | 半導体装置 |
| JPH03214740A (ja) * | 1990-01-19 | 1991-09-19 | Nec Corp | 縦型ｍｏｓ電界効果トランジスタの製造方法 |
| JPH05259443A (ja) * | 1992-01-16 | 1993-10-08 | Fuji Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JPH05283704A (ja) * | 1992-04-04 | 1993-10-29 | Rohm Co Ltd | 半導体装置およびその製法 |
| JPH0936359A (ja) * | 1995-07-20 | 1997-02-07 | Fuji Electric Co Ltd | 炭化けい素縦型ｆｅｔ |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004036655A1 (ja) * | 2002-10-18 | 2006-03-16 | 独立行政法人産業技術総合研究所 | 炭化ケイ素半導体装置及びその製造方法 |
| JP2005210047A (ja) * | 2003-12-24 | 2005-08-04 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| JP4723816B2 (ja) * | 2003-12-24 | 2011-07-13 | 株式会社豊田中央研究所 | 半導体装置 |
| US8314460B2 (en) | 2005-08-26 | 2012-11-20 | Renesas Electronics Corporation | Vertical power MOSFET semiconductor apparatus having separate base regions and manufacturing method thereof |
| JP2007059805A (ja) * | 2005-08-26 | 2007-03-08 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US8222690B2 (en) | 2005-08-26 | 2012-07-17 | Renesas Electronics Corporation | Vertical power MOSFET semiconductor apparatus having separate base regions and manufacturing method thereof |
| JP2010027719A (ja) * | 2008-07-16 | 2010-02-04 | Toshiba Corp | 電力用半導体装置 |
| US9082812B2 (en) | 2011-03-16 | 2015-07-14 | Fuji Electric Co., Ltd. | Semiconductor device including a counter layer, for power conversion and method of manufacturing the same |
| US9461140B2 (en) | 2011-03-16 | 2016-10-04 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method including a counter layer for power conversion |
| WO2012164817A1 (ja) * | 2011-05-30 | 2012-12-06 | パナソニック株式会社 | 半導体素子およびその製造方法 |
| US8772788B2 (en) | 2011-05-30 | 2014-07-08 | Panasonic Corporation | Semiconductor element and method of manufacturing thereof |
| JP2014060336A (ja) * | 2012-09-19 | 2014-04-03 | Toshiba Corp | 半導体装置 |
| WO2018016208A1 (ja) * | 2016-07-19 | 2018-01-25 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JPWO2018016208A1 (ja) * | 2016-07-19 | 2018-12-06 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| CN109478513A (zh) * | 2016-07-19 | 2019-03-15 | 三菱电机株式会社 | 半导体装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050170587A1 (en) | Power MOSFET semiconductor device and method of manufacturing the same | |
| US20020125542A1 (en) | Semiconductor device having insulated gate bipolar transistor with dielectric isolation structure and method of manufacturing the same | |
| JP4490094B2 (ja) | トレンチ金属酸化膜半導体電界効果トランジスタ素子の製造方法 | |
| JP2004064063A (ja) | 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法 | |
| JPH053751B2 (ja) | ||
| JP5767869B2 (ja) | 半導体装置の製造方法 | |
| US20060211197A1 (en) | Mos transistor and method of manufacturing the same | |
| US20040217417A1 (en) | High voltage device and method for fabricating the same | |
| US7372088B2 (en) | Vertical gate semiconductor device and method for fabricating the same | |
| JP2001135817A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JP3517514B2 (ja) | 半導体装置 | |
| US10153274B2 (en) | Semiconductor device | |
| JP2001024184A (ja) | 絶縁ゲートトランジスタおよびその製造方法 | |
| JPH1074945A (ja) | 半導体装置及びその製造方法 | |
| JP2004022769A (ja) | 横型高耐圧半導体装置 | |
| JP2003273354A (ja) | 半導体装置およびその製造方法 | |
| JP5520024B2 (ja) | 半導体装置、及びその製造方法 | |
| US6451645B1 (en) | Method for manufacturing semiconductor device with power semiconductor element and diode | |
| JP3999225B2 (ja) | 半導体装置およびその製造方法 | |
| JP2834058B2 (ja) | 半導体装置の製造方法 | |
| JP7443853B2 (ja) | 炭化珪素半導体装置 | |
| JP2003046082A (ja) | 半導体装置及びその製造方法 | |
| JP5055722B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2001053276A (ja) | 増加したソース接触面積を有する立て形半導体装置の形成方法 | |
| JP2003051598A (ja) | 高周波パワーｍｏｓｆｅｔ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060616 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |