JP2001117533A - マトリクス型画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 異なった信号フォーマットの複数の画像も複
合画面表示することができるマトリクス型画像表示装置
を提供する。 【解決手段】 パネル１７０は、行電極が左右の略中央
部で分断されて２つのブロック１７０ａ，１７０ｂに分
割されている。ブロック１７０ａ，１７０ｂそれぞれに
対し、Ｓ／Ｐ変換回路１４ａ，１４ｂとパルス幅変調器
／ドライバ１５ａ，１５ｂと走査ドライバ１６ａ，１６
ｂよりなる駆動回路と、この駆動回路によって表示すべ
き映像信号を処理するデコーダ１１ａ，１１ｂ〜制御回
路１３ａ，１３ｂよりなる映像信号処理回路を設けてい
る。水平垂直圧縮伸長回路１８ａ，１８ｂを有すること
により、パネル１７０の画素に合わせて映像信号を圧縮
伸長する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、行電極及び列電極
を有し、行電極と列電極との交点を画素とした複数の画
素がマトリクス状に配置されたマトリクス型表示パネル
を備えたマトリクス型画像表示装置に係り、特に、プラ
ズマディスプレイ，液晶ディスプレイ，エレクトロルミ
ネッセンスディスプレイ，電界放出ディスプレイ等にお
いて、異なった信号フォーマットの複数の画像を複合画
面表示することができるマトリクス型画像表示装置に関
する。

【０００２】

【従来の技術】複合画面表示する画像表示装置の例とし
て、陰極線管（ＣＲＴ）を用いた場合の構成について、
図５を用いて説明する。図５において、水平圧縮回路１
には、主画面映像信号と、この主画面映像信号より分離
した同期信号（以下、入力同期信号）が入力される。水
平圧縮回路１は、主画面画像信号を水平方向に圧縮処理
して出力すると共に、入力同期信号に対して一定の位相
関係を保持した同期信号（以下、出力同期信号）を出力
する。圧縮処理された主画面画像信号は、マルチプレク
サ回路４の一方の入力端子に入力される。

【０００３】スキャンコンバータ回路２には、副画面映
像信号と、この副画面映像信号より分離した同期信号
（以下、入力同期信号）が入力される。スキャンコンバ
ータ回路２は、その入力同期信号を用いて副画面映像信
号を圧縮し、圧縮データを画像メモリ３に書き込む。そ
して、スキャンコンバータ回路２は、水平圧縮回路１か
らの出力同期信号を読み出し同期信号として画像メモリ
３より圧縮データを読み出す。これにより、スキャンコ
ンバータ回路２からは、主画面映像信号に位相同期した
副画面映像信号が出力される。同期変換された副画面画
像信号は、マルチプレクサ回路４のもう一方の入力端子
に入力される。

【０００４】マルチプレクサ回路４は、水平圧縮回路１
からの水平圧縮処理された主画面映像信号と、スキャン
コンバータ回路２からの同期変換された副画面画像信号
とを水平期間内で時分割して出力する。マルチプレクサ
回路４の出力はＣＲＴ５に入力される。偏向回路６に
は、水平圧縮回路１からの出力同期信号が入力され、偏
向回路６はＣＲＴ５をドライブする。これにより、ＣＲ
Ｔ５には、主画面映像信号による画像と副画面画像信号
による画像とが複合画面表示される。なお、図５におい
て、主画面映像信号や副画面画像信号はコンポーネント
信号またはＲ，Ｇ，Ｂ信号であり、ここでは信号を１系
統として図示している。

【０００５】ここで、水平圧縮回路１の具体的構成につ
いて、図６を用いて説明する。図６において、主画面映
像信号は、水平プリフィルタ１ａ及び水平圧縮補間フィ
ルタ１ｂによって水平方向に所定のサイズに圧縮され、
その圧縮データはラインメモリ１ｃに書き込まれて順次
読み出される。水平プリフィルタ１ａは、圧縮に伴って
発生する折り返しノイズを軽減するためのものである。

【０００６】このとき、水平圧縮補間フィルタ１ｂによ
る水平圧縮補間処理及びラインメモリ１ｃの書き込み制
御は、主画面映像信号より同期分離された入力同期信号
に基づいて水平圧縮制御回路１ｄによって制御される。
また、ラインメモリ１ｃの読み出し制御は、入力同期信
号に基づいて読み出し制御回路１ｅによって制御され
る。読み出し制御回路１ｅからは、入力同期信号に対し
て一定の位相を保ち周波数が一致した出力同期信号が外
部に出力される。なお、入力同期信号及び出力同期信号
はそれぞれ水平，垂直同期信号からなる。

【０００７】次に、スキャンコンバータ回路２の具体的
構成について、図７を用いて説明する。図７において、
副画面映像信号は、水平垂直プリフィルタ２ａ及び水平
垂直圧縮補間フィルタ２ｂによって水平垂直方向に所定
のサイズに圧縮され、その圧縮データは画像メモリ３に
書き込まれて順次読み出される。水平垂直プリフィルタ
２ａは、圧縮に伴って発生する折り返しノイズを軽減す
るためのものである。水平垂直プリフィルタ２ａ及び水
平垂直圧縮補間フィルタ２ｂはそれぞれラインメモリを
内蔵しており、垂直方向の圧縮処理を行うようになされ
ている。なお、垂直方向の圧縮処理は、副画面映像信号
のライン数を主画面映像信号のライン数に合わせて、同
じ大きさの主画面と副画面とを並べて表示するために必
要となる。従って、副画面映像信号のライン数が主画面
映像信号のライン数と同一であれば、垂直方向の圧縮処
理を行う必要はない。

【０００８】このとき、水平垂直圧縮補間フィルタ２ｂ
及び画像メモリ３の書き込み制御は、副画面映像信号よ
り同期分離された入力同期信号に基づいて水平垂直圧縮
制御回路２ｃによって制御される。また、画像メモリ３
の読み出し制御は、水平圧縮回路１からの出力同期信号
である読み出し同期信号に基づいて読み出し制御回路２
ｅによって制御される。

【０００９】図８はＣＲＴ５に表示される複合画面の表
示例を示す。ここで、ＣＲＴ５として、アスペクト比が
１６：９のワイド型ＣＲＴを用いた場合を示しており、
図中左側の画面が主画面映像信号によるもの、図中右側
の画面が副画面映像信号によるものである。主画面映像
信号は、水平周波数，垂直周波数（フィールド周波数）
がそれぞれ１５．７５ｋＨｚ，６０Ｈｚであり、水平圧
縮回路１によって水平方向を５０パーセント強に圧縮
し、偏向回路６による偏向的手段によって垂直方向のラ
イン数を４８０本に圧縮している。また、副画面映像信
号も主画面映像信号に同期して水平，垂直周波数がそれ
ぞれ１５．７５ｋＨｚ，６０Ｈｚであり、スキャンコン
バータ回路２によって水平方向を５０パーセント弱に圧
縮し、垂直方向のライン数を４００本に圧縮している。

【００１０】

【発明が解決しようとする課題】以上説明した従来の画
像表示装置においては、次のような問題点を有してい
る。まず、ＮＴＳＣ画像信号とＶＧＡ（Video Graphics
Array：３１．５ｋＨｚ）等のパーソナルコンピュータ
画像信号（以下、パソコン画像信号と称す）との複合画
面表示ができない。ＮＴＳＣ画像信号の水平周波数が１
５．７５ｋＨｚであるのに対し、ＶＧＡ等のパソコン画
像信号の水平周波数はその２倍もしくはそれ以上の３０
〜４０ｋＨｚである。従って、水平圧縮回路１にパソコ
ン画像信号を入力し、スキャンコンバータ回路２にＮＴ
ＳＣ画像信号を入力したり、逆に、水平圧縮回路１にＮ
ＴＳＣ画像信号を入力し、スキャンコンバータ回路２に
パソコン画像信号を入力することはできない。これは、
以下の理由による。

【００１１】スキャンコンバータ回路２は、入力された
映像信号を特定のフォーマット、上記の例ではＮＴＳＣ
画像信号フォーマットに変換している。主画面映像信号
としてパソコン画像信号を入力すると、その出力は水平
周波数が３１．５ｋＨｚであるので、出力が１５．７５
ｋＨｚ近傍で動作するスキャンコンバータ回路２を位相
同期させることができない。即ち、図５の構成では、ス
キャンコンバータ回路２の出力側がＮＴＳＣ画像信号の
水平周波数近傍にのみ位相同期するため、主画面映像信
号と副画面映像信号共にＮＴＳＣ画像信号であることが
条件となる。このように、図５の構成では、互いに異な
ったフォーマットの映像信号を複合画面表示できないと
いう問題点があった。

【００１２】さらに、主画面映像信号と副画面映像信号
とのフレームまたはフィールド周波数が異なる場合、図
５の構成では、フレーム（フィールド）周波数が互いに
一定の関係で接近しているか、または、同期していなけ
れば対応することができない。これは、フレーム（フィ
ールド）周波数が互いに一定の関係で接近しているか、
または、同期していなければ、画像メモリ３における映
像信号の書き込み及び読み出し動作で時間的な追い越し
／追い越され現象が発生することになるからである。

【００１３】この現象が発生する頻度は、主画面映像信
号と副画面映像信号との間のフレーム（フィールド）周
波数の差に関係する。副画面映像信号の周波数が高いと
フレーム（フィールド）の間引きが、逆に、副画面映像
信号の周波数が低いとフレーム（フィールド）の重複が
発生する。この現象は、特に動画のときに一連の動作の
流れが一瞬乱れるため、画質を劣化させる原因となって
いた。

【００１４】さらに、パソコン画像信号には種々のフォ
ーマットがあり、一定の方式変換では、画像メモリ３の
容量をフォーマットに従って可変しなければならない問
題点もあった。また、方式変換に必要とする最大の容量
の画像メモリ３を予め備えなければならないという問題
点もあった。

【００１５】以上の例では、ＣＲＴを用いた画像表示装
置の場合について説明したが、従来の複合画面表示の手
法をそのままマトリクス型画像表示装置に用いれば、上
記と全く同様の問題点を有することとなる。本発明はこ
のような問題点に鑑みなされたものであり、互いに異な
った画像を複合画面表示することができ、また、画質劣
化なく、大容量の画像メモリも必要なく、異なった信号
フォーマットの複数の画像も複合画面表示することがで
きるマトリクス型画像表示装置を提供することを目的と
する。

【００１６】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、行電極及び列電極を有
し、前記行電極と前記列電極との交点を画素とした複数
の画素がマトリクス状に配置されたマトリクス型表示パ
ネル（１７０〜１７２）を備えたマトリクス型画像表示
装置において、前記マトリクス型表示パネルとして、前
記行電極及び前記列電極の少なくとも一方を分断するこ
とにより複数のブロック（１７０ａ，１７０ｂ，１７１
ａ〜１７１ｄ，１７２ａ，１７２ｂ）に分割したパネル
を用い、前記複数のブロックそれぞれに対し、前記マト
リクス型表示パネルの各ブロックを駆動する駆動回路
（１４ａ〜１４ｄ，１５ａ〜１５ｄ，２０ａ，２０ｂ，
２１ａ，２１ｂ，２２ａ，２２ｂ）と、この駆動回路に
よって表示すべき映像信号を処理する映像信号処理回路
（１１ａ〜１３ａ，１１ｂ〜１３ｂ，Ａ〜Ｄ，Ａ′，
Ｂ′）とを設けて構成したことを特徴とするマトリクス
型画像表示装置を提供するものである。

【００１７】

【発明の実施の形態】以下、本発明のマトリクス型画像
表示装置について、添付図面を参照して説明する。図１
は本発明のマトリクス型画像表示装置の第１実施例を示
すブロック図、図２は本発明のマトリクス型画像表示装
置の第２実施例を示すブロック図、図３は本発明のマト
リクス型画像表示装置の第３実施例を示すブロック図、
図４はマトリクス型画像表示装置の基本的構成例を示す
ブロック図である。

【００１８】まず、図４を用いてマトリクス型画像表示
装置の基本的構成について説明する。ここでは、マトリ
クス型表示パネルとして線順次走査方式にて駆動する電
界放出ディスプレイパネルを用いた構成及び動作につい
て示す。図４中の電界放出ディスプレイパネル１７（以
下、パネル１７）は、行電極及び列電極を有し、行電極
と列電極との交点を画素とした複数の画素がｍ行×ｎ列
のマトリクス状に配設されている。即ち、表示画面には
ｎドットの表示ラインがｍ本含まれ、この画素配列に対
応して、各行の表示ライン毎にｍ本の行電極を、各列毎
にｎ本の列電極を設けた構成である。

【００１９】図４において、デコーダ１１にはコンポジ
ット映像信号が入力され、デコーダ１１は、３原色の輝
度信号（Ｒ，Ｇ，Ｂ）及び水平，垂直同期信号を分離し
て出力する。Ｒ，Ｇ，Ｂ信号はパラレル／シリアル（Ｐ
／Ｓ）変換回路１２に入力され、水平，垂直同期信号は
制御回路１３に入力される。

【００２０】制御回路１３は、水平，垂直同期信号に同
期した各種のタイミング信号を発生し、後述する列電極
駆動回路や行電極駆動回路等の回路各部に供給する。制
御回路１３は、垂直同期信号で初期化され、水平同期信
号を計数することによって垂直アドレスを発生する垂直
アドレス発生回路と、水平同期信号に位相同期したドッ
トクロックを発生するドットクロック発生回路と、水平
同期信号で初期化され、ドットクロックを計数すること
によって水平アドレスを発生する水平アドレス発生回路
とを備える。

【００２１】Ｐ／Ｓ変換回路１２は、パネル１７の各画
素（蛍光体）の並びに対応した順番に並んだシリアル信
号を生成して、シリアル／パラレル（Ｓ／Ｐ）変換回路
１４に入力する。Ｓ／Ｐ変換回路１４は、入力されたシ
リアル信号をパネル１７における１行毎のパラレル信号
に変換して、パルス幅変調器（ＰＷＭ）／ドライバ１５
に入力する。ＰＷＭ／ドライバ１５は、Ｒ，Ｇ，Ｂ信号
の輝度に応じたパルス幅を有するドライブパルスを生成
し、パネル１７の列電極に供給する。これによって、パ
ネル１７は列方向に駆動される。Ｓ／Ｐ変換回路１４及
びＰＷＭ／ドライバ１５は、パネル１７の列電極駆動回
路である。

【００２２】走査ドライバ１６は、制御回路１３からの
水平，垂直アドレスに基づいて、パネル１７を線順次走
査するための走査パルスを発生し、パネル１７の行電極
に供給する。これによって、パネル１７は行方向に駆動
される。走査ドライバ１６は、パネル１７の行電極駆動
回路である。

【００２３】以上により、パネル１７に対し、走査ドラ
イバ１６が選択的に走査パルスを供給した行で、ＰＷＭ
／ドライバ１５よりドライブパルスが供給された画素の
みがドライブパルスのパルス幅に応じた期間だけ電子を
放出し、蛍光体が発光する。走査ドライバ１６が走査パ
ルスを供給する行を順次移動させることにより、パネル
１７が行方向に順次走査され、パネル１７上に２次元画
像が形成されることとなる。なお、ＰＷＭ／ドライバ１
５によるパルス幅変調の代わりに電圧変調を用いた場合
には、ドライブパルスは映像信号の輝度に応じた電圧値
となる。

【００２４】次に、本発明となるマトリクス型画像表示
装置の第１〜第３実施例について順に説明する。

【００２５】＜第１実施例＞まず、第１実施例で用いる
パネルの構成について説明する。図１において、パネル
１７０は、行電極が左右の略中央部で分断されることに
より、左右方向に２つのブロックに分割されており、左
側のブロック１７０ａと右側のブロック１７０ｂとが一
体となって１つのパネル１７０を形成している。そし
て、後述するように、左右のブロック１７０ａ，１７０
ｂ毎に行電極駆動回路及び列電極駆動回路を備えること
に特徴がある。さらに、ブロック１７０ａを主画面用と
し、ブロック１７０ｂを副画面用とすれば、主画面用と
副画面用のブロック１７０ａ，１７０ｂそれぞれに主画
面映像信号用の映像信号処理回路と副画面映像信号用の
映像信号処理回路を独立して設けていることに特徴があ
る。これにより、左右のブロック１７０ａ，１７０ｂは
それぞれ独立して画像が表示されることとなる。

【００２６】図１において、デコーダ１１ａには主画面
映像信号であるコンポジット映像信号が入力され、デコ
ーダ１１ａは、３原色の輝度信号（Ｒ，Ｇ，Ｂ）及び水
平，垂直同期信号を分離して出力する。Ｒ，Ｇ，Ｂ信号
は水平垂直圧縮伸長回路１８ａに入力される。水平垂直
圧縮伸長回路１８ａは、主画面用のブロック１７０ａの
画素数に合わせて、入力されたＲ，Ｇ，Ｂ信号を水平方
向もしくは垂直方向に圧縮もしくは伸長する。水平垂直
圧縮伸長回路１８ａの出力はＰ／Ｓ変換回路１２ａ及び
選択回路１９に入力される。

【００２７】デコーダ１１ａ，水平垂直圧縮伸長回路１
８ａ，Ｐ／Ｓ変換回路１２ａ，制御回路１３ａは、主画
面映像信号を処理する映像信号処理回路である。Ｓ／Ｐ
変換回路１４ａ及びＰＷＭ／ドライバ１５ａは主画面用
のブロック１７０ａを駆動する列電極駆動回路であり、
走査ドライバ１６ａは主画面用のブロック１７０ａを駆
動する行電極駆動回路である。Ｐ／Ｓ変換回路１２ａ，
制御回路１３ａ，Ｓ／Ｐ変換回路１４ａ，ＰＷＭ／ドラ
イバ１５ａ，走査ドライバ１６ａの動作は図４と同様で
あるので、その説明を省略する。選択回路１９の動作は
後述する。

【００２８】一方、デコーダ１１ｂには副画面映像信号
であるコンポジット映像信号が入力され、デコーダ１１
ｂは、３原色の輝度信号（Ｒ，Ｇ，Ｂ）及び水平，垂直
同期信号を分離して出力する。Ｒ，Ｇ，Ｂ信号は水平垂
直圧縮伸長回路１８ｂに入力される。水平垂直圧縮伸長
回路１８ｂは、副画面用のブロック１７０ｂの画素数に
合わせて、入力されたＲ，Ｇ，Ｂ信号を水平方向もしく
は垂直方向に圧縮もしくは伸長する。水平垂直圧縮伸長
回路１８ｂの出力は選択回路１９を介してＰ／Ｓ変換回
路１２ｂに入力される。

【００２９】デコーダ１１ｂ，水平垂直圧縮伸長回路１
８ｂ，Ｐ／Ｓ変換回路１２ｂ，制御回路１３ｂは、副画
面映像信号を処理する映像信号処理回路である。Ｓ／Ｐ
変換回路１４ｂ及びＰＷＭ／ドライバ１５ｂは副画面用
のブロック１７０ｂを駆動する列電極駆動回路であり、
走査ドライバ１６ｂは副画面用のブロック１７０ｂを駆
動する行電極駆動回路である。Ｐ／Ｓ変換回路１２ｂ，
制御回路１３ｂ，Ｓ／Ｐ変換回路１４ｂ，ＰＷＭ／ドラ
イバ１５ｂ，走査ドライバ１６ｂの動作は図４と同様で
あるので、その説明を省略する。

【００３０】以上の構成において、パネル１７０に主画
面映像信号と副画面映像信号との複合画面を表示するに
は、選択回路１９は、水平垂直圧縮伸長回路１８ｂの出
力を選択してＰ／Ｓ変換回路１２ｂに供給する。この場
合、左側のブロック１７０ａには主画面映像信号が表示
され、右側のブロック１７０ｂには副画面映像信号が表
示されることになる。主画面映像信号用の映像信号処理
回路と副画面映像信号用の映像信号処理回路とが入力段
より独立しているので、複合画面表示する際の同期変換
処理が全く不要である。従って、主画面映像信号と副画
面映像信号とのフォーマットがＮＴＳＣ画像信号とパソ
コン画像信号の如く異なっていても、水平周波数やフレ
ーム（フィールド）周波数が異なっていても、画質劣化
なく複合画面を表示することができる。また、同期変換
処理のための画像メモリも不要である。

【００３１】さらに、以上の構成においては、単一画面
を表示することもできる。パネル１７０に主画面映像信
号を単一画面として表示するには、選択回路１９は、水
平垂直圧縮伸長回路１８ａの出力を選択してＰ／Ｓ変換
回路１２ｂに供給すればよい。水平垂直圧縮伸長回路１
８ａにおいてパネル１７０全体の画素数に合わせて、入
力されたＲ，Ｇ，Ｂ信号を水平方向もしくは垂直方向に
圧縮もしくは伸長する。そして、ブロック１７０ａに表
示すべき部分の信号はそのままＰ／Ｓ変換回路１２ａに
入力し、ブロック１７０ｂに表示すべき部分の信号は選
択回路１９を介してＰ／Ｓ変換回路１２ｂに入力する。
これによって、単一画面も表示可能である。

【００３２】＜第２実施例＞図２に示す第２実施例で用
いるパネル１７１は、行電極が左右の略中央部で分断さ
れ、かつ、列電極も上下の略中央部で分断されており、
４つのブロックに分割されている。左上側のブロック１
７１ａと右上側のブロック１７１ｂと左下側のブロック
１７１ｃと右下側のブロック１７１ｄが一体となって１
つのパネル１７１を形成している。そして、４つのブロ
ック１７１ａ〜１７１ｄ毎に行電極駆動回路及び列電極
駆動回路を備え、４つのブロック１７１ａ〜１７１ｄそ
れぞれに主画面映像信号もしくは副画面映像信号用の映
像信号処理回路を独立して設けていることに特徴があ
る。これにより、４つのブロック１７１ａ〜１７１ｄは
それぞれ独立して画像が表示されることとなる。

【００３３】図２において、左上側のブロック１７１ａ
を駆動するＳ／Ｐ変換回路１４ａ及びＰＷＭ／ドライバ
１５ａよりなる列電極駆動回路と走査ドライバ１６ａよ
りなる行電極駆動回路に対して、デコーダ１１ａ，水平
垂直圧縮伸長回路１８ａ，Ｐ／Ｓ変換回路１２ａ，制御
回路１３ａよりなる主画面映像信号用の映像信号処理回
路Ａが接続されている。右上側のブロック１７１ｂを駆
動するＳ／Ｐ変換回路１４ｂ及びＰＷＭ／ドライバ１５
ｂよりなる列電極駆動回路と走査ドライバ１６ｂよりな
る行電極駆動回路に対して、第１の副画面映像信号用の
映像信号処理回路Ｂが接続されている。

【００３４】さらに、左下側のブロック１７１ｃを駆動
するＳ／Ｐ変換回路１４ｃ及びＰＷＭ／ドライバ１５ｃ
よりなる列電極駆動回路と走査ドライバ１６ｃよりなる
行電極駆動回路に対して、第２の副画面映像信号用の映
像信号処理回路Ｃが接続されている。右下側のパネル１
７１ｄを駆動するＳ／Ｐ変換回路１４ｄ及びＰＷＭ／ド
ライバ１５ｄよりなる列電極駆動回路と走査ドライバ１
６ｄよりなる行電極駆動回路に対して、第３の副画面映
像信号用の映像信号処理回路Ｄが接続されている。な
お、副画面映像信号用の映像信号処理回路Ｂ〜Ｄの構成
は、主画面映像信号用の映像信号処理回路Ａと同様であ
る。

【００３５】以上の第１実施例では、行電極を分割して
パネルを左右に２分割し、第２実施例では、行電極及び
列電極の双方を分割してパネルを４分割したが、列電極
を分割してパネルを上下に２分割してもよく、行電極及
び列電極の少なくとも一方をさらに多く分断して、パネ
ルをさらに多くの複数のブロックに分割してもよい。ま
た、分割したパネルのブロックそれぞれの大きさを互い
に異ならせてもよい。どのように分割するかは、主画面
映像信号と副画面映像信号とをどのように表示するかに
よって決定すればよく、分割数や分割の仕方は適宜設定
すればよい。さらに、各ブロック１７０ａ，１７０ｂ，
１７１ａ〜１７１ｄのいずれかにおいて、表示する映像
信号を固定するのであれば、水平垂直圧縮伸長回路は全
ての映像信号処理回路に設ける必要はない。

【００３６】＜第３実施例＞第１，第２実施例では、線
順次走査方式のパネルを用いた表示装置について説明し
たが、第３実施例は、プラズマディスプレイパネルのよ
うな面順次走査方式の表示装置の場合を示す。プラズマ
ディスプレイパネルの駆動方法はよく知られているの
で、ここでは説明な詳細を省略する。プラズマディスプ
レイパネルは、アドレス電極とＸ電極とＹ電極との３電
極構造になっており、列電極と一方の行電極でアドレス
駆動を行い、その後、行方向のＸ，Ｙ電極間に交流電圧
を印加し、維持放電を行って表示する。

【００３７】従来においては、プラズマディスプレイパ
ネルの左右にＸ，Ｙ電極を引き出していたのに対し、本
発明においては、図３に示すように、電極を略中央部で
切断して分割し、Ｘ，Ｙ電極共に左右に引き出す構造と
する。

【００３８】図３において、プラズマディスプレイパネ
ル１７２（以下、パネル１７２）は、行電極が左右の略
中央部で分断されることにより、左右方向に２つのブロ
ックに分割されており、左側のブロック１７２ａと右側
のブロック１７２ｂとが一体となって１つのパネル１７
２を形成している。左側のブロック１７２ａには、アド
レスドライバ２０ａが接続され、右側のブロック１７２
ｂには、アドレスドライバ２０ｂが接続されている。左
側のブロック１７２ａには、Ｘドライバ２１ａとＹドラ
イバ２２ａが電極の行方向に交互に接続され、右側のブ
ロック１７２ｂにも、Ｘドライバ２１ｂとＹドライバ２
２ｂが電極の行方向に交互に接続されている。そして、
左右のブロック１７２ａ，１７２ｂそれぞれに主画面映
像信号用の映像信号処理回路Ａ′と副画面映像信号用の
映像信号処理回路Ｂ′を独立して設けている。これによ
り、左右のブロック１７２ａ，１７２ｂはそれぞれ独立
して画像が表示されることとなる。

【００３９】ところで、第１，第３実施例のように、パ
ネル１７０，１７２の行電極だけを分割した場合には、
列電極駆動回路を左右方向に分割するだけであるので、
列電極駆動回路を構成する集積回路（ＩＣ）の数は従来
と実質的に同一であり、コストアップとならない。行電
極駆動回路は左右のブロック１７０ａ，１７０ｂ，１７
２ａ，１７２ｂで必要となるため、行電極駆動回路を構
成するＩＣの数は２倍となる。但し、行電極抵抗による
電圧降下を半分にすることができるという副次的効果を
奏する。

【００４０】

【発明の効果】以上詳細に説明したように、本発明のマ
トリクス型画像表示装置は、マトリクス型表示パネルと
して、行電極及び列電極の少なくとも一方を分断するこ
とにより複数のブロックに分割したパネルを用い、複数
のブロックそれぞれに対し、マトリクス型表示パネルの
各ブロックを駆動する駆動回路と、この駆動回路によっ
て表示すべき映像信号を処理する映像信号処理回路とを
設けて構成したので、複数のブロックで互いに異なった
画像を表示することができる。また、画質劣化なく、大
容量の画像メモリも必要なく、水平，垂直走査周波数が
互いに異なったり、インタレース信号とノンインターレ
ース信号のように、また、ＮＴＳＣ画像信号とパソコン
画像信号のように、異なった信号フォーマットの複数の
画像も複合画面表示することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すブロック図である。

【図２】本発明の第２実施例を示すブロック図である。

【図３】本発明の第３実施例を示すブロック図である。

【図４】マトリクス型画像表示装置の基本的構成例を示
すブロック図である。

【図５】陰極線管を用いて複合画面表示する画像表示装
置の構成例を示すブロック図である。

【図６】図５中の水平圧縮回路１の具体的構成を示すブ
ロック図である。

【図７】図５中のスキャンコンバータ回路２の具体的構
成を示すブロック図である。

【図８】複合画面の表示例を示す図である。

【符号の説明】

１１ａ，１１ｂ デコーダ １２ａ，１２ｂ パラレル／シリアル変換回路 １３ａ，１３ｂ 制御回路 １４ａ〜１４ｄ シリアル／パラレル変換回路（列駆動
回路） １５ａ〜１５ｄ パルス幅変調器／ドライバ（列駆動回
路） １６ａ〜１６ｄ 走査ドライバ（行駆動回路） １８ａ，１８ｂ 水平垂直圧縮伸長回路 １９ 選択回路 ２０ａ，２０ｂ アドレスドライバ ２１ａ，２１ｂ Ｘドライバ ２２ａ，２２ｂ Ｙドライバ １７０〜１７２ マトリクス型表示パネル １７０ａ，１７０ｂ，１７１ａ〜１７１ｄ，１７２ａ，
１７２ｂ ブロック Ａ〜Ｄ，Ａ′，Ｂ′ 映像信号処理回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】行電極及び列電極を有し、前記行電極と前
   記列電極との交点を画素とした複数の画素がマトリクス
   状に配置されたマトリクス型表示パネルを備えたマトリ
   クス型画像表示装置において、 前記マトリクス型表示パネルとして、前記行電極及び前
   記列電極の少なくとも一方を分断することにより複数の
   ブロックに分割したパネルを用い、 前記複数のブロックそれぞれに対し、前記マトリクス型
   表示パネルの各ブロックを駆動する駆動回路と、この駆
   動回路によって表示すべき映像信号を処理する映像信号
   処理回路とを設けて構成したことを特徴とするマトリク
   ス型画像表示装置。
2. 【請求項２】前記映像信号処理回路の少なくとも１つ
   に、前記映像信号を水平方向もしくは垂直方向に圧縮も
   しくは伸長する水平垂直圧縮伸長回路を設けて構成して
   ことを特徴とする請求項１記載のマトリクス型画像表示
   装置。