JP2001109729A - マルチプロセッサシステムにおける消費電力制御装置および方法 - Google Patents
マルチプロセッサシステムにおける消費電力制御装置および方法Info
- Publication number
- JP2001109729A JP2001109729A JP29023599A JP29023599A JP2001109729A JP 2001109729 A JP2001109729 A JP 2001109729A JP 29023599 A JP29023599 A JP 29023599A JP 29023599 A JP29023599 A JP 29023599A JP 2001109729 A JP2001109729 A JP 2001109729A
- Authority
- JP
- Japan
- Prior art keywords
- load
- processor
- cpu
- multiprocessor system
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5083—Techniques for rebalancing the load in a distributed system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 マルチプロセッサシステムにおいて、負荷の
監視のために生ずるプロセッサへの負荷の増大を無く
し、効率よくプロセッサの負荷に応じた消費電力の制御
を行うことを目的とする。 【解決手段】 二つのＣＰＵ１１−１〜１１−２を有す
るマルチプロセッサシステムにおいて、各ＣＰＵの負荷
を監視するプロセッサ負荷監視装置１２−１〜１２−２
を設け、各プロセッサ負荷監視装置は、割り込みを発生
させて負荷の低下または上昇を各ＣＰＵに通知する。そ
して、この通知によって、ＣＰＵ１１−１または１１−
２に加わる負荷が低下したと認識された場合は、該ＣＰ
Ｕを縮退し、該ＣＰＵへの電力の供給を停止する。一
方、ＣＰＵ１１−１または１１−２に加わる負荷が上昇
したと認識された場合は、既に縮退されているＣＰＵへ
の電力の供給を開始し、該ＣＰＵをマルチプロセッサシ
ステムへ追加する。
監視のために生ずるプロセッサへの負荷の増大を無く
し、効率よくプロセッサの負荷に応じた消費電力の制御
を行うことを目的とする。 【解決手段】 二つのＣＰＵ１１−１〜１１−２を有す
るマルチプロセッサシステムにおいて、各ＣＰＵの負荷
を監視するプロセッサ負荷監視装置１２−１〜１２−２
を設け、各プロセッサ負荷監視装置は、割り込みを発生
させて負荷の低下または上昇を各ＣＰＵに通知する。そ
して、この通知によって、ＣＰＵ１１−１または１１−
２に加わる負荷が低下したと認識された場合は、該ＣＰ
Ｕを縮退し、該ＣＰＵへの電力の供給を停止する。一
方、ＣＰＵ１１−１または１１−２に加わる負荷が上昇
したと認識された場合は、既に縮退されているＣＰＵへ
の電力の供給を開始し、該ＣＰＵをマルチプロセッサシ
ステムへ追加する。
Description
【０００１】
【発明の属する技術分野】この発明は、複数のプロセッ
サを備えるマルチプロセッサシステムに係り、特に、省
電力を実現するために用いて好適な消費電力制御装置お
よび方法に関する。
サを備えるマルチプロセッサシステムに係り、特に、省
電力を実現するために用いて好適な消費電力制御装置お
よび方法に関する。
【０００２】
【従来の技術】マルチプロセッサシステムは、複数のプ
ロセッサから構成されるために消費電力が大きくなる。
このマルチプロセッサシステムでは、プロセッサの負荷
が高い時に複数のプロセッサにて分散処理を行うが、負
荷の低い時には全てのプロセッサにて分散処理を行う必
要は無い。したがって、負荷の低い時に全てのプロセッ
サを動作させることは、消費電力の無駄となる。そのた
め、従来より、この消費電力の低減を図る技術として、
例えば特開平５−２５７９０７号公報に記載されたもの
が知られている。この技術は、二つのプロセッサとこの
プロセッサに供給するクロックの供給／遮断を制御する
回路などを具備してなるものである。そして、ソフトウ
ェアによって、プロセッサの負荷が監視され、負荷が軽
いと判断された場合には片方のプロセッサへのクロック
の供給が停止されて、消費電力の低減が成される。
ロセッサから構成されるために消費電力が大きくなる。
このマルチプロセッサシステムでは、プロセッサの負荷
が高い時に複数のプロセッサにて分散処理を行うが、負
荷の低い時には全てのプロセッサにて分散処理を行う必
要は無い。したがって、負荷の低い時に全てのプロセッ
サを動作させることは、消費電力の無駄となる。そのた
め、従来より、この消費電力の低減を図る技術として、
例えば特開平５−２５７９０７号公報に記載されたもの
が知られている。この技術は、二つのプロセッサとこの
プロセッサに供給するクロックの供給／遮断を制御する
回路などを具備してなるものである。そして、ソフトウ
ェアによって、プロセッサの負荷が監視され、負荷が軽
いと判断された場合には片方のプロセッサへのクロック
の供給が停止されて、消費電力の低減が成される。
【０００３】
【発明が解決しようとする課題】ところで、上述した従
来の技術では、ソフトウェアによってプロセッサの負荷
の監視を行っていた。しかしながら、この負荷の監視の
ために、プロセッサが行う新たな処理が生じて、プロセ
ッサの負荷が増大するという問題があった。本発明は、
このような事情を考慮してなされたもので、その目的は
負荷の監視のために生ずるプロセッサへの負荷の増大を
無くし、効率よくプロセッサの負荷に応じた消費電力の
制御を行うことにある。
来の技術では、ソフトウェアによってプロセッサの負荷
の監視を行っていた。しかしながら、この負荷の監視の
ために、プロセッサが行う新たな処理が生じて、プロセ
ッサの負荷が増大するという問題があった。本発明は、
このような事情を考慮してなされたもので、その目的は
負荷の監視のために生ずるプロセッサへの負荷の増大を
無くし、効率よくプロセッサの負荷に応じた消費電力の
制御を行うことにある。
【０００４】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項１記載の発明は、複数のプロセッサを有す
るマルチプロセッサシステムにおいて、前記プロセッサ
の負荷が低下または上昇するか否かの監視を行う負荷監
視手段と、前記負荷監視手段によって負荷の低下が検出
されると、該プロセッサを縮退して該プロセッサへの電
力の供給を停止し、一方、負荷の上昇が検出されると、
既に縮退されているプロセッサへ電力の供給を開始して
該プロセッサを前記マルチプロセッサシステムへ追加す
るプロセッサ縮退追加手段とを具備してなるものであ
る。
めに、請求項１記載の発明は、複数のプロセッサを有す
るマルチプロセッサシステムにおいて、前記プロセッサ
の負荷が低下または上昇するか否かの監視を行う負荷監
視手段と、前記負荷監視手段によって負荷の低下が検出
されると、該プロセッサを縮退して該プロセッサへの電
力の供給を停止し、一方、負荷の上昇が検出されると、
既に縮退されているプロセッサへ電力の供給を開始して
該プロセッサを前記マルチプロセッサシステムへ追加す
るプロセッサ縮退追加手段とを具備してなるものであ
る。
【０００５】請求項２記載の発明は、請求項１記載の発
明において、前記負荷監視手段は、第１の一定時間が経
過することによって前記プロセッサの負荷の低下を検出
する第１のタイマと、第２の一定時間が経過することに
よって前記プロセッサの負荷の上昇を検出する第２のタ
イマと、前記第１または第２のタイマによって負荷の低
下または上昇が検出されると、前記プロセッサへ割り込
みを発生する割り込み発生手段と、前記プロセッサに割
り当てる処理が有る場合には、前記第１のタイマへ前記
第１の一定時間の計測をやり直す設定を行い、一方、前
記プロセッサに割り当てる処理が無い場合には、前記第
２のタイマへ前記第２の一定時間の計測をやり直す設定
を行うタイマ制御手段とを具備することを特徴とする。
請求項３記載の発明は、複数のプロセッサを有するマル
チプロセッサシステムにおいて、前記プロセッサの負荷
が低下または上昇するか否かを検出して前記プロセッサ
へ割り込みを発生し、該割り込み要因が前記プロセッサ
の負荷の低下である場合には、該プロセッサを縮退して
該プロセッサへの電力の供給を停止する、一方、該割り
込み要因が前記プロセッサの負荷の上昇である場合に
は、既に縮退されているプロセッサへ電力の供給を開始
して該プロセッサを前記マルチプロセッサシステムへ追
加することを特徴とする。
明において、前記負荷監視手段は、第１の一定時間が経
過することによって前記プロセッサの負荷の低下を検出
する第１のタイマと、第２の一定時間が経過することに
よって前記プロセッサの負荷の上昇を検出する第２のタ
イマと、前記第１または第２のタイマによって負荷の低
下または上昇が検出されると、前記プロセッサへ割り込
みを発生する割り込み発生手段と、前記プロセッサに割
り当てる処理が有る場合には、前記第１のタイマへ前記
第１の一定時間の計測をやり直す設定を行い、一方、前
記プロセッサに割り当てる処理が無い場合には、前記第
２のタイマへ前記第２の一定時間の計測をやり直す設定
を行うタイマ制御手段とを具備することを特徴とする。
請求項３記載の発明は、複数のプロセッサを有するマル
チプロセッサシステムにおいて、前記プロセッサの負荷
が低下または上昇するか否かを検出して前記プロセッサ
へ割り込みを発生し、該割り込み要因が前記プロセッサ
の負荷の低下である場合には、該プロセッサを縮退して
該プロセッサへの電力の供給を停止する、一方、該割り
込み要因が前記プロセッサの負荷の上昇である場合に
は、既に縮退されているプロセッサへ電力の供給を開始
して該プロセッサを前記マルチプロセッサシステムへ追
加することを特徴とする。
【０００６】
【発明の実施の形態】以下、図面を参照し、この発明の
実施形態について説明する。図１はこの発明の一実施形
態によるマルチプロセッサシステムの構成を示すブロッ
ク図である。この図において、１１−１〜１１−２は２
台のＣＰＵ（中央処理装置）、１２−１はＣＰＵ１１−
１の負荷を監視し、１２−２はＣＰＵ１１−２の負荷を
監視するプロセッサ負荷監視装置、１３はＣＰＵ１１−
１、１１−２において用いられるプログラムやデータな
どを記憶するメモリである。１５は磁気ディスクや光デ
ィスクなどのディスク装置、１６はキーボードとＣＲＴ
ディスプレイ、そして１４−１はディスク装置１５に接
続され、１４−２はキーボード・ＣＲＴディスプレイ１
６に接続され、それぞれの入出力を制御する入出力制御
装置である。ＣＰＵ１１−１〜１１−２はバスＡ１を介
して、メモリ１３と入出力制御装置１４−１、１４−２
とに接続され、各々にアクセスする。また、プロセッサ
負荷装置１２−１と１２−２は、それぞれＣＰＵ１１−
１と１１−２に接続される。
実施形態について説明する。図１はこの発明の一実施形
態によるマルチプロセッサシステムの構成を示すブロッ
ク図である。この図において、１１−１〜１１−２は２
台のＣＰＵ（中央処理装置）、１２−１はＣＰＵ１１−
１の負荷を監視し、１２−２はＣＰＵ１１−２の負荷を
監視するプロセッサ負荷監視装置、１３はＣＰＵ１１−
１、１１−２において用いられるプログラムやデータな
どを記憶するメモリである。１５は磁気ディスクや光デ
ィスクなどのディスク装置、１６はキーボードとＣＲＴ
ディスプレイ、そして１４−１はディスク装置１５に接
続され、１４−２はキーボード・ＣＲＴディスプレイ１
６に接続され、それぞれの入出力を制御する入出力制御
装置である。ＣＰＵ１１−１〜１１−２はバスＡ１を介
して、メモリ１３と入出力制御装置１４−１、１４−２
とに接続され、各々にアクセスする。また、プロセッサ
負荷装置１２−１と１２−２は、それぞれＣＰＵ１１−
１と１１−２に接続される。
【０００７】図２は同実施形態によるプロセッサ負荷監
視装置１２−１、１２−２の構成を示すブロック図であ
る。この図において、負荷低下検出用タイマ２２及び負
荷上昇検出用タイマ２３は、ＣＰＵ１１−１または１１
−２によって設定されたそれぞれの監視時間が経過する
まで時間を計測する。そして、各タイマは監視時間が経
過したことを検出すると、負荷低下検出用タイマ２２は
タイムアウト信号Ｂ１を出力し、負荷上昇検出用タイマ
２３はタイムアウト信号Ｂ２を出力する。このタイムア
ウト信号Ｂ１、Ｂ２が入力されると、割り込み発生器２
１はＣＰＵ１１−１または１１−２へ割り込み信号Ｂ３
を出力する。また、負荷低下検出用タイマ２２及び負荷
上昇検出用タイマ２３は、ＣＰＵ１１−１または１１−
２によって負荷監視の更新設定が入力されると時間の計
測を中止し、再度、監視時間を計測し直す。
視装置１２−１、１２−２の構成を示すブロック図であ
る。この図において、負荷低下検出用タイマ２２及び負
荷上昇検出用タイマ２３は、ＣＰＵ１１−１または１１
−２によって設定されたそれぞれの監視時間が経過する
まで時間を計測する。そして、各タイマは監視時間が経
過したことを検出すると、負荷低下検出用タイマ２２は
タイムアウト信号Ｂ１を出力し、負荷上昇検出用タイマ
２３はタイムアウト信号Ｂ２を出力する。このタイムア
ウト信号Ｂ１、Ｂ２が入力されると、割り込み発生器２
１はＣＰＵ１１−１または１１−２へ割り込み信号Ｂ３
を出力する。また、負荷低下検出用タイマ２２及び負荷
上昇検出用タイマ２３は、ＣＰＵ１１−１または１１−
２によって負荷監視の更新設定が入力されると時間の計
測を中止し、再度、監視時間を計測し直す。
【０００８】次に、図３と図４を参照して、同実施形態
におけるプロセッサ負荷監視装置１２−１、１２−２を
用いたマルチプロセッサシステムの消費電力制御方法に
ついて説明する。図３は、プロセッサ負荷監視装置１２
−１、１２−２を用いて、それぞれＣＰＵ１１−１、１
１−２の負荷の低下及び上昇を検出する動作のフローチ
ャートである。この図において、初めに、各ＣＰＵ上で
実行されるオペレーティングシステム（以下、ＯＳと称
する）は、マルチプロセッサシステムの立ち上げの際
に、各プロセッサ負荷監視装置に具備される負荷低下検
出用タイマ２２と負荷上昇検出用タイマ２３とに監視時
間を設定し、この監視時間の計測を開始させる（ステッ
プＳＰ３１）。該マルチプロセッサシステムの動作中、
ＯＳは、自ＣＰＵに割り当てるプロセス（タスク）が有
るか否かを判断する（ステップＳＰ３２）。自ＣＰＵに
割り当てるプロセスが無い場合（ステップＳＰ３２の判
断結果が「ＮＯ」の場合）、ＯＳは自プロセッサ負荷監
視装置が具備する負荷低下検出用タイマ２２の負荷監視
の更新を行わず、負荷上昇検出用タイマ２３の負荷監視
の更新を行う（ステップＳＰ３３）。この場合、負荷低
下検出用タイマ２２において、監視時間が経過したか否
かが判断される（ステップＳＰ３４）。そして負荷監視
の更新設定が一定時間無く、監視時間が経過したことを
検出した場合（ステップＳＰ３４の判断結果が「ＹＥ
Ｓ」の場合）、割り込み発生器２１は自ＣＰＵへ割り込
みを発生する（ステップＳＰ３５）。ステップＳＰ３４
の判断結果が「ＮＯ」の場合は、ステップＳＰ３２の処
理へ戻る。
におけるプロセッサ負荷監視装置１２−１、１２−２を
用いたマルチプロセッサシステムの消費電力制御方法に
ついて説明する。図３は、プロセッサ負荷監視装置１２
−１、１２−２を用いて、それぞれＣＰＵ１１−１、１
１−２の負荷の低下及び上昇を検出する動作のフローチ
ャートである。この図において、初めに、各ＣＰＵ上で
実行されるオペレーティングシステム（以下、ＯＳと称
する）は、マルチプロセッサシステムの立ち上げの際
に、各プロセッサ負荷監視装置に具備される負荷低下検
出用タイマ２２と負荷上昇検出用タイマ２３とに監視時
間を設定し、この監視時間の計測を開始させる（ステッ
プＳＰ３１）。該マルチプロセッサシステムの動作中、
ＯＳは、自ＣＰＵに割り当てるプロセス（タスク）が有
るか否かを判断する（ステップＳＰ３２）。自ＣＰＵに
割り当てるプロセスが無い場合（ステップＳＰ３２の判
断結果が「ＮＯ」の場合）、ＯＳは自プロセッサ負荷監
視装置が具備する負荷低下検出用タイマ２２の負荷監視
の更新を行わず、負荷上昇検出用タイマ２３の負荷監視
の更新を行う（ステップＳＰ３３）。この場合、負荷低
下検出用タイマ２２において、監視時間が経過したか否
かが判断される（ステップＳＰ３４）。そして負荷監視
の更新設定が一定時間無く、監視時間が経過したことを
検出した場合（ステップＳＰ３４の判断結果が「ＹＥ
Ｓ」の場合）、割り込み発生器２１は自ＣＰＵへ割り込
みを発生する（ステップＳＰ３５）。ステップＳＰ３４
の判断結果が「ＮＯ」の場合は、ステップＳＰ３２の処
理へ戻る。
【０００９】このように、負荷低下検出用タイマ２２へ
の負荷監視の更新設定が一定時間無い、言い換えれば、
ＣＰＵに割り当てるプロセスが一定時間以上無いという
ことは、ＣＰＵに加わる負荷が低下していると判断する
ことができる。したがって、この方法によって、ＣＰＵ
に加わる負荷が低下していることを検出することができ
る。一方、自ＣＰＵに割り当てるプロセスが有る場合
（ステップＳＰ３２の判断結果が「ＹＥＳ」の場合）、
ＯＳは自プロセッサ負荷監視装置が具備する負荷上昇検
出用タイマ２３の負荷監視の更新を行わず、負荷低下検
出用タイマ２２の負荷監視の更新を行い、プロセスを自
ＣＰＵに割り当てる（ステップＳＰ３６）。この場合、
負荷上昇検出用タイマ２３において、監視時間が経過し
たか否かが判断される（ステップＳＰ３７）。そして負
荷監視の更新設定が一定時間無く、監視時間が経過した
ことを検出した場合（ステップＳＰ３７の判断結果が
「ＹＥＳ」の場合）、割り込み発生器２１は自ＣＰＵへ
割り込みを発生する（ステップＳＰ３８）。ステップＳ
Ｐ３７の判断結果が「ＮＯ」の場合は、ステップＳＰ３
２の処理へ戻る。このように、負荷上昇検出用タイマ２
３への負荷監視の更新設定が一定時間無い、言い換えれ
ば、一定時間常にプロセスがＣＰＵに割り当てられてい
るということは、ＣＰＵに加わる負荷が上昇していると
判断することができる。したがって、この方法によっ
て、ＣＰＵに加わる負荷が上昇していることを検出する
ことができる。
の負荷監視の更新設定が一定時間無い、言い換えれば、
ＣＰＵに割り当てるプロセスが一定時間以上無いという
ことは、ＣＰＵに加わる負荷が低下していると判断する
ことができる。したがって、この方法によって、ＣＰＵ
に加わる負荷が低下していることを検出することができ
る。一方、自ＣＰＵに割り当てるプロセスが有る場合
（ステップＳＰ３２の判断結果が「ＹＥＳ」の場合）、
ＯＳは自プロセッサ負荷監視装置が具備する負荷上昇検
出用タイマ２３の負荷監視の更新を行わず、負荷低下検
出用タイマ２２の負荷監視の更新を行い、プロセスを自
ＣＰＵに割り当てる（ステップＳＰ３６）。この場合、
負荷上昇検出用タイマ２３において、監視時間が経過し
たか否かが判断される（ステップＳＰ３７）。そして負
荷監視の更新設定が一定時間無く、監視時間が経過した
ことを検出した場合（ステップＳＰ３７の判断結果が
「ＹＥＳ」の場合）、割り込み発生器２１は自ＣＰＵへ
割り込みを発生する（ステップＳＰ３８）。ステップＳ
Ｐ３７の判断結果が「ＮＯ」の場合は、ステップＳＰ３
２の処理へ戻る。このように、負荷上昇検出用タイマ２
３への負荷監視の更新設定が一定時間無い、言い換えれ
ば、一定時間常にプロセスがＣＰＵに割り当てられてい
るということは、ＣＰＵに加わる負荷が上昇していると
判断することができる。したがって、この方法によっ
て、ＣＰＵに加わる負荷が上昇していることを検出する
ことができる。
【００１０】次に、図４は、プロセッサ負荷監視装置１
２−１、１２−２からの割り込みを処理する動作のフロ
ーチャートである。この図において、初めに、自プロセ
ッサ負荷監視装置からの割り込みが発生した場合（ステ
ップＳＰ４１）、ＯＳは該割り込みの発生要因を判断す
る（ステップＳＰ４２）。この割り込み発生要因が自Ｃ
ＰＵの負荷の低下である場合、さらに該マルチプロセッ
サシステムのＣＰＵ数が２つであるか否かが判断される
（ステップＳＰ４３）。この判断の結果が「ＮＯ」の場
合は、割り込み処理を終了する。しかし、ステップＳＰ
４３の判断結果が「ＹＥＳ」の場合は、割り込みを受け
たＣＰＵの縮退処理が行われる（ステップＳＰ４４）。
この縮退処理が終了すると、縮退したＣＰＵへの電力の
供給が停止される（ステップＳＰ４５）。一方、ステッ
プＳＰ４２の判断結果が、ＣＰＵの負荷の上昇である場
合、該マルチプロセッサシステム上において、既に縮退
されているＣＰＵがあるか否かが判断される（ステップ
ＳＰ４６）。この判断の結果が「ＮＯ」の場合は、割り
込み処理を終了する。しかし、ステップＳＰ４６の判断
結果が「ＹＥＳ」の場合は、その縮退されているＣＰＵ
へ電力の供給が開始される（ステップＳＰ４７）。次い
で、このＣＰＵを該マルチプロセッサシステムで使用で
きるように、ＣＰＵの追加処理が行われる（ステップＳ
Ｐ４８）。
２−１、１２−２からの割り込みを処理する動作のフロ
ーチャートである。この図において、初めに、自プロセ
ッサ負荷監視装置からの割り込みが発生した場合（ステ
ップＳＰ４１）、ＯＳは該割り込みの発生要因を判断す
る（ステップＳＰ４２）。この割り込み発生要因が自Ｃ
ＰＵの負荷の低下である場合、さらに該マルチプロセッ
サシステムのＣＰＵ数が２つであるか否かが判断される
（ステップＳＰ４３）。この判断の結果が「ＮＯ」の場
合は、割り込み処理を終了する。しかし、ステップＳＰ
４３の判断結果が「ＹＥＳ」の場合は、割り込みを受け
たＣＰＵの縮退処理が行われる（ステップＳＰ４４）。
この縮退処理が終了すると、縮退したＣＰＵへの電力の
供給が停止される（ステップＳＰ４５）。一方、ステッ
プＳＰ４２の判断結果が、ＣＰＵの負荷の上昇である場
合、該マルチプロセッサシステム上において、既に縮退
されているＣＰＵがあるか否かが判断される（ステップ
ＳＰ４６）。この判断の結果が「ＮＯ」の場合は、割り
込み処理を終了する。しかし、ステップＳＰ４６の判断
結果が「ＹＥＳ」の場合は、その縮退されているＣＰＵ
へ電力の供給が開始される（ステップＳＰ４７）。次い
で、このＣＰＵを該マルチプロセッサシステムで使用で
きるように、ＣＰＵの追加処理が行われる（ステップＳ
Ｐ４８）。
【００１１】なお、ステップＳＰ４２において、ＯＳ
が、割り込み発生要因を判断する方法としては、例え
ば、プロセッサ負荷監視装置１２−１、１２−２が割り
込みを発生する際に、負荷低下検出用タイマ２２と負荷
上昇検出用タイマ２３のいずれが監視時間の経過を検出
したかを同時に通知する方法がある。他には、プロセッ
サ負荷監視装置１２−１、１２−２は、負荷低下と上昇
のいずれを検出したかを検出状態として保持し、割り込
み発生時に、ＯＳがこの検出状態を読み込むことにより
割り込み要因を判断する方法などがある。このように、
プロセッサの負荷が低下した場合は、プロセッサを縮退
して電力の供給を停止することによって、消費電力の低
減が行われる。また負荷が上昇した場合は、縮退されて
いるプロセッサをマルチプロセッサシステムに追加して
プロセッサへの負荷を分散するので、マルチプロセッサ
システムに期待されている処理能力が実現可能である。
が、割り込み発生要因を判断する方法としては、例え
ば、プロセッサ負荷監視装置１２−１、１２−２が割り
込みを発生する際に、負荷低下検出用タイマ２２と負荷
上昇検出用タイマ２３のいずれが監視時間の経過を検出
したかを同時に通知する方法がある。他には、プロセッ
サ負荷監視装置１２−１、１２−２は、負荷低下と上昇
のいずれを検出したかを検出状態として保持し、割り込
み発生時に、ＯＳがこの検出状態を読み込むことにより
割り込み要因を判断する方法などがある。このように、
プロセッサの負荷が低下した場合は、プロセッサを縮退
して電力の供給を停止することによって、消費電力の低
減が行われる。また負荷が上昇した場合は、縮退されて
いるプロセッサをマルチプロセッサシステムに追加して
プロセッサへの負荷を分散するので、マルチプロセッサ
システムに期待されている処理能力が実現可能である。
【００１２】さらに、プロセッサ負荷監視装置１２−
１、１２−２を用いてＣＰＵ１１−１、１１−２の負荷
を監視し、割り込みを発生させて負荷の低下または上昇
をＯＳに通知するようにしたので、従来技術のようにＣ
ＰＵの負荷をソフトウェアによって監視する必要が無
い。その結果、負荷の監視のために生ずるプロセッサへ
の負荷の増大を無くし、効率よくプロセッサの負荷に応
じた消費電力の制御を行うことができる。なお、上述し
た実施形態においては、マルチプロセッサシステムが２
つのＣＰＵで構成されているが、これを３つ以上のＣＰ
Ｕで構成されているマルチプロセッサシステムとしても
良く、同様の効果が得られる。さらに、各プロセッサ負
荷監視装置に具備される負荷低下検出用タイマ２２また
は負荷上昇検出用タイマ２３の監視時間の値を変更する
ことによって、各ＣＰＵに加わる負荷の状態を柔軟に監
視することができる。
１、１２−２を用いてＣＰＵ１１−１、１１−２の負荷
を監視し、割り込みを発生させて負荷の低下または上昇
をＯＳに通知するようにしたので、従来技術のようにＣ
ＰＵの負荷をソフトウェアによって監視する必要が無
い。その結果、負荷の監視のために生ずるプロセッサへ
の負荷の増大を無くし、効率よくプロセッサの負荷に応
じた消費電力の制御を行うことができる。なお、上述し
た実施形態においては、マルチプロセッサシステムが２
つのＣＰＵで構成されているが、これを３つ以上のＣＰ
Ｕで構成されているマルチプロセッサシステムとしても
良く、同様の効果が得られる。さらに、各プロセッサ負
荷監視装置に具備される負荷低下検出用タイマ２２また
は負荷上昇検出用タイマ２３の監視時間の値を変更する
ことによって、各ＣＰＵに加わる負荷の状態を柔軟に監
視することができる。
【００１３】
【発明の効果】以上説明したように、この発明によれ
ば、複数のプロセッサを有するマルチプロセッサシステ
ムにおいて、プロセッサ毎にプロセッサ負荷監視装置を
設け、このプロセッサ負荷監視装置すなわちハードウェ
アがプロセッサに加わる負荷の監視を行い、割り込みを
発生させて負荷の低下または上昇をプロセッサに通知す
る。そして、この通知によって、プロセッサに加わる負
荷が低下したと認識された場合は、該プロセッサを縮退
し、該プロセッサへの電力の供給を停止する。一方、プ
ロセッサに加わる負荷が上昇したと認識された場合は、
既に縮退されているプロセッサへの電力の供給を開始
し、該プロセッサをマルチプロセッサシステムへ追加す
るようにしたので、ソフトウェアによって負荷を監視す
る場合に比して、プロセッサへの負荷の増大が無く、効
率よくプロセッサの負荷に応じた消費電力の制御を行う
ことができる。
ば、複数のプロセッサを有するマルチプロセッサシステ
ムにおいて、プロセッサ毎にプロセッサ負荷監視装置を
設け、このプロセッサ負荷監視装置すなわちハードウェ
アがプロセッサに加わる負荷の監視を行い、割り込みを
発生させて負荷の低下または上昇をプロセッサに通知す
る。そして、この通知によって、プロセッサに加わる負
荷が低下したと認識された場合は、該プロセッサを縮退
し、該プロセッサへの電力の供給を停止する。一方、プ
ロセッサに加わる負荷が上昇したと認識された場合は、
既に縮退されているプロセッサへの電力の供給を開始
し、該プロセッサをマルチプロセッサシステムへ追加す
るようにしたので、ソフトウェアによって負荷を監視す
る場合に比して、プロセッサへの負荷の増大が無く、効
率よくプロセッサの負荷に応じた消費電力の制御を行う
ことができる。
【図１】 この発明の一実施形態によるマルチプロセッ
サシステムの構成を示すブロック図である。
サシステムの構成を示すブロック図である。
【図２】 同マルチプロセッサシステムのプロセッサ負
荷監視装置１２−１、１２−２の構成を示すブロック図
である。
荷監視装置１２−１、１２−２の構成を示すブロック図
である。
【図３】 同マルチプロセッサシステムの動作を説明す
るためのフローチャートである。
るためのフローチャートである。
【図４】 同マルチプロセッサシステムの動作を説明す
るためのフローチャートである。
るためのフローチャートである。
１１−１〜１１−２…ＣＰＵ、１２−１〜１２−２…プ
ロセッサ負荷監視装置、１３…メモリ、１４−１〜１４
−２…入出力制御装置、１５…ディスク装置、１６…キ
ーボード・ＣＲＴディスプレイ。
ロセッサ負荷監視装置、１３…メモリ、１４−１〜１４
−２…入出力制御装置、１５…ディスク装置、１６…キ
ーボード・ＣＲＴディスプレイ。
Claims (3)
- 【請求項１】 複数のプロセッサを有するマルチプロセ
ッサシステムにおいて、 前記プロセッサの負荷が低下または上昇するか否かの監
視を行う負荷監視手段と、 前記負荷監視手段によって負荷の低下が検出されると、
該プロセッサを縮退して該プロセッサへの電力の供給を
停止し、一方、負荷の上昇が検出されると、既に縮退さ
れているプロセッサへ電力の供給を開始して該プロセッ
サを前記マルチプロセッサシステムへ追加するプロセッ
サ縮退追加手段と、 を具備してなる消費電力制御装置。 - 【請求項２】 前記負荷監視手段は、第１の一定時間が
経過することによって前記プロセッサの負荷の低下を検
出する第１のタイマと、 第２の一定時間が経過することによって前記プロセッサ
の負荷の上昇を検出する第２のタイマと、 前記第１または第２のタイマによって負荷の低下または
上昇が検出されると、前記プロセッサへ割り込みを発生
する割り込み発生手段と、 前記プロセッサに割り当てる処理が有る場合には、前記
第１のタイマへ前記第１の一定時間の計測をやり直す設
定を行い、一方、前記プロセッサに割り当てる処理が無
い場合には、前記第２のタイマへ前記第２の一定時間の
計測をやり直す設定を行うタイマ制御手段と、 を具備することを特徴とする請求項１に記載の消費電力
制御装置。 - 【請求項３】 複数のプロセッサを有するマルチプロセ
ッサシステムにおいて、 前記プロセッサの負荷が低下または上昇するか否かを検
出して前記プロセッサへ割り込みを発生し、 該割り込み要因が前記プロセッサの負荷の低下である場
合には、該プロセッサを縮退して該プロセッサへの電力
の供給を停止する、一方、該割り込み要因が前記プロセ
ッサの負荷の上昇である場合には、既に縮退されている
プロセッサへ電力の供給を開始して該プロセッサを前記
マルチプロセッサシステムへ追加することを特徴とする
消費電力制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29023599A JP2001109729A (ja) | 1999-10-12 | 1999-10-12 | マルチプロセッサシステムにおける消費電力制御装置および方法 |
| US09/678,592 US6745335B1 (en) | 1999-10-12 | 2000-10-04 | Power consumption control of multiprocessor system using separate timers for monitoring processor load rise and drop |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29023599A JP2001109729A (ja) | 1999-10-12 | 1999-10-12 | マルチプロセッサシステムにおける消費電力制御装置および方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001109729A true JP2001109729A (ja) | 2001-04-20 |
Family
ID=17753515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29023599A Pending JP2001109729A (ja) | 1999-10-12 | 1999-10-12 | マルチプロセッサシステムにおける消費電力制御装置および方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6745335B1 (ja) |
| JP (1) | JP2001109729A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2402519A (en) * | 2003-05-27 | 2004-12-08 | Nec Corp | Power management in a multiprocessor system |
| JP2006011793A (ja) * | 2004-06-25 | 2006-01-12 | Nec Corp | 電力管理システム及びプログラム |
| WO2006013857A1 (ja) * | 2004-08-05 | 2006-02-09 | Matsushita Electric Industrial Co., Ltd. | 情報処理装置 |
| US7069473B2 (en) | 2001-10-05 | 2006-06-27 | Nec Corporation | Computer recovery method and system for recovering automatically from fault, and fault monitoring apparatus and program used in computer system |
| JP2009251693A (ja) * | 2008-04-01 | 2009-10-29 | Nec Corp | 情報処理システム、情報処理装置、電源制御方法及びプログラム |
| JP2010271930A (ja) * | 2009-05-21 | 2010-12-02 | Toshiba Corp | マルチコアプロセッサシステム |
| EP1555595A3 (en) * | 2004-01-13 | 2011-11-23 | LG Electronics, Inc. | Apparatus for controlling power of processor having a plurality of cores and control method of the same |
| JP4937260B2 (ja) * | 2005-08-02 | 2012-05-23 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | マルチプルコアプロセッサの１以上のコアのワークロードパフォーマンスの増加 |
| KR101533572B1 (ko) * | 2009-05-20 | 2015-07-03 | 삼성전자주식회사 | 전력 관리 방법 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8645954B2 (en) * | 2001-12-13 | 2014-02-04 | Intel Corporation | Computing system capable of reducing power consumption by distributing execution of instruction across multiple processors and method therefore |
| JP2003271401A (ja) * | 2002-03-18 | 2003-09-26 | Fujitsu Ltd | 負荷監視機能を有するマイクロプロセッサ |
| US7290152B2 (en) * | 2002-12-30 | 2007-10-30 | International Business Machines Corporation | Method and system for managing power within a compute component of a multiprocessor system |
| US7146514B2 (en) * | 2003-07-23 | 2006-12-05 | Intel Corporation | Determining target operating frequencies for a multiprocessor system |
| KR20060052924A (ko) * | 2003-07-30 | 2006-05-19 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 데이터 처리 시스템 및 데이터 처리 방법 |
| US7398403B2 (en) * | 2004-07-01 | 2008-07-08 | Matsushita Electric Industrial Co., Ltd. | Multiprocessor control apparatus, control method thereof, and integrated circuit |
| US7739527B2 (en) * | 2004-08-11 | 2010-06-15 | Intel Corporation | System and method to enable processor management policy in a multi-processor environment |
| US7536567B2 (en) * | 2004-12-10 | 2009-05-19 | Hewlett-Packard Development Company, L.P. | BIOS-based systems and methods of processor power management |
| US7882379B2 (en) | 2006-09-22 | 2011-02-01 | Sony Computer Entertainment Inc. | Power consumption reduction in a multiprocessor system |
| TWI342498B (en) * | 2007-01-12 | 2011-05-21 | Asustek Comp Inc | Multi-processor system and performance enhancement method thereof |
| JP4900289B2 (ja) * | 2008-03-06 | 2012-03-21 | 富士通株式会社 | 電子装置およびシステム起動方法 |
| WO2013172843A1 (en) * | 2012-05-17 | 2013-11-21 | Intel Corporation | Managing power consumption and performance of computing systems |
| US10712796B2 (en) | 2014-08-22 | 2020-07-14 | Intel Corporation | Method and apparatus to generate and use power, thermal and performance characteristics of nodes to improve energy efficiency and reducing wait time for jobs in the queue |
| KR20180091546A (ko) | 2017-02-07 | 2018-08-16 | 삼성전자주식회사 | 반도체 장치 및 반도체 시스템 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05257907A (ja) | 1992-03-11 | 1993-10-08 | Hitachi Ltd | オンチップマルチプロセッサシステム |
| US5737615A (en) * | 1995-04-12 | 1998-04-07 | Intel Corporation | Microprocessor power control in a multiprocessor computer system |
| JPH09138716A (ja) * | 1995-11-14 | 1997-05-27 | Toshiba Corp | 電子計算機 |
| US6141762A (en) * | 1998-08-03 | 2000-10-31 | Nicol; Christopher J. | Power reduction in a multiprocessor digital signal processor based on processor load |
-
1999
- 1999-10-12 JP JP29023599A patent/JP2001109729A/ja active Pending
-
2000
- 2000-10-04 US US09/678,592 patent/US6745335B1/en not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7069473B2 (en) | 2001-10-05 | 2006-06-27 | Nec Corporation | Computer recovery method and system for recovering automatically from fault, and fault monitoring apparatus and program used in computer system |
| GB2402519A (en) * | 2003-05-27 | 2004-12-08 | Nec Corp | Power management in a multiprocessor system |
| US7325148B2 (en) | 2003-05-27 | 2008-01-29 | Nec Corporation | Power supply management system in parallel processing system by OS for single processors and power supply management program therefor |
| GB2402519B (en) * | 2003-05-27 | 2006-04-26 | Nec Corp | Power supply management system and related program therefor |
| EP1555595A3 (en) * | 2004-01-13 | 2011-11-23 | LG Electronics, Inc. | Apparatus for controlling power of processor having a plurality of cores and control method of the same |
| JP4543780B2 (ja) * | 2004-06-25 | 2010-09-15 | 日本電気株式会社 | 電力管理システム、電力管理方法及びプログラム |
| JP2006011793A (ja) * | 2004-06-25 | 2006-01-12 | Nec Corp | 電力管理システム及びプログラム |
| WO2006013857A1 (ja) * | 2004-08-05 | 2006-02-09 | Matsushita Electric Industrial Co., Ltd. | 情報処理装置 |
| JPWO2006013857A1 (ja) * | 2004-08-05 | 2008-05-01 | 松下電器産業株式会社 | 情報処理装置 |
| US7725749B2 (en) | 2004-08-05 | 2010-05-25 | Panasonic Corporation | Information processing device for assigning processes to a main CPU or sub-CPU based on a sleeping state |
| JP4607884B2 (ja) * | 2004-08-05 | 2011-01-05 | パナソニック株式会社 | 情報処理装置 |
| US8341438B2 (en) | 2004-08-05 | 2012-12-25 | Panasonic Corporation | Information processing device for assigning interrupts to a first CPU or a second CPU based on a sleeping state |
| JP4937260B2 (ja) * | 2005-08-02 | 2012-05-23 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | マルチプルコアプロセッサの１以上のコアのワークロードパフォーマンスの増加 |
| JP2009251693A (ja) * | 2008-04-01 | 2009-10-29 | Nec Corp | 情報処理システム、情報処理装置、電源制御方法及びプログラム |
| KR101533572B1 (ko) * | 2009-05-20 | 2015-07-03 | 삼성전자주식회사 | 전력 관리 방법 |
| JP2010271930A (ja) * | 2009-05-21 | 2010-12-02 | Toshiba Corp | マルチコアプロセッサシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6745335B1 (en) | 2004-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001109729A (ja) | マルチプロセッサシステムにおける消費電力制御装置および方法 | |
| US7216245B2 (en) | System and method for determining if power should be suspended to at least one peripheral based on analyzing a power supply mode in a stop grant message | |
| US7100062B2 (en) | Power management controller and method | |
| US7251746B2 (en) | Autonomous fail-over to hot-spare processor using SMI | |
| US5920728A (en) | Dynamic hibernation time in a computer system | |
| US6367022B1 (en) | Power management fault strategy for automotive multimedia system | |
| US6944779B2 (en) | Power management fault strategy for automotive multimedia system | |
| KR100352045B1 (ko) | 컴퓨터시스템에서전력소모를감소시키기위한방법및장치 | |
| KR100649778B1 (ko) | 슬레이브 장치의 휴지 모드 활성화 | |
| JPH10149226A (ja) | マイクロプロセッサを備えた多機能コントローラの電力管理方法および装置 | |
| JP4392479B2 (ja) | 電源管理装置及び方法 | |
| JP2000242357A (ja) | コンピュータ・システムにおける電力管理装置および電力管理方法 | |
| US20050044437A1 (en) | Power conservation in the absence of AC power | |
| JPH11191026A (ja) | 電源及びハードウェア障害の切り分け装置及びその方法 | |
| JP5508354B2 (ja) | モジュール、周波数制御方法、及び周波数制御プログラム | |
| JP2001034370A (ja) | 省電力制御装置、省電力制御方法及びコンピュータシステム | |
| WO2012126345A1 (zh) | 计算机的启动方法、启动装置、状态转换方法和状态转换装置 | |
| JPH0612154A (ja) | バッテリーバックアップ方式 | |
| JP3058070B2 (ja) | 情報処理装置 | |
| JPH01120652A (ja) | 入出力装置監視時間設定方式 | |
| JPH1165986A (ja) | タイマの障害検出システム及び検出方法並びに検出方法を実行するためのプログラムを記録した記録媒体 | |
| CN114696809A (zh) | 信号产生电路及操作系统 | |
| JP2024512689A (ja) | 持続性キャッシュフラッシュのためのシステムサポート | |
| JPH08305469A (ja) | 情報処理装置および情報処理装置のサスペンド方法 | |
| JP2024513385A (ja) | 持続性メモリ状態を維持しながら非同期リセットイベントを処理するためのシステムおよび方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020730 |