JPH1153049A - コンピュータシステム - Google Patents

Abstract

(57)【要約】 【課題】バス上の周辺デバイスに特別な機能を実装する
ことなくバスクロックの停止／再開を制御できるように
し、コンピュータの消費電力の低減を図る。 【解決手段】ＦＲＡＭＥ＃およびＩＲＤＹ＃が共にデア
サートされたことがバス監視回路１６１によって検出さ
れ、且つバス要求信号およびシステムイベント信号が発
生されてないことがバス要求検出回路１６２およびシス
テムイベント検出回路１６３によって検出されると、３
入力ＯＲゲート１６４の出力はバス非動作中を示す
“Ｌ”レベルとなる。これにより、クロック制御信号出
力回路１６５からはＰＣＩＣＬＫの停止を指示するクロ
ック制御信号が発生され、これによって各ＰＣＩデバイ
スに対するＰＣＩＣＬＫの供給が停止される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はコンピュータシス
テムに関し、特にバスクロック制御機能を有するコンピ
ュータシステムに関する。

【０００２】

【従来の技術】従来、パーソナルコンピュータに使用さ
れるシステムバスとしては、ＩＳＡ（Ｉｎｄｕｓｔｒｙ
Ｓｔａｎｄａｒｄ Ａｒｃｈｉｔｅｃｔｕｒｅ）バス
やＥＩＳＡ（Ｅｘｔｅｎｄｅｄ ＩＳＡ）バスが主流で
あったが、最近では、データ転送速度の高速化や、プロ
セッサに依存しないシステムアーキテクチャの構築のた
めに、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅ
ｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスが採用され始め
ている。

【０００３】ＰＣＩバスにおいては、ほとんど全てのデ
ータ転送はブロック転送を基本としており、これら各ブ
ロック転送はバースト転送を用いて実現されている。こ
れにより、ＰＣＩバスでは最大１３３Ｍバイト／秒（デ
ータバスが３２ビット幅の時）のデータ転送速度を実現
できる。

【０００４】したがって、ＰＣＩバスを採用すると、Ｉ
／Ｏデバイス間、およびシステムメモリとＩ／Ｏデバイ
スとの間のデータ転送などを高速に行うことが可能とな
り、システム性能を高めることができる。

【０００５】このようなＰＣＩバスアーキテクチャで
は、高速動作の実現のために３３ＭＨｚという比較的高
速なバスクロックが用いられている。このバスクロック
はＰＣＩバス上のトランザクションのタイミングをバス
上の各周辺デバイスに提供するためのものであり、シス
テム動作中は常にバス上の周辺デバイスに供給され続け
ている。

【０００６】

【発明が解決しようとする課題】しかし、このような高
速バスクロックは、コンピュータの電力消費量を高める
大きな要因の一つとなる。このため、最近では、ＰＣＩ
バスの仕様の中にもバスクロックを停止させるための仕
様（“ＣＬＫＲＵＮ”プロトコル）が盛り込まれるよう
になってきている。

【０００７】ところが、この“ＣＬＫＲＵＮ”プロトコ
ルをシステムに実装するためには、ＰＣＩバス上の全て
のデバイスが“ＣＬＫＲＵＮ”プロトコルに対応するた
めの機能を持つことが必要とされる。このため、“ＣＬ
ＫＲＵＮ”プロトコルに対応してない既存の周辺デバイ
スが存在する場合には“ＣＬＫＲＵＮ”プロトコルを用
いることができず、バスクロックを停止させることはで
きなかった。

【０００８】この発明はこのような点に鑑みてなされた
ものであり、周辺デバイスに“ＣＬＫＲＵＮ”プロトコ
ルなどの特別な機能を実装することなくバスクロックを
制御できるようにし、容易に消費電力の低減を図ること
が可能なコンピュータシステムを提供することを目的と
する。

【０００９】

【課題を解決するための手段】この発明によるコンピュ
ータシステムは、コンピュータシステムのバスに結合さ
れる複数の周辺デバイスと、これら複数の周辺デバイス
に前記バス上のトランザクションのタイミングを与える
ためのバスクロックを生成するバスクロック生成手段
と、前記バス上のトランザクションを監視し、バスアイ
ドル状態か否かを検出するバスアイドル検出手段と、前
記各周辺デバイスからのバス要求信号および割り込み信
号の有無を検出するイベント検出手段と、前記バスアイ
ドル検出手段および前記イベント検出手段の検出結果に
基づいて前記バスクロック生成手段のクロック生成動作
を制御するクロック制御手段であって、バスアイドル状
態であることが検出され、且つ前記バス要求信号および
割り込み信号が発生されてないことが検出されたとき前
記バスクロックを停止させるクロック制御手段とを具備
することを特徴とする。

【００１０】このコンピュータシステムにおいては、バ
スアイドル状態、バス要求信号および割り込み信号の有
無を検出することによりシステム状態が調べられ、バス
アイドル状態で、且つバス要求信号および割り込み信号
が発生されてないことが検出されたときには、システム
アイドルであると判断されてバスクロックが停止され
る。この場合、たとえバスアイドル状態であってもバス
要求信号または割り込み信号が発生されている限りにお
いてはバスクロックは停止されないので、周辺デバイス
の動作に影響を与えることはない。よって、周辺デバイ
スに“ＣＬＫＲＵＮ”プロトコルなどの特別な機能を実
装することなく不要なバスクロックを停止できるように
なり、電力消費の低減を図ることができる。

【００１１】また、前記クロック制御手段としては、前
記バスアイドル状態であることが検出され、且つ前記バ
ス要求信号および割り込み信号が発生されてないことが
検出されてから一定時間経過後に前記バスクロックが停
止されるように、前記バスクロックを停止させるタイミ
ングを遅延させる手段を含むことが好ましい。

【００１２】システムアイドル時にすぐにバスクロック
を停止させると、その後に割り込み信号などが発生され
てもバスクロックの供給再開までには時間を要するの
で、システムパフォーマンスの低下を招くことになる。
従って、システムパフォーマンスの低下を防止するため
には、クロック供給期間になるべく多くの処理をまとめ
て実行させるようにすることが必要であり、これはバス
クロックを停止させるタイミングを遅延させることによ
って実現できる。

【００１３】また、この発明のコンピュータシステム
は、コンピュータシステムのバスに結合される複数のデ
バイスと、これら複数のデバイスに前記バス上のトラン
ザクションのタイミングを与えるためのバスクロックを
生成するバスクロック生成手段と、前記バス上のトラン
ザクションを監視し、バスアイドル状態か否かを検出す
るバスアイドル検出手段と、前記各デバイスからのバス
要求信号および割り込み信号の有無を検出するイベント
検出手段と、前記バスアイドル検出手段および前記イベ
ント検出手段の検出結果に基づいて前記バスクロック生
成手段のクロック生成動作を制御するクロック制御手段
であって、バスアイドル状態であることが検出され、且
つ前記バス要求信号および割り込み信号が発生されてな
いことが検出されたとき前記バスクロックの周波数を低
下させるクロック制御手段とを具備することを特徴とす
る。

【００１４】この構成によれば、バスクロックを完全に
停止する代わりに、そのバスクロックの周波数が低下さ
れる。通常、周辺デバイスは、バスクロックが停止され
ている状態においてもその内部の一部のロジックについ
ては動作できるように構成されており割り込み信号やバ
ス要求信号を正常に発生できるので問題はないが、周辺
デバイスによってはバスクロックが停止されてしまうと
全く動作できないものもある。したがって、このような
デバイスが接続されている場合には、バスクロックを完
全に停止するのではなく、必要最低限のクロックを供給
してそれらデバイスの動作を保証することが必要であ
る。これにより、デバイスの動作を保証しつつ、電力消
費の低減を図ることが可能となる。

【００１５】

【発明の実施の形態】以下、図面を参照してこの発明の
実施形態を説明する。図１には、この発明の一実施形態
に係わるコンピュータシステムの構成が示されている。
このコンピュータシステムは、バッテリ駆動可能なノー
トブックタイプまたはラップトップタイプのポータブル
コンピュータであり、そのシステムボード上には、プロ
セッサバス１、ＰＣＩバス２、ＩＳＡバス３、ＣＰＵ１
１、ホスト−ＰＣＩブリッジ装置１２、主メモリ１３、
各種ＰＣＩ周辺デバイス１４，１５、バスクロック制御
回路１６、バスクロック生成回路１７、ＰＣＩ−ＩＳＡ
ブリッジ装置１８、および各種ＩＳＡ周辺デバイス１
９，２０などが設けられている。

【００１６】これらコンポーネントの内、ＰＣＩバス２
に接続されたＰＣＩデバイスとして機能するもの、すな
わちホスト−ＰＣＩブリッジ装置１２、各種ＰＣＩ周辺
デバイス１４，１５、ＰＣＩ−ＩＳＡブリッジ装置１８
には、バスクロック生成回路１７によって生成されたＰ
ＣＩバスクロック（ＰＣＩＣＬＫ）が供給される。この
ＰＣＩバスクロック（ＰＣＩＣＬＫ）は、各ＰＣＩデバ
イスに対してバストランザクションのタイミングを与え
るものであり、ＰＣＩバス２上のサイクルは全てＰＣＩ
バスクロック（ＰＣＩＣＬＫ）に同期して実行される。

【００１７】次に、図１の各コンポーネントの機能およ
び構成について説明する。ＣＰＵ１１は、例えば、米イ
ンテル社によって製造販売されているマイクロプロセッ
サ“Ｐｅｎｔｉｕｍ”などによって実現されている。こ
のＣＰＵ１１の入出力ピンに直結されているプロセッサ
バス１は、６４ビット幅のデータバスを有している。主
メモリ１３は、オペレーティングシステム、デバイスド
ライバ、実行対象のアプリケーションプログラム、およ
び処理データなどを格納するメモリデバイスであり、複
数のＤＲＡＭモジュールによって構成されている。

【００１８】ホスト−ＰＣＩブリッジ装置１２は、プロ
セッサバス１とＰＣＩバス２との間を繋ぐブリッジＬＳ
Ｉであり、ＰＣＩバス２のバスマスタの１つとして機能
する。このホスト−ＰＣＩブリッジ装置１２は、プロセ
ッサバス１とＰＣＩバス２との間で、データおよびアド
レスを含むバスサイクルを双方向で変換する機能、およ
びメモリバスを介して主メモリ１３をアクセス制御する
機能などを有している。

【００１９】ＰＣＩバス２はクロック同期型の入出力バ
スであり、前述したようにＰＣＩバス２上の全てのサイ
クルはＰＣＩバスクロックに同期して行なわれる。ＰＣ
Ｉバスクロックの周波数は最大３３ＭＨｚである。ＰＣ
Ｉバス２は、時分割的に使用されるアドレス／データバ
スを有している。このアドレス／データバスは、３２ビ
ット幅である。

【００２０】ＰＣＩバス２上のデータ転送サイクルは、
アドレスフェーズとそれに後続する１以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレスおよび転送タイプが出力され、データフェーズで
は８ビット、１６ビット、２４ビットまたは３２ビット
のデータが出力される。

【００２１】ＰＣＩデバイス１４，１５は例えばグラフ
ィクスコントローラ、ＰＣカード（カードバス）コント
ローラ、ＩｒＤＡコントローラ、ＳＣＳＩコントローラ
などであり、ホスト−ＰＣＩブリッジ装置１２と同様に
ＰＣＩバス２のバスマスタとして機能する。

【００２２】ＰＣＩ−ＩＳＡブリッジ装置１６は、ＰＣ
Ｉバス２とＩＳＡバス３との間を繋ぐブリッジＬＳＩで
あり、ＰＣＩデバイスの１つとして機能する。ＩＳＡバ
ス３上のＩＳＡデバイス１９，２０は、例えば、ＨＤ
Ｄ、システムタイマ、キーボードコントローラなどであ
る。

【００２３】バスクロック制御回路１６は各ＰＣＩデバ
イスに対するＰＣＩバスクロック（ＰＣＩＣＬＫ）の供
給の停止／再開を制御するためのものであり、そのＰＣ
Ｉバスクロック（ＰＣＩＣＬＫ）の停止／再開の制御
は、バスアイドル信号、バス要求信号、およびシステム
イベント信号に基づいて行われる。バスアイドル信号は
ＰＣＩバス２の動作状態、つまりバス動作中（バスサイ
クル実行中）であるか否かを示す。バス要求信号は、バ
スマスタがＰＣＩバス２の使用権をＰＣＩバスアービタ
に要求するための信号である。システムイベント信号
は、割り込み信号などシステム内で何らかのイベントが
発生したことを示すものである。

【００２４】バスクロック制御回路１６は、バスアイド
ル信号によるＰＣＩバスのアイドルを検出し、バス要求
信号、およびシステムイベント信号がなければ、クロッ
ク制御信号によりバスクロック生成回路１７を制御して
バスクロックを停止させる。また、バスクロック停止中
に、バス要求信号またはシステムイベント信号が発生し
た場合には、バスクロック制御回路１６は、クロック制
御信号によりバスクロック生成回路１７を制御してバス
クロックの供給を再開させる。

【００２５】図２には、バスクロック制御回路１６の具
体的な構成例が示されている。図示のように、バスクロ
ック制御回路１６は、バス監視回路１６１、バス要求検
出回路１６２、システムイベント検出回路１６３、ＯＲ
ゲート１６４、およびクロック制御信号出力回路１６５
から構成されている。

【００２６】バス監視回路１６１は前述のバスアイドル
信号を生成するためのものであり、ＰＣＩバス２上に定
義されたフレーム信号ＦＲＡＭＥ＃およびイニシエータ
レディー信号ＩＲＤＹ＃を用いてＰＣＩバス２上のトラ
ンザクションを監視し、バス非動作であることを検出し
たときにバスアイドル信号を“Ｈ”レベルにアサート
し、バス動作中であることを検出したときにはバスアイ
ドル信号を“Ｌ”レベルにデアサートする。

【００２７】ここで、ＦＲＡＭＥ＃は、トランザクショ
ンの開始とその期間を示すために現在のマスタによって
ドライブされる信号である。ＦＲＡＭＥ＃がデアサート
された時、トランザクションが最後のデータフェーズで
あることを示す。ＩＲＤＹ＃は現在のマスタによってド
ライブされる信号であり、ライトサイクルにおいては、
マスタがバス上に確定データを出力したことを示すため
にアサートされ、リードサイクルにおいては、マスタが
データを受信する準備ができたことを示すためにアサー
トされる。

【００２８】これらＦＲＡＭＥ＃およびＩＲＤＹ＃が共
にデアサートされているとき、バス監視回路１６１はバ
スアイドル状態であることを検出し、バスアイドル信号
を“Ｈ”レベルにアサートする。

【００２９】バス要求検出回路１６２は、ＰＣＩデバイ
スそれぞれからＰＣＩバスアービタに入力される全ての
バスリクエスト信号ＲＥＱ１＃〜ＲＥＱｎ＃を監視し、
ＲＥＱ１＃〜ＲＥＱｎ＃のいずれかがアサートされてい
るときバス要求信号を“Ｈ”レベルにアサートする。

【００３０】システムイベント検出回路は、各ＰＣＩデ
バイスから割り込みコントローラに入力される割り込み
信号ＩＮＴＡ−Ｄ、各ＩＳＡデバイスから割り込みコン
トローラに入力される割り込み信号ＩＲＱ０−１５、さ
らにマスク不能割り込み信号ＮＭＩ，システム管理割り
込み信号ＳＭＩについての監視を行い、いずれかの割り
込み信号が発生されているときシステムイベント信号を
“Ｈ”レベルにアサートする。

【００３１】バス監視回路１６１からのバスアイドル信
号は、３入力ＯＲゲート１６４の第１入力に反転入力さ
れる。また、バス要求検出回路１６２およびシステムイ
ベント検出回路１６３からのバス要求信号およびシステ
ムイベント信号は、そのまま３入力ＯＲゲート１６４の
第２入力および第３入力にそれぞれ入力される。３入力
ＯＲゲート１６４の出力はバス動作中（“Ｈ”レベル）
／バス非動作中（“Ｌ”レベル）を示すものであり、ク
ロック制御信号出力回路１６５に入力される。

【００３２】クロック制御信号出力回路１６５は、３入
力ＯＲゲート１６４の出力に基づいてＰＣＩＣＬＫの停
止／再開を指示するクロック制御信号を発生する。次
に、図３および図４を参照して、本実施形態の動作を説
明する。

【００３３】図３のタイミングチャートはバスクロック
（ＰＣＩＣＬＫ）を停止させる場合のタイミングであ
る。すなわち、ＦＲＡＭＥ＃およびＩＲＤＹ＃が共にデ
アサートされたことが検出され、且つバス要求信号およ
びシステムイベント信号が発生されてないことが検出さ
れると、３入力ＯＲゲート１６４の出力はバス非動作中
を示す“Ｌ”レベルとなる。これにより、クロック制御
信号出力回路１６５からはＰＣＩＣＬＫの停止を指示す
るクロック制御信号が発生され、これによって各ＰＣＩ
デバイスに対するＰＣＩＣＬＫの供給が停止される。

【００３４】このＰＣＩＣＬＫの供給停止期間中に、ク
ロック要求信号が発生されると（バス監視回路１６１に
よるＦＲＡＭＥ＃またはＩＲＤＹ＃のアサートの検出、
バス要求検出回路１６２によるバス要求信号の発生の検
出、またはシステムイベント検出回路１６３による割り
込み信号の発生の検出）、３入力ＯＲゲート１６４の出
力はバス動作中を示す“Ｈ”レベルとなる。これによ
り、クロック制御信号出力回路１６５からはＰＣＩＣＬ
Ｋの再開を指示するクロック制御信号が発生され、これ
によって各ＰＣＩデバイスに対するＰＣＩＣＬＫの供給
が再開される。

【００３５】このように、図２の構成によれば、バスア
イドル状態、バス要求信号および割り込み信号の有無を
検出することによりシステム状態が調べられ、バスアイ
ドル状態で、且つバス要求信号および割り込み信号が発
生されてないことが検出されたときには、システムアイ
ドルであると判断されてＰＣＩＣＬＫが停止される。こ
の場合、たとえバスアイドル状態であってもバス要求信
号または割り込み信号が発生されている限りにおいては
ＰＣＩＣＬＫは停止されないので、各ＰＣＩデバイスの
動作に影響を与えることはない。また、ＰＣＩＣＬＫの
停止中にＰＣＩデバイスからバス要求信号や割り込み信
号が発生されると、ＰＣＩＣＬＫの供給が再開され、Ｐ
ＣＩＣＬＫに同期した正常なバストランザクションを行
うことが可能となる。よって、ＰＣＩデバイスに“ＣＬ
ＫＲＵＮ”プロトコルなどの特別な機能を実装すること
なく不要なバスクロックを停止できるようになり、電力
消費の低減を図ることができる。

【００３６】図５には、バスクロック制御回路１６の第
２の構成例が示されている。ここでは、図２の構成に加
え、スナップタイマ１６６が設けられている。このスナ
ップタイマ１６６は、ＰＣＩＣＬＫの停止タイミングを
一定期間遅らせるためのものであり、３入力ＯＲゲート
１６４の出力がバス非動作中を示す“Ｌ”レベルとなっ
てからカウント動作を開始し、所定のカウント値に達し
たときにそれをクロック制御信号出力回路１６５に通知
する。これにより、ＰＣＩＣＬＫの停止を指示するクロ
ック制御信号は、スナップタイマ１６６のカウント時間
だけ遅れて発生されることになる。スナップタイマ１６
６のカウント値は、たとえばバスクロック制御回路１６
内にカウンタ値を設定するためのコンフィグレーション
レジスタを設け、そこに希望する遅れ時間に相当するカ
ウンタ値をソフトウェア的に設定することによって、プ
ログラマブルにすることができる。

【００３７】図６には、図５のバスクロック制御回路１
６の状態遷移の様子が示されている。図６において、状
態Ｓ１（ＲＵＮ）はＰＣＩＣＬＫが供給されている状態
を示し、この状態でバス非動作が検知されると、状態Ｓ
２（ＳＮＡＰ）に移行される。状態Ｓ２（ＳＮＡＰ）で
は、スナップタイマ１６６のカウント動作が行われる。
スナップタイマ１６６のカウント動作中に割り込み信号
の発生やバス要求信号の発生が検出されると、状態Ｓ１
（ＲＵＮ）に復帰されると共に、スナップタイマ１６６
のカウント値は初期値に戻される。一方、状態Ｓ２（Ｓ
ＮＡＰ）においてスナップタイマ１６６のカウント動作
が完了すると、状態Ｓ３（ＳＴＯＰ）に移行される。状
態Ｓ３（ＳＴＯＰ）では、ＰＣＩＣＬＫの供給が停止さ
れる。状態Ｓ３（ＳＴＯＰ）において割り込み信号の発
生やバス要求信号の発生が検出されると、状態Ｓ１（Ｒ
ＵＮ）に復帰される。

【００３８】図７には、状態Ｓ２（ＳＮＡＰ）経由で状
態Ｓ１（ＲＵＮ）から状態Ｓ３（ＳＴＯＰ）に遷移する
ときの動作タイミングが示されている。すなわち、ＦＲ
ＡＭＥ＃およびＩＲＤＹ＃が共にデアサートされたこと
が検出され、且つバス要求信号およびシステムイベント
信号が発生されてないことが検出されると、３入力ＯＲ
ゲート１６４の出力はバス非動作中を示す“Ｌ”レベル
となる。これにより、スナップタイマ１６６のカウント
動作が開始される。そのカウント動作が完了するまでは
ＰＣＩＣＬＫは供給され続ける。そして、カウント動作
が完了すると、クロック制御信号出力回路１６５からＰ
ＣＩＣＬＫの停止を指示するクロック制御信号が発生さ
れ、これによって各ＰＣＩデバイスに対するＰＣＩＣＬ
Ｋの供給が停止される。

【００３９】バスアイドル時にすぐにＰＣＩＣＬＫを停
止させると、その後に割り込み信号などが発生されても
ＰＣＩＣＬＫの供給再開までには時間を要するので、シ
ステムパフォーマンスの低下を招くことになる。従っ
て、本例のように、ＰＣＩＣＬＫの停止タイミングをス
ナップタイマ１６６のカウント動作によって一定期間遅
延させることにより、システムパフォーマンスの低下を
防止できるようになり、クロック供給期間内になるべく
多くの処理をまとめて実行させることが可能となる。

【００４０】また、ＰＣＩによってはバストランザクシ
ョンが完了してから、つぎのイベントを起こすまでに何
クロックか必要なものがあるので、スナップタイマ１６
６を使用することによって、そのようなデバイスからの
バス要求信号や割り込み信号に即座に応答できるように
なる。

【００４１】なお、以上の説明では、バス非動作中にＰ
ＣＩＣＬＫを停止する場合の例についてのみ説明した
が、ＰＣＩＣＬＫを停止する代わりに、その周波数を低
下させた状態でＰＣＩＣＬＫを供給し続けるようにして
も電力消費を低減することができる。この場合における
動作タイミングを図８に示す。

【００４２】すなわち、ＦＲＡＭＥ＃およびＩＲＤＹ＃
が共にデアサートされたことが検出され、且つバス要求
信号およびシステムイベント信号が発生されてないこと
が検出されると、３入力ＯＲゲート１６４の出力はバス
非動作中を示す“Ｌ”レベルとなる。これにより、クロ
ック制御信号出力回路１６５からはＰＣＩＣＬＫの周波
数を低下させるためにクロック制御信号が断続的に発生
され、これによって各ＰＣＩデバイスに供給されるＰＣ
ＩＣＬＫの周波数は何分の１かに低減される。このよう
なスロークロック動作中に、クロック要求信号が発生さ
れると（バス監視回路１６１によるＦＲＡＭＥ＃または
ＩＲＤＹ＃のアサートの検出、バス要求検出回路１６２
によるバス要求信号の発生の検出、またはシステムイベ
ント検出回路１６３による割り込み信号の発生の検
出）、３入力ＯＲゲート１６４の出力はバス動作中を示
す“Ｈ”レベルとなる。これにより、クロック制御信号
出力回路１６５からはＰＣＩＣＬＫの再開を指示するク
ロック制御信号が発生され、これによって各ＰＣＩデバ
イスに供給されるＰＣＩＣＬＫの周波数は元の周波数に
戻される。

【００４３】また、このようなスロークロック制御と図
５のスナップタイマ１６６とを組み合わせて使用し、バ
ス非動作中が検出されてから一定時間経過後にＰＣＩＣ
ＬＫの周波数を落とすようにしてもよい。

【００４４】通常のＰＣＩデバイスは、バスクロックが
停止されている状態においてもその内部の一部のロジッ
クについては動作できるように構成されており割り込み
信号やバス要求信号を正常に発生できるので問題はない
が、ＰＣＩデバイスによってはバスクロックが停止され
てしまうと全く動作できないものもある。したがって、
このようなデバイスが接続されている場合には、前述し
たように、バスクロックを完全に停止するのではなく、
必要最低限のクロックを供給してそれらデバイスの動作
を保証することが好ましい。これにより、デバイスの動
作を保証しつつ、電力消費の低減を図ることが可能とな
る。

【００４５】

【発明の効果】以上説明したように、この発明によれ
ば、バスアイドル状態、バス要求信号および割り込み信
号の有無を検出することによりシステム状態を調べ、そ
れに応じてバスクロックの停止／再開を制御することに
より、ＰＣＩデバイスに“ＣＬＫＲＵＮ”プロトコルな
どの特別な機能を実装することなく不要なバスクロック
を停止できるようになり、電力消費の低減を図ることが
できる。特に、スナップタイマの使用およびバスクロッ
ク周波数の制御を行うことにより、システムパフォーマ
ンスの向上やＰＣＩデバイスの種類に依存しないパワー
セーブを実現できるようになる。

【図面の簡単な説明】

【図１】この発明の一実施形態に係るコンピュータシス
テムの構成を示すブロック図。

【図２】同実施形態のシステムに設けられたバスクロッ
ク制御回路の構成の一例を示す図。

【図３】図２のバスクロック制御回路を用いたクロック
停止動作を示すタイミングチャート。

【図４】図２のバスクロック制御回路を用いたクロック
再開動作を示すタイミングチャート。

【図５】同実施形態のシステムに設けられたバスクロッ
ク制御回路の第２の構成例を示す図。

【図６】図５のバスクロック制御回路の状態遷移を示す
図。

【図７】図５のバスクロック制御回路を用いたクロック
停止動作を示すタイミングチャート。

【図８】図２または図５のバスクロック制御回路を用い
て実現されるバスクロック周波数低下処理の動作を示す
タイミングチャート。

【符号の説明】

２…ＰＣＩバス ３…ＩＳＡバス １１…ＣＰＵ １２…ホスト−ＰＣＩブリッジ １３…メモリ １４，１５…ＰＣＩ周辺デバイス １６…バスクロック制御回路 １７…バスクロック生成回路 １８…ＰＣＩ−ＤＳブリッジ １６１…バス監視回路 １６２…バス要求検出回路 １６３…システムイベント検出回路 １６６…スナップタイマ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 コンピュータシステムのバスに結合され
   る複数の周辺デバイスと、 これら複数の周辺デバイスに前記バス上のトランザクシ
   ョンのタイミングを与えるためのバスクロックを生成す
   るバスクロック生成手段と、 前記バス上のトランザクションを監視し、バスアイドル
   状態か否かを検出するバスアイドル検出手段と、 前記各周辺デバイスからのバス要求信号および割り込み
   信号の有無を検出するイベント検出手段と、 前記バスアイドル検出手段および前記イベント検出手段
   の検出結果に基づいて前記バスクロック生成手段のクロ
   ック生成動作を制御するクロック制御手段であって、バ
   スアイドル状態であることが検出され、且つ前記バス要
   求信号および割り込み信号が発生されてないことが検出
   されたとき前記バスクロックを停止させるクロック制御
   手段とを具備することを特徴とするコンピュータシステ
   ム。
2. 【請求項２】 前記クロック制御手段は、 前記バスアイドル状態であることが検出され、且つ前記
   バス要求信号および割り込み信号が発生されてないこと
   が検出されてから、一定時間経過後に前記バスクロック
   が停止されるように、前記バスクロックを停止させるタ
   イミングを遅延させる手段と、 前記バスアイドル状態の解除、前記バス要求信号、もし
   くは前記割り込み信号の発生が検出されたとき、前記バ
   スクロックの供給を再開させる手段とを具備することを
   特徴とする請求項１記載のコンピュータシステム。
3. 【請求項３】 コンピュータシステムのバスに結合され
   る複数のデバイスと、 これら複数のデバイスに前記バス上のトランザクション
   のタイミングを与えるためのバスクロックを生成するバ
   スクロック生成手段と、 前記バス上のトランザクションを監視し、バスアイドル
   状態か否かを検出するバスアイドル検出手段と、 前記各デバイスからのバス要求信号および割り込み信号
   の有無を検出するイベント検出手段と、 前記バスアイドル検出手段および前記イベント検出手段
   の検出結果に基づいて前記バスクロック生成手段のクロ
   ック生成動作を制御するクロック制御手段であって、バ
   スアイドル状態であることが検出され、且つ前記バス要
   求信号および割り込み信号が発生されてないことが検出
   されたとき前記バスクロックの周波数を低下させるクロ
   ック制御手段とを具備することを特徴とするコンピュー
   タシステム。
4. 【請求項４】 前記クロック制御手段は、 前記バスアイドル状態であることが検出され、且つ前記
   バス要求信号および割り込み信号が発生されてないこと
   が検出されてから、一定時間経過後に前記バスクロック
   の周波数が低下されるように、前記バスクロックの周波
   数を低下させるタイミングを遅延させる手段と、 前記バスアイドル状態の解除、前記バス要求信号もしく
   は前記割り込み信号の発生が検出されたとき、前記バス
   クロックの周波数を元の状態に復帰させる手段とを具備
   することを特徴とする請求項３記載のコンピュータシス
   テム。