[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2001036309A - マルチチップモジュール接続構造 - Google Patents

マルチチップモジュール接続構造

Info

Publication number
JP2001036309A
JP2001036309A JP20183599A JP20183599A JP2001036309A JP 2001036309 A JP2001036309 A JP 2001036309A JP 20183599 A JP20183599 A JP 20183599A JP 20183599 A JP20183599 A JP 20183599A JP 2001036309 A JP2001036309 A JP 2001036309A
Authority
JP
Japan
Prior art keywords
line
chip
connection structure
film
dielectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20183599A
Other languages
English (en)
Inventor
Makoto Ishikawa
誠 石川
Isao Izumi
勲夫 泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP20183599A priority Critical patent/JP2001036309A/ja
Publication of JP2001036309A publication Critical patent/JP2001036309A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】誘電体基板上の信号線路と、又は複数のＭＭＩ
Ｃチップ間を小型、且つ良好な特性で相互接続するＭＣ
Ｍ（マルチチップモジュール）接続構造を提供する。 【解決手段】誘電体基板２上のマイクロストリップ線路
３又はコプレーナ線路１５１、１５０とＭＭＩＣチップ
６の信号線路８とをフィルム状コプレーナ型接続線路１
００を用い、マイクロカプセル型異方導電性接着剤１３
４によりインピーダンス整合して相互接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はマルチチップモジュ
ール（ＭＣＭ）接続構造、特にコプレーナ線路又は入出
力端にＲＦ（無線周波数）プローバ測定部を有するＭＭ
ＩＣ（モノリシックマイクロ波集積回路）チップ、マイ
クロストリップライン又はコプレーナ線路を構成する誘
電体基板であるマイクロ波回路要素間を接続線路を用い
て接続する接続構造に関する。
【０００２】
【従来の技術】マイクロ波回路において、高周波トラン
ジスタ、ＦＥＴ（電界効果トランジスタ）、抵抗及びキ
ャパシタ（コンデンサ）等で構成したマイクロ波集積回
路を、半導体結晶（ＧａＡｓ、Ｓｉ等）等の基板上にモ
ノリシックに集積化するＭＭＩＣチップは、小型、高信
頼性、低価格等の大きな利点を有している。
【０００３】近年、斯かるＭＭＩＣチップを複数個使用
して電子機器モジュールを構成するＭＣＭ技術が検討さ
れている。従来、このＭＣＭ技術は、金属又は全面導体
の誘電体基板から成るベース基板に、ＭＭＩＣチップ、
マイクロ波回路を構成する誘電体基板等をマウントし、
これらをボンディングワイヤ又はリボンで接続した構造
が一般的である。このＭＣＭ接続構造を使用する技術
は、例えば特開平９−１４８５２４号公報の「高周波回
路装置」に開示されている。即ち、擬似的なコプレーナ
線路による接続構造である。
【０００４】斯かるＭＣＭ接続構造を図８乃至図１０を
参照して説明する。図８は、従来のＭＣＭ接続構造の斜
視図、図９は上面図、図１０は図９の線Ａ−Ａ’に沿う
断面図である。このＭＣＭ接続構造は、ベース基板１６
０上に配置された複数のＭＭＩＣチップ６を有する。各
ＭＭＩＣチップ６の裏面には接地導体９を有し、上面に
入出力信号線路端８を有する。各ＭＭＩＣチップ６の端
部近傍には、ビアホール７を介して接地導体９と接属さ
れたＭＭＩＣチップ接地端子５を有する。対向配置され
たＭＭＩＣチップ６の信号線路８同士及び接地端子５同
士は、金ワイヤ又は金リボン等で構成される接地導体付
き擬似コプレーナ線路１１で相互接続される。また、こ
の従来技術において、接地導体付き擬似コプレーナ線路
１１の直下には、高誘電体材料１３を含んだ樹脂１２を
有する。
【０００５】このように構成された接地導体付き擬似的
コプレーナ接続線路は、接続部での特性インピーダンス
不整合を抑えることができる。また、誘電体樹脂１２及
び内部に含まれる高誘電体材料の材質、混入密度を変更
して、接続線路の特性インピーダンスを広範囲で制御可
能である。
【０００６】また、関連技術は、特開昭６３−２３３５
４６号公報の「入力信号伝送回路」、特開平７−２４５
１１号公報の「混成集積回路」、特開平６−３７２０２
号公報の「マイクロ波ＩＣパッケージ」、特開平４−３
８８５５号公報の「マイクロ波帯ＩＣ用パッケージ」及
び特開昭６１−２３４０５５号公報の「半導体装置」に開
示されている。
【０００７】
【発明が解決しようとする課題】しかし、上述した従来
技術では、信号用及び設置用の３線路が独立の金ワイヤ
または金リボン等で構成される為に、接続線路の長さ
（Ｌ１）、接続線路間の幅（Ｗ１）及び高さ（ｈ１）を
３線路とも等しく平行に接地することは不可能である。
また、振動や加速度により３線路が異なる形状へ変化す
るおそれもあり、これらは全て特性インピーダンスの変
動を生じることとなる。
【０００８】本発明の目的は、ＭＣＭにおける接続部で
の特性インピーダンスを安定化させると共に、接続線路
の特性インピーダンスを広範囲にわたって定量的に制御
でき且つ簡単に接続できるＭＣＭ接続構造を提供するこ
とである。
【０００９】
【課題を解決するための手段】前述の課題を解決するた
め、本発明によるマルチチップモジュール接続構造は、
次のような特徴的な構成を採用している。
【００１０】（１）誘電体基板上にマイクロ波ＩＣチッ
プを直接搭載し、該マイクロ波ＩＣチップの信号線路と
前記誘電体基板上の信号線路との間を相互接続するマル
チチップモジュール接続構造において、前記誘電体基板
及び前記マイクロ波ＩＣチップの接続部に、可撓性フィ
ルム上に線路が並列に被着形成されたフィルム状コプレ
ーナ型接続線路を設け、前記誘電体基盤と前記マイクロ
波ＩＣチップの前記信号線路間を相互接続するマルチチ
ップモジュール接続構造。
【００１１】（２）前記フィルム状コプレーナ型接続線
路と、前記信号線路間はマイクロカプセル型異方導電性
接着剤を用いて接続する上記（１）のマルチチップモジ
ュール接続構造。
【００１２】（３）前記誘電体基板の前記信号線路は、
マイクロストリップ線路である上記（１）又は（２）の
マルチチップモジュール接続構造。
【００１３】（４）前記誘電体基板の前記信号線路は、
信号線路と接地パターンとを有するコプレーナ線路であ
る上記（１）又は（２）のマルチチップモジュール接続
構造。
【００１４】（５）誘電体基板上に直接搭載された複数
のマイクロ波ＩＣチップの信号線路及び接地端子間を相
互接続するマルチチップモジュール接続構造において、
前記マイクロ波ＩＣチップの対向部に、可撓性フィルム
上に線路が並列に被着形成されたフィルム状コプレーナ
型接続線路を設け、前記マイクロ波ＩＣチップの前記信
号線路及び接地端子間を前記フィルム状コプレーナ型接
続線路により相互接続するマルチチップモジュール接続
構造。
【００１５】（６）前記フィルム状コプレーナ型接続線
路は表面に塗布したマイクロカプセル型導電性接着剤を
用いて接続する上記（５）のマルチチップモジュール接
続構造。
【００１６】（７）前記各マイクロ波ＩＣチップは、裏
面に接地導体を有し、該接地導体と前記接地端子間をビ
アホールにより接続する上記（５）又は（６）のマルチ
チップモジュール接続構造。
【００１７】
【発明の実施の形態】以下、本発明によるマルチチップ
モジュール（ＭＣＭ）接続構造の好適実施形態例の構成
及び動作を添付図、特に図１乃至図７を参照して詳細に
説明する。尚、上述した従来技術の構成要素と対応する
構成要素には、便宜上同一参照符号を使用するものとす
る。
【００１８】先ず、図１乃至図３は、本発明によるＭＣ
Ｍ接続構造の第１実施形態例を示し、図１は斜視図、図
２は上面図及び図３は図２中の線Ａ−Ａ’に沿う断面図
である。
【００１９】これら図１乃至図３のＭＣＭ接続構造は、
ＭＭＩＣチップ６を誘電体基板２に接続する例である。
誘電体基板２は、裏面に接地導体１を有すると共に、上
面にマイクロストリップ線路（信号線路）３及び接続部
接地パターン１０１を有する。他方、ＭＭＩＣチップ６
は、裏面に接地導体９を有し、上面に入出力信号線路８
及び接地端子５を有する。更に、ＭＭＩＣチップ６は、
裏面の接地導体１と接地端子５との間を連通するビアホ
ール７を有する。
【００２０】誘電体基板２上のマイクロストリップ線路
３は、接続部接地パターン１０１との間にギャップｇを
設けた構造であり、線路は接地導体付きコプレーナ線路
を形成する。接続部接地パターン１０１とマイクロスト
リップ線路３間のギャップg及びマイクロストリップ線
路３の幅及びそれらの形状は、マイクロストリップ線路
３を伝わる伝送信号が接地導体付きコプレーナ線路に効
率良く変換及び伝送されるよう設定する。
【００２１】誘電体基板２とその上に搭載されるＭＭＩ
Ｃチップ６間は、フィルム状コプレーナ型接続線路１０
０により相互接続される。このフィルム状コプレーナ型
接続線路１００は、極めて可撓性が高く且つ耐熱性を有
する誘電体フィルムの表面に一定幅且つ一定間隔で平行
に配設された導電箔を有する。
【００２２】図４は、上述したフィルム状コプレーナ型
接続線路１００は、例えば特開平２−９１９５６号公報
に開示されるコプレーナ線路を有する接地導体付きフィ
ルムキャリアを改良した線路である。このフィルム状コ
プレーナ型接続線路１００は、可撓性の絶縁フィルム
（誘電体層）１２３の上面に接着剤層１２２を介して第
１接続線路１２０と、その両側の第２接続線路１２１を
被着形成する。更に、これら表面に、マイクロカプセル
型異方導電性接着剤１３４を塗布してコプレーナ型接続
線路とする。斯かる構成のフィルム状コプレーナ型接続
線路１００によると、特性インピーダンスＺ０は、第１
及び第２接続線路１２０、１２１の幅Ｗ３、Ｗ４、線路
１２０、１２１間のピッチ(間隔)Ｐ、誘電体厚ｈ３、誘
電体の比誘電率、線路導体厚ｔにより決定されること当
業者に周知のとおりである。これらのパラメータを適当
に選択して、接続線路の特性インピーダンスＺ０を所望
値に設定する。
【００２３】図４に示す如きフィルム状コプレーナ型接
続線路１００を、誘電体基板２上のマイクロストリップ
線路３とＭＭＩＣチップ６の入出力端の接続部分におい
て、第１接続線路１２０は、マイクロストリップ線路３
とＭＭＩＣチップ６の信号線路８を接続し、第２接続線
路１２１は、ＭＭＩＣチップ６の接地端子５及び誘電体
基板２上の接続部接地パターン１０１に接続する。接続
方法又は手段は、図５に拡大断面図で示す。即ち、表面
にマイクロカプセル型異方導電性接着剤１３４を塗布し
たフィルム状コプレーナ型接続線路１００を上下反転
(フェースダウン)させ、各接続線路１２０、１２１の接
続部に上方から圧力を加える。これにより、マイクロカ
プセル型異方導電性接着剤１３４により電気的且つ機械
的に接続する。このマイクロカプセル型異方導電性接着
剤１３４は、電気的絶縁性及び耐湿性に優れた絶縁層
（樹脂）１３０でコーティングされた導電性金属粒子１
３１が入った接着剤であり、接続部を加圧することによ
り、金属粒子１３１の外周のコーティングが破壊された
導電性金属粒子１３２を介して接続ライン１３３と接続
線路１２０、１２１間を電気的に接続する。
【００２４】斯かる接続構造により、従来構造で特性イ
ンピーダンス変動の問題となる各接続線路の長さＬ２、
幅Ｗ２及び高さｈ２のばらつきを均一化できる。また、
熱や振動及び衝撃による接続線路の形状変化があって
も、その特性インピーダンスＺ０は極めて安定であるこ
とに注目されたい。また、上述したように、接続線路１
００の特性インピーダンスは、パラメータを選択するこ
とにより、誘電体基板２上のマイクロストリップ線路３
及びＭＭＩＣチップ６の信号線路８の特性インピーダン
スに合わせて広範囲に制御可能である。
【００２５】図４に示す如き、フィルム状コプレーナ型
接続線路１００を図５に示す如く接続方法で接続した図
１乃至図３のＭＣＭ接続構造によると、誘電体基板２上
のマイクロストリップ線路３の入力端から入力されるＲ
Ｆ信号は、マイクロストリップ線路３を伝送される。Ｍ
ＭＩＣチップ６との接続部の手前でマイクロストリップ
線路３と接続部接地パターン１０１から成る接地導体付
きコプレーナ線路を伝送する信号に変換される。更に、
フィルム状コプレーナ型接続線路１００を伝送してＭＭ
ＩＣチップ６の入力端に供給される。尚、ＭＭＩＣチッ
プ６の出力端と誘電体基板２のマイクロストリップ線路
間についても、図１乃至図３は図示しないが、入力端と
同様に動作する。フィルム状コプレーナ型接続線路１０
０の特性インピーダンスをマイクロストリップ線路３及
びＭＭＩＣチップ６の信号線路８の特性インピーダンス
と整合することにより、信号歪や損失なく相互接続が可
能である。
【００２６】
【発明の他の実施形態例】次に図６及び図７を参照し
て、本発明によるマルチチップモジュール接続構造の他
の実施形態例を説明する。
【００２７】図６は、本発明によるマルチチップモジュ
ール接続構造の第２実施形態例の斜視図である。このＭ
ＣＭ接続構造は、図１〜図３に示した第１実施形態例の
ＭＣＭ接続構造と類似する。主要相違点は、誘電体基板
２’の上面に信号線路１５１と、これを包囲する接地パ
ターン１５０からなるコプレーナ線路が形成されている
ことである。このコプレーナ線路１５１、１５０をフィ
ルム状コプレーナ型接続線路１００によりＭＭＩＣチッ
プ６の信号線路８及び接地端子５と相互接続している。
ＭＭＩＣチップ６は、図１のＭＭＩＣチップ６と同様に
上面に信号線路８と接地端子５、裏面に接地導体９を有
する。更に、ビアホール７により、接地端子５と接地導
体９間を接続している。このフィルム状コプレーナ型接
続線路１００と、誘電体基板２及びＭＭＩＣチップ６と
の接続は、図５で説明した方法で接続しても良い。
【００２８】次に、図７は、本発明によるＭＣＭ接続構
造の第３実施形態例の斜視図である。このＭＣＭ接続構
造によると、誘電体基板１６０上に搭載した一対のＭＭ
ＩＣチップ６、６をフィルム状コプレーナ型接続線路１
００を使用して相互接続する場合を示す。即ち、金属又
は全面導体化された誘電体基板(ベース基板)１６０上に
載置された一対のＭＭＩＣチップ６、６の信号線路８と
接地端子５同士をフィルム状コプレーナ型接続線路１０
０にて相互接続する。このフィルム状コプレーナ型接続
線路１００は、図４に示すフィルム状コプレーナ型接続
線路１００と同じでよく、その線路１２０、１２１によ
り各ＭＭＩＣチップ６の信号線路８および接地端子５間
を特性インピーダンス整合状態で相互接続する。接続方
法も上述した如く、マイクロカプセル型異方導電性接着
剤を使用するのが好ましい。
【００２９】以上、本発明によるＭＣＭ接続構造の好適
実施形態例の構成及び動作を詳述した。しかし、本発明
は上述した特定例のみに限定されるべきではなく、本発
明の要旨を逸脱することなく、種々の変形変更が可能で
ある。例えば、ＭＭＩＣチップは、入出力信号線路端の
みではなく、ＭＭＩＣチップ全面で接地導体付きコプレ
ーナ線路を構成しても良い。また、接続は導電性接着剤
以外の方法で行なってもよい。
【００３０】
【発明の効果】上述の説明から理解される如く、本発明
のＭＣＭ接続構造によると、誘電体基板上のマイクロス
トリップ線路又はコプレーナ線路とＭＭＩＣチップの信
号線路とをフィルム状コプレーナ型接続線路を用いて相
互接続することにより、安定的に特性インピーダンス整
合状態で接続可能である。また、マイクロカプセル型異
方導電性接着剤を使用することにより、簡単且つ自動化
して接続可能であるのでモジュールの小型化が可能であ
るという実用上の顕著な効果を有する。
【図面の簡単な説明】
【図１】本発明によるＭＣＭ接続構造の第１実施形態例
の斜視図である。
【図２】図１のＭＣＭ接続構造の上面図である。
【図３】図２のＭＣＭ接続構造の線Ａ−Ａ’に沿う断面
図である。
【図４】本発明によるＭＣＭ接続構造に使用するフィル
ム状コプレーナ型接続線路の好適例の斜視図である。
【図５】図４のフィルム状コプレーナ型接続線路の接続
状態を示す拡大断面図である。
【図６】本発明によるＭＣＭ接続構造の第２実施形態例
の斜視図である。
【図７】本発明によるＭＣＭ接続構造の第３実施形態例
の斜視図である。
【図８】従来のＭＣＭ接続構造の斜視図である。
【図９】図８のＭＣＭ接続構造の上面図である。
【図１０】図９のＭＣＭ接続構造の線Ａ−Ａ’に沿う断
面図である。
【符号の説明】 １、９ 接地導体 ２、２’、１６０ 誘電体基板（ベース基板） ３、８ 信号線路 ５ 接地端子 ６ マイクロ波ＩＣチップ（ＭＭＩＣチ
ップ） ７ ビアホール １００ フィルム状コプレーナ型接続線路 １０１ 接続部接地パターン １２０、１２１ 接続線路 １２３ 誘電体層 １３０ 絶縁層 １３１ 金属粒子 １３４ マイクロカプセル型異方導電性接着
剤 １５０、１５１ コプレーナ線路

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】誘電体基板上にマイクロ波ＩＣチップを直
    接搭載し、該マイクロ波ＩＣチップの信号線路と前記誘
    電体基板上の信号線路との間を相互接続するマルチチッ
    プモジュール接続構造において、 前記誘電体基板及び前記マイクロ波ＩＣチップの接続部
    に、可撓性フィルム上に線路が並列に被着形成されたフ
    ィルム状コプレーナ型接続線路を設け、前記誘電体基盤
    と前記マイクロ波ＩＣチップの前記信号線路間を相互接
    続することを特徴とするマルチチップモジュール接続構
    造。
  2. 【請求項２】前記フィルム状コプレーナ型接続線路と、
    前記信号線路間はマイクロカプセル型異方導電性接着剤
    を用いて接続することを特徴とする請求項１に記載のマ
    ルチチップモジュール接続構造。
  3. 【請求項３】前記誘電体基板の前記信号線路は、マイク
    ロストリップ線路であることを特徴とする請求項１又は
    ２に記載のマルチチップモジュール接続構造。
  4. 【請求項４】前記誘電体基板の前記信号線路は、信号線
    路と接地パターンとを有するコプレーナ線路であること
    を特徴とする請求項１又は２に記載のマルチチップモジ
    ュール接続構造。
  5. 【請求項５】誘電体基板上に直接搭載された複数のマイ
    クロ波ＩＣチップの信号線路及び接地端子間を相互接続
    するマルチチップモジュール接続構造において、 前記マイクロ波ＩＣチップの対向部に、可撓性フィルム
    上に線路が並列に被着形成されたフィルム状コプレーナ
    型接続線路を設け、前記マイクロ波ＩＣチップの前記信
    号線路及び接地端子間を前記フィルム状コプレーナ型接
    続線路により相互接続することを特徴とするマルチチッ
    プモジュール接続構造。
  6. 【請求項６】前記フィルム状コプレーナ型接続線路は表
    面に塗布したマイクロカプセル型導電性接着剤を用いて
    接続することを特徴とする請求項５に記載のマルチチッ
    プモジュール接続構造。
  7. 【請求項７】前記各マイクロ波ＩＣチップは、裏面に接
    地導体を有し、該接地導体と前記接地端子間をビアホー
    ルにより接続することを特徴とする請求項５又は６に記
    載のマルチチップモジュール接続構造。
JP20183599A 1999-07-15 1999-07-15 マルチチップモジュール接続構造 Pending JP2001036309A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20183599A JP2001036309A (ja) 1999-07-15 1999-07-15 マルチチップモジュール接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20183599A JP2001036309A (ja) 1999-07-15 1999-07-15 マルチチップモジュール接続構造

Publications (1)

Publication Number Publication Date
JP2001036309A true JP2001036309A (ja) 2001-02-09

Family

ID=16447694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20183599A Pending JP2001036309A (ja) 1999-07-15 1999-07-15 マルチチップモジュール接続構造

Country Status (1)

Country Link
JP (1) JP2001036309A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2378045A (en) * 2001-07-25 2003-01-29 Marconi Caswell Ltd Electrical connection with flexible coplanar transmission line
US6807063B2 (en) 2002-03-14 2004-10-19 Fujitsu Limited High-frequency integrated circuit module
JP2005123894A (ja) * 2003-10-16 2005-05-12 Matsushita Electric Works Ltd 高周波用マルチチップモジュール基板
KR100779168B1 (ko) 2006-12-07 2007-11-26 한국전자통신연구원 밀리미터파 대역용 신호 전송로
JP2010161416A (ja) * 2010-04-07 2010-07-22 Hitachi Ltd 電子装置
WO2012027081A3 (en) * 2010-08-25 2012-04-19 Oracle International Corporation Optical communication in a ramp-stack chip package
US8283766B2 (en) 2010-09-02 2012-10-09 Oracle America, Inc Ramp-stack chip package with static bends
US8373280B2 (en) 2010-09-01 2013-02-12 Oracle America, Inc. Manufacturing fixture for a ramp-stack chip package using solder for coupling a ramp component
EP2805427A1 (en) * 2012-01-18 2014-11-26 Tyco Electronics Corporation Waveguide structure for a contactless connector
US9082632B2 (en) 2012-05-10 2015-07-14 Oracle International Corporation Ramp-stack chip package with variable chip spacing

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2378045A (en) * 2001-07-25 2003-01-29 Marconi Caswell Ltd Electrical connection with flexible coplanar transmission line
US6807063B2 (en) 2002-03-14 2004-10-19 Fujitsu Limited High-frequency integrated circuit module
JP2005123894A (ja) * 2003-10-16 2005-05-12 Matsushita Electric Works Ltd 高周波用マルチチップモジュール基板
KR100779168B1 (ko) 2006-12-07 2007-11-26 한국전자통신연구원 밀리미터파 대역용 신호 전송로
US7626473B2 (en) 2006-12-07 2009-12-01 Electronics And Telecommunications Research Institute Signal transmission line for millimeter-wave band
JP2010161416A (ja) * 2010-04-07 2010-07-22 Hitachi Ltd 電子装置
WO2012027081A3 (en) * 2010-08-25 2012-04-19 Oracle International Corporation Optical communication in a ramp-stack chip package
US8290319B2 (en) 2010-08-25 2012-10-16 Oracle America, Inc. Optical communication in a ramp-stack chip package
US8373280B2 (en) 2010-09-01 2013-02-12 Oracle America, Inc. Manufacturing fixture for a ramp-stack chip package using solder for coupling a ramp component
US8283766B2 (en) 2010-09-02 2012-10-09 Oracle America, Inc Ramp-stack chip package with static bends
EP2805427A1 (en) * 2012-01-18 2014-11-26 Tyco Electronics Corporation Waveguide structure for a contactless connector
US9082632B2 (en) 2012-05-10 2015-07-14 Oracle International Corporation Ramp-stack chip package with variable chip spacing

Similar Documents

Publication Publication Date Title
US6847100B2 (en) High speed IC package configuration
US4949224A (en) Structure for mounting a semiconductor device
US20030060172A1 (en) Radio frequency module
US20020125553A1 (en) Method of packaging a device with a lead frame, and an apparatus formed therefrom
JPH08213474A (ja) 集積回路及び製造方法
US8436450B2 (en) Differential internally matched wire-bond interface
JP2001036309A (ja) マルチチップモジュール接続構造
JPH0629428A (ja) 半導体装置
CA1301949C (en) Device for interconnection and protection of a bare microwave componentchip
US6884656B2 (en) Semiconductor device having a flip-chip construction
JP2004022667A (ja) 半導体モジュール構造
JP2002009193A (ja) 半導体装置
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
JP3489926B2 (ja) 高周波回路装置
JPH0936617A (ja) 高周波モジュール
US7105924B2 (en) Integrated circuit housing
JP3048992B2 (ja) Ｍｍｉｃモジュール
JP4127589B2 (ja) 高周波半導体装置用パッケージおよび高周波半導体装置
JPS6271301A (ja) マイクロ波集積回路装置
JP3181036B2 (ja) 高周波用パッケージの実装構造
JP3112253B2 (ja) 高周波用半導体装置
JP2666156B2 (ja) 高周波ｉｃ用フイルムキヤリア
JP2001267487A (ja) 高周波モジュール
JP2791301B2 (ja) マイクロ波集積回路及びマイクロ波回路装置
JP3145670B2 (ja) 高周波用半導体パッケージの実装構造