[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2001015721A - 複合部材の分離方法及び薄膜の製造方法 - Google Patents

複合部材の分離方法及び薄膜の製造方法

Info

Publication number
JP2001015721A
JP2001015721A JP2000122569A JP2000122569A JP2001015721A JP 2001015721 A JP2001015721 A JP 2001015721A JP 2000122569 A JP2000122569 A JP 2000122569A JP 2000122569 A JP2000122569 A JP 2000122569A JP 2001015721 A JP2001015721 A JP 2001015721A
Authority
JP
Japan
Prior art keywords
layer
composite member
porous
separation
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000122569A
Other languages
English (en)
Inventor
Kazuaki Omi
和明 近江
Kiyobumi Sakaguchi
清文 坂口
Kazutaka Yanagida
一隆 柳田
Nobuhiko Sato
信彦 佐藤
Katsumi Nakagawa
克己 中川
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000122569A priority Critical patent/JP2001015721A/ja
Priority to US09/558,657 priority patent/US6605518B1/en
Priority to EP00303484A priority patent/EP1050901A3/en
Priority to KR10-2000-0023065A priority patent/KR100395077B1/ko
Priority to TW089108203A priority patent/TW507374B/zh
Priority to CN00108219A priority patent/CN1272682A/zh
Publication of JP2001015721A publication Critical patent/JP2001015721A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Separation Using Semi-Permeable Membranes (AREA)
  • Photovoltaic Devices (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 分離層内の所定の位置で亀裂を発生させる。 【解決手段】 複合部材を分離する方法において。複合
部材の内部に配されるように分離層１２を形成する工
程、分離層１２の内部に、そのままでは分離が生じない
程度の内部応力が集中的に生じている応力集中層１６
を、形成する工程、内部応力を増大させて応力集中層に
亀裂を生じさせる工程、を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複合部材の分離方
法及び薄膜の製造方法に関し、特に太陽電池や半導体ウ
エハ等に用いられる薄膜を製造するに好適な方法の技術
分野に属する。
【０００２】
【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、ＳＯＩ即ちシリコンオンインシュレーターやセミコ
ンダクター オンインシュレーターと呼ばれ、通常のＳ
ｉ集積回路を作製するバルクＳｉ基板では到達しえない
数々の優位点をＳＯＩ技術を利用したデバイスが有する
ことから多くの研究が成されてきた。すなわち、ＳＯＩ
技術を利用することで、（１）誘電体分離が容易に高集
積化が可能、（２）対放射線耐性に優れている、（３）
浮遊容量が低減され高速化が可能、（４）ウェル工程が
省略できる、（５）ラッチアップを防止できる、（６）
薄膜化による完全空乏型電界効果トランジスタが可能、
等の優位点が得られる。
【０００３】このようなＳＯＩウエハの製造方法の中で
も特開平５−２１３３８号やＵＳＰ５，３７１，０３７
に開示された様な多孔質層上に非単結晶半導体層を形成
しこれを絶縁層を介して支持基板に移し取る方法は、Ｓ
ＯＩ層の膜厚均一性が優れていること、ＳＯＩ層の結晶
欠陥密度を低く押さえることが容易なこと、ＳＯＩ層の
表面平坦性がよいこと、製造に際し高価な特殊仕様の装
置がいらないこと、数１００オングストロームから１０
ミクロン程度までの広いＳＯＩ膜厚範囲に対し同一の装
置で製造可能なことなどの点で非常に優れたものであ
る。
【０００４】さらに特開平７−３０２８８９号公報やＵ
ＳＰ５，８５６，２２９に開示されている方法は、多孔
質層を有する第一の基体の前記多孔質層上に非多孔質単
結晶半導体層を形成し、前記非多孔質単結晶層を第二の
基体と貼り合わせた後、多孔質層において前記第一基体
と第二の基体を両者を破壊することなく分離するもので
ある。そして、第一の基板の表面を平滑にして再度多孔
質を形成すれば第一の基板は複数回使用可能となる。し
たがって製造コストを大幅に低減することが出来、また
製造プロセスそのものも単純化することが出来る。
【０００５】この様な第一の基体と第二の基体の両方を
破壊することなく分離する貼り合わせ基体のような複合
部材の分離方法としては、貼り合わせ面に対して垂直な
方法に引っ張る方法、貼り合わせ面に対して平行に剪断
応力をかける方法（例えば貼り合わせ面に平行な面内で
それぞれの基体を互いに反対方向に移動させる方法や円
周方向にそれぞれの基体を反対方向に回転させる方法な
ど）、貼り合わせ面に対して垂直な方向に加圧する方
法、分離層に超音波などの波動エネルギーを印加する方
法、分離層に貼り合わせ基体の側面側から貼り合わせ面
に平行に剥離用部材（例えばナイフのような鋭利なブレ
ード）を挿入する方法、分離層として機能する多孔質層
に染み込ませた物質の膨張エネルギーを利用する方法、
分離層として機能する多孔質層を貼り合わせ基体の側面
から熱酸化し体積膨張させて分離する方法、分離層とし
て機能する多孔質層を貼り合わせ基体の側面から選択エ
ッチングして分離する方法、分離層としてイオン打ち込
みにより形成された微小気泡を得ることの出来る層を用
いレーザー照射などにより加熱することによって分離す
る方法などがある。
【０００６】具体的に説明すると、シリコンウエハのよ
うな非多孔質基体の表面を化成液のフッ化水素酸濃度或
いは化成電流を変えて２段階の陽極化成を行い複数の多
孔質層を形成する。多孔質層を４００℃で１時間、ドラ
イ酸素雰囲気中で熱処理して多孔質層の孔内壁面に１ｎ
ｍ程の酸化シリコン膜を形成する。多孔質層の層表面上
にＣＶＤによるエピタキシャル成長を施し非多孔質層を
形成する。非多孔質層の表面を酸化した後、別に用意し
たシリコンウエハに貼り合せる。こうして得られた貼り
合せウエハを２つに分離すべくウエハ側面に楔を挿入す
ると、機械的強度が相対的に弱い多孔質層に亀裂が生じ
て分離がなされる。
【０００７】
【発明が解決しようとする課題】しかしながら、複合部
材の分離層において、分離層の機械的強度が高い（強
い）と完全に分離する前に複合部材が破損し易くなる。
逆に、分離層の機械的強度が低い（弱い）とパーティク
ルが発生し易くなる。
【０００８】適切な機械的強度の分離層が形成出来たと
しても、分離の際に亀裂が生じる位置に再現性がない場
合、パーティクルが発生し易くなったり、その後の分離
された部材や薄膜の処理条件が統一できず製造コストを
増大させたりする。
【０００９】本発明の第１の目的は、分離層内の所定の
位置で常に亀裂を発生しうる複合部材の分離方法及び薄
膜の製造方法を提供することにある。
【００１０】本発明の第２の目的は、破損確率、パーテ
ィクルの発生率を低減し、分離後の処理条件設定が容易
になるような複合部材の分離方法及び薄膜の製造方法を
提供することにある。
【００１１】
【課題を解決するための手段】本発明は、複合部材を分
離する方法において、複合部材の内部に分離層を形成す
る工程、前記分離層の内部に、そのままでは分離が生じ
ない程度の内部応力が集中的に生じている応力集中層
を、形成する工程、前記内部応力を増大させて前記応力
集中層に亀裂を生じさせる工程、を含むことを特徴とす
る。
【００１２】また本発明は、複合部材を分離する方法に
おいて、第１の基体の表面に厚さが１ミクロン以上の多
孔質層を形成した後、該多孔質層の孔内壁面を酸化して
酸化膜を形成し、多孔質層の層表面から１ミクロン以上
の深さまで該孔内壁面に形成された酸化膜を除去し該多
孔質層の下部に前記酸化膜を残し、該多孔質層の層表面
上に非多孔質層を形成し、該非多孔質層を第２の基体に
貼り合せて、分離層を内部に有する前記複合部材を形成
する工程、前記分離層内に亀裂を生じさせる工程、を含
むことを特徴とする。
【００１３】また本発明は、複合部材を分離する方法に
おいて、第１の基体の表面に第１の多孔質層と該第１の
多孔質層より多孔度が高い第２の多孔質層を形成する工
程、該第２の多孔質層を酸化して、該第２の多孔質層を
非晶質化し、該第１の多孔質層の層表面上に非多孔質層
を形成し、該非多孔質層を第２の基体に貼り合せて、分
離層を内部に有する前記複合部材を形成する工程、前記
分離層内に亀裂を生じさせる工程、を含むことを特徴と
する。
【００１４】また本発明は、複合部材を分離する方法に
おいて、分離層を内部に有する複合部材に温度差を生じ
させる工程、前記分離層内に亀裂を生じさせる工程、を
含むことを特徴とする。
【００１５】また本発明は、複合部材を分離する方法に
おいて、前記複合部材を撓ませる工程、前記分離層内に
亀裂を生じさせる工程、を含むことを特徴とする。
【００１６】また本発明は、上述した分離方法を利用し
て薄膜を製造することを特徴とする。
【００１７】本発明は、分離層の特定の位置に応力を集
中させることが出来れば、分離はその応力が集中した位
置に沿って進行するという発見に基づいている。例え
ば、分離層として微少空隙を含む層、例えば互いに多孔
度の異なる二つの多孔質層を形成する。そして２つの多
孔質層の間の界面に所定の内部応力を集中的に発生せし
めて、応力集中層を形成する。その後、該内部応力が降
伏応力（分離層において亀裂が生じるに十分な応力）を
越えるまで増大するように外部から分離用エネルギーを
付与すると、亀裂がその界面に沿って（応力集中層内
に）発生することになる。こうして、分離層内に生じる
亀裂の発生位置が安定化するので、残留分離層の厚さが
常に均一になり、分離後の露出面（分離面）の凹凸も抑
制されたものとなる。よって、その後は同じ後処理条件
で各種処理を行うことができ、パーチクルの発生も大幅
に少なくなる。
【００１８】また、本発明のいくつかの分離方法によれ
ば、亀裂発生位置が制御可能な複合部材の分離方法及び
薄膜の製造方法を提供できる。
【００１９】
【発明の実施の形態】（実施形態１）図１は、本発明の
実施の形態による複合部材の分離方法と、それを利用し
た薄膜の製造方法を説明するための模式図である。
【００２０】図１の（ａ）に示すように、シリコンウエ
ハのような第１の基体１１を用意して、その表面に多孔
質単結晶シリコンのような分離層１２を形成する。
【００２１】次いで、後述する方法により多孔質層を加
工して亀裂を発生させたい位置に応力を集中的に発生さ
せて、応力集中層１６を形成する。
【００２２】そして、内部応力が発生した多孔質層の層
表面上に、ＣＶＤ等により、非多孔質単結晶シリコンの
ような非多孔質層（薄膜）１３を形成する（図１の
（６）参照）。
【００２３】必要に応じて間に酸化シリコンのような絶
縁層１５を介して、別に用意したシリコンウエハのよう
な第２の基体１４に非多孔質層１３を貼り合せ、多層構
造体からなる複合部材１を得る（図１の（ｃ）参照）。
【００２４】外部から分離エネルギーを多層構造体１に
付与して、発生していた内部応力を増大せしめる。この
分離エネルギーは分離層の降伏応力を越えるに十分なエ
ネルギーなので集中的に応力が発生していた位置即ち応
力集中層１６において亀裂が生じ複合部材は２つに分離
される（図１の（ｄ）参照）。
【００２５】第１の基体１１上に形成されていた非多孔
質層１３は、こうして第２の基体１４上に移設される。
図１の（ｅ）は、残留多孔質層１２を除去した後の非多
孔質層１３の様子を示している。
【００２６】こうして薄膜、即ち、非多孔質層１３を製
造することができる。この方法は非多孔質層１３を支持
する基体１４の材料を問わないために、例えば、この非
多孔質層１３はＳＯＩ層或いは太陽電池の活性層などと
して利用することができる。
【００２７】応力集中層１６は、Ｘ線回折ピークが基準
ピークからずれている少なくとも２つのピークを呈し、
且つその２つのピークの間隔が０．０１度以上であるよ
うな層を用いて形成するとよい。
【００２８】図２は、本発明に用いられる応力集中層１
６を有する分離層１２のＸ線回折カーブの代表例を２つ
示している。
【００２９】符号１２Ａは、互いに異なる多孔度をもつ
２つの多孔質層を形成し、それを酸化した場合にみられ
るＸ線回折カーブである。符号２が基準ピーク、基準ピ
ーク２からずれているピーク３Ａが低多孔度の多孔質層
に因るピーク、ピーク３Ｂが高多孔度の多孔質層に因る
ピークである。各多孔質層の多孔度、厚さ及び酸化工程
における温度、処理時間等を各々調整することによりピ
ーク３Ａとピーク３Ｂの間隔（回折角の差）を調整する
ことができる。
【００３０】符号１２Ｂは、互いに異なる多孔度をもつ
２つの多孔質層を形成し、それを酸化した後に、１００
０℃程度で熱処理した場合にみられるＸ線回折カーブで
ある。
【００３１】各多孔質層に因るピーク３Ａ、３Ｂが正の
方向に基準ピーク２に対してずれている。いずれの場合
にも、ピーク３Ａと３Ｂとの間隔が０．０１度以上とな
るように、各多孔質層の多孔度、厚さ、酸化条件、熱処
理条件を調整すればよい。
【００３２】このように応力を集中的に発生させる為
に、次に述べるような方法を用いて応力集中層を形成し
てもよい。
【００３３】その１つは、厚さが１ミクロン以上の多孔
質層を形成した後、多孔質層の孔内壁面を酸化して酸化
膜を形成し、多孔質層の層表面から１ミクロン以上の深
さまで該孔内壁面に形成された酸化膜を除去し該多孔質
層の下部のみ前記酸化膜を残す方法である。又、もう１
つは、多孔質層の孔内壁面に形成された酸化膜の、該多
孔質層の層厚方向における構造を、異ならしめる方法で
ある。
【００３４】ここで、亀裂発生位置を安定化させる意味
について説明する。
【００３５】図３は、応力を集中的に発生させることな
く分離を行う場合に生じる亀裂の様子ＣＥと、応力を集
中的に発生させてから分離を行う場合に生じる亀裂の様
子ＰＩを説明する為の模式図である。
【００３６】ここでは、複合部材として、互いに機械的
強度が異なる二層構造の分離層を形成し、それらの界面
において分離しようとする時の様子を示している。
【００３７】応力を集中的に発生させていない場合（即
ちＣＥの場合）には、分離エネルギーを与えると機械的
強度が相対的に低い第２の分離層１２Ｂの中に応力が分
散し、亀裂２０は無作為に発生する。よって、分離後に
露出する面は第２の分離層１２Ｂの層厚に相当する高低
差の凹凸を呈しており、ところによっては分離層が崩壊
しパーティクルとなる。
【００３８】一方、予め分離層内に分離が生じない程度
の応力集中的に発生させた場合ＰＩには、亀裂２０は第
１の分離層１２Ａと第２の分離層１２Ｂとの間の界面付
近の分離層１２Ｂ内に発生し、分離後の露出面はともに
平坦な面となる。
【００３９】分離層内に応力が集中しているか否かは、
例えば周知のラマン分光分析により構成原子間の応力発
生の様子をみれば確認できる。
【００４０】図４は、集中的に応力を発生させる処理を
施した複合部材の中の応力分布をその断面からラマン分
光分析で測定した結果を示している。この分析に用いた
試料としての複合部材は、２つの陽極化成条件下におい
て続けて陽極化成を行いシリコンウエハの表面に二層構
造の多孔質シリコン層を形成し、その多孔質シリコン層
の孔内壁面を酸化した後、その多孔質層の層表面に非多
孔質の単結晶シリコン層をＣＶＤによりエピタキシャル
成長させ、その単結晶シリコン層の表面に酸化膜を形成
し、別に用意したシリコンウエハと貼り合せて得られた
複合部材である。
【００４１】図４の横軸において、２つの多孔質層の界
面を基準とした時、深さ２ミクロン〜５．５ミクロンに
おけるラマンシフトをみてみると、ラマンシフトの変化
が小さく、第２の多孔質層と第１の基体との間の応力は
小さいことがわかる。一方、深さ−３ミクロンから１ミ
クロンにおけるラマンシフトをみてみると、第２の多孔
質層ではラマンシフトが−０．２７ｃｍ-1〜−０．２６
ｃｍ-1、第１の多孔質層では−０．１２ｃｍ-1〜−０．
１１ｃｍ-1になっている。即ち、多孔度の小さい領域
（第１の多孔質層）と大きい領域（第２の多孔質層）と
の界面付近では、ラマンシフトの差が−０．１４ｃｍ-1
〜−０．１６ｃｍ-1となっていて、−０．１ｃｍ-1以上
の差異が生じている。このことから、この界面に内部応
力が集中して発生していることがわかる。ラマン分光分
析の解像度がより高いものであれば、深さ０μｍにおけ
るラマンシフトはより負の側に大きくなっているであろ
う。この場合応力が集中している部分の厚さ（応力集中
層の厚さ）は１ミクロン程度であり、第１及び２の多孔
質層の厚さのどちらよりも薄い。
【００４２】さらに詳しい分析を行なうとこの様な分離
層内部の応力は複合部材の作製工程により変化すること
があることが分かった。
【００４３】図５は分離層として多孔度の異なる二層構
造の多孔質単結晶シリコンを用いたＳＯＩ基板の作成方
法において各工程で多孔質単結晶層の（００４）方向の
格子面間隔が変化する様子をＸ線回折法により測定した
ものの一例である。０度のピークは（００４）方向の非
多孔質単結晶シリコンに起因したピーク（基準ピーク）
である。この様な変化は多孔質単結晶シリコンの内部に
働く応力に対応している。
【００４４】図５の符号３１は多孔質層形成直後のカー
ブを示している。第１の基板に多孔度が異なる二層構造
の多孔質単結晶Ｓｉを形成しただけでは多孔質単結晶の
中の格子歪みは変わらない。なぜなら−０．０１〜−
０．０２度付近のピークは多孔質単結晶層に因るもので
あるが、基準ピークからずれたピークはそれ１つだけで
あるから。
【００４５】符号３２は熱酸化直後のカーブを示してい
る。基準ピークからずれたピークが２つ発生している。
ピーク３０Ａは多孔度の小さい第１多孔質層によるも
の、ピーク３０Ｂは多孔度の大きい第２の多孔質層によ
るものである。孔の内壁面を熱酸化することにより二つ
の層の内部の歪みに差が出てきたことがわかる。この差
が界面への応力集中を引き起こす。この場合は引っ張り
応力になっていることが分かる。
【００４６】ピーク３０Ａに対応する応力は、およそ−
２．２５×１０9ｄｙｎｅ／ｃｍ2（−２．２５×１０8
Ｐａ）、ピーク３０Ｂに対応する応力は、およそ−３．
４４×１０9ｄｙｎｅ／ｃｍ2（−３．４４×１０8Ｐ
ａ）である。
【００４７】符号３３はエピタキシャル成長直後のカー
ブを示している。非多孔質単結晶層をエピタキシャル成
長するとひずみは大きく変化して圧縮応力になる。但
し、ピーク３０Ａ、３０Ｂが存在するとおり、多孔度の
異なる層の格子歪みの差は依然として存在する。この変
化はエピタキシャル成長の際の基板全体の加熱に起因す
るものである。そして、ピーク３０Ａに対応する応力
は、およそ１．４２×１０ 9ｄｙｎｅ／ｃｍ2（１．４２
×１０8Ｐａ）、ピーク３０Ｂに対応する応力は、およ
そ２．０５×１０9ｄｙｎｅ／ｃｍ2（２．０５×１０8
Ｐａ）に変わる。
【００４８】この原因は完全に解明されてはいないが表
面積の大きい多孔質層の方がいずれの場合も変化が大き
いためと考えられる。
【００４９】符号３４は、さらにエピタキシャル層の表
面を酸化した直後のカーブを示している。カーブ３３の
ピークと比較してわかるように、この歪みは余り変わっ
ていない。この時の０．０５度付近のピーク３０Ａが内
部応力１．３５×１０9ｄｙｎｅ／ｃｍ2（１．３５×１
０8Ｐａ）に相当する。本発明においては、この時の内
部応力を少なくとも１×１０7ｄｙｎｅ／ｃｍ2（１×１
０6Ｐａ）以上にすべきである。
【００５０】ピーク３０Ｂに対応する応力は、およそ
１．９０×１０9ｄｙｎｅ／ｃｍ2（１．９０×１０8Ｐ
ａ）に変化する。
【００５１】この後更にエピタキシャル成長やエピタキ
シャル層の表面酸化処理のときの温度より高温の熱処理
を行うと、応力が大幅に変化し、上述した条件を満足し
なくなる恐れがある。そこで、この後は１１００℃以上
の熱処理は行わないようにすることが望ましい。より好
ましくは１０００℃を越える熱処理をも行わないように
すると良い。
【００５２】符号３５は、この後、この酸化膜を別に用
意したシリコンウエハと貼り合せて、分離層において亀
裂を発生させて分離した直後の、第２のウエハ側におけ
る第１の多孔質層のカーブを示す。応力は、およそ１．
３１×１０8ｄｙｎｅ／ｃｍ2（１．３１×１０-7Ｐａ）
となる。
【００５３】符号３６は、分離直後の第１のウエハ側に
おける第２の多孔質層のカーブを示す。応力は、およそ
２．８８×１０8ｄｙｎｅ／ｃｍ2（２．８８×１０-7Ｐ
ａ）となる。
【００５４】分離後は各多孔質層のひずみが開放され、
Ｘ線の回折ピークのシフトは分離前と比べて非常に小さ
くなることがわかる。
【００５５】以上のことから、本発明においては、特
に、本発明の分離層内部におけるラマン分光分析のピー
クシフト量が−０．１ｃｍ-1以上異なる複数の領域が前
記分離層内に形成されるようにするとより好ましいもの
である。
【００５６】更に、応力の集中する範囲（即ち応力集中
層の厚さ）は膜厚２ミクロン以下より好ましくは１ミク
ロン以下更に好ましくは０．１ミクロン以下の層領域内
に収めることが望ましい。これは、ラマン分光分析のピ
ークシフト量のピークの４分の１巾を測定すれば確認で
きる。
【００５７】また、内部応力の大きさはＸ線回折の回折
角から換算できることが知られている。
【００５８】多孔質シリコン層の層表面に垂直な方向の
面間隔をｄｚ、非多孔質単結晶シリコンウエハの表面に
垂直な方向の面間隔をｄｏ、多孔質シリコン層の回折角
度（ピークシフト量）をθ1、非多孔質単結晶シリコン
ウエハの回折角度をθ0、とした時、下記式（１）を満
足する。
【００５９】
【外１】
【００６０】また、多孔質シリコン層の応力をσ、多孔
質シリコン層のヤング率をΕ、多孔質シリコン層のポア
ソン比をν、多孔質シリコン層の面内の格子間隔を
ｄxy、とした時、下記式（２）を満足する。
【００６１】
【外２】
【００６２】そして、Εとして非多孔質単結晶シリコン
のヤング率を用い、ｄxy＝ｄｏ，ν＝０．２７８−０．
３４８ρ（ρは多孔度）とすれば、Ｘ線回折カーブにお
ける回折角度θ1から応力σを求められる。
【００６３】図６は、シリコンウエハの表面に多孔度が
約２０％の第１の多孔質層を形成した後、多孔度の異な
る第２の多孔質層を形成し、低温酸化した後、第１の多
孔質層上に非多孔質単結晶シリコン層を形成し、その表
面を酸化した６つの試料におけるＸ線回折カーブを示し
ている。
【００６４】第２の多孔質層の多孔度によって第２の多
孔質層の応力が変化し、第１の多孔質層の回折角度と第
２の多孔質層の回折角度の差が変化することがわかる。
更には、その後の熱処理によっても回折角度の差が変化
することも判っている。
【００６５】本発明においては、応力差の絶対値が４×
１０8ｄｙｎｅ／ｃｍ2（４×１０-7Ｐａ）以上となるよ
うに回折角度の差を０．０１度以上、より好ましくは
０．０１度〜０．０２度とすると良い。
【００６６】更には、複数の多孔質層を形成し、熱酸化
することによって得られる多孔質層の応力をそれぞれ−
１×１０9〜−５×１０9ｄｙｎｅ／ｃｍ2（−１×１０8
〜−５×１０8Ｐａ）になるようにするとよい。
【００６７】そして、非多孔質層を多孔質層上に形成し
た後の複数の多孔質層の応力をそれぞれ応力は、１×１
０9ｄｙｎｅ／ｃｍ2（１×１０8Ｐａ）以上にするとよ
りよい。
【００６８】応力を集中的に発生させた後に、それを増
大させる為には、従来例と同様に先に述べた分離方法が
用いられる。とりわけ、固体又は流体の楔作用により複
合部材を構成している２つの基体間を押し広げて、応力
を増大させ、複合部材を分割することが好ましく用いら
れる。これ以外にも、他孔質層孔内に染み込ませた液体
や基体の膨張エネルギーを利用する方法、多孔質層を側
面から優先的に酸化し体積膨張させて分離する方法であ
ってもよい。
【００６９】図７は、楔により分離に必要な外力を加え
て、内部応力を増大させて、分離を行う様子を模式的に
示している。
【００７０】第１及び第２の気体１１、１４の角部を予
め面取りしておけば、複合部材となった時の側面は内側
が凹んだ形状になる。そこに金属或いはプラスティック
の楔４０を挿入すると第１及び第２の気体１１、１４の
端部が互いに離れる方向に力が加わる。分離層１２Ａ、
１２Ｂ界面に集中して発生していた内部応力はこれによ
り増大し、それが界面における降伏応力を越えると亀裂
が発生し、図のように端部から第１及び第２の基体は互
いに離れて行く。やがて亀裂は複合部材の中心（図中右
方向）に向けて応力集中層１６に沿って延び、最終的に
２つに分割される。
【００７１】リキッドジェットやガスジェットのような
流体楔を用いる場合は、空隙４１にも流体が浸入し作用
面が広がるので、非常に歩留まり良く、且つ分離面を洗
浄しながら分離できる。又、固体楔を用いて図７のよう
に亀裂を発生させた後、流体楔を用いて亀裂を成長させ
て、複合部材を完全に分離してもよい。
【００７２】複合部材が円盤状の場合には、複合部材の
中心を保持してそれを自転させながら側面に流体楔を挿
入して円盤の周辺から中心に向かって分離することも好
ましいものである。
【００７３】（実施形態２）分離層として互いに多孔度
の異なる複数の多孔質層を形成せずに、多孔質層の孔内
壁面への酸化膜の形成方法を工夫して、内部応力を多孔
質層内に集中させることもできる。
【００７４】図８は、本実施の形態による分離層の形成
方法を説明するための模式的断面図であり、１つの孔付
近の様子を示している。実際の孔の形状はもっと複雑で
ある。
【００７５】基体１１上に、同一の陽極化成条件で厚さ
が１ミクロン以上、より好ましくは２ミクロン以上の単
一の多孔質層１２を形成する（図８の（ａ）参照）。そ
の後、熱酸化を行い孔５０の内壁面に酸化膜５１を形成
する（図８の（ｂ）参照）。続いて、フッ化水素を含む
溶液に酸化された多孔質層１２を比較的長い時間浸し
て、層表面の酸化膜５１Ａだけではなく層表面から深さ
１ミクロン以上、より好ましくは２ミクロン以上下方向
にある孔内壁面の酸化膜５１も除去する。例えば１０ミ
クロンの多孔質層１２を形成した後、孔内壁面を酸化
し、その後層表面側から深さ２ミクロンの位置までの孔
壁酸化膜５１を除去すると、孔内壁面に酸化膜を有する
厚さ８ミクロンの多孔質半導体層１２Ｃと、孔内壁面に
酸化膜をもたない厚さ２ミクロンの多孔質半導体層１２
Ｄが得られる（図８の（ｃ）参照）。その後、必要に応
じて水素を含む還元性雰囲気下で熱処理（水素ベーキン
グ）を行い、エピタキシャル成長を行うと８ミクロンの
多孔質半導体層と２ミクロンの多孔質半導体層との界面
ＩＦ付近に応力が集中して発生する。
【００７６】この場合には、多孔質１２Ｃ、１２Ｄの多
孔度、厚さ及び孔内壁面の酸化膜５１の厚さを調整し
て、図９に示すようにＸ線回折ピークが基準ピーク２か
らずれた２つのピーク３Ａ、３Ｃを有し、その間隔が
０．０１度以上になるようにする。ここで、ピーク３Ｃ
は、酸化膜が除去された多孔質層１２Ｄに因るものであ
る。
【００７７】その後は、実施形態１と同様にして、貼り
合せ、次いで分離を行うと、多孔質層１２Ｃと多孔質層
１２Ｄとの界面ＩＦにある応力集中層に沿って亀裂が生
じ、２つに分離される。
【００７８】こうして、非多孔質単結晶半導体からなる
薄膜が得られる。
【００７９】（実施形態３）図１０は、本実施の形態に
よる分離層の形成方法を説明するための模式的断面図で
あり、２つの孔付近の様子を示している。実際の孔の形
状はもっと複雑である。
【００８０】実施形態１と同様にして基体１１の表面に
低多孔度の多孔質層１２Ａと高多孔度の多孔質層１２Ｂ
とを形成する（図１０の（ａ）参照）。
【００８１】多孔質層１２Ｂの孔壁が全て酸化シリコン
（非晶質体）に変化するまで熱酸化処理を施す。この時
低多孔度の多孔質層１２Ａの孔壁の厚さは、高多孔度の
多孔質層１２Ｂの孔壁の厚さより厚いので、孔壁の内部
５３は単結晶半導体のまま残っている。こうして、孔内
壁面に酸化膜５１を有する多孔質性単結晶半導体からな
る多孔質層１２Ｆと多孔性非晶質層１２Ｅとが形成され
る（図１０の（ｂ）参照）。
【００８２】その後は、実施形態１や２と同様にエピタ
キシャル成長により非多孔質単結晶半導体層を形成し、
貼り合せ、分離を行う。多孔質層１２Ｅ、１２Ｆとの界
面ＩＦには、応力集中層が形成されている為、この界面
に沿って亀裂が発生し、２つに分離される。
【００８３】こうして、非多孔質単結晶半導体層からな
る薄膜が得られる。
【００８４】このように多孔質層の孔内壁面に形成され
た酸化膜の、該多孔質層の層厚方向における構造を、異
ならしめる方法、とりわけ、多孔質層を多孔度の異なる
複数の層から形成し、それを酸化させる場合に、高温酸
化や長時間の酸化させる方法を用いる。こうすると多孔
度の高い層は実質的に層の全てが酸化されて非晶質化
し、一方多孔度が小さい層は孔内壁面が酸化するがその
下方の孔壁自体は単結晶性が維持されるという状態にな
る。即ち、低多孔度の層は酸化膜を有する多孔質性単結
晶半導体層となり、高多孔度の層は多孔質性非晶質絶縁
層となる。
【００８５】このように、多孔質層における酸化膜の構
造が異なる場合には非常に大きな歪みが二つの層の間に
発生するので分離が容易になる。これは、本発明のよう
な応力集中が無い場合には分離が不可能な程度に多孔度
が低い多孔質層においても亀裂を発生せしめることが出
来るようになることを意味する。
【００８６】（実施形態４）本実施の形態は複合部材を
作成した後に、応力を集中的に発生させる工程を含み、
これ以外の工程は前述した実施形態１〜３に準ずるもの
である。
【００８７】図１１は本実施の形態による分離方法を説
明するための模式図である。
【００８８】まず、シリコンウエハのような第１の基体
１１を用意して、その表面に多孔質単結晶シリコンのよ
うな分離層１２を形成する（図１１の（ａ）参照）。
【００８９】分離層１２の層表面上に、非多孔質単結晶
シリコンのような非多孔質層（薄膜）１３を形成する
（図１１の（ｂ）参照）。
【００９０】別に用意した第２の基体１４に非多孔質層
１３を貼り合せ、多層構造体からなる複合部材を得る。
この複合部材を処理して応力を集中的に発生させる。
【００９１】この場合に内部応力を集中的に発生させる
方法としては、例えば、複合部材を構成している第１の
基体１１と、第２の基体とがそれぞれ異なる温度になる
ように加熱及び／又は冷却して、分離層の上下両側の層
領域との間に温度差を生じさせる方法がある。
【００９２】図１１の（ｃ）では、基体１１を加熱２０
１し、基体１４を冷却２００する様子を示している。
【００９３】そして、外部から分離エネルギー２０２を
多層構造体に付与して、発生していた内部応力を増大せ
しめる。この分離エネルギー２０２は分離層の降伏応力
を越えるに十分なエネルギーなので集中的に応力が発生
していた位置にある応力集中層１６において亀裂が生じ
複合部材は２つに分離される。
【００９４】第１の基体上に形成されていた非多孔質層
１３は、こうして第２の基体１４上に移設される。
【００９５】応力を集中的に発生させることなく分離を
行う場合には、分離層の強度の調整に高い精確さが必要
になる。もし分離層の機械的強度が大きすぎると、基体
が破壊したり分離層以外の箇所で破壊が起きることがあ
る。また分離層の機械強度を小さくし過ぎると貼り合せ
の前に分離領域の破壊が起きることがある。この場合に
は陽極化成ややイオン注入などの分離層を形成する工程
やその後の加熱、酸化、エピタキシャル成長などの工程
で分離層が部分的に破壊して貼り合せが出来なくなった
りプロセス装置がパーティクルで汚染されたりすること
もある。
【００９６】複合部材を分離層において亀裂が生じるよ
うに分離する場合に多孔質層を使い、その多孔度を高く
してその部分の機械的強度を下げることにより分離を行
い易くしていた。しかし分離を容易にするために機械的
強度を下げるとそのことによって分離の前工程でも多孔
質層が破壊することがあったり、またたとえ分離工程ま
でに破壊が起きてなかったとしても分離の際に多孔質層
の中の様々な位置で亀裂が発生・進行するために分離面
に大きな凹凸が出来たりすることがある。このような凹
凸はこの方法を応用する用途によっては実用上大きな障
害になり得る。
【００９７】本発明をＳＯＩ基板の製造方法に適用する
場合などには分離後の多孔質層の膜厚分布をなるべく均
一にする必要がある。このために多孔質層を多孔度の異
なる幾つかの層からなる多層構造としてそれらの内のも
っとも多孔度が高い、従ってもっとも機械的強度が低い
層の中だけに亀裂が生じる様にする方法もある。しか
し、この方法では、多孔度の高い層の中だけで亀裂を起
こして分離面の平滑性を得るには、その層の厚さを非常
に薄くしなければならない。しかし、薄くて面内の均一
性に優れた分離層を形成することは易しくない。
【００９８】本実施形態の場合には、多孔質層中の多孔
度が均一であってもよいが、多孔度が互いに異なる複数
の層を利用した方がより確実にそれらの界面付近に応力
を集中させることが出来る。
【００９９】その他の工程や、複合部材の構成材料、応
力の値などは実施形態１と同じものを適用しうる。
【０１００】（実施形態５）本実施の形態は複合部材を
作製した後に、応力で集中的に発生させる工程を含み、
これ以外の工程は前述した実施形態１〜３に準ずるもの
である。
【０１０１】図１２は本実施の形態による分離方法を説
明するための模式図である。
【０１０２】まず、シリコンウエハのような第１の基体
１１を用意して、その表面に多孔質単結晶シリコンのよ
うな分離層１２を形成する（図１２の（ａ）参照）。
【０１０３】分離層１２の層表面上に、非多孔質単結晶
シリコンのような非多孔質層（薄膜）１３を形成する
（図１２の（ｂ）参照）。
【０１０４】別に用意した第２の基体に非多孔質層１３
を貼り合せ、多層構造体からなる複合部材を得る（図１
２の（ｃ）参照）。この複合部材を処理して応力を集中
的に発生させる。例えば分離層と、複合部材を構成して
いる第１の基体及び／又は第２の基体と、の間に温度差
を生じさせる。
【０１０５】図１２の（ｄ）では両基体１１、１４を冷
却２００しながら外部から加熱された流体２０３を多層
構造体側面に噴射し、図１１の場合と同様に分離エネル
ギー２０２が加わるようにする。発生していた内部応力
は増大する。この分離エネルギーは分離層の降伏応力を
越えるに十分なエネルギーなので集中的に応力が発生し
ていた位置にある応力集中層１６おいて亀裂が生じ複合
部材は２つに分離される。
【０１０６】第１の基体上に形成されていた非多孔質層
は、そうして第２の基体上に移設される。
【０１０７】本実施形態の場合には、多孔質層中の多孔
度が均一であってもよいが、多孔度が互いに異なる複数
の層を利用した方がより確実にそれらの界面付近に応力
を集中させることが出来る。
【０１０８】その他の工程や、複合部材の構成材料、応
力の値などは実施形態１と同じものを適用しうる。
【０１０９】（実施形態６）本実施の形態は複合部材を
作製した後に、応力を集中的に発生させる工程を含み、
これ以外の工程は前述した実施形態１〜３に準ずるもの
である。
【０１１０】図１３は本実施の形態による分離方法を説
明するための模式図である。
【０１１１】まず、シリコンウエハのような第１の基体
１１を用意して、その表面に多孔質単結晶シリコンのよ
うな分離層１２を形成する（図１３の（ａ）参照）。
【０１１２】分離層１２の層表面上に、非多孔質単結晶
シリコンのような非多孔質層（薄膜）１３を形成する
（図１３の（ｂ）参照）。
【０１１３】別に用意した第２の基体１４に非多孔質層
１３を貼り合せ、多層構造体からなる複合部材を得る
（図１３の（ｃ）参照）。この複合部材を撓ませて応力
を集中的に発生させる。
【０１１４】外部から流体２０３を多層構造体に噴射し
て分離エネルギー２０２を与え、発生していた内部応力
を増大せしめる。この分離エネルギー２０２は分離層の
降伏応力を越えるに十分なエネルギーなので集中的に応
力が発生していた位置にある応力集中層１６において亀
裂が生じ複合部材は２つに分離される（図１３の（ｄ）
参照）。
【０１１５】図１３では凹面を有する支持台に複合部材
を保持させて撓ませているが、孔の開いた支持台に複合
部材を吸着させて撓ませてもよい。
【０１１６】第１の基体上に形成されていた非多孔質層
１３は、そうして第２の基体１４上に移設される。
【０１１７】本実施形態の場合には、多孔質層中の多孔
度が均一であってもよいが、多孔度が互いに異なる複数
の層を利用した方がより確実にそれらの界面付近に応力
を集中させることが出来る。
【０１１８】その他の工程や、複合部材の構成材料、応
力の値などは実施形態１と同じものを適用しうる。
【０１１９】本発明に用いられる第１の基体１１として
は、上述したようなシリコンウエハの他に、シリコンゲ
ルマニウム、砒化ガリウム、砒化ガリウムアルミニウム
等の半導体ウエハが好ましく用いられる。
【０１２０】本発明に用いられる分離層１２としては、
微少空隙をを有する層、具体的には独立気泡及び／又は
連通気泡を有する多孔質層が好ましく用いられる。多孔
質層は水素、不活性ガスなどのイオンをウエハに注入し
て熱処理して作ることもできるが、陽極化成により非多
孔質の半導体ウエハを多孔質化することが好ましいもの
である。
【０１２１】上述したとおり多孔質層は単一の層であっ
てもよいが、陽極化成条件を変えて複数の互いに多孔度
が異なる層を形成することも好ましいものである。この
時複数の層の厚さを互いに異ならしめると尚良い。多孔
度を変えるためには、化成液中のＨＦ濃度を変えたり、
通電電流を変えることが好ましい方法である。また分離
層としてイオン注入層を用い、其の注入量の異なる２つ
以上の層を形成して其の界面に集中する応力を利用する
ことも可能である。
【０１２２】本発明に用いられる非多孔質層１３として
は、得ようとする薄膜であればよく、特に限定されるこ
とはない。半導体素子形成のためであればシリコン、シ
リコンゲルマニウム、シリコンカーバイド、ゲルマニウ
ム、砒化ガリウム、砒化ガリウムアルミニウム、等の半
導体の単一層或いは複数層であり得る。ＳＯＩ層として
用いる薄膜の場合には気相、液相、固相エピタキシャル
成長により形成した単結晶を用いる。また必要に応じて
非多孔質層の表面に絶縁層などを形成してもよい。
【０１２３】本発明に用いられる第２の基体１４として
は、第１の基体１１と同じもの、或いはガラス、石英ガ
ラス、樹脂、金属、等のシート状又は円盤状の弾性体或
いは非弾性体でありうる。
【０１２４】
【実施例】（実施例１）比抵抗０．０１Ω・ｃｍのＰ型
の第１の単結晶Ｓｉウエハを、ＨＦ溶液中において２段
階の陽極化成を行い、２層の多孔質層を形成した。陽極
化成条件は以下のとおりであった。
【０１２５】第一段階 電流密度：７（ｍＡ・ｃｍ-2 ） 陽極化成溶液：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間：５（分） 第１の多孔質Ｓｉの厚み：４．５（μｍ） 第２段階 電流密度：３０（ｍＡ・ｃｍ-2 ） 陽極化成溶液：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間：１０（秒） 第２の多孔質Ｓｉの厚み：０．２（μｍ）
【０１２６】多孔質層が形成されたウエハを酸素雰囲気
中において、６００℃で２時間熱酸化処理を行った。こ
の酸化により多孔質Ｓｉの孔の内壁面は熱酸化膜で覆わ
れた。この多孔質Ｓｉ層の表面をフッ酸で処理し、多孔
質層の層表面から２ミクロン程度の深さまでの多孔質Ｓ
ｉ層の孔内壁表面の酸化膜のみ除去し、孔の内部のそれ
より深い領域の穴の内壁の酸化膜を残した後、ＣＶＤ装
置内に搬入した。
【０１２７】ウエハの温度を９５０℃まで上げ、ソース
ガスを流す前に水素ガスだけを流して熱処理するプリベ
ーク処理を行い、多孔質層の層表面にあった複数の孔を
穴埋め（封口）した。
【０１２８】そして、ＣＶＤにより単結晶Ｓｉを０．３
μｍエピタキシャル成長した。成長条件は以下の通りで
ある。
【０１２９】ソースガス：ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ（約１．０６×１０4Ｐａ） 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ
【０１３０】さらに、絶縁層として、このエピタキシャ
ル成長した単結晶Ｓｉ層表面に熱酸化により１００ｎｍ
の酸化シリコン膜を形成した。ここまでの工程で得られ
た試料のＸ線回析ピークは、図２の符号１２Ｂにおける
ピーク３Ａ、３Ｂと図９のピーク３Ｃとを併せもったも
のとなる。
【０１３１】該酸化シリコン膜表面と別に用意した第２
のＳｉウエハの表面とを重ね合わせて接触させた後、１
１００℃未満の温度で６０分間の熱処理をし、貼り合わ
せをおこなった。
【０１３２】こうして得られた複合部材の側面からくさ
びを挿入したところ多孔質層の多孔度が高い層と低い層
との界面付近の高多孔度の層内に亀裂が生じ約３００ｎ
ｍの凹凸で平坦に分離した。分離されたウエハの分離面
はそれぞれ多孔質層で覆われているので、単結晶シリコ
ン層はくさびによる傷から保護された。
【０１３３】その結果、元々第１のシリコンウエハに形
成されたＳｉＯ2層、エピタキシャルＳｉ層、および多
孔度の低い多孔質Ｓｉ層と多孔度の高い多孔質Ｓｉ層の
一部が第２のウエハ側に移設された。第１のウエハには
多孔度の高い多孔質Ｓｉ層の残部のみ残った。
【０１３４】その後、第２のウエハ上に移設された多孔
質Ｓｉ層をＨＦ濃度が４９ｗｔ％のフッ酸とＨ2Ｏ2濃度
が３０ｗｔ％の過酸化水素水と水との混合液で撹はんし
ながら選択エッチングした。
【０１３５】こうしてＳｉ酸化膜上に０．２μｍの厚み
を持った単結晶Ｓｉの薄膜が形成できた。
【０１３６】形成された単結晶Ｓｉ層の膜厚を面内全面
について１００点を測定したところ、膜厚の均一性は２
０１ｎｍ±３ｎｍであった。
【０１３７】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されている。
【０１３８】さらに常圧の水素雰囲気中で１１００℃の
熱処理を１時間行い表面の平滑化処理を行った。表面粗
さを原子間力顕微鏡で評価したところ、５０μｍ角の領
域での平均２乗粗さはおよそ０．２ｎｍで通常市販され
ているＳｉウエハと同等であった。
【０１３９】また、第１のウエハ側に残った多孔質Ｓｉ
を、その後、ＨＦ濃度が４９ｗｔ％の弗酸とＨ2Ｏ2濃度
が３０ｗｔ％の過酸化水素水と水との混合液で撹はんし
ながら選択エッチングにより除去した。
【０１４０】その後、水素アニール、あるいは表面研磨
等の表面処理を施せば、再び第１のウエハとしてあるい
は第２のウエハとして使用できる。
【０１４１】（実施例２）比抵抗０．０１Ω・ｃｍのＰ
型の第１の単結晶Ｓｉウエハを、ＨＦ溶液中において陽
極化成を行った。陽極化成条件は以下のとおりであっ
た。
【０１４２】電流密度：７（ｍＡ・ｃｍ-2 ） 陽極化成溶液：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間：１１（分） 多孔質Ｓｉの厚み：１２（μｍ）
【０１４３】この基板を酸素雰囲気中４００℃で１時間
酸化した後、更に８００℃で１０分のウエット酸化を行
なった。この酸化により多孔質Ｓｉの孔の内壁面は熱酸
化膜で覆われた。この多孔質Ｓｉ層の表面をフッ酸で処
理し、多孔質Ｓｉ層の層表面と層表面から２ミクロン程
度の深さの孔の内壁面の酸化膜のみ除去した。こうし
て、２ミクロンより深い部分の孔の内壁の酸化膜のみを
残した。
【０１４４】水素ベーキングを行った後、多孔質Ｓｉ上
にＣＶＤ法により単結晶Ｓｉを０．３μｍエピタキシャ
ル成長した。成長条件は以下の通りである。
【０１４５】ソースガス：ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ（約１．０６×１０4Ｐａ） 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ
【０１４６】さらに、絶縁層として、このエピタキシャ
ルＳｉ層表面に熱酸化により２００ｎｍの酸化シリコン
膜を形成した。ここまでの工程で得られた試料のＸ線回
折カーブは、図９に示したものと同じようになる。
【０１４７】酸化シリコン膜の表面と別に用意した第２
のＳｉウエハの表面とを重ね合わせ、接触させた後、１
１００℃の温度で６０分間の熱処理をし、貼り合わせを
行った。
【０１４８】上記のようにして形成された貼合せ基板を
ウォータージェット法で分離したところ孔の内面の酸化
膜を除去した領域と残した領域との界面で非常に平滑に
分離した。
【０１４９】その結果、元々第１のウエハ表面に形成さ
れていた酸化シリコン膜、エピタキシャルＳｉ層、およ
び多孔質Ｓｉ層の一部が、第２のウエハ側に移設され
た。第１のウエハ表面には多孔質Ｓｉのみ残った。
【０１５０】その後、第２のウエハ上に移設された多孔
質Ｓｉ層をＨＦ濃度が４９ｗｔ％のフッ酸とＨ2Ｏ2濃度
が３０ｗｔ％の過酸化水素水と水との混合液で撹はんし
ながら選択エッチング除去した。単結晶Ｓｉはエッチン
グされずに残った。
【０１５１】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉからなる薄膜が形成できた。
【０１５２】さらに水素雰囲気中で１１００℃の熱処理
を１時間行った。
【０１５３】（実施例３）比抵抗０．０１Ω・ｃｍのＰ
型の第１の単結晶Ｓｉウエハを、ＨＦ溶液中において２
段階の陽極化成を行い、２層の多孔質層を形成した。陽
極化成条件は以下のとおりであった。
【０１５４】第１段階 電流密度：７（ｍＡ・ｃｍ-2 ） 陽極化成溶液：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間：５（分） 第１の多孔質Ｓｉの厚み：４．５（μｍ） 第２段階 電流密度：３０（ｍＡ・ｃｍ-2 ） 陽極化成溶液：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間：１０（秒） 第２の多孔質Ｓｉの厚み：０．２（μｍ）
【０１５５】この基板を多孔質Ｓｉの孔の内壁の熱酸化
を行なわずに多孔質Ｓｉ層を水素ベークしたのち、ＣＶ
Ｄ法により単結晶Ｓｉを０．３μｍエピタキシャル成長
した。成長条件は以下の通りである。
【０１５６】ソースガス：ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ（約１．０６×１０4Ｐａ） 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ
【０１５７】さらに、絶縁層として、このエピタキシャ
ルＳｉ層表面に熱酸化により１００ｎｍの酸化シリコン
膜を形成した。
【０１５８】次に酸化シリコン膜の表面にプラズマ装置
内で窒素プラズマ照射して、その表面を活性化し、別に
用意した第２のＳｉウエハ表面とを重ね合わせて接触さ
せた後、６００℃の温度で３時間の熱処理をし、貼り合
わせをおこなった。
【０１５９】こうして得られた複合部材をウエハサイズ
より少し小さい円形の穴が開いた分離ステージに真空吸
着させてウエハをたわませ応力を集中させた。その状態
のまま貼り合せウエハの側面から図１３と似た要領で実
施例２のようにウォータージェットを噴射し応力を増大
させたところ多孔質層の多孔度が大きい層と小さい層と
の界面付近で約５００ｎｍの凹凸で平坦に分離した。
【０１６０】その結果、元々第１のシリコンウエハに形
成されていた酸化シリコン膜、エピタキシャルＳｉ層、
および多孔質Ｓｉ層の一部が第２のウエハ側に移設され
た。第１のウエハには多孔度の高い多孔質Ｓｉ層のみ残
った。
【０１６１】その後、第２のウエハ上に移設された多孔
質Ｓｉ層をＨＦ濃度が４９ｗｔ％のフッ酸とＨ2Ｏ2濃度
が３０ｗｔ％の過酸化水素水と水との混合液で撹はんし
ながら選択エッチングする。単結晶Ｓｉはエッチングさ
れずに残り、こうしてＳｉ酸化膜上に０．２μｍの厚み
を持った単結晶Ｓｉの薄膜が形成できた。
【０１６２】さらに水素中で１１００℃で熱処理を１時
間行い、表面を平滑化した。
【０１６３】（実施例４）比抵抗０．０１Ω・ｃｍのＰ
型の第１の単結晶Ｓｉ基板を、ＨＦ溶液中において２段
階の陽極化成を行い、２層の多孔質層を形成した。陽極
化成条件は以下のとおりであった。
【０１６４】第１段階 電流密度：７（ｍＡ・ｃｍ-2 ） 陽極化成溶液：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間：５（分） 第１の多孔質Ｓｉの厚み：４．５（μｍ） 第２段階 電流密度：３０（ｍＡ・ｃｍ-2 ） 陽極化成溶液：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間：１０（秒） 第２の多孔質Ｓｉの厚み：０．２（μｍ）
【０１６５】この基板を多孔質Ｓｉの孔の内壁の熱酸化
を行なわずに多孔質Ｓｉ層を水素ベークして、多孔質層
上にＣＶＤにより単結晶Ｓｉを０．３μｍエピタキシャ
ル成長した。成長条件は以下の通りである。
【０１６６】ソースガス：ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ（約１．０６×１０4Ｐａ） 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ
【０１６７】さらに、絶縁層として、このエピタキシャ
ルＳｉ層表面に熱酸化により１００ｎｍの酸化シリコン
膜を形成した。
【０１６８】次に酸化シリコン膜表面にプラズマ装置内
で窒素プラズマ照射して其の表面を活性化し別に用意し
た第２のＳｉウエハの表面とを重ね合わせて接触させた
後、６００℃の温度で３時間の熱処理をし、貼り合わせ
をおこなった。上記の様にして形成された貼合せ基板の
中心を両側から挿んで保持しウエハ中心を回転中心とし
て回転させながら基板側面にウォータージェットを噴射
した。この際第一のウエハ側表面と第二のウエハ側表
面、即ち複合部材の両表面に０℃の水を注いで冷却する
とともに、９８℃の温度に加熱した温純水を側面に噴射
した。これにより複合部材のウォータージェット噴射を
受けた部分とそれ以外の部分との間に温度によるひずみ
が生じ、多孔質層の多孔度が大きい層と小さい層との界
面付近に亀裂が生じ、約５００ｎｍの凹凸で平坦に分離
した。
【０１６９】その結果、元々第１のウエハに形成された
酸化シリコン膜、エピタキシャルＳｉ層、および多孔質
Ｓｉ層の一部が第２のウエハ側に移設された。第１のウ
エハには多孔度の高い多孔質Ｓｉ層のみ残った。
【０１７０】その後、第２のウエハ上に移設された多孔
質Ｓｉ層をＨＦ濃度が４９ｗｔ％のフッ酸とＨ2Ｏ2濃度
が３０ｗｔ％の過酸化水素水と水との混合液で撹はんし
ながら選択エッチングする。単結晶Ｓｉはエッチングさ
れずに残り、こうしてＳｉ酸化膜上に０．２μｍの厚み
を持った単結晶Ｓｉの薄膜が形成できた。
【０１７１】さらに水素中で１１００℃で熱処理を１時
間行い、表面を平滑化した。
【０１７２】（実施例５）図１４を参照して薄膜結晶シ
リコン光起電力素子の製造する例を示す。第１の基体と
して面方位〔１１１〕のｐ+シリコンウエハ３０１を用
意した。これをフッ化水素酸とイソプロピルアルコール
の混合液に浸漬し、このウエハ３０１を正極、白金板を
負極として陽極化成を行い、高多孔度の多孔質層３０２
と低多孔度の多孔質層３０３の２層からなる分離層を形
成した（図１４の（ａ）、（ｂ）参照）。
【０１７３】多孔質層の形成条件は実施例１と同様であ
る。
【０１７４】多孔質層が形成されたシリコンウエハの格
子歪みをラマン分光法により解析した所、多孔質層３０
２内に強い（引張り）応力が加わっていることが分かっ
た。
【０１７５】多孔質層３０３の表面に、液相成長装置に
て。厚さ約３０μｍのｐ型薄膜単結晶シリコン層３０４
をエピタキシャル成長した。液相成長装置は、石英ガラ
スの密閉容器中に置かれた石英ガラス製の坩堝内で、金
属インジウムを所望の温度に加熱し溶解出来るようにな
っている。まず、９５０℃に保たれた液体のインジウム
に、ｐ型の多結晶シリコンを飽和するまで溶解し、溶解
物（メルト）を得た。ついで、この中に多孔質層を形成
したシリコンウエハ３０１を浸漬し、−１℃／分の割合
でメルトを冷却した。冷却に伴い、メルト中に融けきれ
ないシリコンが、多孔質層３０３の表面に堆積し始め、
ｐ型シリコン層３０４がエピタキシャル成長した。さら
にｐ型薄膜単結晶シリコン層３０４の表面に、錫にリン
ドープのｎ+型シリコンを溶解して作成したメルトを使
用した液相成長装置にて、厚さ約０．２μｍのｎ+型シ
リコン層３０５をエピタキシャル成長した（図１４の
（ｃ）参照）。
【０１７６】この表面にスパッタリング法により、反射
防止膜３０６として厚さ約７０ｎｍの窒化シリコンの層
を堆積し、さらにこの表面にスルーホールを形成し、櫛
の歯状のグリッド電極３０７をスクリーン印刷し焼成し
て形成した（図１４の（ｄ）参照）。
【０１７７】次いで、その上に第２の基体としての０．
２ｍｍのポリエチレンテレフタレート（ＰＥＴ）フィル
ム３０８をエチレンビニルアセテート（ＥＶＡ）３０９
で接着した。このシート部材の端を直径１００ｍｍの剥
離ローラー３１０に咥えさせて周辺から巻き上げた所、
薄膜結晶太陽電池３１１が、応力が集中していた多孔質
層３０２と３０３の界面付近の多孔質層３０２内に亀裂
が生じて、ウエハ３１５から剥がれた（図１４の
（ｅ））。この裏に、ステンレス板の裏面電極３１２を
銅を主成分とする導電性接着剤３１３を用いて貼り付け
た。ここで、ＰＥＴフィルム３０８には小孔を開けてお
き、この部分に導電性接着剤を充填して取り出し電極３
１４とし、グリッド電極との導通を確保した（図１４の
（ｆ））。この状態でＡＭ１．５に調整されたソーラー
シミュレーターにより測定を行った所、変換効率１５％
が得られた。
【０１７８】剥離が済んだ後のウエハ（図１４の
（ｇ））は、１ｗｔ％水酸化ナトリウム水溶液に漬けて
表面に残っていた多孔質層の残さを除去したが、本発明
の方法では多孔質層３０２が薄いため、残さの除去に要
するエッチング時間が短くなり、またエッチング後のウ
エハ３０１の表面は完全な鏡面となった。このウエハ３
０１を用いて、前記の工程を繰り返せば、始めと同等な
変換効率をもつ太陽電池が製造でき、ウエハの繰り返し
使用が可能である。
【０１７９】（実施例６）第１の基体として面方位〔１
１１〕のｐ+シリコンウエハを用意して、これに以下の
条件で陽極化成処理を施し２つの多孔質層を形成した。
【０１８０】第１段階 電流密度：７（ｍＡ・ｃｍ-2 ） 陽極化成溶液：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間：５（分） 第１の多孔質Ｓｉの厚み：４．５（μｍ） 第２段階 電流密度：３０（ｍＡ・ｃｍ-2 ） 陽極化成溶液：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間：１０（秒） 第２の多孔質Ｓｉの厚み：０．２（μｍ）
【０１８１】多孔質層が形成されたウエハを実施例５と
同じようにして、厚さ約３０μｍのｐ型薄膜単結晶シリ
コン層、厚さ約０．２μｍのｎ+型シリコン層を液相エ
ピタキシャル成長した。
【０１８２】仮接合用の接着剤としてのアレコム・プロ
ダクツ社製クリスタルボンド５５５を用い、Ｎ型シリコ
ン層をこの接着剤を介してＰＥＴフィルムに貼り付け
た。
【０１８３】２つの多孔質層の界面に応力を集中的に発
生させるために、上記ウエハを搭載したホルダーを加熱
してウエハ裏面を５０℃に加熱するとともに、０．２ｍ
ｍ厚のＰＥＴフィルム表面に−５０℃の冷気を吹付け
た。
【０１８４】ＰＥＴフィルムをローラーで巻き取りつつ
ＰＥＴフィルムに貼り合せられていたＰ型及びＮ型のシ
リコン層を剥離した。
【０１８５】ＰＥＴフィルムに移設されたＰ型及びＮ型
のシリコン層上になる剥離により露出した多孔質層表面
を、銅を導電体主成分とする導電性接着剤により、別に
用意したステンレス基板に、貼り付け、１００℃で仮ベ
ークした。これを約１００℃の湯に浸し、仮接合用の接
着剤を溶かしてＰＥＴフィルムをシリコン層から剥がし
た。
【０１８６】導電性接着剤を３００℃でベークして硬化
させステンレス基板とシリコン層との接合強度を高め
た。
【０１８７】ＰＥＴフィルムが剥がされて露出したＰ型
のシリコン層の表面に反射防止膜とグリッド電極を形成
し、薄膜光起電力素子を得た。
【０１８８】
【発明の効果】本発明によれば、所定の位置に亀裂がと
じ込められる。こうして、パーティクルの発生率が低く
なる。又、分離後の処理条件設定が容易になる。
【図面の簡単な説明】
【図１】本発明の分離方法及び薄膜の製造方法を説明す
るための模式的断面図である。
【図２】本発明に用いられる分離層を有する基体のＸ線
回折カーブの２つの例を示す図である。
【図３】分離層内での亀裂発生の様子を示す模式的断面
図である。
【図４】本発明に用いられる分離層を有する基体のラマ
ン分光分析データの一例を示す図である。
【図５】本発明に用いられる薄膜の各製造工程における
Ｘ線回折カーブを示す図である。
【図６】Ｘ線回折カーブを示す図である。
【図７】本発明に用いられる分離方法の一例を示す模式
図である。
【図８】本発明に用いられる分離層形成工程を示す模式
的断面図である。
【図９】本発明に用いられる分離層を有する基体のＸ線
回折カーブの一例を示す図である。
【図１０】本発明に用いられる別の分離層形成工程を示
す模式的断面図である。
【図１１】本発明による複合部材の分離方法を示す模式
的断面図である。
【図１２】本発明による複合部材の別の分離方法を示す
模式的断面図である。
【図１３】本発明による複合部材の更に別の分離方法を
示す模式的断面図である。
【図１４】本発明による分離方法及び薄膜の製造方法を
説明するための模式的断面図である。
【符号の説明】
１ 複合部材 １１ 第１の基体 １２ 分離層 １３ 非多孔質層 １４ 第２の基体 １５ 絶縁層 １６ 応力集中層 ２０ 亀裂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柳田 一隆 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 佐藤 信彦 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 中川 克己 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 米原 隆夫 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 複合部材を分離する方法において、 複合部材の内部に分離層を形成する工程、 前記分離層の内部に、そのままでは分離が生じない程度
    の内部応力が集中的に生じている応力集中層を、形成す
    る工程、 前記内部応力を増大させて前記応力集中層に亀裂を生じ
    させる工程、を含むことを特徴とする複合部材の分離方
    法。
  2. 【請求項２】 前記分離層に、Ｘ線回折ピークが基準ピ
    ークからずれている少なくとも２つのピークを呈し、且
    つその２つのピークの間隔が０．０１度以上となる前記
    応力集中層を、前記分離層の内部に形成する請求項１に
    記載の複合部材の分離方法。
  3. 【請求項３】 前記分離層における内部応力が１×１０
    -7ｄｙｎｅ／ｃｍ2以上である請求項１に記載の複合部
    材の分離方法。
  4. 【請求項４】 前記分離層におけるラマン分光分析のピ
    ークシフト量が−０．１ｃｍ-1以上異なる複数の領域を
    前記分離層に形成することにより前記応力集中層を形成
    する請求項１に記載の複合部材の分離方法。
  5. 【請求項５】 前記分離層はＸ線回折ピークが基準ピー
    クからずれている少なくとも２つのピークを呈し、且つ
    その２つのピークの間隔が０．０１度以上であり、内部
    応力が１×１０-7ｄｙｎｅ／ｃｍ2以上である請求項１
    に記載の複合部材の分離方法。
  6. 【請求項６】 前記分離層は微少空隙を含む請求項１に
    記載の複合部材の分離方法。
  7. 【請求項７】 前記微少空隙を含む前記分離層は陽極化
    成法によって形成された多孔質層からなる請求項６に記
    載の複合部材の分離方法。
  8. 【請求項８】 前記分離層は、互いに異なる多孔度を有
    する複数の多孔質層を含む請求項１〜５に記載の複合部
    材の分離方法。
  9. 【請求項９】 前記分離層は、互いに異なる多孔度を有
    する複数の多孔質層を含み、該複数の多孔質層のうち高
    多孔度の多孔質層の中に、前記応力集中層を形成する請
    求項１〜５に記載の複合部材の分離方法。
  10. 【請求項１０】 前記応力集中層の厚さは２ミクロン以
    下である請求項１に記載の複合部材の分離方法。
  11. 【請求項１１】 前記応力集中層の厚さは０．１ミクロ
    ン以下である請求項１に記載の複合部材の分離方法。
  12. 【請求項１２】 前記複合部材の側面に形成された凹部
    または狭い隙間に流体を吹き付けることにより前記内部
    応力を増大せしめて前記複合部材を分離する請求項１に
    記載の複合部材の分離方法。
  13. 【請求項１３】 前記複合部材の側面に形成された凹部
    または狭い隙間にくさびを挿入することにより前記内部
    応力を増大せしめて前記複合部材を分離する請求項１に
    記載の複合部材の分離方法。
  14. 【請求項１４】 前記複合部材に振動エネルギーを付与
    して前記内部応力を増大せしめて前記複合部材を分離す
    る請求項１に記載の複合部材の分離方法。
  15. 【請求項１５】 厚さが１ミクロン以上の多孔質層を形
    成した後、該多孔質層の孔内壁面を酸化して酸化膜を形
    成し、該多孔質層の層表面から１ミクロン以上の深さま
    で該孔内壁面に形成された酸化膜を除去し該多孔質層の
    下部にのみ前記酸化膜を残すことにより前記応力集中層
    を形成する請求項１に記載の複合部材の分離方法。
  16. 【請求項１６】 前記分離層の上下両側の層領域との間
    に温度差を生じさせて前記応力集中層を形成する請求項
    １に記載の複合部材の分離方法。
  17. 【請求項１７】 前記複合部材を撓ませて前記応力集中
    層を形成するとともに、その状態で分離を行う請求項１
    に記載の複合部材の分離方法。
  18. 【請求項１８】 前記応力集中層は、孔内壁面に形成さ
    れた酸化膜の、該多孔質層の層厚方向における構造が異
    なった多孔質層により形成される請求項１に記載の複合
    部材の分離方法。
  19. 【請求項１９】 前記応力集中層を形成した後から亀裂
    を発生させる前までの間には１１００℃を超える加熱を
    行わない請求項１に記載の複合部材の分離方法。
  20. 【請求項２０】 前記分離層は、孔内壁面に酸化膜を有
    する多孔質層を少なくとも一層含む請求項１に記載の複
    合部材の分離方法。
  21. 【請求項２１】 複合部材を分離する方法において、第
    １の基本の表面に厚さが１ミクロン以上の多孔質層を形
    成した後、該多孔質層の孔内壁面を酸化して酸化膜を形
    成し、多孔質層の層表面から１ミクロン以上の深さまで
    該孔内壁面に形成された酸化膜を除去し該多孔質層の下
    部に前記酸化膜を残し、該多孔質層の層表面上に非多孔
    質層を形成し、該非多孔質層を第２の基体に貼り合せ
    て、分離層を内部に有する前記複合部材を形成する工
    程、前記分離層内に亀裂を生じさせる工程、を含むこと
    を特徴とする複合部材の分離方法。
  22. 【請求項２２】 複合部材を分離する方法において、 第１の基体の表面に第１の多孔質層と該第１の多孔質層
    より多孔度が高い第２の多孔質層を形成する工程、 該第１及び第２の多孔質層を酸化して、該第１の孔内壁
    面に酸化膜を形成し、該第２の多孔質層を非晶質化し、
    該第１の多孔質層の層表面上に非多孔質層を形成し、該
    非多孔質層を第２の基体に貼り合せて、分離層を内部に
    有する前記複合部材を形成する工程、 前記分離層内に亀裂を生じさせる工程、を含むことを特
    徴とする複合部材の分離方法。
  23. 【請求項２３】 複合部材を分離する方法において、 分離層を有する複合部材を用意する工程、 複合部材を撓ませる工程、 前記分離層内に亀裂を生じさせる工程、を含むことを特
    徴とする複合部材の分離方法。
  24. 【請求項２４】 複合部材を分離する方法において、 分離層を有する複合部材を用意する工程、 前記複合部材に温度差を生じさせる工程、 前記分離層内に亀裂を生じさせる工程、を含むことを特
    徴とする複合部材の分離方法。
  25. 【請求項２５】 請求項１、２１〜２４のいずれかに記
    載の分離方法を利用して薄膜を製造することを特徴とす
    る薄膜の製造方法。
JP2000122569A 1999-04-30 2000-04-24 複合部材の分離方法及び薄膜の製造方法 Pending JP2001015721A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000122569A JP2001015721A (ja) 1999-04-30 2000-04-24 複合部材の分離方法及び薄膜の製造方法
US09/558,657 US6605518B1 (en) 1999-04-30 2000-04-26 Method of separating composite member and process for producing thin film
EP00303484A EP1050901A3 (en) 1999-04-30 2000-04-26 Method of separating composite member and process for producing thin film
KR10-2000-0023065A KR100395077B1 (ko) 1999-04-30 2000-04-29 복합부재의 분리방법 및 박막제작방법
TW089108203A TW507374B (en) 1999-04-30 2000-04-29 Method of separating composite member and process for producing thin film
CN00108219A CN1272682A (zh) 1999-04-30 2000-04-30 分离合成件的方法和用来生产薄膜的过程

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12474499 1999-04-30
JP11-124744 1999-04-30
JP2000122569A JP2001015721A (ja) 1999-04-30 2000-04-24 複合部材の分離方法及び薄膜の製造方法

Publications (1)

Publication Number Publication Date
JP2001015721A true JP2001015721A (ja) 2001-01-19

Family

ID=26461355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000122569A Pending JP2001015721A (ja) 1999-04-30 2000-04-24 複合部材の分離方法及び薄膜の製造方法

Country Status (6)

Country Link
US (1) US6605518B1 (ja)
EP (1) EP1050901A3 (ja)
JP (1) JP2001015721A (ja)
KR (1) KR100395077B1 (ja)
CN (1) CN1272682A (ja)
TW (1) TW507374B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217437A (ja) * 2001-01-23 2002-08-02 Sony Corp 薄膜半導体素子の製造方法
JP2002217438A (ja) * 2001-01-23 2002-08-02 Sony Corp 薄膜半導体素子の製造方法
JP2002343946A (ja) * 2001-03-16 2002-11-29 Canon Inc 半導体膜及びその製造方法
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
JP2006135305A (ja) * 2004-10-05 2006-05-25 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法、及び半導体装置の検査方法
WO2010137682A1 (ja) * 2009-05-29 2010-12-02 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP2012028755A (ja) * 2010-06-25 2012-02-09 Semiconductor Energy Lab Co Ltd 分離装置、分離方法、及び半導体素子の作製方法
JP2019192901A (ja) * 2001-08-10 2019-10-31 株式会社半導体エネルギー研究所 剥離方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6540789B1 (en) 2000-06-15 2003-04-01 Scimed Life Systems, Inc. Method for treating morbid obesity
JP3580227B2 (ja) * 2000-06-21 2004-10-20 三菱住友シリコン株式会社 複合基板の分離方法及び分離装置
DE10102315B4 (de) * 2001-01-18 2012-10-25 Aixtron Se Verfahren zum Herstellen von Halbleiterbauelementen und Zwischenprodukt bei diesen Verfahren
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US7510949B2 (en) 2002-07-09 2009-03-31 S.O.I.Tec Silicon On Insulator Technologies Methods for producing a multilayer semiconductor structure
US6953736B2 (en) 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
FR2848334A1 (fr) * 2002-12-06 2004-06-11 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche
TWI242796B (en) * 2002-09-04 2005-11-01 Canon Kk Substrate and manufacturing method therefor
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
KR20060017771A (ko) 2003-05-06 2006-02-27 캐논 가부시끼가이샤 반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP4759948B2 (ja) * 2004-07-28 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2006032946A1 (en) * 2004-09-21 2006-03-30 S.O.I.Tec Silicon On Insulator Technologies Transfer method with a treatment of a surface to be bonded
US8120229B2 (en) 2005-05-18 2012-02-21 Kolo Technologies, Inc. Middle spring supported micro-electro-mechanical transducers
CA2607885A1 (en) * 2005-05-18 2006-11-23 Kolo Technologies, Inc. Through-wafer interconnection
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
EP1907133A4 (en) * 2005-06-17 2012-05-09 Kolo Technologies Inc MICROELECTROMECHANICAL TRANSDUCER HAVING AN ISOLATION EXTENSION
US7892905B2 (en) * 2005-08-02 2011-02-22 Globalfoundries Singapore Pte. Ltd. Formation of strained Si channel and Si1-xGex source/drain structures using laser annealing
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
DE102005047509B4 (de) * 2005-10-04 2017-10-26 Degotec Gmbh Vorrichtung zur Separierung eines flächigen Objektes von einem Körper, mit dem das Objekt mittels Adhäsionskraft verbunden ist
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US7828715B2 (en) 2006-06-29 2010-11-09 Ams Research Corporation Method of treating anal incontinence
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
WO2009036519A1 (en) * 2007-09-20 2009-03-26 Continence Control Systems International Pty Ltd System, method and apparatus for control of enterostomies
JP5248995B2 (ja) 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248994B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
JP5572307B2 (ja) 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
DE102008055155A1 (de) * 2008-12-23 2010-07-01 Thin Materials Ag Trennverfahren für ein Schichtsystem umfassend einen Wafer
DE102009004559A1 (de) * 2009-01-14 2010-07-22 Institut Für Solarenergieforschung Gmbh Verfahren zum Herstellen eines Halbleiterbauelementes, insbesondere einer Solarzelle, auf Basis einer Halbleiterdünnschicht mit einem direkten Halbleitermaterial
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
KR20120064364A (ko) * 2010-12-09 2012-06-19 삼성전자주식회사 태양 전지의 제조 방법
FR2969377B1 (fr) * 2010-12-16 2013-09-27 St Microelectronics Crolles 2 Procédé de fabrication de puces de circuits intégrés
FR2969376B1 (fr) 2010-12-16 2013-09-27 St Microelectronics Crolles 2 Procédé de fabrication de puces de circuits intégrés
KR20130010298A (ko) * 2011-07-18 2013-01-28 삼성전자주식회사 반도체 장치 및 그 형성방법
JP5422767B1 (ja) * 2013-05-09 2014-02-19 信越エンジニアリング株式会社 貼り合わせ分離方法及び分離装置
JP2015032690A (ja) * 2013-08-02 2015-02-16 株式会社ディスコ 積層ウェーハの加工方法
JP6709052B2 (ja) * 2013-09-25 2020-06-10 芝浦メカトロニクス株式会社 基板処理装置
US9751293B2 (en) 2014-12-04 2017-09-05 Industrial Technology Research Institute Laminated substrate separating device and method for separating laminated substrate
CN107225145B (zh) * 2017-07-13 2023-01-24 艾洛益(杭州)材料科技有限公司 一种双金属复合排母材分离装置
CN111129217B (zh) * 2019-12-20 2021-05-18 浙江爱旭太阳能科技有限公司 用于制造太阳能电池的方法和太阳能电池
US12002813B2 (en) 2021-08-30 2024-06-04 Taiwan Semiconductor Manufacturing Company Ltd. Method for forming semiconductor-on-insulator (SOI) substrate by cleaving a multilayer structure along voids to separate a substrate

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2608351B2 (ja) 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
ATE259098T1 (de) 1990-08-03 2004-02-15 Canon Kk Verfahren zur herstellung eines soi-substrats
JPH06112451A (ja) * 1992-09-29 1994-04-22 Nagano Denshi Kogyo Kk Ｓｏｉ基板の製造方法
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
EP0797258B1 (en) * 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
JPH10326884A (ja) * 1997-03-26 1998-12-08 Canon Inc 半導体基板及びその作製方法とその複合部材
US6143628A (en) * 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JP3754818B2 (ja) * 1997-03-27 2006-03-15 キヤノン株式会社 半導体基板の作製方法
US6155909A (en) * 1997-05-12 2000-12-05 Silicon Genesis Corporation Controlled cleavage system using pressurized fluid
JP4473349B2 (ja) * 1997-06-30 2010-06-02 マクス−プランク−ゲゼルシャフト ツル フォルデルング デル ヴァイセンシャフト エー ファウ 層状構造体製造方法、及び半導体基板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217437A (ja) * 2001-01-23 2002-08-02 Sony Corp 薄膜半導体素子の製造方法
JP2002217438A (ja) * 2001-01-23 2002-08-02 Sony Corp 薄膜半導体素子の製造方法
JP2002343946A (ja) * 2001-03-16 2002-11-29 Canon Inc 半導体膜及びその製造方法
JP2019192901A (ja) * 2001-08-10 2019-10-31 株式会社半導体エネルギー研究所 剥離方法
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
US7341923B2 (en) 2003-05-06 2008-03-11 Canon Kabushiki Kaisha Substrate, manufacturing method therefor, and semiconductor device
JP2006135305A (ja) * 2004-10-05 2006-05-25 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法、及び半導体装置の検査方法
WO2010137682A1 (ja) * 2009-05-29 2010-12-02 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP2010278340A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 貼り合わせウェーハの製造方法
JP2012028755A (ja) * 2010-06-25 2012-02-09 Semiconductor Energy Lab Co Ltd 分離装置、分離方法、及び半導体素子の作製方法

Also Published As

Publication number Publication date
EP1050901A3 (en) 2004-05-19
CN1272682A (zh) 2000-11-08
KR20010049308A (ko) 2001-06-15
EP1050901A2 (en) 2000-11-08
KR100395077B1 (ko) 2003-08-19
TW507374B (en) 2002-10-21
US6605518B1 (en) 2003-08-12

Similar Documents

Publication Publication Date Title
JP2001015721A (ja) 複合部材の分離方法及び薄膜の製造方法
CA2221245C (en) Method of manufacturing semiconductor article
CA2233115C (en) Semiconductor substrate and method of manufacturing the same
US5453394A (en) Process for preparing semiconductor substrate by bringing first and second substrates in contact
JP3112106B2 (ja) 半導体基材の作製方法
TW447127B (en) Substrate and production method thereof
EP1061566A2 (en) Method for producing a semiconductor thin film by a separation step and solar cell production method
CA2233132C (en) Semiconductor substrate and process for producing same
CA2220600C (en) Method of manufacturing semiconductor article
JPH05275329A (ja) 半導体素子基体とその作製方法
JPH10200080A (ja) 半導体部材の製造方法
JP2000223682A (ja) 基体の処理方法及び半導体基板の製造方法
JP2000349267A (ja) 半導体部材の作製方法
JP3697052B2 (ja) 基板の製造方法及び半導体膜の製造方法
JPH10326884A (ja) 半導体基板及びその作製方法とその複合部材
JP3297600B2 (ja) 半導体基板の作製方法
JP3293767B2 (ja) 半導体部材の製造方法
JP3013932B2 (ja) 半導体部材の製造方法および半導体部材
JP2002118242A (ja) 半導体部材の製造方法
JP2000349265A (ja) 半導体部材の作製方法
JPH10326882A (ja) 半導体基板及びその作製方法
JP3293766B2 (ja) 半導体部材の製造方法
JP2000277403A (ja) 半導体基体の作製方法
JP3755857B2 (ja) 半導体基板の作製方法および基板から半導体層を分離する方法
JP3796358B2 (ja) 半導体基板の作製方法及び基板から半導体層を分離する方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031111