[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2001015685A - 集積抵抗接点 - Google Patents

集積抵抗接点

Info

Publication number
JP2001015685A
JP2001015685A JP2000174920A JP2000174920A JP2001015685A JP 2001015685 A JP2001015685 A JP 2001015685A JP 2000174920 A JP2000174920 A JP 2000174920A JP 2000174920 A JP2000174920 A JP 2000174920A JP 2001015685 A JP2001015685 A JP 2001015685A
Authority
JP
Japan
Prior art keywords
contact
resistance contact
low resistance
silicide
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000174920A
Other languages
English (en)
Inventor
Dustin Woodbury
ダスティン・ウッドベリー
Joseph Czagas
ジョセフ・ザガス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Corp
Original Assignee
Intersil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Corp filed Critical Intersil Corp
Publication of JP2001015685A publication Critical patent/JP2001015685A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/47—Resistors having no potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/914—Polysilicon containing oxygen, nitrogen, or carbon, e.g. sipos

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 接点における所望のシリコン基体材料を、所
望の高抵抗率を有する材料に変える。 【解決手段】 高抵抗接点と低抵抗接点を有する半導体
装置または集積回路であり、炭素または酸素などの移動
度阻害スピーシーズをすべての接点に注入する。高抵抗
接点をバリヤ金属で被覆し、低抵抗接点における内部配
線金属（アルミニウム）との化学的相互作用から珪化物
を保護する。選択的に珪化物を形成して、いくつかの接
点を低抵抗接点に変える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路メモリま
たは論理回路における抵抗の挿入に関し、特に半導体接
点に関する。
【０００２】
【従来の技術】高抵抗値の抵抗が（１ｋオームから始ま
る）、回路の多くの箇所に必要である。一般的なアプリ
ケーションは、メモリや論理回路の抵抗に使用して、宇
宙船その他で単一イベントが逆になる現象を防ぐことで
ある。一般的に、このような抵抗は、高抵抗のシート抵
抗膜をパターニングしてつくる。高抵抗値の抵抗を半導
体接点に一体化して、このような抵抗を回路表面に繰り
返して用いることによってエリア損失が避けられるとい
う利点がある。
【０００３】米国特許第５，６６５，６２９号の明細書
は、接点開口に高抵抗層を形成することについて開示し
ている。この抵抗層は、ＣＶＤや物理蒸着工程を用い
て、蒸着工程においてシリコンの割合を制御して層の抵
抗率を制御し、次いでパターンマスクを形成して蒸着材
料のエッチングを行って蒸着した抵抗層を選択的に除去
して形成する。
【０００４】米国特許第５，１５９，４３０号及び第
５，２３２，８６５号の明細書は、シリコンデバイスに
接触しているポリシリコンを充填したバイアスを形成
し、次いで酸素又は窒素を注入してポリシリコンの抵抗
をプラス方向に増加させる旨を開示している。抵抗値を
安定させるために、約９５０°Ｃの高温アニールを行
う。負荷抵抗はいくつかの接点にだけ必要であるため、
初期工程において、抵抗接点を別のステップでつくる
（すなわち、全接点をつくるには２回のマスクステップ
が必要となる）。９５０°Ｃというアニーリングの温度
は、非常に浅くドープしたデバイスには高温である、ド
ーパントが拡散する原因となり、接合幅に影響を及ぼす
可能性がある。従って、より低い温度での工程を用いて
高抵抗値の抵抗を形成することが好ましい。
【０００５】
【発明が解決しようとする課題】これらの先行技術に開
示されている方法は、二酸化シリコン層にシリコンを導
入するか、あるいは酸素や窒素をシリコン層に導入する
ことによって（すなわち化学量論外の構造を形成するこ
とによって）、高抵抗値の抵抗を形成する旨を説明して
いる。
【０００６】
【課題を解決するための手段】本発明の半導体装置又は
集積回路は、高抵抗接点と低抵抗接点を有し、前記低抵
抗接点が各低抵抗接点の表面として珪化物領域を有し、
前記高抵抗接点が移動度阻害イオンを注入され、前記低
抵抗接点における内部配線金属（アルミニウム）との化
学的な相互作用から珪化物を保護するためのバリヤ層で
覆われた表面層を有することを特徴とする。
【０００７】本発明はまた、集積回路上に異なる抵抗値
で接点開口を形成する方法であって、イオン注入マスク
で半導体基体をマスキングするステップと、イオン注入
マスクに接点領域を開口するステップと、露出した接点
領域に移動度阻害イオンを注入するステップと、前記基
体を絶縁層で被覆するステップと、前記絶縁層を部分的
に除去して接点領域の一部を露出させるステップと、露
出した接点領域を珪化して低抵抗接点領域を形成するス
テップと、残りの接点領域から絶縁層を除去して高抵抗
接点を形成するステップと、を具え、前記半導体基体が
シリコンであることを特徴とする。
【０００８】本発明は、接点における所望のシリコン基
体材料を、所望の高抵抗率を有する材料に変えることに
よって従来技術を簡単にしたものであり、これによって
追加の抵抗層を組み込む必要がなくなる。
【０００９】
【発明の実施の形態】以下に、本発明の実施の形態を添
付の図面を参照して説明する。本発明では、炭素または
酸素などの移動度阻害スピーシーズを、接点を開口して
その接点に直接注入する。その後のステップでは、基体
から移動度阻害材料を選択的に除去し、それによって所
望の低抵抗接点を得、抵抗層を追加することなく適所に
高抵抗接点を残す。精密な注入技術を用いることによっ
て、高温アニーリングは不要となる。
【００１０】図１は、フィールド誘電体２０を開口して
接点１０を設け、シリコン基体１５を露出させた状態を
示す。接点１０を通して基体１５に移動度阻害イオンス
ピーシーズ５を注入する。この注入は基体１５上のすべ
ての接点１０に行う。
【００１１】図２を参照すると、すべての接点１０、１
１上に酸化物２５が成長又は蒸着しており、次いで、選
択的エッチングによって接点１１から酸化物２５を除去
し、注入したイオンスピーシーズ５を含む露出表面１２
を残す。本発明の好適な実施例においては、蒸着した酸
化物２５を用いているが、これは成長させた酸化物は注
入した炭素を除去するものではないが、注入した酸素を
消費してしまうからである。この選択的な蒸着の効果に
よって、高抵抗接点と低抵抗接点とを区別することがで
きる。
【００１２】図３では、次いで非選択的に珪化した金属
３０を蒸着し、これを焼成して選択した低抵抗接点１１
内に珪化物を形成し、その後金属３０と酸化物２５を取
り除く。図４を参照すると、左側の接点１１は珪化物を
含んでおり、所望の低抵抗接点１１が形成されている。
右側の接点は、流動性スピーシーズを含み、これは左側
の接点より高い抵抗率を有する。
【００１３】図５は、最終的に金属被覆を行った状態を
示しており、内部配線金属４０をバリヤ金属４５上に用
いている。バリヤ金属４５は接点表面を内部配線金属４
０との化学的相互作用から保護する。バリヤ金属４５
は、通常、エッチングを行う間、内部配線金属４０によ
ってマスクされる。接点１０と１１を比較すると、元の
移動度阻害注入物質は、左側の低抵抗接点１１では珪化
物３５によって消費されるが、右側の高抵抗接点１０に
おいては変化はない。バリヤ金属には、一般的に、タン
グステン、チタンタングステンまたは窒化チタンが使用
される。
【００１４】本発明では、追加の抵抗層の蒸着を必要と
せず、追加の回路表面エリアを用いることなく、高温ア
ニーリングを用いたものよりも少ない処理工程で、低抵
抗接点と高抵抗接点の差別化を図るようにしている。本
発明の利点は、ロジックアプリケーションやアナログア
プリケーションのを製造するのであれば、基礎となる技
術がどのようなものであれ適用することができる。
【００１５】高抵抗接点と低抵抗接点を有する半導体装
置または集積回路であり、炭素または酸素などの移動度
阻害スピーシーズをすべての接点に注入する。高抵抗接
点をバリヤ金属で被覆し、低抵抗接点における内部配線
金属（アルミニウム）との化学的相互作用から珪化物を
保護する。選択的に珪化物を形成して、いくつかの接点
を低抵抗接点に変える。
【図面の簡単な説明】
【図１】 図１（ａ）は移動度阻害材料の注入時におけ
る接点の斜視図であり、図１（ｂ）は注入後の接点の断
面図である。
【図２】 図２は、接点を酸化した後の選択的エッチン
グの結果（左側の接点）を示す図である。
【図３】 図３は、非選択的に珪化物材料を蒸着した結
果を示す図である。
【図４】 図４は、珪化していない残留金属と酸化した
接点をストリッピングした後の結果を示す図である。
【図５】 図５は、内部配線金属との化学的相互作用か
ら接点を保護するチタンタングステンなどのバリヤ金属
の上に適所に内部配線金属を設けて最終金属被覆した状
態を示す図である。
【符号の説明】
１０ 右側の高抵抗接点 １１ 左側の低抵抗接点 １２ 接触表面 １５ シリコン基体 ２０ フィールド誘電体 ２５ 蒸着酸素 ３０ 金属 ３５ 珪化物 ４０ 内部配線金属 ４５ バリヤ金属
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年８月１４日（２０００．８．１
４）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図２】
【図３】
【図１】
【図４】
【図５】

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 高抵抗接点と低抵抗接点を有し、前記低
    抵抗接点が各低抵抗接点の表面として珪化物領域を有
    し、前記高抵抗接点が移動度阻害イオンを注入され、低
    抵抗接点における内部配線金属（アルミニウム）との化
    学的な相互作用から珪化物を保護するためのバリヤ層で
    覆われた表面層を有することを特徴とする半導体装置ま
    たは集積回路。
  2. 【請求項２】 請求項１に記載の半導体装置または集積
    回路おいて、移動度阻害スピーシーズが、炭素または酸
    素であることを特徴とする半導体装置または集積回路。
  3. 【請求項３】 集積回路上に抵抗値の異なる接点開口を
    形成する方法において、半導体基体をイオン注入マスク
    でマスキングするステップと、前記イオン注入マスクに
    接点領域を開口するステップと、露出した接点領域に移
    動度阻害イオンを注入するステップと、前記基体を絶縁
    層で被覆するステップと、前記絶縁層を部分的に除去し
    ていくつかの接点領域を露出させるステップと、露出し
    た接点領域を珪化して低抵抗接点領域を形成するステッ
    プと、残りの接点領域から絶縁層を除去して高抵抗接点
    を形成するステップと、を具え、前記半導体基体がシリ
    コンであることを特徴とする方法。
  4. 【請求項４】 請求項３に記載の方法において、前記珪
    化するステップが、基体上にシリコン層を蒸着させ、当
    該シリコン層を白金、チタン、タングステンおよびモリ
    ブデンからなる群から選択した金属と反応させることを
    特徴とする方法。
  5. 【請求項５】 請求項４に記載の方法が更に、バリヤ金
    属を前記接点領域に蒸着して、低抵抗接点における内部
    配線金属（アルミニウム）との化学的な相互作用から珪
    化物を保護するステップを具えることを特徴とする方
    法。
  6. 【請求項６】 請求項３に記載の方法において、移動度
    阻害イオンが炭素または酸素であることを特徴とする方
    法。
JP2000174920A 1999-06-23 2000-06-12 集積抵抗接点 Pending JP2001015685A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/339,274 US6403472B1 (en) 1999-06-23 1999-06-23 Method of forming resistive contacts on intergrated circuits with mobility spoiling ions including high resistive contacts and low resistivity silicide contacts
US09/339274 1999-06-23

Publications (1)

Publication Number Publication Date
JP2001015685A true JP2001015685A (ja) 2001-01-19

Family

ID=23328262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000174920A Pending JP2001015685A (ja) 1999-06-23 2000-06-12 集積抵抗接点

Country Status (5)

Country Link
US (2) US6403472B1 (ja)
EP (1) EP1065707A1 (ja)
JP (1) JP2001015685A (ja)
KR (1) KR20010007504A (ja)
TW (1) TW459292B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0111384D0 (en) * 2001-05-10 2001-07-04 Esm Ltd Design and processing of antifuse structure
US6735110B1 (en) * 2002-04-17 2004-05-11 Xilinx, Inc. Memory cells enhanced for resistance to single event upset
US7897951B2 (en) * 2007-07-26 2011-03-01 Unity Semiconductor Corporation Continuous plane of thin-film materials for a two-terminal cross-point memory
US8384157B2 (en) * 2006-05-10 2013-02-26 International Rectifier Corporation High ohmic integrated resistor with improved linearity
US7684232B1 (en) 2007-09-11 2010-03-23 Xilinx, Inc. Memory cell for storing a data bit value despite atomic radiation
JP2010147979A (ja) * 2008-12-22 2010-07-01 Elpida Memory Inc 半導体装置およびパワーオンリセット回路の調整方法
US20100164001A1 (en) * 2008-12-30 2010-07-01 Joodong Park Implant process for blocked salicide poly resistor and structures formed thereby
US8987102B2 (en) 2011-07-27 2015-03-24 Applied Materials, Inc. Methods of forming a metal silicide region in an integrated circuit
JP5824330B2 (ja) * 2011-11-07 2015-11-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8803243B2 (en) 2012-01-03 2014-08-12 International Business Machines Corporation Complementary metal oxide semiconductor (CMOS) device having gate structures connected by a metal gate conductor
EP3751409B1 (en) 2019-06-12 2024-02-28 Nokia Technologies Oy Integrated circuits
US12341066B2 (en) 2021-12-08 2025-06-24 International Business Machines Corporation Advanced metal interconnect

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5660030A (en) 1979-10-22 1981-05-23 Toshiba Corp Manufacture of semiconductor device
JPS56147431A (en) 1980-04-18 1981-11-16 Toshiba Corp Manufacture of semiconductor device
US4700465A (en) * 1984-01-27 1987-10-20 Zoran Corporation Method of selectively making contact structures both with barrier metal and without barrier metal in a single process flow
JPS6161451A (ja) 1984-09-03 1986-03-29 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPS61147581A (ja) * 1984-12-21 1986-07-05 Toshiba Corp 半導体装置
US4882611A (en) * 1988-07-21 1989-11-21 Zoran Corporation Double layer voltage-programmable device and method of manufacturing same
US5070383A (en) * 1989-01-10 1991-12-03 Zoran Corporation Programmable memory matrix employing voltage-variable resistors
JPH03209818A (ja) * 1990-01-12 1991-09-12 Nec Corp 半導体装置
US5331197A (en) * 1991-04-23 1994-07-19 Canon Kabushiki Kaisha Semiconductor memory device including gate electrode sandwiching a channel region
US5232865A (en) * 1991-07-24 1993-08-03 Micron Technology, Inc. Method of fabricating vertically integrated oxygen-implanted polysilicon resistor
JPH05183130A (ja) * 1991-12-27 1993-07-23 Nippon Steel Corp 半導体記憶装置の製造方法
JPH06177145A (ja) 1992-12-09 1994-06-24 Toyota Autom Loom Works Ltd 半導体装置およびその製造方法
JP3209818B2 (ja) 1993-03-08 2001-09-17 株式会社東京精密 ダイシング装置の切削刃取付構造
JP3514500B2 (ja) * 1994-01-28 2004-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH0923005A (ja) 1995-07-06 1997-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5665629A (en) * 1995-08-11 1997-09-09 International Business Machines Corporation Four transistor SRAM process
US6146934A (en) * 1997-12-19 2000-11-14 Advanced Micro Devices, Inc. Semiconductor device with asymmetric PMOS source/drain implant and method of manufacture thereof

Also Published As

Publication number Publication date
US20020109230A1 (en) 2002-08-15
EP1065707A1 (en) 2001-01-03
US6667523B2 (en) 2003-12-23
KR20010007504A (ko) 2001-01-26
TW459292B (en) 2001-10-11
US6403472B1 (en) 2002-06-11

Similar Documents

Publication Publication Date Title
EP0388565B1 (en) Refractory metal silicide cap for protecting multi-layer polycide structure
US4643777A (en) Method of manufacturing a semiconductor device comprising resistors of high and low resistances
US5587696A (en) High resistance polysilicon resistor for integrated circuits and method of fabrication thereof
JPH0412612B2 (ja)
JP2001015685A (ja) 集積抵抗接点
JP2005123625A (ja) シリサイド化された電極を有する半導体装置の製造方法
US5798296A (en) Method of fabricating a gate having a barrier of titanium silicide
WO1985004049A1 (en) Improved integrated circuit structure having intermediate metal silicide layer and method of making same
US5053349A (en) Method for interconnecting semiconductor devices
US6156644A (en) Method for forming interconnects for semiconductor devices using reaction control layers, and interconnects formed thereby
KR0177534B1 (ko) 반도체 장치 제조방법
KR930010095B1 (ko) 반도체 장치 및 그 제조 방법
KR0158441B1 (ko) 반도체 소자 제조 방법
KR950002180B1 (ko) 반도체장치의 제조방법
JPS63169057A (ja) 半導体材料へのドーピングによる電気抵抗の形成方法
US5739059A (en) Method of forming a semiconductor device having high and low resistance polysilicon
US5714411A (en) Process for forming a semiconductor device including a capacitor
US5179434A (en) Semiconductor device and manufacturing method thereof
JP3196241B2 (ja) 半導体装置の製造方法
JP3651901B2 (ja) 横型バイポーラトランジスタの製造方法
KR100354278B1 (ko) 반도체 장치 및 그 제조 방법
KR100376257B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20010058570A (ko) 코발트 실리사이드 게이트 형성 방법
JP2604024B2 (ja) 半導体装置の製造方法
EP0786811A1 (en) Method of manufacturing semiconductor integrated circuit