JP2001077236A - 半導体装置及びその接合構造 - Google Patents
半導体装置及びその接合構造Info
- Publication number
- JP2001077236A JP2001077236A JP25257799A JP25257799A JP2001077236A JP 2001077236 A JP2001077236 A JP 2001077236A JP 25257799 A JP25257799 A JP 25257799A JP 25257799 A JP25257799 A JP 25257799A JP 2001077236 A JP2001077236 A JP 2001077236A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- film substrate
- chip mounting
- external connection
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 BGAと呼ばれる半導体装置において、半導
体チップから発生する熱の放熱性を良くする。 【解決手段】 半導体チップ2の下面に設けられた放熱
用バンプ電極21は、フィルム基板3の上面に設けられ
た放熱用パターン22に接合されている。フィルム基板
3の上面の半導体チップ搭載領域外に設けられた放熱用
パターン22は、この部分におけるフィルム基板3が所
定の方向にほぼ180°折り曲げられた状態で、回路基
板10の上面に設けられた放熱用パターン23に接合さ
れている。
体チップから発生する熱の放熱性を良くする。 【解決手段】 半導体チップ2の下面に設けられた放熱
用バンプ電極21は、フィルム基板3の上面に設けられ
た放熱用パターン22に接合されている。フィルム基板
3の上面の半導体チップ搭載領域外に設けられた放熱用
パターン22は、この部分におけるフィルム基板3が所
定の方向にほぼ180°折り曲げられた状態で、回路基
板10の上面に設けられた放熱用パターン23に接合さ
れている。
Description
【0001】
【発明の属する技術分野】この発明は半導体装置及びそ
の接合構造に関する。
の接合構造に関する。
【0002】
【従来の技術】例えばBGA(ball grid array)と呼ば
れる半導体装置では、LSI等からなる半導体チップを
中継基板(インタポーザ)上に搭載し、中継基板の下面
に半田ボールをマトリクス状に配置している。図13は
従来のこのような半導体装置を回路基板上に接合した状
態の一例の断面図を示したものである。半導体装置1
は、半導体チップ2の平面サイズよりもやや大きめのフ
ィルム基板(中継基板)3を備えている。
れる半導体装置では、LSI等からなる半導体チップを
中継基板(インタポーザ)上に搭載し、中継基板の下面
に半田ボールをマトリクス状に配置している。図13は
従来のこのような半導体装置を回路基板上に接合した状
態の一例の断面図を示したものである。半導体装置1
は、半導体チップ2の平面サイズよりもやや大きめのフ
ィルム基板(中継基板)3を備えている。
【0003】フィルム基板3の上面周辺部には、半導体
チップ2の下面周辺部に設けられたバンプ電極4に対応
して、第1の接続パッド5が設けられている。フィルム
基板3の上面の各所定の箇所には第2の接続パッド6が
マトリクス状に設けられている。第1の接続パッド5と
第2の接続パッド6とは、フィルム基板3の上面に適宜
に設けられた引き回し線(図示せず)を介して接続され
ている。第2の接続パッド6の中央部に対応する部分に
おけるフィルム基板3には円孔7が設けられている。円
孔7内及び円孔7下には半田ボール8が第2の接続パッ
ド6に接続されて設けられている。
チップ2の下面周辺部に設けられたバンプ電極4に対応
して、第1の接続パッド5が設けられている。フィルム
基板3の上面の各所定の箇所には第2の接続パッド6が
マトリクス状に設けられている。第1の接続パッド5と
第2の接続パッド6とは、フィルム基板3の上面に適宜
に設けられた引き回し線(図示せず)を介して接続され
ている。第2の接続パッド6の中央部に対応する部分に
おけるフィルム基板3には円孔7が設けられている。円
孔7内及び円孔7下には半田ボール8が第2の接続パッ
ド6に接続されて設けられている。
【0004】そして、半導体チップ2は、バンプ電極4
が第1の接続パッド5に接合されていることにより、フ
ィルム基板3上にフェースダウン方式により搭載されて
いる。また、半導体チップ2とフィルム基板3との間に
はアンダーフィル材9が設けられている。そして、以上
のように構成された半導体装置1は、半田ボール8が回
路基板10の上面に設けられた接続パッド11に接合さ
れていることにより、回路基板10上に接合されてい
る。
が第1の接続パッド5に接合されていることにより、フ
ィルム基板3上にフェースダウン方式により搭載されて
いる。また、半導体チップ2とフィルム基板3との間に
はアンダーフィル材9が設けられている。そして、以上
のように構成された半導体装置1は、半田ボール8が回
路基板10の上面に設けられた接続パッド11に接合さ
れていることにより、回路基板10上に接合されてい
る。
【0005】
【発明が解決しようとする課題】ところで、従来のこの
ような半導体装置の接合構造では、半導体チップ2が駆
動時に高熱を発生するため、放熱構造を採用している。
例えば、図示していないが、半導体チップ2の上面に放
熱フィンを接着剤を介して貼り付けたものがある。しか
しながら、このような放熱構造では、半導体チップ2の
下面(アクティブ面)側が発熱するので、放熱経路が半
導体チップ2本体、接着剤、放熱フィンとなり、放熱性
があまり良くない。この結果、発熱量が大きい半導体チ
ップ2の場合には、半導体チップ2の下面側で発生した
熱がアンダーフィル材9との界面の部分にこもり、この
こもった熱に起因して半導体チップ2が誤動作すること
があった。また、大きな電流が流れる電源配線では配線
の幅が小さいため電圧降下を生じ正常な動作を確保する
ことが困難であった。この場合、回路基板10と半導体
チップ2とをコネクタを用いて接続するようにすると、
部材が多くなり、高価になるという問題があった。この
発明の課題は、半導体チップをフィルム基板上にフェー
スダウン方式により搭載し、半田を介して他の回路基板
に接合する半導体装置において、コネクタ機能も兼用す
る安価な構成を提供することである。
ような半導体装置の接合構造では、半導体チップ2が駆
動時に高熱を発生するため、放熱構造を採用している。
例えば、図示していないが、半導体チップ2の上面に放
熱フィンを接着剤を介して貼り付けたものがある。しか
しながら、このような放熱構造では、半導体チップ2の
下面(アクティブ面)側が発熱するので、放熱経路が半
導体チップ2本体、接着剤、放熱フィンとなり、放熱性
があまり良くない。この結果、発熱量が大きい半導体チ
ップ2の場合には、半導体チップ2の下面側で発生した
熱がアンダーフィル材9との界面の部分にこもり、この
こもった熱に起因して半導体チップ2が誤動作すること
があった。また、大きな電流が流れる電源配線では配線
の幅が小さいため電圧降下を生じ正常な動作を確保する
ことが困難であった。この場合、回路基板10と半導体
チップ2とをコネクタを用いて接続するようにすると、
部材が多くなり、高価になるという問題があった。この
発明の課題は、半導体チップをフィルム基板上にフェー
スダウン方式により搭載し、半田を介して他の回路基板
に接合する半導体装置において、コネクタ機能も兼用す
る安価な構成を提供することである。
【0006】
【課題を解決するための手段】請求項1記載の発明に係
る半導体装置は、半導体チップに形成された複数のバン
プ電極をフィルム基板上に形成された接続パッドにフェ
ースダウン方式により搭載し、他の回路基板に形成され
た接続パッドに半田を介して接合する半導体装置におい
て、前記フィルム基板の上面の半導体チップ搭載領域内
から半導体チップ搭載領域外にかけて前記半田を介する
ことなく直接外部に接続される外部接続用パターンを設
け、該外部接続用パターンの一端を前記バンプ電極のい
ずれかに接合したものである。請求項2記載の発明に係
る半導体装置は、半導体チップに形成された複数のバン
プ電極をフィルム基板上に形成された接続パッドにフェ
ースダウン方式により搭載し、他の回路基板に形成され
た接続パッドに半田を介して接合する半導体装置におい
て、前記フィルム基板の上面の半導体チップ搭載領域内
から半導体チップ搭載領域外にかけて前記半田を介する
ことなく直接外部の接続端子に接続される外部接続用パ
ターンを設け、該外部接続用パターンの一部を前記フィ
ルム基板から突出させ、該外部接続用パターンの一端を
前記バンプ電極のいずれかに接合すると共に前記外聞接
続用パターンの突出部を前記フィルム基板を折り曲げて
前記半導体チップの上面に配置したものである。請求項
7記載の発明に係る半導体装置の接合構造は、フィルム
基板上に半導体チップがフェースダウン方式により搭載
され、前記フィルム基板下に半田ボールが設けられた半
導体装置を回路基板上に接合した半導体装置の接合構造
において、前記フィルム基板の上面の半導体チップ搭載
領域内から半導体チップ搭載領域外にかけて外部接続用
パターンを設け、該外部接続用パターンの一端を前記半
導体チップに形成されたバンプ電極のいずれかに接合
し、前記回路基板の上面に接続用パターンを設け、前記
フィルム基板の外部接続用パターンを直接前記回路基板
の接続用パターンに接合したものである。この発明によ
れば、フィルム基板の上面の半導体チップ搭載領域内か
ら半導体チップ搭載領域外にかけて外部接続用パターン
を設け、この外部接続用パターンの一端を半導体チップ
に形成されたバンプ電極のいずれかに接合しているの
で、外部接続用パターンを放熱用パターンとして用いた
場合、半導体チップの下面(アクティブ面)側で発生し
た熱を外部接続用パターンを介して放熱することがで
き、したがって半導体チップから発生する熱の放熱性を
良くすることができる。また、外部接続用パターンを電
源用コネクタとして用いた場合、専用のコネクタが不要
となり、コネクタ機能も兼用する安価な構成を提供する
ことができる。
る半導体装置は、半導体チップに形成された複数のバン
プ電極をフィルム基板上に形成された接続パッドにフェ
ースダウン方式により搭載し、他の回路基板に形成され
た接続パッドに半田を介して接合する半導体装置におい
て、前記フィルム基板の上面の半導体チップ搭載領域内
から半導体チップ搭載領域外にかけて前記半田を介する
ことなく直接外部に接続される外部接続用パターンを設
け、該外部接続用パターンの一端を前記バンプ電極のい
ずれかに接合したものである。請求項2記載の発明に係
る半導体装置は、半導体チップに形成された複数のバン
プ電極をフィルム基板上に形成された接続パッドにフェ
ースダウン方式により搭載し、他の回路基板に形成され
た接続パッドに半田を介して接合する半導体装置におい
て、前記フィルム基板の上面の半導体チップ搭載領域内
から半導体チップ搭載領域外にかけて前記半田を介する
ことなく直接外部の接続端子に接続される外部接続用パ
ターンを設け、該外部接続用パターンの一部を前記フィ
ルム基板から突出させ、該外部接続用パターンの一端を
前記バンプ電極のいずれかに接合すると共に前記外聞接
続用パターンの突出部を前記フィルム基板を折り曲げて
前記半導体チップの上面に配置したものである。請求項
7記載の発明に係る半導体装置の接合構造は、フィルム
基板上に半導体チップがフェースダウン方式により搭載
され、前記フィルム基板下に半田ボールが設けられた半
導体装置を回路基板上に接合した半導体装置の接合構造
において、前記フィルム基板の上面の半導体チップ搭載
領域内から半導体チップ搭載領域外にかけて外部接続用
パターンを設け、該外部接続用パターンの一端を前記半
導体チップに形成されたバンプ電極のいずれかに接合
し、前記回路基板の上面に接続用パターンを設け、前記
フィルム基板の外部接続用パターンを直接前記回路基板
の接続用パターンに接合したものである。この発明によ
れば、フィルム基板の上面の半導体チップ搭載領域内か
ら半導体チップ搭載領域外にかけて外部接続用パターン
を設け、この外部接続用パターンの一端を半導体チップ
に形成されたバンプ電極のいずれかに接合しているの
で、外部接続用パターンを放熱用パターンとして用いた
場合、半導体チップの下面(アクティブ面)側で発生し
た熱を外部接続用パターンを介して放熱することがで
き、したがって半導体チップから発生する熱の放熱性を
良くすることができる。また、外部接続用パターンを電
源用コネクタとして用いた場合、専用のコネクタが不要
となり、コネクタ機能も兼用する安価な構成を提供する
ことができる。
【0007】
【発明の実施の形態】(第1実施形態)図1はこの発明
の第1実施形態における半導体装置の接合構造の要部の
断面図を示したものである。この図において、図13と
同一名称のものには同一の符号を付し、その説明を適宜
省略する。この実施形態においては、半導体チップ2の
下面周辺部に図示しない本来のバンプ電極のほかに放熱
用バンプ電極21が適宜に設けられている。フィルム基
板(中継基板)3の形状については後で説明するが、こ
のフィルム基板3の上面の半導体チップ搭載領域内から
半導体チップ搭載領域外にかけて放熱用パターン(外部
接続用パターン)22が設けられている。回路基板10
の上面において接続パッド11配置領域の外側の所定の
箇所には放熱用パターン(接続用パターン)23が設け
られている。
の第1実施形態における半導体装置の接合構造の要部の
断面図を示したものである。この図において、図13と
同一名称のものには同一の符号を付し、その説明を適宜
省略する。この実施形態においては、半導体チップ2の
下面周辺部に図示しない本来のバンプ電極のほかに放熱
用バンプ電極21が適宜に設けられている。フィルム基
板(中継基板)3の形状については後で説明するが、こ
のフィルム基板3の上面の半導体チップ搭載領域内から
半導体チップ搭載領域外にかけて放熱用パターン(外部
接続用パターン)22が設けられている。回路基板10
の上面において接続パッド11配置領域の外側の所定の
箇所には放熱用パターン(接続用パターン)23が設け
られている。
【0008】そして、半導体チップ2の放熱用バンプ電
極21は、フィルム基板3の上面の半導体チップ搭載領
域内に設けられた放熱用パターン22に接合されてい
る。フィルム基板3の上面の半導体チップ搭載領域外に
設けられた放熱用パターン22は、この部分におけるフ
ィルム基板3が所定の方向にほぼ180°折り曲げられ
た状態で、回路基板10の放熱用パターン23に接合さ
れている。
極21は、フィルム基板3の上面の半導体チップ搭載領
域内に設けられた放熱用パターン22に接合されてい
る。フィルム基板3の上面の半導体チップ搭載領域外に
設けられた放熱用パターン22は、この部分におけるフ
ィルム基板3が所定の方向にほぼ180°折り曲げられ
た状態で、回路基板10の放熱用パターン23に接合さ
れている。
【0009】したがって、この半導体装置の接合構造に
おいては、半導体チップ2の下面(アクティブ面)側で
発生した熱は放熱用バンプ電極21及び放熱用パターン
22、23を介して速やかに放熱される。この結果、半
導体チップ2の発熱量が大きくても、半導体チップ2の
下面側で発生した熱がアンダーフィル材9との界面の部
分にこもることがなく、半導体チップ2から発生する熱
の放熱性を良くすることができ、ひいては半導体チップ
2に熱に起因する誤動作が生じにくいようにすることが
できる。
おいては、半導体チップ2の下面(アクティブ面)側で
発生した熱は放熱用バンプ電極21及び放熱用パターン
22、23を介して速やかに放熱される。この結果、半
導体チップ2の発熱量が大きくても、半導体チップ2の
下面側で発生した熱がアンダーフィル材9との界面の部
分にこもることがなく、半導体チップ2から発生する熱
の放熱性を良くすることができ、ひいては半導体チップ
2に熱に起因する誤動作が生じにくいようにすることが
できる。
【0010】次に、半導体装置1の製造方法及びその回
路基板10への接合方法の一例について説明する。ま
ず、図2に示すように、ポリイミド等からなるフィルム
基板3の上面に銅箔31を直接(または接着剤を介し
て)ラミネートしたものを用意する。この場合、フィル
ム基板3及び銅箔31は長尺なものからなり、ロールツ
ウロールで搬送されるようになっている。なお、フィル
ム基板3及び銅箔31はシート状であってもよい。
路基板10への接合方法の一例について説明する。ま
ず、図2に示すように、ポリイミド等からなるフィルム
基板3の上面に銅箔31を直接(または接着剤を介し
て)ラミネートしたものを用意する。この場合、フィル
ム基板3及び銅箔31は長尺なものからなり、ロールツ
ウロールで搬送されるようになっている。なお、フィル
ム基板3及び銅箔31はシート状であってもよい。
【0011】次に、図3に示すように、通常のフォトリ
ソグラフィ法により、銅箔31をパターニングして、第
1の接続パッド(図示せず)、第2の接続パッド6、そ
の間の引き回し線(図示せず)及び放熱用パターン22
を形成する。次に、図示していないが、第1の接続パッ
ド、第2の接続パッド6、その間の引き回し線及び放熱
用パターン22の表面にSuやNi/Au等からなるメ
ッキ層を形成する。
ソグラフィ法により、銅箔31をパターニングして、第
1の接続パッド(図示せず)、第2の接続パッド6、そ
の間の引き回し線(図示せず)及び放熱用パターン22
を形成する。次に、図示していないが、第1の接続パッ
ド、第2の接続パッド6、その間の引き回し線及び放熱
用パターン22の表面にSuやNi/Au等からなるメ
ッキ層を形成する。
【0012】次に、図4に示すように、CO2レーザ、
YAGレーザ、エキシマレーザ等のレーザを照射するこ
とにより、第2の接続パッド6の中央部に対応する部分
におけるフィルム基板3に円孔7を形成する。
YAGレーザ、エキシマレーザ等のレーザを照射するこ
とにより、第2の接続パッド6の中央部に対応する部分
におけるフィルム基板3に円孔7を形成する。
【0013】次に、図5に示すように、半導体チップ2
の下面周辺部に設けられた図示しない本来のバンプ電極
及び放熱用バンプ電極21をフィルム基板3上の第1の
接続パッド及び放熱用パターン22に接合することによ
り、半導体チップ2をフィルム基板3上にフェースダウ
ン方式により搭載する。この場合、本来のバンプ電極及
び放熱用バンプ電極21はAuや半田等によって形成さ
れ、第1の接続パッド及び放熱用パターン22にAu−
Sn共晶接合、Au−Au接合、半田接合等により接合
される。
の下面周辺部に設けられた図示しない本来のバンプ電極
及び放熱用バンプ電極21をフィルム基板3上の第1の
接続パッド及び放熱用パターン22に接合することによ
り、半導体チップ2をフィルム基板3上にフェースダウ
ン方式により搭載する。この場合、本来のバンプ電極及
び放熱用バンプ電極21はAuや半田等によって形成さ
れ、第1の接続パッド及び放熱用パターン22にAu−
Sn共晶接合、Au−Au接合、半田接合等により接合
される。
【0014】次に、半導体チップ2とフィルム基板3と
の間にアンダーフィル材9をサイドポッティング法によ
り形成する。なお、アンダーフィル材9の代わりに、半
導体チップ2をフィルム基板3上に搭載する前に、フィ
ルム基板3上にソルダーレジスト等からなる絶縁材を設
けるようにしてもよい。また、半導体チップ2をフィル
ム基板3上に異方性導電接着剤を介して搭載するように
してもよい。
の間にアンダーフィル材9をサイドポッティング法によ
り形成する。なお、アンダーフィル材9の代わりに、半
導体チップ2をフィルム基板3上に搭載する前に、フィ
ルム基板3上にソルダーレジスト等からなる絶縁材を設
けるようにしてもよい。また、半導体チップ2をフィル
ム基板3上に異方性導電接着剤を介して搭載するように
してもよい。
【0015】次に、図6に示すように、円孔7内及び円
孔7下に半田ボール8を第2の接続パッド6に接続させ
て形成する。次に、図7または図8に示すように、フィ
ルム基板3を所定の形状に切断する。図7に示すフィル
ム基板3の場合には、点線で囲まれた正方形状の半導体
チップ搭載領域部3aの4辺の外側に長方形状の半導体
チップ搭載領域外部3bを有する形状となっている。図
8に示すフィルム基板3の場合には、全体が正方形状で
あり、その4角つまり点線の外側を除く領域がほぼ正八
角形状の半導体チップ搭載領域部3aであり、前記4角
が半導体チップ搭載領域外部3bとなっている。
孔7下に半田ボール8を第2の接続パッド6に接続させ
て形成する。次に、図7または図8に示すように、フィ
ルム基板3を所定の形状に切断する。図7に示すフィル
ム基板3の場合には、点線で囲まれた正方形状の半導体
チップ搭載領域部3aの4辺の外側に長方形状の半導体
チップ搭載領域外部3bを有する形状となっている。図
8に示すフィルム基板3の場合には、全体が正方形状で
あり、その4角つまり点線の外側を除く領域がほぼ正八
角形状の半導体チップ搭載領域部3aであり、前記4角
が半導体チップ搭載領域外部3bとなっている。
【0016】次に、図9に示すように、フィルム基板3
を図7または図8に示す点線に沿って所定の方向にほぼ
180°折り曲げる。次に、図1に示すように、以上の
ように構成された半導体装置1を回路基板10上に接合
する。すなわち、半田ボール8を回路基板10の接続パ
ッド11に該接続パッド11上に予め設けられた半田
(図示せず)を介して接合すると共に、フィルム基板3
の折曲部下の放熱用パターン22を回路基板10の放熱
用パターン23に該放熱用パターン23上に予め設けら
れた半田(図示せず)を介して接合する。
を図7または図8に示す点線に沿って所定の方向にほぼ
180°折り曲げる。次に、図1に示すように、以上の
ように構成された半導体装置1を回路基板10上に接合
する。すなわち、半田ボール8を回路基板10の接続パ
ッド11に該接続パッド11上に予め設けられた半田
(図示せず)を介して接合すると共に、フィルム基板3
の折曲部下の放熱用パターン22を回路基板10の放熱
用パターン23に該放熱用パターン23上に予め設けら
れた半田(図示せず)を介して接合する。
【0017】ところで、以上のようにして得られた半導
体装置の接合構造では、フィルム基板3の外周部の4箇
所の折曲部下の放熱用パターン22を回路基板10の放
熱用パターン23に接合しているので、当該4箇所の折
曲部の部分にスペーサとしての機能を持たせることがで
きる。この結果、フィルム基板3と回路基板10とのギ
ャップが安定し、半田ボール8の当初の高さをフィルム
基板3と放熱用パターン22との合計厚さよりもやや高
くしておくと、半田ボール8が適度につぶれるだけで、
ギャップ不安定によるショートやクラックが発生しない
ようにすることができる。なお、当該折曲部の部分は、
図7に示すフィルム基板3の場合、4辺ではなく、相対
向する2辺としてもよい。また、当該折曲部の部分は、
ギャップ安定を考慮しない場合、1箇所としてもよい。
体装置の接合構造では、フィルム基板3の外周部の4箇
所の折曲部下の放熱用パターン22を回路基板10の放
熱用パターン23に接合しているので、当該4箇所の折
曲部の部分にスペーサとしての機能を持たせることがで
きる。この結果、フィルム基板3と回路基板10とのギ
ャップが安定し、半田ボール8の当初の高さをフィルム
基板3と放熱用パターン22との合計厚さよりもやや高
くしておくと、半田ボール8が適度につぶれるだけで、
ギャップ不安定によるショートやクラックが発生しない
ようにすることができる。なお、当該折曲部の部分は、
図7に示すフィルム基板3の場合、4辺ではなく、相対
向する2辺としてもよい。また、当該折曲部の部分は、
ギャップ安定を考慮しない場合、1箇所としてもよい。
【0018】(第2実施形態)図10はこの発明の第2
実施形態における半導体装置の接合構造の要部の断面図
を示したものである。この図において、図1と同一名称
のものには同一の符号を付し、その説明を適宜省略す
る。この実施形態におけるフィルム基板3は、図11に
展開して示すように、点線で囲まれた正方形状の半導体
チップ搭載領域部3cの左右の2辺の外側に長方形状の
第1の半導体チップ搭載領域外部3dを有し、第1の半
導体チップ搭載領域外部3dの外側に長方形状の第2の
半導体チップ搭載領域外部3eを有する形状となってい
る。
実施形態における半導体装置の接合構造の要部の断面図
を示したものである。この図において、図1と同一名称
のものには同一の符号を付し、その説明を適宜省略す
る。この実施形態におけるフィルム基板3は、図11に
展開して示すように、点線で囲まれた正方形状の半導体
チップ搭載領域部3cの左右の2辺の外側に長方形状の
第1の半導体チップ搭載領域外部3dを有し、第1の半
導体チップ搭載領域外部3dの外側に長方形状の第2の
半導体チップ搭載領域外部3eを有する形状となってい
る。
【0019】なお、図11において一点鎖線で示す長方
形状部は、図10にも示すように、放熱用パターン22
の一部であって、第2の半導体チップ搭載領域外部3e
の外側に突出された複数のリードからなる突出リード部
22aとなっている。この突出リード部22aは、図4
に示す製造工程において円孔7を形成するとき、突出リ
ード部22aに対応する部分のフィルム基板3を同時に
除去することにより、形成される。
形状部は、図10にも示すように、放熱用パターン22
の一部であって、第2の半導体チップ搭載領域外部3e
の外側に突出された複数のリードからなる突出リード部
22aとなっている。この突出リード部22aは、図4
に示す製造工程において円孔7を形成するとき、突出リ
ード部22aに対応する部分のフィルム基板3を同時に
除去することにより、形成される。
【0020】そして、この場合の半導体装置1の製造に
際しては、図5及び図6に示す場合と同様に、半導体チ
ップ2をフィルム基板3上に搭載し、次いで半田ボール
8を形成する。次に、フィルム基板3を図11に示すよ
うに切断する。次に、図10に示すように、フィルム基
板3を図11に示す各点線に沿ってそれぞれ所定の方向
にほぼ90°折り曲げ、第1の半導体チップ搭載領域外
部3dをその内面に設けられた放熱用パターン22と共
に半導体チップ2の左右側面に沿わせ、且つ、第2の半
導体チップ搭載領域外部3eをその下面に設けられた放
熱用パターン22及び該放熱用パターン22の突出リー
ド部22aと共に半導体チップ2の上面に該上面に予め
設けられた両面接着テープや半田層等からなる接着層2
4を介して接着する。次に、放熱用パターン22の突出
リード部22aの上面に放熱フィン25を突出リード部
22a間の接着層24に接着して配置する。
際しては、図5及び図6に示す場合と同様に、半導体チ
ップ2をフィルム基板3上に搭載し、次いで半田ボール
8を形成する。次に、フィルム基板3を図11に示すよ
うに切断する。次に、図10に示すように、フィルム基
板3を図11に示す各点線に沿ってそれぞれ所定の方向
にほぼ90°折り曲げ、第1の半導体チップ搭載領域外
部3dをその内面に設けられた放熱用パターン22と共
に半導体チップ2の左右側面に沿わせ、且つ、第2の半
導体チップ搭載領域外部3eをその下面に設けられた放
熱用パターン22及び該放熱用パターン22の突出リー
ド部22aと共に半導体チップ2の上面に該上面に予め
設けられた両面接着テープや半田層等からなる接着層2
4を介して接着する。次に、放熱用パターン22の突出
リード部22aの上面に放熱フィン25を突出リード部
22a間の接着層24に接着して配置する。
【0021】したがって、この半導体装置の接合構造に
おいては、半導体チップ2の下面(アクティブ面)側で
発生した熱は放熱用バンプ電極21、放熱用パターン2
2及び放熱フィン25を介して速やかに放熱される。こ
の結果、半導体チップ2の発熱量が大きくても、半導体
チップ2の下面側で発生した熱がアンダーフィル材9と
の界面の部分にこもることがなく、半導体チップ2から
発生する熱の放熱性を良くすることができ、ひいては半
導体チップ2に熱に起因する誤動作が生じにくいように
することができる。ところで、この場合、半導体チップ
2の左右側面及び上面に放熱用パターン22を沿わせて
いるので、半導体チップ2の左右側面及び上面からの熱
も放熱用パターン22及び放熱フィン25を介して速や
かに放熱することができ、放熱性をより一層良くするこ
とができる。
おいては、半導体チップ2の下面(アクティブ面)側で
発生した熱は放熱用バンプ電極21、放熱用パターン2
2及び放熱フィン25を介して速やかに放熱される。こ
の結果、半導体チップ2の発熱量が大きくても、半導体
チップ2の下面側で発生した熱がアンダーフィル材9と
の界面の部分にこもることがなく、半導体チップ2から
発生する熱の放熱性を良くすることができ、ひいては半
導体チップ2に熱に起因する誤動作が生じにくいように
することができる。ところで、この場合、半導体チップ
2の左右側面及び上面に放熱用パターン22を沿わせて
いるので、半導体チップ2の左右側面及び上面からの熱
も放熱用パターン22及び放熱フィン25を介して速や
かに放熱することができ、放熱性をより一層良くするこ
とができる。
【0022】なお、フィルム基板3を図12に示すよう
にしてもよい。すなわち、図12に示すフィルム基板3
の場合には、点線で囲まれた正方形状の半導体チップ搭
載領域部3cの4辺の外側に長方形状の第1の半導体チ
ップ搭載領域外部3dを有し、第1の半導体チップ搭載
領域外部3dの外側にほぼ台形状の第2の半導体チップ
搭載領域外部3eを有する形状となっている。なお、図
12において一点鎖線で示す二等辺直角三角形状部は、
放熱用パターン22の一部であって、第2の半導体チッ
プ搭載領域外部3eの外側に突出された複数のリードか
らなる突出リード部22aとなっている。
にしてもよい。すなわち、図12に示すフィルム基板3
の場合には、点線で囲まれた正方形状の半導体チップ搭
載領域部3cの4辺の外側に長方形状の第1の半導体チ
ップ搭載領域外部3dを有し、第1の半導体チップ搭載
領域外部3dの外側にほぼ台形状の第2の半導体チップ
搭載領域外部3eを有する形状となっている。なお、図
12において一点鎖線で示す二等辺直角三角形状部は、
放熱用パターン22の一部であって、第2の半導体チッ
プ搭載領域外部3eの外側に突出された複数のリードか
らなる突出リード部22aとなっている。
【0023】そして、この場合の半導体装置1の製造に
際しては、図10を参照して説明すると、フィルム基板
3を図12に示す各点線に沿ってそれぞれ所定の方向に
ほぼ90°折り曲げ、第1の半導体チップ搭載領域外部
3dをその内面に設けられた放熱用パターン22と共に
半導体チップ2の4つの側面に沿わせ、且つ、第2の半
導体チップ搭載領域外部3eをその下面に設けられた放
熱用パターン22及び該放熱用パターン22の突出リー
ド部22aと共に半導体チップ2の上面に接着層24を
介して接着する。したがって、この場合には、半導体チ
ップ2の4つの側面及び上面に放熱用パターン22を沿
わせているので、半導体チップ2の4つの側面及び上面
からの熱も放熱用パターン22及び放熱フィン25を介
して速やかに放熱することができ、放熱性をより一層良
くすることができる。
際しては、図10を参照して説明すると、フィルム基板
3を図12に示す各点線に沿ってそれぞれ所定の方向に
ほぼ90°折り曲げ、第1の半導体チップ搭載領域外部
3dをその内面に設けられた放熱用パターン22と共に
半導体チップ2の4つの側面に沿わせ、且つ、第2の半
導体チップ搭載領域外部3eをその下面に設けられた放
熱用パターン22及び該放熱用パターン22の突出リー
ド部22aと共に半導体チップ2の上面に接着層24を
介して接着する。したがって、この場合には、半導体チ
ップ2の4つの側面及び上面に放熱用パターン22を沿
わせているので、半導体チップ2の4つの側面及び上面
からの熱も放熱用パターン22及び放熱フィン25を介
して速やかに放熱することができ、放熱性をより一層良
くすることができる。
【0024】なお、上記第1実施形態において、図1の
符号21で示すものを電源用バンプ電極とし、符号22
で示すものを電源用コネクタとし、符号23で示すもの
を電源配線とした場合、専用のコネクタが不要となり、
コネクタ機能も兼用する安価な構成を提供することがで
きる。
符号21で示すものを電源用バンプ電極とし、符号22
で示すものを電源用コネクタとし、符号23で示すもの
を電源配線とした場合、専用のコネクタが不要となり、
コネクタ機能も兼用する安価な構成を提供することがで
きる。
【0025】
【発明の効果】以上説明したように、この発明によれ
ば、フィルム基板の上面の半導体チップ搭載領域内から
半導体チップ搭載領域外にかけて外部接続用パターンを
設け、この外部接続用パターンの一端を半導体チップに
形成されたバンプ電極のいずれかに接合しているので、
外部接続用パターンを放熱用パターンとして用いた場
合、半導体チップの下面(アクティブ面)側で発生した
熱を外部接続用パターンを介して放熱することができ、
したがって半導体チップから発生する熱の放熱性を良く
することができる。また、外部接続用パターンを電源用
コネクタとして用いた場合、専用のコネクタが不要とな
り、コネクタ機能も兼用する安価な構成を提供すること
ができる。
ば、フィルム基板の上面の半導体チップ搭載領域内から
半導体チップ搭載領域外にかけて外部接続用パターンを
設け、この外部接続用パターンの一端を半導体チップに
形成されたバンプ電極のいずれかに接合しているので、
外部接続用パターンを放熱用パターンとして用いた場
合、半導体チップの下面(アクティブ面)側で発生した
熱を外部接続用パターンを介して放熱することができ、
したがって半導体チップから発生する熱の放熱性を良く
することができる。また、外部接続用パターンを電源用
コネクタとして用いた場合、専用のコネクタが不要とな
り、コネクタ機能も兼用する安価な構成を提供すること
ができる。
【図1】この発明の第1実施形態における半導体装置の
接合構造の要部の断面図。
接合構造の要部の断面図。
【図2】図1に示す半導体装置の製造に際し、当初用意
したものの断面図。
したものの断面図。
【図3】図2に続く製造工程の断面図。
【図4】図3に続く製造工程の断面図。
【図5】図4に続く製造工程の断面図。
【図6】図5に続く製造工程の断面図。
【図7】図6に続く製造工程の一例の平面図。
【図8】図6に続く製造工程の他の例の平面図。
【図9】図7または図8に続く製造工程の断面図。
【図10】この発明の第2実施形態における半導体装置
の接合構造の要部の断面図。
の接合構造の要部の断面図。
【図11】図10に示すフィルム基板の一例の展開平面
図。
図。
【図12】図10に示すフィルム基板の他の例の展開平
面図。
面図。
【図13】従来の半導体装置の接合構造の一例の一部の
断面図。
断面図。
1 半導体装置 2 半導体チップ 3 フィルム基板 8 半田ボール 10 回路基板 11 接続パッド 21 放熱用バンプ電極 22、23 放熱用パターン 22a 突出リード部 25 放熱フィン
Claims (9)
- 【請求項1】 半導体チップに形成された複数のバンプ
電極をフィルム基板上に形成された接続パッドにフェー
スダウン方式により搭載し、他の回路基板に形成された
接続パッドに半田を介して接合する半導体装置におい
て、前記フィルム基板の上面の半導体チップ搭載領域内
から半導体チップ搭載領域外にかけて前記半田を介する
ことなく直接外部に接続される外部接続用パターンを設
け、該外部接続用パターンの一端を前記バンプ電極のい
ずれかに接合したことを特徴とする半導体装置。 - 【請求項2】 半導体チップに形成された複数のバンプ
電極をフィルム基板上に形成された接続パッドにフェー
スダウン方式により搭載し、他の回路基板に形成された
接続パッドに半田を介して接合する半導体装置におい
て、前記フィルム基板の上面の半導体チップ搭載領域内
から半導体チップ搭載領域外にかけて前記半田を介する
ことなく直接外部の接続端子に接続される外部接続用パ
ターンを設け、該外部接続用パターンの一部を前記フィ
ルム基板から突出させ、該外部接続用パターンの一端を
前記バンプ電極のいずれかに接合すると共に前記外聞接
続用パターンの突出部を前記フィルム基板を折り曲げて
前記半導体チップの上面に配置したことを特徴とする半
導体装置。 - 【請求項3】 請求項2記載の発明において、前記半導
体チップの上面に配置された前記外部接続用パターンの
突出部上に放熱部材を設けたことを特徴とする半導体装
置。 - 【請求項4】 請求項1〜3のいずれかに記載の発明に
おいて、前記フィルム基板は、方形状の半導体チップ搭
載領域部の少なくとも相対向する2辺の外側に半導体チ
ップ搭載領域外部を有するものからなり、前記各半導体
チップ搭載領域外部上に前記外部接続用パターンが設け
られていることを特徴とする半導体装置。 - 【請求項5】 請求項1記載の発明において、前記フィ
ルム基板は方形状であり、その4角を除く領域が半導体
チップ搭載領域部であり、前記4角上に前記外部接続用
パターンが設けられていることを特徴とする半導体装
置。 - 【請求項6】 請求項1〜5のいずれかに記載の発明に
おいて、前記フィルム基板下に半田ボールが設けられて
いることを特徴とする半導体装置。 - 【請求項7】 フィルム基板上に半導体チップがフェー
スダウン方式により搭載され、前記フィルム基板下に半
田ボールが設けられた半導体装置を回路基板上に接合し
た半導体装置の接合構造において、前記フィルム基板の
上面の半導体チップ搭載領域内から半導体チップ搭載領
域外にかけて外部接続用パターンを設け、該外部接続用
パターンの一端を前記半導体チップに形成されたバンプ
電極のいずれかに接合し、前記回路基板の上面に接続用
パターンを設け、前記フィルム基板の外部接続用パター
ンを直接前記回路基板の接続用パターンに接合したこと
を特徴とする半導体装置の接合構造。 - 【請求項8】 請求項7記載の発明において、前記フィ
ルム基板は、方形状の半導体チップ搭載領域部の少なく
とも相対向する2辺の外側に半導体チップ搭載領域外部
を有するものからなり、前記各半導体チップ搭載領域外
部上に前記外部接続用パターンが設けられていることを
特徴とする半導体装置の接合構造。 - 【請求項9】 請求項7記載の発明において、前記フィ
ルム基板は方形状であり、その4角を除く領域が半導体
チップ搭載領域部であり、前記4角上に前記外部接続用
パターンが設けられていることを特徴とする半導体装置
の接合構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25257799A JP2001077236A (ja) | 1999-09-07 | 1999-09-07 | 半導体装置及びその接合構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25257799A JP2001077236A (ja) | 1999-09-07 | 1999-09-07 | 半導体装置及びその接合構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001077236A true JP2001077236A (ja) | 2001-03-23 |
Family
ID=17239319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25257799A Pending JP2001077236A (ja) | 1999-09-07 | 1999-09-07 | 半導体装置及びその接合構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001077236A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004105128A1 (ja) * | 2003-05-20 | 2004-12-02 | Fujitsu Limited | 半導体パッケージ |
JP2006056240A (ja) * | 2004-07-22 | 2006-03-02 | Canon Inc | インクジェット記録ヘッド及びインクジェット記録装置 |
CN100385648C (zh) * | 2004-10-05 | 2008-04-30 | 夏普株式会社 | 半导体器件以及电子设备 |
US7830011B2 (en) | 2004-03-15 | 2010-11-09 | Yamaha Corporation | Semiconductor element and wafer level chip size package therefor |
-
1999
- 1999-09-07 JP JP25257799A patent/JP2001077236A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004105128A1 (ja) * | 2003-05-20 | 2004-12-02 | Fujitsu Limited | 半導体パッケージ |
US7279778B2 (en) | 2003-05-20 | 2007-10-09 | Fujitsu Limited | Semiconductor package having a high-speed signal input/output terminal |
US7830011B2 (en) | 2004-03-15 | 2010-11-09 | Yamaha Corporation | Semiconductor element and wafer level chip size package therefor |
JP2006056240A (ja) * | 2004-07-22 | 2006-03-02 | Canon Inc | インクジェット記録ヘッド及びインクジェット記録装置 |
CN100385648C (zh) * | 2004-10-05 | 2008-04-30 | 夏普株式会社 | 半导体器件以及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080211079A1 (en) | Heat dissipation methods and structures for semiconductor device | |
JP2004172489A (ja) | 半導体装置およびその製造方法 | |
JP2001291793A (ja) | 半導体装置及びその製造方法 | |
JPH07153903A (ja) | 半導体装置パッケージ | |
JP2000077563A (ja) | 半導体装置およびその製造方法 | |
JP2003008186A (ja) | 半導体装置 | |
JP7025948B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2000138317A (ja) | 半導体装置及びその製造方法 | |
TWI459512B (zh) | 使用相互連接的三維層片將垂直封裝的mosfet和積體電路功率器件構建成集成模組 | |
JP2004221600A (ja) | 突出した(raised)ハンダ・ボール・パッドを備えるボール・グリッド・アレイ・パッケージ構造 | |
JPH06302728A (ja) | セラミック多層基板上におけるlsi放熱構造 | |
JP2001077236A (ja) | 半導体装置及びその接合構造 | |
JP2003347503A (ja) | 半導体装置及びその製造方法並びに半導体実装方法 | |
JP2005109088A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH08330355A (ja) | 半導体装置 | |
JP2002151634A (ja) | 基板放熱装置 | |
JPS6057944A (ja) | 半導体装置 | |
JP2006228897A (ja) | 半導体装置 | |
JP2004363319A (ja) | 実装基板及び半導体装置 | |
JPH09331004A (ja) | 半導体装置 | |
JP3265544B2 (ja) | 半導体チップの実装構造 | |
JP2002026239A (ja) | 半導体装置およびその製造方法 | |
JP2012199283A (ja) | 半導体装置 | |
JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
JPH11204565A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060203 |