JP2000357448A - Cold cathode field electron emitting element, its manufacture, and cold cathode field electron emission display device - Google Patents
Cold cathode field electron emitting element, its manufacture, and cold cathode field electron emission display deviceInfo
- Publication number
- JP2000357448A JP2000357448A JP31369099A JP31369099A JP2000357448A JP 2000357448 A JP2000357448 A JP 2000357448A JP 31369099 A JP31369099 A JP 31369099A JP 31369099 A JP31369099 A JP 31369099A JP 2000357448 A JP2000357448 A JP 2000357448A
- Authority
- JP
- Japan
- Prior art keywords
- material layer
- conductive material
- field emission
- layer
- cold cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、冷陰極電界電子放
出素子及びその製造方法、並びに、冷陰極電界電子放出
表示装置に関し、より詳しくは、先端部が錐状形状を有
する冷陰極電界電子放出素子及びその製造方法、並び
に、かかる冷陰極電界電子放出素子を2次元マトリクス
状に配列した平面型の冷陰極電界電子放出表示装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cold cathode field emission device, a method of manufacturing the same, and a cold cathode field emission display, and more particularly, to a cold cathode field emission device having a conical tip. The present invention relates to a device and a method for manufacturing the same, and a flat-type cold cathode field emission display in which such cold cathode field emission devices are arranged in a two-dimensional matrix.
【0002】[0002]
【従来の技術】現在主流の陰極線管(CRT)に代わる
画像表示装置として、平面型(フラットパネル形式)の
表示装置が種々検討されている。このような平面型の表
示装置としては、液晶表示装置(LCD)、エレクトロ
ルミネッセンス表示装置(ELD)、プラズマ表示装置
(PDP)が例示される。また、熱的励起によらず固体
から真空中に電子を放出することが可能な冷陰極電界電
子放出型の表示装置、所謂フィールドエミッションディ
スプレイ(FED)も提案されており、画面の明るさ及
び低消費電力の観点から注目を集めている。2. Description of the Related Art Various types of flat-panel (flat-panel) display devices have been studied as image display devices to replace the current mainstream cathode ray tube (CRT). Examples of such a flat display device include a liquid crystal display device (LCD), an electroluminescence display device (ELD), and a plasma display device (PDP). In addition, a cold cathode field emission display device capable of emitting electrons from a solid into a vacuum without thermal excitation, a so-called field emission display (FED), has been proposed. Attention is drawn from the viewpoint of power consumption.
【0003】冷陰極電界電子放出型の表示装置(以下、
単に、表示装置と称する場合がある)は、一般に、2次
元マトリクス状に配列された各画素に対応して電子放出
部を有するカソード・パネルと、この電子放出部から放
出された電子との衝突により励起されて発光する蛍光体
層を有するアノード・パネルとが、真空層を介して対向
配置された構成を有する。カソード・パネル上の各画素
においては、通常、複数の電子放出部が形成され、更
に、電子放出部から電子を引き出すためのゲート電極も
形成されている。この電子放出部とゲート電極を有する
部分を、電界放出素子と称することにする。A display device of a cold cathode field emission type (hereinafter, referred to as a cold cathode field emission type)
Generally, a display device is simply referred to as a display device). In general, a collision between a cathode panel having an electron emission portion corresponding to each pixel arranged in a two-dimensional matrix and electrons emitted from the electron emission portion. And an anode panel having a phosphor layer that emits light when excited by the above. In each pixel on the cathode panel, usually, a plurality of electron emitting portions are formed, and further, a gate electrode for extracting electrons from the electron emitting portion is formed. The portion having the electron emission portion and the gate electrode will be referred to as a field emission device.
【0004】かかる表示装置の構成において、低い駆動
電圧で大きな放出電子電流を得るためには、電子放出部
の先端形状を鋭く尖らせた形状とすること、個々の電子
放出部を微細化して、一画素に対応する区画内における
電子放出部の存在密度を高めること、電子放出部の先端
とゲート電極との距離を短縮することが必要である。従
って、これらを実現するために、従来より様々な構成を
有する電界放出素子が提案されている。In the structure of such a display device, in order to obtain a large emission electron current at a low driving voltage, the tip of the electron emission portion is formed to have a sharp point, and each electron emission portion is miniaturized. It is necessary to increase the density of the electron-emitting portions in the section corresponding to one pixel, and to shorten the distance between the tip of the electron-emitting portion and the gate electrode. Therefore, in order to realize these, field emission devices having various configurations have been conventionally proposed.
【0005】かかる従来の表示装置に用いられる電界放
出素子の代表例の1つとして、電子放出部を円錐形の導
電体で構成した、所謂スピント(Spindt)型電界
放出素子が知られている。このスピント型表示装置の概
念図を、図51に示す。カソード・パネルCPに形成さ
れたスピント型電界放出素子は、支持体200に形成さ
れたカソード電極201と、絶縁層202と、絶縁層2
02上に形成されたゲート電極203と、ゲート電極2
03及び絶縁層202を貫通して設けられた開口部20
4内に形成された円錐形の電子放出部205から構成さ
れている。電子放出部205が所定数、2次元マトリク
ス状に配列されて1画素が構成される。一方、アノード
・パネルAPは、透明基板210上に所定のパターンに
より蛍光体層211が形成され、この蛍光体層211が
アノード電極212で覆われた構造を有する。As one of typical examples of the field emission device used in such a conventional display device, a so-called Spindt-type field emission device in which an electron emission portion is formed of a conical conductor is known. FIG. 51 shows a conceptual diagram of this Spindt-type display device. The Spindt-type field emission device formed on the cathode panel CP includes a cathode electrode 201 formed on a support 200, an insulating layer 202, and an insulating layer 2.
02 and the gate electrode 2
03 and the opening 20 provided through the insulating layer 202
4 is formed of a conical electron emitting portion 205 formed inside. A predetermined number of the electron emission units 205 are arranged in a two-dimensional matrix to form one pixel. On the other hand, the anode panel AP has a structure in which a phosphor layer 211 is formed on a transparent substrate 210 in a predetermined pattern, and the phosphor layer 211 is covered with an anode electrode 212.
【0006】電子放出部205とゲート電極203との
間に電圧を印加すると、その結果生じた電界によって電
子放出部205の先端から電子eが引き出される。この
電子eは、アノード・パネルAPのアノード電極212
に引き付けられ、アノード電極212と透明基板210
との間に形成された発光体層である蛍光体層211に衝
突する。この結果、蛍光体層211が励起されて発光
し、所望の画像を得ることができる。この電界放出素子
の動作は、基本的にゲート電極203に印加される電圧
によって制御される。When a voltage is applied between the electron-emitting portion 205 and the gate electrode 203, electrons e are extracted from the tip of the electron-emitting portion 205 by the resulting electric field. This electron e is supplied to the anode electrode 212 of the anode panel AP.
The anode electrode 212 and the transparent substrate 210
And the phosphor layer 211, which is a light emitting layer formed between the two. As a result, the phosphor layer 211 is excited to emit light, and a desired image can be obtained. The operation of the field emission device is basically controlled by the voltage applied to the gate electrode 203.
【0007】かかる表示装置における電界放出素子の製
造方法の概要を、以下、図52及び図53を参照しなが
ら説明する。この製造方法は、基本的には、円錐形の電
子放出部205を金属材料の垂直蒸着により形成する方
法である。即ち、開口部204に対して蒸着粒子は垂直
に入射するが、開口端付近に形成されるオーバーハング
状の堆積物による遮蔽効果を利用して、開口部204の
底部に到達する蒸着粒子の量を漸減させ、円錐形の堆積
物である電子放出部205を自己整合的に形成する。こ
こでは、不要なオーバーハング状の堆積物の除去を容易
とするために、ゲート電極203上に剥離層206を予
め形成しておく方法について説明する。An outline of a method of manufacturing a field emission device in such a display device will be described below with reference to FIGS. This manufacturing method is basically a method of forming the conical electron emitting portion 205 by vertical vapor deposition of a metal material. That is, the vapor deposition particles enter the opening 204 perpendicularly, but the amount of the vapor deposition particles reaching the bottom of the opening 204 by utilizing the shielding effect of the overhanging deposit formed near the opening end. Is gradually reduced, and the electron emission portion 205 which is a conical deposit is formed in a self-aligned manner. Here, a method in which a release layer 206 is formed in advance on the gate electrode 203 in order to facilitate removal of unnecessary overhang-like deposits will be described.
【0008】[工程−10]先ず、例えばガラス基板か
ら成る支持体200の上にニオブ(Nb)から成るカソ
ード電極201を形成した後、その上にSiO2から成
る絶縁層202、導電材料から成るゲート電極203を
順次製膜し、次に、このゲート電極203と絶縁層20
2をパターニングすることにより開口部204を形成す
る(図52の(A)参照)。[Step-10] First, a cathode electrode 201 made of niobium (Nb) is formed on a support 200 made of, for example, a glass substrate, and then an insulating layer 202 made of SiO 2 and a conductive material are formed thereon. The gate electrode 203 is formed sequentially, and then the gate electrode 203 and the insulating layer 20 are formed.
An opening 204 is formed by patterning 2 (see FIG. 52A).
【0009】[工程−20]次に、図52の(B)に示
すように、ゲート電極203及び絶縁層202上にアル
ミニウムを斜め蒸着することにより、剥離層206を形
成する。このとき、支持体200の法線に対する蒸着粒
子の入射角を十分に大きく選択することにより、開口部
204の底面にはアルミニウムを殆ど堆積させることな
く、ゲート電極203及び絶縁層202の上に剥離層2
06を形成することができる。この剥離層206は、開
口部204の開口端から庇状に張り出しており、これに
より開口部204が実質的に縮径される。[Step-20] Next, as shown in FIG. 52B, a release layer 206 is formed by obliquely depositing aluminum on the gate electrode 203 and the insulating layer 202. At this time, the incident angle of the vapor deposition particles with respect to the normal line of the support 200 is selected to be sufficiently large, so that aluminum is hardly deposited on the bottom surface of the opening 204, and the aluminum is peeled off on the gate electrode 203 and the insulating layer 202. Layer 2
06 can be formed. The peeling layer 206 protrudes in an eave shape from the opening end of the opening 204, whereby the diameter of the opening 204 is substantially reduced.
【0010】[工程−30]次に、全面に例えば導電材
料としてモリブデン(Mo)を垂直蒸着する。このと
き、図53の(A)に示すように、剥離層206上でオ
ーバーハング形状を有する導電材料層205Aが成長す
るに伴い、開口部204の実質的な直径が次第に縮小さ
れるので、開口部204の底部において堆積に寄与する
蒸着粒子は、次第に開口部204の中央付近を通過する
ものに限られるようになる。この結果、開口部204の
底部には円錐形の堆積物が形成され、この円錐形の堆積
物が電子放出部205となる。[Step-30] Next, for example, molybdenum (Mo) is vertically deposited as a conductive material on the entire surface. At this time, as shown in FIG. 53A, as the conductive material layer 205A having an overhang shape grows on the separation layer 206, the substantial diameter of the opening 204 is gradually reduced. The deposition particles contributing to deposition at the bottom of the portion 204 gradually become limited to those passing near the center of the opening 204. As a result, a conical deposit is formed at the bottom of the opening 204, and the conical deposit becomes the electron-emitting portion 205.
【0011】[工程−40]この後、図53の(B)に
示すように、電気化学的プロセス及び湿式プロセスによ
って剥離層206をゲート電極203の表面から剥離
し、ゲート電極203の上方の導電材料層205Aを選
択的に除去する。[Step-40] Thereafter, as shown in FIG. 53B, the separation layer 206 is separated from the surface of the gate electrode 203 by an electrochemical process and a wet process, and the conductive layer above the gate electrode 203 is removed. The material layer 205A is selectively removed.
【0012】[0012]
【発明が解決しようとする課題】ところで、図53の
(B)に示した構造を有する電界放出素子の電子放出特
性は、開口部204の上端部を成すゲート電極203の
縁部203Aから電子放出部205の先端部までの距離
に大きく依存する。そして、この距離は、開口部204
の形状の加工精度や直径の寸法精度、[工程−30]に
おいて製膜される導電材料層205Aの膜厚精度やカバ
レージ(段差被覆性)、更にはその下地となる剥離層2
06の形状精度に大きく依存する。By the way, the electron emission characteristics of the field emission device having the structure shown in FIG. It largely depends on the distance to the tip of the portion 205. This distance is equal to the opening 204
Processing accuracy and diameter dimensional accuracy, film thickness accuracy and coverage (step coverage) of the conductive material layer 205A formed in [Step-30], and further, the release layer 2 serving as a base thereof.
06 greatly depends on the shape accuracy.
【0013】従って、均一な特性を有する複数の電界放
出素子から構成された表示装置を製造するためには、被
製膜体の全面に亙って導電材料層205Aを均一に製膜
しなければならない。しかしながら、通常の蒸着装置で
は1地点に設置された蒸発源からある程度の広がり角を
もって導電材料粒子が放出されるため、被製膜体の中央
部近傍と周辺部とでは、層厚もカバレージの対称性も異
なってしまう。このため、電子放出部の高さがばらつい
たり、電子放出部の頂点の位置が開口部204の中心か
らずれ易く、円錐状の電子放出部205の先端部からゲ
ート電極203までの距離のばらつきを抑えることが難
しい。しかも、この距離のばらつきは、同一の製造ロッ
ト内はもちろん、製造ロット間でも発生し、表示装置の
画像表示特性、例えば画像の輝度ムラを発生させる原因
となる。更に、導電材料層205Aは通常、約1μmあ
るいはそれ以上の厚さに製膜されるため、蒸着法では数
十時間単位の製膜時間が必要となり、スループット改善
が困難であること、大型の蒸着装置が必要となること等
の問題もある。Therefore, in order to manufacture a display device composed of a plurality of field emission devices having uniform characteristics, the conductive material layer 205A must be formed uniformly over the entire surface of the film-forming body. No. However, since the conductive material particles are emitted from the evaporation source installed at one point with a certain spread angle in the ordinary vapor deposition apparatus, the layer thickness is symmetric with respect to the coverage in the vicinity of the central portion and the peripheral portion of the film to be formed. Sex is different. For this reason, the height of the electron-emitting portion is likely to vary, or the position of the vertex of the electron-emitting portion is likely to be shifted from the center of the opening portion 204, and the variation in the distance from the tip of the conical electron-emitting portion 205 to the gate electrode 203 is reduced. Difficult to control. Moreover, this variation in distance occurs not only within the same manufacturing lot but also between manufacturing lots, and causes image display characteristics of the display device, for example, unevenness in image brightness. Further, since the conductive material layer 205A is usually formed to a thickness of about 1 μm or more, the deposition method requires a film formation time of several tens of hours, and it is difficult to improve the throughput. There is also a problem that a device is required.
【0014】また、剥離層206を斜め蒸着法にて大面
積の被製膜体全面に亙って均一に製膜することも極めて
困難である。ゲート電極203に設けられた開口部20
4の縁部から剥離層206が庇状に延びるように剥離層
206を高精度で堆積させることも極めて困難である。
しかも、剥離層206の製膜は、支持体面内でばらつく
だけでなく、ロット間でのばらつきも生じ易い。更に
は、大面積の表示装置を製造するために大面積の支持体
200全体に亙って剥離層206の剥離を行うことは極
めて困難であるばかりか、剥離層206の剥離は汚染の
原因となり、表示装置の製造歩留まりの低下を招く。It is also extremely difficult to form the peeling layer 206 uniformly over the entire surface of the film-forming body having a large area by oblique evaporation. Opening 20 provided in gate electrode 203
It is also very difficult to deposit the peeling layer 206 with high precision so that the peeling layer 206 extends like an eave from the edge of the fourth.
In addition, the film formation of the release layer 206 not only varies in the plane of the support, but also tends to vary from lot to lot. Furthermore, in order to manufacture a display device having a large area, it is extremely difficult to peel the release layer 206 over the entire support 200 having a large area, and the peeling of the release layer 206 causes contamination. As a result, the manufacturing yield of the display device is reduced.
【0015】加えて、円錐状の電子放出部205の高さ
は主に導電材料層205Aの膜厚によって規定されるた
め、電子放出部205の設計上の自由度が低い。それば
かりか、電子放出部205の高さを任意に設定すること
が困難であるが故に、電子放出部205からゲート電極
203までの距離を短くする場合、絶縁層202の膜厚
を薄くせざるを得ない。然るに、絶縁層202の膜厚を
薄くすると、配線間(ゲート電極203とカソード電極
201との間)の静電容量を小さくすることができず、
表示装置の電気回路の負担が増えるばかりか、表示装置
の面内の均一性及び画質が劣化するといった問題があ
る。In addition, since the height of the conical electron emitting portion 205 is mainly determined by the thickness of the conductive material layer 205A, the degree of freedom in designing the electron emitting portion 205 is low. In addition, since it is difficult to arbitrarily set the height of the electron-emitting portion 205, when the distance from the electron-emitting portion 205 to the gate electrode 203 is reduced, the thickness of the insulating layer 202 must be reduced. Not get. However, when the thickness of the insulating layer 202 is reduced, the capacitance between the wirings (between the gate electrode 203 and the cathode electrode 201) cannot be reduced.
Not only does the load on the electric circuit of the display device increase, but also the in-plane uniformity and image quality of the display device deteriorate.
【0016】更に、上述のような円錐形状を有する電子
放出部205においては、電子放出部205を構成する
導電材料の結晶粒界の配向性によって電子放出特性が異
なる可能性があるが、従来の電界放出素子の製造方法に
おいては、導電材料層の領域の中で最適な配向性を有す
る領域を電子放出部205として利用する技術は知られ
ていない。Further, in the electron-emitting portion 205 having the above-mentioned conical shape, the electron-emitting characteristics may be different depending on the orientation of the crystal grain boundaries of the conductive material constituting the electron-emitting portion 205. In a method for manufacturing a field emission device, a technique of using a region having an optimum orientation in a region of a conductive material layer as the electron-emitting portion 205 is not known.
【0017】そこで、本発明は、従来のスピント型の冷
陰極電界電子放出素子における製造上の問題点を解決す
ることができ、均一且つ良好な電子放出特性を有する複
数の冷陰極電界電子放出素子を簡便な方法で製造し得る
冷陰極電界電子放出素子(以下、電界放出素子と称す
る)及びその製造方法、並びに、この電界放出素子を利
用して構成される冷陰極電界電子放出表示装置(以下、
表示装置と称する)を提供することを目的とする。Accordingly, the present invention can solve the manufacturing problem of the conventional Spindt-type cold cathode field emission device, and provides a plurality of cold cathode field emission devices having uniform and good electron emission characteristics. (Hereinafter, referred to as a field emission device) and a method for manufacturing the same, and a cold cathode field emission display device (hereinafter, referred to as a field emission device) using the field emission device. ,
(Referred to as a display device).
【0018】[0018]
【課題を解決するための手段】上記の目的を達成するた
めの本発明の第1の態様に係る冷陰極電界電子放出素子
は、(A)支持体上に形成されたカソード電極、(B)
支持体及びカソード電極上に形成された絶縁層、(C)
絶縁層上に形成されたゲート電極、(D)ゲート電極と
絶縁層とを貫通した開口部、及び、(E)開口部の底部
に位置するカソード電極上に形成され、先端部が錐状形
状を有し、且つ先端部が結晶質の導電材料から成る電子
放出部、を備えた冷陰極電界電子放出素子であって、電
子放出部の先端部は、カソード電極に対して略垂直な結
晶粒界を有することを特徴とする。According to a first aspect of the present invention, there is provided a cold-cathode field-emission device comprising: (A) a cathode electrode formed on a support;
An insulating layer formed on the support and the cathode electrode, (C)
A gate electrode formed on the insulating layer, (D) an opening penetrating the gate electrode and the insulating layer, and (E) a cathode electrode formed on the cathode electrode located at the bottom of the opening, the tip of which is conical A cold cathode field emission device having an electron emission portion having a tip made of a crystalline conductive material, wherein the tip of the electron emission portion has crystal grains substantially perpendicular to the cathode electrode. Characterized by having a field.
【0019】本発明の第1の態様に係る冷陰極電界電子
放出素子の製造方法(以下、第1の態様に係る製造方法
と称する)は、本発明の第1の態様に係る冷陰極電界電
子放出素子、及び、後述する本発明の第2の態様に係る
冷陰極電界電子放出素子を製造するための方法である。
即ち、(イ)支持体上にカソード電極を形成する工程
と、(ロ)カソード電極上を含む支持体上に絶縁層を形
成する工程と、(ハ)絶縁層上にゲート電極を形成する
工程と、(ニ)底部にカソード電極が露出した開口部
を、少なくとも絶縁層に形成する工程と、(ホ)開口部
内を含む全面に電子放出部形成用の導電材料層を形成す
る工程と、(ヘ)開口部の中央部に位置する導電材料層
の領域を遮蔽するように、マスク材料層を導電材料層上
に形成する工程と、(ト)導電材料層の支持体に対して
垂直な方向におけるエッチング速度がマスク材料層の支
持体に対して垂直な方向におけるエッチング速度よりも
速くなる異方性エッチング条件下で導電材料層とマスク
材料層とをエッチングすることにより、開口部内に、導
電材料層から成り、先端部が錐状形状を有する電子放出
部を形成する工程、から成ることを特徴とする。上記工
程(ト)は、マスク材料層と導電材料層のエッチング速
度の差を巧妙に利用した一種のエッチバック・プロセス
である。尚、本明細書中では、以下、「支持体に対して
垂直な方向におけるエッチング速度」を単に「エッチン
グ速度」と称することにする。The method for manufacturing a cold cathode field emission device according to the first aspect of the present invention (hereinafter referred to as the manufacturing method according to the first aspect) includes the cold cathode field emission device according to the first aspect of the present invention. This is a method for manufacturing an emission device and a cold cathode field emission device according to a second embodiment of the present invention described below.
That is, (a) a step of forming a cathode electrode on a support, (b) a step of forming an insulating layer on a support including the cathode electrode, and (c) a step of forming a gate electrode on the insulating layer (D) a step of forming at least an opening in which the cathode electrode is exposed at the bottom in the insulating layer; and (e) a step of forming a conductive material layer for forming an electron-emitting portion on the entire surface including the inside of the opening. F) forming a mask material layer on the conductive material layer so as to shield a region of the conductive material layer located at the center of the opening, and (g) a direction perpendicular to the support of the conductive material layer. By etching the conductive material layer and the mask material layer under anisotropic etching conditions in which the etching rate in the mask material layer is faster than the etching rate in the direction perpendicular to the support, the conductive material is formed in the opening. Consisting of layers, Part is characterized by comprising the step, of forming the electron emission portion having a conical form. The above step (g) is a kind of etch-back process in which the difference between the etching rates of the mask material layer and the conductive material layer is skillfully used. In the present specification, the “etching rate in the direction perpendicular to the support” is simply referred to as “etching rate”.
【0020】本発明の第1の態様に係る冷陰極電界電子
放出表示装置は、本発明の第1の態様に係る冷陰極電界
電子放出素子を適用した冷陰極電界電子放出表示装置で
ある。即ち、複数の画素から構成され、各画素は、複数
の冷陰極電界電子放出素子と、複数の冷陰極電界電子放
出素子に対向して基板上に設けられたアノード電極及び
蛍光体層から構成され、各冷陰極電界電子放出素子は、
(A)支持体上に形成されたカソード電極、(B)支持
体及びカソード電極上に形成された絶縁層、(C)絶縁
層上に形成されたゲート電極、(D)ゲート電極と絶縁
層とを貫通した開口部、及び、(E)開口部の底部に位
置するカソード電極上に形成され、先端部が錐状形状を
有し、且つ先端部が結晶質の導電材料から成る電子放出
部、を備えた冷陰極電界電子放出表示装置であって、電
子放出部の先端部は、カソード電極に対して略垂直な結
晶粒界を有することを特徴とする。A cold cathode field emission display according to a first aspect of the present invention is a cold cathode field emission display to which the cold cathode field emission device according to the first aspect of the invention is applied. That is, each pixel is composed of a plurality of cold cathode field emission devices, an anode electrode and a phosphor layer provided on a substrate facing the plurality of cold cathode field emission devices. , Each cold cathode field emission device
(A) a cathode electrode formed on a support, (B) an insulating layer formed on the support and the cathode electrode, (C) a gate electrode formed on the insulating layer, (D) a gate electrode and an insulating layer And (E) an electron emission portion formed on the cathode electrode located at the bottom of the opening, the tip portion having a conical shape, and the tip portion made of a crystalline conductive material. , Wherein the tip of the electron-emitting portion has a crystal grain boundary substantially perpendicular to the cathode electrode.
【0021】本発明の第1の態様に係る冷陰極電界電子
放出素子及びその製造方法、並びに冷陰極電界電子放出
表示装置において、電子放出部は先端部が錐状形状を有
し、且つ、先端部が結晶質の導電材料から成る。この電
子放出部は、全体的に錐状であっても、あるいは先を削
った鉛筆のように先端部のみが錐状であってもよい。ま
た、錐状形状には、円錐形状あるいは角錐形状が包含さ
れる。電子放出部の先端部は高電界が集中する場所であ
り、しかも電子放出部の寸法はミクロンオーダーである
ため、電子放出を繰り返すうちに先端部には物理的な損
傷が生じ易い。本発明の第1の態様において、電子放出
部の先端部が結晶質の導電材料から成り、しかもその結
晶粒界の方向がカソード電極に対して略垂直であること
は、電子放出部の先端部における電子の流れが結晶粒界
を横断しないことを意味する。従って、先端部における
結晶構造の乱れが生じ難く、高電界に曝されて電子を放
出する電子放出部の耐久性を高めることができる。従っ
て、冷陰極電界電子放出素子、ひいてはこれを組み込ん
だ冷陰極電界電子放出表示装置の長寿命化を図ることが
可能となる。In the cold cathode field emission device according to the first aspect of the present invention, the method for manufacturing the same, and the cold cathode field emission display device, the electron emission portion has a conical shape at the tip, and The part is made of a crystalline conductive material. The electron emitting portion may be entirely conical, or may have only a conical shape like a sharpened pencil. The conical shape includes a conical shape or a pyramid shape. Since the tip of the electron-emitting portion is a place where a high electric field is concentrated and the size of the electron-emitting portion is on the order of microns, physical damage to the tip is likely to occur during repeated electron emission. In the first aspect of the present invention, the fact that the tip of the electron emitting portion is made of a crystalline conductive material and the direction of the crystal grain boundary is substantially perpendicular to the cathode electrode means that the tip of the electron emitting portion is Means that the electron flow at does not cross the grain boundaries. Therefore, disorder of the crystal structure at the tip is less likely to occur, and the durability of the electron-emitting portion that emits electrons when exposed to a high electric field can be increased. Therefore, it is possible to extend the life of the cold-cathode field emission device and the cold-cathode field emission display device incorporating the same.
【0022】電子放出部の先端部は、結晶粒界の配向性
をカソード電極に対して略垂直に揃えられる限りにおい
て、如何なる材料、例えば、タングステン、チタン、ニ
オブ、モリブデン、タンタル、クロムといった高融点金
属、あるいはこれらの化合物(例えばTiN等の窒化物
や、WSi2、MoSi2、TiSi2、TaSi2等のシ
リサイド)を用いて如何なる方法により形成されるもの
であっても構わないが、CVD法により形成されたタン
グステン層から構成されることが特に好適である。CV
D法が蒸着法に比べて有利な点は、製膜速度が速いので
スループットを大幅に改善できる可能性がある点、及
び、1地点に置かれた蒸発源から飛来する蒸着粒子を堆
積させる蒸着法とは異なり、CVD法では製膜雰囲気中
に存在する原料ガスに接触する地点であれば、如何なる
地点であっても製膜が進行し得ることから、大面積の被
製膜体全面に亙って均一な膜厚とカバレージをもって製
膜を行うことが比較的容易な点にある。タングステン層
のCVD法による製膜プロセスは技術的によく確立され
ており、しかも高融点金属層であるため、電子放出部の
先端部の構成材料として好適である。The tip of the electron-emitting portion may be made of any material, for example, a high melting point material such as tungsten, titanium, niobium, molybdenum, tantalum, and chromium, as long as the orientation of the crystal grain boundaries can be made substantially perpendicular to the cathode electrode. A metal or a compound thereof (for example, a nitride such as TiN, or a silicide such as WSi 2 , MoSi 2 , TiSi 2 , or TaSi 2 ) may be formed by any method. It is particularly preferable that the layer be made of a tungsten layer formed by the following method. CV
The advantages of the method D over the vapor deposition method are that the film formation speed is high and the throughput can be greatly improved, and the vapor deposition that deposits vapor particles flying from a single evaporation source. Unlike the CVD method, in the CVD method, film formation can proceed at any point as long as the point comes into contact with the source gas existing in the film formation atmosphere. Therefore, it is relatively easy to form a film with a uniform film thickness and coverage. The film formation process of the tungsten layer by the CVD method is well established technically, and is a high melting point metal layer, so that it is suitable as a constituent material of the tip of the electron emitting portion.
【0023】尚、電子放出部とカソード電極との間に導
電性の密着層が設けられていてもよい。密着層として
は、通常の半導体プロセスにおいて所謂バリヤメタル層
として用いられている層を利用することができ、単一の
種類の材料層であっても、複数の種類の材料層が組み合
わせられた複合層であってもよい。但し、本発明の第1
の態様に係る製造方法及び後述する本発明の第2の態様
に係る冷陰極電界電子放出素子の製造方法において、電
子放出部や先鋭部が導電材料層や第2導電材料層(以
下、電子放出部、先鋭部、導電材料層及び第2導電材料
層を総称して導電材料層等と称することがある)のエッ
チングにより形成されることを考慮すると、導電材料層
等と密着層に関しては、同一のエッチング条件下におい
てほぼ同程度のエッチング速度で除去され得るか、ある
いは導電材料層等のエッチング速度R 1の方が速いとし
ても、密着層のエッチング速度R2の5倍以内に選択す
る(R2≦R1≦5R2)ことが特に好ましい。これは、
導電材料層等のエッチングが進行して被エッチング面の
大部分に密着層が露出し、該密着層のエッチング反応生
成物が大量に発生してその一部が導電材料層等の表面に
付着した場合、このエッチング反応生成物の蒸気圧が余
り低いと、該エッチング反応生成物自体がエッチング・
マスクとして機能してしまい、導電材料層等のエッチン
グを妨げる虞れが大きいからである。最も単純には、導
電材料層等と密着層とを同一の導電材料にて構成すれ
ば、両層のエッチング速度をほぼ同一とすることができ
る。但し、導電材料層等と密着層とを同一の導電材料に
て構成する場合、密着層をスパッタ法により形成し、導
電材料層等をCVD法によって形成することが特に好ま
しい。It is to be noted that a conductive member is provided between the electron emitting portion and the cathode electrode.
An electrically conductive adhesion layer may be provided. As an adhesion layer
Is a so-called barrier metal layer in a normal semiconductor process.
Can be used as a single layer
Even if it is a kind of material layer, multiple kinds of material layers are combined
It may be a combined layer. However, the first of the present invention
Manufacturing method according to an aspect of the present invention and a second aspect of the present invention described below
In the method for manufacturing a cold cathode field emission device according to
The electron emitting portion and the sharp portion are formed of a conductive material layer or a second conductive material layer (hereinafter, referred to as a second conductive material layer).
Lower, electron emitting portion, sharp portion, conductive material layer and second conductive material
Layers are sometimes collectively referred to as conductive material layers, etc.)
Considering that the conductive material layer is formed by
And the adhesion layer under the same etching conditions.
Can be removed at approximately the same etch rate
Or the etching rate R of the conductive material layer, etc. 1Is faster
However, the etching rate R of the adhesion layerTwoSelect within 5 times of
(RTwo≤R1≦ 5RTwoIs particularly preferred. this is,
Etching of the conductive material layer etc. progresses and the etched surface
The adhesion layer is largely exposed, and the etching reaction of the adhesion layer occurs.
A large amount of product is generated and a part of it is on the surface of conductive material layer etc.
If adhered, the vapor pressure of this etching reaction product becomes excessive.
Lower, the etching reaction product itself is
It functions as a mask and etches the conductive material layer
This is because there is a great risk of hindering the operation. At its simplest, the
When the electrical material layer etc. and the adhesion layer are made of the same conductive material
If both layers have the same etching rate,
You. However, the conductive material layer etc. and the adhesion layer are made of the same conductive material.
In this case, the adhesion layer is formed by sputtering and
It is particularly preferable to form the electric material layer and the like by the CVD method.
New
【0024】また、本発明の第1の態様に係る冷陰極電
界電子放出素子若しくは冷陰極電界電子放出表示装置に
おいては、ゲート電極及び絶縁層上に更に第2絶縁層が
形成され、第2絶縁層上に収束電極が形成されていても
よい。収束電極は、アノード電極とカソード電極との間
の電位差が数千ボルトのオーダーであって両電極間の距
離が比較的長い、所謂高電圧タイプの冷陰極電界電子放
出表示装置において、電子放出部から放出された電子の
軌道の発散を防止するために設けられる部材である。放
出電子軌道の収束性を高めることによって、画素間の光
学的クロストークが低減され、特にカラー表示を行う場
合の色濁りを防止し、更に画素を微細化して表示画面の
高精細度化を図ることが可能となる。Further, in the cold cathode field emission device or the cold cathode field emission display device according to the first aspect of the present invention, a second insulation layer is further formed on the gate electrode and the insulation layer, and the second insulation layer is formed. A focusing electrode may be formed on the layer. In a so-called high voltage type cold cathode field emission display device, the focusing electrode has a potential difference between the anode electrode and the cathode electrode of the order of several thousand volts and the distance between the two electrodes is relatively long. This is a member provided to prevent the trajectory of the electrons emitted from the divergence. By improving the convergence of emitted electron trajectories, optical crosstalk between pixels is reduced, preventing color turbidity particularly when performing color display, and further miniaturizing pixels to achieve higher definition of a display screen. It becomes possible.
【0025】本発明の第1の態様に係る製造方法では、
工程(ニ)において、カソード電極の表面を基準とした
壁面の傾斜角θwを有する開口部を絶縁層に形成し、工
程(ト)では、カソード電極の表面を基準とした斜面の
傾斜角θeがθw<θ e<90°の関係を満たす錐状の先
端部を形成してもよい。この方法によって、後述する本
発明の第2の態様に係る冷陰極電界電子放出素子を製造
することができる。工程(ト)は、前述したように一種
のエッチバック・プロセスであるが、開口部の壁面がカ
ソード電極の表面に対して垂直であると、該開口部の隅
部に導電材料層のエッチング残渣が残り、エッチング条
件に依っては、錐状の先端部を有する電子放出部とゲー
ト電極とが該エッチング残渣により短絡する虞れがあ
る。この短絡を避けるために、エッチング残渣が十分に
除去されるまでエッチバックを長時間継続すると、今度
は電子放出部の高さも同時に減少してしまい、これによ
ってゲート電極の端部から電子放出部の先端部までの距
離が長くなり、電子放出効率が低下してしまう。In the manufacturing method according to the first aspect of the present invention,
In step (d), the surface of the cathode electrode was used as a reference.
Wall inclination angle θwAn opening having a hole is formed in the insulating layer.
In the process (g), the slope of the cathode electrode
Tilt angle θeIs θw<Θ eConical tip satisfying <90 ° relationship
An end may be formed. By this method, the book
Fabrication of a cold cathode field emission device according to the second aspect of the invention
can do. The process (g) is a kind as described above
The etching back process is
When perpendicular to the surface of the sword electrode, the corner of the opening
The etching residue of the conductive material layer remains in the part,
Depending on the case, the electron emission section having a conical tip and the game
May be shorted by the etching residue.
You. To avoid this short circuit, make sure that the etching residue is
If the etch back continues for a long time until it is removed,
Decreases the height of the electron-emitting portion at the same time.
The distance from the end of the gate electrode to the tip of the electron emission section.
The separation becomes longer, and the electron emission efficiency decreases.
【0026】然るに、開口部の壁面の傾斜角θwを上記
のように規定すると、該壁面がカソード電極の表面に対
して垂直である場合に比べ、壁面上の導電材料層にエッ
チング種が入射し易くなる。エッチバック・プロセスで
は通常、被エッチング物に対してエッチング種であるイ
オンがほぼ垂直に入射する異方性エッチング条件が採用
されるので、エッチング種が入射し易くなることは、そ
のままエッチング時間の短縮につながり、短時間内に開
口部の壁面が露出することを意味する。従って、開口部
の電子放出部の高さを減少させずに(つまり、電子放出
効率を低下させることなく)、ゲート電極と電子放出部
との短絡を防止することが可能となる。However, when the inclination angle θ w of the wall surface of the opening is defined as described above, the etching species enter the conductive material layer on the wall surface as compared with the case where the wall surface is perpendicular to the surface of the cathode electrode. Easier to do. The etch-back process usually employs anisotropic etching conditions in which ions, which are the etching species, are incident almost perpendicularly to the object to be etched. And the wall surface of the opening is exposed within a short time. Therefore, it is possible to prevent a short circuit between the gate electrode and the electron emission portion without reducing the height of the electron emission portion in the opening (that is, without lowering the electron emission efficiency).
【0027】絶縁層に開口部を形成する方法としては、
異方性エッチング法が最も一般的であり、このエッチン
グ法において、堆積性の反応副生成物によるエッチング
速度の低下効果を利用することにより、開口部の壁面を
傾斜させることができる。特に、絶縁層の構成材料とし
て酸化シリコン系材料や窒化シリコン系材料等のシリコ
ン化合物を想定した場合、エッチングガスとしては一般
にフルオロカーボン系エッチングガスが用いられ、堆積
性物質としてカーボン系ポリマーを利用することができ
る。かかるエッチング反応系においてカーボン系ポリマ
ーの堆積量を増加させるためには、フルオロカーボン系
エッチングガスの流量を増大させるか、カーボン系ポリ
マーの燃焼を促進する酸素系化学種の供給源となり得る
エッチングガスの流量を減少させるか、ガス圧を高めて
イオンの平均自由行程を短縮するか、プラズマ励起用の
RFパワーを低下させるか、プラズマ励起用のRF電源
の周波数を増大させて、イオン・スパッタ効果によるカ
ーボン系ポリマーの除去を抑制するか、あるいは被エッ
チング物の温度を低下させることにより、カーボン系ポ
リマーの蒸気圧を低下させる、等の手段を講ずることが
できる。但し、カーボン系ポリマーの堆積量が多すぎる
と、実用的な速度でエッチングが進行しなくなるため、
上記の手段はあくまでも実用的なエッチング速度を達成
し得る範囲で講じられる必要がある。As a method of forming an opening in the insulating layer,
The anisotropic etching method is the most common, and in this etching method, the wall surface of the opening can be inclined by utilizing the effect of lowering the etching rate due to deposition by-products. In particular, when a silicon compound such as a silicon oxide-based material or a silicon nitride-based material is assumed as a constituent material of the insulating layer, a fluorocarbon-based etching gas is generally used as an etching gas, and a carbon-based polymer is used as a deposition material. Can be. In order to increase the deposition amount of the carbon-based polymer in such an etching reaction system, the flow rate of the fluorocarbon-based etching gas is increased, or the flow rate of the etching gas that can be a supply source of the oxygen-based chemical species that promotes the combustion of the carbon-based polymer. Reduce the mean free path of ions by increasing the gas pressure, decrease the RF power for plasma excitation, or increase the frequency of the RF power supply for plasma excitation to increase the carbon by the ion sputtering effect. Measures such as lowering the vapor pressure of the carbon-based polymer by suppressing the removal of the system-based polymer or lowering the temperature of the object to be etched can be taken. However, if the deposition amount of the carbon-based polymer is too large, the etching does not proceed at a practical rate,
The above measures must be taken to the extent that a practical etching rate can be achieved.
【0028】尚、本発明の第1の態様に係る冷陰極電界
電子放出素子においては、開口部はゲート電極と絶縁層
とを貫通しているのに対し、この冷陰極電界電子放出素
子を製造するための第1の態様に係る製造方法の工程
(ニ)において、底部にカソード電極が露出した開口部
を「少なくとも」絶縁層に形成する、と表現したのは、
ゲート電極における開口部の形成と絶縁層における開口
部の形成とを同時に行う必要がない場合も想定されるか
らである。ゲート電極における開口部の形成と絶縁層に
おける開口部の形成とを同時に行う必要がない場合と
は、例えば、最初から開口部が設けられたゲート電極を
絶縁層上に形成し、この開口部内において絶縁層の一部
を除去することにより開口部を形成する場合である。
尚、この「少なくとも」の意味は、後述する本発明の第
2の態様に係る製造方法の工程(ニ)についても同様に
当てはまるものとする。In the cold cathode field emission device according to the first embodiment of the present invention, the opening penetrates the gate electrode and the insulating layer. In the step (d) of the manufacturing method according to the first aspect of the present invention, the expression that "at least" an opening in which the cathode electrode is exposed at the bottom is formed in the insulating layer is as follows.
This is because it is assumed that it is not necessary to simultaneously form the opening in the gate electrode and the opening in the insulating layer. The case where it is not necessary to simultaneously perform the formation of the opening in the gate electrode and the formation of the opening in the insulating layer means that, for example, a gate electrode provided with the opening from the beginning is formed on the insulating layer, and the inside of the opening is formed. In this case, an opening is formed by removing a part of the insulating layer.
Note that the meaning of “at least” also applies to step (d) of the manufacturing method according to the second embodiment of the present invention described later.
【0029】本発明の第1の態様に係る製造方法は、工
程(ホ)のバリエーションによって、更に第1Aの態様
から第1Dの態様に大別することができる。即ち、本発
明の第1Aの態様に係る冷陰極電界電子放出素子の製造
方法(以下、第1Aの態様に係る製造方法と称する)
は、工程(ホ)において、開口部内を含む全面に電子放
出部形成用の導電材料層を形成する際に、開口部の上端
面と底部との間の段差に基づいた凹部を導電材料層の表
面に生成させ、続く工程(ヘ)において、導電材料層の
全面にマスク材料層を形成した後、マスク材料層を導電
材料層の平坦面が露出するまで除去することにより、凹
部にマスク材料層を残すことを特徴とする。凹部に残さ
れたマスク材料層の表面は、略平坦であることが好まし
い。従って、導電材料層の全面に形成された段階でマス
ク材料層の表面が略平坦である場合は、マスク材料層の
除去を異方性エッチング条件によるエッチバック法や研
磨法、あるいはこれらの方法の組合せによって行えばよ
い。また、導電材料層の全面に形成された段階でマスク
材料層の表面が略平坦でない場合は、マスク材料層の除
去を研磨法によって行えばよい。The manufacturing method according to the first aspect of the present invention can be further roughly classified from the first aspect to the first aspect according to the variation of the step (e). That is, the method of manufacturing the cold cathode field emission device according to the first embodiment (A) of the present invention (hereinafter referred to as the manufacturing method according to the first embodiment (A)).
In the step (e), when forming a conductive material layer for forming an electron emission portion on the entire surface including the inside of the opening, a concave portion based on a step between an upper end surface and a bottom portion of the opening is formed in the conductive material layer. After forming a mask material layer on the entire surface of the conductive material layer in the following step (f), the mask material layer is removed until the flat surface of the conductive material layer is exposed. It is characterized by leaving. The surface of the mask material layer left in the recess is preferably substantially flat. Therefore, when the surface of the mask material layer is substantially flat at the stage where the mask material layer is formed over the entire surface of the conductive material layer, the removal of the mask material layer can be performed by an etch-back method, a polishing method under anisotropic etching conditions, or any of these methods. The combination may be performed. In the case where the surface of the mask material layer is not substantially flat at the stage when the mask material layer is formed over the entire surface of the conductive material layer, the removal of the mask material layer may be performed by a polishing method.
【0030】第1Aの態様に係る製造方法におけるマス
ク材料層は、次の工程(ト)におけるエッチング速度が
導電材料層のエッチング速度よりもエッチング速度を遅
く設定し得る材料であって、且つ表面を平坦にできるよ
う、形成の適当な段階で流動性を持ち得る材料により構
成される。マスク材料層を構成する材料として、例え
ば、レジスト材料やSOG(スピン・オン・グラス)、
ポリイミド系樹脂を挙げることができ、これらの材料は
スピンコート法により簡便に塗布することができる。あ
るいは、BPSG(ホウ素/リン・シリケート・ガラ
ス)のように、製膜後に加熱リフローを行って表面を平
坦化できる材料であってもよい。The mask material layer in the manufacturing method according to the embodiment 1A is a material whose etching rate in the next step (g) can be set to be lower than the etching rate of the conductive material layer, and whose surface has It is made of a material that can have fluidity at an appropriate stage of formation so that it can be planarized. As a material constituting the mask material layer, for example, a resist material, SOG (spin-on-glass),
A polyimide resin can be used, and these materials can be easily applied by a spin coating method. Alternatively, a material such as BPSG (boron / phosphorus silicate glass) that can be heated and reflowed after the film formation to flatten the surface may be used.
【0031】本発明の第1Bの態様及び第1Cの態様に
係る冷陰極電界電子放出素子の製造方法は、マスク材料
層により遮蔽される導電材料層の領域を、第1Aの態様
に係る製造方法におけるよりも狭くすることを可能とす
る。即ち、本発明の第1Bの態様に係る冷陰極電界電子
放出素子の製造方法(以下、第1Bの態様に係る製造方
法と称する)は、工程(ホ)において、開口部の上端面
と底部との間の段差に基づき、柱状部と該柱状部の上端
に連通する拡大部とから成る略漏斗状の凹部を導電材料
層の表面に生成させ、工程(ヘ)において、導電材料層
の全面にマスク材料層を形成した後、マスク材料層と導
電材料層とを支持体の表面に対して平行な面内で除去す
ることにより、柱状部にマスク材料層を残すことを特徴
とする。In the method for manufacturing a cold cathode field emission device according to the first and second aspects of the present invention, the region of the conductive material layer shielded by the mask material layer is formed by the method according to the first aspect. It is possible to make it narrower than in. That is, in the method for manufacturing the cold cathode field emission device according to the 1B aspect of the present invention (hereinafter, referred to as the manufacturing method according to the 1B aspect), in the step (e), the upper end surface and the bottom portion of the opening are formed. A substantially funnel-shaped concave portion composed of a columnar portion and an enlarged portion communicating with the upper end of the columnar portion is generated on the surface of the conductive material layer based on the step between them. After forming the mask material layer, the mask material layer and the conductive material layer are removed in a plane parallel to the surface of the support to leave the mask material layer in the columnar portion.
【0032】また、本発明の第1Cの態様に係る冷陰極
電界電子放出素子の製造方法(以下、第1Cの態様に係
る製造方法と称する)は、工程(ホ)において、開口部
の上端面と底部との間の段差に基づき、柱状部と該柱状
部の上端に連通する拡大部とから成る略漏斗状の凹部を
導電材料層の表面に生成させ、工程(ヘ)において、導
電材料層の全面にマスク材料層を形成した後、導電材料
層上と拡大部内のマスク材料層を除去することにより、
柱状部にマスク材料層を残すことを特徴とする。In the method of manufacturing a cold cathode field emission device according to the first aspect of the present invention (hereinafter referred to as the manufacturing method according to the first aspect of the present invention), the step (e) includes the step of: A substantially funnel-shaped concave portion including a columnar portion and an enlarged portion communicating with the upper end of the columnar portion is formed on the surface of the conductive material layer based on a step between the base material and the bottom portion. After forming a mask material layer on the entire surface of the above, by removing the mask material layer on the conductive material layer and in the enlarged portion,
The method is characterized in that a mask material layer is left on the columnar portion.
【0033】第1Bの態様及び第1Cの態様に係る製造
方法において、導電材料層の表面に略漏斗状の凹部を生
成させるためには、開口部の壁面からほぼ垂直に成長す
る導電材料層の表面が該開口部のほぼ中央部で接触する
手前で導電材料層の形成を停止すればよい。例えば、開
口部が円柱形であれば、導電材料層の厚さは該開口部の
半径よりも小さく設定する必要があり、よって円柱形の
柱状部が形成される。このときの柱状部の直径は、開口
部の直径の概ね5〜30%、より好ましくは概ね5〜1
0%の範囲に選択するとよい。第1Bの態様及び第1C
の態様に係る製造方法のいずれにおいても、最終的には
開口部のほぼ中央部のごく狭い領域(即ち、柱状部)に
残された微小なマスク材料層がエッチバック・プロセス
のマスクとして機能するため、形成される電子放出部の
先端部は一層先鋭化される。但し、かかる微小なマスク
材料層は、十分なエッチング耐性を備えていることが必
要である。一般的には、マスク材料層のエッチング速度
をR3、導電材料層のエッチング速度をR1としたとき、
10R3≦R1の関係が満足されることが好ましい。即
ち、マスク材料層のエッチング速度R3は、導電材料層
のエッチング速度R1に比べて概ね10分の1、あるい
はそれ以下である。例えば、導電材料層がタングステン
(W)、チタン(Ti)、ニオブ(Nb)、モリブデン
(Mo)、タンタル(Ta)、クロム(Cr)といった
高融点金属、あるいはこれらの化合物(例えばTiN等
の窒化物や、WSi2、MoSi2、TiSi2、TaS
i2等のシリサイド)から成る場合、マスク材料層とし
ては銅(Cu)、金(Au)あるいは白金(Pt)の少
なくともいずれかを使用することができる。In the manufacturing methods according to the first embodiment and the first embodiment, in order to form a substantially funnel-shaped concave portion on the surface of the conductive material layer, the conductive material layer which grows almost vertically from the wall surface of the opening is formed. The formation of the conductive material layer may be stopped shortly before the surface comes into contact at the substantially central portion of the opening. For example, if the opening is cylindrical, the thickness of the conductive material layer needs to be set smaller than the radius of the opening, and thus a columnar column is formed. At this time, the diameter of the columnar portion is approximately 5 to 30% of the diameter of the opening, more preferably approximately 5 to 1%.
It is good to select in the range of 0%. 1B embodiment and 1C
In any of the manufacturing methods according to the embodiments, the minute mask material layer finally left in a very narrow region (ie, a columnar portion) substantially at the center of the opening functions as a mask for the etch-back process. Therefore, the tip of the formed electron-emitting portion is further sharpened. However, such a small mask material layer needs to have sufficient etching resistance. Generally, when the etching rate of the mask material layer is R 3 and the etching rate of the conductive material layer is R 1 ,
It is preferable that the relationship of 10R 3 ≦ R 1 is satisfied. That is, the etching rate R 3 of the mask material layer is about one tenth or less than the etching rate R 1 of the conductive material layer. For example, the conductive material layer is made of a high melting point metal such as tungsten (W), titanium (Ti), niobium (Nb), molybdenum (Mo), tantalum (Ta), and chromium (Cr), or a compound thereof (for example, nitride such as TiN). Object, WSi 2 , MoSi 2 , TiSi 2 , TaS
When the mask material layer is made of silicide such as i 2 , at least one of copper (Cu), gold (Au), and platinum (Pt) can be used.
【0034】第1Bの態様及び第1Cの態様に係る製造
方法において導電材料層の全面にマスク材料層を形成す
る際には、狭い柱状部へもマスク材料層を入り込ませる
ことが可能な製膜方法を採用する必要がある。電解めっ
き法や無電解めっき法は、好ましい方法である。スパッ
タ法やCVD法を採用する場合は、ステップカバレージ
を改善するための工夫を施すことが特に好ましい。例え
ば、スパッタ法を採用する場合は、概ね300°C以上
の製膜温度で所謂高温リフロースパッタを行うか、ある
いは高圧スパッタを行うことが望ましい。また、CVD
法を採用する場合は、バイアスECR(電子サイクロト
ロン共鳴)プラズマCVD装置を用いることが望まし
い。When the mask material layer is formed on the entire surface of the conductive material layer in the manufacturing method according to the first embodiment and the first embodiment, the film can be formed into the narrow columnar portion. It is necessary to adopt a method. Electroplating and electroless plating are preferred methods. When a sputtering method or a CVD method is adopted, it is particularly preferable to take measures to improve the step coverage. For example, when using a sputtering method, it is desirable to perform so-called high-temperature reflow sputtering at a film forming temperature of about 300 ° C. or higher, or to perform high-pressure sputtering. Also, CVD
When employing the method, it is desirable to use a bias ECR (Electron Cyclotron Resonance) plasma CVD apparatus.
【0035】本発明の第1Dの態様に係る冷陰極電界電
子放出素子の製造方法(以下、第1Dの態様に係る製造
方法と称する)は、工程(ホ)において、電子放出部形
成用の導電材料層を形成する前に、開口部内を含む全面
に導電性の密着層を形成し、工程(ト)において、導電
材料層のエッチング速度と密着層のエッチング速度とが
マスク材料層のエッチング速度よりも速くなる異方性エ
ッチング条件下で導電材料層とマスク材料層と密着層と
をエッチングすることを特徴とする。In the method for manufacturing a cold cathode field emission device according to the first aspect of the present invention (hereinafter referred to as the manufacturing method according to the first aspect), in step (e), a conductive material for forming an electron emitting portion is formed. Before forming the material layer, a conductive adhesion layer is formed on the entire surface including the inside of the opening, and in step (g), the etching rate of the conductive material layer and the etching rate of the adhesion layer are lower than the etching rate of the mask material layer. The conductive material layer, the mask material layer, and the adhesion layer are etched under anisotropic etching conditions that increase the speed.
【0036】導電材料層と密着層のエッチング速度は、
同一でなくとも、或る程度までの差であれば実用上は許
容される旨を前述したが、工程(ト)における電子放出
部形成用の導電材料層のエッチング速度R1と密着層の
エッチング速度R2とが、R2≦R1≦5R2の関係を満た
すことが好適である。特に、電子放出部形成用の導電材
料層と密着層とが同一の導電材料から成る場合には、概
ねR2=R1とすることができる。The etching rates of the conductive material layer and the adhesion layer are as follows:
Not be the same, practically if the difference to some extent has been described above to the effect that is acceptable, the etching step (g) the etching rate R 1 and the adhesive layer of the conductive material layer for an electron emitting portion formed in It is preferable that the speed R 2 satisfies the relationship of R 2 ≦ R 1 ≦ 5R 2 . In particular, when the conductive material layer for forming the electron-emitting portion and the adhesion layer are made of the same conductive material, R 2 can be approximately equal to R 1 .
【0037】第1Aの態様乃至第1Dの態様に係る製造
方法においては、開口部の上端面と底部との間の段差に
基づいた凹部を導電材料層の表面に生成させる必要か
ら、該導電材料層をステップ・カバレージ(段差被覆
性)に優れるCVD法により形成することが特に好まし
い。In the manufacturing method according to Embodiments 1A to 1D, it is necessary to form a concave portion on the surface of the conductive material layer based on the step between the upper end surface and the bottom portion of the opening. It is particularly preferable to form the layer by a CVD method having excellent step coverage (step coverage).
【0038】本発明の第2の態様に係る冷陰極電界電子
放出素子は、(A)支持体上に形成されたカソード電
極、(B)支持体及びカソード電極上に形成された絶縁
層、(C)絶縁層上に形成されたゲート電極、(D)ゲ
ート電極と絶縁層とを貫通した開口部、及び、(E)開
口部の底部に位置するカソード電極上に形成され、先端
部が錐状形状を有する電子放出部、を備えた冷陰極電界
電子放出素子であって、カソード電極の表面を基準とし
た開口部の壁面の傾斜角をθw、カソード電極の表面を
基準とした先端部の斜面の傾斜角をθeとしたとき、θw
<θe<90°の関係を満足することを特徴とする。The cold cathode field emission device according to the second aspect of the present invention comprises: (A) a cathode electrode formed on a support; (B) an insulating layer formed on the support and the cathode electrode; C) a gate electrode formed on the insulating layer, (D) an opening penetrating the gate electrode and the insulating layer, and (E) a cathode electrode formed on the cathode electrode located at the bottom of the opening, the tip of which is conical. A cold cathode field emission device having an electron emission portion having a shape of a circle, wherein the inclination angle of the wall surface of the opening with respect to the surface of the cathode electrode is θ w , and the tip portion with respect to the surface of the cathode electrode when the tilt angle of the slope was θ e, θ w
<Θ e <90 °.
【0039】本発明の第2の態様に係る冷陰極電界電子
放出表示装置は、本発明の第2の態様に係る冷陰極電界
電子放出素子を適用した冷陰極電界電子放出表示装置で
ある。即ち、複数の画素から構成され、各画素は、複数
の冷陰極電界電子放出素子と、複数の冷陰極電界電子放
出素子に対向して基板上に設けられたアノード電極及び
蛍光体層から構成され、各冷陰極電界電子放出素子は、
(A)支持体上に形成されたカソード電極、(B)支持
体及びカソード電極上に形成された絶縁層、(C)絶縁
層上に形成されたゲート電極、(D)ゲート電極と絶縁
層とを貫通した開口部、及び、(E)開口部の底部に位
置するカソード電極上に形成され、先端部が錐状形状を
有する電子放出部、を備えた冷陰極電界電子放出表示装
置であって、カソード電極の表面を基準とした開口部の
壁面の傾斜角をθw、カソード電極の表面を基準とした
先端部の斜面の傾斜角をθeとしたとき、θw<θe<9
0°の関係を満足することを特徴とする。A cold cathode field emission display according to a second aspect of the present invention is a cold cathode field emission display to which the cold cathode field emission element according to the second aspect of the invention is applied. That is, each pixel is composed of a plurality of cold cathode field emission devices, an anode electrode and a phosphor layer provided on a substrate facing the plurality of cold cathode field emission devices. , Each cold cathode field emission device
(A) a cathode electrode formed on a support, (B) an insulating layer formed on the support and the cathode electrode, (C) a gate electrode formed on the insulating layer, (D) a gate electrode and an insulating layer And (E) an electron-emitting portion formed on the cathode electrode located at the bottom of the opening, and having a tip portion having a conical shape. When the inclination angle of the wall surface of the opening with respect to the surface of the cathode electrode is θ w and the inclination angle of the slope of the tip end with respect to the surface of the cathode electrode is θ e , θ w <θ e <9
It is characterized by satisfying a relationship of 0 °.
【0040】上述のように、カソード電極の表面を基準
とした開口部の壁面の傾斜角θwが、カソード電極の表
面を基準とした先端部の斜面の傾斜角θeよりも小さく
(θw<θe)選択されていることにより、本発明の第2
の態様に係る冷陰極電界電子放出素子、及び本発明の第
2の態様に係る冷陰極電界電子放出表示装置は、十分な
高さを有する電子放出部を備えながらも、ゲート電極と
電子放出部間の短絡が確実に防止された構成を有する。
本発明の第2の態様に係る冷陰極電界電子放出素子を製
造するための方法は、前述の通りである。As described above, the inclination angle θ w of the wall surface of the opening with respect to the surface of the cathode electrode is smaller than the inclination angle θ e of the slope of the tip end with respect to the surface of the cathode electrode (θ w <Θ e ) is selected, the second aspect of the present invention
The cold cathode field emission device according to the aspect and the cold cathode field emission display device according to the second aspect of the present invention include the gate electrode and the electron emission portion while having the electron emission portion having a sufficient height. The short circuit between them is surely prevented.
The method for manufacturing the cold cathode field emission device according to the second aspect of the present invention is as described above.
【0041】本発明の第3の態様に係る冷陰極電界電子
放出素子は、(A)支持体上に形成されたカソード電
極、(B)支持体及びカソード電極上に形成された絶縁
層、(C)絶縁層上に形成されたゲート電極、(D)ゲ
ート電極と絶縁層とを貫通した開口部、及び、(E)開
口部の底部に位置するカソード電極上に形成された電子
放出部、を備えた冷陰極電界電子放出素子であって、電
子放出部は、基部と、基部上に形成された錐状の先鋭部
とから成ることを特徴とする。The cold cathode field emission device according to the third aspect of the present invention comprises: (A) a cathode electrode formed on a support; (B) an insulating layer formed on the support and the cathode electrode; C) a gate electrode formed on the insulating layer, (D) an opening penetrating the gate electrode and the insulating layer, and (E) an electron emitting portion formed on a cathode electrode located at the bottom of the opening. , Wherein the electron-emitting portion comprises a base and a conical sharpened portion formed on the base.
【0042】本発明の第2の態様に係る冷陰極電界電子
放出素子の製造方法(以下、第2の態様に係る製造方法
と称する)は、本発明の第3の態様に係る冷陰極電界電
子放出素子を製造するための方法である。即ち、基部
と、基部上に形成された錐状の先鋭部とから成る電子放
出部を有する冷陰極電界電子放出素子の製造方法であっ
て、(イ)支持体上にカソード電極を形成する工程と、
(ロ)カソード電極上を含む支持体上に絶縁層を形成す
る工程と、(ハ)絶縁層上にゲート電極を形成する工程
と、(ニ)底部にカソード電極が露出した開口部を、少
なくとも絶縁層に形成する工程と、(ホ)開口部の底部
を第1導電材料層から成る基部で埋め込む工程と、
(へ)開口部の残部を含む全面に第2導電材料層を形成
する工程と、(ト)開口部の中央部に位置する第2導電
材料層の領域を遮蔽するように、マスク材料層を第2導
電材料層上に形成する工程と、(チ)第2導電材料層の
支持体に対して垂直な方向におけるエッチング速度がマ
スク材料層の支持体に対して垂直な方向におけるエッチ
ング速度よりも速くなる異方性エッチング条件下で第2
導電材料層とマスク材料層とをエッチングすることによ
り、第2導電材料層から成る先鋭部を基部上に形成する
工程、から成ることを特徴とする。The method for manufacturing a cold cathode field emission device according to the second aspect of the present invention (hereinafter referred to as the manufacturing method according to the second aspect) is directed to the cold cathode field emission device according to the third aspect of the present invention. 5 is a method for manufacturing an emission device. That is, a method of manufacturing a cold cathode field emission device having an electron emission portion comprising a base and a conical sharpened portion formed on the base, wherein (a) forming a cathode electrode on a support When,
(B) forming an insulating layer on a support including on the cathode electrode; (c) forming a gate electrode on the insulating layer; and (d) opening the cathode electrode at the bottom at least. (E) embedding the bottom of the opening with a base made of the first conductive material layer,
(F) forming a second conductive material layer on the entire surface including the remainder of the opening; and (g) forming a mask material layer so as to shield a region of the second conductive material layer located at the center of the opening. Forming the second conductive material layer on the second conductive material layer; and (h) etching the second conductive material layer in a direction perpendicular to the support in a direction perpendicular to the support of the mask material layer. 2nd under anisotropic etching condition
Forming a sharpened portion made of the second conductive material layer on the base portion by etching the conductive material layer and the mask material layer.
【0043】本発明の第3の態様に係る冷陰極電界電子
放出表示装置は、本発明の第3の態様に係る冷陰極電界
電子放出素子を適用した冷陰極電界電子放出表示装置で
ある。即ち、複数の画素から構成され、各画素は、複数
の冷陰極電界電子放出素子と、複数の冷陰極電界電子放
出素子に対向して基板上に設けられたアノード電極及び
蛍光体層から構成され、各冷陰極電界電子放出素子は、
(A)支持体上に形成されたカソード電極、(B)支持
体及びカソード電極上に形成された絶縁層、(C)絶縁
層上に形成されたゲート電極、(D)ゲート電極と絶縁
層とを貫通した開口部、及び、(E)開口部の底部に位
置するカソード電極上に形成された電子放出部、を備え
た冷陰極電界電子放出表示装置であって、電子放出部
は、基部と、基部上に形成された錐状の先鋭部とから成
ることを特徴とする。A cold cathode field emission display according to a third aspect of the present invention is a cold cathode field emission display to which the cold cathode field emission device according to the third aspect of the invention is applied. That is, each pixel is composed of a plurality of cold cathode field emission devices, an anode electrode and a phosphor layer provided on a substrate facing the plurality of cold cathode field emission devices. , Each cold cathode field emission device
(A) a cathode electrode formed on a support, (B) an insulating layer formed on the support and the cathode electrode, (C) a gate electrode formed on the insulating layer, (D) a gate electrode and an insulating layer And (E) an electron emission portion formed on a cathode electrode located at the bottom of the opening, wherein the electron emission portion is a base portion. And a conical sharp part formed on the base.
【0044】本発明の第2の態様に係る製造方法におい
て、工程(ホ)では、開口部内を含む全面に第1導電材
料層を形成した後、第1導電材料層をエッチングして開
口部の底部を基部で埋め込むことが好ましい。あるいは
又、基部の表面を平坦化したい場合には、工程(ホ)で
は、開口部内を含む全面に第1導電材料層を形成し、更
に第1導電材料層の全面に平坦化層を表面が略平坦とな
るように形成し、平坦化層と第1導電材料層のエッチン
グ速度が略等しくなる条件下でこれら両層をエッチング
することにより、開口部の底部を上面が平坦な基部で埋
め込むことができる。In the manufacturing method according to the second aspect of the present invention, in the step (e), after forming the first conductive material layer on the entire surface including the inside of the opening, the first conductive material layer is etched to form the opening. Preferably, the bottom is embedded in the base. Alternatively, when it is desired to planarize the surface of the base, in the step (e), a first conductive material layer is formed on the entire surface including the inside of the opening, and a flattening layer is further formed on the entire surface of the first conductive material layer. The bottom of the opening is buried with a base having a flat top surface by being formed so as to be substantially flat and etching both the flattening layer and the first conductive material layer under the condition that the etching rates thereof are substantially equal. Can be.
【0045】本発明の第3の態様に係る冷陰極電界電子
放出素子若しくは冷陰極電界電子放出表示装置において
は、電子放出部の基部と先鋭部とが異なる導電材料より
構成されていてもよい。尚、このような構成を本発明の
第3Aの態様に係る冷陰極電界電子放出素子若しくは冷
陰極電界電子放出表示装置と呼ぶ場合がある。かかる冷
陰極電界電子放出素子を形成するには、第2の態様に係
る製造方法において、基部形成用の第1導電材料層と先
鋭部形成用の第2導電材料層として、種類の異なる導電
材料層を選択すればよい。この時、高電界に曝される先
鋭部は高融点金属系材料で構成することが好ましく、か
かる高融点金属系材料としては、タングステン(W)、
チタン(Ti)、モリブデン(Mo)、ニオブ(N
b)、タンタル(Ta)、クロム(Cr)等の単体、又
はこれらの金属元素を含む合金、あるいはこれらの金属
元素を含む化合物(例えばTiN等の窒化物や、WSi
2、MoSi2、TiSi2、TaSi2等のシリサイド)
を例示することができる。特にCVD法で形成されるタ
ングステン(W)層のエッチングにより先鋭部を構成す
ることが好適である。基部は、上記の高融点金属の中か
ら先鋭部を構成するものと異なる高融点金属を選択して
形成してもよいし、不純物を含有するポリシリコン層等
の半導体材料を使用してもよい。かかる先鋭部を形成す
るには、基部形成用の第1導電材料層と先鋭部形成用の
第2導電材料層とをCVD法により形成し、第2導電材
料層のエッチング時にカソード電極に対して略垂直な結
晶粒界を有する部分を先鋭部として残すようにすればよ
い。In the cold cathode field emission device or the cold cathode field emission display according to the third aspect of the present invention, the base of the electron emission portion and the sharp portion may be made of different conductive materials. Note that such a configuration may be referred to as a cold cathode field emission device or a cold cathode field emission display according to the third embodiment of the present invention. In order to form such a cold cathode field emission device, in the manufacturing method according to the second aspect, different types of conductive materials are used as the first conductive material layer for forming the base and the second conductive material layer for forming the sharpened portion. What is necessary is just to select a layer. At this time, the sharp portion exposed to the high electric field is preferably made of a high melting point metal material, such as tungsten (W),
Titanium (Ti), molybdenum (Mo), niobium (N
b), a simple substance such as tantalum (Ta), chromium (Cr), or an alloy containing these metal elements, or a compound containing these metal elements (for example, nitride such as TiN, WSi
2 , silicide such as MoSi 2 , TiSi 2 , TaSi 2 )
Can be exemplified. In particular, it is preferable to form the sharp portion by etching a tungsten (W) layer formed by a CVD method. The base may be formed by selecting a high-melting-point metal different from that constituting the sharpened portion from the above-mentioned high-melting-point metals, or a semiconductor material such as a polysilicon layer containing impurities may be used. . In order to form such a sharpened portion, a first conductive material layer for forming a base portion and a second conductive material layer for forming a sharpened portion are formed by a CVD method. A portion having a substantially vertical crystal grain boundary may be left as a sharp portion.
【0046】本発明の第3の態様に係る冷陰極電界電子
放出素子若しくは冷陰極電界電子放出表示装置において
は、電子放出部の基部と先鋭部とが同一の導電材料より
構成されていてもよい。尚、このような構成を本発明の
第3Bの態様に係る冷陰極電界電子放出素子若しくは冷
陰極電界電子放出表示装置と呼ぶ場合がある。かかる冷
陰極電界電子放出素子を形成するには、第2の態様に係
る製造方法において、基部形成用の第1導電材料層と先
鋭部形成用の第2導電材料層として、種類の同じ導電材
料を選択すればよい。電子放出部の先鋭部は、カソード
電極に対して略垂直な結晶粒界を有し、結晶質の導電材
料から成ることが好ましい。かかる先鋭部を形成するに
は、基部形成用の第1導電材料層と先鋭部形成用の第2
導電材料層とをCVD法により形成し、第2導電材料層
のエッチング時にカソード電極に対して略垂直な結晶粒
界を有する部分を先鋭部として残すようにすればよい。In the cold cathode field emission device or the cold cathode field emission display according to the third embodiment of the present invention, the base and the sharp portion of the electron emission portion may be made of the same conductive material. . Incidentally, such a configuration may be referred to as a cold cathode field emission device or a cold cathode field emission display device according to the 3B mode of the present invention. In order to form such a cold cathode field emission device, in the manufacturing method according to the second aspect, the same type of conductive material is used as the first conductive material layer for forming the base and the second conductive material layer for forming the sharp portion. You just have to select It is preferable that the sharp portion of the electron-emitting portion has a crystal grain boundary substantially perpendicular to the cathode electrode and is made of a crystalline conductive material. To form such a sharpened portion, a first conductive material layer for forming a base portion and a second conductive material layer for forming a sharpened portion are formed.
The conductive material layer may be formed by a CVD method, and a portion having a crystal grain boundary substantially perpendicular to the cathode electrode may be left as a sharpened portion when the second conductive material layer is etched.
【0047】本発明の第3Bの態様に係る冷陰極電界電
子放出素子、その製造方法若しくは冷陰極電界電子放出
表示装置において、第1導電材料層及び第2導電材料層
は、タングステン(W)、ニオブ(Nb)、タンタル
(Ta)、チタン(Ti)、モリブデン(Mo)、クロ
ム(Cr)等の高融点金属から成る金属層、又はこれら
の金属元素を含む合金層、又はこれらの金属元素を含む
化合物(例えばTiN等の窒化物や、WSi2、MoS
i2、TiSi2、TaSi2等のシリサイド)層を用いて
形成することができる。特に、タングステン層が好まし
い。In the cold cathode field emission device, the method for manufacturing the same, or the cold cathode field emission display according to the embodiment 3B of the present invention, the first conductive material layer and the second conductive material layer are made of tungsten (W), A metal layer made of a high melting point metal such as niobium (Nb), tantalum (Ta), titanium (Ti), molybdenum (Mo), chromium (Cr), an alloy layer containing these metal elements, or these metal elements Containing compounds (for example, nitrides such as TiN, WSi 2 , MoS
i 2, TiSi 2, can be formed using a TaSi silicide 2, etc.) layer. Particularly, a tungsten layer is preferable.
【0048】本発明の第3の態様に係る冷陰極電界電子
放出素子若しくは冷陰極電界電子放出表示装置において
は、カソード電極の表面を基準とした開口部の壁面の傾
斜角をθw、カソード電極の表面を基準とした先鋭部の
斜面の傾斜角をθpとしたとき、θw<θp<90°の関
係が満足されていてもよい。尚、このような構成を本発
明の第3Cの態様に係る冷陰極電界電子放出素子若しく
は冷陰極電界電子放出表示装置と呼ぶ場合がある。かか
る冷陰極電界電子放出素子を形成するには、第2の態様
に係る製造方法において、工程(ニ)では、カソード電
極の表面を基準とした壁面の傾斜角θwを有する開口部
を絶縁層に形成し、工程(チ)では、カソード電極の表
面を基準とした斜面の傾斜角θpがθw<θ p<90°の
関係を満たす錐状の先鋭部を形成すればよい。この理由
については、本発明の第2の態様に係る製造方法に関し
て述べた通りである。A cold cathode field electron according to the third embodiment of the present invention
In emission devices or cold cathode field emission displays
Is the inclination of the wall of the opening with respect to the surface of the cathode electrode.
Bevel angle θwOf the sharp part based on the surface of the cathode electrode
The slope angle of the slope is θpAnd θw<Θp<90 °
The clerk may be satisfied. In addition, such a configuration was originally developed.
The cold cathode field emission device according to the third C mode of the present invention
May be referred to as a cold cathode field emission display. Heel
To form a cold cathode field emission device according to the second embodiment
In the manufacturing method according to
Angle of inclination θ of wall surface with reference to pole surfacewOpening with
Is formed on the insulating layer, and in step (h), the surface of the cathode electrode is
Slope angle θ with respect to surfacepIs θw<Θ p<90 °
What is necessary is just to form a conical sharp part which satisfies the relationship. For this reason
About the manufacturing method according to the second aspect of the present invention,
As described above.
【0049】本発明の第2の態様に係る製造方法は、工
程(ヘ)のバリエーションによって、更に第2Aの態様
から第2Dの態様に大別することができる。即ち、本発
明の第2Aの態様に係る冷陰極電界電子放出素子の製造
方法(以下、第2Aの態様に係る製造方法と称する)
は、工程(へ)において、開口部の残部を含む全面に先
鋭部形成用の第2導電材料層を形成する際に、開口部の
上端面と底部との間の段差に基づいた凹部を先鋭部形成
用の第2導電材料層の表面に生成させ、工程(ト)で
は、第2導電材料層の全面にマスク材料層を形成した
後、マスク材料層を第2導電材料層の平坦面が露出する
まで除去することにより、マスク材料層を凹部に残すこ
とを特徴とする。凹部に埋め込まれたマスク材料層の表
面は、略平坦であることが好ましい。従って、第2導電
材料層の全面に形成された段階でマスク材料層の表面が
略平坦である場合は、マスク材料層の除去を異方性エッ
チング条件によるエッチバック法や研磨法、あるいはこ
れらの方法の組合せによって行えばよい。また、第2導
電材料層の全面に形成された段階でマスク材料層の表面
が略平坦でない場合は、マスク材料層の除去を研磨法に
よって行えばよい。マスク材料層を構成し得る材料は、
第1Aの態様に係る製造方法に関して前述した通りであ
る。The manufacturing method according to the second aspect of the present invention can be further roughly classified from the second aspect to the second aspect by the variation of the step (f). That is, the method of manufacturing the cold cathode field emission device according to the second aspect (A) of the present invention (hereinafter referred to as the manufacturing method according to the second aspect (A)).
In forming the second conductive material layer for forming a sharp portion on the entire surface including the remaining portion of the opening in the step (H), the concave portion based on the step between the upper end surface and the bottom of the opening is sharpened. In the step (g), after a mask material layer is formed on the entire surface of the second conductive material layer, the mask material layer is formed on the flat surface of the second conductive material layer. It is characterized in that the mask material layer is left in the recess by removing it until it is exposed. The surface of the mask material layer embedded in the recess is preferably substantially flat. Therefore, when the surface of the mask material layer is substantially flat when formed on the entire surface of the second conductive material layer, the removal of the mask material layer can be performed by an etch-back method or a polishing method under anisotropic etching conditions, or any of these methods. It may be performed by a combination of methods. If the surface of the mask material layer is not substantially flat at the stage when the mask material layer is formed over the entire surface of the second conductive material layer, the removal of the mask material layer may be performed by a polishing method. Materials that can constitute the mask material layer include:
It is as described above with respect to the manufacturing method according to the first embodiment.
【0050】本発明の第2Bの態様及び第2Cの態様に
係る冷陰極電界電子放出素子の製造方法は、マスク材料
層により遮蔽される第2導電材料層の領域を、第2Aの
態様に係る製造方法におけるよりも狭くすることを可能
とする。即ち、本発明の第2Bの態様に係る冷陰極電界
電子放出素子の製造方法(以下、第2Bの態様に係る製
造方法と称する)は、工程(ヘ)において、開口部の上
端面と底部との間の段差に基づき、柱状部と該柱状部の
上端に連通する拡大部とから成る略漏斗状の凹部を先鋭
部形成用の第2導電材料層の表面に生成させ、工程
(ト)において、第2導電材料層の全面にマスク材料層
を形成した後、マスク材料層と第2導電材料層とを支持
体の表面に対して平行な面内で除去することにより、柱
状部にマスク材料層を残すことを特徴とする。According to the method of manufacturing a cold cathode field emission device according to the second embodiment 2B and the second embodiment 2C, the region of the second conductive material layer shielded by the mask material layer is formed according to the second embodiment A. It is possible to make it narrower than in the manufacturing method. That is, in the method of manufacturing the cold cathode field emission device according to the 2B aspect of the present invention (hereinafter, referred to as the manufacturing method according to the 2B aspect), in the step (f), the upper end surface and the bottom portion of the opening are formed. A substantially funnel-shaped concave portion including a columnar portion and an enlarged portion communicating with the upper end of the columnar portion is formed on the surface of the second conductive material layer for forming a sharp portion based on the step between Forming a mask material layer on the entire surface of the second conductive material layer, and removing the mask material layer and the second conductive material layer in a plane parallel to the surface of the support to form a mask material layer on the columnar portion. It is characterized by leaving a layer.
【0051】また、本発明の第2Cの態様に係る冷陰極
電界電子放出素子の製造方法(以下、第2Cの態様に係
る製造方法と称する)は、工程(ヘ)において、開口部
の上端面と底部との間の段差に基づき、柱状部と該柱状
部の上端に連通する拡大部とから成る略漏斗状の凹部を
先鋭部形成用の第2導電材料層の表面に生成させ、工程
(ト)において、第2導電材料層の全面にマスク材料層
を形成した後、第2導電材料層上及び拡大部内のマスク
材料層を除去することにより、柱状部にマスク材料層を
残すことを特徴とする。Further, in the method for manufacturing a cold cathode field emission device according to the 2C aspect of the present invention (hereinafter referred to as the manufacturing method according to the 2C aspect), in the step (f), the upper end face of the opening is provided. A substantially funnel-shaped concave portion including a columnar portion and an enlarged portion communicating with the upper end of the columnar portion is formed on the surface of the second conductive material layer for forming a sharpened portion based on the step between the bottom and the bottom portion. And g) forming a mask material layer on the entire surface of the second conductive material layer, and then removing the mask material layer on the second conductive material layer and in the enlarged portion, thereby leaving the mask material layer on the columnar portion. And
【0052】第2Bの態様及び第2Cの態様に係る製造
方法において、第2導電材料層の表面に略漏斗状の凹部
を生成させるために必要な条件や、マスク材料層として
使用できる材料については、第1Bの態様及び第1Cの
態様に関して前述した通りである。In the manufacturing method according to the second embodiment 2B and the second embodiment 2C, conditions necessary for forming a substantially funnel-shaped concave portion on the surface of the second conductive material layer and materials usable as the mask material layer are as follows. , 1B and 1C.
【0053】本発明の第3の態様に係る冷陰極電界電子
放出素子若しくは冷陰極電界電子放出表示装置において
は、基部と先鋭部との間に導電性の密着層が形成されて
いることが好ましい。この場合、密着層の支持体に対し
て垂直な方向におけるエッチング速度をR2、先鋭部を
構成する導電材料層の支持体に対して垂直な方向におけ
るエッチング速度をR1としたとき、R2≦R1≦5R2の
関係を満足する導電材料から密着層を構成することが好
ましい。尚、密着層と先鋭部とを同一の導電材料から構
成することが望ましい。In the cold cathode field emission device or the cold cathode field emission display according to the third aspect of the present invention, it is preferable that a conductive adhesion layer is formed between the base and the sharp portion. . In this case, when R 2 etch rate in the direction perpendicular to the substrate of the adhesion layer, the etch rate in the direction perpendicular to the substrate of the conductive material layer constituting the sharpened tip was R 1, R 2 It is preferable that the adhesion layer is formed of a conductive material satisfying the relationship of ≦ R 1 ≦ 5R 2 . In addition, it is desirable that the adhesive layer and the sharp portion are made of the same conductive material.
【0054】第2の態様に係る冷陰極電界電子放出素子
の製造方法において、工程(ヘ)では、先鋭部形成用の
第2導電材料層を形成する前に、開口部の残部を含む全
面に導電性の密着層を形成してもよい。この密着層とし
ては、カソード電極と電子放出部の間で使用可能な前述
の密着層を使用することができる。一般的には、マスク
材料層の支持体に対して垂直な方向におけるエッチング
速度をR3、導電材料層の支持体に対して垂直な方向に
おけるエッチング速度をR1としたとき、10R3≦R1
の関係が満足されることが好ましい。マスク材料層とし
ては銅(Cu)、金(Au)あるいは白金(Pt)の少
なくともいずれかを使用することができる。In the method of manufacturing a cold cathode field emission device according to the second aspect, in the step (f), before forming the second conductive material layer for forming the sharp portion, the entire surface including the remaining portion of the opening is formed. A conductive adhesion layer may be formed. As this adhesion layer, the above-mentioned adhesion layer usable between the cathode electrode and the electron-emitting portion can be used. Generally, when the etching rate of the mask material layer in the direction perpendicular to the support is R 3 and the etching rate of the conductive material layer in the direction perpendicular to the support is R 1 , 10R 3 ≦ R 1
Is preferably satisfied. As the mask material layer, at least one of copper (Cu), gold (Au), and platinum (Pt) can be used.
【0055】本発明の第2Dの態様に係る冷陰極電界電
子放出素子の製造方法(以下、第2Dの態様に係る製造
方法と称する)は、開口部の残部を含む全面に密着層を
形成した場合に、工程(チ)において、第2導電材料層
のエッチング速度と密着層のエッチング速度とがマスク
材料層のエッチング速度よりも速くなる異方性エッチン
グ条件下で第2導電材料層とマスク材料層と密着層とを
エッチングすることを特徴とする。In the method for manufacturing a cold cathode field emission device according to the 2D aspect of the present invention (hereinafter referred to as the manufacturing method according to the 2D aspect), an adhesion layer is formed on the entire surface including the remaining portion of the opening. In this case, in the step (h), the second conductive material layer and the mask material under an anisotropic etching condition in which the etching rate of the second conductive material layer and the etching rate of the adhesion layer are faster than the etching rate of the mask material layer. The method is characterized in that the layer and the adhesion layer are etched.
【0056】第2導電材料層と密着層のエッチング速度
は、同一でなくとも、或る程度までの差であれば実用上
は許容される旨を前述したが、工程(チ)における電子
放出部形成用の第2導電材料層のエッチング速度R1と
密着層のエッチング速度R2とが、R2≦R1≦5R2の関
係を満たすことが好適である。特に、先鋭部形成用の第
2導電材料層と密着層とが同一の導電材料から成る場合
には、概ねR2=R1とすることができる。Although the etching rate of the second conductive material layer and that of the adhesion layer are not the same, but a difference of a certain degree is practically acceptable as described above, It is preferable that the etching rate R 1 of the second conductive material layer for formation and the etching rate R 2 of the adhesion layer satisfy the relationship of R 2 ≦ R 1 ≦ 5R 2 . In particular, when the second conductive material layer for forming the sharpened portion and the adhesion layer are made of the same conductive material, R 2 can be approximately R 1 .
【0057】第2Aの態様乃至第2Dの態様に係る製造
方法においては、開口部の上端面と底部との間の段差に
基づいた凹部を第2導電材料層の表面に生成させる必要
から、該導電材料層をステップカバレージ(段差被覆
性)に優れるCVD法により形成することが特に好まし
い。In the manufacturing method according to the embodiments 2A to 2D, since it is necessary to form a concave portion based on the step between the upper end surface and the bottom portion of the opening on the surface of the second conductive material layer, It is particularly preferable to form the conductive material layer by a CVD method having excellent step coverage (step coverage).
【0058】本発明の第3の態様に係る冷陰極電界電子
放出素子若しくは冷陰極電界電子放出表示装置において
は、ゲート電極及び絶縁層上には更に第2絶縁層が形成
され、第2絶縁層上に収束電極が形成されていてもよ
い。In the cold cathode field emission device or the cold cathode field emission display according to the third aspect of the present invention, a second insulating layer is further formed on the gate electrode and the insulating layer, and the second insulating layer is formed. A focusing electrode may be formed thereon.
【0059】本発明のあらゆる態様に係る冷陰極電界電
子放出素子を構成する支持体は、少なくとも表面が絶縁
性部材より構成されていればよく、ガラス基板、表面に
絶縁膜が形成されたガラス基板、石英基板、表面に絶縁
膜が形成された石英基板、表面に絶縁膜が形成された半
導体基板を用いることができる。また、本発明の冷陰極
電界電子放出表示装置においても、基板は、少なくとも
表面が絶縁性部材より構成されていればよく、ガラス基
板、表面に絶縁膜が形成されたガラス基板、石英基板、
表面に絶縁膜が形成された石英基板、表面に絶縁膜が形
成された半導体基板を用いることができる。The support constituting the cold-cathode field emission device according to all aspects of the present invention only needs to have at least a surface made of an insulating member, and a glass substrate and a glass substrate having an insulating film formed on the surface. , A quartz substrate, a quartz substrate having an insulating film formed on its surface, and a semiconductor substrate having an insulating film formed on its surface can be used. Also, in the cold cathode field emission display of the present invention, the substrate only needs to have at least the surface made of an insulating member, and the glass substrate, the glass substrate having the insulating film formed on the surface, the quartz substrate,
A quartz substrate having an insulating film formed on its surface and a semiconductor substrate having an insulating film formed on its surface can be used.
【0060】絶縁層の構成材料としては、SiO2、S
iN、SiON、ガラス・ペースト硬化物を単独あるい
は適宜積層して使用することができる。絶縁層の製膜に
は、CVD法、塗布法、スパッタ法、印刷法等の公知の
プロセスが利用できる。As the constituent material of the insulating layer, SiO 2 , S
iN, SiON, or a cured product of glass paste can be used alone or appropriately laminated. Known processes such as a CVD method, a coating method, a sputtering method, and a printing method can be used for forming the insulating layer.
【0061】ゲート電極、カソード電極及び収束電極
は、タングステン(W)、ニオブ(Nb)、タンタル
(Ta)、チタン(Ti)、モリブデン(Mo)、クロ
ム(Cr)、アルミニウム(Al)、銅(Cu)、銀
(Au)等の金属層、又はこれらの金属元素を含む合金
層、又はこれらの金属元素を含む化合物(例えばTiN
等の窒化物や、WSi2、MoSi2、TiSi2、Ta
Si2等のシリサイド)、あるいはダイヤモンド等の半
導体層を用いて形成することができる。ただし、本発明
では電子放出部をエッチングにより形成する際に、これ
らの電極が露出する場合があるため、電子放出部を構成
する導電材料層に対してエッチング選択比を確保できる
材料を選択する必要がある。The gate electrode, cathode electrode and focusing electrode are made of tungsten (W), niobium (Nb), tantalum (Ta), titanium (Ti), molybdenum (Mo), chromium (Cr), aluminum (Al), copper ( Cu), a metal layer such as silver (Au), or an alloy layer containing these metal elements, or a compound containing these metal elements (for example, TiN
Nitride, such as WSi 2 , MoSi 2 , TiSi 2 , Ta
(Silicide such as Si 2 ) or a semiconductor layer such as diamond. However, in the present invention, these electrodes may be exposed when the electron-emitting portion is formed by etching, so it is necessary to select a material that can secure an etching selectivity with respect to the conductive material layer forming the electron-emitting portion. There is.
【0062】[0062]
【発明の実施の形態】以下、図面を参照して、発明の実
施の形態(以下、実施の形態と略称する)に基づき本発
明を説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings based on embodiments of the present invention (hereinafter, abbreviated as embodiments).
【0063】(実施の形態1)実施の形態1は、本発明
の第1の態様に係る電界放出素子、かかる電界放出素子
を備えた本発明の第1の態様に係る表示装置、及び本発
明の第1Aの態様に係る電界放出素子の製造方法に関す
る。実施の形態1の電界放出素子の模式的な部分端面図
を図1の(A)に示し、特に電子放出部とその近傍の部
材の模式図を図1の(B)に示す。また、表示装置の模
式的な部分端面図を図2に示す。更に、電界放出素子の
製造方法を図3乃至図7に示す。(Embodiment 1) In Embodiment 1, the field emission device according to the first aspect of the present invention, the display device according to the first aspect of the present invention provided with such a field emission device, and the present invention And a method of manufacturing the field emission device according to the first aspect A. FIG. 1A is a schematic partial end view of the field emission device of the first embodiment, and FIG. 1B is a schematic diagram of an electron emission portion and members near the electron emission portion. FIG. 2 is a schematic partial end view of the display device. Further, a method of manufacturing the field emission device is shown in FIGS.
【0064】この電界放出素子は、例えばガラス基板か
ら成る支持体10と、クロム(Cr)から成るカソード
電極11と、SiO2から成る絶縁層12と、クロムか
ら成るゲート電極13と、円錐形状を有し、そしてタン
グステン(W)層から成る電子放出部16eから構成さ
れている。ここで、カソード電極11は、支持体10上
に設けられている。絶縁層12は、支持体10及びカソ
ード電極11上に形成され、更にゲート電極13は絶縁
層12上に形成されている。ゲート電極13と絶縁層1
2には開口部14が設けられ、絶縁層12に設けられた
開口部の側壁面はゲート電極13の開口端部よりも後退
している。電子放出部16eは、開口部14の底部のほ
ぼ中央においてカソード電極11上に形成されている。
カソード電極11は開口部14の底部の一部において露
出している。電子放出部16eの先端部のみならず電子
放出部16eの全体は錐状形状、具体的には円錐形状を
有する。又、電子放出部16eは結晶質の導電材料から
成る。尚、電子放出部16eとカソード電極11との間
には導電性の密着層15eが形成されているが、これは
電界放出素子の動作上不可欠な部材ではなく、製造上の
理由で形成され、電子放出部16eをエッチングにより
形成する際に残存したものである。This field emission device has, for example, a support 10 made of a glass substrate, a cathode electrode 11 made of chromium (Cr), an insulating layer 12 made of SiO 2 , a gate electrode 13 made of chromium, and a conical shape. And an electron emitting portion 16e made of a tungsten (W) layer. Here, the cathode electrode 11 is provided on the support 10. The insulating layer 12 is formed on the support 10 and the cathode electrode 11, and the gate electrode 13 is formed on the insulating layer 12. Gate electrode 13 and insulating layer 1
An opening 14 is provided in 2, and the side wall surface of the opening provided in the insulating layer 12 is recessed from the opening end of the gate electrode 13. The electron emission portion 16 e is formed on the cathode electrode 11 at substantially the center of the bottom of the opening 14.
The cathode electrode 11 is exposed at a part of the bottom of the opening 14. The entire electron emitting portion 16e as well as the tip of the electron emitting portion 16e has a conical shape, specifically, a conical shape. The electron emitting portion 16e is made of a crystalline conductive material. Note that a conductive adhesive layer 15e is formed between the electron emitting portion 16e and the cathode electrode 11, but this is not a member indispensable for the operation of the field emission device, but is formed for manufacturing reasons. The electron emission portions 16e remain when they are formed by etching.
【0065】実施の形態1の表示装置は、図2に示すよ
うに、複数の画素から構成されている。各画素は、上述
の電界放出素子の複数個と、これらに対向配置して基板
160上に設けられたアノード電極162及び蛍光体層
161から成る。アノード電極162はアルミニウムか
ら成り、ガラスから成る基板160の上に所定のパター
ンをもって形成された蛍光体層161を被覆するように
形成されている。基板160上における蛍光体層161
とアノード電極162の積層順を上記と逆にしても構わ
ないが、この場合は、表示装置の観察面側から見てアノ
ード電極162が蛍光体層161の手前に来るため、ア
ノード電極162をITO(インジウム・錫酸化物)等
の透明導電材料にて構成する必要がある。The display device according to the first embodiment is composed of a plurality of pixels as shown in FIG. Each pixel includes a plurality of the above-described field emission devices, and an anode electrode 162 and a phosphor layer 161 provided on the substrate 160 so as to face each other. The anode electrode 162 is made of aluminum, and is formed so as to cover a phosphor layer 161 formed in a predetermined pattern on a substrate 160 made of glass. Phosphor layer 161 on substrate 160
The stacking order of the anode electrode 162 and the anode electrode 162 may be reversed, but in this case, the anode electrode 162 is located in front of the phosphor layer 161 when viewed from the observation surface side of the display device. It must be made of a transparent conductive material such as (indium / tin oxide).
【0066】実際の表示装置の構成においては、電界放
出素子はカソード・パネルCP、アノード電極162及
び蛍光体層161はアノード・パネルAPの構成要素で
あり、これらカソード・パネルCPとアノード・パネル
APとが枠体(図示せず)を介して接合され、両パネル
と枠体とに囲まれた空間が高真空に排気されている。電
子放出部16eにはカソード電極11を通じて走査回路
163から相対的に負電圧が印加され、ゲート電極13
には制御回路164から相対的に正電圧が印加され、ア
ノード電極162にはゲート電極13よりも更に高い正
電圧が加速電源165から印加される。表示装置におい
て表示を行う場合、制御回路164にはビデオ信号、走
査回路163には走査信号が入力される。カソード電極
11とゲート電極13とに電圧を印加した際に生ずる電
界により、電子放出部16eの先端部から電子eが引き
出される。この電子eが、アノード電極162に引き付
けられて蛍光体層161に衝突すると、蛍光体層161
が発光し、所望の画像を得ることができる。In the actual configuration of the display device, the field emission element is a component of the cathode panel CP, the anode electrode 162 and the phosphor layer 161 are components of the anode panel AP, and these cathode panel CP and anode panel AP Are joined via a frame (not shown), and the space surrounded by both panels and the frame is evacuated to high vacuum. A relatively negative voltage is applied to the electron emitting portion 16 e from the scanning circuit 163 through the cathode electrode 11 and the gate electrode 13
, A positive voltage is relatively applied from the control circuit 164, and a positive voltage higher than that of the gate electrode 13 is applied to the anode electrode 162 from the acceleration power supply 165. When display is performed on the display device, a video signal is input to the control circuit 164 and a scanning signal is input to the scanning circuit 163. Electrons e are extracted from the tip of the electron emitting portion 16e by an electric field generated when a voltage is applied to the cathode electrode 11 and the gate electrode 13. When the electrons e are attracted to the anode electrode 162 and collide with the phosphor layer 161, the phosphor layer 161
Emits light, and a desired image can be obtained.
【0067】ところで、タングステン層から成る電子放
出部16eの先端部、更には電子放出部16eの全体は
円錐形状を有しており、タングステン層の結晶粒界の方
向は、図1の(B)に矢印で示すように、カソード電極
11に対してほぼ垂直である。この方向は、理想的な電
子の放出方向、即ち、この電界放出素子が表示装置に組
み込まれた場合にアノード電極162に対して垂直とな
る方向にほぼ一致している。このことによって、高電界
下で電子放出が繰り返された場合にも電子放出部16e
の結晶構造が崩れ難く、電界放出素子、ひいては表示装
置の長寿命化が実現される。By the way, the tip of the electron emitting portion 16e made of a tungsten layer, and the whole of the electron emitting portion 16e have a conical shape, and the direction of the crystal grain boundary of the tungsten layer is as shown in FIG. As shown by an arrow in FIG. This direction substantially coincides with an ideal electron emission direction, that is, a direction perpendicular to the anode electrode 162 when the field emission device is incorporated in a display device. Thus, even when electron emission is repeated under a high electric field, the electron emission portion 16e
The crystal structure of is hardly broken, and the life of the field emission device and the display device can be extended.
【0068】また、電子放出部16eの表面は、理想的
には成長境界面GBとされる。この成長境界面GBは、
電子放出部形成用の導電材料層を開口部14内に成長さ
せる際に、必然的に形成される。即ち、開口部14の底
部と側壁面からそれぞれに対して略垂直に成長して来た
導電材料層の成長先端面同士が衝突する部分が成長境界
面GBであり、成長境界面GBを挟んで隣接する導電材
料層の各領域では、結晶粒界の方向が互いに異なってい
る。従って、電子放出部16eの表面が成長境界面であ
るということは、その電子放出部16eの内部において
結晶粒界の配向性がほぼ単一であることを意味し、故に
理想的であると言える。The surface of the electron emitting portion 16e is ideally a growth boundary GB. This growth interface GB
When the conductive material layer for forming the electron emission portion is grown in the opening portion 14, it is inevitably formed. That is, a portion where the growth front surfaces of the conductive material layers that have grown substantially perpendicularly from the bottom portion and the side wall surface of the opening 14 collides with each other is the growth boundary surface GB, and the growth boundary surface GB is sandwiched therebetween. In each region of the adjacent conductive material layer, the direction of the crystal grain boundary is different from each other. Therefore, the fact that the surface of the electron-emitting portion 16e is the growth boundary surface means that the orientation of the crystal grain boundaries is almost single inside the electron-emitting portion 16e, and therefore it can be said that it is ideal. .
【0069】以下、実施の形態1に係る電界放出素子の
製造方法を、図3〜図7を参照して説明する。Hereinafter, a method of manufacturing the field emission device according to the first embodiment will be described with reference to FIGS.
【0070】[工程−100]先ず、一例としてガラス
基板上に厚さ約0.6μmのSiO2層を形成して成る
支持体10上に、クロム(Cr)から成るカソード電極
11を設ける。具体的には、支持体10上に、例えばス
パッタ法やCVD法にてクロム層を堆積させ、かかるク
ロム層をパターニングすることによって、行方向に平行
に延びる帯状の複数のカソード電極11を形成すること
ができる。カソード電極11の幅は例えば50μm、電
極間スペースは例えば30μmとする。この後、カソー
ド電極11上を含む支持体10上に、SiO2から成る
絶縁層12をプラズマCVD法にて形成する。原料ガス
としてTEOS(テトラエトキシシラン)を使用する場
合のCVD条件の一例を、下記の表1に示す。絶縁層1
2の厚さは約1μmとする。次に、絶縁層12上の全面
にクロムから成る導電層をスパッタ法にて製膜し、この
導電層のパターニングを行って列方向、即ちカソード電
極11と直交する方向に平行に延びる帯状の複数のゲー
ト電極13を形成する。スパッタ条件の一例を、下記の
表2に示す。また、導電層のパターニングを行うための
エッチング条件の一例を、下記の表3に示す。[Step-100] First, as one example, a cathode electrode 11 made of chromium (Cr) is provided on a support 10 having a SiO 2 layer having a thickness of about 0.6 μm formed on a glass substrate. Specifically, a plurality of strip-shaped cathode electrodes 11 extending in parallel with the row direction are formed by depositing a chromium layer on the support 10 by, for example, a sputtering method or a CVD method, and patterning the chromium layer. be able to. The width of the cathode electrode 11 is, for example, 50 μm, and the space between the electrodes is, for example, 30 μm. Thereafter, an insulating layer 12 made of SiO 2 is formed on the support 10 including the cathode electrode 11 by a plasma CVD method. Table 1 shows an example of CVD conditions when TEOS (tetraethoxysilane) is used as a source gas. Insulation layer 1
2 has a thickness of about 1 μm. Next, a conductive layer made of chromium is formed on the entire surface of the insulating layer 12 by sputtering, and the conductive layer is patterned to form a plurality of strips extending parallel to the column direction, that is, the direction orthogonal to the cathode electrode 11. Of the gate electrode 13 is formed. An example of the sputtering conditions is shown in Table 2 below. Table 3 below shows an example of etching conditions for patterning the conductive layer.
【0071】[表1] TEOS流量:800SCCM O2流量 :600SCCM 圧力 :1.1kPa RFパワー :0.7kW(13.56MHz) 製膜温度 :40°C[Table 1] TEOS flow rate: 800 SCCM O 2 flow rate: 600 SCCM Pressure: 1.1 kPa RF power: 0.7 kW (13.56 MHz) Film forming temperature: 40 ° C.
【0072】[表2] Ar流量 :100SCCM 圧力 :5Pa DCパワー :2kW スパッタ温度:200°C[Table 2] Ar flow rate: 100 SCCM Pressure: 5 Pa DC power: 2 kW Sputtering temperature: 200 ° C
【0073】[表3] Cl2流量 :100SCCM O2流量 :100SCCM 圧力 :0.7Pa RFパワー :0.8kW(13.56MHz) エッチング温度:60°C[Table 3] Cl 2 flow rate: 100 SCCM O 2 flow rate: 100 SCCM Pressure: 0.7 Pa RF power: 0.8 kW (13.56 MHz) Etching temperature: 60 ° C.
【0074】次に、カソード電極11とゲート電極13
との重複領域、即ち1画素領域において、ゲート電極1
3と絶縁層12とを貫通する開口部14を形成する。開
口部14の平面形状は、直径0.3μmの円形である。
この開口部14は、通常、1画素領域に500〜500
0個程度形成される。開口部14を形成するには、通常
のフォトリソグラフィ技術により形成されたレジスト層
をマスクとして、まず塩素系のエッチングガスを用いた
RIE(反応性イオン・エッチング)法によりゲート電
極13に開口部を形成し、続いて、フルオロカーボン系
のエッチングガスを用いたRIE法により絶縁層12に
開口部を形成する。ゲート電極13に開口部14を形成
する際のRIE条件は、表3に示した通りでよい。絶縁
層12に開口部14を形成する際のRIE条件の一例
を、下記の表4に示す。RIE終了後のレジスト層は、
アッシングにより除去する。アッシング条件の一例を、
下記の表5に示す。このようにして、図3の(A)に示
す構造を得ることができる。Next, the cathode electrode 11 and the gate electrode 13
In the overlapping region with the gate electrode 1, that is, in one pixel region.
An opening 14 penetrating through the insulating layer 3 and the insulating layer 12 is formed. The planar shape of the opening 14 is a circle having a diameter of 0.3 μm.
This opening 14 is usually provided in a pixel area of 500 to 500
About 0 are formed. In order to form the opening 14, first, an opening is formed in the gate electrode 13 by a RIE (Reactive Ion Etching) method using a chlorine-based etching gas, using a resist layer formed by ordinary photolithography as a mask. Then, an opening is formed in the insulating layer 12 by RIE using a fluorocarbon-based etching gas. The RIE conditions for forming the opening 14 in the gate electrode 13 may be as shown in Table 3. Table 4 shows an example of RIE conditions when forming the opening 14 in the insulating layer 12. After the RIE, the resist layer
It is removed by ashing. An example of the ashing condition is:
It is shown in Table 5 below. Thus, the structure shown in FIG. 3A can be obtained.
【0075】[表4] エッチング装置:平行平板型RIE装置 C4F8流量 :30SCCM CO流量 :70SCCM Ar流量 :300SCCM 圧力 :7.3Pa RFパワー :1.3kW(13.56MHz) エッチング温度:20°C[Table 4] Etching apparatus: Parallel plate type RIE apparatus C 4 F 8 flow rate: 30 SCCM CO flow rate: 70 SCCM Ar flow rate: 300 SCCM Pressure: 7.3 Pa RF power: 1.3 kW (13.56 MHz) Etching temperature: 20 ° C
【0076】[表5] O2流量 :1200SCCM 圧力 :75Pa RFパワー :1.3kW(13.56MHz) アッシング温度:300°C[Table 5] O 2 flow rate: 1200 SCCM Pressure: 75 Pa RF power: 1.3 kW (13.56 MHz) Ashing temperature: 300 ° C.
【0077】[工程−110]次に、図3の(B)に示
すように、好ましくは全面に導電性の密着層15をスパ
ッタ法にて形成する。この密着層15は、ゲート電極1
3の非形成部や開口部14の側壁面に露出している絶縁
層12と、次工程で全面的に製膜される導電材料層16
との間の密着性を高めるために設けられる層である。こ
こでは、導電材料層16をタングステンで形成すること
を前提とし、タングステンとの密着性に優れる窒化チタ
ン(TiN)から成る密着層15を、スパッタ法により
0.07μmの厚さに形成する。このときのスパッタ条
件の一例を、下記の表6に示す。[Step-110] Next, as shown in FIG. 3B, a conductive adhesion layer 15 is preferably formed on the entire surface by a sputtering method. This adhesion layer 15 is formed on the gate electrode 1.
3 and an insulating layer 12 exposed on the side wall surface of the opening 14 and a conductive material layer 16 entirely formed in the next step.
This is a layer provided to enhance the adhesion between the layer. Here, it is assumed that the conductive material layer 16 is formed of tungsten, and an adhesion layer 15 made of titanium nitride (TiN) having excellent adhesion to tungsten is formed to a thickness of 0.07 μm by a sputtering method. An example of sputtering conditions at this time is shown in Table 6 below.
【0078】[表6] Ar流量 :30SCCM N2流量 :60SCCM 圧力 :0.67Pa DCパワー :3kW スパッタ温度:200°C[Table 6] Ar flow rate: 30 SCCM N 2 flow rate: 60 SCCM Pressure: 0.67 Pa DC power: 3 kW Sputtering temperature: 200 ° C
【0079】[工程−120]次に、図4の(A)に示
すように、開口部14内を含む全面に、電子放出部形成
用の導電材料層16を形成する。ここでは、導電材料層
16として、厚さ約0.6μmのタングステン層を水素
還元減圧CVD法により製膜する。製膜条件を以下の表
7に例示する。製膜された導電材料層16の表面には、
開口部14の上端面と底部との間の段差に基づいた凹部
16Aが形成される。[Step-120] Next, as shown in FIG. 4A, a conductive material layer 16 for forming an electron-emitting portion is formed on the entire surface including the inside of the opening 14. Here, a tungsten layer having a thickness of about 0.6 μm is formed as the conductive material layer 16 by a hydrogen reduction reduced pressure CVD method. The film forming conditions are illustrated in Table 7 below. On the surface of the formed conductive material layer 16,
A recess 16A is formed based on a step between the upper end surface of the opening 14 and the bottom.
【0080】[表7] WF6流量:95SCCM H2流量 :700SCCM 圧力 :1.2×104Pa 製膜温度 :430゜C[Table 7] WF 6 flow rate: 95 SCCM H 2 flow rate: 700 SCCM Pressure: 1.2 × 10 4 Pa Film formation temperature: 430 ° C.
【0081】[工程−130]次に、開口部14の中央
部に位置する導電材料層16の領域(具体的には凹部1
6A)を遮蔽するようにマスク材料層17を形成する。
即ち、まず、図4の(B)に示すように、導電材料層1
6の上にマスク材料層17を形成する。このマスク材料
層17は、導電材料層16の凹部16Aを吸収し、ほぼ
平坦な表面を達成する。ここでは、スピンコート法によ
り形成される厚さ0.35μmのレジスト層を、マスク
材料層17とする。次に、図5の(A)に示すように、
マスク材料層17を酸素系ガスを用いたRIE法により
エッチングする。このときのRIE条件の一例を、下記
の表8に示す。このエッチングは、導電材料層16の平
坦面が露出した時点で終了する。これにより、導電材料
層16の凹部16Aを略平坦に埋め込むようにマスク材
料層17が残る。[Step-130] Next, the region of the conductive material layer 16 located at the center of the opening 14 (specifically, the recess 1
A mask material layer 17 is formed so as to shield 6A).
That is, first, as shown in FIG.
A mask material layer 17 is formed on 6. The mask material layer 17 absorbs the recess 16A of the conductive material layer 16 and achieves a substantially flat surface. Here, a resist layer having a thickness of 0.35 μm formed by spin coating is used as the mask material layer 17. Next, as shown in FIG.
The mask material layer 17 is etched by RIE using an oxygen-based gas. An example of the RIE conditions at this time is shown in Table 8 below. This etching is completed when the flat surface of the conductive material layer 16 is exposed. As a result, the mask material layer 17 remains so as to fill the recess 16A of the conductive material layer 16 substantially flat.
【0082】[表8] O2流量 :100SCCM 圧力 :5.3Pa RFパワー :0.7kW(13.56MHz) エッチング温度:20°C[Table 8] O 2 flow rate: 100 SCCM Pressure: 5.3 Pa RF power: 0.7 kW (13.56 MHz) Etching temperature: 20 ° C.
【0083】[工程−140]次に、図5の(B)に示
すように、導電材料層16とマスク材料層17と密着層
15とをエッチングし、円錐形状の電子放出部16eを
形成する。これらの層のエッチングは、導電材料層16
のエッチング速度がマスク材料層17のエッチング速度
よりも速くなる異方性エッチング条件下で行う。この時
のエッチング条件を、以下の表9に例示する。[Step-140] Next, as shown in FIG. 5B, the conductive material layer 16, the mask material layer 17, and the adhesion layer 15 are etched to form a conical electron emitting portion 16e. . These layers are etched by the conductive material layer 16.
Is performed under an anisotropic etching condition in which the etching rate of the mask material layer 17 is higher than the etching rate of the mask material layer 17. Table 9 below shows the etching conditions at this time.
【0084】[表9] SF6流量 :150SCCM O2流量 :30SCCM Ar流量 :90SCCM 圧力 :35Pa RFパワー:0.7kW(13.56MHz)[Table 9] SF 6 flow rate: 150 SCCM O 2 flow rate: 30 SCCM Ar flow rate: 90 SCCM Pressure: 35 Pa RF power: 0.7 kW (13.56 MHz)
【0085】[工程−150]この後、等方的なエッチ
ング条件で絶縁層12に設けられた開口部14の側壁面
を後退させると、図1の(A)に示した電界放出素子が
完成される。等方的なエッチングは、ケミカルドライエ
ッチングのようにラジカルを主エッチング種として利用
するドライエッチング、或いはエッチング液を利用する
ウェットエッチングにより行うことができる。エッチン
グ液としては、例えば49%フッ酸水溶液と純水の1:
100(容積比)混合液を用いることができる。次い
で、かかる電界放出素子が多数形成されたカソード・パ
ネルCPをアノード・パネルAPと組み合わせることに
より、表示装置を作製する。具体的には、セラミックス
やガラスから作製された高さ約1mmの枠体を用意し、
枠体とアノード・パネルAP、及び枠体とカソード・パ
ネルCPとの間にフリットガラスから成るシール材を塗
布しておき、かかるシール材を乾燥した後、約450゜
Cで10〜30分焼成すればよい。この後、表示装置の
内部を10-4Pa程度の真空度となるまで排気し、適当
な方法で封止する。[Step-150] After that, when the side wall surface of the opening 14 provided in the insulating layer 12 is receded under isotropic etching conditions, the field emission device shown in FIG. 1A is completed. Is done. The isotropic etching can be performed by dry etching using radicals as a main etching species, such as chemical dry etching, or wet etching using an etchant. As an etching solution, for example, a 49% hydrofluoric acid aqueous solution and pure water 1:
A 100 (volume ratio) mixture can be used. Next, a display device is manufactured by combining the cathode panel CP on which many such field emission elements are formed with the anode panel AP. Specifically, a frame of about 1 mm height made of ceramics or glass is prepared,
A sealing material made of frit glass is applied between the frame body and the anode panel AP and between the frame body and the cathode panel CP, and the sealing material is dried and then fired at about 450 ° C. for 10 to 30 minutes. do it. Thereafter, the inside of the display device is evacuated to a degree of vacuum of about 10 -4 Pa, and sealed by an appropriate method.
【0086】ここで、[工程−140]において、電子
放出部16eが形成される機構について、図6を参照し
て説明する。図6の(A)は、エッチングの進行に伴っ
て、被エッチング物の表面プロファイルが一定時間毎に
どのように変化するかを示す模式図であり、図6の
(B)は、エッチング時間と開口部中心における被エッ
チング物の厚さとの関係を示すグラフである。開口部中
心におけるマスク材料層の厚さをhp、開口部中心にお
ける電子放出部の高さをheとする。Here, the mechanism for forming the electron-emitting portion 16e in [Step-140] will be described with reference to FIG. FIG. 6A is a schematic diagram showing how the surface profile of the object to be etched changes at regular time intervals as the etching progresses, and FIG. 9 is a graph showing the relationship between the thickness of an object to be etched at the center of an opening. The thickness of the mask material layer in the aperture center h p, the height of the electron emission portion of the aperture center and h e.
【0087】表9に示したエッチング条件では、レジス
ト材料から成るマスク材料層17のエッチング速度より
も、導電材料層16のエッチング速度の方が当然速い。
マスク材料層17が存在しない領域では、導電材料層1
6が直ぐにエッチングされ始め、被エッチング物の表面
が速やかに下降してゆく。これに対し、マスク材料層1
7が存在する領域では、先ずこのマスク材料層17が除
去されないとその下の導電材料層16のエッチングが始
まらないので、マスク材料層17がエッチングされてい
る間は被エッチング物の厚さの減少速度は遅く(hp減
少区間)、マスク材料層17が消失した時点で初めて、
被エッチング物の厚さの減少速度がマスク材料層17の
存在しない領域と同様に速くなる(he減少区間)。hp
減少区間の開始時期は、マスク材料層17が厚さが最大
となる開口部中心で最も遅く、マスク材料層17の薄い
開口部周辺に向かって早くなる。このようにして、円錐
形状の電子放出部16eが形成される。Under the etching conditions shown in Table 9, the etching rate of the conductive material layer 16 is naturally higher than the etching rate of the mask material layer 17 made of the resist material.
In a region where the mask material layer 17 does not exist, the conductive material layer 1
6 begins to be etched immediately, and the surface of the object to be etched quickly descends. On the other hand, the mask material layer 1
In the region where the mask material layer 7 exists, the etching of the conductive material layer 16 thereunder does not start unless the mask material layer 17 is first removed, so that the thickness of the object to be etched is reduced while the mask material layer 17 is being etched. The speed is low (h p reduction section), and only when the mask material layer 17 disappears,
Rate of decrease in the thickness of the object to be etched is increased similarly to the nonexistent areas of the mask material layer 17 (h e decreasing segment). h p
The start time of the decreasing section is the latest at the center of the opening where the thickness of the mask material layer 17 is the largest, and earlier toward the periphery of the thin opening of the mask material layer 17. Thus, a conical electron emitting portion 16e is formed.
【0088】レジスト材料から成るマスク材料層17の
エッチング速度に対する導電材料層16のエッチング速
度の比を、「対レジスト選択比」と称することにする。
この対レジスト選択比が、電子放出部16eの高さと形
状を決定する重要な因子であることを、図7を参照して
説明する。図7の(A)は、対レジスト選択比が相対的
に小さい場合、図7の(C)は、対レジスト選択比が相
対的に大きい場合、図7の(B)はこれらの中間である
場合の電子放出部16eの形状を示している。対レジス
ト選択比が大きいほど、マスク材料層17の膜減りに比
べて導電材料層16の膜減りが激しくなるので、電子放
出部16eはより高く、且つ鋭くなることがわかる。対
レジスト選択比は、SF6流量に対するO2流量の割合を
高めると低下する。また、基板バイアスを併用してイオ
ンの入射エネルギーを変化させることが可能なエッチン
グ装置を用いる場合には、RFバイアスパワーを高めた
り、バイアス印加用の交流電源の周波数を下げること
で、対レジスト選択比を下げることができる。The ratio of the etching rate of the conductive material layer 16 to the etching rate of the mask material layer 17 made of the resist material will be referred to as “resist selectivity”.
The fact that the resist-to-resist selectivity is an important factor in determining the height and shape of the electron-emitting portion 16e will be described with reference to FIG. FIG. 7A shows a case where the resist selectivity is relatively small, and FIG. 7C shows a case where the resist selectivity is relatively large, and FIG. In this case, the shape of the electron emission portion 16e is shown. As the selectivity with respect to the resist increases, the thickness of the conductive material layer 16 decreases more than the thickness of the mask material layer 17, so that the electron-emitting portion 16e is higher and sharper. The resist selectivity decreases as the ratio of the O 2 flow rate to the SF 6 flow rate increases. When using an etching apparatus that can change the incident energy of ions by using the substrate bias, the resist bias can be selected by increasing the RF bias power or decreasing the frequency of the AC power supply for bias application. The ratio can be reduced.
【0089】対レジスト選択比の値は1.5以上、好ま
しくは2以上、より好ましくは3以上に選択される。た
だし、図1の(B)に示したように、導電材料層16の
領域中、結晶粒界の方向が略垂直方向に揃った領域のみ
を電子放出部16eとして利用する場合には、導電材料
層16の製膜速度や開口部14の寸法に基づいて成長境
界面GBの傾斜を予め予測し、この傾斜が得られるよう
な対レジスト選択比を設定する必要がある。The value of the resist selectivity is selected to be 1.5 or more, preferably 2 or more, and more preferably 3 or more. However, as shown in FIG. 1B, in the case where only the region in which the direction of the crystal grain boundaries is substantially perpendicular to the region of the conductive material layer 16 is used as the electron emitting portion 16e, the conductive material It is necessary to predict in advance the inclination of the growth boundary surface GB based on the film formation speed of the layer 16 and the size of the opening 14, and to set a resist selectivity to obtain this inclination.
【0090】尚、上記のエッチングにおいては当然、ゲ
ート電極13やカソード電極11に対して高い選択比を
確保する必要があるが、表9に示した条件で全く問題は
ない。なぜなら、ゲート電極13とカソード電極11を
構成するクロムは、フッ素系のエッチング種では殆どエ
ッチングされず、上記の条件であれば、概ね10以上の
対クロム選択比が得られるからである。In the above-described etching, it is naturally necessary to ensure a high selectivity with respect to the gate electrode 13 and the cathode electrode 11, but there is no problem at all under the conditions shown in Table 9. This is because chromium constituting the gate electrode 13 and the cathode electrode 11 is hardly etched by the fluorine-based etching species, and a chromium-to-chromium selectivity of about 10 or more can be obtained under the above conditions.
【0091】(実施の形態2)実施の形態2は、本発明
の第1Bの態様に係る電界放出素子の製造方法に関す
る。実施の形態2の製造方法を図8乃至図11に示す。
尚、これらの図面の符号は図1と一部共通であり、共通
部分については詳しい説明を省略する。(Embodiment 2) Embodiment 2 relates to a method for manufacturing a field emission device according to Embodiment 1B of the present invention. 8 to 11 show a manufacturing method according to the second embodiment.
Note that the reference numerals in these drawings are partially common to those in FIG.
【0092】[工程−200]先ず、支持体10上にカ
ソード電極11を形成する。カソード電極11は、例え
ば下記の表10に示すスパッタ条件に従ったDCスパッ
タ法により、TiN層(厚さ0.1μm)、Ti層(厚
さ5nm)、Al−Cu層(厚さ0.4μm)、Ti層
(厚さ5nm)、TiN層(厚さ0.02μm)及びT
i層(0.02μm)をこの順に積層して積層膜を形成
し、続いてこの積層膜をパターニングして形成する。
尚、図ではカソード電極11を単層として表した。次
に、支持体10とカソード電極11の上に、絶縁層12
を形成する。絶縁層12は、TEOS(テトラエトキシ
シラン)を原料ガスとするプラズマCVD法により、
0.7μmの厚さに形成する。次いで、絶縁層12の上
にゲート電極13を形成する。ゲート電極13は、スパ
ッタ法により形成された厚さ0.1μmのTiN層をパ
ターニングすることによって形成される。TiN層のパ
ターニングは、RIE法によって行うことができる。こ
の時のRIE条件の一例を、下記の表11に示す。[Step-200] First, the cathode electrode 11 is formed on the support 10. The cathode electrode 11 is made of, for example, a TiN layer (thickness 0.1 μm), a Ti layer (thickness 5 nm), and an Al—Cu layer (thickness 0.4 μm) by a DC sputtering method according to sputtering conditions shown in Table 10 below. ), Ti layer (5 nm thickness), TiN layer (0.02 μm thickness) and T
An i-layer (0.02 μm) is stacked in this order to form a stacked film, and then the stacked film is formed by patterning.
In the figure, the cathode electrode 11 is shown as a single layer. Next, an insulating layer 12 is formed on the support 10 and the cathode electrode 11.
To form The insulating layer 12 is formed by a plasma CVD method using TEOS (tetraethoxysilane) as a source gas.
It is formed to a thickness of 0.7 μm. Next, the gate electrode 13 is formed on the insulating layer 12. The gate electrode 13 is formed by patterning a 0.1 μm thick TiN layer formed by a sputtering method. The patterning of the TiN layer can be performed by the RIE method. Table 11 below shows an example of the RIE conditions at this time.
【0093】[表10] Ar流量 :30SCCM N2流量 :60SCCM(TiN層の製膜時のみ) 圧力 :0.67Pa DCパワー :3kW スパッタ温度:200°C[Table 10] Ar flow rate: 30 SCCM N 2 flow rate: 60 SCCM (only when forming a TiN layer) Pressure: 0.67 Pa DC power: 3 kW Sputtering temperature: 200 ° C.
【0094】[表11] エッチング装置:平行平板型RIE装置 BCl3流量 :30SCCM Cl2流量 :70SCCM 圧力 :7Pa RFパワー :1.3kW(13.56MHz) エッチング温度:60°C[Table 11] Etching apparatus: Parallel plate type RIE apparatus BCl 3 flow rate: 30 SCCM Cl 2 flow rate: 70 SCCM Pressure: 7 Pa RF power: 1.3 kW (13.56 MHz) Etching temperature: 60 ° C.
【0095】更に、全面に例えば SiO2から成る厚さ
0.2μmのエッチング停止層21を形成する。このエ
ッチング停止層21は、電界放出素子の機能上不可欠な
部材ではなく、後工程で行われる導電材料層26のエッ
チング時に、ゲート電極13を保護する役割を果たす。
エッチング停止層21の形成条件は、前述の表1に示し
た通りである。但し、導電材料層26のエッチング条件
に対してゲート電極13が十分に高いエッチング耐性を
持ち得る場合には、エッチング停止層21を省略しても
構わない。この後、RIE法により、エッチング停止層
21、ゲート電極13、絶縁層12を貫通し、底部にカ
ソード電極11が露出した開口部24を形成する。エッ
チング停止層21と絶縁層12のRIE条件は、表4に
示した通りである。ゲート電極13のRIE条件の一例
を、下記の表12に示す、このようにして、図8の
(A)に示す状態が得られる。Further, an etching stopper layer 21 made of, for example, SiO 2 and having a thickness of 0.2 μm is formed on the entire surface. The etching stop layer 21 is not an indispensable member for the function of the field emission device, and serves to protect the gate electrode 13 when the conductive material layer 26 is etched in a later step.
The conditions for forming the etching stop layer 21 are as shown in Table 1 above. However, if the gate electrode 13 can have sufficiently high etching resistance with respect to the etching conditions of the conductive material layer 26, the etching stop layer 21 may be omitted. Thereafter, an opening 24 that penetrates the etching stop layer 21, the gate electrode 13, and the insulating layer 12 and exposes the cathode electrode 11 at the bottom is formed by RIE. The RIE conditions for the etching stop layer 21 and the insulating layer 12 are as shown in Table 4. An example of the RIE conditions for the gate electrode 13 is shown in Table 12 below. Thus, the state shown in FIG. 8A is obtained.
【0096】[表12] Cl2流量 :30SCCM Ar流量 :300SCCM 圧力 :5.3Pa RFパワー :0.7kW(13.56MHz) エッチング温度:20°C[Table 12] Cl 2 flow rate: 30 SCCM Ar flow rate: 300 SCCM Pressure: 5.3 Pa RF power: 0.7 kW (13.56 MHz) Etching temperature: 20 ° C.
【0097】[工程−210]次に、図8の(B)に示
すように、開口部24内を含む全面に導電性の密着層2
5を形成する。ここでは、密着層25として例えば厚さ
0.03μmの窒化チタン(TiN)層を形成する。続
いて、開口部24内を含む全面に電子放出部形成用の導
電材料層26を形成する。但し、実施の形態2における
導電材料層26は、実施の形態1で述べた凹部16Aよ
りも深い凹部26Aが表面に生成されるように、厚さを
選択する。ここでは、導電材料層26の厚さを0.25
μmとすることにより、開口部24の上端面と底部との
間の段差に基づいて、柱状部26Bと該柱状部26Bの
上端に連通する拡大部26Cとから成る略漏斗状の凹部
26Aを導電材料層26の表面に生成させる。[Step-210] Next, as shown in FIG. 8B, a conductive adhesive layer 2 is formed on the entire surface including the inside of the opening 24.
5 is formed. Here, for example, a titanium nitride (TiN) layer having a thickness of 0.03 μm is formed as the adhesion layer 25. Subsequently, a conductive material layer 26 for forming an electron-emitting portion is formed on the entire surface including the inside of the opening 24. However, the thickness of the conductive material layer 26 in the second embodiment is selected so that a concave portion 26A deeper than the concave portion 16A described in the first embodiment is formed on the surface. Here, the thickness of the conductive material layer 26 is set to 0.25.
By setting the thickness to μm, the substantially funnel-shaped concave portion 26 </ b> A formed of the columnar portion 26 </ b> B and the enlarged portion 26 </ b> C communicating with the upper end of the columnar portion 26 </ b> B is conductive based on the step between the upper end surface and the bottom portion of the opening 24. It is formed on the surface of the material layer 26.
【0098】[工程−220]次に、図9の(A)に示
すように、導電材料層26の全面にマスク材料層27を
形成する。ここでは、一例として無電解めっき法によ
り、厚さ約0.5μmの銅(Cu)層を形成する。無電
解めっき条件の一例を、下記の表13に示す。[Step-220] Next, as shown in FIG. 9A, a mask material layer 27 is formed on the entire surface of the conductive material layer. Here, as an example, a copper (Cu) layer having a thickness of about 0.5 μm is formed by an electroless plating method. An example of electroless plating conditions is shown in Table 13 below.
【0099】 [表13] めっき液 :硫酸銅(CuSO4・5H2O) 7g/リットル ホルマリン(37%HCHO) 20ml/リットル 水酸化ナトリウム(NaOH) 10g/リットル 酒石酸ナトリウムカリウム 20g/リットル めっき浴温度:50゜C[0099] [Table 13] Plating liquid: copper sulfate (CuSO 4 · 5H 2 O) 7g / liter Formalin (37% HCHO) 20ml / l sodium hydroxide (NaOH) 10 g / l potassium sodium tartrate 20 g / l plating bath temperature : 50 ℃
【0100】[工程−230]次に、図9の(B)に示
すように、マスク材料層27と導電材料層26とを支持
体10の表面に対して平行な面内で除去することによ
り、柱状部26Bにマスク材料層27を残す。この除去
は、例えば下記の表14に例示される条件に従って化学
機械研磨(CMP)法により行うことができる。尚、下
記の条件中、「ウェーハ」という語を慣用的に使用して
いるが、本発明においてウェーハに相当する部材は、支
持体10である。[Step-230] Next, as shown in FIG. 9B, the mask material layer 27 and the conductive material layer 26 are removed in a plane parallel to the surface of the support 10. Then, the mask material layer 27 is left on the columnar portion 26B. This removal can be performed by, for example, a chemical mechanical polishing (CMP) method under the conditions exemplified in Table 14 below. In the following conditions, the term “wafer” is conventionally used, but the member corresponding to the wafer in the present invention is the support 10.
【0101】[表14] ウェーハ押圧圧力 :3.4×104Pa(=5ps
i) デルタ圧力 :0Pa 定盤回転数 :280rpm ウェーハ保持台回転数:16rpm スラリー流量 :150ml/分[Table 14] Wafer pressing pressure: 3.4 × 10 4 Pa (= 5 ps)
i) Delta pressure: 0 Pa Platen rotation speed: 280 rpm Wafer holding table rotation speed: 16 rpm Slurry flow rate: 150 ml / min
【0102】[工程−240]次に、導電材料層26と
密着層25のエッチング速度がマスク材料層27のエッ
チング速度よりも速くなる異方性エッチング条件下で、
導電材料層26とマスク材料層27と密着層25とをエ
ッチングする。このときのエッチング条件を、下記の表
15に例示する。この結果、図10の(A)に示すよう
に、開口部24内に錐状形状を有する電子放出部26e
が形成される。尚、電子放出部26eの先端部にマスク
材料層27が残存する場合には、希フッ酸溶液を用いた
ウェットエッチングによりマスク材料層27を除去する
ことができる。[Step-240] Next, under anisotropic etching conditions in which the etching rate of the conductive material layer 26 and the adhesion layer 25 is higher than the etching rate of the mask material layer 27,
The conductive material layer 26, the mask material layer 27, and the adhesion layer 25 are etched. The etching conditions at this time are illustrated in Table 15 below. As a result, as shown in FIG. 10A, a conical electron emission portion 26e is formed in the opening 24.
Is formed. When the mask material layer 27 remains at the tip of the electron emission portion 26e, the mask material layer 27 can be removed by wet etching using a diluted hydrofluoric acid solution.
【0103】[表15] エッチング装置 :有磁場マイクロ波プラズマエッチ
ング装置 SF6流量 :100SCCM Cl2流量 :100SCCM Ar流量 :300SCCM 圧力 :3Pa マイクロ波パワー :1.1kW(2.45GHz) RFバイアスパワー:40W(13.56MHz) 上段コイル電流 :13A 中段コイル電流 :17A 下段コイル電流 :5.5A エッチング温度 :−40°C[Table 15] Etching apparatus: Microwave plasma etching apparatus with magnetic field SF 6 flow rate: 100 SCCM Cl 2 flow rate: 100 SCCM Ar flow rate: 300 SCCM Pressure: 3 Pa Microwave power: 1.1 kW (2.45 GHz) RF bias power: 40W (13.56MHz) Upper coil current: 13A Middle coil current: 17A Lower coil current: 5.5A Etching temperature: -40 ° C
【0104】[工程−250]この後、等方的なエッチ
ング条件で絶縁層12に設けられた開口部24の側壁面
を後退させると、図10の(B)に示す電界放出素子が
完成される。等方的なエッチングについては、実施の形
態1で前述した通りである。かかる電界放出素子を用い
て、実施の形態1で述べたと同様に表示装置を構成する
ことができる。[Step-250] Then, when the side wall surface of the opening 24 provided in the insulating layer 12 is receded under isotropic etching conditions, the field emission device shown in FIG. 10B is completed. You. The isotropic etching is as described in the first embodiment. Using such a field emission device, a display device can be formed in the same manner as described in Embodiment 1.
【0105】ところで、実施の形態2で形成された電子
放出部26eにおいては、実施の形態1で形成された電
子放出部に16eに比べ、より鋭い錐状形状が達成され
ている。これは、マスク材料層27の形状と、該マスク
材料層27のエッチング速度に対する導電材料層26の
エッチング速度の比の違いに起因する。この違いについ
て、図11を参照しながら説明する。図11は、被エッ
チング物の表面プロファイルが一定時間毎にどのように
変化するかを示す図であり、図11の(A)は銅から成
るマスク材料層27を用いた場合、図11の(B)はレ
ジスト材料から成るマスク材料層17を用いた場合をそ
れぞれ示す。尚、ここでは簡略化のために導電材料層2
6のエッチング速度と密着層25のエッチング速度、並
びに、導電材料層16のエッチング速度と密着層15の
エッチング速度とをそれぞれ等しいものと仮定し、図1
1においては密着層25,15の図示を省略する。Incidentally, in the electron emitting portion 26e formed in the second embodiment, a sharper conical shape is achieved in the electron emitting portion formed in the first embodiment as compared with 16e. This is due to the difference between the shape of the mask material layer 27 and the ratio of the etching rate of the conductive material layer 26 to the etching rate of the mask material layer 27. This difference will be described with reference to FIG. FIG. 11 is a diagram showing how the surface profile of the object to be etched changes at regular time intervals. FIG. 11A shows a case where a mask material layer 27 made of copper is used. B) shows the case where a mask material layer 17 made of a resist material is used, respectively. Here, for simplicity, the conductive material layer 2
6 is assumed to be equal to the etching rate of the adhesion layer 25, and the etching rate of the conductive material layer 16 is equal to the etching rate of the adhesion layer 15.
In FIG. 1, the illustration of the adhesion layers 25 and 15 is omitted.
【0106】銅から成るマスク材料層27を用いた場合
(図11の(A)参照)は、マスク材料層27のエッチ
ング速度が導電材料層26のエッチング速度に比べて十
分に遅いために、エッチング中にマスク材料層27が消
失することがなく、従って、先端部の鋭い電子放出部2
6eを形成することができる。これに対し、レジスト材
料から成るマスク材料層17を用いた場合(図11の
(B)参照)は、マスク材料層17のエッチング速度が
導電材料層16のエッチング速度に比べてそれ程遅くな
いために、エッチング中にマスク材料層17が消失し易
く、従って、マスク材料層17の消失後の電子放出部1
6eの錐状形状が鈍化する傾向がある。When the mask material layer 27 made of copper is used (see FIG. 11A), the etching rate of the mask material layer 27 is sufficiently lower than the etching rate of the conductive material layer 26. The mask material layer 27 does not disappear in the inside, so that the sharp electron emission portion 2
6e can be formed. On the other hand, when the mask material layer 17 made of a resist material is used (see FIG. 11B), the etching rate of the mask material layer 17 is not so slow as compared with the etching rate of the conductive material layer 16. During the etching, the mask material layer 17 is easily lost, so that the electron emission portion 1 after the mask material layer 17 is lost.
The conical shape of 6e tends to be dull.
【0107】また、柱状部26Bに残るマスク材料層2
7には、柱状部26Bの深さが多少変化しても、電子放
出部26eの形状は変化し難いというメリットもある。
即ち、柱状部26Bの深さは、導電材料層26の厚さや
ステップカバレージのばらつきによって変化し得るが、
柱状部26Bの幅は深さによらずほぼ一定なので、マス
ク材料層27の幅もほぼ一定となり、最終的に形成され
る電子放出部26eの形状には大差が現れない。これに
対し、凹部16Aに残るマスク材料層17においては、
凹部16Aが浅い場合と深い場合とでマスク材料層の幅
も変化してしまうため、凹部16Aが浅くマスク材料層
17の厚さが薄い場合ほど、より早期に電子放出部16
eの錐状形状の鈍化が始まる。電界放出素子の電子放出
効率は、ゲート電極とカソード電極との間の電位差、ゲ
ート電極と電子放出部との間の距離、電子放出部の構成
材料の仕事関数の他、電子放出部の先端部の形状によっ
ても変化する。このため、必要に応じて上述のようにマ
スク材料層の形状やエッチング速度を選択することが好
ましい。Further, the mask material layer 2 remaining on the columnar portion 26B
7 also has the advantage that the shape of the electron emitting portion 26e is unlikely to change even if the depth of the columnar portion 26B slightly changes.
That is, the depth of the columnar portion 26B can change due to the thickness of the conductive material layer 26 and variations in step coverage.
Since the width of the columnar portion 26B is substantially constant irrespective of the depth, the width of the mask material layer 27 is also substantially constant, and there is no great difference in the shape of the finally formed electron emission portion 26e. On the other hand, in the mask material layer 17 remaining in the recess 16A,
Since the width of the mask material layer changes between the case where the recess 16A is shallow and the case where the recess 16A is deep, the electron emitting portion 16 is earlier as the recess 16A is shallower and the thickness of the mask material layer 17 is smaller.
The conical shape of e begins to blunt. The electron emission efficiency of the field emission device is determined by the potential difference between the gate electrode and the cathode electrode, the distance between the gate electrode and the electron emission portion, the work function of the constituent material of the electron emission portion, and the tip of the electron emission portion. Also changes depending on the shape of. For this reason, it is preferable to select the shape and etching rate of the mask material layer as described above as necessary.
【0108】(実施の形態3)実施の形態3は、本発明
の第1Cの態様に係る電界放出素子の製造方法に関す
る。実施の形態3の製造方法を、図12及び図13を参
照して説明する。尚、これらの図面の符号は、図8乃至
図10と一部共通であり、共通部分については詳しい説
明を省略する。(Embodiment 3) Embodiment 3 relates to a method for manufacturing a field emission device according to Embodiment 1C of the present invention. The manufacturing method according to the third embodiment will be described with reference to FIGS. Note that the reference numerals in these drawings are partially common to those in FIGS. 8 to 10, and a detailed description of the common portions will be omitted.
【0109】[工程−300]先ず、図9(A)に示し
たマスク材料層27の形成までを実施の形態2の[工程
−200]〜[工程−220]と同様に行った後、導電
材料層26上と拡大部26C内のマスク材料層27のみ
を除去することにより、図12の(A)に示すように、
柱状部26Bにマスク材料層27を残す。このとき、例
えば希フッ酸水溶液を用いたウェットエッチングを行う
ことにより、タングステンから成る導電材料層26を除
去することなく、銅から成るマスク材料層27のみを選
択的に除去することができる。柱状部26B内に残るマ
スク材料層27の高さは、エッチング時間に依存する
が、このエッチング時間は、拡大部26Cに埋め込まれ
たマスク材料層27の部分が十分に除去される限りにお
いて、それ程の厳密さを要しない。なぜなら、マスク材
料層27の高低に関する議論は、図11の(A)を参照
しながら前述した柱状部26Bの浅深に関する議論と実
質的に同じであり、マスク材料層27の高低は最終的に
形成される電子放出部26eの形状に大きな影響を及ぼ
さないからである。[Step-300] First, the steps up to the formation of the mask material layer 27 shown in FIG. 9A are performed in the same manner as in [Step-200] to [Step-220] of the second embodiment, and then, By removing only the mask material layer 27 on the material layer 26 and in the enlarged portion 26C, as shown in FIG.
The mask material layer 27 is left on the columnar portion 26B. At this time, for example, by performing wet etching using a diluted hydrofluoric acid aqueous solution, only the mask material layer 27 made of copper can be selectively removed without removing the conductive material layer 26 made of tungsten. The height of the mask material layer 27 remaining in the columnar portion 26B depends on the etching time. This etching time is not so long as the portion of the mask material layer 27 embedded in the enlarged portion 26C is sufficiently removed. Does not require strictness. This is because the discussion regarding the height of the mask material layer 27 is substantially the same as the discussion regarding the shallow depth of the columnar portion 26B described above with reference to FIG. This is because the shape of the formed electron emitting portion 26e is not significantly affected.
【0110】[工程−310]次に、導電材料層26と
マスク材料層27と密着層25のエッチングを、実施の
形態2と同様に行い、図12の(B)に示すような電子
放出部26eを形成する。この電子放出部26eは、図
10の(A)に示したように全体が錐状形状を有してい
ても勿論構わないが、図12の(B)には先端部のみが
錐状形状を有する変形例を示した。かかる形状は、柱状
部26Bに埋め込まれたマスク材料層27の高さが低い
か、若しくは、マスク材料層27のエッチング速度が比
較的速い場合に生じ得るが、電子放出部26eとしての
機能に何ら支障はない。[Step-310] Next, the conductive material layer 26, the mask material layer 27, and the adhesion layer 25 are etched in the same manner as in the second embodiment, and the electron emission portion as shown in FIG. 26e is formed. As a matter of course, the electron emitting portion 26e may have a conical shape as shown in FIG. 10A, but only the tip portion has a conical shape in FIG. 12B. Modified examples having the above are shown. Such a shape may occur when the height of the mask material layer 27 buried in the columnar portion 26B is low or the etching rate of the mask material layer 27 is relatively high. No problem.
【0111】[工程−320]この後、等方的なエッチ
ング条件で絶縁層12に設けられた開口部24の側壁面
を後退させると、図13に示す電界放出素子が完成され
る。等方的なエッチングについては、実施の形態1で前
述した通りである。かかる電界放出素子を用いて、実施
の形態1で述べたと同様に表示装置を構成することがで
きる。[Step-320] Then, when the side wall surface of the opening 24 provided in the insulating layer 12 is receded under isotropic etching conditions, the field emission device shown in FIG. 13 is completed. The isotropic etching is as described in the first embodiment. Using such a field emission device, a display device can be formed in the same manner as described in Embodiment 1.
【0112】(実施の形態4)実施の形態4は、本発明
の第2の態様に係る電界放出素子、及び、かかる電界放
出素子を製造するための第1Aの態様に係る電界放出素
子の製造方法に関する。先ず、実施の形態4の電界放出
素子を提案するに至る技術的背景について図14を参照
して説明し、続いて図15に実施の形態4の電界放出素
子の概念図を示し、更に、かかる電界放出素子の製造方
法の工程図を図16に示す。尚、これらの図面の符号は
図1と一部共通であり、共通部分については詳しい説明
を省略する。(Embodiment 4) Embodiment 4 is directed to a field emission device according to the second embodiment of the present invention, and a method of manufacturing the field emission device according to the first embodiment A for manufacturing such a field emission device. About the method. First, the technical background leading to the proposal of the field emission device of the fourth embodiment will be described with reference to FIG. 14, and subsequently, FIG. 15 shows a conceptual diagram of the field emission device of the fourth embodiment. FIG. 16 shows a process chart of the method for manufacturing the field emission device. Note that the reference numerals in these drawings are partially common to those in FIG.
【0113】先の図5の(A)及び図5の(B)に示し
たプロセスは、実施の形態1における[工程−130]
から[工程−140]に至るプロセス、即ち、導電材料
層16と密着層15のエッチングが理想的に進行した場
合を示している。しかしながら、実際のプロセスではエ
ッチング条件の微妙なばらつきにより、図14の(A)
に示すように、開口部14の側壁にエッチング残渣16
rが残る場合も生じ得る。図示した例では、エッチング
残渣16rによりゲート電極13とカソード電極11と
が短絡されているので、この短絡が解消される程度まで
エッチング残渣16rを減少させる必要がある。しか
し、そのために導電材料層16のエッチングを続行する
と、今度は図14の(B)に示すように、電子放出部1
6eの高さが減少してしまう。即ち、ゲート電極13の
端部と電子放出部16eの先端部との間の距離が増大
し、電子放出効率の低下、ひいては消費電力の増大を招
く。The process shown in FIG. 5A and FIG. 5B is the same as [Step-130] in the first embodiment.
4 to [Step-140], that is, the case where the etching of the conductive material layer 16 and the adhesion layer 15 has ideally progressed. However, in an actual process, due to subtle variations in etching conditions, FIG.
As shown in FIG.
In some cases, r may remain. In the illustrated example, since the gate electrode 13 and the cathode electrode 11 are short-circuited by the etching residue 16r, it is necessary to reduce the etching residue 16r to such an extent that the short-circuit is eliminated. However, if the etching of the conductive material layer 16 is continued for this purpose, then, as shown in FIG.
The height of 6e is reduced. That is, the distance between the end of the gate electrode 13 and the tip of the electron emitting portion 16e increases, which causes a reduction in electron emission efficiency and an increase in power consumption.
【0114】実施の形態4の電界放出素子は、図15に
示すように、開口部44の壁面を傾斜させることによっ
て、この問題を解決している。即ち、カソード電極11
の表面を基準とした開口部44の壁面の傾斜角をθw、
カソード電極11の表面を基準とした電子放出部46e
の先端部の斜面の傾斜角をθeとしたとき、θw<θe<
90°の関係が満足されている。以下、かかる電界放出
素子の製造方法について説明する。The field emission device according to the fourth embodiment solves this problem by inclining the wall surface of the opening 44 as shown in FIG. That is, the cathode electrode 11
W The inclination angle of the wall surface of the opening 44 where the surface relative to the of theta,
Electron emission portion 46e based on the surface of cathode electrode 11
When the inclination angle of the inclined surface of the tip portion and θ e, θ w <θ e <
The relationship of 90 ° is satisfied. Hereinafter, a method for manufacturing such a field emission device will be described.
【0115】[工程−400]先ず、絶縁層12の形成
までを実施の形態1と同様に行った後、TiNから成る
ゲート電極13の形成を実施の形態2と同様に行う。次
に、ゲート電極13を前述の表12のエッチング条件に
従ってエッチングし、更に、絶縁層12のエッチングを
一例として下記の表16に示す条件で行う。この結果、
図16の(A)に示すように、底部にカソード電極11
が露出し、壁面が傾斜した開口部44が形成される。こ
のとき、カソード電極11の表面を基準とした開口部4
4の壁面の傾斜角をθwは、約75°となる。[Step-400] First, after the steps up to the formation of the insulating layer 12 are performed in the same manner as in the first embodiment, the gate electrode 13 made of TiN is formed in the same manner as in the second embodiment. Next, the gate electrode 13 is etched in accordance with the above-described etching conditions in Table 12, and the etching of the insulating layer 12 is performed under the conditions shown in Table 16 below as an example. As a result,
As shown in FIG. 16A, the cathode electrode 11 is provided at the bottom.
Is exposed, and an opening 44 whose wall is inclined is formed. At this time, the opening 4 based on the surface of the cathode electrode 11 is used.
The inclination angle θ w of the wall surface of No. 4 is about 75 °.
【0116】[表16] C4F8流量 :100SCCM CO流量 :70SCCM Ar流量 :100SCCM 圧力 :7.3Pa RFパワー :0.7kW(13.56MHz) エッチング温度:20°C[Table 16] C 4 F 8 flow rate: 100 SCCM CO flow rate: 70 SCCM Ar flow rate: 100 SCCM Pressure: 7.3 Pa RF power: 0.7 kW (13.56 MHz) Etching temperature: 20 ° C.
【0117】[工程−410]次に、前述の表6のスパ
ッタ条件に従い、TiNから成る導電性の密着層45を
形成する。続いて、開口部44内を含む全面に、電子放
出部形成用の導電材料層46を形成する。ここでは、導
電材料層46として、厚さ約0.3μmのタングステン
層をシラン還元減圧CVD法により製膜する。CVD条
件の一例を、下記の表17に示す。製膜された導電材料
層46の表面には、開口部44の上端面と底部との間の
段差に基づいた凹部46Aが形成される。更に、実施の
形態1と同様に、凹部46Aにマスク材料層47を残
す。図16の(B)には、ここまでのプロセスが終了し
た状態を示す。[Step-410] Next, a conductive adhesion layer 45 made of TiN is formed according to the sputtering conditions shown in Table 6 above. Subsequently, a conductive material layer 46 for forming an electron-emitting portion is formed on the entire surface including the inside of the opening 44. Here, a tungsten layer having a thickness of about 0.3 μm is formed as the conductive material layer 46 by a silane reduction low-pressure CVD method. An example of the CVD conditions is shown in Table 17 below. On the surface of the formed conductive material layer 46, a concave portion 46A is formed based on a step between the upper end surface and the bottom portion of the opening 44. Further, as in the first embodiment, the mask material layer 47 is left in the concave portion 46A. FIG. 16B shows a state in which the processes up to this point have been completed.
【0118】[表17] WF6流量 :10SCCM SiH4流量 :70SCCM H2流量 :1000SCCM 圧力 :26.6Pa 製膜温度 :430°C[Table 17] WF 6 flow rate: 10 SCCM SiH 4 flow rate: 70 SCCM H 2 flow rate: 1000 SCCM Pressure: 26.6 Pa Film formation temperature: 430 ° C.
【0119】[工程−420]次に、図16の(C)に
示すように、導電材料層46とマスク材料層47と密着
層45とをエッチングし、円錐形状の電子放出部46e
を形成する。これらの層のエッチングは、導電材料層4
6及び密着層45のエッチング速度がマスク材料層47
のエッチング速度よりも速くなる異方性エッチング条件
下で行う。エッチング条件の一例を、以下の表18に示
す。カソード電極11の表面を基準とした電子放出部4
6eの先端部の斜面の傾斜角θeは約80°となり、カ
ソード電極11の表面を基準とした開口部44の壁面の
傾斜角θw(約75°)よりも大きい。両傾斜角がθw<
θeの関係を満足していることにより、上記のエッチン
グ中において開口部44の壁面にエッチング残渣(図1
4の(A)の符号16rを参照)が残ることなく、十分
な高さを有する電子放出部46eが形成される。[Step-420] Next, as shown in FIG. 16C, the conductive material layer 46, the mask material layer 47, and the adhesion layer 45 are etched to form a conical electron emission portion 46e.
To form These layers are etched by the conductive material layer 4.
6 and the adhesion rate of the adhesive layer 45
The etching is performed under anisotropic etching conditions in which the etching speed is higher than the etching speed. An example of the etching conditions is shown in Table 18 below. Electron emission part 4 based on the surface of cathode electrode 11
The inclination angle θ e of the slope at the tip of 6e is about 80 °, which is larger than the inclination angle θ w (about 75 °) of the wall surface of the opening 44 with reference to the surface of the cathode electrode 11. Both inclination angles are θ w <
By satisfying the relationship of θ e, an etching residue (FIG. 1) is formed on the wall surface of the opening 44 during the etching.
4 (A), the electron emission portion 46e having a sufficient height is formed.
【0120】[表18] SF6流量 :30SCCM Cl2流量 :70SCCM Ar流量 :500SCCM 圧力 :3Pa マイクロ波パワー :1.3kW(2.45GHz) RFバイアスパワー:20W(8MHz) エッチング温度 :−30°C[Table 18] SF 6 flow rate: 30 SCCM Cl 2 flow rate: 70 SCCM Ar flow rate: 500 SCCM Pressure: 3 Pa Microwave power: 1.3 kW (2.45 GHz) RF bias power: 20 W (8 MHz) Etching temperature: -30 ° C
【0121】この後、等方的なエッチング条件で絶縁層
12に設けられた開口部44の側壁面を後退させると、
図15に示した電界放出素子が完成される。等方的なエ
ッチングについては、実施の形態1で前述した通りであ
る。かかる電界放出素子を用いて、本発明の第2の態様
に係る表示装置を構成することができる。第2の態様に
係る表示装置を構成する方法は、実施の形態1で述べた
方法と同様である。Thereafter, when the side wall surface of the opening 44 provided in the insulating layer 12 is receded under isotropic etching conditions,
The field emission device shown in FIG. 15 is completed. The isotropic etching is as described in the first embodiment. The display device according to the second aspect of the present invention can be configured using such a field emission device. The method for configuring the display device according to the second aspect is the same as the method described in Embodiment 1.
【0122】(実施の形態5)実施の形態5は、実施の
形態4の変形である。実施の形態5の電界放出素子が実
施の形態4の電界放出素子と相違する点は、ゲート電極
及び絶縁層上に更に第2絶縁層が形成され、第2絶縁層
上に収束電極が形成されている点である。実施の形態5
の電界放出素子の概念図を図17に示し、更に、図18
乃至図20にかかる電界放出素子を製造するための本発
明の第1Aの態様に係る製造方法の工程図を示す。尚、
これらの図面の符号は図1と一部共通であり、共通部分
については詳しい説明を省略する。(Fifth Embodiment) A fifth embodiment is a modification of the fourth embodiment. The field emission device of the fifth embodiment is different from the field emission device of the fourth embodiment in that a second insulating layer is further formed on the gate electrode and the insulating layer, and a focusing electrode is formed on the second insulating layer. That is the point. Embodiment 5
FIG. 17 is a conceptual diagram of the field emission device of FIG.
20 to 20 show process diagrams of a manufacturing method according to the first embodiment of the present invention for manufacturing the field emission device. still,
The reference numerals in these drawings are partially common to those in FIG.
【0123】実施の形態5の電界放出素子は、図15に
示した電界放出素子のゲート電極13及び絶縁層上に第
2絶縁層50が形成され、第2絶縁層50上に例えばク
ロム(Cr)から成る収束電極51が形成された構成を
有する。収束電極51は、アノード電極とカソード電極
との間の電位差が数千ボルトのオーダーであって両電極
間の距離が比較的長い、所謂高電圧タイプの表示装置に
おいて、電子放出部から放出された電子の軌道の発散を
防止するために設けられた部材であり、収束電源(図示
せず)から相対的な負電圧が印加される。放出電子軌道
の収束性を高めることによって、画素間の光学的クロス
トークが低減され、特にカラー表示を行う場合の色濁り
を防止し、更に画素を微細化して表示画面の高精細度化
を図ることが可能となる。収束電極51の先端部は、ゲ
ート電極13の先端部よりも後退している。収束電極5
1の本来の目的は、カソード電極11に垂直な方向から
大きく外れようとする電子の軌道のみを修正することに
あり、収束電極51の開口径が余り小さいと、電界放出
素子の電子放出効率が低下してしまう虞がある。然る
に、このように収束電極51の先端部がゲート電極13
の先端部よりも後退していることは、電子放出を妨げず
に必要な収束効果のみを得ることができる意味で、極め
て好ましい。In the field emission device of the fifth embodiment, a second insulation layer 50 is formed on the gate electrode 13 and the insulation layer of the field emission device shown in FIG. ) Is formed. The focusing electrode 51 is emitted from the electron emission portion in a so-called high voltage type display device in which the potential difference between the anode electrode and the cathode electrode is on the order of several thousand volts and the distance between the two electrodes is relatively long. This member is provided to prevent the divergence of the electron trajectory, and a relative negative voltage is applied from a converging power supply (not shown). By improving the convergence of emitted electron trajectories, optical crosstalk between pixels is reduced, preventing color turbidity particularly when performing color display, and further miniaturizing pixels to achieve higher definition of a display screen. It becomes possible. The tip of the focusing electrode 51 is recessed from the tip of the gate electrode 13. Focusing electrode 5
The original purpose of (1) is to correct only the trajectories of electrons that are likely to deviate greatly from the direction perpendicular to the cathode electrode 11. There is a possibility that it will decrease. However, as described above, the tip of the focusing electrode 51 is
Retreating from the tip portion is extremely preferable from the viewpoint that only a necessary convergence effect can be obtained without hindering electron emission.
【0124】収束電極51、第2絶縁層50、ゲート電
極13及び絶縁層12には、底部の一部にカソード電極
11を露出させるように開口部54が設けられている。
この開口部54の側壁面は、収束電極51、第2絶縁層
50、ゲート電極13及び絶縁層12の各加工面により
構成されている。また、第2絶縁層50に設けられた開
口部の上端は収束電極51の先端部よりも後退し、絶縁
層12に設けられた開口部の上端はゲート電極13の先
端部よりも後退することにより、開口部54内に効率よ
く所望の強度の電界が形成され得る構造となっている。
電子放出部56eは開口部54内に形成されており、電
子放出部56eとカソード電極11との間には、窒化チ
タン(TiN)から成る導電性の密着層55eが形成さ
れている。カソード電極11の表面を基準とした、絶縁
層12に設けられた開口部54の壁面の傾斜角θwは、
カソード電極11の表面を基準とした電子放出部56e
の先端部の斜面の傾斜角θeよりも小さい(θw<θe<
90°)。An opening 54 is provided in the focusing electrode 51, the second insulating layer 50, the gate electrode 13 and the insulating layer 12 so as to expose the cathode electrode 11 at a part of the bottom.
The side wall surface of the opening 54 is formed by the processing surfaces of the focusing electrode 51, the second insulating layer 50, the gate electrode 13, and the insulating layer 12. The upper end of the opening provided in the second insulating layer 50 is recessed from the tip of the focusing electrode 51, and the upper end of the opening provided in the insulating layer 12 is recessed from the tip of the gate electrode 13. Accordingly, the structure is such that an electric field of a desired intensity can be efficiently formed in the opening 54.
The electron emitting portion 56e is formed in the opening 54, and a conductive adhesive layer 55e made of titanium nitride (TiN) is formed between the electron emitting portion 56e and the cathode electrode 11. The inclination angle θ w of the wall surface of the opening 54 provided in the insulating layer 12 with respect to the surface of the cathode electrode 11 is
Electron emitting portion 56e based on the surface of cathode electrode 11
The tip portion is smaller than the inclination angle theta e of slope (θ w <θ e <
90 °).
【0125】以下、実施の形態5に係る電界放出素子の
製造方法について、図18乃至図20を参照して説明す
る。Hereinafter, a method of manufacturing the field emission device according to the fifth embodiment will be described with reference to FIGS.
【0126】[工程−500]先ず、支持体10上にお
いて、行方向に平行に延びる帯状の複数のカソード電極
11を形成する。カソード電極11は、例えばTiN
層、Ti層、Al−Cu層、Ti層、TiN層及びTi
層の積層膜から成る。尚、図ではカソード電極11を単
層として表した。続いて、カソード電極11上を含む支
持体10上に絶縁層12を形成する。更に、絶縁層12
上において、列方向に平行に延びる帯状の複数のゲート
電極13を形成し、図18の(A)に示す状態を得る。
ゲート電極13は、例えばTiNから成る。ここまでの
工程は、実施の形態2の[工程−200]で前述した通
りに行うことができる。[Step-500] First, a plurality of strip-shaped cathode electrodes 11 extending in parallel with the row direction are formed on the support 10. The cathode electrode 11 is made of, for example, TiN
Layer, Ti layer, Al-Cu layer, Ti layer, TiN layer and Ti
It consists of a laminated film of layers. In the figure, the cathode electrode 11 is shown as a single layer. Subsequently, the insulating layer 12 is formed on the support 10 including the cathode electrode 11. Further, the insulating layer 12
Above, a plurality of strip-shaped gate electrodes 13 extending in parallel with the column direction are formed to obtain the state shown in FIG.
The gate electrode 13 is made of, for example, TiN. The steps so far can be performed as described in [Step-200] of the second embodiment.
【0127】[工程−510]次に、SiO2から成る
厚さ約1μmの第2絶縁層50を、CVD法で全面に形
成する。更に、第2絶縁層50上の全面に厚さ約0.0
7μmのTiN層をスパッタ法にて製膜し、所定のパタ
ーニングを行って収束電極51を形成する。更に、収束
電極51上を含む第2絶縁層50上に、厚さSiO2か
ら成るエッチング停止層52を約0.2μmの厚さに形
成し、図18の(B)に示す状態を得る。第2絶縁層5
0とエッチング停止層52の形成は、絶縁層12の形成
条件と同じ条件にて行うことができる。また、収束電極
51の形成は、ゲート電極13の形成条件と同じ条件に
て行うことができる。[Step-510] Next, a second insulating layer 50 made of SiO 2 and having a thickness of about 1 μm is formed on the entire surface by the CVD method. Furthermore, a thickness of about 0.0
A 7 μm TiN layer is formed by a sputtering method, and a predetermined patterning is performed to form a focusing electrode 51. Further, an etching stop layer 52 made of SiO 2 is formed to a thickness of about 0.2 μm on the second insulating layer 50 including the focusing electrode 51, and the state shown in FIG. 18B is obtained. Second insulating layer 5
0 and the formation of the etching stop layer 52 can be performed under the same conditions as those for forming the insulating layer 12. Further, the formation of the focusing electrode 51 can be performed under the same conditions as those for forming the gate electrode 13.
【0128】[工程−520]次に、エッチング停止層
52の上に所定のパターンを有するレジスト層53を形
成し、このレジスト層53をマスクとしてエッチング停
止層52、収束電極51、第2絶縁層50、ゲート電極
13及び絶縁層12を順次エッチングする。このエッチ
ングにより、図19の(A)に示すように、底部にカソ
ード電極11が露出した円形の開口部54を形成するこ
とができる。ここで、収束電極51とゲート電極13の
エッチングは、前述の表12の条件に従って行うことが
できる。また、エッチング停止層52、第2絶縁層50
及び絶縁層12のエッチングは、前述の表16に示した
条件に従って行うことができる。このとき、カソード電
極11の表面を基準とした、絶縁層12に設けられた開
口部54の壁面の傾斜角θ wは、約75°となる。[Step-520] Next, an etching stop layer
A resist layer 53 having a predetermined pattern is formed on
Etching stop using this resist layer 53 as a mask.
Stop layer 52, focusing electrode 51, second insulating layer 50, gate electrode
13 and the insulating layer 12 are sequentially etched. This etch
As shown in FIG. 19 (A), the bottom is
Forming a circular opening 54 exposing the cathode electrode 11.
Can be. Here, the focusing electrode 51 and the gate electrode 13
Etching may be performed according to the conditions shown in Table 12 above.
it can. Also, the etching stop layer 52 and the second insulating layer 50
The etching of the insulating layer 12 is shown in Table 16 above.
It can be done according to the conditions. At this time, the cathode
The opening provided in the insulating layer 12 with respect to the surface of the pole 11
The inclination angle θ of the wall surface of the mouth 54 wIs about 75 °.
【0129】[工程−530]次に、レジスト層53を
除去し、開口部54内を含む全面に、例えば前述の表6
のスパッタ条件に従い、TiNから成る導電性の密着層
55を形成する。続いて、開口部54内を含む全面に、
例えば前述の表17の減圧CVD条件に従い、タングス
テンから成る電子放出部形成用の導電材料層56を形成
する。製膜された導電材料層56の表面には、開口部5
4の上端面と底部との間の段差に基づき凹部56Aが形
成される。更に、実施の形態1と同様に、導電材料層5
6上にマスク材料層57を形成する。図19の(B)に
は、ここまでのプロセスが終了した状態を示す。[Step-530] Next, the resist layer 53 is removed, and the entire surface including the inside of the opening 54 is covered with, for example, the above-described Table 6.
A conductive adhesion layer 55 made of TiN is formed in accordance with the sputtering conditions described above. Subsequently, on the entire surface including the inside of the opening 54,
For example, a conductive material layer 56 for forming an electron emission portion made of tungsten is formed according to the reduced pressure CVD conditions in Table 17 described above. An opening 5 is formed on the surface of the conductive material layer 56 thus formed.
A concave portion 56A is formed based on a step between the upper end surface and the bottom portion of No. 4. Further, similarly to the first embodiment, the conductive material layer 5
A mask material layer 57 is formed on 6. FIG. 19B shows a state in which the processes up to this point have been completed.
【0130】[工程−540]次に、マスク材料層57
をエッチングし、図20の(A)に示すように、凹部5
6Aにマスク材料層57を残す。凹部56Aにマスク材
料層57を残すプロセスは、実施の形態1の[工程−1
30]と同様に行うことができる。[Step-540] Next, the mask material layer 57
Is etched, and as shown in FIG.
The mask material layer 57 is left on 6A. The process of leaving the mask material layer 57 in the concave portion 56A is the same as the [Step-1 of the first embodiment.
30].
【0131】[工程−550]次に、図20の(B)に
示すように、導電材料層56とマスク材料層57と密着
層55とをエッチングし、円錐形状の電子放出部56e
を形成する。これらの層のエッチングは、実施の形態4
の[工程−420]と同様に行うことができる。カソー
ド電極11の表面を基準とした電子放出部56eの先端
部の斜面の傾斜角θeは約80°となり、カソード電極
11の表面を基準とした、絶縁層12に設けられた開口
部54の壁面の傾斜角θw(約75°)よりも大きい。
両傾斜角がθw<θe<90°の関係を満足していること
により、上記のエッチング中において開口部54の壁面
にエッチング残渣(図14の(A)の符号16rを参
照)が残ることなく、十分な高さを有する電子放出部5
6eが形成される。[Step-550] Next, as shown in FIG. 20B, the conductive material layer 56, the mask material layer 57, and the adhesion layer 55 are etched to form a conical electron emitting portion 56e.
To form These layers are etched according to the fourth embodiment.
Can be performed in the same manner as in [Step-420]. The inclination angle θ e of the slope of the tip of the electron-emitting portion 56 e with respect to the surface of the cathode electrode 11 is about 80 °, and the opening 54 formed in the insulating layer 12 with respect to the surface of the cathode electrode 11. It is larger than the wall inclination angle θ w (about 75 °).
Since both inclination angles satisfy the relationship of θ w <θ e <90 °, an etching residue (see reference numeral 16r in FIG. 14A) remains on the wall surface of the opening 54 during the above-described etching. Electron emitting portion 5 having a sufficient height without any
6e is formed.
【0132】この後、等方的なエッチング条件で絶縁層
12及び第2絶縁層50に設けられた開口部54の側壁
面を後退させると、図17に示した電界放出素子が完成
される。等方的なエッチングについては、実施の形態1
で前述した通りである。かかる電界放出素子を用いて、
本発明の第2の態様に係る表示装置を構成することがで
きる。第2の態様に係る表示装置を構成する方法は、実
施の形態1で述べた方法と同様である。Thereafter, when the side wall surfaces of the openings 54 provided in the insulating layer 12 and the second insulating layer 50 are retreated under isotropic etching conditions, the field emission device shown in FIG. 17 is completed. Embodiment 1 about isotropic etching
Is as described above. Using such a field emission device,
The display device according to the second embodiment of the present invention can be configured. The method for configuring the display device according to the second aspect is the same as the method described in Embodiment 1.
【0133】(実施の形態6)実施の形態6は、本発明
の第1Dの態様に係る電界放出素子の製造方法に関す
る。先ず、実施の形態6の電界放出素子の製造方法を提
案するに至る技術的背景について図21を参照して説明
し、続いて第1Dの態様に係る電界放出素子の製造方法
を図22及び図23を参照して説明する。尚、これらの
図面の符号は図1と一部共通であり、共通部分について
は詳しい説明を省略する。(Embodiment 6) Embodiment 6 relates to a method for manufacturing a field emission device according to Embodiment 1D of the present invention. First, the technical background leading to the proposal of the method for manufacturing the field emission device of the sixth embodiment will be described with reference to FIG. 21. Next, the method for manufacturing the field emission device according to the 1D mode will be described with reference to FIGS. This will be described with reference to FIG. Note that the reference numerals in these drawings are partially common to those in FIG.
【0134】先の図5の(A)及び図5の(B)に示し
たプロセスは、実施の形態1における[工程−130]
から[工程−140]に至るプロセス、即ち、導電材料
層16のエッチングが理想的に進行した場合を示してい
る。しかしながら、実際のプロセスではエッチング条件
の微妙なばらつきにより、電子放出部16eの錐状形状
がエッチングの進行に伴って鈍化したり、あるいは開口
部14の側壁にエッチング残渣が残る場合も生じ得る。
その原因のひとつとして、導電材料層16と密着層15
の各構成材料の組合せによっては、密着層15に由来す
るエッチング反応生成物が導電材料層16のエッチング
を阻害することが考えられる。例えば、導電材料層16
がタングステン(W)から成り、密着層15が窒化チタ
ン(TiN)から成り、これらをフッ素系化学種を用い
てエッチングする際に生じ得る現象を、図21に概念的
に示す。尚、図21には、エッチングガスとしてSF6
を使用し、フッ素系化学種としてSFx +が生成した状態
を例示するが、エッチングガスとしてNF3を用いれば
NFx +、フルオロカーボン系ガスを用いればCFx +が、
それぞれフッ素系化学種として生成する。図21の
(A)は、エッチングの進行に伴う被エッチング物(即
ち、導電材料層16と密着層15とマスク材料層17)
の表面プロファイルa〜gの変化を示し、図21の
(B)は、表面プロファイルcの達成時点で起こり得る
現象を模式的に示す。尚、ここでは、導電材料層16と
マスク材料層17のエッチング速度の比を2:1と仮定
し、導電材料層16と密着層15のエッチング速度の比
を10:1と仮定する。The process shown in FIG. 5A and FIG. 5B is the same as the [Step-130] in the first embodiment.
4 to [Step-140], that is, the case where the etching of the conductive material layer 16 has ideally progressed. However, in an actual process, the conical shape of the electron-emitting portion 16e may become dull as the etching proceeds, or an etching residue may remain on the side wall of the opening 14 due to subtle variations in etching conditions.
One of the causes is that the conductive material layer 16 and the adhesion layer 15
It is conceivable that an etching reaction product derived from the adhesion layer 15 inhibits the etching of the conductive material layer 16 depending on the combination of the constituent materials described above. For example, the conductive material layer 16
FIG. 21 conceptually shows a phenomenon that may occur when the adhesive layer 15 is made of titanium nitride (TiN) and these are etched using fluorine-based chemical species. FIG. 21 shows SF 6 as an etching gas.
Using, illustrate the state of SF x + is generated as a fluorine-based species, NF x + By using NF 3 as the etching gas, CF x + is the use of the fluorocarbon gas,
Each is generated as a fluorine-based chemical species. FIG. 21A shows an object to be etched as the etching proceeds (that is, the conductive material layer 16, the adhesion layer 15, and the mask material layer 17).
FIG. 21B schematically shows a phenomenon that can occur when the surface profile c is achieved. Here, it is assumed that the ratio between the etching rates of the conductive material layer 16 and the mask material layer 17 is 2: 1 and the ratio between the etching rates of the conductive material layer 16 and the adhesion layer 15 is 10: 1.
【0135】このエッチングの初期においては、タング
ステンから成る導電材料層16の面積が被エッチング物
の面積の大部分を占めており、表面プロファイルはa→
bと変化してゆく。このとき、導電材料層16は、W+
xF→WFx(但し、xは6以下の自然数であり、典型
的にはx=6である)で表される反応により速やかに除
去される。しかし、表面プロファイルcが達成された時
点では、TiNから成る密着層15の面積が被エッチン
グ物の面積の大部分を占めるようになり、導電材料層1
6の面積が被エッチング物の面積に占める割合は、通常
の電界放出素子の設計では僅か1%以下となってしま
う。ところが、TiNとフッ素系化学種との反応によっ
て生成するフッ化チタン(TiFx;但し、xは3以下
の自然数であり、典型的にはx=3である)は蒸気圧が
低いため、導電材料層16の表面に付着してエッチング
の進行を妨げる。従って、マスク材料層17が消失した
以降の表面プロファイルをみると、d→e→f→gと推
移するにつれて錐状形状が鈍化すると共に、開口部14
の側壁にもエッチング残渣が残る虞れがある。このこと
は、電子放出効率の低下や、エッチング残渣によるゲー
ト電極とカソード電極との短絡等の不都合の原因とな
る。In the initial stage of this etching, the area of the conductive material layer 16 made of tungsten occupies most of the area of the object to be etched, and the surface profile is a →
It changes to b. At this time, the conductive material layer 16 is made of W +
xF → WFx (where x is a natural number of 6 or less, typically x = 6), and is quickly removed. However, when the surface profile c is achieved, the area of the adhesion layer 15 made of TiN occupies most of the area of the object to be etched.
The ratio of the area of 6 to the area of the object to be etched is only 1% or less in a normal field emission device design. However, titanium fluoride (TiFx; where x is a natural number of 3 or less, typically x = 3) generated by the reaction between TiN and a fluorine-based species has a low vapor pressure, and thus is a conductive material. It adheres to the surface of the layer 16 and hinders the progress of the etching. Therefore, looking at the surface profile after the disappearance of the mask material layer 17, the conical shape becomes blunter as d → e → f → g, and the opening 14
There is a possibility that an etching residue may remain on the side wall of the substrate. This causes inconveniences such as a reduction in electron emission efficiency and a short circuit between the gate electrode and the cathode electrode due to an etching residue.
【0136】実施の形態6の電界放出素子の製造方法に
おいては、導電材料層16のエッチング速度R1と密着
層15のエッチング速度R2とをほぼ揃えるか、あるい
は導電材料層16のエッチング速度R1の方が速いとし
ても、密着層15のエッチング速度R2の5倍以内に選
択する(R2≦R1≦5R2)ことにより、上記の問題を
解決する。同一のエッチング条件下で導電材料層16と
密着層15のエッチング速度を揃えるには、両層を同一
の導電材料を用いて構成することが最も簡便である。両
層を構成する導電材料が同一であっても、製膜方法を選
択することにより、導電材料層に要求されるステップカ
バレージの良好さと、密着層に要求される密着性の良好
さをそれぞれ達成することは可能である。以下、実施の
形態6の電界放出素子の製造方法について説明する。[0136] In the production method of the field emission device of the sixth embodiment, the conductive material layer 16 or nearly aligned with the etch rate R 1 and the etching rate R 2 of the contact layer 15 of, or the etching rate of the conductive material layer 16 R even better one is faster, by selecting within 5 times the etch rate R 2 of the adhesive layer 15 (R 2 ≦ R 1 ≦ 5R 2), to solve the above problems. In order to make the etching rates of the conductive material layer 16 and the adhesion layer 15 uniform under the same etching conditions, it is most simple to configure both layers using the same conductive material. Even if the conductive material constituting both layers is the same, by selecting a film forming method, good step coverage required for the conductive material layer and good adhesiveness required for the adhesive layer are achieved. It is possible to do. Hereinafter, a method for manufacturing the field emission device of the sixth embodiment will be described.
【0137】[工程−600]先ず、開口部14の形成
までを実施の形態1の[工程−100]と同様に行う。
次に、開口部14内を含む全面に、タングステンから成
る厚さ約0.07μmの導電性の密着層15をDCスパ
ッタ法で形成する。スパッタ条件の一例を、下記の表1
9に示す。スパッタ法により形成されたタングステン層
は、密着層15として十分な機能を果たし得る。この
後、タングステンから成る導電材料層16の形成と、該
導電材料層16の表面の凹部16Aにマスク材料層17
を残すプロセスは、実施の形態1の[工程−120]〜
[工程−130]と同様に行うことができる。図22の
(A)は、ここまでの工程が終了した状態を示してい
る。[Step-600] First, the steps up to the formation of the opening 14 are performed in the same manner as in [Step-100] of the first embodiment.
Next, a conductive adhesion layer 15 made of tungsten and having a thickness of about 0.07 μm is formed on the entire surface including the inside of the opening 14 by a DC sputtering method. Table 1 below shows an example of the sputtering conditions.
It is shown in FIG. The tungsten layer formed by the sputtering method can sufficiently function as the adhesion layer 15. Thereafter, a conductive material layer 16 made of tungsten is formed, and a mask material layer 17 is formed in a concave portion 16A on the surface of the conductive material layer 16.
Is the process from [Step-120] of the first embodiment.
It can be performed in the same manner as in [Step-130]. FIG. 22A shows a state in which the steps so far have been completed.
【0138】[表19] Ar流量 :100SCCM 圧力 :0.67Pa RFパワー :3kW(13.56MHz) スパッタ温度:200°C[Table 19] Ar flow rate: 100 SCCM Pressure: 0.67 Pa RF power: 3 kW (13.56 MHz) Sputtering temperature: 200 ° C
【0139】[工程−610]次に、導電材料層16と
マスク材料層17のエッチングを実施の形態1の[工程
−140]と同様に行う。図22の(B)は、密着層1
5が丁度露出した時点を図示している。実施の形態6で
は、この時点において被エッチング物の面積の大部分を
占める材料は依然としてタングステンであるため、図2
1を参照して説明したような蒸気圧の低いエッチング反
応生成物が発生せず、エッチングは引き続き速やかに進
行する。[Step-610] Next, the conductive material layer 16 and the mask material layer 17 are etched in the same manner as in [Step-140] of the first embodiment. FIG. 22B shows the adhesion layer 1.
FIG. 5 shows the point in time when just exposed. In the sixth embodiment, since the material occupying most of the area of the object to be etched at this point is still tungsten, FIG.
No etching reaction product having a low vapor pressure as described with reference to No. 1 is generated, and the etching continues rapidly.
【0140】[工程−620]更に、被エッチング物に
密着層15も加わって引き続きエッチングが進行する
と、最終的には、図23の(A)に示すように、良好な
錐状形状を有する電子放出部16eを形成することがで
きる。図23の(B)には、エッチングの進行に伴う被
エッチング物(即ち、導電材料層16と密着層15とマ
スク材料層17)の表面プロファイルa〜fの変化を示
す。尚、ここでは、導電材料層16とマスク材料層17
のエッチング速度の比を2:1と仮定し、導電材料層1
6と密着層15のエッチング速度の比を1:1と仮定し
ている。マスク材料層17が消失した以降であっても、
電子放出部16eの錐状形状の鈍化やエッチング残渣の
残存が効果的に抑制されていることが明らかである。[Step-620] Further, when the etching proceeds with the adhesion layer 15 added to the object to be etched, finally, as shown in FIG. 23A, electrons having a good conical shape are formed. An emission part 16e can be formed. FIG. 23B shows changes in the surface profiles a to f of the object to be etched (that is, the conductive material layer 16, the adhesion layer 15, and the mask material layer 17) as the etching proceeds. Here, the conductive material layer 16 and the mask material layer 17 are used here.
Is assumed to be 2: 1 and the conductive material layer 1
It is assumed that the ratio of the etching rate of 6 to the adhesion layer 15 is 1: 1. Even after the mask material layer 17 has disappeared,
It is clear that the dulling of the conical shape of the electron emitting portion 16e and the remaining etching residue are effectively suppressed.
【0141】この後、等方的なエッチング条件で絶縁層
12に設けられた開口部14の側壁面を後退させると、
図1に示した電界放出素子が完成される。等方的なエッ
チングについては、実施の形態1で前述した通りであ
る。かかる電界放出素子を用いて、本発明の第1の態様
及び第2の態様に係る表示装置を構成することができ
る。第1の態様及び第2の態様に係る表示装置を構成す
る方法は、実施の形態1で述べた方法と同様である。Thereafter, when the side wall surface of the opening 14 provided in the insulating layer 12 is receded under isotropic etching conditions,
The field emission device shown in FIG. 1 is completed. The isotropic etching is as described in the first embodiment. The display device according to the first embodiment and the second embodiment of the present invention can be configured using such a field emission device. The method for configuring the display device according to the first mode and the second mode is the same as the method described in the first embodiment.
【0142】(実施の形態7)実施の形態7は、本発明
の第3の態様、より具体的には第3Aの態様に係る電界
放出素子、並びに、本発明の第2の態様、より具体的に
は第2Aの態様に係る製造方法に関する。実施の形態7
の電界放出素子の模式的な部分端面図を図24に示し、
その製造方法を図25乃至図27に示す。これらの図中
の符号は図1と一部共通であり、図1と共通の構成要素
については詳しい説明を省略する。(Embodiment 7) Embodiment 7 relates to the third mode of the present invention, more specifically, the field emission device according to mode 3A, and the second mode of the present invention, more specifically. Specifically, the present invention relates to the manufacturing method according to the second aspect. Embodiment 7
FIG. 24 shows a schematic partial end view of the field emission device of FIG.
The manufacturing method is shown in FIGS. The reference numerals in these figures are partially common to FIG. 1, and detailed description of the components common to FIG. 1 will be omitted.
【0143】実施の形態7の電界放出素子が実施の形態
1乃至実施の形態6の態様の電界放出素子と大きく異な
る点は、電子放出部78が、基部73eと、この基部7
3e上に形成された錐状の先鋭部76eとから構成され
ている点にある。ここで、基部73eと先鋭部76eと
は異なる導電材料から構成されている。具体的には、基
部73eは、電子放出部78の実質的な高さを調節する
ための部材であり、ここでは不純物を含有するポリシリ
コン層から構成されている。先鋭部76eは主として電
子放出に寄与する部材であり、カソード電極11に対し
て略垂直な結晶粒界を有するタングステン層から構成さ
れており、錐状形状、より具体的には円錐形状を有す
る。尚、基部73eと先鋭部76eとの間には、TiN
から成る導電性の密着層75eが形成されている。ここ
では、密着層75eも電子放出部78に便宜上含める
が、電子放出部78の機能上不可欠な構成要素ではな
く、製造上の理由で形成されている。絶縁層12がゲー
ト電極13の直下から基部73eの上端部にかけてえぐ
られることにより、開口部14が形成されている。The field emission device of the seventh embodiment is significantly different from the field emission devices of the first to sixth embodiments in that the electron emission portion 78 includes a base 73e and a base portion 7e.
3e and a conical pointed portion 76e formed on 3e. Here, the base 73e and the sharp portion 76e are made of different conductive materials. Specifically, the base 73e is a member for adjusting the substantial height of the electron-emitting portion 78, and here is formed of a polysilicon layer containing impurities. The sharp portion 76e is a member mainly contributing to electron emission, and is formed of a tungsten layer having a crystal grain boundary substantially perpendicular to the cathode electrode 11, and has a conical shape, more specifically, a conical shape. Note that TiN is provided between the base 73e and the sharp portion 76e.
A conductive adhesion layer 75e made of is formed. Here, the adhesive layer 75e is also included in the electron-emitting portion 78 for convenience, but is not a component essential for the function of the electron-emitting portion 78, and is formed for manufacturing reasons. The opening 14 is formed by digging the insulating layer 12 from immediately below the gate electrode 13 to the upper end of the base 73e.
【0144】以下、実施の形態7に係る電界放出素子の
製造方法について、図25乃至図27を参照して説明す
る。Hereinafter, a method of manufacturing the field emission device according to the seventh embodiment will be described with reference to FIGS.
【0145】[工程−700]先ず、開口部14の形成
までを、実施の形態1の[工程−100]と同様に行
う。続いて、図25の(A)に示すように、開口部14
内を含む全面に基部形成用の第1導電材料層73を形成
する。第1導電材料層73としては、不純物として燐
(P)を1015/cm3のオーダーで含むポリシリコン
層を、プラズマCVD法により形成する。更に、全面に
平坦化層74を表面が略平坦となるように形成する。こ
こでは、スピンコート法で形成したレジスト層を平坦化
層74とする。次に、平坦化層74と第1導電材料層7
3のエッチング速度が共に略等しくなる条件でこれら両
層をエッチングし、図25の(B)に示すように、開口
部14の底部を上面が平坦な基部73eで埋め込む。エ
ッチングは、塩素系ガスと酸素系ガスとを含むエッチン
グガスを用いたRIE法により行うことができる。第1
導電材料層73の表面を平坦化層74で一旦平坦化して
からエッチングを行っているので、基部73eの上面が
平坦となる。[Step-700] First, the steps up to the formation of the opening 14 are performed in the same manner as in [Step-100] of the first embodiment. Subsequently, as shown in FIG.
A first conductive material layer 73 for forming a base is formed on the entire surface including the inside. As the first conductive material layer 73, a polysilicon layer containing phosphorus (P) as an impurity on the order of 10 15 / cm 3 is formed by a plasma CVD method. Further, a flattening layer 74 is formed on the entire surface so that the surface is substantially flat. Here, a resist layer formed by spin coating is used as the flattening layer 74. Next, the planarization layer 74 and the first conductive material layer 7
Both layers are etched under the condition that the etching rates in Step 3 are substantially equal to each other, and as shown in FIG. 25B, the bottom of the opening 14 is filled with a base 73e having a flat upper surface. Etching can be performed by an RIE method using an etching gas containing a chlorine-based gas and an oxygen-based gas. First
Since the etching is performed after the surface of the conductive material layer 73 is once flattened by the flattening layer 74, the upper surface of the base 73e becomes flat.
【0146】[工程−710]次に、図26の(A)に
示すように、開口部14の残部を含む全面に導電性の密
着層75を製膜し、更に開口部14の残部を含む全面に
先鋭部形成用の第2導電材料層76を製膜し、開口部1
4の残部を第2導電材料層76で埋め込む。密着層75
は、スパッタ法により形成される厚さ0.07μmのT
iN層であり、第2導電材料層76は減圧CVD法によ
り形成される厚さ0.6μmのタングステン層である。
密着層75を製膜するためのスパッタ条件は表6、第2
導電材料層76を製膜するためのCVD条件は表7又は
表17に、それぞれ示した条件と同様とすればよい。第
2導電材料層76の表面には、開口部14の上端面と底
部との間の段差に基づいて凹部76Aが形成されてい
る。[Step-710] Next, as shown in FIG. 26A, a conductive adhesive layer 75 is formed on the entire surface including the remaining portion of the opening 14 and further includes the remaining portion of the opening 14. A second conductive material layer 76 for forming a sharp portion is formed on the entire surface, and the opening 1 is formed.
4 is filled with the second conductive material layer 76. Adhesion layer 75
Is a 0.07 μm thick T formed by sputtering.
The second conductive material layer 76 is an iN layer, and is a 0.6 μm thick tungsten layer formed by a low pressure CVD method.
The sputtering conditions for forming the adhesion layer 75 are shown in Table 6
The CVD conditions for forming the conductive material layer 76 may be the same as those shown in Table 7 or Table 17, respectively. On the surface of the second conductive material layer 76, a concave portion 76A is formed based on a step between the upper end surface of the opening 14 and the bottom.
【0147】[工程−720]次に、図26の(B)に
示すように、第2導電材料層76の全面にマスク材料層
77を表面が略平坦となるように形成する。このマスク
材料層77は、スピンコート法により形成されるレジス
ト層から成り、第2導電材料層76の表面の凹部76A
を吸収して平坦な表面を達成している。次に、マスク材
料層77を酸素系ガスを用いたRIE法によりエッチン
グする。このエッチングは、第2導電材料層76の平坦
面が露出した時点で終了する。これにより、図27の
(A)に示すように、第2導電材料層76の凹部76A
にマスク材料層77を平坦に残す。このマスク材料層7
7は、開口部14の中央部に位置する第2導電材料層7
6の領域を遮蔽するように形成されている。[Step-720] Next, as shown in FIG. 26B, a mask material layer 77 is formed on the entire surface of the second conductive material layer 76 so that the surface is substantially flat. The mask material layer 77 is made of a resist layer formed by a spin coating method, and has a concave portion 76A on the surface of the second conductive material layer 76.
To achieve a flat surface. Next, the mask material layer 77 is etched by RIE using an oxygen-based gas. This etching ends when the flat surface of the second conductive material layer 76 is exposed. As a result, as shown in FIG. 27A, the concave portion 76A of the second conductive material layer 76 is formed.
The mask material layer 77 is left flat. This mask material layer 7
7 denotes a second conductive material layer 7 located at the center of the opening 14.
6 is formed so as to shield the area.
【0148】[工程−730]次に、実施の形態1の
[工程−140]と同様にして、第2導電材料層76、
マスク材料層77及び密着層75を共にエッチングする
と、図27の(B)に示すように、前述の機構に従って
対レジスト選択比の大きさに応じた円錐形状を有する先
鋭部76eと密着層75eとが形成され、電子放出部7
8が完成される。この後、絶縁層12に設けられた開口
部14の側壁面を後退させると、図24に示した電界放
出素子を得ることができる。かかる電界放出素子を用い
て、本発明の第3の態様、より具体的には第3Aの態様
に係る表示装置を構成することができる。第3Aの態様
に係る表示装置を構成する方法は、実施の形態1で述べ
た方法と同様である。[Step-730] Next, as in [Step-140] of the first embodiment, the second conductive material layer 76,
When both the mask material layer 77 and the adhesion layer 75 are etched, as shown in FIG. 27B, the sharp portion 76e having a conical shape according to the magnitude of the resist selectivity and the adhesion layer 75e are formed according to the above-described mechanism. Are formed, and the electron emission portions 7 are formed.
8 is completed. Thereafter, when the side wall surface of the opening 14 provided in the insulating layer 12 is retracted, the field emission device shown in FIG. 24 can be obtained. Using such a field emission device, a display device according to the third embodiment of the present invention, more specifically, the display device according to embodiment 3A can be configured. The method for configuring the display device according to the third embodiment is the same as the method described in the first embodiment.
【0149】(実施の形態8)実施の形態8は、実施の
形態7の変形である。実施の形態8の電界放出素子が実
施の形態7の電界放出素子と相違する点は、ゲート電極
及び絶縁層上に更に第2絶縁層が形成され、第2絶縁層
上に収束電極が形成されている点である。実施の形態8
の電界放出素子の模式的な部分端面図を図28に示し、
その製造方法を図29及び図30に示す。これらの図中
の符号は図17と一部共通であり、図17と共通の構成
要素については詳しい説明を省略する。(Eighth Embodiment) An eighth embodiment is a modification of the seventh embodiment. The field emission device of the eighth embodiment is different from the field emission device of the seventh embodiment in that a second insulating layer is further formed on the gate electrode and the insulating layer, and a focusing electrode is formed on the second insulating layer. That is the point. Embodiment 8
FIG. 28 shows a schematic partial end view of the field emission device of FIG.
The manufacturing method is shown in FIGS. The reference numerals in these figures are partially common to those in FIG. 17, and the detailed description of the components common to those in FIG. 17 is omitted.
【0150】実施の形態8の電界放出素子は、図28に
示すように、例えばガラス基板から成る支持体10と、
クロム(Cr)から成るカソード電極11と、SiO2
から成る絶縁層12と、クロムから成るゲート電極13
と、SiO2から成る第2絶縁層50と、クロムから成
る収束電極51と、電子放出部88から構成されてい
る。ここで、カソード電極11は、支持体10上に帯状
に複数配列されている。絶縁層12は、支持体10及び
カソード電極11上に形成され、更にゲート電極13は
絶縁層12上に形成されている。第2絶縁層50はゲー
ト電極13及び絶縁層12上に形成され、更に収束電極
51は第2絶縁層50上に形成されている。収束電極5
1は、アノード電極とカソード電極との間の電位差が数
千ボルトのオーダーであって両電極間の距離が比較的長
い、所謂高電圧タイプの表示装置において、電子放出部
から放出された電子の軌道の発散を防止するために設け
られた部材であり、収束電源(図示せず)から相対的な
負電圧が印加される。放出電子軌道の収束性を高めるこ
とによって、画素間の光学的クロストークが低減され、
特にカラー表示を行う場合の色濁りを防止し、更に画素
を微細化して表示画面の高精細度化を図ることが可能と
なる。尚、収束電極51の上には、図18の(B)に示
したようなエッチング停止層52が形成されていてもよ
い。As shown in FIG. 28, the field emission device according to the eighth embodiment includes a support 10 made of a glass substrate, for example.
A cathode electrode 11 made of chromium (Cr) and SiO 2
Insulating layer 12 of chromium and gate electrode 13 of chromium
, A second insulating layer 50 made of SiO 2 , a focusing electrode 51 made of chromium, and an electron emitting portion 88. Here, a plurality of cathode electrodes 11 are arranged on the support 10 in a strip shape. The insulating layer 12 is formed on the support 10 and the cathode electrode 11, and the gate electrode 13 is formed on the insulating layer 12. The second insulating layer 50 is formed on the gate electrode 13 and the insulating layer 12, and the focusing electrode 51 is formed on the second insulating layer 50. Focusing electrode 5
1 is a so-called high-voltage type display device in which the potential difference between the anode electrode and the cathode electrode is on the order of several thousand volts and the distance between the two electrodes is relatively long. A member provided to prevent divergence of the orbit, and a relative negative voltage is applied from a converging power supply (not shown). By increasing the convergence of the emitted electron trajectories, optical crosstalk between pixels is reduced,
In particular, it is possible to prevent color turbidity in the case of performing color display, and to further reduce the size of pixels to achieve higher definition of a display screen. Note that an etching stop layer 52 as shown in FIG. 18B may be formed on the focusing electrode 51.
【0151】収束電極51、第2絶縁層50、ゲート電
極13及び絶縁層12には開口部54が設けられてい
る。この開口部54の側壁面は、収束電極51、第2絶
縁層50、ゲート電極13及び絶縁層12の各加工面に
より構成されているが、滑らかな放出電子軌道を実現す
るために、全体として上部側から底部側に向かって開口
寸法が縮小する形状とされていることが好ましい。ま
た、第2絶縁層50に設けられた開口部の側壁面は収束
電極51の先端部よりも後退し、絶縁層12に設けられ
た開口部の側壁面はゲート電極13の先端部よりも後退
し、且つ、収束電極51とゲート電極13は先端部に向
けて厚さが薄くされることにより、開口部54内に効率
よく所望の強度の電界が形成され得る構造となってい
る。電子放出部88は開口部54内に形成されており、
基部83と、基部83上に形成された錐状(具体的には
円錐状)の先鋭部86とから構成されている。基部83
は不純物を含有するポリシリコン層、先鋭部86はタン
グステン層から、それぞれ構成されている。尚、基部8
3と先鋭部86との間には導電性の密着層85が形成さ
れている。この密着層85はTiNから成るが、電子放
出部88の機能上不可欠な構成要素ではなく、製造上の
理由で形成されている。An opening 54 is provided in the focusing electrode 51, the second insulating layer 50, the gate electrode 13 and the insulating layer 12. The side wall surface of the opening 54 is formed by the processed surfaces of the focusing electrode 51, the second insulating layer 50, the gate electrode 13 and the insulating layer 12, but in order to realize a smooth emitted electron trajectory as a whole. It is preferable that the opening size is reduced from the upper side toward the bottom side. The side wall surface of the opening provided in the second insulating layer 50 is recessed from the tip of the focusing electrode 51, and the side wall surface of the opening provided in the insulating layer 12 is recessed from the tip of the gate electrode 13. In addition, since the focusing electrode 51 and the gate electrode 13 are reduced in thickness toward the distal end, an electric field having a desired intensity can be efficiently formed in the opening 54. The electron emission section 88 is formed in the opening 54,
It comprises a base 83 and a conical (specifically, conical) sharpened portion 86 formed on the base 83. Base 83
Is a polysilicon layer containing impurities, and the sharp portion 86 is a tungsten layer. The base 8
An electrically conductive adhesive layer 85 is formed between 3 and the sharp portion 86. Although this adhesion layer 85 is made of TiN, it is not an essential component for the function of the electron emission section 88, and is formed for manufacturing reasons.
【0152】以下、実施の形態8に係る電界放出素子の
製造方法について、図29及び図30を参照して説明す
る。尚、実施の形態8も含め、本明細書中の以下の実施
の形態で述べる各プロセス中、プロセス条件を特に記載
しないものについては、前述の表に示す条件を適宜選択
して適用することができる。Hereinafter, a method of manufacturing the field emission device according to the eighth embodiment will be described with reference to FIGS. In each of the processes described in the following embodiments of the present specification, including the eighth embodiment, for the processes that do not particularly describe the process conditions, the conditions shown in the above table can be appropriately selected and applied. it can.
【0153】[工程−800]先ず、収束電極51の形
成までを、実施の形態5の[工程−500]〜[工程−
510]と同様に行う。次に、収束電極51の上に所定
のパターンにレジスト層53を形成し、このレジスト層
53をマスクとして収束電極51、第2絶縁層50、ゲ
ート電極13及び絶縁層12を順次エッチングすること
により、図29の(A)に示すように、底部にカソード
電極11が露出した円形の開口部54を形成することが
できる。開口部54の開口径は深さ方向で一様ではな
く、収束電極51の近傍では直径約0.5μm、ゲート
電極13の近傍では直径0.35μmである。尚、図2
9の(A)では、第2絶縁層50と絶縁層12に設けら
れた開口部54の側壁面が支持体10の表面に対して垂
直であるが、上記エッチング時に表16に示した条件を
採用すれば、側壁面を傾斜させることもできる。[Step-800] First, steps from [Step-500] to [Step-800] of the fifth embodiment are performed until the focusing electrode 51 is formed.
510]. Next, a resist layer 53 is formed in a predetermined pattern on the focusing electrode 51, and the focusing layer 51, the second insulating layer 50, the gate electrode 13, and the insulating layer 12 are sequentially etched using the resist layer 53 as a mask. As shown in FIG. 29A, a circular opening 54 with the cathode electrode 11 exposed at the bottom can be formed. The diameter of the opening 54 is not uniform in the depth direction, and is about 0.5 μm in the vicinity of the focusing electrode 51 and 0.35 μm in the vicinity of the gate electrode 13. FIG.
9A, the side wall surface of the opening 54 provided in the second insulating layer 50 and the insulating layer 12 is perpendicular to the surface of the support 10. If adopted, the side wall surface can be inclined.
【0154】[工程−810]次に、図29の(B)に
示すように、開口部54の底部、より具体的には、開口
部54の絶縁層12を貫通する部分の底部を埋め込むよ
うに基部83を形成する。この基部83の形成は、実施
の形態7の[工程−700]と同様、基部形成用の第1
導電材料層の全面製膜と、平坦化層による平坦化と、エ
ッチングとを組み合わせたプロセスで形成することがで
きる。第1導電材料層として、ここでは、燐(P)を含
有するポリシリコン膜を使用する。[Step-810] Next, as shown in FIG. 29B, the bottom of the opening 54, more specifically, the bottom of the portion of the opening 54 that penetrates the insulating layer 12 is buried. A base portion 83 is formed. The formation of the base 83 is performed in the same manner as in [Step-700] of the seventh embodiment.
The conductive material layer can be formed by a process in which film formation over the entire surface, planarization by a planarizing layer, and etching are combined. Here, a polysilicon film containing phosphorus (P) is used as the first conductive material layer.
【0155】[工程−820]次に、図30に示すよう
に、基部83の上に密着層85、及びタングステンから
成る円錐形状の先鋭部86を形成し、電子放出部88を
完成する。先鋭部86の形成は、実施の形態7の[工程
−710]〜[工程−730]と同様に、導電性の密着
層85の全面製膜、先鋭部形成用の第2導電材料層(図
示せず)の全面製膜、マスク材料層(図示せず)の形
成、マスク材料層の凹部(図示せず)への埋め込み、及
び第2導電材料層とマスク材料層と密着層85とのエッ
チングとを組み合わせたプロセスによって形成可能であ
る。この後、等方性エッチングを行うことにより、絶縁
層12及び第2絶縁層50に設けられた開口部54の側
壁面を後退させると、図28に示した電界放出素子が得
られる。かかる電界放出素子を用いて、本発明の第3の
態様、より具体的には第3Aの態様に係る表示装置を構
成することができる。第3Aの態様に係る表示装置を構
成する方法は、実施の形態1で述べた方法と同様であ
る。[Step-820] Next, as shown in FIG. 30, a contact layer 85 and a conical sharpened portion 86 made of tungsten are formed on the base 83 to complete the electron emitting portion 88. The formation of the sharp portion 86 is performed in the same manner as in [Step-710] to [Step-730] of the seventh embodiment, by forming the entire surface of the conductive adhesive layer 85 and forming a second conductive material layer for forming the sharp portion (see FIG. (Not shown), formation of a mask material layer (not shown), embedding of the mask material layer in a concave portion (not shown), and etching of the second conductive material layer, the mask material layer, and the adhesion layer 85. Can be formed by a process combining the above. Thereafter, by performing isotropic etching to retreat the side wall surfaces of the openings 54 provided in the insulating layer 12 and the second insulating layer 50, the field emission device shown in FIG. 28 is obtained. Using such a field emission device, a display device according to the third embodiment of the present invention, more specifically, the display device according to embodiment 3A can be configured. The method for configuring the display device according to the third embodiment is the same as the method described in the first embodiment.
【0156】(実施の形態9)実施の形態9は、本発明
の第3の態様、より具体的には第3Bの態様に係る電界
放出素子、並びに、本発明の第2の態様に係る製造方法
に関する。前述の実施の形態7においては、電子放出部
を構成する基部と先鋭部とが異なる導電材料から構成さ
れていたのに対し、実施の形態9においては、基部と先
鋭部とは同じ導電材料から成る。実施の形態9の電界放
出素子の模式的な部分端面図を図31に示し、その製造
方法を図32乃至図35に示す。これらの図中の符号は
図1と一部共通であり、図1と共通の構成要素について
は詳しい説明を省略する。Ninth Embodiment A ninth embodiment relates to a field emission device according to the third aspect of the present invention, more specifically, the field emission device according to the 3B aspect, and a manufacturing method according to the second aspect of the present invention. About the method. In Embodiment 7 described above, the base and the sharp portion constituting the electron emitting portion are made of different conductive materials, whereas in Embodiment 9, the base and the sharp portion are made of the same conductive material. Become. FIG. 31 is a schematic partial end view of the field emission device according to the ninth embodiment, and FIGS. The reference numerals in these figures are partially common to FIG. 1, and detailed description of the components common to FIG. 1 will be omitted.
【0157】実施の形態9の電界放出素子は、図31の
(A)に示すように、タングステンから成る基部93e
と、同じくタングステンから成り、基部93e上に積層
された錐状の先鋭部96eとで構成された電子放出部9
8を有する。基部93eとカソード電極11との間には
導電性の密着層25eが形成されている。絶縁層12に
は、ゲート電極13の直下から基部93eの上端部にか
けてえぐられることにより、開口部94が形成されてい
る。The field emission device according to the ninth embodiment has a base 93e made of tungsten as shown in FIG.
And an electron emitting portion 9 also made of tungsten and having a conical sharp portion 96e laminated on the base portion 93e.
8 A conductive adhesive layer 25e is formed between the base 93e and the cathode electrode 11. An opening 94 is formed in the insulating layer 12 by being cut from immediately below the gate electrode 13 to the upper end of the base 93e.
【0158】図31の(B)は、電子放出部98の結晶
粒界の方向を示す模式図である。タングステン層をCV
D法により形成する場合、一般にタングステンは成長面
に対してほぼ垂直な方向に結晶成長する。従って、開口
部の内部では、側壁面から略水平方向に結晶粒界が形成
される領域(c)と、底部から略垂直方向に結晶粒界が
形成される領域(d)とが発生する。開口部のように狭
く限られた空間内では、側壁面及び底部から成長してき
た各領域がやがて衝突し、この衝突面が成長境界面とな
る。成長境界面を、図31の(B)に破線で示す。領域
(c)と領域(d)との成長境界面のプロファイルは、
ほぼ円錐の表面に等しい。電子放出部98において、電
子放出に主として寄与する部分は先鋭部96eである。
実施の形態9の電界放出素子では、先鋭部96eは結晶
粒界の方向が略垂直な領域(D)から構成されており、
電子放出効率や寿命の観点から極めて有利である。FIG. 31B is a schematic diagram showing the direction of the crystal grain boundary of the electron emitting portion 98. FIG. CV for tungsten layer
When formed by the D method, tungsten generally grows in a direction substantially perpendicular to the growth surface. Therefore, inside the opening, a region (c) where a crystal grain boundary is formed substantially horizontally from the side wall surface and a region (d) where a crystal grain boundary is formed substantially vertically from the bottom portion are generated. In a narrow space such as an opening, the respective regions grown from the side wall surface and the bottom eventually collide with each other, and the collision surface becomes a growth boundary surface. The growth boundary surface is shown by a broken line in FIG. The profile of the growth interface between region (c) and region (d) is:
Almost equal to the surface of a cone. In the electron emitting portion 98, a portion mainly contributing to electron emission is a sharp portion 96e.
In the field emission device of the ninth embodiment, the sharp portion 96e is formed of a region (D) in which the direction of the crystal grain boundary is substantially vertical.
This is extremely advantageous from the viewpoint of electron emission efficiency and lifetime.
【0159】以下、実施の形態9の電界放出素子の製造
方法を、図32乃至図35を参照して説明する。Hereinafter, a method of manufacturing the field emission device of the ninth embodiment will be described with reference to FIGS.
【0160】[工程−900]導電性の密着層25の形
成までを、実施の形態2の[工程−200]〜[工程−
210]と同様に行う。但し、開口部の符号は94とす
る(図32の(A)参照)。次に、開口部94内を含む
全面に、基部形成用の第1導電材料層93を形成する。
第1導電材料層93は、減圧CVD法により0.7μm
の厚さに形成されたタングステン(W)層である。図3
2の(B)に、基部形成用の第1導電材料層93の結晶
粒界の方向を示す。開口部94の底部には、前述のよう
に、円錐面状の成長境界面で囲まれ結晶粒界が略垂直に
配向した領域(d)が形成され、開口部94の側壁面に
沿った部分には結晶粒界が略水平に配向した領域(c)
が形成される。尚、開口部94の外側では、絶縁層12
の表面に対して結晶粒界が略垂直に配向した領域(a)
が形成される。また、開口部94のコーナー部には領域
(a)と領域(c)との間の遷移領域(b)が形成さ
れ、結晶粒界の配向方向は斜め方向となる。[Step-900] Steps from [Step-200] to [Step-200] of the second embodiment are performed up to the formation of the conductive adhesion layer 25.
210]. However, the reference numeral of the opening is 94 (see FIG. 32A). Next, a first conductive material layer 93 for forming a base is formed on the entire surface including the inside of the opening 94.
The first conductive material layer 93 has a thickness of 0.7 μm by a low pressure CVD method.
Is a tungsten (W) layer formed to a thickness of. FIG.
2B shows the direction of the crystal grain boundary of the first conductive material layer 93 for forming the base. At the bottom of the opening 94, as described above, a region (d) surrounded by the conical growth boundary and having the crystal grain boundaries oriented substantially vertically is formed, and the portion along the side wall surface of the opening 94 is formed. Region (c) in which the grain boundaries are oriented substantially horizontally
Is formed. In addition, outside the opening 94, the insulating layer 12
(A) where the grain boundaries are oriented substantially perpendicular to the surface of
Is formed. Further, a transition region (b) between the region (a) and the region (c) is formed at a corner of the opening 94, and the orientation direction of the crystal grain boundary is oblique.
【0161】[工程−910]次に、図33の(A)及
び(B)に示すように、第1導電材料層93をエッチン
グし、開口部94の底部を埋め込むように厚さ約0.5
μmの基部93eを形成する。基部93eの表面には、
図33の(B)に示すように、領域(c)が露出する。[Step-910] Next, as shown in FIGS. 33A and 33B, the first conductive material layer 93 is etched to have a thickness of about 0.1 mm so as to bury the bottom of the opening 94. 5
A μm base 93e is formed. On the surface of the base 93e,
As shown in FIG. 33B, the region (c) is exposed.
【0162】[工程−920]次に、開口部94の残部
を含む全面に先鋭部形成用の第2導電材料層96を形成
する。第2導電材料層96は、減圧CVD法により0.
7μmの厚さに形成されたタングステン層である。図3
4の(B)に、先鋭部形成用の第2導電材料層96の結
晶粒界の方向を示す。この[工程−920]では、基部
93eの表面が開口部94の新しい底面となるので、こ
の基部93eの表面に、円錐面状の成長境界面で囲まれ
結晶粒界が略垂直に配向した領域(D)が形成される。
その他の各領域(A),(B),(C)の形成様式は、
基部形成用の第1導電材料層93における各領域
(a),(b),(c)の場合と同様である。尚、開口
部94の上端面と底部との間の段差に基づいた凹部96
Aが第2導電材料層96の表面に発生する。続いて、第
2導電材料層96の表面の凹部96Aに、マスク材料層
97を形成する。このマスク材料層97は、全面に形成
されたマスク材料層(図示せず)を第2導電材料層96
の平坦面が露出するまでエッチングすることによって形
成することができる(図34の(A)及び(B)参
照)。[Step-920] Next, a second conductive material layer 96 for forming a sharp portion is formed on the entire surface including the remaining portion of the opening 94. The second conductive material layer 96 is formed by a low pressure CVD method.
This is a tungsten layer formed to a thickness of 7 μm. FIG.
FIG. 4B shows the direction of the crystal grain boundary of the second conductive material layer 96 for forming a sharpened portion. In this [Step-920], since the surface of the base 93e becomes a new bottom surface of the opening 94, the surface of the base 93e is surrounded by a conical growth boundary surface and the crystal grain boundaries are oriented substantially vertically. (D) is formed.
The formation of each of the other regions (A), (B), and (C) is as follows.
This is the same as the case of each of the regions (a), (b), and (c) in the first conductive material layer 93 for forming the base. In addition, the concave portion 96 based on the step between the upper end surface of the opening portion 94 and the bottom portion.
A is generated on the surface of the second conductive material layer 96. Subsequently, a mask material layer 97 is formed in the recess 96A on the surface of the second conductive material layer 96. This mask material layer 97 is formed by removing a mask material layer (not shown) formed on the entire surface from the second conductive material layer 96.
Can be formed by etching until the flat surface is exposed (see FIGS. 34A and 34B).
【0163】[工程−930]次に、第2導電材料層9
6、マスク材料層97及び密着層25を共にエッチング
すると、図35の(A)及び(B)に示すように、前述
の機構に従って対レジスト選択比の大きさに応じた円錐
形状を有する先鋭部96eが形成され、電子放出部98
が完成される。この時、第2導電材料層96とマスク材
料層97とのエッチング選択比を最適化することによ
り、先鋭部96eの表面を成長境界面に一致させること
ができるが、多少の不一致は許容される。即ち、先鋭部
96eの円錐形状がよりなだらかとなる場合は、先鋭部
96eは依然として領域(D)のみで構成されるが、円
錐形状がより急となる場合は、先鋭部96eに領域
(C)が混入することになる。基部93eとカソード電
極11の間には、密着層25eが残る。この後、絶縁層
12に形成された開口部94の側壁面を後退させると、
図31に示した電界放出素子を得ることができる。かか
る電界放出素子を用いて、本発明の第3の態様、より具
体的には第3Bの態様に係る表示装置を構成することが
できる。第3Bの態様に係る表示装置を構成する方法
は、実施の形態1で述べた方法と同様である。[Step-930] Next, the second conductive material layer 9
6. When both the mask material layer 97 and the adhesion layer 25 are etched, as shown in FIGS. 35A and 35B, a sharpened portion having a conical shape corresponding to the magnitude of the resist selectivity according to the mechanism described above. 96e are formed, and the electron emission portion 98 is formed.
Is completed. At this time, by optimizing the etching selectivity between the second conductive material layer 96 and the mask material layer 97, the surface of the sharp portion 96e can be made to coincide with the growth boundary surface, but some inconsistency is allowed. . That is, when the conical shape of the sharp portion 96e becomes more gentle, the sharp portion 96e is still formed only of the region (D), but when the conical shape becomes steeper, the region (C) is added to the sharp portion 96e. Will be mixed. The adhesion layer 25e remains between the base 93e and the cathode electrode 11. Thereafter, when the side wall surface of the opening 94 formed in the insulating layer 12 is retracted,
The field emission device shown in FIG. 31 can be obtained. The display device according to the third mode of the present invention, more specifically, the mode 3B mode can be constituted by using such a field emission device. The method of configuring the display device according to the 3B mode is the same as the method described in Embodiment 1.
【0164】(実施の形態10)実施の形態10は、実
施の形態9の変形である。実施の形態10の電界放出素
子が実施の形態9の電界放出素子と相違する点は、基部
と先鋭部との間にも密着層が形成されている点にある。
実施の形態10の電界放出素子の模式的な部分端面図を
図36に示し、その製造方法を図37乃至図39に示
す。これらの図中の符号は図31と一部共通であり、図
31と共通の構成要素については詳しい説明を省略す
る。(Embodiment 10) Embodiment 10 is a modification of embodiment 9. The field emission device of the tenth embodiment differs from the field emission device of the ninth embodiment in that an adhesion layer is also formed between the base and the sharp portion.
FIG. 36 is a schematic partial end view of the field emission device according to the tenth embodiment, and FIGS. The reference numerals in these figures are partially common to those in FIG. 31, and detailed description of components common to FIG. 31 is omitted.
【0165】実施の形態10の電界放出素子は、図36
に示すように、タングステンから成る基部93eと、タ
ングステンから成り、基部93e上に形成された錐状形
状(具体的には円錐状)の先鋭部106eとから成る電
子放出部108を有する。尚、基部93eとカソード電
極11との間にはTiNから成る導電性の密着層25e
が形成され、また、基部93eと先鋭部106eの間に
はTiNから成る導電性の密着層105eが形成されて
いる。ここでは密着層105eを便宜上、電子放出部1
08に含めるが、電界放出素子の動作上不可欠な部材で
はなく、製造上の理由で形成されている。絶縁層12に
は、ゲート電極13の直下から基部93eの上端部にか
けてえぐられることにより、開口部94が形成されてい
る。電子放出部108の先鋭部106eは結晶質の導電
材料から成り、結晶粒界が略垂直に配向した領域(D)
から構成されているが、この領域(D)は、基部93e
の表面を構成する領域(c)から密着層105eによっ
て隔てられているため、領域(c)の配向性の影響を殆
ど受けることなく成長する。従って、実施の形態9に比
べて、領域(D)は一層優れた配向性を有し、繰り返し
電子放出に対する耐久性も改善されている。The field emission device of the tenth embodiment is shown in FIG.
As shown in FIG. 5, an electron emission portion 108 includes a base 93e made of tungsten, and a conical (specifically, conical) sharpened portion 106e formed on the base 93e. Note that a conductive adhesion layer 25e made of TiN is provided between the base 93e and the cathode electrode 11.
Is formed, and a conductive adhesion layer 105e made of TiN is formed between the base 93e and the sharpened portion 106e. Here, the contact layer 105e is referred to as the electron emitting portion 1 for convenience.
08, it is not an indispensable member for the operation of the field emission device, but is formed for manufacturing reasons. An opening 94 is formed in the insulating layer 12 by being cut from immediately below the gate electrode 13 to the upper end of the base 93e. The sharp portion 106e of the electron emitting portion 108 is made of a crystalline conductive material, and has a region (D) in which crystal grain boundaries are oriented substantially vertically.
This region (D) includes a base portion 93e
Is separated from the region (c) constituting the surface by the adhesion layer 105e, so that the region (c) grows almost without being affected by the orientation. Therefore, as compared with the ninth embodiment, the region (D) has more excellent orientation and the durability against repeated electron emission is improved.
【0166】以下、実施の形態10の電界放出素子の製
造方法を、図37乃至図39を参照して説明する。尚、
これらの図面において、(A)は電界放出素子の概略断
面図、(B)は電子放出部の結晶粒界の方向を説明する
ための模式図である。Hereinafter, a method for manufacturing the field emission device of the tenth embodiment will be described with reference to FIGS. still,
In these drawings, (A) is a schematic cross-sectional view of the field emission device, and (B) is a schematic diagram for explaining a direction of a crystal grain boundary of an electron emission portion.
【0167】[工程−1000]先ず、実施の形態9に
おける[工程−900]〜[工程−910]と同様の工
程を行い、開口部94を含む全面にTiNから成る導電
性の密着層25、タングステンから成る基部形成用の第
1導電材料層93とを形成した後、密着層25及び第1
導電材料層93のエッチング速度が略等しくなる条件で
密着層25及び第1導電材料層93のエッチングを行
う。これにより、図37の(A)に示すように、開口部
94の底部を埋め込むように基部93eが形成される。
この基部93eの表面には、図37の(B)に示すよう
に、結晶粒界が略水平方向に配向する領域(c)が露出
する。尚、ここでは密着層25もエッチングしているの
で、基部93eと開口部94の間、及び基部93eとカ
ソード電極11の間の部分にのみ密着層25eが残存す
る。[Step-1000] First, the same steps as [Step-900] to [Step-910] in the ninth embodiment are performed, and a conductive adhesive layer 25 made of TiN is After forming a first conductive material layer 93 for forming a base made of tungsten, the adhesion layer 25 and the first conductive material layer 93 are formed.
The adhesion layer 25 and the first conductive material layer 93 are etched under the condition that the etching rates of the conductive material layer 93 become substantially equal. Thereby, as shown in FIG. 37A, a base 93e is formed so as to bury the bottom of the opening 94.
As shown in FIG. 37B, a region (c) where the crystal grain boundaries are oriented in a substantially horizontal direction is exposed on the surface of the base 93e. Here, since the adhesion layer 25 is also etched, the adhesion layer 25e remains only between the base 93e and the opening 94 and between the base 93e and the cathode electrode 11.
【0168】[工程−1010]次に、図38に示すよ
うに、開口部94の残部を含む全面にTiNから成る導
電性の密着層105、及び、タングステンから成る先鋭
部形成用の第2導電材料層106を順次形成する。第2
導電材料層106は、基部93eの上方、Dより正確に
は基部93eの上に形成された密着層105の表面を開
口部の新たな底面とみなして成長するため、基部93e
の上方に形成される第2導電材料層106の領域は、結
晶粒界が略垂直方向に配向する領域(D)となる。続い
て、実施の形態9の[工程−920]と同様にして、第
2導電材料層106の表面の凹部106Aにマスク材料
層107を残す。[Step-1010] Next, as shown in FIG. 38, a conductive adhesive layer 105 made of TiN is formed on the entire surface including the remaining portion of the opening 94, and a second conductive material for forming a sharpened portion made of tungsten. The material layers 106 are sequentially formed. Second
The conductive material layer 106 grows by considering the surface of the adhesive layer 105 formed above the base 93e, more precisely, on the base 93e as a new bottom surface of the opening.
Is a region (D) in which crystal grain boundaries are oriented in a substantially vertical direction. Subsequently, in the same manner as in [Step-920] of the ninth embodiment, the mask material layer 107 is left in the concave portion 106A on the surface of the second conductive material layer 106.
【0169】[工程−1020]次に、第2導電材料層
106、マスク材料層107及び密着層105を共にエ
ッチングすると、図39に示すように、前述の機構に従
って対レジスト選択比の大きさに応じた円錐形状を有す
る先鋭部106eが形成され、電子放出部108が完成
される。この後、絶縁層12に形成された開口部94の
側壁面を後退させると、図36に示した電界放出素子を
得ることができる。かかる電界放出素子を用いて、本発
明の第3の態様、より具体的には第3Bの態様に係る表
示装置を構成することができる。第3Bの態様に係る表
示装置を構成する方法は、実施の形態1で述べた方法と
同様である。[Step-1020] Next, when the second conductive material layer 106, the mask material layer 107, and the adhesion layer 105 are all etched together, as shown in FIG. The sharpened portion 106e having a corresponding conical shape is formed, and the electron emitting portion 108 is completed. Thereafter, when the side wall surface of the opening 94 formed in the insulating layer 12 is retracted, the field emission device shown in FIG. 36 can be obtained. The display device according to the third mode of the present invention, more specifically, the mode 3B mode can be constituted by using such a field emission device. The method of configuring the display device according to the 3B mode is the same as the method described in Embodiment 1.
【0170】(実施の形態11)実施の形態11は、実
施の形態9の更に別の変形である。実施の形態11の電
界放出素子が実施の形態9の電界放出素子と相違する点
は、基部の表面が一旦エッチングにより平坦化されてい
る点にある。即ち、この電界放出素子の電子放出部11
8は、図40に示すように、上面が平坦な基部113e
fと、この基部113ef上に形成された円錐状の先鋭
部116eとを含む。基部113efの上面が平坦であ
ることにより、前述の実施の形態10のように密着層1
05eを用いて基部93eと先鋭部106eとを分断し
なくても、先鋭部116eの結晶粒界の略垂直方向への
配向制御が容易となる。尚、基部113efとカソード
電極11との間には導電性の密着層25eが形成されて
いる。絶縁層12には、ゲート電極13の直下から基部
113efの上端部にかけてえぐられることにより、開
口部94が形成されている。(Eleventh Embodiment) The eleventh embodiment is another modification of the ninth embodiment. The field emission device of the eleventh embodiment differs from the field emission device of the ninth embodiment in that the surface of the base is once flattened by etching. That is, the electron emission portion 11 of the field emission device
8, a base 113e having a flat upper surface, as shown in FIG.
f, and a conical sharpened portion 116e formed on the base 113ef. Since the upper surface of the base portion 113ef is flat, the adhesion layer 1 as in Embodiment 10 described above is provided.
Even if the base portion 93e and the sharp portion 106e are not divided by using 05e, the orientation control of the crystal grain boundary of the sharp portion 116e in a substantially vertical direction becomes easy. Note that a conductive adhesion layer 25e is formed between the base 113ef and the cathode electrode 11. An opening 94 is formed in the insulating layer 12 by being cut from immediately below the gate electrode 13 to the upper end of the base 113ef.
【0171】以下、実施の形態11の電界放出素子の製
造方法を、図41乃至図44を参照して説明する。尚、
これらの図面において、(A)は電界放出素子の概略断
面図、(B)は結晶粒界の方向を説明するための模式図
である。Hereinafter, a method of manufacturing the field emission device according to the eleventh embodiment will be described with reference to FIGS. still,
In these drawings, (A) is a schematic cross-sectional view of the field emission device, and (B) is a schematic diagram for explaining a direction of a crystal grain boundary.
【0172】[工程−1100]先ず、実施の形態9の
[工程−900]と同様にして、開口部94内を含む全
面にTiNから成る導電性の密着層25と基部形成用の
第1導電材料層113とを形成する。第1導電材料層1
13は、CVD法により形成されたタングステン層であ
る。続いて、全面にレジスト材料から成る平坦化層11
4を、表面が平坦となるように形成する(図41参
照)。[Step-1100] First, similarly to [Step-900] of the ninth embodiment, a conductive adhesive layer 25 made of TiN and a first conductive layer for forming a base are formed on the entire surface including the inside of the opening 94. A material layer 113 is formed. First conductive material layer 1
13 is a tungsten layer formed by the CVD method. Subsequently, a planarizing layer 11 made of a resist material is formed on the entire surface.
4 is formed so that the surface becomes flat (see FIG. 41).
【0173】[工程−1110]次に、平坦化層114
と第1導電材料層113のエッチング速度が略等しくな
る条件でエッチングを行う。これにより、図42に示す
ように、開口部94の底部に上面が平坦な基部113e
fが埋め込まれる。この基部113efの表面には、結
晶粒界が略水平方向に配向する領域(c)が露出する。
尚、ここでは、次工程で製膜される先鋭部形成用の第2
導電材料層116の絶縁層12及びエッチング停止層2
1に対する密着性を良好に維持するために、密着層25
を残しておく。[Step-1110] Next, the planarization layer 114
The etching is performed under the condition that the etching rates of the first conductive material layer 113 and the first conductive material layer 113 are substantially equal. Thereby, as shown in FIG. 42, the base 113e having a flat upper surface is formed at the bottom of the opening 94.
f is embedded. A region (c) where the crystal grain boundaries are oriented in a substantially horizontal direction is exposed on the surface of the base 113ef.
Here, the second step for forming a sharp portion to be formed in the next step is described.
Insulating layer 12 of conductive material layer 116 and etching stop layer 2
1 in order to maintain good adhesion to
Leave.
【0174】[工程−1120]次に、図43に示すよ
うに、開口部94の残部を含む全面に先鋭部形成用の第
2導電材料層116を形成する。第2導電材料層116
は、CVD法により形成されたタングステン層であり、
基部113efの平坦な上面を開口部94の新たな底面
とみなして成長するため、基部113efの上に形成さ
れる第2導電材料層116の領域は、結晶粒界が略垂直
方向に配向する領域(D)となる。続いて、実施の形態
9の[工程−920]と同様にして、第2導電材料層1
16の表面の凹部116Aにマスク材料層117を残
す。[Step-1120] Next, as shown in FIG. 43, a second conductive material layer 116 for forming a sharp portion is formed on the entire surface including the remaining portion of the opening 94. Second conductive material layer 116
Is a tungsten layer formed by a CVD method,
Since the growth is performed by regarding the flat upper surface of the base 113ef as a new bottom surface of the opening 94, the region of the second conductive material layer 116 formed on the base 113ef is a region where the crystal grain boundary is oriented in a substantially vertical direction. (D). Subsequently, the second conductive material layer 1 is formed in the same manner as in [Step-920] of the ninth embodiment.
The mask material layer 117 is left in the concave portion 116A on the surface of the substrate 16.
【0175】[工程−1130]次に、第2導電材料層
116、マスク材料層117及び密着層25を共にエッ
チングすると、図44に示すように、前述の機構に従っ
て対レジスト選択比の大きさに応じた円錐形状を有する
先鋭部116eが形成され、電子放出部118が完成さ
れる。この後、絶縁層12に形成された開口部94の側
壁面を後退させると、図40の電界放出素子が完成され
る。かかる電界放出素子を用いて、本発明の第3の態
様、より具体的には第3Bの態様に係る表示装置を構成
することができる。第3Bの態様に係る表示装置を構成
する方法は、実施の形態1で述べた方法と同様である。[Step-1130] Next, when the second conductive material layer 116, the mask material layer 117, and the adhesion layer 25 are all etched together, as shown in FIG. A sharpened portion 116e having a corresponding conical shape is formed, and the electron emitting portion 118 is completed. Thereafter, when the side wall surface of the opening 94 formed in the insulating layer 12 is retracted, the field emission device of FIG. 40 is completed. The display device according to the third mode of the present invention, more specifically, the mode 3B mode can be constituted by using such a field emission device. The method of configuring the display device according to the 3B mode is the same as the method described in Embodiment 1.
【0176】(実施の形態12)実施の形態12は、本
発明の第3Cの態様に係る電界放出素子、及び、本発明
の第2の態様に係る電界放出素子の製造方法に関する。
実施の形態12の電界放出素子の模式的な部分端面図を
図45に示し、その製造方法を図46に示す。これらの
図中の符号は図1と一部共通であり、図1と共通の構成
要素については詳しい説明を省略する。(Embodiment 12) Embodiment 12 relates to a field emission device according to the third aspect of the present invention and a method for manufacturing a field emission device according to the second aspect of the present invention.
FIG. 45 is a schematic partial end view of the field emission device according to the twelfth embodiment, and FIG. 46 shows a manufacturing method thereof. The reference numerals in these figures are partially common to FIG. 1, and detailed description of the components common to FIG. 1 will be omitted.
【0177】実施の形態12の電界放出素子は、図45
に示すように、基部123と、基部123上に形成され
た錐状の先鋭部126eとで構成された電子放出部12
8を有する。実施の形態12では、基部123と先鋭部
126eとを共にタングステンを用いて構成するが、互
いに異なる導電材料を用いて構成してもよい。基部12
3とカソード電極11との間にはTiNから成る導電性
の密着層122が形成され、また、基部123と先鋭部
126eとの間にはTiNから成る導電性の密着層12
5eが形成されている。ここでは、密着層125eを便
宜上、電子放出部128に含めるが、電界放出素子の動
作上不可欠な部材ではなく、製造上の理由で形成されて
いる。カソード電極11の表面を基準とした開口部12
4の壁面の傾斜角θwは、カソード電極11の表面を基
準とした電子放出部128の先鋭部126eの斜面の傾
斜角θpよりも小さい(θw<θp<90°)。絶縁層1
2には、ゲート電極13の直下から基部123の上端部
にかけてえぐられることにより、開口部124が形成さ
れている。The field emission device of the twelfth embodiment is similar to that of FIG.
As shown in FIG. 7, the electron emission portion 12 includes a base portion 123 and a conical sharp portion 126e formed on the base portion 123.
8 In the twelfth embodiment, both the base 123 and the sharpened portion 126e are made of tungsten, but may be made of different conductive materials. Base 12
A conductive adhesive layer 122 made of TiN is formed between the base 3 and the cathode electrode 11, and a conductive adhesive layer 12 made of TiN is formed between the base 123 and the sharpened portion 126e.
5e are formed. Here, the adhesion layer 125e is included in the electron emission portion 128 for convenience, but is not a member indispensable for the operation of the field emission device, and is formed for manufacturing reasons. Opening 12 based on surface of cathode electrode 11
The inclination angle θ w of the wall surface of No. 4 is smaller than the inclination angle θ p of the inclined surface of the sharp portion 126 e of the electron emission portion 128 with reference to the surface of the cathode electrode 11 (θ w <θ p <90 °). Insulation layer 1
2, an opening 124 is formed by being excavated from immediately below the gate electrode 13 to the upper end of the base 123.
【0178】以下、実施の形態12の電界放出素子の製
造方法を、図46を参照して説明する。Hereinafter, a method of manufacturing the field emission device of the twelfth embodiment will be described with reference to FIG.
【0179】[工程−1200]先ず、エッチング停止
層21の形成までを、実施の形態2の[工程−200]
と同様に行う。次に、エッチング停止層21とゲート電
極13と絶縁層12を順次エッチングすることにより、
壁面が傾斜した開口部124を形成する。このとき、エ
ッチング停止層21と絶縁層12のエッチングには表1
6に示した条件を適用することができ、ゲート電極13
のエッチングには表12に示した条件を適用することが
できる。カソード電極11の表面を基準とした開口部1
24の壁面の傾斜角θwは、約75°となる。次に、開
口部124内を含む全面に導電性の密着層122及び基
部形成用の第1導電材料層(図示せず)を形成し、これ
ら両層をエッチングする。このエッチングにより、開口
部124の底部を埋め込む基部123が形成される。
尚、図示される基部123は平坦化された上面を有して
いるが、上面が実施の形態10における基部93eのよ
うに窪んでいてもよい。尚、平坦化された上面を有する
基部123は、実施の形態11の[工程−1100]〜
[工程−1110]と同様のプロセスによって形成可能
である。更に、開口部124の残部を含む全面に、実施
の形態11と同様にして導電性の密着層125、先鋭部
形成用の第2導電材料層126を順次形成し、第2導電
材料層126の表面の凹部126Aにマスク材料層12
7を残す。図46の(A)は、ここまでのプロセスが終
了した状態を示している。[Step-1200] First, the process up to the formation of the etching stop layer 21 is the same as the [Step-200] of the second embodiment.
Perform in the same manner as described above. Next, by sequentially etching the etching stop layer 21, the gate electrode 13, and the insulating layer 12,
An opening 124 having an inclined wall is formed. At this time, the etching of the etching stopper layer 21 and the insulating layer 12 was performed as shown in Table 1.
6 can be applied, and the gate electrode 13
The conditions shown in Table 12 can be applied to the etching. Opening 1 based on surface of cathode electrode 11
The inclination angle θ w of the wall surface of the 24 is about 75 °. Next, a conductive adhesive layer 122 and a first conductive material layer (not shown) for forming a base are formed on the entire surface including the inside of the opening 124, and these two layers are etched. By this etching, the base 123 burying the bottom of the opening 124 is formed.
Although the illustrated base 123 has a flattened upper surface, the upper surface may be depressed like the base 93e in the tenth embodiment. The base 123 having the flattened upper surface is the same as [Step-1100] to [Step-1100] of Embodiment 11.
It can be formed by the same process as [Step-1110]. Further, a conductive adhesive layer 125 and a second conductive material layer 126 for forming a sharpened portion are sequentially formed on the entire surface including the remaining portion of the opening 124 in the same manner as in Embodiment 11, and the second conductive material layer 126 is formed. The mask material layer 12 is formed in the concave portion 126A on the surface.
Leave 7. FIG. 46A shows a state in which the process up to this point has been completed.
【0180】[工程−1210]次に、第2導電材料層
126、マスク材料層127及び密着層125をエッチ
ングすると、図46の(B)に示すように、前述の機構
に従って対レジスト選択比の大きさに応じた円錐形状を
有する先鋭部126eが形成され、電子放出部128が
完成される。これらの層のエッチングは、実施の形態4
と同様に行うことができる。カソード電極11の表面を
基準とした先鋭部126eの斜面の傾斜角θpは約80
°となり、カソード電極11の表面を基準とした開口部
124の壁面の傾斜角θw(約75°)よりも大きい。
両傾斜角がθw<θp<90°の関係を満足していること
により、上記のエッチング中において開口部124の壁
面にエッチング残渣が残ることなく、十分な高さを有す
る電子放出部128が形成される。[Step-1210] Next, when the second conductive material layer 126, the mask material layer 127, and the adhesion layer 125 are etched, as shown in FIG. A sharpened portion 126e having a conical shape corresponding to the size is formed, and the electron emitting portion 128 is completed. These layers are etched according to the fourth embodiment.
Can be performed in the same manner. The inclination angle θ p of the slope of the sharp portion 126e with respect to the surface of the cathode electrode 11 is about 80.
°, which is larger than the inclination angle θ w (about 75 °) of the wall surface of the opening 124 with reference to the surface of the cathode electrode 11.
Since the two inclination angles satisfy the relationship of θ w <θ p <90 °, the electron emission portion 128 having a sufficient height does not leave an etching residue on the wall surface of the opening 124 during the above-described etching. Is formed.
【0181】この後、等方的なエッチング条件で絶縁層
12に形成された開口部124の側壁面を後退させる
と、図45に示した電界放出素子が完成される。等方的
なエッチングについては、実施の形態1で前述した通り
である。かかる電界放出素子を用いて、本発明の第3の
態様、より具体的には第3Cの態様に係る表示装置を構
成することができる。第3Cの態様に係る表示装置を構
成する方法は、実施の形態1で述べた方法と同様であ
る。Thereafter, when the side wall surface of the opening 124 formed in the insulating layer 12 is retreated under isotropic etching conditions, the field emission device shown in FIG. 45 is completed. The isotropic etching is as described in the first embodiment. The display device according to the third mode of the present invention, more specifically, the mode 3C can be constituted by using such a field emission device. The method of configuring the display device according to the third embodiment is the same as the method described in the first embodiment.
【0182】(実施の形態13)実施の形態13は、本
発明の第2Bの態様に係る電界放出素子の製造方法に関
する。この製造方法を、図47及び図48を参照して説
明する。(Thirteenth Embodiment) A thirteenth embodiment relates to a method for manufacturing a field emission device according to the second aspect of the present invention. This manufacturing method will be described with reference to FIGS.
【0183】[工程−1300]先ず、開口部94の形
成までを、実施の形態9の[工程−900]と同様に行
う。次に、開口部94内を含む全面に導電性の密着層1
32及び基部形成用の第1導電材料層(図示せず)を形
成し、これら両層をエッチングする。このエッチングに
より、開口部94の底部を埋め込む基部133が形成さ
れる。基部133とカソード電極11との間には、密着
層132が残存する。尚、図示される基部133は平坦
化された上面を有しているが、上面が実施の形態10に
おける基部93eのように窪んでいてもよい。尚、平坦
化された上面を有する基部133は、実施の形態11の
[工程−1100]〜[工程−1110]と同様のプロ
セスによって形成可能である。更に、開口部94の残部
を含む全面に、導電性の密着層135、及び先鋭部形成
用の第2導電材料層136を順次形成する。このとき、
開口部94の残部の上端面と底部との間の段差に基づい
た柱状部136Bと該柱状部136Bの上端に連通する
拡大部136Cとから成る略漏斗状の凹部136Aが第
2導電材料層136の表面に生成されるように、該第2
導電材料層136の厚さを選択する。次に、第2導電材
料層136上にマスク材料層137を形成する。このマ
スク材料層137は、例えば銅を用いて形成する。図4
7の(A)は、ここまでのプロセスが終了した状態を示
している。[Step-1300] First, the steps up to the formation of the opening 94 are performed in the same manner as in [Step-900] of the ninth embodiment. Next, the conductive adhesive layer 1 is formed on the entire surface including the inside of the opening 94.
32 and a first conductive material layer (not shown) for forming the base are formed, and both layers are etched. By this etching, a base 133 burying the bottom of the opening 94 is formed. The adhesion layer 132 remains between the base 133 and the cathode electrode 11. Although the illustrated base 133 has a flattened upper surface, the upper surface may be depressed like the base 93e in the tenth embodiment. The base 133 having the flattened upper surface can be formed by a process similar to [Step-1100] to [Step-1110] of the eleventh embodiment. Further, a conductive adhesive layer 135 and a second conductive material layer 136 for forming a sharpened portion are sequentially formed on the entire surface including the remaining portion of the opening 94. At this time,
A substantially funnel-shaped concave portion 136A including a columnar portion 136B based on a step between the upper end surface and the bottom portion of the remaining portion of the opening 94 and an enlarged portion 136C communicating with the upper end of the columnar portion 136B has a second conductive material layer 136. The second surface as produced on the surface of
The thickness of the conductive material layer 136 is selected. Next, a mask material layer 137 is formed over the second conductive material layer 136. The mask material layer 137 is formed using, for example, copper. FIG.
FIG. 7A shows a state in which the process up to this point has been completed.
【0184】[工程−1310]次に、図47の(B)
に示すように、マスク材料層137と第2導電材料層1
36とを支持体10の表面に対して平行な面内で除去す
ることにより、柱状部136Bにマスク材料層137を
残す。この除去は、実施の形態2の[工程−230]と
同様に、化学機械研磨(CMP)法により行うことがで
きる。[Step-1310] Next, FIG.
As shown in the figure, the mask material layer 137 and the second conductive material layer 1
36 is removed in a plane parallel to the surface of the support 10 to leave the mask material layer 137 on the columnar portion 136B. This removal can be performed by a chemical mechanical polishing (CMP) method as in [Step-230] of the second embodiment.
【0185】[工程−1320]次に、第2導電材料層
136とマスク材料層137と密着層135とをエッチ
ングすると、前述の機構に従って対レジスト選択比の大
きさに応じた円錐形状を有する先鋭部136eが形成さ
れる。これらの層のエッチングは、実施の形態2の[工
程−240]と同様に行うことができる。上記先鋭部1
36eと基部133e、及び先鋭部136eと基部13
3eの間に残存する密着層135eとによって、電子放
出部138が形成される。電子放出部138は、全体が
錐状形状を有していても勿論構わないが、図48の
(A)には基部133eの一部が開口部94の底部を埋
め込むように残存した状態を示した。かかる形状は、柱
状部136Bに埋め込まれたマスク材料層137の高さ
が低いか、若しくは、マスク材料層137のエッチング
速度が比較的速い場合に生じ得るが、電子放出部138
としての機能に何ら支障はない。[Step-1320] Next, when the second conductive material layer 136, the mask material layer 137 and the adhesion layer 135 are etched, a sharp point having a conical shape corresponding to the magnitude of the resist selectivity is obtained according to the above-described mechanism. A part 136e is formed. Etching of these layers can be performed in the same manner as in [Step-240] of the second embodiment. Sharp point 1
36e and base 133e, and sharp portion 136e and base 13
The electron-emitting portion 138 is formed by the adhesive layer 135e remaining between 3e. Needless to say, the electron emitting portion 138 may have a conical shape as a whole, but FIG. 48A shows a state in which a part of the base 133 e remains so as to bury the bottom of the opening 94. Was. Such a shape can occur when the height of the mask material layer 137 embedded in the columnar portion 136B is low or the etching rate of the mask material layer 137 is relatively high.
Function does not hinder at all.
【0186】[工程−1330]この後、等方的なエッ
チング条件で絶縁層12に形成された開口部94の側壁
面を後退させると、図48の(B)に示した電界放出素
子が完成される。等方的なエッチングについては、実施
の形態1で前述した通りである。かかる電界放出素子を
用いて、本発明の第3の態様、より具体的には第3Bの
態様に係る表示装置を構成することができる。第3Bの
態様に係る表示装置を構成する方法は、実施の形態1で
述べた方法と同様である。[Step-1330] After that, when the side wall surface of the opening 94 formed in the insulating layer 12 is receded under isotropic etching conditions, the field emission device shown in FIG. 48B is completed. Is done. The isotropic etching is as described in the first embodiment. The display device according to the third mode of the present invention, more specifically, the mode 3B mode can be constituted by using such a field emission device. The method of configuring the display device according to the 3B mode is the same as the method described in Embodiment 1.
【0187】(実施の形態14)実施の形態14は、本
発明の第2Cの態様に係る電界放出素子の製造方法に関
する。この製造方法を、図49を参照して説明する。(Embodiment 14) Embodiment 14 relates to a method for manufacturing a field emission device according to Embodiment 2C of the present invention. This manufacturing method will be described with reference to FIG.
【0188】[工程−1400]第2導電材料層136
の形成までを実施の形態13の[工程−1300]と同
様に行う。次に、第2導電材料層136上にマスク材料
層147を形成する。次に、第2導電材料層136上と
拡大部内のマスク材料層147のみを除去することによ
り、図49に示すように、柱状部136Bにマスク材料
層147を残す。ここでは、例えば希フッ酸水溶液を用
いたウェットエッチングを行い、タングステンから成る
第2導電材料層136を除去することなく、銅から成る
マスク材料層147のみを選択的に除去することができ
る。この後の第2導電材料層136とマスク材料層14
7のエッチング、絶縁層12の等方的なエッチング等の
プロセスは、全て実施の形態13と同様に行うことがで
きる。[Step-1400] Second conductive material layer 136
Are performed in the same manner as in [Step-1300] of the thirteenth embodiment. Next, a mask material layer 147 is formed over the second conductive material layer 136. Next, by removing only the mask material layer 147 on the second conductive material layer 136 and in the enlarged portion, the mask material layer 147 is left on the columnar portion 136B as shown in FIG. Here, only the mask material layer 147 made of copper can be selectively removed without removing the second conductive material layer 136 made of tungsten, for example, by performing wet etching using a diluted hydrofluoric acid aqueous solution. After this, the second conductive material layer 136 and the mask material layer 14
Processes such as etching 7 and isotropic etching of the insulating layer 12 can all be performed in the same manner as in the thirteenth embodiment.
【0189】(実施の形態15)実施の形態15は、本
発明の第2Dの態様に係る電界放出素子の製造方法に関
する。この製造方法を、図50を参照して説明する。(Embodiment 15) Embodiment 15 relates to a method of manufacturing a field emission device according to the 2D mode of the present invention. This manufacturing method will be described with reference to FIG.
【0190】[工程−1500]基部133の形成まで
を実施の形態13の[工程−1300]と同様に行う。
次に、開口部94内を含む全面に、タングステンから成
る厚さ約0.07μmの導電性の密着層155を、実施
の形態6の[工程−600]と同様に、DCスパッタ法
で形成する。この後、実施の形態13と同様にして、タ
ングステンから成る第2導電材料層156を形成し、該
第2導電材料層156の表面の凹部にマスク材料層15
7を残し、更に、第2導電材料層156とマスク材料層
157のエッチングを行う。図50の(A)は、密着層
155が丁度露出した時点を図示している。実施の形態
15では、この時点において被エッチング物の面積の大
部分を占める材料は依然としてタングステンであるた
め、図21を参照して説明したような蒸気圧の低いエッ
チング反応生成物が発生せず、エッチングは引き続き速
やかに進行する。[Step-1500] The steps up to the formation of the base 133 are performed in the same manner as in [Step-1300] of the thirteenth embodiment.
Next, a conductive adhesion layer 155 made of tungsten and having a thickness of about 0.07 μm is formed on the entire surface including the inside of the opening 94 by the DC sputtering method in the same manner as in [Step-600] of the sixth embodiment. . Thereafter, in the same manner as in the thirteenth embodiment, a second conductive material layer 156 made of tungsten is formed, and the mask material layer 15 is formed in a concave portion on the surface of the second conductive material layer 156.
7, the second conductive material layer 156 and the mask material layer 157 are etched. FIG. 50 (A) illustrates a point in time when the adhesion layer 155 has just been exposed. In the fifteenth embodiment, since the material occupying most of the area of the object to be etched at this point is still tungsten, an etching reaction product having a low vapor pressure as described with reference to FIG. Etching continues rapidly.
【0191】[工程−1510]更に、被エッチング物
に密着層155も加わって引き続きエッチングが進行す
ると、最終的には、図50の(B)に示すように、良好
な錐状形状を有する先鋭部156eが形成される。この
先鋭部156eと基部133、及び先鋭部156eと基
部133の間に残存する密着層155eとによって、電
子放出部158が形成される。かかる電界放出素子を用
いて、本発明の第3の態様、より具体的には第3Bの態
様に係る表示装置を構成することができる。第3Bの態
様に係る表示装置を構成する方法は、実施の形態1で述
べた方法と同様である。[Step-1510] Further, when the etching proceeds with the adhesion layer 155 added to the object to be etched, finally, as shown in FIG. 50B, a sharp point having a good conical shape is obtained. A portion 156e is formed. The electron emitting portion 158 is formed by the sharp portion 156e and the base portion 133 and the adhesive layer 155e remaining between the sharp portion 156e and the base portion 133. The display device according to the third mode of the present invention, more specifically, the mode 3B mode can be constituted by using such a field emission device. The method of configuring the display device according to the 3B mode is the same as the method described in Embodiment 1.
【0192】以上、本発明を、発明の実施の形態に基づ
き説明したが、本発明はこれらに限定されるものではな
い。電界放出素子の構造の細部、電界放出素子の製造方
法における加工条件や使用した材料等の詳細事項、電界
放出素子を適用した表示装置の構造の細部は例示であ
り、適宜変更、選択、組合せが可能である。例えば、実
施の形態1〜実施の形態3及び実施の形態6において説
明した電界放出素子に、実施の形態5にて説明した収束
電極を設けてもよい。また、実施の形態9〜実施の形態
13及び実施の形態15にて説明した電界放出素子に、
実施の形態8にて説明した収束電極を設けてもよい。実
施の形態2〜実施の形態5において説明した電界放出素
子に、実施の形態6にて説明した密着層を設けてもよ
い。また、実施の形態7〜実施の形態13において説明
した電界放出素子に、実施の形態15にて説明した密着
層を設けてもよい。実施の形態4及び実施の形態5で
は、本発明の第1Aの態様に係る製造方法を例示した
が、第1Bの態様、第1Cの態様及び第1Dの態様に係
る製造方法も同様に適用可能である。また、実施の形態
7〜実施の形態12では、本発明の第2Aの態様に係る
製造方法を例示したが、第2Bの態様、第2Cの態様及
び第2Dの態様に係る製造方法も同様に適用可能であ
る。Although the present invention has been described based on the embodiments of the present invention, the present invention is not limited to these embodiments. The details of the structure of the field emission device, the details of the processing conditions and the materials used in the method of manufacturing the field emission device, and the details of the structure of the display device to which the field emission device is applied are examples, and may be appropriately changed, selected, and combined. It is possible. For example, the field emission device described in the first to third embodiments and the sixth embodiment may be provided with the focusing electrode described in the fifth embodiment. Further, the field emission device described in Embodiments 9 to 13 and 15 includes:
The focusing electrode described in Embodiment 8 may be provided. The field emission device described in Embodiments 2 to 5 may be provided with the adhesion layer described in Embodiment 6. Further, the field emission device described in Embodiments 7 to 13 may be provided with the adhesion layer described in Embodiment 15. In Embodiments 4 and 5, the manufacturing method according to Embodiment 1A of the present invention has been illustrated, but the manufacturing methods according to Embodiments 1B, 1C, and 1D are also applicable. It is. Further, in the seventh to twelfth embodiments, the manufacturing method according to the second embodiment A of the present invention has been exemplified. However, the manufacturing methods according to the second embodiment B, the second embodiment C, and the second embodiment D are also the same. Applicable.
【0193】[0193]
【発明の効果】以上の説明からも明らかなように、本発
明の第1の態様に係る電界放出素子は、電子放出部の先
端部が結晶粒界が略垂直に配向した結晶質の導電材料か
ら構成されているため、高電界下で電子放出を繰り返す
電子放出部の耐久性が改善され、ひいてはこの電界放出
素子を用いた第1の態様に係る表示装置の長寿命化が図
られる。本発明の第2の態様に係る電界放出素子におい
ては、θw<θe<90°の関係が満足されることによっ
て開口部内に残渣が残存し難い構成が採られ、高い電子
放出効率を達成しながら、ゲート電極とカソード電極と
の短絡が防止されており、ひいてはこの電界放出素子を
用いた第2の態様に係る表示装置の低消費電力化と高信
頼化が図られる。更に、本発明の第3の態様に係る電界
放出素子は、電子放出部が基部とその上に形成される先
鋭部から構成されるので、基部の高さを適切に選択する
ことにより電子放出部の先端部とゲート電極との間の距
離を微調整することが可能となり、電界放出素子、ひい
てはこの電界放出素子を用いた第3の態様に係る表示装
置の設計の自由度が高まる。As is clear from the above description, the field emission device according to the first aspect of the present invention is a crystalline conductive material in which the tip of the electron emission portion has a crystal grain boundary oriented substantially vertically. , The durability of the electron-emitting portion that repeatedly emits electrons under a high electric field is improved, and the life of the display device according to the first embodiment using the field-emitting device is extended. In the field emission device according to the second aspect of the present invention, by satisfying the relationship of θ w <θ e <90 °, a configuration in which a residue hardly remains in the opening is adopted, and high electron emission efficiency is achieved. However, a short circuit between the gate electrode and the cathode electrode is prevented, and the power consumption and high reliability of the display device according to the second embodiment using the field emission device are achieved. Further, in the field emission device according to the third aspect of the present invention, since the electron-emitting portion is composed of the base and the sharp portion formed thereon, the electron-emitting portion can be selected by appropriately selecting the height of the base. , The distance between the tip of the device and the gate electrode can be finely adjusted, and the degree of freedom in designing the field emission device, and furthermore, the display device according to the third embodiment using the field emission device is increased.
【0194】本発明の第2の態様に係る電界放出素子の
製造方法においては、電子放出部を基部とその上の先鋭
部とに分けて形成するが、特にCVD法により形成され
る結晶質の導電材料層を用いて先鋭部を形成する場合に
は、基部のすぐ上において結晶粒界が略垂直に配向した
導電材料層の領域を用いて先鋭部を形成し得るので、電
子放出部の先端部とゲート電極との間の距離の精密な制
御が可能となる他、電子放出部の耐久性も向上させるこ
とができる。In the method of manufacturing the field emission device according to the second aspect of the present invention, the electron emission portion is formed by dividing the electron emission portion into a base portion and a sharp portion on the base portion. In the case where the sharp portion is formed using the conductive material layer, the sharp portion can be formed using the region of the conductive material layer in which the crystal grain boundaries are oriented substantially vertically right above the base, so that the tip of the electron emitting portion can be formed. In addition to enabling precise control of the distance between the portion and the gate electrode, the durability of the electron-emitting portion can be improved.
【0195】本発明の第1及び第2の態様に係る電界放
出素子の製造方法においては、電子放出部を構成する先
端部若しくは先鋭部を、一連の自己整合的なプロセスに
より形成することができる。従ってプロセスの煩雑さが
軽減されることは勿論、大面積のカソード・パネルの製
造を想定した場合にも、カソード・パネルの全面に亙っ
て均一な寸法及び形状を有する電子放出部を形成するこ
とができ、表示装置の大画面化に容易に対応することが
可能となる。自己整合的なプロセスを適用することがで
きるので、フォトリソグラフィ工程数が削減され、更に
は製造設備投資の削減、プロセス時間の短縮化、電界放
出素子や表示装置の製造コストの低減を図ることができ
る。In the method of manufacturing the field emission device according to the first and second aspects of the present invention, the tip portion or the sharp portion constituting the electron emission portion can be formed by a series of self-aligned processes. . Accordingly, not only the complexity of the process is reduced, but also in the case where a large-area cathode panel is to be manufactured, an electron-emitting portion having a uniform size and shape is formed over the entire surface of the cathode panel. Accordingly, it is possible to easily cope with the enlargement of the screen of the display device. Since a self-aligned process can be applied, the number of photolithography steps can be reduced, and further, the investment in manufacturing equipment can be reduced, the processing time can be shortened, and the manufacturing cost of a field emission device and a display device can be reduced. it can.
【図1】実施の形態1の電界放出素子を示す図であり、
(A)は模式的端面図、(B)は電子放出部の結晶粒界
の方向を説明する模式図である。FIG. 1 is a diagram showing a field emission device according to a first embodiment;
(A) is a schematic end view, (B) is a schematic diagram for explaining the direction of the crystal grain boundary of the electron emitting portion.
【図2】本発明の表示装置の構成例を示す模式的端面図
である。FIG. 2 is a schematic end view showing a configuration example of a display device of the present invention.
【図3】実施の形態1の電界放出素子の製造方法を説明
する模式的端面図であり、(A)は開口部の形成工程、
(B)は密着層の形成工程をそれぞれ表す。FIGS. 3A and 3B are schematic end views illustrating a method for manufacturing the field emission device according to the first embodiment, in which FIG.
(B) represents the step of forming the adhesion layer.
【図4】図3に続き、実施の形態1の電界放出素子の製
造方法を説明する模式的端面図であり、(A)は電子放
出部形成用の導電材料層の形成工程、(B)はマスク材
料層の形成工程をそれぞれ表す。4A and 4B are schematic end views illustrating the method for manufacturing the field emission device according to the first embodiment, following FIG. 3; FIG. 4A is a step of forming a conductive material layer for forming an electron emission portion; Represents a step of forming a mask material layer.
【図5】図4に続き、実施の形態1の電界放出素子の製
造方法を説明する模式的端面図であり、(A)は凹部に
マスク材料層を残す工程、(B)は電子放出部の形成工
程をそれぞれ表す。5A and 5B are schematic end views illustrating the method for manufacturing the field emission device according to the first embodiment, following FIG. 4; FIG. 5A is a step of leaving a mask material layer in a concave portion; Respectively.
【図6】電子放出部の形成機構を説明する図であり、
(A)は、エッチングの進行に伴う被エッチング物の表
面プロファイルの変化を示す概念図、(B)は、エッチ
ング時間と開口部中心における被エッチング物の厚さと
の関係を示すグラフである。FIG. 6 is a diagram for explaining a formation mechanism of an electron emission portion;
(A) is a conceptual diagram showing a change in a surface profile of an object to be etched with progress of etching, and (B) is a graph showing a relationship between an etching time and a thickness of the object to be etched at the center of an opening.
【図7】導電材料層の対レジスト選択比の大小による電
子放出部の形状変化を示す模式的端面図である。FIG. 7 is a schematic end view showing a change in shape of an electron-emitting portion depending on the selectivity of a conductive material layer to resist.
【図8】実施の形態2の電界放出素子の製造方法を説明
する模式的端面図であり、(A)は開口部の形成工程、
(B)は密着層と導電材料層の形成工程をそれぞれ表
す。8A and 8B are schematic end views illustrating a method for manufacturing the field emission device according to the second embodiment, in which FIG.
(B) shows the step of forming the adhesion layer and the conductive material layer, respectively.
【図9】図8に続き、実施の形態2の電界放出素子の製
造方法を説明する模式的端面図であり、(A)はマスク
材料層の形成工程、(B)は柱状部にマスク材料層を残
す工程をそれぞれ表す。FIGS. 9A and 9B are schematic end views illustrating the method for manufacturing the field emission device according to the second embodiment, wherein FIG. 9A is a process for forming a mask material layer, and FIG. Steps of leaving a layer are respectively shown.
【図10】図9に続き、実施の形態2の電界放出素子の
製造方法を説明する模式的端面図であり、(A)は電子
放出部の形成工程、(B)は開口部の側壁面を後退させ
る工程をそれぞれ表す。FIGS. 10A and 10B are schematic end views illustrating the method for manufacturing the field emission device according to the second embodiment, following FIG. 9, wherein FIG. 10A is a step of forming an electron emission portion, and FIG. Respectively represents the step of retreating.
【図11】マスク材料層の形状による電子放出部の形状
変化を説明するための模式図であり、(A)は柱状部に
残るマスク材料層、(B)は凹部に残るマスク材料層の
場合をそれぞれ表す。11A and 11B are schematic diagrams for explaining a change in the shape of an electron-emitting portion due to the shape of a mask material layer, wherein FIG. 11A shows a mask material layer remaining in a columnar portion, and FIG. Respectively.
【図12】実施の形態3の電界放出素子の製造方法を説
明する模式的端面図であり、(A)は柱状部にマスク材
料層を残す工程、(B)は電子放出部の形成工程をそれ
ぞれ表す。12A and 12B are schematic end views illustrating a method for manufacturing the field emission device according to the third embodiment, in which FIG. 12A shows a step of leaving a mask material layer on a columnar portion, and FIG. 12B shows a step of forming an electron emission portion. Respectively.
【図13】図12に続き、実施の形態3の電界放出素子
の製造方法を説明する模式的端面図であり、開口部の側
壁面を後退させる工程を表す。FIG. 13 is a schematic end view illustrating the method for manufacturing the field emission device according to the third embodiment, following FIG. 12, and illustrates a step of retracting the side wall surface of the opening.
【図14】実施の形態4の技術的背景を説明する模式的
端面図であり、(A)はエッチング残渣が残った状態、
(B)はエッチング残渣の除去に伴って電子放出部が縮
小した状態をそれぞれ表す。FIGS. 14A and 14B are schematic end views for explaining the technical background of the fourth embodiment, in which FIG.
(B) shows a state in which the electron-emitting portion is reduced with the removal of the etching residue.
【図15】実施の形態4の電界放出素子を示す模式的端
面図である。FIG. 15 is a schematic end view showing a field emission device according to a fourth embodiment.
【図16】実施の形態4の電界放出素子の製造方法を示
す模式的端面図であり、(A)は開口部の形成工程、
(B)は凹部にマスク材料層を残す工程、(C)は電子
放出部の形成工程をそれぞれ表す。FIG. 16 is a schematic end view showing the method for manufacturing the field emission device of Embodiment 4, in which (A) is a step of forming an opening,
(B) shows a step of leaving a mask material layer in a concave portion, and (C) shows a step of forming an electron-emitting portion.
【図17】実施の形態5の電界放出素子を示す模式的端
面図である。FIG. 17 is a schematic end view showing a field emission device of a fifth embodiment.
【図18】実施の形態5の電界放出素子の製造方法を示
す模式的端面図であり、(A)はゲート電極の形成工
程、(B)は収束電極及びエッチング停止層の形成工程
をそれぞれ表す。FIGS. 18A and 18B are schematic end views showing a method for manufacturing the field emission device of the fifth embodiment, wherein FIG. 18A shows a step of forming a gate electrode, and FIG. 18B shows a step of forming a focusing electrode and an etching stop layer. .
【図19】図18に続き、実施の形態5の電界放出素子
の製造方法を示す模式的端面図であり、(A)は開口部
の形成工程、(B)は導電材料層及びマスク材料層の形
成工程をそれぞれ表す。FIG. 19 is a schematic end view showing the method of manufacturing the field emission device according to the fifth embodiment, following FIG. 18, (A) showing an opening forming step, and (B) showing a conductive material layer and a mask material layer. Respectively.
【図20】図19に続き、実施の形態5の電界放出素子
の製造方法を示す模式的端面図であり、(A)は凹部に
マスク材料層を残す工程、(B)は電子放出部の形成工
程をそれぞれ表す。FIG. 20 is a schematic end view showing the method of manufacturing the field emission device according to the fifth embodiment, following FIG. 19, wherein (A) shows a step of leaving a mask material layer in a concave portion, and (B) shows an electron emission portion. The forming steps are respectively shown.
【図21】実施の形態6の技術的背景を説明する図であ
り、(A)はエッチングの進行に伴う被エッチング物の
表面プロファイルの変化を示す概念図、(B)はエッチ
ング途中状態の概念図をそれぞれ表す。21A and 21B are diagrams illustrating a technical background of the sixth embodiment, in which FIG. 21A is a conceptual diagram illustrating a change in a surface profile of an object to be etched with progress of etching, and FIG. Each figure is represented.
【図22】実施の形態6の電界放出素子の製造方法を示
す模式的端面図であり、(A)は凹部にマスク材料層を
残す工程、(B)は導電材料層のエッチングの途中状態
をそれぞれ表す。FIGS. 22A and 22B are schematic end views showing a method of manufacturing the field emission device of Embodiment 6, wherein FIG. 22A shows a step of leaving a mask material layer in a concave portion, and FIG. Respectively.
【図23】図22に続き、実施の形態6の電界放出素子
の製造方法を示す模式的端面図であり、(A)は電子放
出部の形成工程、(B)はエッチングの進行に伴う被エ
ッチング物の表面プロファイルの変化をそれぞれ表す。FIGS. 23A and 23B are schematic end views illustrating the method of manufacturing the field emission device of Embodiment 6 following FIG. The change in the surface profile of the etched product is shown.
【図24】実施の形態7の電界放出素子を示す模式的端
面図である。FIG. 24 is a schematic end view showing the field emission device of the seventh embodiment.
【図25】実施の形態7の電界放出素子の製造方法を説
明する模式的端面図であり、(A)は基部形成用の第1
導電材料層と平坦化層の形成工程、(B)は基部の形成
工程をそれぞれ表す。FIG. 25 is a schematic end view for explaining the method of manufacturing the field emission device according to the seventh embodiment, wherein FIG.
The step of forming the conductive material layer and the flattening layer and the step (B) of FIG.
【図26】図25に続き、実施の形態7の電界放出素子
の製造方法を説明する模式的端面図であり、(A)は先
鋭部形成用の第2導電材料層の形成工程、(B)はマス
ク材料層の形成工程をそれぞれ表す。FIG. 26 is a schematic end view illustrating the method for manufacturing the field emission device according to the seventh embodiment, following FIG. 25, wherein FIG. 26 (A) is a step of forming a second conductive material layer for forming a sharpened portion, and FIG. ) Respectively indicate a step of forming a mask material layer.
【図27】図26に続き、実施の形態7の電界放出素子
の製造方法を説明する模式的端面図であり、(A)は凹
部にマスク材料層を残す工程、(B)は電子放出部の形
成工程をそれぞれ表す。27A and 27B are schematic end views illustrating the method of manufacturing the field emission device according to the seventh embodiment, following FIG. 26, wherein FIG. 27A shows a step of leaving a mask material layer in a concave portion, and FIG. Respectively.
【図28】実施の形態8の電界放出素子を示す模式的端
面図である。FIG. 28 is a schematic end view showing the field emission device of the eighth embodiment.
【図29】実施の形態8の電界放出素子の製造方法を説
明する模式的端面図であり、(A)は開口部の形成工
程、(B)は基部の形成工程をそれぞれ表す。FIGS. 29A and 29B are schematic end views illustrating a method for manufacturing the field emission device according to the eighth embodiment, in which FIG. 29A illustrates a step of forming an opening, and FIG. 29B illustrates a step of forming a base.
【図30】図29に続き、実施の形態8の電界放出素子
の製造方法を説明する模式的端面図であり、電子放出部
の形成工程を表す。FIG. 30 is a schematic end view illustrating the method of manufacturing the field emission device according to the eighth embodiment, following FIG. 29, illustrating a step of forming an electron-emitting portion;
【図31】実施の形態9の電界放出素子を示す図であ
り、(A)は模式的端面図、(B)は電子放出部の結晶
粒界の方向を説明する模式図である。31A and 31B are diagrams illustrating a field emission device according to a ninth embodiment, in which FIG. 31A is a schematic end view, and FIG. 31B is a schematic diagram illustrating the direction of a crystal grain boundary of an electron emission portion.
【図32】実施の形態9の電界放出素子の製造方法を説
明する模式的端面図であり、(A)は基部形成用の第1
導電材料層の形成工程、(B)は第1導電材料層の結晶
粒界の方向を説明する模式図である。FIG. 32 is a schematic end view illustrating the method for manufacturing the field emission device according to the ninth embodiment, where (A) is a first view for forming a base.
FIG. 4B is a schematic diagram illustrating a direction of a crystal grain boundary of the first conductive material layer, in which the conductive material layer is formed.
【図33】図32に続き、実施の形態9の電界放出素子
の製造方法を説明する模式的端面図であり、(A)は基
部の形成工程、(B)は基部の結晶粒界の方向を説明す
る模式図である。FIG. 33 is a schematic end view illustrating the method for manufacturing the field emission device according to the ninth embodiment, following FIG. 32, wherein (A) is a base forming step, and (B) is a direction of a crystal grain boundary of the base. FIG.
【図34】図33に続き、実施の形態9の電界放出素子
の製造方法を説明する模式的端面図であり、(A)は先
鋭部形成用の第2導電材料層に形成された凹部にマスク
材料層を残す工程、(B)は基部と第2導電材料層の結
晶粒界の方向を説明する模式図である。FIG. 34 is a schematic end view illustrating the method for manufacturing the field emission device according to the ninth embodiment, following FIG. 33, wherein (A) illustrates a recess formed in the second conductive material layer for forming a sharp portion; FIG. 4B is a schematic diagram illustrating a step of leaving a mask material layer, and FIG. 4B is a diagram illustrating a direction of crystal grain boundaries of a base and a second conductive material layer.
【図35】図34に続き、実施の形態9の電界放出素子
の製造方法を説明する模式的端面図であり、(A)はエ
ッチングによる先鋭部の形成工程、(B)は電子放出部
の結晶粒界の方向を説明する模式図である。FIG. 35 is a schematic end view illustrating the method of manufacturing the field emission device according to the ninth embodiment, following FIG. 34, wherein FIG. 35 (A) shows a step of forming a sharpened portion by etching, and FIG. It is a schematic diagram explaining the direction of a crystal grain boundary.
【図36】実施の形態10の電界放出素子を示す図であ
り、(A)は模式的端面図、(B)は電子放出部の結晶
粒界の方向を説明する模式図である。36A and 36B are diagrams showing a field emission device according to a tenth embodiment, wherein FIG. 36A is a schematic end view, and FIG. 36B is a schematic diagram for explaining the direction of a crystal grain boundary of an electron emission portion.
【図37】実施の形態10の電界放出素子の製造方法を
説明する模式的端面図であり、(A)は基部の形成工
程、(B)は基部の結晶粒界の方向を説明する模式図で
ある。FIGS. 37A and 37B are schematic end views illustrating the method for manufacturing the field emission device according to the tenth embodiment. FIG. 37A is a schematic diagram illustrating a base forming step, and FIG. It is.
【図38】図37に続き、実施の形態10の電界放出素
子の製造方法を説明する模式的端面図であり、(A)は
先鋭部形成用の第2導電材料層に形成された凹部にマス
ク材料層を残す工程、(B)は基部と第2導電材料層の
結晶粒界の方向を説明する模式図である。FIG. 38 is a schematic end view illustrating the method for manufacturing the field emission device according to the tenth embodiment, following FIG. 37, wherein FIG. 38 (A) illustrates a recess formed in a second conductive material layer for forming a sharp portion; FIG. 4B is a schematic diagram illustrating a step of leaving a mask material layer, and FIG. 4B is a diagram illustrating a direction of crystal grain boundaries of a base and a second conductive material layer.
【図39】図38に続き、実施の形態10の電界放出素
子の製造方法を説明する模式的端面図であり、(A)は
先鋭部の形成工程、(B)は電子放出部の結晶粒界の方
向を説明する模式図である。FIG. 39 is a schematic end view illustrating the method of manufacturing the field emission device according to the tenth embodiment, following FIG. 38, wherein (A) is a step of forming a sharp portion, and (B) is a crystal grain of an electron emission portion. It is a schematic diagram explaining the direction of a field.
【図40】実施の形態11の電界放出素子を示す図であ
り、(A)は模式的端面図、(B)は電子放出部の結晶
粒界の方向を説明する模式図である。FIGS. 40A and 40B are diagrams showing a field emission device of an eleventh embodiment, in which FIG. 40A is a schematic end view, and FIG.
【図41】実施の形態11の電界放出素子の製造方法を
説明する模式的端面図であり、(A)は基部形成用の第
1導電材料層と平坦化層の形成工程、(B)は第1導電
材料層の結晶粒界の方向を説明する模式図である。FIGS. 41A and 41B are schematic end views illustrating the method for manufacturing the field emission device according to the eleventh embodiment, in which FIG. 41A is a step of forming a first conductive material layer for forming a base and a planarizing layer, and FIG. FIG. 3 is a schematic diagram illustrating a direction of a crystal grain boundary of a first conductive material layer.
【図42】図41に続き、実施の形態11の電界放出素
子の製造方法を説明する模式的端面図であり、(A)上
面が平坦な基部の形成工程、(B)は基部の結晶粒界の
方向を説明する模式図である。42 is a schematic end view illustrating the method for manufacturing the field emission device according to the eleventh embodiment, following FIG. 41, wherein (A) a step of forming a base having a flat upper surface, and (B) a crystal grain of the base; It is a schematic diagram explaining the direction of a field.
【図43】図42に続き、実施の形態11の電界放出素
子の製造方法を説明する模式的端面図であり、(A)は
先鋭部形成用の第2導電材料層に形成された凹部にマス
ク材料層を残す工程、(B)は基部と第2導電材料層の
結晶粒界の方向を説明する模式図である。FIG. 43 is a schematic end view illustrating the method for manufacturing the field emission device according to the eleventh embodiment, following FIG. 42, wherein (A) illustrates a concave portion formed in the second conductive material layer for forming a sharp portion; FIG. 4B is a schematic diagram illustrating a step of leaving a mask material layer, and FIG. 4B is a diagram illustrating a direction of crystal grain boundaries of a base and a second conductive material layer.
【図44】図43に続き、実施の形態11の電界放出素
子の製造方法を説明する模式的端面図であり、(A)は
先鋭部の形成工程、(B)は電子放出部の結晶粒界の方
向を説明する模式図である。FIGS. 44A and 44B are schematic end views illustrating the method of manufacturing the field emission device according to the eleventh embodiment, in which FIG. 44A is a step of forming a sharp portion, and FIG. It is a schematic diagram explaining the direction of a field.
【図45】実施の形態12の電界放出素子を示す模式的
端面図である。FIG. 45 is a schematic end view showing the field emission device of the twelfth embodiment.
【図46】実施の形態12の電界放出素子の製造方法を
示す模式的端面図であり、(A)は先鋭部形成用の第2
導電材料層に形成された凹部にマスク材料層を残す工
程、(B)は電子放出部の形成工程をそれぞれ表す。FIG. 46 is a schematic end view showing the method of manufacturing the field emission device according to the twelfth embodiment, in which (A) is a second example for forming a sharp portion.
The step of leaving the mask material layer in the recess formed in the conductive material layer and the step (B) represent the step of forming the electron-emitting portion, respectively.
【図47】実施の形態13の電界放出素子の製造方法を
示す模式的端面図であり、(A)はマスク材料層の形成
工程、(B)は柱状部にマスク材料層を残す工程をそれ
ぞれ表す。FIGS. 47A and 47B are schematic end views showing the method of manufacturing the field emission device of the thirteenth embodiment. FIG. 47A shows a step of forming a mask material layer, and FIG. 47B shows a step of leaving a mask material layer in a columnar portion. Represent.
【図48】図47に続き、実施の形態13の電界放出素
子の製造方法を示す模式的端面図であり、(A)は電子
放出部の形成工程、(B)は開口部の側壁面を後退させ
る工程をそれぞれ表す。48 is a schematic end view showing the method of manufacturing the field emission device according to the thirteenth embodiment, following FIG. 47, wherein FIG. 48 (A) shows a step of forming an electron emission portion, and FIG. Steps of retracting are respectively shown.
【図49】実施の形態14の電界放出素子の製造方法を
示す模式的端面図であり、柱状部にマスク材料層を残す
工程を表す。FIG. 49 is a schematic end view showing the method for manufacturing the field emission device of the fourteenth embodiment, showing a step of leaving a mask material layer on the columnar portion.
【図50】実施の形態15の電界放出素子の製造方法を
示す模式的端面図であり、(A)は第2導電材料層のエ
ッチングの途中状態、(B)は電子放出部の形成工程を
それぞれ表す。FIG. 50 is a schematic end view showing the method of manufacturing the field emission device of the fifteenth embodiment, wherein (A) shows a state in the middle of etching of the second conductive material layer, and (B) shows a step of forming an electron emission portion. Respectively.
【図51】従来の表示装置の一般的な構成を示す部分模
式的端面図である。FIG. 51 is a partial schematic end view showing a general configuration of a conventional display device.
【図52】従来のスピント型電界放出素子の製造方法を
一例を説明するための模式的端面図であり、(A)は開
口部を形成した状態、(B)はゲート電極及び絶縁層上
に剥離層を形成した状態をそれぞれ表す。FIGS. 52A and 52B are schematic end views for explaining an example of a conventional method for manufacturing a Spindt-type field emission device, wherein FIG. 52A shows a state in which an opening is formed, and FIG. The state in which the release layer is formed is shown.
【図53】図52に引き続き従来のスピント型の電界放
出素子の製造方法の一例を説明するための模式的端面図
であり、(A)は導電材料層の成長に伴って円錐形状の
電子放出部が形成された状態、(B)は不要の導電材料
層を剥離層と共に除去した状態をそれぞれ表す。FIG. 53 is a schematic end view for explaining an example of a conventional method for manufacturing a Spindt-type field emission device following FIG. 52, wherein (A) shows a conical electron emission accompanying the growth of a conductive material layer; (B) shows a state in which an unnecessary conductive material layer is removed together with a peeling layer.
10・・・支持体、11・・・カソード電極、12・・
・絶縁層、13・・・ゲート電極、14,24,44,
54,94,124・・・開口部、16,26,46,
56・・・導電材料層(電子放出部形成用)、16A,
26A,46A,56A,76A,96A,106A,
116A,126A,136A・・・凹部、26B,1
36B・・・柱状部、26C,136C・・・拡大部、
16e,26e,46e,56e,78,88,98,
108,118,128,138,158・・・電子放
出部、17,27,47,57,77,97,107,
117,127,137,147,157・・・マスク
材料層、73,93,113・・・第1導電材料層(基
部形成用)、73e,83,93e,113ef,12
3,133,133e・・・基部、74,114・・・
平坦化層、76,96,106,116,126,13
6,156・・・第2導電材料層(先鋭部形成用)、7
6e,86,96e,106e,116e,126e,
136e,156e・・・先鋭部、12・・・絶縁層、
50・・・第2絶縁層、51・・・収束電極、CP・・
・カソード・パネル、AP・・・アノード・パネル、1
60・・・基板、161・・・蛍光体層、162・・・
アノード電極10 ... Support, 11 ... Cathode, 12 ...
.Insulating layer, 13 ... gate electrode, 14, 24, 44,
54, 94, 124 ... openings, 16, 26, 46,
56... Conductive material layer (for forming an electron emitting portion), 16A,
26A, 46A, 56A, 76A, 96A, 106A,
116A, 126A, 136A ... recess, 26B, 1
36B: columnar portion, 26C, 136C: enlarged portion,
16e, 26e, 46e, 56e, 78, 88, 98,
108, 118, 128, 138, 158... Electron-emitting portion, 17, 27, 47, 57, 77, 97, 107,
117, 127, 137, 147, 157: mask material layer, 73, 93, 113: first conductive material layer (for forming base portion), 73e, 83, 93e, 113ef, 12
3, 133, 133e ... base, 74, 114 ...
Planarization layer, 76, 96, 106, 116, 126, 13
6, 156... Second conductive material layer (for forming a sharp portion), 7
6e, 86, 96e, 106e, 116e, 126e,
136e, 156e: sharp part, 12: insulating layer,
50: second insulating layer, 51: focusing electrode, CP
・ Cathode panel, AP ・ ・ ・ Anode panel, 1
60 ... substrate, 161 ... phosphor layer, 162 ...
Anode electrode
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菊地 一夫 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5C031 DD17 DD19 5C036 EE01 EE14 EF01 EF06 EF09 EG12 EG19 EH08 EH21 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Kazuo Kikuchi 6-35 Kita Shinagawa, Shinagawa-ku, Tokyo Sony Corporation F-term (reference) 5C031 DD17 DD19 5C036 EE01 EE14 EF01 EF06 EF09 EG12 EG19 EH08 EH21
Claims (49)
極、 (B)支持体及びカソード電極上に形成された絶縁層、 (C)絶縁層上に形成されたゲート電極、 (D)ゲート電極と絶縁層とを貫通した開口部、及び、 (E)開口部の底部に位置するカソード電極上に形成さ
れ、先端部が錐状形状を有し、且つ先端部が結晶質の導
電材料から成る電子放出部、を備えた冷陰極電界電子放
出素子であって、 電子放出部の先端部は、カソード電極に対して略垂直な
結晶粒界を有することを特徴とする冷陰極電界電子放出
素子。(A) a cathode electrode formed on a support; (B) an insulating layer formed on the support and the cathode electrode; (C) a gate electrode formed on the insulating layer; (E) an opening formed through the gate electrode and the insulating layer; and (E) a conductive material formed on the cathode electrode located at the bottom of the opening, the tip having a conical shape, and the tip being a crystalline conductive material. A cold cathode field emission device comprising: an electron emission portion comprising: a cold cathode field emission device having a crystal grain boundary substantially perpendicular to a cathode electrode. element.
の密着層を有することを特徴とする請求項1に記載の冷
陰極電界電子放出素子。2. The cold cathode field emission device according to claim 1, further comprising a conductive adhesion layer between the cathode electrode and the electron emission portion.
るエッチング速度をR2、電子放出部を構成する導電材
料層の支持体に対して垂直な方向におけるエッチング速
度をR1としたとき、R2≦R1≦5R2の関係を満足する
導電材料から密着層を構成することを特徴とする請求項
2に記載の冷陰極電界電子放出素子。3. An etching rate in a direction perpendicular to the support of the adhesion layer as R 2 , and an etching rate in a direction perpendicular to the support of the conductive material layer constituting the electron emission portion as R 1. 3. The cold cathode field emission device according to claim 2, wherein the adhesion layer is formed of a conductive material satisfying a relationship of R 2 ≦ R 1 ≦ 5R 2 .
ら成ることを特徴とする請求項3に記載の冷陰極電界電
子放出素子。4. The cold cathode field emission device according to claim 3, wherein the adhesion layer and the electron emission portion are made of the same conductive material.
が形成され、第2絶縁層上に収束電極が形成されている
ことを特徴とする請求項1に記載の冷陰極電界電子放出
素子。5. The cold cathode field emission device according to claim 1, wherein a second insulating layer is further formed on the gate electrode and the insulating layer, and a focusing electrode is formed on the second insulating layer. element.
成されたタングステン層から成ることを特徴とする請求
項1に記載の冷陰極電界電子放出素子。6. The cold cathode field emission device according to claim 1, wherein the tip of the electron emission portion is made of a tungsten layer formed by a CVD method.
極、 (B)支持体及びカソード電極上に形成された絶縁層、 (C)絶縁層上に形成されたゲート電極、 (D)ゲート電極と絶縁層とを貫通した開口部、及び、 (E)開口部の底部に位置するカソード電極上に形成さ
れ、先端部が錐状形状を有する電子放出部、を備えた冷
陰極電界電子放出素子であって、 カソード電極の表面を基準とした開口部の壁面の傾斜角
をθw、カソード電極の表面を基準とした先端部の斜面
の傾斜角をθeとしたとき、θw<θe<90°の関係を
満足することを特徴とする冷陰極電界電子放出素子。(A) a cathode electrode formed on the support, (B) an insulating layer formed on the support and the cathode electrode, (C) a gate electrode formed on the insulating layer, (D) A cold cathode field electron comprising: an opening penetrating through the gate electrode and the insulating layer; and (E) an electron-emitting portion formed on the cathode electrode located at the bottom of the opening and having a conical tip. When the inclination angle of the wall surface of the opening with respect to the surface of the cathode electrode is θ w , and the inclination angle of the slope of the tip end with respect to the surface of the cathode electrode is θ e , θ w < A cold cathode field emission device which satisfies the relationship of θ e <90 °.
極、 (B)支持体及びカソード電極上に形成された絶縁層、 (C)絶縁層上に形成されたゲート電極、 (D)ゲート電極と絶縁層とを貫通した開口部、及び、 (E)開口部の底部に位置するカソード電極上に形成さ
れた電子放出部、を備えた冷陰極電界電子放出素子であ
って、 電子放出部は、基部と、基部上に形成された錐状の先鋭
部とから成ることを特徴とする冷陰極電界電子放出素
子。(A) a cathode electrode formed on the support, (B) an insulating layer formed on the support and the cathode electrode, (C) a gate electrode formed on the insulating layer, (D) A cold cathode field emission device comprising: an opening penetrating through a gate electrode and an insulating layer; and (E) an electron emission portion formed on a cathode electrode located at the bottom of the opening. The cold cathode field emission device is characterized in that the portion comprises a base and a conical sharpened portion formed on the base.
ことを特徴とする請求項8に記載の冷陰極電界電子放出
素子。9. The cold cathode field emission device according to claim 8, wherein the base portion and the sharp portion are made of different conductive materials.
ることを特徴とする請求項8に記載の冷陰極電界電子放
出素子。10. The cold cathode field emission device according to claim 8, wherein the base portion and the sharp portion are made of the same conductive material.
徴とする請求項10に記載の冷陰極電界電子放出素子。11. The cold cathode field emission device according to claim 10, wherein the conductive material is tungsten.
な結晶粒界を有し、結晶質の導電材料から成ることを特
徴とする請求項8に記載の冷陰極電界電子放出素子。12. The cold cathode field emission device according to claim 8, wherein the sharp portion has a crystal grain boundary substantially perpendicular to the cathode electrode and is made of a crystalline conductive material.
形成されていることを特徴とする請求項8に記載の冷陰
極電界電子放出素子。13. The cold cathode field emission device according to claim 8, wherein a conductive adhesive layer is formed between the base and the sharpened portion.
けるエッチング速度をR2、先鋭部を構成する導電材料
層の支持体に対して垂直な方向におけるエッチング速度
をR1としたとき、R2≦R1≦5R2の関係を満足する導
電材料から密着層を構成することを特徴とする請求項1
3に記載の冷陰極電界電子放出素子。14. An etching rate in a direction perpendicular to the support of the adhesion layer as R 2 , and an etching rate in a direction perpendicular to the support of the conductive material layer constituting the sharp portion as R 1 . 2. The adhesion layer is made of a conductive material satisfying a relationship of R 2 ≦ R 1 ≦ 5R 2.
4. The cold cathode field emission device according to item 3.
成ることを特徴とする請求項14に記載の冷陰極電界電
子放出素子。15. The cold cathode field emission device according to claim 14, wherein the adhesion layer and the sharp portion are made of the same conductive material.
層が形成され、第2絶縁層の上に収束電極が形成されて
いることを特徴とする請求項8に記載の冷陰極電界電子
放出素子。16. The cold cathode field electron according to claim 8, wherein a second insulating layer is further formed on the gate electrode and the insulating layer, and a focusing electrode is formed on the second insulating layer. Emission element.
の壁面の傾斜角をθ w、カソード電極の表面を基準とし
た先鋭部の斜面の傾斜角をθpとしたとき、θ w<θp<
90°の関係を満足することを特徴とする請求項8に記
載の冷陰極電界電子放出素子。17. An opening based on the surface of a cathode electrode.
Angle of the wall of w, Based on the surface of the cathode electrode
The angle of inclination of the slope of the sharp partpAnd θ w<Θp<
9. The method according to claim 8, wherein the relationship of 90 ° is satisfied.
Cold cathode field emission device.
る工程と、 (ロ)カソード電極上を含む支持体上に絶縁層を形成す
る工程と、 (ハ)絶縁層上にゲート電極を形成する工程と、 (ニ)底部にカソード電極が露出した開口部を、少なく
とも絶縁層に形成する工程と、 (ホ)開口部内を含む全面に電子放出部形成用の導電材
料層を形成する工程と、 (ヘ)開口部の中央部に位置する導電材料層の領域を遮
蔽するように、マスク材料層を導電材料層上に形成する
工程と、 (ト)導電材料層の支持体に対して垂直な方向における
エッチング速度がマスク材料層の支持体に対して垂直な
方向におけるエッチング速度よりも速くなる異方性エッ
チング条件下で導電材料層とマスク材料層とをエッチン
グすることにより、導電材料層から成り、先端部が錐状
形状を有する電子放出部を開口部内に形成する工程、か
ら成ることを特徴とする冷陰極電界電子放出素子の製造
方法。18. A step of forming a cathode electrode on a support, (b) a step of forming an insulating layer on a support including the cathode electrode, and (c) forming a gate electrode on the insulating layer. (D) a step of forming at least an opening in which the cathode electrode is exposed at the bottom in the insulating layer; and (e) a step of forming a conductive material layer for forming an electron-emitting portion on the entire surface including the inside of the opening. (F) forming a mask material layer on the conductive material layer so as to shield a region of the conductive material layer located at the center of the opening; and (g) forming a mask on the support of the conductive material layer. The conductive material layer and the mask material layer are etched under anisotropic etching conditions in which the etching rate in the vertical direction is higher than the etching rate in the direction perpendicular to the support of the mask material layer. Consisting of Part manufacturing method of a cold cathode field emission device characterized by comprising the step, of forming an electron emitting portion in the opening portion having a conical form.
基準とした壁面の傾斜角θwを有する開口部を絶縁層に
形成し、 工程(ト)では、カソード電極の表面を基準とした斜面
の傾斜角θeがθw<θ e<90°の関係を満たす錐状の
先端部を形成することを特徴とする請求項18に記載の
冷陰極電界電子放出素子の製造方法。In the step (d), the surface of the cathode electrode is
The reference wall inclination angle θwOpenings with insulation
In step (g), the slope based on the surface of the cathode electrode
Angle of inclination θeIs θw<Θ eConical shape satisfying the relationship of <90 °
19. The method of claim 18, wherein the tip is formed.
A method for manufacturing a cold cathode field emission device.
との間の段差に基づいた凹部を導電材料層の表面に生成
させ、 工程(ヘ)では、導電材料層の全面にマスク材料層を形
成した後、マスク材料層を導電材料層の平坦面が露出す
るまで除去することにより、凹部にマスク材料層を残す
ことを特徴とする請求項18に記載の冷陰極電界電子放
出素子の製造方法。20. In the step (e), a concave portion is formed on the surface of the conductive material layer based on a step between the upper end surface and the bottom portion of the opening. In the step (f), a mask is formed on the entire surface of the conductive material layer. 19. The cold cathode field emission device according to claim 18, wherein after forming the material layer, the mask material layer is removed until the flat surface of the conductive material layer is exposed, thereby leaving the mask material layer in the concave portion. Manufacturing method.
との間の段差に基づき、柱状部と該柱状部の上端に連通
する拡大部から成る略漏斗状の凹部を導電材料層の表面
に生成させ、 工程(ヘ)では、導電材料層の全面にマスク材料層を形
成した後、マスク材料層と導電材料層とを支持体の表面
に対して平行な面内で除去することにより、柱状部にマ
スク材料層を残すことを特徴とする請求項18に記載の
冷陰極電界電子放出素子の製造方法。21. In the step (e), a substantially funnel-shaped concave portion including a columnar portion and an enlarged portion communicating with the upper end of the columnar portion is formed on the conductive material layer based on a step between the upper end surface of the opening and the bottom portion. In the step (f), after forming a mask material layer on the entire surface of the conductive material layer, the mask material layer and the conductive material layer are removed in a plane parallel to the surface of the support. 19. The method according to claim 18, wherein the mask material layer is left on the columnar portion by the method.
との間の段差に基づき、柱状部と該柱状部の上端に連通
する拡大部とから成る略漏斗状の凹部を導電材料層の表
面に生成させ、 工程(ヘ)では、導電材料層の全面にマスク材料層を形
成した後、導電材料層上及び拡大部内のマスク材料層を
除去することにより、柱状部にマスク材料層を残すこと
を特徴とする請求項18に記載の冷陰極電界電子放出素
子の製造方法。22. In the step (e), a substantially funnel-shaped concave portion including a columnar portion and an enlarged portion communicating with the upper end of the columnar portion is formed on the basis of a step between the upper end surface and the bottom portion of the opening. In the step (f), a mask material layer is formed on the entire surface of the conductive material layer, and then the mask material layer on the conductive material layer and in the enlarged portion is removed. 19. The method of manufacturing a cold cathode field emission device according to claim 18, wherein:
向におけるエッチング速度をR3、導電材料層の支持体
に対して垂直な方向におけるエッチング速度をR1とし
たとき、10R3≦R1の関係を満足することを特徴とす
る請求項22に記載の冷陰極電界電子放出素子の製造方
法。23. When the etching rate of the mask material layer in the direction perpendicular to the support is R 3 , and the etching rate of the conductive material layer in the direction perpendicular to the support is R 1 , 10R 3 ≦ R 23. The method according to claim 22, wherein the relationship of 1 is satisfied.
もいずれかから成ることを特徴とする請求項23に記載
の冷陰極電界電子放出素子の製造方法。24. The method according to claim 23, wherein the mask material layer is made of at least one of copper, gold and platinum.
より形成する工程から成ることを特徴とする請求項18
に記載の冷陰極電界電子放出素子の製造方法。25. The method according to claim 18, wherein the step (e) comprises forming a conductive material layer by a CVD method.
5. The method for manufacturing a cold cathode field emission device according to item 1.
電材料層を形成する前に、開口部内を含む全面に導電性
の密着層を形成し、 工程(ト)では、導電材料層の支持体に対して垂直な方
向におけるエッチング速度と密着層の支持体に対して垂
直な方向におけるエッチング速度とがマスク材料層の支
持体に対して垂直な方向におけるエッチング速度よりも
速くなる異方性エッチング条件下で、導電材料層とマス
ク材料層と密着層とをエッチングすることを特徴とする
請求項18に記載の冷陰極電界電子放出素子の製造方
法。26. In the step (e), before forming a conductive material layer for forming an electron-emitting portion, a conductive adhesion layer is formed on the entire surface including the inside of the opening, and in the step (g), the conductive material layer is formed. The etching rate in the direction perpendicular to the support and the etching rate in the direction perpendicular to the support of the adhesion layer are higher than the etching rate in the direction perpendicular to the support of the mask material layer 20. The method according to claim 18, wherein the conductive material layer, the mask material layer, and the adhesion layer are etched under the condition of the reactive etching.
電材料層の支持体に対して垂直な方向におけるエッチン
グ速度R1と密着層の支持体に対して垂直な方向におけ
るエッチング速度R2とが、R2≦R1≦5R2の関係を満
たすことを特徴とする請求項26に記載の冷陰極電界電
子放出素子の製造方法。27. In step (g), the etching rate R 1 in the direction perpendicular to the support of the conductive material layer for forming the electron-emitting portion and the etching rate R 1 in the direction perpendicular to the support of the adhesion layer. 2 and is a manufacturing method of a cold cathode field emission device according to claim 26, characterized in that satisfy the relationship R 2 ≦ R 1 ≦ 5R 2 .
とが同一の導電材料から成ることを特徴とする請求項2
7に記載の冷陰極電界電子放出素子の製造方法。28. The conductive material layer for forming an electron emitting portion and the adhesion layer are made of the same conductive material.
8. The method for manufacturing a cold cathode field emission device according to item 7.
部とから成る電子放出部を有する冷陰極電界電子放出素
子の製造方法であって、 (イ)支持体上にカソード電極を形成する工程と、 (ロ)カソード電極上を含む支持体上に絶縁層を形成す
る工程と、 (ハ)絶縁層上にゲート電極を形成する工程と、 (ニ)底部にカソード電極が露出した開口部を、少なく
とも絶縁層に形成する工程と、 (ホ)開口部の底部を第1導電材料層から成る基部で埋
め込む工程と、 (へ)開口部の残部を含む全面に第2導電材料層を形成
する工程と、 (ト)開口部の中央部に位置する第2導電材料層の領域
を遮蔽するように、マスク材料層を第2導電材料層上に
形成する工程と、 (チ)第2導電材料層の支持体に対して垂直な方向にお
けるエッチング速度がマスク材料層の支持体に対して垂
直な方向におけるエッチング速度よりも速くなる異方性
エッチング条件下で第2導電材料層とマスク材料層とを
エッチングすることにより、第2導電材料層から成る先
鋭部を基部上に形成する工程、から成ることを特徴とす
る冷陰極電界電子放出素子の製造方法。29. A method for manufacturing a cold cathode field emission device having an electron emission portion comprising a base portion and a conical sharp portion formed on the base portion, comprising: (a) forming a cathode electrode on a support; Forming; (b) forming an insulating layer on the support including on the cathode electrode; (c) forming a gate electrode on the insulating layer; and (d) exposing the cathode electrode at the bottom. Forming the opening at least in the insulating layer; (e) embedding the bottom of the opening with the base made of the first conductive material layer; and (f) forming the second conductive material layer on the entire surface including the remaining portion of the opening. (G) forming a mask material layer on the second conductive material layer so as to shield a region of the second conductive material layer located at the center of the opening; Etching rate in the direction perpendicular to the support of the two conductive material layers By etching the second conductive material layer and the mask material layer under an anisotropic etching condition in which the etching rate of the mask material layer in a direction perpendicular to the support is higher, the sharpness of the second conductive material layer is increased. Forming a portion on a base portion. A method for manufacturing a cold cathode field emission device, comprising:
第1導電材料層を形成した後、第1導電材料層をエッチ
ングして開口部の底部を基部で埋め込むことを特徴とす
る請求項29に記載の冷陰極電界電子放出素子の製造方
法。30. In the step (e), after forming a first conductive material layer on the entire surface including the inside of the opening, the first conductive material layer is etched to fill the bottom of the opening with the base. Item 30. The method for producing a cold cathode field emission device according to Item 29.
第1導電材料層を形成し、更に第1導電材料層の全面に
平坦化層を表面が略平坦となるように形成し、平坦化層
と第1導電材料層の支持体に垂直な方向におけるエッチ
ング速度が略等しくなる条件下でこれら両層をエッチン
グすることにより、開口部の底部を上面が平坦な基部で
埋め込むことを特徴とする請求項29に記載の冷陰極電
界電子放出素子の製造方法。31. In the step (e), a first conductive material layer is formed on the entire surface including the inside of the opening, and a flattening layer is formed on the entire surface of the first conductive material layer so that the surface is substantially flat. By etching both the planarizing layer and the first conductive material layer under conditions that the etching rates in the direction perpendicular to the support are substantially equal, the bottom of the opening is filled with a base having a flat top surface. The method for manufacturing a cold cathode field emission device according to claim 29.
成用の第2導電材料層とが異なる導電材料から成ること
を特徴とする請求項29に記載の冷陰極電界電子放出素
子の製造方法。32. The cold cathode field emission device according to claim 29, wherein the first conductive material layer for forming the base portion and the second conductive material layer for forming the sharp portion are made of different conductive materials. Production method.
成用の第2導電材料層とをCVD法により形成し、 第2導電材料層のエッチングでは、カソード電極に対し
て略垂直な結晶粒界を有する部分を先鋭部として残すこ
とを特徴とする請求項32に記載の冷陰極電界電子放出
素子の製造方法。33. A first conductive material layer for forming a base portion and a second conductive material layer for forming a sharp portion are formed by a CVD method, and in etching the second conductive material layer, the second conductive material layer is substantially perpendicular to the cathode electrode. The method for manufacturing a cold cathode field emission device according to claim 32, wherein a portion having a crystal grain boundary is left as a sharp portion.
成用の第2導電材料層とが同一の導電材料から成ること
を特徴とする請求項29に記載の冷陰極電界電子放出素
子の製造方法。34. The cold cathode field emission device according to claim 29, wherein the first conductive material layer for forming the base portion and the second conductive material layer for forming the sharp portion are made of the same conductive material. Manufacturing method.
成用の第2導電材料層とをCVD法により形成し、 第2導電材料層のエッチングでは、カソード電極に対し
て略垂直な結晶粒界を有する部分を先鋭部として残すこ
とを特徴とする請求項34に記載の冷陰極電界電子放出
素子の製造方法。35. A first conductive material layer for forming a base portion and a second conductive material layer for forming a sharp portion are formed by a CVD method, and in etching the second conductive material layer, the second conductive material layer is substantially perpendicular to the cathode electrode. The method according to claim 34, wherein a portion having a crystal grain boundary is left as a sharp portion.
成用の第2導電材料層とがタングステン層であることを
特徴とする請求項34に記載の冷陰極電界電子放出素子
の製造方法。36. The cold cathode field emission device according to claim 34, wherein the first conductive material layer for forming the base portion and the second conductive material layer for forming the sharp portion are tungsten layers. Method.
基準とした壁面の傾斜角θwを有する開口部を絶縁層に
形成し、 工程(チ)では、カソード電極の表面を基準とした斜面
の傾斜角θpがθw<θ p<90°の関係を満たす先鋭部
を形成することを特徴とする請求項29に記載の冷陰極
電界電子放出素子の製造方法。37. In the step (d), the surface of the cathode electrode is
The reference wall inclination angle θwOpenings with insulation
In the step (h), the slope based on the surface of the cathode electrode
Angle of inclination θpIs θw<Θ pSharp part that satisfies <90 ° relationship
30. The cold cathode according to claim 29, wherein
A method for manufacturing a field emission device.
との間の段差に基づいた凹部を先鋭部形成用の第2導電
材料層の表面に生成させ、 工程(ト)では、第2導電材料層の全面にマスク材料層
を形成した後、マスク材料層を第2導電材料層の平坦面
が露出するまで除去することにより、マスク材料層を凹
部に残すことを特徴とする請求項29に記載の冷陰極電
界電子放出素子の製造方法。38. In the step (f), a concave portion based on the step between the upper end surface and the bottom portion of the opening is formed on the surface of the second conductive material layer for forming the sharp portion. After forming a mask material layer on the entire surface of the second conductive material layer, the mask material layer is removed until a flat surface of the second conductive material layer is exposed, thereby leaving the mask material layer in the concave portion. Item 30. The method for producing a cold cathode field emission device according to Item 29.
との間の段差に基づき、柱状部と該柱状部の上端に連通
する拡大部とから成る略漏斗状の凹部を先鋭部形成用の
第2導電材料層の表面に生成させ、 工程(ト)では、第2導電材料層の全面にマスク材料層
を形成した後、マスク材料層と第2導電材料層とを支持
体の表面に対して平行な面内で除去することにより、柱
状部にマスク材料層を残すことを特徴とする請求項29
に記載の冷陰極電界電子放出素子の製造方法。39. In the step (f), based on a step between the upper end surface of the opening and the bottom, a substantially funnel-shaped concave portion including a columnar portion and an enlarged portion communicating with the upper end of the columnar portion is formed into a sharpened portion. In the step (g), after forming a mask material layer on the entire surface of the second conductive material layer, the mask material layer and the second conductive material layer are formed on the support. 30. The mask material layer is left in the columnar portion by removing in a plane parallel to the surface.
5. The method for manufacturing a cold cathode field emission device according to item 1.
との間の段差に基づき、柱状部と該柱状部の上端に連通
する拡大部とから成る略漏斗状の凹部を先鋭部形成用の
第2導電材料層の表面に生成させ、 工程(ト)では、第2導電材料層の全面にマスク材料層
を形成した後、第2導電材料層上及び拡大部内のマスク
材料層を除去することにより、柱状部にマスク材料層を
残すことを特徴とする請求項29に記載の冷陰極電界電
子放出素子の製造方法。40. In the step (f), a substantially funnel-shaped recess comprising a columnar portion and an enlarged portion communicating with the upper end of the columnar portion is formed into a sharp portion based on a step between the upper end surface of the opening and the bottom portion. In the step (g), after forming a mask material layer on the entire surface of the second conductive material layer, the mask material layer on the second conductive material layer and in the enlarged portion is formed. 30. The method of manufacturing a cold cathode field emission device according to claim 29, wherein the mask material layer is left on the columnar portion by removing.
向におけるエッチング速度をR3、第2導電材料層の支
持体に対して垂直な方向におけるエッチング速度をR1
としたとき、10R3≦R1の関係を満足することを特徴
とする請求項40に記載の冷陰極電界電子放出素子の製
造方法。41. The etching rate of the mask material layer in the direction perpendicular to the support is R 3 , and the etching rate of the second conductive material layer in the direction perpendicular to the support is R 1.
41. The method according to claim 40, wherein a relationship of 10R 3 ≦ R 1 is satisfied.
もいずれかから成ることを特徴とする請求項41に記載
の冷陰極電界電子放出素子の製造方法。42. The method according to claim 41, wherein the mask material layer is made of at least one of copper, gold and platinum.
2導電材料層を形成する前に、開口部の残部を含む全面
に導電性の密着層を形成することを特徴とする請求項2
9に記載の冷陰極電界電子放出素子の製造方法。43. In the step (f), before forming the second conductive material layer for forming the sharpened portion, a conductive adhesion layer is formed on the entire surface including the remaining portion of the opening. 2
10. The method for producing a cold cathode field emission device according to item 9.
体に対して垂直な方向におけるエッチング速度と密着層
の支持体に対して垂直な方向におけるエッチング速度と
がマスク材料層の支持体に対して垂直な方向におけるエ
ッチング速度よりも速くなる異方性エッチング条件下で
第2導電材料層とマスク材料層と密着層とをエッチング
することを特徴とする請求項41に記載の冷陰極電界電
子放出素子の製造方法。44. In the step (h), the etching rate of the second conductive material layer in the direction perpendicular to the support and the etching rate of the adhesion layer in the direction perpendicular to the support are supported by the mask material layer. 42. The cold cathode according to claim 41, wherein the second conductive material layer, the mask material layer, and the adhesion layer are etched under anisotropic etching conditions in which the etching speed is higher than an etching rate in a direction perpendicular to the body. A method for manufacturing a field emission device.
導電材料層の支持体に対して垂直な方向におけるエッチ
ング速度R1と密着層の支持体に対して垂直な方向にお
けるエッチング速度R2とが、R2≦R1≦5R2の関係を
満たすことを特徴とする請求項44に記載の冷陰極電界
電子放出素子の製造方法。45. A second step for forming a sharpened portion in the step (h).
The etching rate R 1 in the direction perpendicular to the support of the conductive material layer and the etching rate R 2 in the direction perpendicular to the support of the adhesion layer satisfy the relationship of R 2 ≦ R 1 ≦ 5R 2. The method for manufacturing a cold cathode field emission device according to claim 44, wherein:
とが同一の導電材料から成ることを特徴とする請求項4
5に記載の冷陰極電界電子放出素子の製造方法。46. A structure according to claim 4, wherein the second conductive material layer for forming the sharpened portion and the adhesion layer are made of the same conductive material.
6. The method for producing a cold cathode field emission device according to item 5.
陰極電界電子放出素子に対向して基板上に設けられたア
ノード電極及び蛍光体層から構成され、 各冷陰極電界電子放出素子は、 (A)支持体上に形成されたカソード電極、 (B)支持体及びカソード電極上に形成された絶縁層、 (C)絶縁層上に形成されたゲート電極、 (D)ゲート電極と絶縁層とを貫通した開口部、及び、 (E)開口部の底部に位置するカソード電極上に形成さ
れ、先端部が錐状形状を有し、且つ先端部が結晶質の導
電材料から成る電子放出部、を備えた冷陰極電界電子放
出表示装置であって、 電子放出部の先端部は、カソード電極に対して略垂直な
結晶粒界を有することを特徴とする冷陰極電界電子放出
表示装置。47. A plurality of pixels, each pixel comprising: a plurality of cold cathode field emission devices; an anode electrode and a phosphor layer provided on the substrate so as to face the plurality of cold cathode field emission devices. Each of the cold cathode field emission devices comprises: (A) a cathode electrode formed on a support, (B) an insulating layer formed on the support and the cathode electrode, and (C) an insulating layer formed on the insulating layer. (D) an opening penetrating the gate electrode and the insulating layer, and (E) a cathode electrode formed on the cathode electrode located at the bottom of the opening, the tip having a conical shape, and A cold cathode field emission display device having an electron-emitting portion having a tip made of a crystalline conductive material, wherein the tip of the electron-emitting portion has a crystal grain boundary substantially perpendicular to the cathode electrode. A cold cathode field emission display.
陰極電界電子放出素子に対向して基板上に設けられたア
ノード電極及び蛍光体層から構成され、 各冷陰極電界電子放出素子は、 (A)支持体上に形成されたカソード電極、 (B)支持体及びカソード電極上に形成された絶縁層、 (C)絶縁層上に形成されたゲート電極、 (D)ゲート電極と絶縁層とを貫通した開口部、及び、 (E)開口部の底部に位置するカソード電極上に形成さ
れ、先端部が錐状形状を有する電子放出部、を備えた冷
陰極電界電子放出表示装置であって、 カソード電極の表面を基準とした開口部の壁面の傾斜角
をθw、カソード電極の表面を基準とした先端部の斜面
の傾斜角をθeとしたとき、θw<θe<90°の関係を
満足することを特徴とする冷陰極電界電子放出表示装
置。48. Each pixel includes a plurality of cold cathode field emission devices, and an anode electrode and a phosphor layer provided on a substrate facing the plurality of cold cathode field emission devices. Each of the cold cathode field emission devices comprises: (A) a cathode electrode formed on a support, (B) an insulating layer formed on the support and the cathode electrode, and (C) an insulating layer formed on the insulating layer. (D) an opening penetrating through the gate electrode and the insulating layer; and (E) an electron-emitting portion formed on the cathode electrode located at the bottom of the opening, the tip having a conical shape. Wherein the inclination angle of the wall surface of the opening with respect to the surface of the cathode electrode is θ w , and the inclination angle of the slope of the tip portion with respect to the surface of the cathode electrode is θ w when the θ e, θ w <θ e <90 ° relationship Cold cathode field emission display, characterized by satisfying.
陰極電界電子放出素子に対向して基板上に設けられたア
ノード電極及び蛍光体層から構成され、 各冷陰極電界電子放出素子は、 (A)支持体上に形成されたカソード電極、 (B)支持体及びカソード電極上に形成された絶縁層、 (C)絶縁層上に形成されたゲート電極、 (D)ゲート電極と絶縁層とを貫通した開口部、及び、 (E)開口部の底部に位置するカソード電極上に形成さ
れた電子放出部、を備えた冷陰極電界電子放出表示装置
であって、 電子放出部は、基部と、基部上に形成された錐状の先鋭
部とから成ることを特徴とする冷陰極電界電子放出表示
装置。49. Each pixel includes a plurality of cold cathode field emission devices, an anode electrode and a phosphor layer provided on a substrate facing the plurality of cold cathode field emission devices. Each of the cold cathode field emission devices comprises: (A) a cathode electrode formed on a support, (B) an insulating layer formed on the support and the cathode electrode, and (C) an insulating layer formed on the insulating layer. Cold-cathode field electrons comprising: a gate electrode formed; (D) an opening penetrating through the gate electrode and the insulating layer; and (E) an electron-emitting portion formed on the cathode electrode located at the bottom of the opening. A cold-cathode field emission display device according to claim 1, wherein the electron-emitting portion comprises a base and a conical sharpened portion formed on the base.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31369099A JP2000357448A (en) | 1998-12-07 | 1999-11-04 | Cold cathode field electron emitting element, its manufacture, and cold cathode field electron emission display device |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34739998 | 1998-12-07 | ||
JP10-347399 | 1998-12-07 | ||
JP10562999 | 1999-04-13 | ||
JP11-105629 | 1999-04-13 | ||
JP31369099A JP2000357448A (en) | 1998-12-07 | 1999-11-04 | Cold cathode field electron emitting element, its manufacture, and cold cathode field electron emission display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000357448A true JP2000357448A (en) | 2000-12-26 |
Family
ID=27310539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31369099A Pending JP2000357448A (en) | 1998-12-07 | 1999-11-04 | Cold cathode field electron emitting element, its manufacture, and cold cathode field electron emission display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000357448A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270087A (en) * | 2001-03-14 | 2002-09-20 | Sony Corp | Method of manufacturing cold cathode field electron emission element and method of manufacturing cold cathode field electron emission display device |
JP2002270099A (en) * | 2001-03-07 | 2002-09-20 | Sony Corp | Knocking process method in flat type display device and knocking process method in substrate for flat type display device |
KR100421675B1 (en) * | 2001-07-12 | 2004-03-12 | 엘지전자 주식회사 | Field Emission Display and Method Thereof |
JP2005166665A (en) * | 2003-11-28 | 2005-06-23 | Samsung Sdi Co Ltd | Electron emitting element |
-
1999
- 1999-11-04 JP JP31369099A patent/JP2000357448A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270099A (en) * | 2001-03-07 | 2002-09-20 | Sony Corp | Knocking process method in flat type display device and knocking process method in substrate for flat type display device |
JP2002270087A (en) * | 2001-03-14 | 2002-09-20 | Sony Corp | Method of manufacturing cold cathode field electron emission element and method of manufacturing cold cathode field electron emission display device |
KR100421675B1 (en) * | 2001-07-12 | 2004-03-12 | 엘지전자 주식회사 | Field Emission Display and Method Thereof |
JP2005166665A (en) * | 2003-11-28 | 2005-06-23 | Samsung Sdi Co Ltd | Electron emitting element |
JP4741223B2 (en) * | 2003-11-28 | 2011-08-03 | 三星エスディアイ株式会社 | Electron emitter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6465941B1 (en) | Cold cathode field emission device and display | |
US5186670A (en) | Method to form self-aligned gate structures and focus rings | |
US5372973A (en) | Method to form self-aligned gate structures around cold cathode emitter tips using chemical mechanical polishing technology | |
US5653619A (en) | Method to form self-aligned gate structures and focus rings | |
US20020079802A1 (en) | Electron-emitting device, cold cathode field emission device and method for production thereof, And cold cathode field emission display and method for production thereof | |
US5965898A (en) | High aspect ratio gated emitter structure, and method of making | |
JP2000011859A (en) | Manufacture of field emission type element | |
JP2002025426A (en) | Filed emission display element and its manufacturing method | |
US6391670B1 (en) | Method of forming a self-aligned field extraction grid | |
JP2000357448A (en) | Cold cathode field electron emitting element, its manufacture, and cold cathode field electron emission display device | |
US6297587B1 (en) | Color cathode field emission device, cold cathode field emission display, and process for the production thereof | |
JP2969081B2 (en) | Electron emitting device having horizontal field effect and method of manufacturing the same | |
JP2001143608A (en) | Method of forming carbon thin film, method of fabricating cold cathode field emission element, and method of manufacturing image display using it | |
JP2000323013A (en) | Cold cathode field electron emission element and its manufacture as well as cold cathode field electron emission type display device | |
US6045425A (en) | Process for manufacturing arrays of field emission tips | |
JP2001043789A (en) | Cold cathode electric field electron emitting element, manufacture thereof, and cold cathode electric field electron emitting display device | |
JP4193294B2 (en) | Cold cathode field emission device, manufacturing method thereof, and cold cathode field emission display | |
JP2000340101A (en) | Manufacture of cold-cathode filed electron emitting element, cold-cathode filed electron emitting element, and display device | |
JP4214617B2 (en) | Inspection method of cathode panel for cold cathode field emission display | |
JP2694889B2 (en) | Method of forming self-aligned gate structure and focusing ring | |
JP2000195412A (en) | Cold cathode field electron emission device and its manufacture, and cold cathode field electron emission display apparatus | |
KR100257568B1 (en) | Method for a field emitter array of a field emission display | |
JP2000260298A (en) | Cold cathode field electron emission element, its manufacture and cold cathode field electron emission display device | |
KR100280881B1 (en) | Method of manufacturing field emission device | |
JP2000235832A (en) | Cold cathode field electron emission device, cold cathode field electron emission type display device and these manufacture |