KR100280881B1 - Method of manufacturing field emission device - Google Patents
Method of manufacturing field emission device Download PDFInfo
- Publication number
- KR100280881B1 KR100280881B1 KR1019980013901A KR19980013901A KR100280881B1 KR 100280881 B1 KR100280881 B1 KR 100280881B1 KR 1019980013901 A KR1019980013901 A KR 1019980013901A KR 19980013901 A KR19980013901 A KR 19980013901A KR 100280881 B1 KR100280881 B1 KR 100280881B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- field emission
- emission device
- separation layer
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000926 separation method Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000007747 plating Methods 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 abstract 1
- 239000007772 electrode material Substances 0.000 description 13
- 239000011521 glass Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002848 electrochemical method Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
본 발명은 전자가 방출되도록 하는 전계 방출 소자와 그 제조방법에 관한 것이다.The present invention relates to a field emission device for emitting electrons and a method of manufacturing the same.
본 발명에 따른 전계 방출 소자의 제조방법은 임의의 기판을 마련하는 단계와, 기판 표면에 캐소드 전극, 절연층, 게이트 전극을 순차적으로 성막하는 단계와, 게이트 전극에 임의의 직경을 가지는 홀을 형성하는 단계와, 게이트 전극의 표면과 홀의 측벽에 게이트 전극을 보호하기 위한 분리층을 도금법을 이용하여 성막하는 단계와, 홀에 대향하게 절연층을 식각하는 단계와, 기판에 팁물질을 회전 증착함으로써 팁을 원추형으로 형성하는 단계와, 분리층을 제거하는 단계를 포함한다.A method of manufacturing a field emission device according to the present invention comprises the steps of preparing an arbitrary substrate, sequentially forming a cathode, an insulating layer, a gate electrode on the substrate surface, and forming a hole having an arbitrary diameter in the gate electrode Forming a separation layer for protecting the gate electrode on the surface of the gate electrode and the sidewall of the hole by plating; etching the insulating layer opposite to the hole; and rotating the vapor deposition of the tip material on the substrate. Forming the tip into a cone and removing the separation layer.
본 발명에 따른 전계 방출 소자의 제조방법은 도금법을 이용하여 에미터 팁을 균일하게 형성하게 됨으로써 대화면의 FED 구현에 적합한 전계 방출 소자를 구현할 수 있다.In the method of manufacturing a field emission device according to the present invention, the emitter tip may be uniformly formed using a plating method, thereby implementing a field emission device suitable for implementing a large screen FED.
Description
본 발명은 전계 방출 디스플레이에 관한 것으로, 특히 전자가 방출되도록 하는 전계 방출 소자와 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to field emission displays, and more particularly, to field emission devices and methods of manufacturing the same, which allow electrons to be emitted.
최근들어, 맨-머신 인터페이스(Man-Machine Intertace)의 주요한 역할을 담당하는 디스플레이 장치로써, 기존의 음극선관(CRT)의 과도한 부피·중량 문제를 해결하여 경박화될 수 있을 뿐만 아니라 액정디스플레이(LCD) 장치의 시야각이나 휘도에 따르는 문제점을 해결할 수 있는 전계방출 디스플레이(Field Emission Display : 이하 "FED"라 함)에 대한 연구가 활발히 진행되고 있다. 이에따라, FED는 저해상도에서 고해상도까지 노트북 PC나 프로젝션 TV 등을 포함하여 소형/대형의 거의 모든 디스플레이로의 응용이 가능하다. FED는 음극선관과 같이 전자선 여기 형광체 발광을 이용하는 것으로 첨예한 음극(즉, 에미터)에 고전계를 집중해 양자역학적인 터널(Tunnel) 효과에 의하여 전자를 방출하는 냉음극을 이용하고 있다. 음극으로부터 방출된 전자는 양극(에노드 : Anode) 및 음극(Cathod)간의 전압으로 가속되어 양극에 형성된 형광체막에 충돌 및 여기시키게 된다.Recently, as a display device that plays a major role in the Man-Machine Intertace, it can not only be made thinner by solving the excessive volume and weight problem of the existing cathode ray tube (CRT) but also liquid crystal display (LCD). Field Emission Display (“FED”) has been actively studied to solve the problems caused by the viewing angle and luminance of the device. As a result, FED can be applied to almost all displays, from small resolution to high resolution, including notebook PCs and projection TVs. FED uses an electron-excited phosphor emission like a cathode ray tube, and uses a cold cathode that concentrates a high field on a sharp cathode (ie, an emitter) and emits electrons by a quantum mechanical tunnel effect. The electrons emitted from the cathode are accelerated by the voltage between the anode (Anode) and the cathode (Cathod) to collide and excite the phosphor film formed on the anode.
도 1은 FED의 에미터로 사용되고 있는 메탈 팁(몰리브덴 : MO)을 이용한 스핀트 타입(Spindt Type)의 전계 방출 소자를 나타낸 것이다.1 illustrates a spindt type field emission device using a metal tip (molybdenum: MO) used as an emitter of an FED.
도 1을 참조하면, 스핀트 타입의 전계 방출 소자는 유리기판(2) 위에 형성된 캐소드 전극(4)과, 캐소드 전극(4) 위에 원추 형태로 형성된 에미터 팁(10)과, 팁(10)에 인접하여 캐소드 전극(4) 위에 형성된 절연층(6)과, 절연층(6) 위에 형성되는 게이트 전극(8)을 구비한다. 캐소드 전극(4)은 에미터 팁(10)으로부터 방출된 전자를 도시하지 않은 애노드 쪽으로 가속시키게 된다. 에미터 팁(10)은 캐소드 전극(4)에 의해 자신에게 고전계가 인가되면 전자를 방출하게 된다. 게이트 전극(8)은 전자를 방출시키기 위한 인출전극으로 사용된다.Referring to FIG. 1, a spin type field emission device includes a cathode electrode 4 formed on a glass substrate 2, an emitter tip 10 formed in a cone shape on the cathode electrode 4, and a tip 10. An insulating layer 6 formed on the cathode electrode 4 adjacent to and a gate electrode 8 formed on the insulating layer 6 are provided. The cathode electrode 4 causes the electrons emitted from the emitter tip 10 to accelerate toward the anode, not shown. The emitter tip 10 emits electrons when a high field is applied to itself by the cathode electrode 4. The gate electrode 8 is used as an extraction electrode for emitting electrons.
도 1에 도시된 전계 방출 소자의 제조방법을 도 2a 내지 도 2f를 결부하여 단계적으로 설명하면, 먼저 도 2a와 같이 대면적화가 용이한 유리기판(2)위에 캐소드 전극 물질층(4a)을 성막하고 에미터 팁(10)과 게이트 전극(8) 간의 절연을 위한 절연층 물질층(6a)으로 SiO2를 플라즈마 인핸스드 화학 증착법(Plasma Enhanced Chmical Vapor Deposition) 등으로 성막한 후, 게이트 전극 물질층(8a)으로 Mo,Ta,Nb,Cr 등 중 어느 하나를 선택하여 스터터링(Sputtering)으로 성막하게 된다. 도 2b에서, 포토 레지스터 마스크(Photo Resistor Mask : PR Mask)를 이용하여 반응 이온 에칭(Reactive Ion Etching : RIE)에 의해 건식 식각(Dry etching)함으로써 게이트 전극 물질층(8a)에 환형의 게이트 홀을 형성한다. 도 2c에서, 절연층 물질층(6a)에 대한 식각공정에 의해 절연층 물질층(6a)과 게이트 전극 물질층(8a) 사이에 팁의 형성 공간을 마련한다. 도 2d에서, Ni, Ar 중 어느 하나를 선택하여 E-빔(Beam)을 이용하여 75°각도에서 회전 증착하여 분리층(12)을 게이트 전극 물질층(8a) 위에 성막하게 된다. 여기서, 분리층(12)의 홀 직경은 팁 형상에 결정적인 영향을 미치게 되기 때문에 E-빔의 증착각도 조절이 매우 중요한 과정이 된다. 도 2e에서, Mo를 E-빔을 이용하여 유리기판(2)에 수직하게 회전 증착을 하게 되면 Mo가 증착되면서 캐소드 전극(4) 위에도 Mo가 증착되며 이 증착과정이 진행됨에 따라 분리층(12) 위의 Mo 층의 홀 직경이 감소하여 원추 형태의 에미터 팁(10)이 캐소드(4) 위에 형성된다. 최종적으로 도 2f와 같이, 분리층(12)을 전기화학적인 방법에 의해 제거하면 도 1에 도시된 전계 방출 소자의 구성과 동일하게 된다.The method of manufacturing the field emission device shown in FIG. 1 will be described step by step in conjunction with FIGS. 2A to 2F. First, as shown in FIG. 2A, a cathode electrode material layer 4a is formed on the glass substrate 2, which is easily large in size. And SiO 2 is formed by plasma enhanced chemical vapor deposition (PAS) using an insulating layer material layer 6a for insulation between the emitter tip 10 and the gate electrode 8, and then the gate electrode material layer. As 8a, any one of Mo, Ta, Nb, Cr, and the like is selected to form a film by sputtering. In FIG. 2B, an annular gate hole is formed in the gate electrode material layer 8a by dry etching by reactive ion etching (RIE) using a photoresist mask (PR mask). Form. In FIG. 2C, a tip formation space is provided between the insulating layer material layer 6a and the gate electrode material layer 8a by an etching process for the insulating layer material layer 6a. In FIG. 2D, one of Ni and Ar may be selected and rotated at 75 ° using an E-beam to form a separation layer 12 on the gate electrode material layer 8a. Here, since the hole diameter of the separation layer 12 has a decisive influence on the tip shape, controlling the deposition angle of the E-beam becomes a very important process. In FIG. 2E, when Mo is deposited on the glass substrate 2 using the E-beam, the Mo is deposited and Mo is deposited on the cathode electrode 4 as the Mo is deposited. As the deposition process proceeds, the separation layer 12 The hole diameter of the Mo layer above) is reduced so that a cone shaped emitter tip 10 is formed above the cathode 4. Finally, as shown in FIG. 2F, when the separation layer 12 is removed by an electrochemical method, the structure of the field emission device illustrated in FIG. 1 is the same.
이와 같은 전계 방출 소자의 제조방법에 있어서, 고효율의 전계 방출 소자의 제조가 가능하지만 분리층(12) 증착시 E-빔의 증착 각도를 조절하면서 회전 증착할 경우, 분리층(12)의 홀 직경이 불균일하여 인접한 화소셀들의 에미터 팁(10)들 간의 형상 불균일이 나타나는 문제점이 있다. 이는 대면적의 패널 제작시 더욱 두드러지게 나타나는 문제점으로 FED의 대화면화를 저해함은 물론, 소자 구동시 특정 에미터 팁(10)에 과전압이 집중되어 파손되는 문제점이 나타나고 있다.In the method of manufacturing a field emission device as described above, a highly efficient field emission device can be manufactured, but in the case of rotating deposition while controlling the deposition angle of the E-beam during deposition of the separation layer 12, the hole diameter of the separation layer 12 is reduced. This non-uniformity causes a problem in shape irregularities between emitter tips 10 of adjacent pixel cells. This is a problem that is more prominent when manufacturing a large-area panel, which hinders the large screen of the FED, as well as the problem that the overvoltage is concentrated at a specific emitter tip 10 when the device is driven.
따라서, 본 발명은 상기 문제점들을 해결하기 위하여 안출된 것으로써 본 발명의 목적은 대화면의 FED 구현에 적합한 전계 방출 소자의 제조방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a field emission device suitable for implementing a large screen FED.
본 발명의 다른 목적은 대면적의 기판상에 균일한 형상의 에미터 팁을 형성할 수 있는 전계 방출 소자의 제조방법을 제공하데 있다.Another object of the present invention is to provide a method of manufacturing a field emission device capable of forming an emitter tip of uniform shape on a large area substrate.
본 발명의 또 다른 목적은 에미터 팁의 구동전압을 줄이도록 한 전계 방출 소자의 제조방법을 제공하는데 있다.It is another object of the present invention to provide a method of manufacturing a field emission device to reduce the driving voltage of the emitter tip.
도 1은 스핀트 타입(Spindt Type)의 전계 방출 소자를 나타내는 종단면도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a vertical cross-sectional view showing a spin emission type field emission device.
도 2a 내지 도 2f는 도 1에 도시된 전계 방출 소자의 제조방법을 단계적으로 나타내는 공정도.2A to 2F are process diagrams showing step by step methods for manufacturing the field emission device shown in FIG.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 전계 방출 소자의 제조방법을 단계적으로 나타내는 공정도.3A to 3F are flowcharts illustrating a method of manufacturing a field emission device according to an exemplary embodiment of the present invention.
〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
2,22 : 유리기판 4,24 : 캐소드 전극2,22: glass substrate 4,24: cathode electrode
4,24 : 캐소드 전극 물질층 6,26 : 절연층4,24: cathode electrode material layer 6,26: insulating layer
6,26 : 절연층 물질층 8,28 : 게이트 전극6,26 insulation layer material layer 8,28 gate electrode
8,28 : 게이트 전극 물질층 10,30 : 에미터 팁8,28: gate electrode material layer 10,30: emitter tip
12,32 : 분리층12,32: separation layer
상기 목적들을 달성하기 위하여, 본 발명에 따른 전계 방출 소자의 제조방법은 임의의 기판을 마련하는 단계와, 기판 표면에 캐소드 전극, 절연층, 게이트 전극을 순차적으로 성막하는 단계와, 게이트 전극에 임의의 직경을 가지는 홀을 형성하는 단계와, 게이트 전극의 표면과 홀의 측벽에 게이트 전극을 보호하기 위한 분리층을 도금법을 이용하여 성막하는 단계와, 홀에 대향하게 절연층을 식각하는 단계와, 기판에 팁물질을 회전 증착함으로써 팁을 원추형으로 형성하는 단계와, 분리층을 제거하는 단계를 포함한다.In order to achieve the above objects, the method for manufacturing a field emission device according to the present invention comprises the steps of providing an arbitrary substrate, sequentially forming a cathode electrode, an insulating layer, a gate electrode on the substrate surface, and optionally Forming a hole having a diameter of about 20 nm, forming a separation layer for protecting the gate electrode on the surface of the gate electrode and the sidewall of the hole by using a plating method, etching the insulating layer to face the hole, and And conically forming the tip by rotating deposition of the tip material, and removing the separation layer.
상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above objects will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.
이하, 본 발명의 바람직한 실시예를 도 3을 참조하여 상세하게 설명하기로 한다.Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to FIG.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 전계 방출 소자의 제조방법을 단계적으로 나타내는 도면이다.3A to 3F are diagrams showing in steps a method of manufacturing a field emission device according to an exemplary embodiment of the present invention.
먼저 도 3a에서와 같이, 대면적화가 용이한 유리기판(22) 위에 캐소드 전극 물질층(24a), 절연층 물질층(26a), 게이트 전극 물질층(28a)을 순차적으로 연속 성막한다. 여기서, 절연층 물질층(26a)으로는 SiO2, 게이트 전극 물질층(28a)으로는 Mo, Ta, Nb, Cr, Cu 들 중, 후공정에서 전기도금이 용이한 재료를 선택하게 된다. 도 3b에서, 게이트 전극 물질층(28a)을 포토 레지스터 마스크(PR Mask)를 이용하여 반응 이온 에칭(RIE)에 의해 건식 식각함으로써 환형의 게이트 홀을 형성한다. 도 3c에서, 도금이 용이하도록 도금하지막으로 Cu 등을 게이트 전극 물질층(28a) 위에 스퍼터링(Sputtering) 등으로 성막한 후, 분리층(32)을 전기 도금법(Electro Plating)에 의해 게이트 전극 물질층(28)의 윗 표면과 게이트 홀의 측벽에 성막한다. 여기서, 분리층(32)으로는 도금이 용이한 Ni, Cu 등을 사용하게 된다. 전류량, 도금 경과시간 및 용해액의 농도 등의 도금조건을 조정하여 게이트 전극 물질층(28a)의 윗 표면과 게이트 홀의 측벽에 성막되는 도금막의 성장속도를 조절함으로써 분리층(32)에 형성되는 홀의 직경을 균일하게 생성할 수 있다. 이를 도 2에 도시된 전계 방출 소자의 제조방법과 대비하여 설명하면, 종래에는 분리층(12)을 E-빔을 이용하여 회전 증착하여 게이트 전극(18) 위에 성막함으로써 빔 각도에 따라 분리층(12)에 형성된 홀의 직경이 인접한 분리층 홀마다 서로 달라지게 되어 균일한 에미터 팁의 형성이 실질적으로 불가능하였다. 이는 대화면의 패널 구현이 불가능하게 하는 주요한 원인으로 작용하게 된다. 이와 달리, 본 발명에서 도금법을 이용하여 분리층(32)을 성막할 경우 인접한 화소셀들간에 형성되는 에미터 팁의 형상이 균일하게 형성될 수 있기 때문에 대화면의 패널 구현이 용이해지고 나아가, 표시품질과 구동특성이 향상될 수 있다. 또한, 게이트 홀 측면의 도금막을 두텁게 함으로써 분리층(32)의 홀 직경을 서브-마이크론(Sub-Micron) 이하로 감소시킬 수 있기 때문에 에미터 팁 크기를 박형화할 수 있어 구동 전압을 낮출 수 있게 된다. 도금법을 이용하여 분리층(32)을 형성한 후, 도 3d에서 습식 식각법 등에 의해 절연층 물질층(26a)을 식각하여 절연층(26)과 게이트 전극(28) 사이에 에미터 팁의 형성 공간을 마련한다. 도 3e에서, Mo를 유리기판(22)에 수직하게 회전 증착을 하게 되면 Mo가 증착되면서 캐소드 전극(24) 위에도 Mo가 증착되며 이 증착과정이 진행됨에 따라 분리층(32) 위의 Mo 층의 홀 직경이 감소하여 원추 형태의 에미터 팁(30)이 캐소드(24) 위에 형성된다. 최종적으로 도 3f와 같이, 분리층(12)을 전기화학적인 방법에 의해 분리하면 완전한 전계 방출 소자의 구성을 갖게 된다.First, as shown in FIG. 3A, the cathode electrode material layer 24a, the insulating layer material layer 26a, and the gate electrode material layer 28a are sequentially formed on the glass substrate 22, which is easily large in area. Here, among the SiO 2 as the insulating layer material layer 26a and the Mo, Ta, Nb, Cr, and Cu as the gate electrode material layer 28a, a material that is easy to electroplate in a later step is selected. In FIG. 3B, the gate electrode material layer 28a is dry etched by reactive ion etching (RIE) using a photoresist mask (PR Mask) to form an annular gate hole. In FIG. 3C, Cu or the like is deposited on the gate electrode material layer 28a by sputtering or the like as a base plated film to facilitate plating, and then the separation layer 32 is formed by the electroplating method. The film is deposited on the top surface of the layer 28 and the sidewall of the gate hole. Here, as the separation layer 32, Ni, Cu or the like which is easy to plate is used. By adjusting the plating conditions such as the amount of current, the elapsed plating time, and the concentration of the solution, the growth rate of the plated film formed on the upper surface of the gate electrode material layer 28a and the sidewall of the gate hole is adjusted so that the hole formed in the separation layer 32 The diameter can be produced uniformly. In contrast to the method of manufacturing the field emission device illustrated in FIG. 2, conventionally, the separation layer 12 is rotated by using an E-beam to be deposited on the gate electrode 18, thereby forming the separation layer according to the beam angle. The diameters of the holes formed in 12) were different for each of the adjacent separation layer holes, thereby making it impossible to form a uniform emitter tip. This is the main reason for the large panel implementation is impossible. In contrast, in the present invention, when the separation layer 32 is formed using the plating method, the shape of the emitter tip formed between the adjacent pixel cells may be uniformly formed, thereby facilitating the implementation of the large screen panel. And driving characteristics can be improved. Further, by thickening the plating film on the side of the gate hole, the hole diameter of the isolation layer 32 can be reduced to less than or equal to the sub-micron, so that the emitter tip size can be reduced and the driving voltage can be lowered. . After the separation layer 32 is formed using the plating method, the insulating layer material layer 26a is etched by wet etching or the like in FIG. 3D to form the emitter tip between the insulating layer 26 and the gate electrode 28. Provide space. In FIG. 3E, when Mo is deposited perpendicularly to the glass substrate 22, Mo is deposited while Mo is deposited on the cathode electrode 24, and as the deposition process proceeds, the Mo layer on the separation layer 32 is formed. The hole diameter is reduced so that a conical emitter tip 30 is formed over the cathode 24. Finally, as shown in FIG. 3F, when the separation layer 12 is separated by an electrochemical method, a complete field emission device is formed.
상술한 바와 같이, 본 발명에 따른 전계 방출 소자의 제조방법은 도금법을 이용하여 에미터 팁을 균일하게 형성함으로써 대화면의 FED 구현에 적합한 전계 방출 소자를 구현할 수 있다. 나아가, 에미터 팁이 균일한 형상을 갖게 하고 에미터 팁 크기를 감소시킴으로써 구동전압을 낮출 수 있음은 물론 고정세의 디스플레이의 구현이 가능하게 된다.As described above, the method for manufacturing a field emission device according to the present invention can implement a field emission device suitable for implementing a large screen FED by uniformly forming an emitter tip using a plating method. Furthermore, the emitter tip has a uniform shape and the emitter tip size can be reduced to lower the driving voltage as well as to implement a high-definition display.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980013901A KR100280881B1 (en) | 1998-04-18 | 1998-04-18 | Method of manufacturing field emission device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980013901A KR100280881B1 (en) | 1998-04-18 | 1998-04-18 | Method of manufacturing field emission device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990080555A KR19990080555A (en) | 1999-11-15 |
| KR100280881B1 true KR100280881B1 (en) | 2001-05-02 |
Family
ID=65890993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980013901A KR100280881B1 (en) | 1998-04-18 | 1998-04-18 | Method of manufacturing field emission device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100280881B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447129B1 (en) * | 2002-01-15 | 2004-09-04 | 엘지전자 주식회사 | Method Of Fabricating Field Emission Device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5702281A (en) * | 1995-04-20 | 1997-12-30 | Industrial Technology Research Institute | Fabrication of two-part emitter for gated field emission device |
-
1998
- 1998-04-18 KR KR1019980013901A patent/KR100280881B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5702281A (en) * | 1995-04-20 | 1997-12-30 | Industrial Technology Research Institute | Fabrication of two-part emitter for gated field emission device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447129B1 (en) * | 2002-01-15 | 2004-09-04 | 엘지전자 주식회사 | Method Of Fabricating Field Emission Device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990080555A (en) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6590320B1 (en) | Thin-film planar edge-emitter field emission flat panel display | |
| US5766446A (en) | Electrochemical removal of material, particularly excess emitter material in electron-emitting device | |
| KR100343222B1 (en) | Method for fabricating field emission display | |
| JP2002150922A (en) | Electron emitting device, cold cathode field electron emitting device and manufacturing method therefor, and cold cathode field electron emitting display device and method of its manufacture | |
| US7524227B2 (en) | Method of producing an electron emission device, method of producing an electron source, method of producing an image display device, and method of driving an electron emission device | |
| US5628661A (en) | Method for fabricating a field emission display | |
| US6019658A (en) | Fabrication of gated electron-emitting device utilizing distributed particles to define gate openings, typically in combination with spacer material to control spacing between gate layer and electron-emissive elements | |
| US20020011770A1 (en) | Thin film type field emission display and method of fabricating the same | |
| JP3253683B2 (en) | Method of manufacturing field emission cold cathode plate | |
| JP2005044578A (en) | Manufacturing method of electron emitting element and image display device | |
| US6187603B1 (en) | Fabrication of gated electron-emitting devices utilizing distributed particles to define gate openings, typically in combination with lift-off of excess emitter material | |
| US5580467A (en) | Method of fabricating a field emission micro-tip | |
| KR100280881B1 (en) | Method of manufacturing field emission device | |
| US5941748A (en) | Method of making a lateral field emission display | |
| US6579735B1 (en) | Method for fabricating GaN field emitter arrays | |
| US6781159B2 (en) | Field emission display device | |
| JP2003016907A (en) | Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element | |
| JP3086445B2 (en) | Method of forming field emission device | |
| KR101157215B1 (en) | Field Emission Display and Fabricating Method thereof | |
| KR100257568B1 (en) | Method for a field emitter array of a field emission display | |
| KR100343206B1 (en) | Horizontal field effect electron-emitting device and its manufacturing method | |
| KR100290136B1 (en) | Field emission device manufacturing method | |
| KR100343225B1 (en) | manufacturing method of field emission device | |
| KR100448479B1 (en) | Method Of Fabricating Field Emission Device in Thin Film | |
| KR100343212B1 (en) | Horizontal field emission display and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19980418 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19980418 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20000428 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20001019 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20001113 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20001114 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20030930 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040923 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050912 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060911 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20070918 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070918 Start annual number: 8 End annual number: 8 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |