KR20010102190A - 멀티비트 확산 스펙트럼 신호 처리 - Google Patents

Abstract

본 발명은 확산 스펙트럼 신호를 송신 및 수신하는 방법에 관한 것으로서, 여기서, 저 비트 레이트 신호와 제 2 PN-코드의 곱은 고 비트 레이트 신호의 비트 레이트와 같고, 제 1 PN-코드 시퀀스는 상기 곱이나 고 비트 레이트 신호를 송신되어진 사전 결정된 출력 칩 레이트 신호까지 확산하는데 사용된다. 수신기에서, 확산 스펙트럼 신호는 수신되어 복조되고, 제 1 동작에서는, 상기 복조된 신호가 제 1 PN-코드 시퀀스와 상관되며, 제 2 동작에서는 언급된 제 1 상관 단계로부터의 출력이 제 2 PN-코드 시퀀스와 상관된다. 만약 강한 상관 피크가 제 1 동작의 출력에서 검출되고, 제 2 동작의 출력에서 어떠한 상관 피크도 검출되지 않는다면, 그것은 고 비트 레이트 신호로서 처리되지만, 만약 적어도 약한 상관 피크가 제 1 동작의 출력에서 검출되고 제 2 동작의 출력에서 강한 상관 피크가 검출된다면, 그것은 저 비트 레이트 신호로서 처리된다.

Description

멀티비트 확산 스펙트럼 신호 처리{MULTIBIT SPREAD SPECTRUM SIGNALLING}

하드웨어 유닛 사이의 데이터 전달 및 대화방식의 제어를 위한 낮은 원가의 저 전력 확산 스펙트럼 무선 시스템이 집에서 사용하도록 개발되고 있다. 하나의 그러한 시스템은 파이어플라이(Firefly)(기존에는 HomeRF Lite)로 지칭되고, 11개의 칩 의사-랜덤 시퀀스를 사용하여 2.2 MHz까지 확산된 200 kbps의 비트 레이트를 갖는 2.4 GHz ISM 대역에서 그러한 시스템을 동작시키는 것이 제안된다. GMSK는 그것이 송신된 신호의 대역측 외에서의 로우브(lobe)를 최소로 하기 때문에 변조 구조를 위해 제안되고 있다.

200 kbps의 비트 레이트가 비교적 짧은 범위에 걸쳐 송신 및 수신될 수 있지만, 더 긴 범위에서는 잡음이 복구되는 신호의 품질에 영향을 준다.

본 발명은 멀티비트 확산 스펙트럼 신호 처리에 관한 것으로서, 더 상세하게는, 확산 스펙트럼 신호를 송신하는 방법, 확산 스펙트럼 신호를 복구하는 방법, 확산 스펙트럼 통신 시스템, 및 확산 스펙트럼 수신기에 관한 것이다.

도 1은 확산 스펙트럼 송신 시스템의 개략적인 블록도.

도 2는 직렬 방식의 코드 매칭 필터에 대한 개략적인 블록도.

도 3은 이동 평균을 유도하기 위한 회로와 매칭 필터의 개략적인 블록도.

도 4a, 4b, 4c 및 4d는 상이한 평균 이득()과 신호대 잡음비(SNR)에 대한 RMS 출력을 각각 나타내는 도면.

도 5는 HBR 신호 검출에 관한 그래프.

도 6은 LBR 신호 검출에 관한 그래프.

도 7은 고 및 저 비트 레이트에서의 각각의 성능을 비교하기 위한 직렬 방식의 매칭 필터의 비트 에러 레이트(BER) 대 신호대 잡음비(SNR)의 그래프.

도면에서, 동일한 참조 번호는 대응하는 특징부를 나타내기 위해서 사용된다.

본 발명의 목적은 비교적 긴 범위에 걸친 저전력 확산 스펙트럼 신호의 성공적인 송신을 실행하는데 있다.

본 발명의 제 1 양상에 따라, 확산 스펙트럼 신호를 송신하는 방법이 제공되는데, 여기서 저 비트 레이트 신호와 제 2 PN-코드의 곱은 고 비트 레이트 신호의 비트 레이트와 같고, 제 1 PN 코드 시퀀스가 상기 곱이나 고 비트 레이트 신호를 사전 결정된 출력 칩 레이트까지 확산하는데 사용된다.

본 발명의 제 2 양상에 따라, 제 1 PN-코드 시퀀스에 의해 확산된 고 비트 레이트 신호와, 제 1 PN-코드 시퀀스와 제 2 PN-코드 시퀀스의 곱에 의해 확산된 저 비트 레이트 신호 중에서 하나를 갖는 확산 스펙트럼 신호를 복구하는 방법이 제공되는데, 저 비트 레이트와 제 2 PN-시퀀스의 칩 레이트의 곱이 고 비트 레이트와 같은, 상기 확산 스펙트럼 신호를 복구하는 방법은,

확산 스펙트럼 신호를 수신하여 복조하는 단계와,

상기 복조된 신호를 제 1 동작에서는 제 1 PN-코드 시퀀스와 상관시키고 다음으로 제 2 단계에서는 제 2 PN-코드 시퀀스와 연속적으로 상관시키는 단계와,

제 1 동작의 출력에서의 강한 상관 피크의 존재 및 제 2 동작의 출력에서의 상관 피크의 부재를 검사함으로써, 고 비트 레이트 신호가 존재하는지 여부를 결정하고, 제 1 동작의 출력에서의 적어도 약한 상관 피크의 존재 및 제 2 동작의 출력에서의 강한 상관 피크의 존재를 검사함으로써, 저 비트 레이트 신호가 존재하는지 여부를 결정하는 단계를 포함한다.

본 발명의 제 3 양상에 따라, 확산 스펙트럼 통신 시스템이 제공되는데, 상기 확산 스펙트럼 통신 시스템은,

고 비트 레이트와 저 비트 레이트 중 하나를 갖는 신호를 송신하기 위한 송신국으로,

저 비트 레이트 신호의 소스와;

고 비트 레이트 신호의 비트 레이트와 실질적으로 동일한 칩 레이트를 갖는 곱을 제공하기 위해서 저 비트 레이트 신호에 제 2 PN-코드 시퀀스를 곱하기 위한 수단과;

고 비트 레이트 신호의 소스와;

사전 결정된 출력 칩 레이트 신호를 갖는 확산 스펙트럼 신호를 제공하기 위해서, 고 비트 레이트 신호가 존재할 경우 상기 고 비트 레이트 신호에 제 1 PN-코드 시퀀스를 곱하거나 또는 상기 곱이 존재할 경우 상기 곱에 제 1 PN-코드 시퀀스를 곱하기 위한 수단을 포함하는, 상기 송신국과,

적어도 하나의 수신국으로서,

확산 스펙트럼 신호를 수신하여 복조하기 위한 수단과;

상기 복조된 신호를 제 1 PN-코드 시퀀스와 상관시키기 위한 제 1 수단과;

언급된 상기 제 1 상관 단계로부터의 출력을 제 2 PN-코드 시퀀스와 상관시키기 위한 제 2 수단과;

상기 제 1 수단의 출력에서의 강한 상관 피크의 존재 및 상기 제 2 수단의 출력에서의 상관 피크의 부재를 검사함으로써, 고 비트 레이트 신호의 존재를 결정하고, 상기 제 1 수단의 출력에서의 적어도 약한 상관 피크의 존재 및 상기 제 2 수단의 출력에서의 강한 상관 피크의 존재를 검사함으로써, 저 비트 레이트 신호의 존재를 결정하기 위한 수단을 포함하는, 상기 적어도 하나의 수신국을 포함한다.

본 발명의 제 4 양상에 따라, 저 비트 레이트와 제 2 PN-코드 시퀀스의 곱은 고 비트 레이트와 같고, 제 1 PN-코드 시퀀스에 의해 확산된 고 비트 레이트를 갖는 신호와, 제 1 PN-코드 시퀀스 및 제 2 PN-코드 시퀀스에 의해 확산되어진 저 비트 레이트를 갖는 신호를 언제라도 수신하기 위한 확산 스펙트럼 수신기가 제공되는 상기 확산 스펙트럼 수신기는,

확산 스펙트럼 신호를 수신하여 복조하기 위한 수단과;

상기 복조된 신호를 제 1 PN-코드 시퀀스와 상관시키기 위한 제 1 수단과;

언급된 상기 제 1 상관 단계로부터의 출력을 제 2 PN-코드 시퀀스와 상관시키기 위한 제 2 수단과;

상기 제 1 수단의 출력에서의 강한 상관 피크의 존재 및 상기 제 2 수단의 출력에서의 상관 피크의 부재를 검사함으로써, 고 비트 레이트 신호의 존재를 결정하고, 상기 제 1 수단의 출력에서의 적어도 약한 상관 피크의 존재 및 상기 제 2 수단의 출력에서의 강한 상관 피크의 존재를 검사함으로써, 저 비트 레이트 신호의 존재를 결정하기 위한 수단을 포함한다.

저 비트 레이트(LBR) 채널의 제공은 고 비트 레이트(HBR) 채널을 혼란시키기에 충분한 잡음이 존재하는 상황에서 메시지가 수신될 수 있게 한다.

저 비트 레이트와 제 2 PN-코드 시퀀스의 곱을 고 비트 레이트와 같게 만드는 장점은 각 비트 레이트 신호의 복구에 있다. 그러한 관계 때문에, 제 1 PN-코드시퀀스를 사용하는 제 1 상관 동작의 결과에 따라 필요시 되는 어느 정도의 상관성이 항상 존재할 것이다. 확산 스펙트럼 신호가 고 비트 레이트로 존재하는 경우에는, 강한 상관 피크가 검출될 것이지만, 만약 그 확산 스펙트럼 신호가 저 비트 레이트로 있는 경우에는, 약한 상관 피크가 검출될 것이다. 그러나, 후자의 경우에는, 강한 상관 피크가 제 2 상관 동작의 결과로 검출될 것이다.

잡음을 억제하기 위해서 고 데이터 레이트 채널이 높은 평균 이득을 사용하여 역-확산될 수 있다. 이러한 수단을 통해서, 이론적인 최대의 추가 확산 이득의 중요한 비율이 실현될 수 있고 동시에 하드웨어 상의 충돌이나 동기화 시간을 최소화할 수 있다. 제 1 및 제 2 상관 동작은 각각의 매칭 필터에서 이루어질 수 있고, 그러한 동작의 각각에서는 상관 피크의 위치를 더욱 정확하게 결정하기 위해서 이동 평균이 전달된다.

본 발명은 이제 첨부 도면을 참조하여, 예를 통해, 설명될 것이다.

도 1을 참조하면, 확산 스펙트럼 송신 시스템은 송신기(Tx)와 수신기(Rx)를 포함한다. 설명의 편의를 위해서, 그 시스템은 2.4 GHz ISM 대역폭에서 동작하고 인코딩된 데이터 신호는 9개의 칩 PN-코드 시퀀스를 사용하여 200 kcps까지 초기에 확산된 22.22 kbps의 저 비트 레이트(LBR)나 200 kbps의 고 비트 레이트(HBR) 중에 어느 하나라는 것이 가정될 것이다.

송신기(Tx)는 200 kbps로 복수의 심볼을 비트 형태로 생성하는 HBR 데이터 소스(10)를 포함한다. 심볼은 전환 스위치(SW)에 의해서 곱셈기(12)에 공급되고, 상기 곱셈기(12)는 11개의 칩 PN-코드 시퀀스를 공급하는 제 1 코드 생성기(14)에 연결된다. 곱셈기(12)의 2.2 Mcps 출력은 GFSK 변조기(16)에 공급되고, 그 GFSK 변조기(16)로부터의 출력은 전력 증폭기(18)에서 증폭되어 안테나(20)에 의해 전파된다.

22.22 kbps로 복수의 심볼을 비트 형태로 생성하는 저 비트 레이트(LBR) 데이터 소스(26)는 곱셈기(28)에 연결되고, 상기 곱셈기(28)는 9개의 칩 PN-코드 시퀀스를 공급하는 제 2 코드 생성기(30)에 연결된다. 곱셈기(28)로부터의 200 kcps 출력은 전환 스위치(SW)가 전환되었을 때 그 전환 스위치(SW)에 의해서 곱셈기(12)에 공급되고, 그 곱셈기(12)에서 공급된 200 kcps 출력에는 2.2 Mcps 출력을 제공하기 위해서 제 1 코드 생성기(14)에 의해 공급되는 11개의 칩 PN-코드 시퀀스가 곱해진다. 그런 이후에, 그 출력은 확산 스펙트럼 HBR 신호와 동일한 방식으로 처리된다. 어느 경우에나, 안테나(24)에 의해 전파되는 신호는 잡음의 영향을 받는다.

수신기(Rx)에서는, 전파된 신호가 안테나(32)에 의해 수신되어 RF 프런트 엔드 및 복조기(34)에 인가된다. 그 출력은 1 비트 아날로그-디지털 변환기(36)에 공급되는데, 그 1 비트 아날로그-디지털 변환기(36)는 2.2 Mcps 신호를 제 1 필터 기능 블록(38)에 공급하여 디코딩되게 한다.

필터 기능 블록(38)에서, 2.2 Mcps 신호는 예컨대 인자 10에 의해 오버-샘플링된다. 블록(38)은 HBR 클럭 신호, 즉 200 kHZ를 위한 입력단(100)과 두 개의 출력단, 즉 신호 검출(즉, 신호가 저 임계치 아래에 있는지, 저 임계치와 고 임계치 사이에 있는지, 또는 고 임계치 위에 있는지를 검출)을 위한 출력단(102)과 비트 출력(즉, 고 비트 레이트로 디코딩된 비트 스트림 출력)을 위한 출력단(104)을 구비한다.

다른 입력단(또는 입력단들)(106)이 (a) PN-코드 시퀀스, (b) 0 ≤≤1의 범위 내에 있는 값을 취할 수 있는 평균 이득인 알파(또는), 및 (c) 더 높거나 더 낮은 임계치에 있는 필터 RMS 신호를 공급하기 위한 블록(38)에서 제공된다.

제 1 필터 기능 블록(38)의 출력단(104)은 제 2 필터 기능 블록(40)의 입력단에 연결되는 고(오버샘플링되지 않은) 비트 레이트의 신호를 포함한다. 블록(40)은 LBR 클럭 신호, 즉 22.22 kHz를 위한 입력단(200)과 두 개의 출력단, 즉 신호 검출(신호가 존재하는 것으로 여겨지면 "1"이고 그렇지 않다면 "0")을 위한 출력단(202)과 비트 출력(즉, 디코딩된 LBR 스트림)을 위한 출력단(204)을 구비한다.

다른 입력단 또는 입력단들(206)이 (a) PN-코드 시퀀스, (b) 0 ≤≤1의 범위 내에 있는 값을 취할 수 있는 평균 이득인 알파(또는), 및 (c) 최대 가능한 RMS 신호 값이 코드 길이 즉 9라면, 신호가 그 위에 존재하는 것으로 간주되는 필터 RMS 신호 임계치를 공급하기 위해 블록(40)에서 제공된다.

도 2는 HBR 데이터가 존재하는 경우에는 그 HBR 데이터를 복구하고 LBR 데이터가 존재하는 경우에는 그 LBR 데이터를 복구하기 위한 직렬 방식의 제 1 및 제 2 매칭 필터(42, 44)를 도시하고 있다. 제 1 매칭 필터(42)의 경우에, 그것은 10 배로 오버샘플링된 칩 스트림을 처리하기 위해서 110 스테이지 이동 레지스터(46)와 110 스테이지 레지스터(48)를 포함한다. 표현의 편의를 위해서, 이동 레지스터(46) 및 레지스터(48)의 스테이지 각각은 10 개의 서브-스테이지에 의해 형성되는 매크로 스테이지로서 도시되어 있다. 레지스터(48)의 매크로 스테이지는 11개의 칩 PN-코드 시퀀스를 저장한다. 오버샘플링된 칩 스트림은 이동 레지스터(46)의 입력단(50)에 인가된다. 레지스터(46, 48)의 대응하는 서브-스테이지는 각각의 XOR 게이트(52)에 연결되고, 그 XOR 게이트(52)의 출력은 터미널(56)에서 HBR 출력을제공하도록 합산 스테이지(54)에서 합산된다. 터미널(56)은 HBR 결정 스테이지(58)에 연결된다. 스테이지(58)의 출력단은 HBR 비트나 효과적으로는 HBR의 칩을 제 2 매칭 필터(44)에 제공하는데, 상기 제 2 매칭 필터(44)는 9 스테이지 이동 레지스터(60) 및 레지스터(62)를 포함한다. 레지스터(60)는 결정 스테이지(58)로부터 칩을 고 비트 레이트로 수신하고, 레지스터(62)는 9개의 칩 PN-코드 시퀀스를 저장한다. XOR 게이트(64)는 이동 레지스터(60)와 레지스터(62)의 대응하는 스테이지의 출력단에 연결된다. XOR 게이트(64)의 출력은 터미널(68)에서 LBR 출력을 제공하는 합산 스테이지(66)에서 합산된다. LBR 결정 스테이지(70)는 터미널(68)에 연결된다. 스테이지(70)는 출력단(72)에 나타나는 LBR 비트 값에 대해 하드한 결정을 수행한다.

동작 중에, 칩 스트림은 22 Mhz(10 배의 오버샘플링을 가정하였을 때)의 오버샘플링된 칩 레이트로 터미널(50) 상에 입력된다. 각각의 샘플이 이동 레지스터에 클럭킹된 후에, XOR 및 추가 동작이 오버샘플링된 코드에 대해 수행되고, 오버샘플링된 고 비트 레이트(HBR) 출력이 결정 스테이지(58)에 인가되며, 상기 결정 스테이지(58)는 모든 고 데이터 레이트 비트 기간 동안에, 대응하는 고 데이터 레이트 비트의 값에 대해 소프트하거나 하드한(soft or hard) 결정을 수행한다. 소프트한 결정은 실제 필터 상관 값이 제 2 역-확산 스테이지, 즉 제 2 매칭 필터(44)에 인가되는 것을 의미하고, 반면에 하드한 결정은 제 2 스테이지로 인가되는 값이 ±1인 비트 값이라는 것을 의미한다. 비트 에러 레이트(BER)에 대한 소프트하거나 하드한 결정의 효과는 이후에 논의될 것이다.

결정 스테이지(58)는 고 비트 레이트에서의 결정을 수행하고, 그것의 출력은 고 비트 레이트 비트가 고 비트 레이트로 클럭킹되는 제 2 이동 레지스터(60)에 입력되는 제 2 역확산 스테이지에 인가되며(어떠한 오버샘플링도 없음), XOR 및 추가 동작이 레지스터(62)에 저장된 제 2 PN-코드 시퀀스를 통해 실행된다. 다음으로, 터미널(68) 상의 최종 저 비트 레이트 출력은 LBR 비트 값에 대한 하드한 결정을 수행하기 위해서 LBR 결정 스테이지(70)에 공급된다.

도 3 및 도 4를 참조하여 설명될 동기화 기술은 1에 가까운 높은 평균 이득을 갖는 고 비트 레이트에 사용됨으로써, 고 비트 레이트 비트는 그 다음의 역-확산 스테이지, 즉 제 2 매칭 필터(44)에 대해 실제적인 진행을 수행하기 위해서 충분한 정확도로 임의의 잡음으로부터 벗어날 수 있다. 도 3 및 4를 참조하여 설명되는 동기화 기술은 LBR 비트 값에 대한 하드한 결정을 수행하기 위해서 또한 사용될 수 있다.

위에 언급된 동기화 기술은 이제 도 3을 참조하여 설명될 것이다. 편의상, 그 기술은 제 1 필터 기능 블록(38)을 일예로서 사용하여 설명될 것이지만, 제 2 필터 기능 블록(40)이 제 2 매칭 필터(44)를 사용하여 동일한 방식으로 동작한다는 것이 이해되어야 한다. 필터 기능 블록(38)은 제 1 매칭 필터(44)와 이동 평균 회로(74)를 포함한다. 제 1 매칭 필터(42)는 도 2를 참조하여 설명된 바와 동일하기 때문에, 간략화를 위해 그것은 다시 설명되지 않을 것이다.

제 1 칩 PN-코드 시퀀스의 자동상관 특성 때문에, 터미널(56) 상의 제 1 출력은, 이동 레지스터(48)에 저장된 로컬 PN-코드 시퀀스가 수신된 코드 시퀀스와동기를 이루는 순간에, 잡음이 없는 상황에서, 비트 기간 내에서 피크일 것이고, 그 피크의 부호는 송신된 비트의 부호에 대응할 것이다. 그러나, 잡음이 존재하는 경우에는, 필터 출력에서의 스퓨리어스(spurious) 피크는 올바른 동기화된 피크의 진폭이 감소될 수 있는 반면에 필터 출력 신호는 비트 기간 내의 다른 순간에 피크일 수 있기 때문에 에러적인 비트 결정을 초래 수 있다.

이동 평균 회로(74)는 올바른 신호가 잡음으로부터 벗어나도록 허용하기 위해서 RMS 필터의 이동 평균을 계산함으로써 동기화가 달성될 수 있게 한다. 그 계산은 다음 방정식

으로 요약되고,

여기서은 n 번째 데이터 비트 기간에서 ｉ번째 매칭 필터 출력 샘플의 절대 값이고,은 n-1 번째 데이터 비트 기간의 종단에서의 대응하는 ｉ 번째 샘플 이동 평균이며,는 평균 이득이면서 0 ≤≤1의 값의 갖는다. 전형적으로, 간단한 평균에 대해서는 0.5이고 이중 레이트 시스템의 고 비트 레이트에 대해서는 1에 더 근접한 더 높은 값이다.

회로(74)의 구현은 오버샘플링된 칩의 각 샘플에 대한 현재의 이동 평균을 각각의 위치나 레지스터에 저장하기 위한 멀티스테이지 저장부(76)를 포함한다. 저장부(76)의 각 레지스터는 디멀티플렉싱 장치(78)에 연결됨으로써, 각각의 저장된 샘플은 연속적으로 판독되어 지연 소자(90)에 의해 계산용 네트워크에 인가될 수 있다. 지연 소자(90)에 의해 지연되어진 이전 샘플을 처리하는 계산용 네트워크는제 1 곱셈기(80)를 구비하는데, 상기 제 1 곱셈기(80)에서는을 산출하기 위해서 저장부(82)에 저장되어 있는가 샘플()에 곱해진다. 터미널(56) 상의 대응하는 출력()은 절대 값 스테이지(57)에 인가되고, 상기 절대 값 스테이지(57)는 대응하는 출력()(여기서)을 제공하고, 상기 출력()은 제 2 곱셈기(84)에 인가되어를 산출하기 위해서 저장부(86)에 저장된 ()이 곱해진다. 제 1 및 제 2 곱셈기(80, 84)에 의해 산출된 출력은 멀티플렉서(92)에 인가되는 새로운 이동 평균()을 산출하기 위해서 합산 스테이지(88)에서 결합되는데, 상기 멀티플렉서(92)는 이전의 대응하는 이동 평균값이 판독되었던 레지스터에 바로 앞서 있고 새로운 값이 저장되는 저장부(76)의 레지스터에 연결된다.

연속적인 비트 기간 동안에,의 최대 값을 구하기 위한 처리가 구현된다. 비트 기간의 초기에는, 제 1 위치에 저장된 값이 최대 값으로서 처리되고 그 다음 값이 상기 제 1 값과 비교 스테이지(94)에서 비교되고, 만약 다음 값이 더 크다면, 그 값이 새로운 최대 값이 되고, 동시에, 대응하는 매칭된 필터 출력 샘플 값이 저장된다. 이러한 처리는 계속되고, 그 비트 기간의 종단에서는 매칭된 필터 출력단(56)의 샘플이 최대치()에 대응하며 그것의 부호(양 또는 음)가 비트 값에 대한 하드한 결정을 수행하는데 사용된다는 것이 알려져 있다. 만약 소프트한 결정을 수행하는 것이 요구된다면, 비트 기간의 종단에서의 값()이 사용된다. 다음 데이터 비트에 대한의 모든 값을 저장하는 것이 필요한 반면에, 모든 샘플()을 저장하는 것은 불필요하다. 정해진 비트 기간 동안에 저장할 필요가 있는 것들은 현재의 최대치와 필터 출력단의 대응하는 값()뿐이다. 비교 스테이지(94) 내에서에 대해 수행된 결정치가 출력 값이다.

신호가 채널에 존재하는지를 결정하기 위해서, HBR 및 LBR 비트 값 결정 블록(58, 70)에서의 상관 피크 크기가 각각 검사되고, 그 임계치 위로 신호가 존재하는 것으로 간주되는 임계치(Th2)가 설정된다. 도 4a 내지 4d에 대한 다음 설명은, 상이한 평균 인자가 두 역확산 스테이지에서 사용될 때 그것이 어떻게 획득될 수 있는지를 개시하고 있다. 도 4a 내지 4d에서, 횡좌표는 샘플 번호를 나타내고, 종좌표는 제곱 평균 제곱근(RMS : Root Mean Square) 상관을 각각 나타낸다. 각각의 트레이스(trace)는, 저장된 RMS 상관 상에서의, 평균 이득() 및 신호대 잡음비(SNR) 모두를 변화시킬 때의 결과를 나타내는데, 도 4a의 경우에는= 0.5 및 SNR = 3dB이고, 도 4b의 경우에는= 0.9375 및 SNR = 3dB이고, 도 4c의 경우에는= 0.9375 및 SNR = 0dB이며, 도 4d의 경우에는= 0.9375 및 SNR = -3dB이다. 그러한 도면들의 고찰은, 평균 이득()의 더 높은 값에 대해서, 더 확실한 상관이 발생한다는 것을 보여준다. 또한, 도면들은, SNR이 감소함에 따라, 상관 피크가 거의 15인 평균 상관 값을 갖는 잡음 플로어(noise floor) 내에 잠긴다(submerge)는 것을 나타낸다.

그러므로, 신호의 검출을 위해 임계치(Th2)를 설정하는 것은 어떤 비트 에러 레이트가 허용될 수 있는지를 결정하는 것이 관건이고, 그 결과 임계치 이상의 값을 갖는 용인할 수 있는 확실한 RMS 상관 피크를 획득하기 위해서 대응하는 제한적인 SNR 값과 평균 이득()을 결정하는 것이 관건이다.

신호 검출 임계치에 대해 설정된 값은 신호가 존재하는 것으로 인지되기 이전에 수신될 필요가 있는 비트의 수에 영향을 줄 것이다. 도 5는,= 0.9375를 갖는 3dB SNR에서의 고 비트 레이트 RMS 상관 신호가, 데이터가 도착하기 시작할 때, 저장된 제로의 초기 상태로부터 어떻게 전개하는지를 나타낸다. 빠른 신호 검출을 위해, 신호 검출에 필요한 6 개의 수신된 비트를 산출하는, 도 5에서 안전하게 잡음 플로어 위에 있지만 일예로 ~20 위로 그리 멀리 않은 곳에 위치한 임계치(Th1)가 설정된다. 낮은 BER이 보장되도록 하기 위해서, 임계치(Th2)는 본 예에서 3dB로 가정되는 제한적인 SNR에서 최소의 안전 상태 피크 높이 바로 아래에 설정된다. 다음으로, 도 5에 도시된 바와 같이, 만약 SNR이 3dB 이하로 저하된다면, 대략 50인 임계치가 아래 방향으로 크로스될 것이다. 나중에 더욱 상세하게 설명될 도 7을 참조하면, 도 5의 오른쪽 부분에 도시된 바와 같이, 상관 피크가 임계치(Th2)를 초과할 때는, 거의 1.0E-3(또는 10^-3)보다 양호한 BER이 예상될 수 있다.

두 임계치(Th1, Th2)는 수신기로 하여금 신호 강도가 고 또는 저 데이터 레이트를 수신하기에 충분한지를 나타낼 수 있게 한다. 그러한 두 임계치의 인가 사이의 간격에서 수신된 고 데이터 레이트 비트를 저장하기 위해 메모리를 사용함으로써, 다음으로 고 비트 레이트 신호 상의 빠른 동기화가 고 비트 레이트 데이터의 손실없이 달성될 수 있다.

고 비트 레이트 신호는 저 데이터 레이트에서 신호 검출의 계속적인 부재로 인해 또한 표시될 것이다. 도 6은= 0.5인 평균 이득을 갖는 저 비트 레이트 신호에 대해서, 도 5와 동일한 RMS 상관을 나타낸다. 그 도면으로부터, 5인 신호 임계치(Th3) 값은 ∼1.0E-3의 BER에서 두 개의 저 데이터 레이트 비트가 -1dB SNR을 제공한 이후에 신호 검출을 초래할 것이다(도 7의 커브 "F" 참고). 신호 검출 플래그의 상태는 수신기로 하여금 임의 수신된 신호의 비트 레이트를 단독으로 결정할 수 있게 할 것이다.

표 1은 가능한 신호 수신 상황 하에서 신호 검출 플래그의 상태를 나타내고, 반면에 표 2는 두 비트 레이트에서 1E-3 BER을 달성하기 위해서 권장되는 매칭 필터 파라미터 값을 요약하고 있다.

신호 상태	고 비트 레이트저 임계치 Th1	고 비트 레이트고 임계치 Th2	저 비트 레이트임계치 Th3
신호 없음	0	0	0
고 비트 양호한 BER레이트 신호 열악한 BER	11	10	00
저 비트 레이트 신호	1	0	1

필터 파라미터	고 비트 레이트	저 비트 레이트
평균 이득()	0.9375	0.5
저 신호 검출 임계치	20	5
고 신호 검출 임계치	50	5
SNR 한계 dB(BER10-3)	3	-1

위에서 언급된 임계치(Th1, Th2, Th3)를 감시함으로서 이루어질 수 있는 다른 결론은 (a) 고 및 저 비트 레이트 모두에 대해 강한 상관 피크가 존재하는 경우, 신호는 LBR이지만 HBR일 수도 있고, (b) 고 비트 레이트에 대해 약한 상관 피크가 존재하고 저 비트 레이트에 대해 어떠한 상관 피크도 존재하지 않는 경우, 신호는 열악한 품질의 HBR일 수 있고, (c) 두 임계치가 LBR에서 구현되었고 고 및 저 비트 레이트 모두에 대해서 약한 상관 피크가 존재하는 경우, 신호는 열악한 품질의 LBR이기 쉬우며, (d) 어떠한 고 비트 레이트 상관 피크도 존재하지 않고 하나의 강한-약한 저 비트 레이트 상관 피크가 존재하는 경우, 그 결론은 불가능한 상황일 것이라는 것이다. (a), (b) 및 (c)과 같은 결론의 경우에, 출력 결정은 생성될 수 있지만 그것은 신뢰도가 낮은 결정을 나타내기 위해 플래그된다.

도 7은 신호대 잡음비(SNR)의 함수에 따른 시뮬레이션을 통해 획득된 BER 커브를 나타내고, 대략 10,000 비트가 고 및 저 비트 레이트에서 각각 시뮬레이팅되었다. 커브 A는 고 데이터 레이트에서 동작하는 완전하게 동기화된 매칭 필터의 이상적인 성능을 나타낸다. 커브 B는 고 데이터 레이트에서 동작하는 0.5의 평균 이득()을 갖는 동기화된 매칭 필터의 성능을 나타낸다. 커브 C는 어떠한 동기화도 없이 고 데이터 레이트에서 동작하는 종래 매칭 필터의 성능을 나타낸다. 커브 D는 0.5의 평균 이득을 갖는 직렬 방식의 의사-랜덤 코드 매칭 필터 시스템의 이상적인 성능을 나타내는데, 여기서 제 1 스테이지 필터는 990의 길이를 갖고 어떠한 결정도 고 데이터 레이트 비트에 대해서 이루어지지 않는다. 이것은 제 2 이동 레지스터가 오버샘플링된 칩 레이트(22 MHz)로 클럭킹된다는 것을 의미한다. 이 시스템은 길이가 99인 의사-랜덤 시퀀스의 10 배인 오버샘플링된 역-확산 처리에 거의 상당한다. 커브 E는 고 데이터 레이트 비트에 대한 소프트한 결정과 함께 고 데이터 레이트에서는 0.9375의 평균 이득을 갖고 저 데이터 레이트에서는 0.5의 평균 이득을 갖는 직렬 방식의 코드 필터의 성능을 나타낸다. 마지막으로, 커브 F는 하드한 결정이 고 데이터 레이트 비트에 대해 이루어지는 것 이외에는 LBR의 소프트한 결정에서와 동일한 직렬 방식의 코드 필터의 성능을 나타낸다.

그러한 커브들로부터, 단지 작은 -0.5 dB의 패널티(penalty)가 스테이지 사이의 하드한 결정에 대해 상당히 간단한 하드웨어 구현에 적용되고 4.5 dB의 이득이 저 데이터 레이트를 사용할 때 얻어질 수 있다는 것을 알 수 있다. 이러한 개선은 이상적인 9개의 칩 코드의 예상된 가능한 9 dB의 단지 절반인 한편, 그러한 짧은 코드 길이에서는 의사-랜덤 시퀀스에 대한 완전한 직교 가정이 충분히 만족되지 않는다는 것이 이해되어야 한다. 또한, 동기화 처리가 실제로는 990의 길이를 갖는 이동 레지스터 상에서 저렴하게 구현될 것이기 때문에, HBR 커브 및 HBR 동기 커브의 비교로부터 분명해지는 것처럼 6 dB만이 완전한 직교를 가정하여 이용가능하다.

두 역-확산 스테이지에서의 더 높은 평균 이득은 성능 면에서 작은 향상을 초래할 것이지만, 인용된 도면들은 성능, 동기화 속도 및 하드웨어 복잡도 사이의 양호한 절충을 나타낸다.

동기화 속도에 대해서, 평균화가 실시되기 이전의 필터 성능은 동일한 종래의 비동기화된 필터와 항상 동일하거나 또는 그 보다 더 양호하다는 것이 주시되어야 한다. 만약 잡음이 낮다면, 그 때는 신호가 수신되자마자 정확한 데이터 비트가 벗어날 것이고, RMS 필터 피크가 신호의 명백한 검출을 나타내는 임계치를 지나는데는 단지 시간이 걸린다.

본 명세서와 청구항에서, 단일한 요소로서 지칭된 표현이 쓰였을지라도 이는 복수의 그러한 요소들의 존재를 배제하지 않는다. 또한, 단어 "포함하는(comprising)"은 기입된 요소나 단계들 이외의 다른 요소나 단계들의 존재를 배제하지 않는다.

본 개시를 읽음으로서, 다른 변경들이 당업자들에게 명백해질 것이다. 그러한 변경은 확산 스펙트럼 시스템 및 그것을 위한 구성 부품의 설계, 제작 및 사용에 있어서 이미 알려져 있는 다른 특징을 포함할 수 있고, 그러한 다른 특징은 본 명세서에서 이미 설명된 특징을 대신하거나 또는 그에 추가하여 사용될 수 있다.

상술한 바와 같이, 본 발명은 짧은 범위의 가정용 및 사업용 애플리케이션을 위한 낮은 원가의 저 전력 확산 스펙트럼 시스템에 이용된다.

Claims (10)

1. 저 비트 레이트(bit rate) 신호와 제 2 PN-코드의 곱이 고 비트 레이트 신호의 비트 레이트와 같고, 제 1 PN 코드 시퀀스가 상기 곱이나 고 비트 레이트 신호를 사전 결정된 출력 칩 레이트까지 확산하는데 사용되는, 확산 스펙트럼 신호를 송신하는 방법.
2. 제 1 PN-코드 시퀀스에 의해 확산된 고 비트 레이트 신호와, 상기 제 1 PN-코드 시퀀스와 제 2 PN-코드 시퀀스의 곱에 의해 확산된 저 비트 레이트 신호 중에서 하나를 갖고, 상기 저 비트 레이트와 상기 제 2 PN-코트 시퀀스의 칩 레이트의 곱이 상기 고 비트 레이트와 동일한, 확산 스펙트럼 신호를 복구하는 방법으로서,

   상기 확산 스펙트럼 신호를 수신하여 복조하는 단계와,

   상기 복조된 신호를 제 1 동작에서는 상기 제 1 PN-코드 시퀀스와 상관시키고 제 2 동작에서는 상기 제 2 PN-코드 시퀀스와 연속적으로 상관시키는 단계와,

   제 1 동작의 출력에서의 강한 상관 피크의 존재 및 제 2 동작의 출력에서의 상관 피크의 부재를 검사함으로써, 고 비트 레이트 신호가 존재하는지 여부를 결정하고, 제 1 동작의 출력에서의 적어도 약한 상관 피크의 존재 및 제 2 동작의 출력에서의 강한 상관 피크의 존재를 검사함으로써, 저 비트 레이트 신호가 존재하는지 여부를 결정하는 단계를

   포함하는, 확산 스펙트럼 신호를 복구하는 방법.
3. 제 2항에 있어서, 상기 제 1 및 제 2 동작은 각각의 매칭 필터에서 실행되는 것을 특징으로 하는, 확산 스펙트럼 신호를 복구하는 방법.
4. 제 3항에 있어서, 상기 각 필터의 출력에서 피크의 동기화된 검출을 위해, 각 매칭 필터의 이동 평균(moving average)이 획득되는 것을 특징으로 하는, 확산 스펙트럼 신호를 복구하는 방법.
5. 제 4항에 있어서, 상기 이동 평균(running average)은 다음의 방정식

   에 따라 결정되고,

   여기서은 n 번째 데이터 비트 기간에서ｉ번째 매칭 필터 출력 샘플의 절대 값이고,

   은 상기 n-1 번째 데이터 비트 기간의 종단에서의 대응하는ｉ번째 샘플 이동 평균이며,

   는 평균 이득이면서 0 ≤≤1의 값을 갖는 것을

   특징으로 하는, 확산 스펙트럼 신호를 복구하는 방법.
6. 제 5항에 있어서,는 0.5 보다 큰 값을 갖는 것을 특징으로 하는, 확산 스펙트럼 신호를 복구하는 방법.
7. 고 비트 레이트와 저 비트 레이트 중 하나를 갖는 신호를 송신하기 위한 송신국으로,

   저 비트 레이트 신호의 소스와;

   고 비트 레이트 신호의 비트 레이트와 실질적으로 동일한 칩 레이트를 갖는 곱을 제공하기 위해서 상기 저 비트 레이트 신호에 제 2 PN-코드 시퀀스를 곱하기 위한 수단과;

   고 비트 레이트 신호의 소스와;

   사전 결정된 출력 칩 레이트 신호를 갖는 확산 스펙트럼 신호를 제공하기 위해서, 상기 고 비트 레이트 신호가 존재할 경우 상기 고 비트 레이트 신호에 제 1 PN-코드 시퀀스를 곱하거나 또는 상기 곱이 존재할 경우 상기 곱에 제 1 PN-코드 시퀀스를 곱하기 위한 수단을 포함하는, 상기 송신국과,

   적어도 하나의 수신국으로서,

   상기 확산 스펙트럼 신호를 수신하여 복조하기 위한 수단과;

   상기 복조된 신호를 상기 제 1 PN-코드 시퀀스와 상관시키기 위한 제 1 수단과;

   언급된 상기 제 1 상관 단계로부터의 출력을 상기 제 2 PN-코드 시퀀스와 상관시키기 위한 제 2 수단과;

   상기 제 1 수단의 출력에서의 강한 상관 피크의 존재 및 상기 제 2 수단의 출력에서의 상관 피크의 부재를 검사함으로써, 고 비트 레이트 신호의 존재를결정하고, 상기 제 1 수단의 출력에서의 적어도 약한 상관 피크의 존재 및 상기 제 2 수단의 출력에서의 강한 상관 피크의 존재를 검사함으로써, 저 비트 레이트 신호의 존재를 결정하기 위한 수단을 포함하는 상기 적어도 하나의 수신국을

   포함하는, 확산 스펙트럼 통신 시스템.
8. 저 비트 레이트와 제 2 PN-코드 시퀀스의 곱은 고 비트 레이트와 같고, 제 1 PN-코드 시퀀스에 의해 확산된 고 비트 레이트를 갖는 신호와, 제 1 PN-코드 시퀀스 및 제 2 PN-코드 시퀀스에 의해 확산되어진 저 비트 레이트를 갖는 신호를 언제라도 수신하기 위한 확산 스펙트럼 수신기로서,

   확산 스펙트럼 신호를 수신하여 복조하기 위한 수단과;

   상기 복조된 신호를 상기 제 1 PN-코드 시퀀스와 상관시키기 위한 제 1 수단과;

   언급된 상기 제 1 상관 단계로부터의 출력을 상기 제 2 PN-코드 시퀀스와 상관시키기 위한 제 2 수단과;

   상기 제 1 수단의 출력에서의 강한 상관 피크의 존재 및 상기 제 2 수단의 출력에서의 상관 피크의 부재를 검사함으로써, 고 비트 레이트 신호의 존재를 결정하고, 상기 제 1 수단의 출력에서의 적어도 약한 상관 피크의 존재 및 상기 제 2 수단의 출력에서의 강한 상관 피크의 존재를 검사함으로써, 저 비트 레이트 신호의 존재를 결정하기 위한 수단을

   포함하는, 확산 스펙트럼 수신기.
9. 제 8항에 있어서, 상관을 위한 상기 제 1 및 제 2 수단은 각각의 매칭 필터를 포함하는 것을 특징으로 하는, 확산 스펙트럼 수신기.
10. 제 9항에 있어서, 상기 매칭 필터 각각은 이동 평균을 획득하는 수단에 연결되고, 각각의 이동 평균에서 동기 피크를 결정하는 수단이 제공되는 것을 특징으로 하는, 확산 스펙트럼 수신기.