[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2000232228A - 絶縁ゲイト型電界効果トランジスタ作製方法 - Google Patents

絶縁ゲイト型電界効果トランジスタ作製方法

Info

Publication number
JP2000232228A
JP2000232228A JP11349561A JP34956199A JP2000232228A JP 2000232228 A JP2000232228 A JP 2000232228A JP 11349561 A JP11349561 A JP 11349561A JP 34956199 A JP34956199 A JP 34956199A JP 2000232228 A JP2000232228 A JP 2000232228A
Authority
JP
Japan
Prior art keywords
chamber
insulating film
semiconductor film
gate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11349561A
Other languages
English (en)
Other versions
JP3614333B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Koyu Cho
宏勇 張
Takashi Inushima
喬 犬島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP34956199A priority Critical patent/JP3614333B2/ja
Publication of JP2000232228A publication Critical patent/JP2000232228A/ja
Application granted granted Critical
Publication of JP3614333B2 publication Critical patent/JP3614333B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 容易に結晶性の珪素膜を得ることを課題とす
る。 【解決手段】 水素を20%以上含有する雰囲気中で、
スハ゜ッタ法により基板上に酸素濃度が7×1019cm-3以下
の珪素膜を形成し、400乃至750℃で熱処理するこ
とにより結晶性の珪素膜を形成することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は量産性の高い形成方
法により作製された半導体層を用いた半導体装置の作製
方法に関するものである。
【0002】
【従来の技術】従来、多結晶半導体装置は、減圧CVDに
よって550℃〜900℃の温度範囲で形成することにより多
結晶半導体膜を得て、この多結晶半導体膜を用いて作製
されていた。
【0003】最近、大面積の液晶ディスプレー等が開発
されるようになり、大面積基板上にも多結晶半導体装置
を形成する必要が生じてきた。
【0004】減圧CVD法により直接大面積基板上に多結
晶半導体層を形成することは反応温度の問題より、多く
の困難を有し、通常は非単結晶半導体膜を形成した後に
結晶化処理を施して、大面積基板上に多結晶半導体層を
形成していた。
【0005】減圧CVD法によって非単結晶半導体膜を得
る場合、大面積基板に均一に成膜するのは困難であると
いう問題がある。
【0006】またプラズマCVD法によって非単結晶半導
体膜を得る場合その成膜工程に時間がかかり、大面積基
板上での膜厚の均一性が取りにくいという問題があっ
た。
【0007】この様な問題を解決する手段としてはスパ
ッタ法を用いる方法がある。特にマグネトロン型スパッ
タ法は イ)電子が磁場でターゲット付近に閉じ込められ高エネ
ルギー電子による基板表面への損傷が抑えられる。 ロ)低温で大面積にわたり高速成膜できる。 ハ)危険なガスを使用しないので、安全性と工業性が高
い。 などの利点がある。
【0008】しかし、スパッタ法によって得た半導体膜
にはマイクロ構造、すなわち珪素原子の存在に偏りがあ
り熱結晶化処理が困難であることが知られている。
【0009】
【発明が解決しようとする課題】本発明はこのような問
題点を解決し、より低温にて熱結晶化可能な半導体膜を
利用した半導体装置をより効果的に作製する方法を提供
するものである。
【0010】
【課題を解決するための手段】本発明は、水素または水
素を含有した不活性気体雰囲気中により基板上へのスパ
ッタ法による半導体膜の成膜工程と、前記スパッタ法に
よって得た半導体膜形成の前または後に酸素または酸素
を含有した不活性気体の雰囲気によりスパッタ法により
酸化珪素膜を形成し、その各々の膜を専用の反応室で形
成することを特徴とし、かつこれらの膜の形成順序を特
定することなく任意に同一装置内にて連続して形成する
ことがでることを特徴とするものである。
【0011】この各々の膜を専用の反応室にて形成する
ことにより半導体膜中における酸素量を7×1019cm-3
下、最も好ましくは1×1019cm-3以下とすることを特
徴とするものであります。
【0012】また前記半導体膜の一部をチャネル形成領
域として構成する手法の一例として、水素または水素を
含有した不活性気体雰囲気中によるスパッタで得られた
非晶質性(アモルファスまたは極めてそ状態に近い)半
導体膜(以下Si膜という)を450℃〜700℃代表的には60
0℃の温度を半導体膜に与えて少なくともチャネル形成
領域を結晶化させることにより本発明の絶縁ゲイト型半
導体装置用の活性層は得られる。
【0013】従来、水素を添加したスパッタ法によって
得られたa-Si(アモルファスシリコン)膜を用いて薄膜
トランジスタを作製する例が知られているが、その電気
的特性は低いことが知られている。そこで、一般的には
水素を添加しないスパッタ法によってa-Si膜を得てい
る。
【0014】しかしながら本発明者は、スパッタ法にお
いて水素を添加することで、成膜されるa-Si膜中にマイ
クロ構造が出来るのを防止することができ、このa-Si膜
を450℃〜700℃好ましくは600℃以下の低い温度で熱結
晶化できることをつきとめた。
【0015】この結晶化の後の半導体膜は平均の結晶粒
径が5〜400Å程度であり、かつ半導体膜中に存在する
水素含有量は5原子%以下である。また、この結晶性を
持つ半導体膜は格子歪みを有しておりミクロに各結晶粒
の界面が互いに強く密接し、結晶粒界でのキャリアに対
するバリアを消滅させる効果を持つ。
【0016】このため、単に格子歪みの無い多結晶の結
晶粒界では、酸素等の不純物原子が偏析し障壁(バリ
ア)を構成しキャリアの移動を阻害するが、本発明のよ
うに半導体膜を専用のスパッタ反応室で形成すると膜中
に存在する酸素の量が7×1019cm-3好ましくは1×1019
cm-3以下という非常に少ない量まで減らすことができ、
さらに形成された半導体膜は、格子歪みを有しているの
でバリアが形成されないか又はその存在が無視できる程
度であるため、その電子の移動度も50〜300cm2/Vsec と
非常に良好な特性を有していた。
【0017】また、プラズマCVD法により得られた半導
体膜はアモルファス成分の存在割合が多く、そのアモル
ファス成分の部分が自然酸化され内部まで酸化膜が形成
される、一方スパッタ膜は緻密であり自然酸化が半導体
膜の内部にまで進行せず、表面のごく近傍付近しか酸化
されない、この緻密さ故に格子歪みを持つ結晶粒子同士
がお互いに強く押し合うことになり、結晶粒界面付近で
キャリアに対するエネルギーバリアが形成されないとい
う特徴を持つ。
【0018】本発明は、このようなスパッタ法により形
成された半導体膜の持つ優れた特性を積極的に利用し絶
縁ゲイト型半導体装置の作製法を提供するものであり、
そのために個々の膜を専用のスパッタ反応室で作製する
ものであります。
【0019】このスパッタ法により形成された酸化珪素
膜は、基板上の絶縁膜またはゲイト絶縁膜として、利用
でき、さらに半導体膜は活性層または不純物層さらにゲ
イト電極として利用することができる。
【0020】このように、本発明法によると、絶縁ゲイ
ト型半導体装置に最小限度必要な部分をすべてスパッタ
法で作製することができる。このため図1(D) に示され
るような絶縁ゲイト型半導体装置において、活性層の下
側(18)すなわち下地絶縁膜との接触部分が一部酸化さ
れ、SiOxの状態となり、この部分での電気的な特性が若
干悪くなる。これによりこの部分に、バックチャネルが
発生することができず、逆方向リーク電流を少なくする
ことができるという特徴を持つ。このことは、この半導
体装置をCMOSとして利用するときに非常に有効でありオ
フ電流の減少におおきな効果を示す。
【0021】さらにまた、スパッタ法により形成された
半導体膜であるのでその粒径は熱結晶化の後で、5〜40
0Å代表的には50〜200Åであり、このように粒径が小さ
いのでこの部分での逆方向リークをN+-I(P+-I)接合で小
さくすることができる。以下に実施例を示し本発明を詳
細に説明する。
【0022】
【実施例】〔実施例1〕本実施例は、図2にその概略を
示したようなマルチチャンバー型のマグネトロン型RFス
パッタ装置によって作製したSi膜を熱結晶化させ結晶性
を持つ珪素半導体層を得、この珪素半導体層を使用して
薄膜トランジスタを作製した例である。
【0023】このマルチチャンバー型のスパッタ装置は
図2に示すように予備室(1)と基板通過室(2)と酸化珪素
用反応室(3)と半導体膜用反応室(4)がゲート弁(6)(7)
(8) に仕切られて接続されており、各々の室は完全に独
立して排気及び気体の導入等が行なえるシステムとなっ
ている。
【0024】この排気系としてはロータリーポンプとタ
ーボ分子ポンプを直列に接続した反応及び低真空用排気
系とさらにクライオポンプを接続した高真空排気系の2
系統を備えており、背圧として1×10-7Paまで排気で
きる。
【0025】また各々の部屋に基板をローディングする
際には、その間を仕切るゲート弁の開閉を行なった後と
なるが、この開閉の際には両室の圧力差を少なくし、か
つ両室の雰囲気ガスをそろえた後に行なう。これによ
り、不要な不純物等の混入を極力低減することができ
る。
【0026】また、スパッタ用のターゲット近傍に設け
られた磁界供給手段は外部からのコントロール(例えば
印加電力量またはターゲットとの距離等の可変)により
その強さを可変できるものとした。
【0027】このスパッタ装置の基板通過室(2)には半
導体膜の熱処理が可能なように加熱手段と雰囲気ガス供
給手段が設けられており基板を装置外に取り出さなくて
も半導体膜の熱結晶化が可能である。さらに基板上に膜
を形成する前にこの基板通過室にて基板の加熱処理を行
ない一度基板を熱収縮させた後にこの基板上に膜形成を
行うことができ、基板の際収縮量が減少し膜中に残存す
る応力を緩和し、更に下地と膜の密着性が良好となる。
【0028】図1に本実施例において作製した薄膜トラ
ンジスタ作製工程を示す。
【0029】まず、ガラス基板(11)10枚/カセットをゲ
イト弁(5)より予備室(1)にセットし、このうち1枚を基
板通過室(2)を通過して、酸化珪素膜形成用反応室(3)に
ローディングした。ガラス基板(11)上にSiO2膜(12)を以
下の条件においてマグネトロン型RFスパッタ法により20
0nmの厚さに形成した。 O2 100%雰囲気 成膜温度 150℃ RF 813.56NHz) 出力 400W 圧力 0.5Pa 単結晶シリコンをターゲットに使用
【0030】形成後反応室を高真空に排気後ゲート弁を
開閉し、基板を通過室へ出した後、同様にして半導体膜
用反応室(4)に基板を移した後、チャネル形成領域とな
るSi膜(13)を100nmの厚さに成膜する。
【0031】この際に、背圧を1×10-7Pa以下とし、排
気はタ−ボ分子ポンプとクライオポンプとを用いた。供
給する気体の量は5N(99.999%) 以上の純度を有し、添
加気体としては必要に応じて用いるアルゴン4N以上を
有せしめた。タ−ゲットの単結晶シリコンも5×1018cm
-3以下の酸素濃度、例えば1×1018cm-3の酸素濃度と
し、形成される被膜中の不純物としての酸素をきわめて
少なくした。
【0032】成膜条件は、不活性気体であるアルゴンと
水素雰囲気下において、 H2/(H2+Ar)=80% (分圧比) 成膜温度 150 ℃ RF(13.56MHz) 出力 400W 全圧力 0.5Pa とし、ターゲットは単結晶Siターゲットを用いた。
【0033】この後、基板(11)を再び基板通過室に戻し
ここで450℃〜700℃の温度範囲特に600℃の温度で10時
間の時間をかけ水素または不活性気体中、本実施例にお
いては窒素100%雰囲気中においてSi膜(13)の熱結晶化
を行い、結晶性の高い珪素半導体層(セミアモルファス
またはセミクリスタル)を作製した。
【0034】かかる方法にて形成されたアモルファスシ
リコン膜および熱処理により結晶化後の被膜中の不純物
純度をSIMS( 二次イオン等量分析) 法により調べた。す
ると成膜中の不純物濃度のうち、酸素8×1018cm-3、炭
素3×1016cm-3であった。また水素は4×1020cm-3を有
し、珪素の密度を4×1022cm-3とすると、1原子%に相
当する量であった。これらをタ−ゲットの単結晶シリコ
ンの酸素濃度1×1018cm-3を基準として調べた。またこ
のSIMS分析は成膜後被膜の深さ方向の分布( デプスプロ
フィル) を調べ、その最小値を基準とした。なぜなら表
面は大気との自然酸化した酸化珪素があるからである。
これらの値は結晶化処理後であっても特に大きな変化は
なく、酸素の不純物濃度は8×1018cm-3であった。
【0035】この実施例において、酸素を念のために増
やし、例えばN2O を0.1cc/sec 、1cc/secと添加してみ
た。すると結晶化後の酸素濃度は1×1020cm-3、4×10
20cm -3と多くなった。しかしかかる被膜を用いた時、同
時に、結晶化に必要な温度を700 ℃以上にするか、また
は結晶化時間を少なくとも5倍以上にすることによっ
て、初めて結晶化ができた。
【0036】即ち工業的に基板のガラスの軟化温度を考
慮すると、700 ℃以下好ましくは600 ℃以下での処理は
重要であり、またより結晶化に必要な時間を少なくする
ことも重要である。しかし酸素濃度等の不純物をどのよ
うに少なくしても、450 ℃以下では熱アニ−ルによるa-
Si半導体の結晶化は実験的には不可能であった。
【0037】また本発明においては、もしかかる高品質
のスパッタ装置を用いた結果として、装置からのリ−ク
等により成膜中の酸素濃度が1×1020cm-3またはそれ以
上となった場合は、かかる本発明の特性を期待すること
ができない。
【0038】かくの如くにして7×1019cm-3以下の酸素
濃度であること、および熱処理温度が450 〜700 ℃であ
ることが決められた。
【0039】この半導体膜は図6に示すレーザラマン分
析のデータよりわかるように、結晶の存在を示すピーク
の位置が、通常の単結晶シリコンのピークの位置に比べ
て、低波数側にシフトしており、格子歪みの存在をうら
ずけていた。
【0040】また、本実施例においてはシリコン半導体
を使用して本発明の説明をおこなっているが、ゲルマニ
ウム半導体やシリコンとゲルマニウムの混在した半導体
をしようすることも可能であり、その際には熱結晶化の
際に加える温度を 100℃程度さげることが可能であっ
た。
【0041】次に、基板をこの装置より取り出しこの熱
結晶化させた珪素半導体膜に対してデバイス分離パター
ニングを行い図1(A)の形状を得、この半導体膜の一部
を絶縁ゲイト型半導体装置のチャネル形成領域として構
成させた。
【0042】次に、基板を再びこのスパッタ装置に戻
し、酸化珪素専用の反応室(3)にてゲイト酸化膜(SiO2)
(15)を100nmの厚さにマグネトロン型RFスパッタ法によ
り以下の条件で成膜した。このゲイト絶縁膜形成前に水
素100%雰囲気で基板側にバイアスを加えて、半導体(13)
の表面をプラズマ水素クリーニングした。
【0043】ゲイト絶縁膜の作成条件は 酸素 95体積% NF3 5体積% 圧力0.5pa 成膜温度100℃ RF(13.56MHz)出力400W
【0044】このゲート酸化膜の作成に際して不活性気
体に対して酸素の割合を多くもっとも好ましくは100%酸
素でスパッタを行なうとゲイト絶縁膜の界面準位密度を
さげることができ非常に特性のよいトランジスタを実現
できる。
【0045】また本実施例においては反応中にNF3を反
応用気体の一部として、添加したので、ゲイト絶縁膜中
にフッ素が添加されている。これにより、膜中の珪素の
不対結合手と中和させ、膜中の固定電荷の発生原因を除
去することができた。
【0046】次にマルチチャンバースパッタ装置より、
この基板を取り出し減圧CVD法にて、この上にリンが混
入された半導体層を形成する。この後所定のマスクパタ
ーンを使用してフォトリソ加工を行ないこのリンが混入
された半導体膜をゲイト電極(20)として形成した。図1
(B)
【0047】この電極を減圧CVD法にて作成することに
より下地のゲイト絶縁膜を損傷せず、良好な特性を得る
ことができる。
【0048】このゲイト電極はドープされた半導体層に
限定されることなくその他の材料を使用可能である。
次にこのゲイト電極(20)またはゲイト電極(20)をエッチ
ングする際に使用したレジスパターン等をマスクとし
て、セルファラインに不純物領域(14)及び(14') をイオ
ン打ち込み技術を使用して形成した。この後、水素雰囲
気下400℃で熱アニールを15分行ない活性化した。
【0049】これにより、ゲイト電極(20)の下の半導体
層は絶縁ゲイト型半導体装置のチャネル領域として、構
成された。
【0050】次にこれらの全て上面を覆って層間絶縁膜
(17)を形成し、図1(C)の状態を得た。その後、ソー
ス、ドレイン電極のコンタクト用の穴をあけ、その上面
にスパッタ法により金属アルミニウムを形成し、所定の
パターニングを施し、ソース、ドレイン電極(16)、(1
6') を構成し、絶縁ゲイト型半導体装置を完成させた。
図1(D)
【0051】本実施例の場合、チャネル領域を形成する
半導体層とソース、ドレインの半導体層とが同一物で構
成されており、工程の簡略化をはかれる。また同じ半導
体層を使用しているため、ソース、ドレインの半導体層
も結晶性を持ち、キャリアの移動度が高いのでより良い
電気的特性を持つ絶縁ゲイト型半導体装置を実現するこ
とができた。
【0052】以上が本実施例において作製した熱結晶珪
素半導体層を用いた薄膜トランジスタの作製方法である
が、比較の為にチャンネル形成領域である図1(A)のSi
層(13)をマグネトロン型RFスパッタ法により成膜する際
の条件である水素の濃度および酸素濃度を変化させた参
考例を4例を以下に示す。
【0053】(参考例1)本参考例は実施例1の作製法
においてチャンネル形成領域となる図1(A)の(13)を作
製する際のスパッタ時における雰囲気の分圧比を H2/(H2+Ar)=0%(分圧比) とし、他は実施例1と同様な方法によって作製したもの
である。この時酸素濃度は2×1020cm-3であった。
【0054】(参考例2)本参考例は実施例1の作製法
においてチャンネル形成領域となる図1(A)の(13)を作
製する際のスパッタ時における雰囲気の分圧比を H2/(H2+Ar)=20% (分圧比) とし、他は実施例1と同様な方法によって作製したもの
である。この時酸素濃度は7×1019cm-3であった。
【0055】(参考例3)本実施例は実施例1の作製法
においてチャンネル形成領域となる図1(A)の(13)を作
製する際のスパッタ時における雰囲気の分圧比を H2/(H2+Ar)=50% (分圧比) とし、他は実施例1と同様な方法によって作製したもの
である。この時酸素濃度は3×1019cm-3であった。
【0056】(参考例4)本参考例は実施例1の作製法
においてチャンネル形成領域となる図1(A)の(13)を作
製する際のスパッタ時における雰囲気の分圧比を H2/(H2+Ar)=70% (分圧比) とし、他は実施例1と同様な方法によって作製したもの
である。この時酸素濃度は1×1019cm-3であった。
【0057】以下上記記載例の電気的特性を比較した結
果を示す。図3は完成した前記実施例1及び参考例1〜
4のチャンネル部におけるキャリアの移動度μ(FIELD M
OBILITY)とスパッタ時における水素分圧比(PH/PTOTAL=H
2/(H2+Ar))の関係をグラフ化したものである。
【0058】図4におけるプロット点と前記各例との対
応関係を以下に表1として示す。
【0059】
【表1】
【0060】図4によれば水素分圧が0%の時は酸素濃度
が2×1020cm-3もあるため、3×10 -1cm2V/secときわめ
て小さく、また他方、本発明の如く20%以上また酸素濃
度7×1019cm-3以下において顕著に高い移動度2cm2/Vs
ec以上μ(FIELD MOBILITY)が得られていることがわか
る。
【0061】これは水素を添加すると、スパッタ内のチ
ャンバ中での酸素を水とし、それをクライオポンプで積
極的に除去できたためと推定される。
【0062】図4はしきい値電圧とスパッタ時における
水素分圧比(PH/PTOTAL=H2/(H2+Ar))の関係をグラフ化
したものである。水素分圧比(PH/PTOTAL=H2/(H2+Ar))
と前記各例番号の対応関係は表1の場合と同じである。
【0063】しきい値電圧が低いほど薄膜トランジスタ
を動作させる動作電圧すなわちゲート電圧が低くてよい
ことになり、デバイスとしての良好な特性が得られるこ
とを考えると図5の結果は、水素の分圧比の高い条件の
スパッタ法によって、スレッシュホールド電圧8V以下
のノーマリオフの状態をえることができる。すなわち、
チャンネル形成領域となる図1(A)の(13)に示されるSi
膜を得て、このSi膜を熱結晶化させることによって得ら
れる結晶性を持つ半導体層を用いたデバイスは良好な電
気的特性を示すことがわかる。
【0064】また図5によると水素分圧比が高い方がし
きい値電圧が低くなっていることがわかる。このことよ
り前記各例におけるチャンネル形成領域となるa-Si膜の
スパッタ法による作製時において、水素の分圧比を高く
するとデバイスの電気的特性が高くなっていく傾向があ
ることがわかる。
【0065】本願発明に用いられるセミアモルファスま
たはセミクリスタル半導体について、そのメカニズムを
略記する。
【0066】すなわちスパッタ法において単結晶のシリ
コン半導体をターゲットとし、水素とアルゴンとの混合
気体でスパッタをすると、アルゴンの重い原子のスパッ
タ(衝撃)によりターゲットからは原子状のシリコンも
離れ、被形成面を有する基板上に飛しょうするが、同時
に数十〜数十万個の原子が固まった塊がクラスタとして
ターゲットから離れ、被形成面に飛しょうする。
【0067】この飛しょう中は、水素がこのクラスタの
外周辺の珪素の不対結合手と結合し、被形成面上に秩序
性の比較的高い領域として作られる。
【0068】すなわち、被膜形成面上には秩序性の高
い、かつ周辺にSi-H結合を有するクラスタと純粋のアモ
ルファス珪素との混合物とする。これを450℃〜700℃の
非酸化性気体中での熱処理により、クラスタの外周辺の
Si-H結合は他のSi-H結合と反応し、Si-Si結合を作る。
【0069】しかし、この結合はお互い引っぱりあうと
同時に、秩序性の高いクラスタはより高い秩序性の高い
状態、すなわち結晶化に相を移そうとする。しかし隣合
ったクラスタ間は、互いに結合したSi-Siがそれぞれの
クラスタ間を引っぱりあう。その結果は、結晶は格子歪
を持ちレーザラマンでの結晶ピークは単結晶の520cm- 1
より低波数側にずれて測定される。
【0070】また、このクラスタ間のSi-Si結合は互い
のクラスタをアンカリング(連結)するため、各クラス
タでのエネルギバンドはこのアンカリングの個所を経て
互いに電気的に連結しあえる。そのため結晶粒界がキャ
リアのバリアとして働く多結晶シリコンとは根本的に異
なり、キャリア移動度も10〜200cm2/V Secを得ることが
できる。
【0071】つまり本発明の如く、かるる定義に基づく
セミアモルファスまたはセミクリスタルは見掛け上結晶
性を持ちながらも、電気的には結晶粒界が実質的にない
状態を予想できる。
【0072】もちろん、アニール温度がシリコン半導体
の場合の450℃〜700℃という中温アニールではなく、10
00℃またはそれ以上の結晶成長をともなう結晶化をさせ
る時はこの結晶成長により、膜中の酸素等が粒界に折出
し、バリアを作ってしまう。これは、単結晶と同じ結晶
と粒界のある材料である。
【0073】またこの半導体におけるクラスタ間のアン
カリングの程度を大きくすると、よりキャリア移動度は
大きくなる。このためにはこの膜中にある酸素量を7×
1019cm-3好ましくは1×1019cm-3以下にすると、さらに
600℃よりも低い温度で結晶化ができるに加えて、高い
キャリア移動度を得ることができる。
【0074】図5は本発明の前記参考例1、2、3、4
のチャンネル形成領域となるSi膜(13)を作製する際のス
パッタ時における水素の分圧比を0%、20%、50%とし
た場合において、このa-Si膜を熱結晶化させた結晶性を
持つ珪素半導体層のラマンスペクトルを示したものであ
る。
【0075】図6に表された表示記号と例番号およびス
パッタ時の水素分圧比との関係を表2に示す。
【0076】
【表2】
【0077】図5を見ると曲線(61)に比較して曲線(6
2)、すなわちチャンネル形成領域となるSi半導体層を作
製する際のスパッタ時における水素の分圧比が0%の場
合と20%の場合を比較すると、熱結晶化させた場合スパ
ッタ時における水素の分圧比が20%の場合のラマンスペ
クトルは顕著にその半導体シリコンの結晶性が表れてい
ることがわかる。
【0078】またその平均の結晶粒径は半値幅より5〜
400Å代表的には50〜300Åである。そしてラマンスペク
トルのピークの位置は単結晶シリコンのピークの位置で
ある 520cm-1よりも低波数側にずれており、明らかに格
子歪を有していた。
【0079】このことは本発明の特徴を顕著に示してい
る。すなわち水素を添加したスパッタ法によるSi膜の作
製の効果は、そのSi膜を熱結晶化させて初めて現れるも
のであるということである。
【0080】このように、格子歪みを有していると微結
晶粒の各々がお互いに無理に縮んだ状態となっているの
で、お互いの結晶粒界での密接が強くなり、結晶粒界部
分でのキャリアに対するエネルギーバリアも存在せず、
かつ酸素等の不純物の偏析も発生しにくくなり、結果と
して、高いキャリアの移動度を実現することが可能とな
る。
【0081】本発明でいう粒径とは作製された半導体膜
をラマン分光分析を行なった際に得られるラマンスペク
トルによって算出される数値であり、実際の膜中に粒界
が存在するかどうかは不明であり、むしろ前述のように
粒界が存在しないと考えられる。
【0082】この半導体膜の結晶の粒径を可変する方法
としては、スパッタ成膜時に、加えるRFパワーを可変す
る方法が考えらる。
【0083】その他の方法としてターゲット近傍に設置
されている磁界供給手段の磁界の強さを変化させてもよ
い。例えば、磁界供給手段が電磁石の場合、コイルに流
す電流を多くして磁界を強くすると、基板上に形成され
る半導体膜の粒径を大きくすることができる。又、その
逆も可能である。
【0084】また本発明の効果を示すデータとして以下
に表3を示す。
【0085】
【表3】
【0086】表3において、水素分圧比というのは本実
施例におけるチャンネル形成領域となるSi膜(図1(A)
の(13))をマグネトロン型RFスパッタ法によって作製す
る際における条件である。
【0087】S値というのは、デバイスの特性を示すゲ
ート電圧(VG)とドレイン電流(ID)の関係を示すグラフに
おける曲線の立ち上がり部分の[d(ID)/d(VG)]-1の値の
最小値であり、この値が小さい程(VG-ID)特性を示す曲
線の傾きの鋭さが大きく、デバイスの電気的特性が高い
ことを示す。VTはしきい値電圧を示す。μはキャリアの
移動度を示し単位は(cm2/V・s)である。on/off特性とい
うのは、前記(VG-ID)特性を示す曲線におけるVG=30ボル
トにおけるIDの値とIDの最小値との比の対数値である。
【0088】本実施例においては下地の酸化珪素膜と半
導体膜とを専用の反応室にて、連続的に形成したが特に
この場合に限定されることはなく、作製する半導体装置
の構造にもよるが半導体膜とゲイト絶縁膜あるいはゲイ
ト絶縁膜とゲイト電極等を専用の反応室で連続的に形成
することも本発明の技術思想の範囲内であることは明ら
かである。
【0089】〔実施例2〕本実施例においては、図3に
示された構造の絶縁ゲイト型半導体装置を示す。
【0090】絶縁基板上に酸化珪素膜をコートすること
は実施例1と同じであるが、本実施例においては、チャ
ネル領域を構成する半導体層の作製の前にゲイト絶縁膜
の形成を終える作製方法を示している。 絶縁膜(12)の
上にスパッタ法により金属モリブデンを厚さ3000Åに形
成し、所定のパターンニングをして、ゲイト電極(20)を
形成した。
【0091】次に実施例1にて使用したマルチチャンバ
ー型スパッタ装置の構成にさらにもう1つのN型半導体
膜専用の反応室が追加されたスパッタ装置を用いて、ゲ
ート酸化膜(SiO2)(15)を100nmの厚さにマグネトロン型R
Fスパッタ法により以下の条件で成膜した。 酸化雰囲気 100% 圧力 0.5pa 成膜温度 100℃ RF(13.56MHz)出力400W シリコンターゲットまたは合成石英のターゲットを使用
した。
【0092】この酸化膜の作成に際して不活性気体に対
して酸素の割合を多くもっとも好ましくは100%酸素でス
パッタを行なうとゲイト絶縁膜の界面準位密度を下げる
ことができ、非常に特性のよいトランジスタを実現でき
る。
【0093】次に基板を半導体膜専用の反応室に移動さ
せてこの酸化珪素膜の上にチャンネル形成領域となるa-
Si膜(13)を100nmの厚さに成膜する。
【0094】成膜条件は、不活性気体であるアルゴンと
水素雰囲気下において、 H2/(H2+Ar)=80% (分圧比) 成膜温度 150 ℃ RF(13.56MHz) 出力 400W 全圧力 0.5Pa とし、ターゲットはSiターゲットを用いた。
【0095】この後、半導体膜の成膜を終えた基板を反
応室より取り出し、基板を装置の外に出さず基板通過室
にて450℃〜700℃の温度範囲特に600℃の温度で10時間
の時間をかけ水素または不活性気体中、本実施例におい
ては窒素100%雰囲気中においてa-Si膜(13)の熱結晶化
を行い、結晶性の高い珪素半導体層を作製した。この時
同時に新たに基板を予備室より酸化珪素膜専用の反応室
に移動させて、前述の条件でゲイト絶縁膜を作製した。
【0096】このような方法により形成された半導体膜
中に存在する酸素不純物の量はSIMS分析により1×
1019cm-3、炭素は4×1018cm-3であり、水素の含有量は
1%以下であった。これによりゲイト電極(20)の上にチ
ャネル領域(22)を構成させることができた。この熱処理
の間に後からゲイト絶縁膜作製の為に酸化珪素用の反応
室に導入された基板を基板通過室をへて、半導体膜用反
応室に移動させ、同じ条件で半導体膜の形成を行った。
【0097】次に熱処理の終わった基板を通過室からN
型半導体膜形成用反応室に移動した後、n+a-Si膜(14)を
以下に示す条件でマグネトロン型RFスパッタ法により50
nmの厚さに成膜した。また同時に半導体膜の形成が終了
した基板を基板通過室にて熱処理し同時に新たな基板を
ゲイト絶縁膜用反応室に導入し以後は同様にして複数の
処理を同時に行なった。
【0098】成膜条件は、水素分圧比10〜99%以上(本
実施例では80%)、アルゴン分圧比10〜99%(本実施例で
は19%)の雰囲気中において、 成膜温度 150 ℃ RF(13.56MHz) 出力 400W 全圧力 0.5Pa でありターゲットとしてリンをドープした単結晶シリコ
ンを使用した。
【0099】次にこの半導体層(14)の上にソース、ドレ
イン用の電極のためのアルミニウム膜を形成し、パター
ニングを施し、ソース,ドレインの不純物領域(14)(1
4') およびソース、ドレインの電極(16),(16')を形成し
て、半導体装置を完成した。
【0100】本実施例においては、チャネル形成領域の
半導体膜形成前にゲイト絶縁膜が形成されているので、
熱結晶化の処理の際に、ゲイト絶縁膜とチャネル領域の
界面付近が適度に熱アニールされ、界面準位密度をさげ
ることができるという特徴を持つ。
【0101】また、各々の膜の形成時には背圧を1×1
-6Pa以下としかつ排気系をターボ分子ポンプとクラ
イオポンプとを組み合わせているので、オイルフリーな
不純物の少ない状態で膜形成を行える。本実施例におけ
る活性層(13)中の酸素不純物量は1×1019cm-3であり、
その移動度μは41.4であった。
【0102】なお、本実施例等においては熱結晶化させ
る半導体層としてa-Si膜を用いたが、本発明は他の非単
結晶半導体を熱結晶化させる場合においても有効である
ことはいうまでもない。
【0103】また上記スパッタ時における不活性気体と
してはArを用いたが、その他の気体としてHeなどのハロ
ゲン気体、またはSiH4、Si2H6などの反応性気体をプラ
ズマ化させたものを用いても良い。また、本実施例のマ
グネトロン型RFスパッタ法によるa-Si膜の成膜におい
て、水素濃度は5〜100%、成膜温度は50〜500℃の範
囲、RF出力は500Hz〜100GHzの範囲において、1W〜10MW
の範囲で任意に選ぶことができ、またパルスエネルギー
発信源と組み合わせてもよい。
【0104】さらに強力な光照射(波長1000nm以下) エ
ネルギーや、電子サイクロトロン共鳴(ECR)条件を使用
することによって、より水素を高プラズマ化させてスパ
ッタリングを行ってもよい。
【0105】これは、水素という軽い原子をよりプラズ
マ化させスパッタリングに必要な正イオンを効率よく生
成させてスパッタによって成膜される膜中のマイクロ構
造、本実施例の場合においてはa-Si膜中のマイクロ構造
の発生を防止するためである。また前記他の反応性気体
を上記の手段に応用してもよい。
【0106】本実施例は非晶質性の半導体膜を単にa-Si
膜として記載した。これは通常はシリコン半導体を示し
ているが、その他にゲルマニウムまたはシリコンとゲル
マニウムの混合SixGe1-X(0<X<1) であってもよい。
【0107】また、本発明の構成はスタガード型、コプ
レナー型、逆スタガード型、逆コプレナー型の絶縁ゲイ
ト型電界効果トランジスタに適用できることはいうまで
もない。
【0108】
【発明の効果】本発明の構成をとることによって、工業
的に有用なスパッタ法により得られた非単結晶半導体を
熱結晶化させることによって結晶性を持つ半導体を得る
工程において問題となる熱結晶化困難の問題を解決する
ことができ、しかもこの結晶性を持つ半導体層を用いて
高性能な薄膜トランジスタを作製することができた。
【0109】また、本発明法によると、絶縁ゲイト型半
導体装置に最小限度必要な部分をすべてスパッタ法で作
製することができる。このため図1(D)に示されるよう
な絶縁ゲイト型半導体装置において、活性層の下側(18)
すなわち下地絶縁膜との接触部分が一部酸化され、半絶
縁性を持つ状態となり、この部分での電気的な特性が若
干悪くなる。これによりこの部分に、バックチャネルが
発生することができず、逆方向リーク電流を少なくする
ことができるという特徴を持つ。このことは、この半導
体装置をCMOSとして利用するときに非常に有効でありオ
フ電流の減少におおきな効果を示す。
【0110】また、半導体膜中に存在する酸素不純物の
濃度を少なくでき、結晶粒界付近でのキャリアに対する
障壁(バリア)が形成されにくく、非常に高い移動度を
持つ絶縁ゲイト型半導体装置を実現することができた。
【0111】さらに同一装置内で複数の異なる処理を行
える為外部の影響を受けることなく連続的な処理を行う
ことができる。加えて、複数の処理を同時に行なえるの
で生産性を高めることができる。
【図面の簡単な説明】
【図1】本実施例1の作製工程図
【図2】本発明用のマルチチャンバースパッタ装置の概
略図
【図3】水素の分圧比とキャリアの移動度との関係を示
したものである。
【図4】水素の分圧比としきい値との関係を示したもの
である。
【図5】本発明の結晶性を持つ半導体膜のラマンスペク
トルを示したものである。
【図6】本発明の他の実施例の断面図
【符号の説明】
(1) ・・・予備室 (2) ・・・基板通過室 (3)(4)・・スパッタ室 (5)(6)(7)(8)・・・ゲイト弁
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/285

Claims (37)

    【特許請求の範囲】
  1. 【請求項1】基板の絶縁表面上にゲイト電極を形成し、 前記ゲイト電極を覆って酸化珪素でなるゲイト絶縁膜を
    形成し、 前記ゲイト絶縁膜を大気に曝すことなく、チャネル領域
    となる部分が設けられるアモルファスシリコン、水素を
    含む半導体膜を前記ゲイト絶縁膜上に連続的に形成し、 前記半導体膜を結晶化し、 ソース領域、ドレイン領域を形成し、 前記結晶化された半導体膜は、ラマンスペクトルのピー
    クは520cm-1より低波数側にずれていることを特徴
    とする絶縁ゲイト型電界効果トランジスタの作製方法。
  2. 【請求項2】独立して気密が保たれる第1、第2チャン
    バーを少なくとも有するマルチチャンバー型の装置を用
    いた絶縁ゲイト型電界効果トランジスタの作製方法であ
    って、 基板の絶縁表面上にゲイト電極を形成し、 前記第1チャンバーにて、前記ゲイト電極の上を覆う酸
    化珪素でなるゲイト絶縁膜を形成し、 前記ゲイト絶縁膜を形成した後、前記ゲイト絶縁膜を大
    気に曝すことなく前記基板を前記第1チャンバーから前
    記第2チャンバーへ移し、 前記第2チャンバーにて、でなり、チャネル領域となる
    部分が設けられる水素、アモルファスシリコンを含む半
    導体膜を前記ゲイト絶縁膜上に形成し、 前記半導体膜を結晶化し、ソース領域、ドレイン領域を
    形成し、 前記結晶化された半導体膜は、ラマンスペクトルのピー
    クは520cm-1より低波数側にずれていることを特徴
    とする絶縁ゲイト型電界効果トランジスタの作製方法。
  3. 【請求項3】基板の絶縁表面上にゲイト電極を形成し、 スパッタ法により酸素を含むスパッタガスを用いて前記
    ゲイト電極の上を覆う酸化珪素でなるゲイト絶縁膜を形
    成し、 前記ゲイト絶縁膜を大気にさらさずに、スパッタ法によ
    り水素を含むスパッタガスを用いて、チャネル領域とな
    る部分が設けられるアモルファスシリコン、水素を含む
    半導体膜を前記ゲイト絶縁膜上に形成し、 前記半導体膜を結晶化し、ソース領域、ドレイン領域を
    形成し、 前記結晶化された半導体膜は、ラマンスペクトルのピー
    クは520cm-1より低波数側にずれていることを特徴
    とする絶縁ゲイト型電界効果トランジスタの作製方法。
  4. 【請求項4】独立して気密が保たれる第1、第2チャン
    バーを少なくとも有するマルチチャンバー型の装置を用
    いた絶縁ゲイト型電界効果トランジスタの作製方法であ
    って、 基板の絶縁表面上にゲイト電極を形成し、 前記第1チャンバーにて、スパッタ法により酸素を含む
    スパッタガスを用いて前記ゲイト電極の上を覆う酸化珪
    素でなるゲイト絶縁膜を形成し、 前記ゲイト絶縁膜を形成した後、前記ゲイト絶縁膜を大
    気に曝すことなく基板を前記第1チャンバーから前記第
    2チャンバーへ移し、 前記第2チャンバーにて、スパッタ法により水素を含む
    スパッタガスを用いて、チャネル領域となる部分が設け
    られるアモルファスシリコン、水素を含む半導体膜を前
    記ゲイト絶縁膜上に形成し、 前記半導体膜を結晶化し、ソース領域、ドレイン領域を
    形成し、 前記結晶化された半導体膜は、ラマンスペクトルのピー
    クは520cm-1より低波数側にずれていることを特徴
    とする絶縁ゲイト型電界効果トランジスタの作製方法。
  5. 【請求項5】単一層の結晶化された半導体膜からなるチ
    ャネル領域を有する絶縁ゲイト型電界効果トランジスタ
    の作製方法であって、 基板を覆う酸化珪素でなる絶縁膜を形成し、 前記絶縁膜を大気に曝すことなく、前記絶縁膜上にチャ
    ネル領域になる部分が設けられるアモルファスシリコ
    ン、水素を含む半導体膜を連続的に形成し、 前記半導体膜を結晶化し、前記結晶化された半導体膜
    は、ラマンスペクトルのピークは520cm-1より低波
    数側にずれていることを特徴とする絶縁ゲイト型電界効
    果トランジスタの作製方法。
  6. 【請求項6】独立して気密が保たれる第1、第2チャン
    バーを少なくとも有するマルチチャンバー型の装置を用
    いた単一層の結晶化された半導体膜からなるチャネル領
    域を有する絶縁ゲイト型電界効果トランジスタの作製方
    法であって、 前記第1チャンバーにて、基板を覆う酸化珪素でなる絶
    縁膜を形成し、 前記絶縁膜を形成した後、前記絶縁膜を大気に曝すこと
    なく前記基板を前記第1チャンバーから前記第2チャン
    バーへ移し、 前記第2チャンバーにて、チャネル領域となる部分が設
    けられるアモルファスシリコン、水素を含む半導体膜を
    前記ゲイト絶縁膜上に形成し、 前記半導体膜を結晶化し、前記結晶化された半導体膜
    は、ラマンスペクトルのピークは520cm-1より低波
    数側にずれていることを特徴とする絶縁ゲイト型電界効
    果トランジスタの作製方法。
  7. 【請求項7】酸素を含むスパッタガスを用いてスパッタ
    することにより基板を覆う酸化珪素でなる絶縁膜を形成
    し、 前記絶縁膜を大気に曝すことなく、スパッタ法により水
    素を含むスパッタガスを用いてチャネル領域となる部分
    が設けられるアモルファスシリコン、水素を含む半導体
    膜を前記ゲイト絶縁膜上に形成し、 前記半導体膜を結晶化し、 前記結晶化された半導体膜は、ラマンスペクトルのピー
    クは520cm-1より低波数側にずれていることを特徴
    とする絶縁ゲイト型電界効果トランジスタの作製方法。
  8. 【請求項8】独立して気密が保たれる第1、第2チャン
    バーを少なくとも有するマルチチャンバー型の装置を用
    いた単一層の結晶化された半導体膜からなるチャネル領
    域を有する絶縁ゲイト型電界効果トランジスタの作製方
    法であって、 前記第1チャンバーにて、スパッタ法により酸素を含む
    スパッタガスを用いて基板を覆う酸化珪素でなる絶縁膜
    を形成し、 前記絶縁膜を形成した後、前記絶縁膜を大気に曝すこと
    なく前記基板を前記第1チャンバーから前記第2チャン
    バーへ移し、 前記第2チャンバーにて、スパッタ法により水素を含む
    スパッタガスを用いてチャネル領域となる部分が設けら
    れるアモルファスシリコン、水素を含む半導体膜を前記
    絶縁膜上に形成し、 前記半導体膜を結晶化し、前記結晶化された半導体膜
    は、ラマンスペクトルのピークは520cm-1より低波
    数側にずれていることを特徴とする絶縁ゲイト型電界効
    果トランジスタの作製方法。
  9. 【請求項9】少なくとも第1、第2、第3のチャンバー
    を有し、前記第3のチャンバーはゲート弁に仕切られ
    て、前記第1、第2チャンバーそれぞれに接続されてい
    るマルチチャンバー型装置を用いた絶縁ゲイト型電界効
    果トランジスタの作製方法であって、 基板の絶縁表面上にゲイト電極を形成し、 前記第1チャンバーにて、前記ゲイト電極を酸化珪素で
    おおうゲイト絶縁膜を形成し、 前記ゲイト絶縁膜を形成した後、第3チャンバーを通過
    させて、前記基板を前記第1チャンバーから前記第2チ
    ャンバーへ移し、 前記第2チャンバーにて、チャネル領域となる部分が設
    けられるアモルファスシリコン、水素を含む半導体膜を
    前記ゲイト絶縁膜上に形成し、前記半導体膜を結晶化
    し、前記結晶化された半導体膜は、ラマンスペクトルの
    ピークは520cm-1より低波数側にずれていることを
    特徴とする絶縁ゲイト型電界効果トランジスタの作製方
    法。
  10. 【請求項10】少なくとも第1、第2、第3のチャンバ
    ーを有し、前記第3のチャンバーはゲート弁に仕切られ
    て前記第1、第2チャンバーそれぞれに接続されている
    マルチチャンバー型装置を用いた単一層の結晶化された
    半導体膜でなるチャネル領域を有する絶縁ゲイト型電界
    効果トランジスタの作製方法であって、 基板の絶縁表面上にゲイト電極を形成し、 前記第1チャンバーにて、スパッタ法により酸素を含む
    スパッタガスを用いて前記ゲイト電極を酸化珪素でおお
    うゲイト絶縁膜を形成し、 前記ゲイト絶縁膜を形成した後、第3チャンバーを通過
    させて、前記基板を前記第1チャンバーから前記第2チ
    ャンバーへ移し、 前記第2チャンバーにて、スパッタ法により水素を含む
    スパッタガスを用いてチャネル領域となる部分が設けら
    れるアモルファスシリコン、水素を含む半導体膜を前記
    ゲイト絶縁膜上に形成し、前記半導体膜を結晶化し、前
    記結晶化された半導体膜は、ラマンスペクトルのピーク
    は520cm-1より低波数側にずれていることを特徴と
    する絶縁ゲイト型電界効果トランジスタの作製方法。
  11. 【請求項11】請求項3、4、7、8のいずれか1項に
    おいて、前記ゲイト絶縁膜はマグネトロン型RFスパッ
    タ法で形成されることを特徴とする絶縁ゲイト型電界効
    果トランジスタの作製方法。
  12. 【請求項12】請求項5〜10のいずれか一項におい
    て、前記半導体膜の結晶化後に前記ソースおよびドレイ
    ン領域を形成することを特徴とする絶縁ゲイト型電界効
    果トランジスタの作製方法。
  13. 【請求項13】請求項1〜12のいずれか1項におい
    て、前記結晶化された半導体膜は5atom%以下の濃度で
    水素を含有することを特徴とする絶縁ゲイト型電界効果
    トランジスタの作製方法。
  14. 【請求項14】請求項1〜13のいずれか1項におい
    て、前記結晶化された半導体膜の電子移動度は50〜3
    00cm2/Vsecであることを特徴とする絶縁ゲイト型電
    界効果トランジスタの作製方法。
  15. 【請求項15】請求項1〜14のいずれか1項におい
    て、ラマンスペクトルの半値幅から得られる前記結晶化
    された半導体膜の平均結晶粒径は50〜300Åである
    ことを特徴とする絶縁ゲイト型電界効果トランジスタの
    作製方法。
  16. 【請求項16】請求項1〜15のいずれか1項におい
    て、450〜700℃に加熱して前記半導体膜結を結晶
    化させることを特徴とする絶縁ゲイト型電界効果トラン
    ジスタの作製方法。
  17. 【請求項17】請求項1〜16のいずれか1項におい
    て、前記結晶化された半導体膜は7×1019atoms/cm3
    以下の濃度で酸素を含有することを特徴とする絶縁ゲイ
    ト型電界効果トランジスタの作製方法。
  18. 【請求項18】基板の絶縁表面上にゲイト電極を形成
    し、 スパッタ法により前記ゲイト電極の上を覆うゲイト絶縁
    膜を形成し、 前記ゲイト絶縁膜を大気にさらさずに、スパッタ法によ
    りチャネル領域となる部分が設けられるアモルファスシ
    リコン、水素を含む半導体膜を前記ゲイト絶縁膜上に形
    成し、 ソース領域、ドレイン領域を形成することを特徴とする
    絶縁ゲイト型電界効果トランジスタの作製方法。
  19. 【請求項19】独立して気密が保たれる第1、第2チャ
    ンバーを少なくとも有するマルチチャンバー型の装置を
    用いた絶縁ゲイト型電界効果トランジスタの作製方法で
    あって、 基板の絶縁表面上にゲイト電極を形成し、 前記第1チャンバーにて、スパッタ法により前記ゲイト
    電極の上を覆うゲイト絶縁膜を形成し、前記ゲイト絶縁
    膜を形成した後、前記ゲイト絶縁膜を大気に曝すことな
    く基板を前記第1チャンバーから前記第2チャンバーへ
    移し、 前記第2チャンバーにて、スパッタ法によりチャネル領
    域となる部分が設けられるアモルファスシリコン、水素
    を含む半導体膜を前記ゲイト絶縁膜上に形成し、 ソース領域、ドレイン領域を形成することを特徴とする
    絶縁ゲイト型電界効果トランジスタの作製方法。
  20. 【請求項20】基板の絶縁表面上にゲイト電極を形成
    し、 スパッタ法により酸素を含むガスを用いて前記ゲイト電
    極の上を覆うゲイト絶縁膜を形成し、 前記ゲイト絶縁膜を大気にさらさずに、スパッタ法によ
    り水素を含むスパッタガスを用いてチャネル領域となる
    部分が設けられるアモルファスシリコン、水素を含む半
    導体膜を前記ゲイト絶縁膜上に形成し、 ソース領域、ドレイン領域を形成することを特徴とする
    絶縁ゲイト型電界効果トランジスタの作製方法。
  21. 【請求項21】独立して気密が保たれる第1、第2チャ
    ンバーを少なくとも有するマルチチャンバー型の装置を
    用いた絶縁ゲイト型電界効果トランジスタの作製方法で
    あって、 基板の絶縁表面上にゲイト電極を形成し、 前記第1チャンバーにて、スパッタ法により前記ゲイト
    電極の上を覆うゲイト絶縁膜を形成し、前記ゲイト絶縁
    膜を形成した後、前記ゲイト絶縁膜を大気に曝すことな
    く基板を前記第1チャンバーから前記第2チャンバーへ
    移し、 前記第2チャンバーにて、スパッタ法により水素を含む
    スパッタガスを用いてチャネル領域となる部分が設けら
    れるアモルファスシリコン、水素を含む半導体膜を前記
    ゲイト絶縁膜上に形成し、 ソース領域、ドレイン領域を形成することを特徴とする
    絶縁ゲイト型電界効果トランジスタの作製方法。
  22. 【請求項22】独立して気密が保たれる第1、第2チャ
    ンバーを少なくとも有するマルチチャンバー型の装置を
    用いた結晶化された半導体膜の単一層でなるチャネル領
    域を有する絶縁ゲイト型電界効果トランジスタの作製方
    法であって、 基板の絶縁表面上にゲイト電極を形成し、 前記第1チャンバーにて、スパッタ法により前記ゲイト
    電極の上を覆うゲイト絶縁膜を形成し、 前記ゲイト絶縁膜を形成した後、前記ゲイト絶縁膜を大
    気に曝すことなく基板を前記第1チャンバーから前記第
    2チャンバーへ移し、 前記第2チャンバーにて、スパッタ法によりチャネル領
    域となる部分が設けられるアモルファスシリコン、水素
    を含む半導体膜を前記ゲイト絶縁膜上に形成することを
    特徴とする絶縁ゲイト型電界効果トランジスタの作製方
    法。
  23. 【請求項23】少なくとも第1、第2、第3のチャンバ
    ーを有し、前記第3のチャンバーはゲート弁に仕切られ
    て、前記第1、第2チャンバーそれぞれに接続されてい
    るマルチチャンバー型装置を用いた絶縁ゲイト型電界効
    果トランジスタの作製方法であって、 基板の絶縁表面上にゲイト電極を形成し、 前記第1チャンバーにて、スパッタ法により前記ゲイト
    電極を覆うゲイト絶縁膜を形成し、 前記ゲイト絶縁膜を形成した後、第3チャンバーを通過
    させて、前記基板を前記第1チャンバーから前記第2チ
    ャンバーへ移し、 前記第2チャンバーにて、スパッタ法によりチャネル領
    域となる部分が設けられるアモルファスシリコン、水素
    を含む半導体膜を前記ゲイト絶縁膜上に形成する絶縁ゲ
    イト型電界効果トランジスタの作製方法。
  24. 【請求項24】少なくとも第1、第2、第3のチャンバ
    ーを有し、前記第3のチャンバーはゲート弁に仕切られ
    て、前記第1、第2チャンバーそれぞれに接続されてい
    るマルチチャンバー型装置を用いた結晶化された半導体
    膜の単一層でなるチャネル領域を有する絶縁ゲイト型電
    界効果トランジスタの作製方法であって、 基板の絶縁表面上にゲイト電極を形成し、 前記第1チャンバーにて、スパッタ法により酸素を含む
    スパッタガスを用いて前記ゲイト電極を覆うゲイト絶縁
    膜を形成し、 前記ゲイト絶縁膜を形成した後、第3チャンバーを通過
    させて、前記基板を前記第1チャンバーから前記第2チ
    ャンバーへ移し、 前記第2チャンバーにて、スパッタ法により水素を含む
    スパッタガスを用いてチャネル領域となる部分が設けら
    れるアモルファスシリコン、水素を含む半導体膜を前記
    ゲイト絶縁膜上に形成する絶縁ゲイト型電界効果トラン
    ジスタの作製方法。
  25. 【請求項25】請求項18〜24のいずれか1項におい
    て、前記ゲイト絶縁膜はマグネトロン型RFスパッタ法
    で形成されることを特徴とする絶縁ゲイト型電界効果ト
    ランジスタの作製方法。
  26. 【請求項26】請求項18〜24のいずれか1項におい
    て、前記半導体膜はマグネトロン型RFスパッタ法で形
    成されることを特徴とする絶縁ゲイト型電界効果トラン
    ジスタの作製方法。
  27. 【請求項27】請求項18〜26のいずれか1項におい
    て、前記ゲイト絶縁膜は酸化珪素でなることを特徴とす
    る絶縁ゲイト型電界効果トランジスタの作製方法。
  28. 【請求項28】請求項18〜27のいずれか1項におい
    て、人工石英からなるターゲットを用いて、前記絶縁膜
    を形成することを特徴とする絶縁ゲイト型電界効果トラ
    ンジスタの作製方法。
  29. 【請求項29】請求項18〜27のいずれか1項におい
    て、純度99.999%またはそれ以上の結晶シリコンからな
    るターゲットを用いて、前記絶縁膜を形成することを特
    徴とする絶縁ゲイト型電界効果トランジスタの作製方
    法。
  30. 【請求項30】請求項18〜29のいずれか1項におい
    て、前記結晶化された半導体膜は濃度5atom%以下の水
    素を含有する
  31. 【請求項31】請求項18〜30のいずれか1項におい
    て、前記半導体膜はさらにゲルマニウムを含んでいるこ
    とを特徴とする絶縁ゲイト型電界効果トランジスタの作
    製方法。
  32. 【請求項32】請求項18〜31のいずれか1項におい
    て、前記半導体膜は7×1019atoms/cm3以下の濃度で
    酸素を含有することを特徴とする絶縁ゲイト型電界効果
    トランジスタの作製方法。
  33. 【請求項33】請求項18〜31のいずれか1項におい
    て、前記半導体膜は1×1019atoms/cm3以下の濃度で
    酸素を含有することを特徴とする絶縁ゲイト型電界効果
    トランジスタの作製方法。
  34. 【請求項34】請求項18〜33のいずれか1項におい
    て、前記結晶化された半導体膜の電子移動度は50〜3
    00cm2/Vsecであることを特徴とする絶縁ゲイト型電
    界効果トランジスタの作製方法。
  35. 【請求項35】請求項18〜34のいずれか1項におい
    て、ラマンスペクトルの半値幅から得られる前記結晶化
    された半導体膜の平均結晶粒径は50〜300Åである
    ことを特徴とする絶縁ゲイト型電界効果トランジスタの
    作製方法。
  36. 【請求項36】請求項18〜35のいずれか1項におい
    て、450〜700℃に加熱して前記半導体膜結を結晶
    化させることを特徴とする絶縁ゲイト型電界効果トラン
    ジスタの作製方法。
  37. 【請求項37】請求項18〜36のいずれか1項におい
    て、前記半導体膜を形成する時に、SiH 4またはSi2H6を含
    有するガスを用いることを特徴とする絶縁ゲイト型電界
    効果トランジスタの作製方法。
JP34956199A 1999-12-08 1999-12-08 絶縁ゲイト型電界効果トランジスタ作製方法 Expired - Fee Related JP3614333B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34956199A JP3614333B2 (ja) 1999-12-08 1999-12-08 絶縁ゲイト型電界効果トランジスタ作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34956199A JP3614333B2 (ja) 1999-12-08 1999-12-08 絶縁ゲイト型電界効果トランジスタ作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP31646099A Division JP3614331B2 (ja) 1990-11-09 1999-11-08 結晶性珪素膜の形成方法

Publications (2)

Publication Number Publication Date
JP2000232228A true JP2000232228A (ja) 2000-08-22
JP3614333B2 JP3614333B2 (ja) 2005-01-26

Family

ID=18404558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34956199A Expired - Fee Related JP3614333B2 (ja) 1999-12-08 1999-12-08 絶縁ゲイト型電界効果トランジスタ作製方法

Country Status (1)

Country Link
JP (1) JP3614333B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101353537B1 (ko) 2007-05-11 2014-01-23 삼성디스플레이 주식회사 박막 트랜지스터의 제조방법 및 이 방법에 의해 제조된박막 트랜지스터를 구비한 표시 장치
US9647074B2 (en) 2013-10-31 2017-05-09 Japan Science And Technology Agency Semiconductor-substrate manufacturing method and semiconductor-device manufacturing method in which germanium layer is heat-treated

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101353537B1 (ko) 2007-05-11 2014-01-23 삼성디스플레이 주식회사 박막 트랜지스터의 제조방법 및 이 방법에 의해 제조된박막 트랜지스터를 구비한 표시 장치
US9647074B2 (en) 2013-10-31 2017-05-09 Japan Science And Technology Agency Semiconductor-substrate manufacturing method and semiconductor-device manufacturing method in which germanium layer is heat-treated

Also Published As

Publication number Publication date
JP3614333B2 (ja) 2005-01-26

Similar Documents

Publication Publication Date Title
KR940003380B1 (ko) 게이트 절연형 전계효과 트랜지스터의 제조방법
US5236850A (en) Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing
JPH0799321A (ja) 薄膜半導体素子の製造方法および製造装置
JP3054186B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3054187B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JPH05198507A (ja) 半導体作製方法
JP3614333B2 (ja) 絶縁ゲイト型電界効果トランジスタ作製方法
JPH04152640A (ja) 絶縁ゲイト型半導体装置の作製方法
JP4138719B2 (ja) 絶縁ゲイト型電界効果トランジスタの作製方法
JP3241705B2 (ja) 薄膜トランジスタの作製方法
JP3051363B2 (ja) 半導体装置の作製方法
JP3397760B2 (ja) 薄膜トランジスタの作製方法
JP3614331B2 (ja) 結晶性珪素膜の形成方法
JP4031021B2 (ja) 薄膜トランジスタの作製方法
JP2652368B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3065528B2 (ja) 半導体装置
JP3153202B2 (ja) 半導体装置の作製方法
JP3030366B2 (ja) 半導体作製方法
JP4001281B2 (ja) 絶縁ゲイト型電界効果薄膜トランジスタの作製方法
JP2652369B2 (ja) 半導体装置の作製方法
JP3142836B2 (ja) 半導体装置
JP3160269B2 (ja) 半導体装置の作製方法
JPH0855995A (ja) 半導体装置およびその作製方法
KR960011105B1 (ko) 전기광학 장치용 절연게이트 전계효과 트랜지스터의 제조방법
JP2002237598A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041026

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees