JP2000232228A - Formation of insulated-gate field effect transistor - Google Patents
Formation of insulated-gate field effect transistorInfo
- Publication number
- JP2000232228A JP2000232228A JP11349561A JP34956199A JP2000232228A JP 2000232228 A JP2000232228 A JP 2000232228A JP 11349561 A JP11349561 A JP 11349561A JP 34956199 A JP34956199 A JP 34956199A JP 2000232228 A JP2000232228 A JP 2000232228A
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- insulating film
- semiconductor film
- gate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Physical Vapour Deposition (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は量産性の高い形成方
法により作製された半導体層を用いた半導体装置の作製
方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device using a semiconductor layer manufactured by a manufacturing method having high mass productivity.
【0002】[0002]
【従来の技術】従来、多結晶半導体装置は、減圧CVDに
よって550℃〜900℃の温度範囲で形成することにより多
結晶半導体膜を得て、この多結晶半導体膜を用いて作製
されていた。2. Description of the Related Art Hitherto, a polycrystalline semiconductor device has been manufactured by forming a polycrystalline semiconductor film by low-pressure CVD in a temperature range of 550 ° C. to 900 ° C. and using this polycrystalline semiconductor film.
【0003】最近、大面積の液晶ディスプレー等が開発
されるようになり、大面積基板上にも多結晶半導体装置
を形成する必要が生じてきた。Recently, large-area liquid crystal displays and the like have been developed, and it has become necessary to form a polycrystalline semiconductor device on a large-area substrate.
【0004】減圧CVD法により直接大面積基板上に多結
晶半導体層を形成することは反応温度の問題より、多く
の困難を有し、通常は非単結晶半導体膜を形成した後に
結晶化処理を施して、大面積基板上に多結晶半導体層を
形成していた。[0004] Forming a polycrystalline semiconductor layer directly on a large-area substrate by a low-pressure CVD method has many difficulties due to a problem of a reaction temperature. Usually, a crystallization treatment is performed after forming a non-single-crystal semiconductor film. Thus, a polycrystalline semiconductor layer is formed on a large-area substrate.
【0005】減圧CVD法によって非単結晶半導体膜を得
る場合、大面積基板に均一に成膜するのは困難であると
いう問題がある。When a non-single-crystal semiconductor film is obtained by a low-pressure CVD method, there is a problem that it is difficult to form a film uniformly on a large-area substrate.
【0006】またプラズマCVD法によって非単結晶半導
体膜を得る場合その成膜工程に時間がかかり、大面積基
板上での膜厚の均一性が取りにくいという問題があっ
た。Further, when a non-single-crystal semiconductor film is obtained by a plasma CVD method, it takes a long time to form the film, and there is a problem that it is difficult to obtain a uniform film thickness on a large-area substrate.
【0007】この様な問題を解決する手段としてはスパ
ッタ法を用いる方法がある。特にマグネトロン型スパッ
タ法は イ)電子が磁場でターゲット付近に閉じ込められ高エネ
ルギー電子による基板表面への損傷が抑えられる。 ロ)低温で大面積にわたり高速成膜できる。 ハ)危険なガスを使用しないので、安全性と工業性が高
い。 などの利点がある。As a means for solving such a problem, there is a method using a sputtering method. Particularly in the magnetron type sputtering method, a) electrons are confined near the target by a magnetic field, and damage to the substrate surface by high energy electrons is suppressed. B) High-speed film formation over a large area at low temperatures. C) Since no dangerous gas is used, safety and industrial efficiency are high. There are advantages such as.
【0008】しかし、スパッタ法によって得た半導体膜
にはマイクロ構造、すなわち珪素原子の存在に偏りがあ
り熱結晶化処理が困難であることが知られている。[0008] However, it is known that the semiconductor film obtained by the sputtering method has a microstructure, that is, the presence of silicon atoms is biased, so that thermal crystallization is difficult.
【0009】[0009]
【発明が解決しようとする課題】本発明はこのような問
題点を解決し、より低温にて熱結晶化可能な半導体膜を
利用した半導体装置をより効果的に作製する方法を提供
するものである。SUMMARY OF THE INVENTION The present invention solves such a problem and provides a method for more effectively manufacturing a semiconductor device using a semiconductor film which can be thermally crystallized at a lower temperature. is there.
【0010】[0010]
【課題を解決するための手段】本発明は、水素または水
素を含有した不活性気体雰囲気中により基板上へのスパ
ッタ法による半導体膜の成膜工程と、前記スパッタ法に
よって得た半導体膜形成の前または後に酸素または酸素
を含有した不活性気体の雰囲気によりスパッタ法により
酸化珪素膜を形成し、その各々の膜を専用の反応室で形
成することを特徴とし、かつこれらの膜の形成順序を特
定することなく任意に同一装置内にて連続して形成する
ことがでることを特徴とするものである。SUMMARY OF THE INVENTION The present invention relates to a method for forming a semiconductor film by sputtering on a substrate in an atmosphere of hydrogen or an inert gas containing hydrogen, and a method for forming a semiconductor film obtained by the sputtering. A silicon oxide film is formed by a sputtering method in an atmosphere of oxygen or an inert gas containing oxygen before or after, and each of the films is formed in a dedicated reaction chamber. It is characterized in that it can be formed continuously in the same device without specifying it.
【0011】この各々の膜を専用の反応室にて形成する
ことにより半導体膜中における酸素量を7×1019cm-3以
下、最も好ましくは1×1019cm-3以下とすることを特
徴とするものであります。By forming each of these films in a dedicated reaction chamber, the amount of oxygen in the semiconductor film is reduced to 7 × 10 19 cm −3 or less, most preferably 1 × 10 19 cm −3 or less. It is to be.
【0012】また前記半導体膜の一部をチャネル形成領
域として構成する手法の一例として、水素または水素を
含有した不活性気体雰囲気中によるスパッタで得られた
非晶質性(アモルファスまたは極めてそ状態に近い)半
導体膜(以下Si膜という)を450℃〜700℃代表的には60
0℃の温度を半導体膜に与えて少なくともチャネル形成
領域を結晶化させることにより本発明の絶縁ゲイト型半
導体装置用の活性層は得られる。As an example of a technique for forming a part of the semiconductor film as a channel formation region, an amorphous material obtained by sputtering in an atmosphere of hydrogen or an inert gas containing hydrogen (amorphous or extremely amorphous) is obtained. Near) semiconductor film (hereinafter referred to as Si film) at 450 ° C to 700 ° C, typically 60 ° C.
By applying a temperature of 0 ° C. to the semiconductor film to crystallize at least the channel formation region, an active layer for an insulating gate type semiconductor device of the present invention can be obtained.
【0013】従来、水素を添加したスパッタ法によって
得られたa-Si(アモルファスシリコン)膜を用いて薄膜
トランジスタを作製する例が知られているが、その電気
的特性は低いことが知られている。そこで、一般的には
水素を添加しないスパッタ法によってa-Si膜を得てい
る。Conventionally, there has been known an example in which a thin film transistor is manufactured using an a-Si (amorphous silicon) film obtained by a sputtering method to which hydrogen is added, but its electric characteristics are known to be low. . Therefore, an a-Si film is generally obtained by a sputtering method without adding hydrogen.
【0014】しかしながら本発明者は、スパッタ法にお
いて水素を添加することで、成膜されるa-Si膜中にマイ
クロ構造が出来るのを防止することができ、このa-Si膜
を450℃〜700℃好ましくは600℃以下の低い温度で熱結
晶化できることをつきとめた。However, the present inventor can prevent the formation of a microstructure in the formed a-Si film by adding hydrogen in the sputtering method. It has been found that thermal crystallization can be performed at a low temperature of 700 ° C., preferably 600 ° C. or less.
【0015】この結晶化の後の半導体膜は平均の結晶粒
径が5〜400Å程度であり、かつ半導体膜中に存在する
水素含有量は5原子%以下である。また、この結晶性を
持つ半導体膜は格子歪みを有しておりミクロに各結晶粒
の界面が互いに強く密接し、結晶粒界でのキャリアに対
するバリアを消滅させる効果を持つ。The semiconductor film after the crystallization has an average crystal grain size of about 5 to 400 ° and a hydrogen content in the semiconductor film of 5 atomic% or less. In addition, the semiconductor film having this crystallinity has lattice distortion, and the interfaces of the crystal grains are in close contact with each other microscopically, and have an effect of eliminating a barrier for carriers at the crystal grain boundaries.
【0016】このため、単に格子歪みの無い多結晶の結
晶粒界では、酸素等の不純物原子が偏析し障壁(バリ
ア)を構成しキャリアの移動を阻害するが、本発明のよ
うに半導体膜を専用のスパッタ反応室で形成すると膜中
に存在する酸素の量が7×1019cm-3好ましくは1×1019
cm-3以下という非常に少ない量まで減らすことができ、
さらに形成された半導体膜は、格子歪みを有しているの
でバリアが形成されないか又はその存在が無視できる程
度であるため、その電子の移動度も50〜300cm2/Vsec と
非常に良好な特性を有していた。For this reason, at a polycrystalline grain boundary having no lattice distortion, impurity atoms such as oxygen segregate to form a barrier (barrier) and hinder the movement of carriers. When formed in a dedicated sputtering reaction chamber, the amount of oxygen present in the film is 7 × 10 19 cm −3, preferably 1 × 10 19
can be reduced to a very small amount of cm -3 or less,
Further, since the formed semiconductor film has lattice distortion, a barrier is not formed or its existence is negligible, so that its electron mobility is also very good as 50 to 300 cm 2 / Vsec. Had.
【0017】また、プラズマCVD法により得られた半導
体膜はアモルファス成分の存在割合が多く、そのアモル
ファス成分の部分が自然酸化され内部まで酸化膜が形成
される、一方スパッタ膜は緻密であり自然酸化が半導体
膜の内部にまで進行せず、表面のごく近傍付近しか酸化
されない、この緻密さ故に格子歪みを持つ結晶粒子同士
がお互いに強く押し合うことになり、結晶粒界面付近で
キャリアに対するエネルギーバリアが形成されないとい
う特徴を持つ。Further, the semiconductor film obtained by the plasma CVD method has a large proportion of an amorphous component, and the amorphous component portion is naturally oxidized to form an oxide film up to the inside. On the other hand, the sputtered film is dense and naturally oxidized. Does not proceed to the inside of the semiconductor film and is oxidized only in the vicinity of the surface. Due to this denseness, crystal grains having lattice distortion strongly push each other, and an energy barrier against carriers near the crystal grain interface. Is not formed.
【0018】本発明は、このようなスパッタ法により形
成された半導体膜の持つ優れた特性を積極的に利用し絶
縁ゲイト型半導体装置の作製法を提供するものであり、
そのために個々の膜を専用のスパッタ反応室で作製する
ものであります。The present invention provides a method for manufacturing an insulated gate semiconductor device by positively utilizing the excellent characteristics of a semiconductor film formed by such a sputtering method.
For this purpose, individual films are produced in a dedicated sputtering reaction chamber.
【0019】このスパッタ法により形成された酸化珪素
膜は、基板上の絶縁膜またはゲイト絶縁膜として、利用
でき、さらに半導体膜は活性層または不純物層さらにゲ
イト電極として利用することができる。The silicon oxide film formed by this sputtering method can be used as an insulating film or a gate insulating film on a substrate, and the semiconductor film can be used as an active layer or an impurity layer and further as a gate electrode.
【0020】このように、本発明法によると、絶縁ゲイ
ト型半導体装置に最小限度必要な部分をすべてスパッタ
法で作製することができる。このため図1(D) に示され
るような絶縁ゲイト型半導体装置において、活性層の下
側(18)すなわち下地絶縁膜との接触部分が一部酸化さ
れ、SiOxの状態となり、この部分での電気的な特性が若
干悪くなる。これによりこの部分に、バックチャネルが
発生することができず、逆方向リーク電流を少なくする
ことができるという特徴を持つ。このことは、この半導
体装置をCMOSとして利用するときに非常に有効でありオ
フ電流の減少におおきな効果を示す。As described above, according to the method of the present invention, all the parts necessary for the insulating gate type semiconductor device can be manufactured by the sputtering method. For this reason, in the insulating gate type semiconductor device as shown in FIG. 1D, the lower part (18) of the active layer, that is, the contact portion with the underlying insulating film is partially oxidized and becomes a state of SiOx. The electrical characteristics are slightly worse. As a result, a back channel cannot be generated in this portion, and the reverse leakage current can be reduced. This is very effective when this semiconductor device is used as a CMOS, and shows a significant effect in reducing off-state current.
【0021】さらにまた、スパッタ法により形成された
半導体膜であるのでその粒径は熱結晶化の後で、5〜40
0Å代表的には50〜200Åであり、このように粒径が小さ
いのでこの部分での逆方向リークをN+-I(P+-I)接合で小
さくすることができる。以下に実施例を示し本発明を詳
細に説明する。Further, since the semiconductor film is formed by a sputtering method, its particle size is 5 to 40 after thermal crystallization.
Since the grain size is so small, the reverse leakage at this portion can be reduced by the N + -I (P + -I) junction. Hereinafter, the present invention will be described in detail with reference to Examples.
【0022】[0022]
【実施例】〔実施例1〕本実施例は、図2にその概略を
示したようなマルチチャンバー型のマグネトロン型RFス
パッタ装置によって作製したSi膜を熱結晶化させ結晶性
を持つ珪素半導体層を得、この珪素半導体層を使用して
薄膜トランジスタを作製した例である。[Embodiment 1] In this embodiment, a silicon semiconductor layer having crystallinity by thermally crystallizing an Si film produced by a multi-chamber magnetron type RF sputtering apparatus as schematically shown in FIG. In this example, a thin film transistor is manufactured using the silicon semiconductor layer.
【0023】このマルチチャンバー型のスパッタ装置は
図2に示すように予備室(1)と基板通過室(2)と酸化珪素
用反応室(3)と半導体膜用反応室(4)がゲート弁(6)(7)
(8) に仕切られて接続されており、各々の室は完全に独
立して排気及び気体の導入等が行なえるシステムとなっ
ている。As shown in FIG. 2, this multi-chamber type sputtering apparatus comprises a pre-chamber (1), a substrate passage chamber (2), a silicon oxide reaction chamber (3), and a semiconductor film reaction chamber (4). (6) (7)
(8), each of which is connected to the system, and each chamber is completely independent and can exhaust and introduce gas.
【0024】この排気系としてはロータリーポンプとタ
ーボ分子ポンプを直列に接続した反応及び低真空用排気
系とさらにクライオポンプを接続した高真空排気系の2
系統を備えており、背圧として1×10-7Paまで排気で
きる。The exhaust system includes a reaction and low vacuum exhaust system in which a rotary pump and a turbo molecular pump are connected in series, and a high vacuum exhaust system in which a cryopump is further connected.
It is equipped with a system and can exhaust up to 1 × 10 -7 Pa as back pressure.
【0025】また各々の部屋に基板をローディングする
際には、その間を仕切るゲート弁の開閉を行なった後と
なるが、この開閉の際には両室の圧力差を少なくし、か
つ両室の雰囲気ガスをそろえた後に行なう。これによ
り、不要な不純物等の混入を極力低減することができ
る。When a substrate is loaded into each chamber, the gate valve that separates the chambers is opened and closed. In this opening and closing, the pressure difference between the two chambers is reduced and the two chambers are opened and closed. Performed after the atmosphere gas is prepared. This can minimize mixing of unnecessary impurities and the like.
【0026】また、スパッタ用のターゲット近傍に設け
られた磁界供給手段は外部からのコントロール(例えば
印加電力量またはターゲットとの距離等の可変)により
その強さを可変できるものとした。The strength of the magnetic field supply means provided near the sputtering target can be varied by external control (for example, by varying the amount of applied power or the distance from the target).
【0027】このスパッタ装置の基板通過室(2)には半
導体膜の熱処理が可能なように加熱手段と雰囲気ガス供
給手段が設けられており基板を装置外に取り出さなくて
も半導体膜の熱結晶化が可能である。さらに基板上に膜
を形成する前にこの基板通過室にて基板の加熱処理を行
ない一度基板を熱収縮させた後にこの基板上に膜形成を
行うことができ、基板の際収縮量が減少し膜中に残存す
る応力を緩和し、更に下地と膜の密着性が良好となる。A heating means and an atmosphere gas supply means are provided in the substrate passage chamber (2) of the sputtering apparatus so that the semiconductor film can be heat-treated, so that the thermal crystallization of the semiconductor film can be performed without taking the substrate out of the apparatus. Is possible. Further, before forming a film on the substrate, the substrate is subjected to a heat treatment in the substrate passage chamber, and once the substrate is thermally contracted, a film can be formed on the substrate. The stress remaining in the film is reduced, and the adhesion between the base and the film is further improved.
【0028】図1に本実施例において作製した薄膜トラ
ンジスタ作製工程を示す。FIG. 1 shows a thin film transistor manufacturing process manufactured in this embodiment.
【0029】まず、ガラス基板(11)10枚/カセットをゲ
イト弁(5)より予備室(1)にセットし、このうち1枚を基
板通過室(2)を通過して、酸化珪素膜形成用反応室(3)に
ローディングした。ガラス基板(11)上にSiO2膜(12)を以
下の条件においてマグネトロン型RFスパッタ法により20
0nmの厚さに形成した。 O2 100%雰囲気 成膜温度 150℃ RF 813.56NHz) 出力 400W 圧力 0.5Pa 単結晶シリコンをターゲットに使用First, 10 glass substrates (11) / cassette are set in the preliminary chamber (1) through the gate valve (5), and one of them is passed through the substrate passage chamber (2) to form a silicon oxide film. It was loaded into the reaction chamber (3). A SiO 2 film (12) was formed on a glass substrate (11) by magnetron RF sputtering under the following conditions.
It was formed to a thickness of 0 nm. O 2 100% atmosphere Deposition temperature 150 ℃ RF 813.56NHz) Output 400W Pressure 0.5Pa Single crystal silicon is used as target
【0030】形成後反応室を高真空に排気後ゲート弁を
開閉し、基板を通過室へ出した後、同様にして半導体膜
用反応室(4)に基板を移した後、チャネル形成領域とな
るSi膜(13)を100nmの厚さに成膜する。After the formation, the reaction chamber is evacuated to a high vacuum, the gate valve is opened and closed, the substrate is taken out to the passage chamber, and the substrate is similarly transferred to the semiconductor film reaction chamber (4). An Si film (13) is formed to a thickness of 100 nm.
【0031】この際に、背圧を1×10-7Pa以下とし、排
気はタ−ボ分子ポンプとクライオポンプとを用いた。供
給する気体の量は5N(99.999%) 以上の純度を有し、添
加気体としては必要に応じて用いるアルゴン4N以上を
有せしめた。タ−ゲットの単結晶シリコンも5×1018cm
-3以下の酸素濃度、例えば1×1018cm-3の酸素濃度と
し、形成される被膜中の不純物としての酸素をきわめて
少なくした。At this time, the back pressure was set to 1 × 10 −7 Pa or less, and exhaust was performed using a turbo molecular pump and a cryopump. The amount of the supplied gas had a purity of 5N (99.999%) or more, and the additional gas used was 4N or more of argon used as needed. The target single crystal silicon is also 5 × 10 18 cm
The oxygen concentration was -3 or less, for example, 1 × 10 18 cm -3 , and oxygen as an impurity in the formed film was extremely reduced.
【0032】成膜条件は、不活性気体であるアルゴンと
水素雰囲気下において、 H2/(H2+Ar)=80% (分圧比) 成膜温度 150 ℃ RF(13.56MHz) 出力 400W 全圧力 0.5Pa とし、ターゲットは単結晶Siターゲットを用いた。The film forming conditions are as follows: H 2 / (H 2 + Ar) = 80% (partial pressure ratio) under an atmosphere of argon and hydrogen, which are inert gases, film forming temperature 150 ° C. RF (13.56 MHz) output 400 W total pressure The pressure was set to 0.5 Pa, and a single crystal Si target was used as the target.
【0033】この後、基板(11)を再び基板通過室に戻し
ここで450℃〜700℃の温度範囲特に600℃の温度で10時
間の時間をかけ水素または不活性気体中、本実施例にお
いては窒素100%雰囲気中においてSi膜(13)の熱結晶化
を行い、結晶性の高い珪素半導体層(セミアモルファス
またはセミクリスタル)を作製した。Thereafter, the substrate (11) is returned to the substrate passage chamber again, where it is heated in a temperature range of 450 ° C. to 700 ° C., particularly at a temperature of 600 ° C. for 10 hours in hydrogen or an inert gas. Performed thermal crystallization of the Si film (13) in a 100% nitrogen atmosphere to produce a highly crystalline silicon semiconductor layer (semi-amorphous or semi-crystalline).
【0034】かかる方法にて形成されたアモルファスシ
リコン膜および熱処理により結晶化後の被膜中の不純物
純度をSIMS( 二次イオン等量分析) 法により調べた。す
ると成膜中の不純物濃度のうち、酸素8×1018cm-3、炭
素3×1016cm-3であった。また水素は4×1020cm-3を有
し、珪素の密度を4×1022cm-3とすると、1原子%に相
当する量であった。これらをタ−ゲットの単結晶シリコ
ンの酸素濃度1×1018cm-3を基準として調べた。またこ
のSIMS分析は成膜後被膜の深さ方向の分布( デプスプロ
フィル) を調べ、その最小値を基準とした。なぜなら表
面は大気との自然酸化した酸化珪素があるからである。
これらの値は結晶化処理後であっても特に大きな変化は
なく、酸素の不純物濃度は8×1018cm-3であった。The impurity purity in the amorphous silicon film formed by the above method and the film crystallized by the heat treatment was examined by SIMS (Secondary Ion Equivalent Analysis). Then, among the impurity concentrations during the film formation, oxygen was 8 × 10 18 cm −3 and carbon was 3 × 10 16 cm −3 . Hydrogen had a concentration of 4 × 10 20 cm −3 , which was equivalent to 1 atomic% when the density of silicon was 4 × 10 22 cm −3 . These were examined on the basis of the oxygen concentration of the target single crystal silicon of 1 × 10 18 cm −3 . In this SIMS analysis, the distribution in the depth direction (depth profile) of the film after film formation was examined, and the minimum value was used as a reference. This is because the surface has silicon oxide which is naturally oxidized with the atmosphere.
These values did not change significantly even after the crystallization treatment, and the oxygen impurity concentration was 8 × 10 18 cm −3 .
【0035】この実施例において、酸素を念のために増
やし、例えばN2O を0.1cc/sec 、1cc/secと添加してみ
た。すると結晶化後の酸素濃度は1×1020cm-3、4×10
20cm -3と多くなった。しかしかかる被膜を用いた時、同
時に、結晶化に必要な温度を700 ℃以上にするか、また
は結晶化時間を少なくとも5倍以上にすることによっ
て、初めて結晶化ができた。In this embodiment, oxygen was added just in case.
Palm, for example NTwoAdd O at 0.1cc / sec and 1cc / sec
Was. Then, the oxygen concentration after crystallization is 1 × 1020cm-3, 4 × 10
20cm -3And more. However, when using such a coating,
Sometimes, the temperature required for crystallization should be 700 ° C or higher, or
By increasing the crystallization time by at least five times
For the first time.
【0036】即ち工業的に基板のガラスの軟化温度を考
慮すると、700 ℃以下好ましくは600 ℃以下での処理は
重要であり、またより結晶化に必要な時間を少なくする
ことも重要である。しかし酸素濃度等の不純物をどのよ
うに少なくしても、450 ℃以下では熱アニ−ルによるa-
Si半導体の結晶化は実験的には不可能であった。That is, considering industrially the softening temperature of the glass of the substrate, the treatment at 700 ° C. or lower, preferably 600 ° C. or lower is important, and it is also important to further reduce the time required for crystallization. However, no matter how much impurities such as oxygen concentration are reduced, a-
Crystallization of Si semiconductors was not possible experimentally.
【0037】また本発明においては、もしかかる高品質
のスパッタ装置を用いた結果として、装置からのリ−ク
等により成膜中の酸素濃度が1×1020cm-3またはそれ以
上となった場合は、かかる本発明の特性を期待すること
ができない。In the present invention, as a result of using such a high-quality sputtering apparatus, the oxygen concentration during film formation was 1 × 10 20 cm −3 or more due to leakage from the apparatus. In such a case, such characteristics of the present invention cannot be expected.
【0038】かくの如くにして7×1019cm-3以下の酸素
濃度であること、および熱処理温度が450 〜700 ℃であ
ることが決められた。[0038] It is the oxygen concentration of 7 × 10 19 cm -3 or less in the as of nuclear, and the heat treatment temperature was determined to be 450 to 700 ° C..
【0039】この半導体膜は図6に示すレーザラマン分
析のデータよりわかるように、結晶の存在を示すピーク
の位置が、通常の単結晶シリコンのピークの位置に比べ
て、低波数側にシフトしており、格子歪みの存在をうら
ずけていた。As can be seen from the data of the laser Raman analysis shown in FIG. 6, the peak position indicating the presence of crystals in this semiconductor film is shifted to a lower wavenumber side as compared with the peak position of normal single crystal silicon. And the existence of lattice distortion was inevitable.
【0040】また、本実施例においてはシリコン半導体
を使用して本発明の説明をおこなっているが、ゲルマニ
ウム半導体やシリコンとゲルマニウムの混在した半導体
をしようすることも可能であり、その際には熱結晶化の
際に加える温度を 100℃程度さげることが可能であっ
た。In the present embodiment, the present invention is described using a silicon semiconductor. However, a germanium semiconductor or a semiconductor in which silicon and germanium are mixed can be used. It was possible to reduce the temperature added during crystallization by about 100 ° C.
【0041】次に、基板をこの装置より取り出しこの熱
結晶化させた珪素半導体膜に対してデバイス分離パター
ニングを行い図1(A)の形状を得、この半導体膜の一部
を絶縁ゲイト型半導体装置のチャネル形成領域として構
成させた。Next, the substrate was taken out of the apparatus, and the thermally crystallized silicon semiconductor film was subjected to device isolation patterning to obtain the shape shown in FIG. 1 (A). The device was configured as a channel forming region.
【0042】次に、基板を再びこのスパッタ装置に戻
し、酸化珪素専用の反応室(3)にてゲイト酸化膜(SiO2)
(15)を100nmの厚さにマグネトロン型RFスパッタ法によ
り以下の条件で成膜した。このゲイト絶縁膜形成前に水
素100%雰囲気で基板側にバイアスを加えて、半導体(13)
の表面をプラズマ水素クリーニングした。Next, the substrate is returned to the sputtering apparatus again, and a gate oxide film (SiO 2 ) is formed in a reaction chamber (3) dedicated to silicon oxide.
(15) was formed to a thickness of 100 nm by magnetron RF sputtering under the following conditions. Before forming the gate insulating film, a bias is applied to the substrate side in a 100% hydrogen atmosphere, and the semiconductor (13)
Was subjected to plasma hydrogen cleaning.
【0043】ゲイト絶縁膜の作成条件は 酸素 95体積% NF3 5体積% 圧力0.5pa 成膜温度100℃ RF(13.56MHz)出力400WThe conditions for forming the gate insulating film are as follows: oxygen 95% by volume NF 3 5% by volume Pressure 0.5pa Film formation temperature 100 ° C RF (13.56MHz) output 400W
【0044】このゲート酸化膜の作成に際して不活性気
体に対して酸素の割合を多くもっとも好ましくは100%酸
素でスパッタを行なうとゲイト絶縁膜の界面準位密度を
さげることができ非常に特性のよいトランジスタを実現
できる。When the gate oxide film is formed, the ratio of oxygen to the inert gas is increased and most preferably 100% oxygen is sputtered, whereby the interface state density of the gate insulating film can be reduced and the characteristics are very good. A transistor can be realized.
【0045】また本実施例においては反応中にNF3を反
応用気体の一部として、添加したので、ゲイト絶縁膜中
にフッ素が添加されている。これにより、膜中の珪素の
不対結合手と中和させ、膜中の固定電荷の発生原因を除
去することができた。In this embodiment, since NF 3 was added as a part of the reaction gas during the reaction, fluorine was added to the gate insulating film. As a result, the dangling bonds of silicon in the film were neutralized, and the cause of the generation of fixed charges in the film could be eliminated.
【0046】次にマルチチャンバースパッタ装置より、
この基板を取り出し減圧CVD法にて、この上にリンが混
入された半導体層を形成する。この後所定のマスクパタ
ーンを使用してフォトリソ加工を行ないこのリンが混入
された半導体膜をゲイト電極(20)として形成した。図1
(B)Next, from a multi-chamber sputtering apparatus,
The substrate is taken out and a semiconductor layer mixed with phosphorus is formed thereon by a low pressure CVD method. Thereafter, photolithography was performed using a predetermined mask pattern, and the semiconductor film containing phosphorus was formed as a gate electrode (20). FIG.
(B)
【0047】この電極を減圧CVD法にて作成することに
より下地のゲイト絶縁膜を損傷せず、良好な特性を得る
ことができる。By forming this electrode by the low pressure CVD method, good characteristics can be obtained without damaging the underlying gate insulating film.
【0048】このゲイト電極はドープされた半導体層に
限定されることなくその他の材料を使用可能である。
次にこのゲイト電極(20)またはゲイト電極(20)をエッチ
ングする際に使用したレジスパターン等をマスクとし
て、セルファラインに不純物領域(14)及び(14') をイオ
ン打ち込み技術を使用して形成した。この後、水素雰囲
気下400℃で熱アニールを15分行ない活性化した。The gate electrode is not limited to the doped semiconductor layer, and other materials can be used.
Next, impurity regions (14) and (14 ') are formed in the self-alignment line by ion implantation using the resist pattern or the like used for etching the gate electrode (20) or the gate electrode (20) as a mask. did. Thereafter, thermal annealing was performed at 400 ° C. for 15 minutes in a hydrogen atmosphere to activate.
【0049】これにより、ゲイト電極(20)の下の半導体
層は絶縁ゲイト型半導体装置のチャネル領域として、構
成された。Thus, the semiconductor layer below the gate electrode (20) was formed as a channel region of the insulated gate type semiconductor device.
【0050】次にこれらの全て上面を覆って層間絶縁膜
(17)を形成し、図1(C)の状態を得た。その後、ソー
ス、ドレイン電極のコンタクト用の穴をあけ、その上面
にスパッタ法により金属アルミニウムを形成し、所定の
パターニングを施し、ソース、ドレイン電極(16)、(1
6') を構成し、絶縁ゲイト型半導体装置を完成させた。
図1(D)Next, an interlayer insulating film is formed covering all of these upper surfaces.
(17) was formed, and the state of FIG. 1 (C) was obtained. Thereafter, holes for contacting the source and drain electrodes are formed, and metallic aluminum is formed on the upper surface by sputtering, and is subjected to a predetermined patterning, so that the source and drain electrodes (16) and (1) are formed.
6 ') to complete the insulated gate semiconductor device.
Fig. 1 (D)
【0051】本実施例の場合、チャネル領域を形成する
半導体層とソース、ドレインの半導体層とが同一物で構
成されており、工程の簡略化をはかれる。また同じ半導
体層を使用しているため、ソース、ドレインの半導体層
も結晶性を持ち、キャリアの移動度が高いのでより良い
電気的特性を持つ絶縁ゲイト型半導体装置を実現するこ
とができた。In the case of this embodiment, the semiconductor layer forming the channel region and the source and drain semiconductor layers are made of the same material, so that the process can be simplified. In addition, since the same semiconductor layer is used, the source and drain semiconductor layers also have crystallinity and have high carrier mobility, so that an insulated gate semiconductor device having better electric characteristics can be realized.
【0052】以上が本実施例において作製した熱結晶珪
素半導体層を用いた薄膜トランジスタの作製方法である
が、比較の為にチャンネル形成領域である図1(A)のSi
層(13)をマグネトロン型RFスパッタ法により成膜する際
の条件である水素の濃度および酸素濃度を変化させた参
考例を4例を以下に示す。The above is a method for manufacturing a thin film transistor using the thermocrystalline silicon semiconductor layer manufactured in this embodiment. For comparison, the channel forming region shown in FIG.
Four examples are shown below, in which the hydrogen concentration and the oxygen concentration, which are the conditions for forming the layer (13) by the magnetron type RF sputtering method, are changed.
【0053】(参考例1)本参考例は実施例1の作製法
においてチャンネル形成領域となる図1(A)の(13)を作
製する際のスパッタ時における雰囲気の分圧比を H2/(H2+Ar)=0%(分圧比) とし、他は実施例1と同様な方法によって作製したもの
である。この時酸素濃度は2×1020cm-3であった。[0053] (Reference Example 1) This reference example of the channel forming region in the production process FIG 1 (A) a partial pressure ratio of the atmosphere during sputtering of making the (13) H 2 / Example 1 ( (H 2 + Ar) = 0% (partial pressure ratio), and the others were produced in the same manner as in Example 1. At this time, the oxygen concentration was 2 × 10 20 cm −3 .
【0054】(参考例2)本参考例は実施例1の作製法
においてチャンネル形成領域となる図1(A)の(13)を作
製する際のスパッタ時における雰囲気の分圧比を H2/(H2+Ar)=20% (分圧比) とし、他は実施例1と同様な方法によって作製したもの
である。この時酸素濃度は7×1019cm-3であった。[0054] (Reference Example 2) This reference example of the channel forming region in the production process FIG 1 (A) a partial pressure ratio of the atmosphere during sputtering of making the (13) H 2 / Example 1 ( (H 2 + Ar) = 20% (partial pressure ratio), and the others were produced in the same manner as in Example 1. At this time, the oxygen concentration was 7 × 10 19 cm −3 .
【0055】(参考例3)本実施例は実施例1の作製法
においてチャンネル形成領域となる図1(A)の(13)を作
製する際のスパッタ時における雰囲気の分圧比を H2/(H2+Ar)=50% (分圧比) とし、他は実施例1と同様な方法によって作製したもの
である。この時酸素濃度は3×1019cm-3であった。[0055] (Reference Example 3) This example of a channel forming region in the production process FIG 1 (A) a partial pressure ratio of the atmosphere during sputtering of making the (13) H 2 / Example 1 ( (H 2 + Ar) = 50% (partial pressure ratio), and the others were produced in the same manner as in Example 1. At this time, the oxygen concentration was 3 × 10 19 cm −3 .
【0056】(参考例4)本参考例は実施例1の作製法
においてチャンネル形成領域となる図1(A)の(13)を作
製する際のスパッタ時における雰囲気の分圧比を H2/(H2+Ar)=70% (分圧比) とし、他は実施例1と同様な方法によって作製したもの
である。この時酸素濃度は1×1019cm-3であった。[0056] (Reference Example 4) This Example is of a channel-forming region in the production process FIG 1 (A) a partial pressure ratio of the atmosphere during sputtering of making the (13) H 2 / Example 1 ( (H 2 + Ar) = 70% (partial pressure ratio), and the others were produced in the same manner as in Example 1. At this time, the oxygen concentration was 1 × 10 19 cm −3 .
【0057】以下上記記載例の電気的特性を比較した結
果を示す。図3は完成した前記実施例1及び参考例1〜
4のチャンネル部におけるキャリアの移動度μ(FIELD M
OBILITY)とスパッタ時における水素分圧比(PH/PTOTAL=H
2/(H2+Ar))の関係をグラフ化したものである。The results of comparing the electrical characteristics of the above described examples are shown below. FIG. 3 shows the completed Example 1 and Reference Examples 1 to 1.
Carrier mobility μ (FIELD M
OBILITY) and the hydrogen partial pressure ratio during sputtering (P H / P TOTAL = H
2 / (H 2 + Ar)) is a graph.
【0058】図4におけるプロット点と前記各例との対
応関係を以下に表1として示す。The correspondence between the plot points in FIG. 4 and each of the above examples is shown in Table 1 below.
【0059】[0059]
【表1】 [Table 1]
【0060】図4によれば水素分圧が0%の時は酸素濃度
が2×1020cm-3もあるため、3×10 -1cm2V/secときわめ
て小さく、また他方、本発明の如く20%以上また酸素濃
度7×1019cm-3以下において顕著に高い移動度2cm2/Vs
ec以上μ(FIELD MOBILITY)が得られていることがわか
る。According to FIG. 4, when the hydrogen partial pressure is 0%, the oxygen concentration
Is 2 × 1020cm-33 × 10 -1cmTwoV / sec
And, on the other hand, more than 20% and oxygen concentration as in the present invention.
Degree 7 × 1019cm-3Significantly higher mobility 2 cm belowTwo/ Vs
It can be seen that μ (FIELD MOBILITY) is obtained more than ec
You.
【0061】これは水素を添加すると、スパッタ内のチ
ャンバ中での酸素を水とし、それをクライオポンプで積
極的に除去できたためと推定される。This is presumably because, when hydrogen was added, oxygen in the chamber in the sputter was converted to water, which was positively removed by a cryopump.
【0062】図4はしきい値電圧とスパッタ時における
水素分圧比(PH/PTOTAL=H2/(H2+Ar))の関係をグラフ化
したものである。水素分圧比(PH/PTOTAL=H2/(H2+Ar))
と前記各例番号の対応関係は表1の場合と同じである。FIG. 4 is a graph showing the relationship between the threshold voltage and the hydrogen partial pressure ratio during sputtering (P H / P TOTAL = H 2 / (H 2 + Ar)). Hydrogen partial pressure ratio (P H / P TOTAL = H 2 / (H 2 + Ar))
And the correspondence between the example numbers is the same as in the case of Table 1.
【0063】しきい値電圧が低いほど薄膜トランジスタ
を動作させる動作電圧すなわちゲート電圧が低くてよい
ことになり、デバイスとしての良好な特性が得られるこ
とを考えると図5の結果は、水素の分圧比の高い条件の
スパッタ法によって、スレッシュホールド電圧8V以下
のノーマリオフの状態をえることができる。すなわち、
チャンネル形成領域となる図1(A)の(13)に示されるSi
膜を得て、このSi膜を熱結晶化させることによって得ら
れる結晶性を持つ半導体層を用いたデバイスは良好な電
気的特性を示すことがわかる。Considering that the lower the threshold voltage, the lower the operating voltage for operating the thin film transistor, ie, the lower the gate voltage, the better the characteristics of the device can be obtained. A normally-off state with a threshold voltage of 8 V or less can be obtained by a sputtering method under a high condition. That is,
Si shown in (13) of FIG.
It can be seen that a device using a semiconductor layer having crystallinity obtained by obtaining a film and thermally crystallizing this Si film shows good electrical characteristics.
【0064】また図5によると水素分圧比が高い方がし
きい値電圧が低くなっていることがわかる。このことよ
り前記各例におけるチャンネル形成領域となるa-Si膜の
スパッタ法による作製時において、水素の分圧比を高く
するとデバイスの電気的特性が高くなっていく傾向があ
ることがわかる。FIG. 5 shows that the higher the hydrogen partial pressure ratio, the lower the threshold voltage. From this, it can be seen that when the a-Si film serving as the channel formation region in each of the above examples is manufactured by the sputtering method, increasing the partial pressure ratio of hydrogen tends to increase the electrical characteristics of the device.
【0065】本願発明に用いられるセミアモルファスま
たはセミクリスタル半導体について、そのメカニズムを
略記する。The mechanism of the semi-amorphous or semi-crystalline semiconductor used in the present invention will be briefly described.
【0066】すなわちスパッタ法において単結晶のシリ
コン半導体をターゲットとし、水素とアルゴンとの混合
気体でスパッタをすると、アルゴンの重い原子のスパッ
タ(衝撃)によりターゲットからは原子状のシリコンも
離れ、被形成面を有する基板上に飛しょうするが、同時
に数十〜数十万個の原子が固まった塊がクラスタとして
ターゲットから離れ、被形成面に飛しょうする。That is, when a single-crystal silicon semiconductor is used as a target in the sputtering method and sputtering is performed with a mixed gas of hydrogen and argon, atomic silicon is separated from the target by sputtering (impact) of heavy atoms of argon, and the target is formed. While flying on a substrate having a surface, a cluster of tens to hundreds of thousands of atoms solidified at the same time leaves the target as a cluster and flies to the surface to be formed.
【0067】この飛しょう中は、水素がこのクラスタの
外周辺の珪素の不対結合手と結合し、被形成面上に秩序
性の比較的高い領域として作られる。During this flight, hydrogen combines with the dangling bonds of silicon outside and around the cluster to form a region having a relatively high order on the surface on which the cluster is formed.
【0068】すなわち、被膜形成面上には秩序性の高
い、かつ周辺にSi-H結合を有するクラスタと純粋のアモ
ルファス珪素との混合物とする。これを450℃〜700℃の
非酸化性気体中での熱処理により、クラスタの外周辺の
Si-H結合は他のSi-H結合と反応し、Si-Si結合を作る。That is, a mixture of pure amorphous silicon and clusters having high order and having Si—H bonds in the periphery is formed on the surface on which the film is formed. This is heat-treated in a non-oxidizing gas at 450 to 700 ° C to
The Si-H bond reacts with another Si-H bond to form a Si-Si bond.
【0069】しかし、この結合はお互い引っぱりあうと
同時に、秩序性の高いクラスタはより高い秩序性の高い
状態、すなわち結晶化に相を移そうとする。しかし隣合
ったクラスタ間は、互いに結合したSi-Siがそれぞれの
クラスタ間を引っぱりあう。その結果は、結晶は格子歪
を持ちレーザラマンでの結晶ピークは単結晶の520cm- 1
より低波数側にずれて測定される。However, at the same time that the bonds are attracting each other, the highly ordered clusters tend to shift to a more highly ordered state, ie crystallization. However, between adjacent clusters, Si-Si bonded to each other pulls between the clusters. The result is that the crystal has lattice strain and the crystal peak in laser Raman is 520 cm - 1 for a single crystal.
It is measured shifted to a lower wave number side.
【0070】また、このクラスタ間のSi-Si結合は互い
のクラスタをアンカリング(連結)するため、各クラス
タでのエネルギバンドはこのアンカリングの個所を経て
互いに電気的に連結しあえる。そのため結晶粒界がキャ
リアのバリアとして働く多結晶シリコンとは根本的に異
なり、キャリア移動度も10〜200cm2/V Secを得ることが
できる。Further, since the Si-Si bond between the clusters anchors (connects) each other, the energy band in each cluster may be electrically connected to each other via the anchoring portion. Therefore, it is fundamentally different from polycrystalline silicon in which a crystal grain boundary acts as a carrier barrier, and a carrier mobility of 10 to 200 cm 2 / V Sec can be obtained.
【0071】つまり本発明の如く、かるる定義に基づく
セミアモルファスまたはセミクリスタルは見掛け上結晶
性を持ちながらも、電気的には結晶粒界が実質的にない
状態を予想できる。That is, as in the present invention, a semi-amorphous or semi-crystal based on such a definition can be expected to have a state in which although it has apparent crystallinity, there is substantially no crystal grain boundary electrically.
【0072】もちろん、アニール温度がシリコン半導体
の場合の450℃〜700℃という中温アニールではなく、10
00℃またはそれ以上の結晶成長をともなう結晶化をさせ
る時はこの結晶成長により、膜中の酸素等が粒界に折出
し、バリアを作ってしまう。これは、単結晶と同じ結晶
と粒界のある材料である。Of course, instead of the intermediate temperature annealing of 450 ° C. to 700 ° C. in the case of a silicon semiconductor,
When crystallizing with a crystal growth of 00 ° C. or higher, oxygen and the like in the film are bent out to the grain boundary due to the crystal growth to form a barrier. This is a material having the same crystal and grain boundaries as a single crystal.
【0073】またこの半導体におけるクラスタ間のアン
カリングの程度を大きくすると、よりキャリア移動度は
大きくなる。このためにはこの膜中にある酸素量を7×
1019cm-3好ましくは1×1019cm-3以下にすると、さらに
600℃よりも低い温度で結晶化ができるに加えて、高い
キャリア移動度を得ることができる。When the degree of anchoring between clusters in the semiconductor is increased, the carrier mobility is further increased. For this purpose, the amount of oxygen in this film is reduced by 7 ×
10 19 cm -3, preferably 1 × 10 19 cm -3 or less,
In addition to being able to crystallize at a temperature lower than 600 ° C., high carrier mobility can be obtained.
【0074】図5は本発明の前記参考例1、2、3、4
のチャンネル形成領域となるSi膜(13)を作製する際のス
パッタ時における水素の分圧比を0%、20%、50%とし
た場合において、このa-Si膜を熱結晶化させた結晶性を
持つ珪素半導体層のラマンスペクトルを示したものであ
る。FIG. 5 shows the above-mentioned Reference Examples 1, 2, 3, and 4 of the present invention.
When the partial pressure ratio of hydrogen was set to 0%, 20%, and 50% at the time of sputtering when producing the Si film (13) to be a channel formation region of the a-Si film, the a-Si film was thermally crystallized. 3 shows a Raman spectrum of a silicon semiconductor layer having the following.
【0075】図6に表された表示記号と例番号およびス
パッタ時の水素分圧比との関係を表2に示す。Table 2 shows the relationship between the symbols shown in FIG. 6, the example numbers, and the hydrogen partial pressure ratio during sputtering.
【0076】[0076]
【表2】 [Table 2]
【0077】図5を見ると曲線(61)に比較して曲線(6
2)、すなわちチャンネル形成領域となるSi半導体層を作
製する際のスパッタ時における水素の分圧比が0%の場
合と20%の場合を比較すると、熱結晶化させた場合スパ
ッタ時における水素の分圧比が20%の場合のラマンスペ
クトルは顕著にその半導体シリコンの結晶性が表れてい
ることがわかる。Referring to FIG. 5, the curve (6) is compared with the curve (61).
2) That is, comparing the case where the hydrogen partial pressure ratio is 0% and the case where the hydrogen partial pressure ratio is 20% at the time of forming the Si semiconductor layer to be a channel formation region, It can be seen that the Raman spectrum when the pressure ratio is 20% remarkably shows the crystallinity of the semiconductor silicon.
【0078】またその平均の結晶粒径は半値幅より5〜
400Å代表的には50〜300Åである。そしてラマンスペク
トルのピークの位置は単結晶シリコンのピークの位置で
ある 520cm-1よりも低波数側にずれており、明らかに格
子歪を有していた。The average crystal grain size is 5 to 5 times the half width.
400Å typically 50-300Å. The peak position of the Raman spectrum was shifted to a lower wavenumber side than the peak position of single crystal silicon, 520 cm −1 , and clearly had lattice distortion.
【0079】このことは本発明の特徴を顕著に示してい
る。すなわち水素を添加したスパッタ法によるSi膜の作
製の効果は、そのSi膜を熱結晶化させて初めて現れるも
のであるということである。This clearly shows the features of the present invention. That is, the effect of the production of the Si film by the sputtering method to which hydrogen is added appears only when the Si film is thermally crystallized.
【0080】このように、格子歪みを有していると微結
晶粒の各々がお互いに無理に縮んだ状態となっているの
で、お互いの結晶粒界での密接が強くなり、結晶粒界部
分でのキャリアに対するエネルギーバリアも存在せず、
かつ酸素等の不純物の偏析も発生しにくくなり、結果と
して、高いキャリアの移動度を実現することが可能とな
る。As described above, when there is lattice distortion, each of the fine crystal grains is in a state of being forcibly shrunk to each other. There is no energy barrier for carriers in
In addition, segregation of impurities such as oxygen hardly occurs, and as a result, high carrier mobility can be realized.
【0081】本発明でいう粒径とは作製された半導体膜
をラマン分光分析を行なった際に得られるラマンスペク
トルによって算出される数値であり、実際の膜中に粒界
が存在するかどうかは不明であり、むしろ前述のように
粒界が存在しないと考えられる。The grain size in the present invention is a numerical value calculated by a Raman spectrum obtained when a manufactured semiconductor film is subjected to Raman spectroscopic analysis, and it is determined whether or not a grain boundary actually exists in the film. It is unknown, but rather, it is considered that there is no grain boundary as described above.
【0082】この半導体膜の結晶の粒径を可変する方法
としては、スパッタ成膜時に、加えるRFパワーを可変す
る方法が考えらる。As a method of changing the crystal grain size of the semiconductor film, a method of changing the applied RF power at the time of sputtering film formation can be considered.
【0083】その他の方法としてターゲット近傍に設置
されている磁界供給手段の磁界の強さを変化させてもよ
い。例えば、磁界供給手段が電磁石の場合、コイルに流
す電流を多くして磁界を強くすると、基板上に形成され
る半導体膜の粒径を大きくすることができる。又、その
逆も可能である。As another method, the intensity of the magnetic field of the magnetic field supply means provided near the target may be changed. For example, when the magnetic field supply unit is an electromagnet, increasing the current flowing through the coil to increase the magnetic field can increase the particle size of the semiconductor film formed on the substrate. The reverse is also possible.
【0084】また本発明の効果を示すデータとして以下
に表3を示す。Table 3 below shows data showing the effects of the present invention.
【0085】[0085]
【表3】 [Table 3]
【0086】表3において、水素分圧比というのは本実
施例におけるチャンネル形成領域となるSi膜(図1(A)
の(13))をマグネトロン型RFスパッタ法によって作製す
る際における条件である。In Table 3, the hydrogen partial pressure ratio refers to the Si film serving as the channel formation region in this embodiment (FIG. 1A).
(13)) is a condition for producing by magnetron type RF sputtering.
【0087】S値というのは、デバイスの特性を示すゲ
ート電圧(VG)とドレイン電流(ID)の関係を示すグラフに
おける曲線の立ち上がり部分の[d(ID)/d(VG)]-1の値の
最小値であり、この値が小さい程(VG-ID)特性を示す曲
線の傾きの鋭さが大きく、デバイスの電気的特性が高い
ことを示す。VTはしきい値電圧を示す。μはキャリアの
移動度を示し単位は(cm2/V・s)である。on/off特性とい
うのは、前記(VG-ID)特性を示す曲線におけるVG=30ボル
トにおけるIDの値とIDの最小値との比の対数値である。The S value is the value of [d (ID) / d (VG)] −1 at the rising portion of the curve in the graph showing the relationship between the gate voltage (VG) and the drain current (ID) showing the characteristics of the device. The smaller the value, the sharper the slope of the curve showing the (VG-ID) characteristic and the higher the electrical characteristics of the device. VT indicates a threshold voltage. μ indicates the carrier mobility, and the unit is (cm 2 / V · s). The on / off characteristic is a logarithmic value of the ratio of the ID value to the minimum ID value at VG = 30 volts in the curve showing the (VG-ID) characteristic.
【0088】本実施例においては下地の酸化珪素膜と半
導体膜とを専用の反応室にて、連続的に形成したが特に
この場合に限定されることはなく、作製する半導体装置
の構造にもよるが半導体膜とゲイト絶縁膜あるいはゲイ
ト絶縁膜とゲイト電極等を専用の反応室で連続的に形成
することも本発明の技術思想の範囲内であることは明ら
かである。In this embodiment, the underlying silicon oxide film and the semiconductor film are continuously formed in a dedicated reaction chamber. However, the present invention is not limited to this case. However, it is apparent that continuously forming a semiconductor film and a gate insulating film or a gate insulating film and a gate electrode in a dedicated reaction chamber is also within the scope of the technical idea of the present invention.
【0089】〔実施例2〕本実施例においては、図3に
示された構造の絶縁ゲイト型半導体装置を示す。[Embodiment 2] In this embodiment, an insulated gate semiconductor device having the structure shown in FIG. 3 will be described.
【0090】絶縁基板上に酸化珪素膜をコートすること
は実施例1と同じであるが、本実施例においては、チャ
ネル領域を構成する半導体層の作製の前にゲイト絶縁膜
の形成を終える作製方法を示している。 絶縁膜(12)の
上にスパッタ法により金属モリブデンを厚さ3000Åに形
成し、所定のパターンニングをして、ゲイト電極(20)を
形成した。Although the silicon oxide film is coated on the insulating substrate in the same manner as in the first embodiment, in this embodiment, the formation of the gate insulating film is completed before the formation of the semiconductor layer forming the channel region. The method is shown. On the insulating film (12), metal molybdenum was formed to a thickness of 3000 mm by a sputtering method, and predetermined patterning was performed to form a gate electrode (20).
【0091】次に実施例1にて使用したマルチチャンバ
ー型スパッタ装置の構成にさらにもう1つのN型半導体
膜専用の反応室が追加されたスパッタ装置を用いて、ゲ
ート酸化膜(SiO2)(15)を100nmの厚さにマグネトロン型R
Fスパッタ法により以下の条件で成膜した。 酸化雰囲気 100% 圧力 0.5pa 成膜温度 100℃ RF(13.56MHz)出力400W シリコンターゲットまたは合成石英のターゲットを使用
した。Next, a gate oxide film (SiO 2 ) (SiO 2 ) (SiO 2 ) (SiO 2 ) (SiO 2 ) 15) Magnetron type R to a thickness of 100 nm
Films were formed by the F sputtering method under the following conditions. Oxidizing atmosphere 100% Pressure 0.5pa Film forming temperature 100 ℃ RF (13.56MHz) output 400W A silicon target or a synthetic quartz target was used.
【0092】この酸化膜の作成に際して不活性気体に対
して酸素の割合を多くもっとも好ましくは100%酸素でス
パッタを行なうとゲイト絶縁膜の界面準位密度を下げる
ことができ、非常に特性のよいトランジスタを実現でき
る。When the oxide film is formed, the interface state density of the gate insulating film can be reduced by sputtering with a large ratio of oxygen to the inert gas, most preferably 100% oxygen, so that the characteristics are very good. A transistor can be realized.
【0093】次に基板を半導体膜専用の反応室に移動さ
せてこの酸化珪素膜の上にチャンネル形成領域となるa-
Si膜(13)を100nmの厚さに成膜する。Next, the substrate is moved to a reaction chamber dedicated to the semiconductor film, and a-
A Si film (13) is formed to a thickness of 100 nm.
【0094】成膜条件は、不活性気体であるアルゴンと
水素雰囲気下において、 H2/(H2+Ar)=80% (分圧比) 成膜温度 150 ℃ RF(13.56MHz) 出力 400W 全圧力 0.5Pa とし、ターゲットはSiターゲットを用いた。The film formation conditions were as follows: H 2 / (H 2 + Ar) = 80% (partial pressure ratio) in an atmosphere of argon and hydrogen, which are inert gases, film formation temperature 150 ° C. RF (13.56 MHz) output 400 W total pressure The pressure was set to 0.5 Pa, and a Si target was used as a target.
【0095】この後、半導体膜の成膜を終えた基板を反
応室より取り出し、基板を装置の外に出さず基板通過室
にて450℃〜700℃の温度範囲特に600℃の温度で10時間
の時間をかけ水素または不活性気体中、本実施例におい
ては窒素100%雰囲気中においてa-Si膜(13)の熱結晶化
を行い、結晶性の高い珪素半導体層を作製した。この時
同時に新たに基板を予備室より酸化珪素膜専用の反応室
に移動させて、前述の条件でゲイト絶縁膜を作製した。Thereafter, the substrate on which the semiconductor film has been formed is taken out of the reaction chamber, and the substrate is not taken out of the apparatus, but is allowed to stand in the substrate passage chamber at a temperature in the range of 450 ° C. to 700 ° C., particularly at a temperature of 600 ° C. for 10 hours. Then, the a-Si film (13) was thermally crystallized in hydrogen or an inert gas, in this example, in an atmosphere of 100% nitrogen, to produce a silicon semiconductor layer having high crystallinity. At this time, the substrate was newly moved from the preliminary chamber to the reaction chamber dedicated to the silicon oxide film, and a gate insulating film was formed under the above-described conditions.
【0096】このような方法により形成された半導体膜
中に存在する酸素不純物の量はSIMS分析により1×
1019cm-3、炭素は4×1018cm-3であり、水素の含有量は
1%以下であった。これによりゲイト電極(20)の上にチ
ャネル領域(22)を構成させることができた。この熱処理
の間に後からゲイト絶縁膜作製の為に酸化珪素用の反応
室に導入された基板を基板通過室をへて、半導体膜用反
応室に移動させ、同じ条件で半導体膜の形成を行った。The amount of oxygen impurities present in the semiconductor film formed by such a method was 1 × by SIMS analysis.
10 19 cm -3 , carbon was 4 × 10 18 cm -3 , and the content of hydrogen was 1% or less. As a result, a channel region (22) could be formed on the gate electrode (20). During this heat treatment, the substrate introduced into the silicon oxide reaction chamber later for the production of the gate insulating film is moved through the substrate passage chamber to the semiconductor film reaction chamber, and the semiconductor film is formed under the same conditions. went.
【0097】次に熱処理の終わった基板を通過室からN
型半導体膜形成用反応室に移動した後、n+a-Si膜(14)を
以下に示す条件でマグネトロン型RFスパッタ法により50
nmの厚さに成膜した。また同時に半導体膜の形成が終了
した基板を基板通過室にて熱処理し同時に新たな基板を
ゲイト絶縁膜用反応室に導入し以後は同様にして複数の
処理を同時に行なった。Next, the substrate after the heat treatment is removed from the passage chamber by N.
After moving to the reaction chamber for forming a semiconductor film, the n + a-Si film (14) was
The film was formed to a thickness of nm. At the same time, the substrate on which the formation of the semiconductor film was completed was subjected to heat treatment in the substrate passage chamber, and at the same time, a new substrate was introduced into the reaction chamber for the gate insulating film.
【0098】成膜条件は、水素分圧比10〜99%以上(本
実施例では80%)、アルゴン分圧比10〜99%(本実施例で
は19%)の雰囲気中において、 成膜温度 150 ℃ RF(13.56MHz) 出力 400W 全圧力 0.5Pa でありターゲットとしてリンをドープした単結晶シリコ
ンを使用した。The film forming conditions are as follows: in an atmosphere having a hydrogen partial pressure ratio of 10 to 99% or more (80% in this embodiment) and an argon partial pressure ratio of 10 to 99% (19% in this embodiment), a film forming temperature of 150 ° C. RF (13.56 MHz) output 400 W Total pressure 0.5 Pa, and single crystal silicon doped with phosphorus was used as a target.
【0099】次にこの半導体層(14)の上にソース、ドレ
イン用の電極のためのアルミニウム膜を形成し、パター
ニングを施し、ソース,ドレインの不純物領域(14)(1
4') およびソース、ドレインの電極(16),(16')を形成し
て、半導体装置を完成した。Next, an aluminum film for source and drain electrodes is formed on the semiconductor layer (14) and patterned, and the source and drain impurity regions (14) (1) are formed.
4 ′) and source and drain electrodes (16) and (16 ′) were formed to complete the semiconductor device.
【0100】本実施例においては、チャネル形成領域の
半導体膜形成前にゲイト絶縁膜が形成されているので、
熱結晶化の処理の際に、ゲイト絶縁膜とチャネル領域の
界面付近が適度に熱アニールされ、界面準位密度をさげ
ることができるという特徴を持つ。In this embodiment, since the gate insulating film is formed before the formation of the semiconductor film in the channel formation region,
During the thermal crystallization process, the vicinity of the interface between the gate insulating film and the channel region is appropriately thermally annealed, and the interface state density can be reduced.
【0101】また、各々の膜の形成時には背圧を1×1
0-6Pa以下としかつ排気系をターボ分子ポンプとクラ
イオポンプとを組み合わせているので、オイルフリーな
不純物の少ない状態で膜形成を行える。本実施例におけ
る活性層(13)中の酸素不純物量は1×1019cm-3であり、
その移動度μは41.4であった。When forming each film, the back pressure was set to 1 × 1
Since the pressure is 0 -6 Pa or less and the exhaust system is a combination of a turbo-molecular pump and a cryopump, the film can be formed in a state where there are few oil-free impurities. The oxygen impurity amount in the active layer (13) in this embodiment is 1 × 10 19 cm −3 ,
Its mobility μ was 41.4.
【0102】なお、本実施例等においては熱結晶化させ
る半導体層としてa-Si膜を用いたが、本発明は他の非単
結晶半導体を熱結晶化させる場合においても有効である
ことはいうまでもない。Although an a-Si film is used as a semiconductor layer to be thermally crystallized in this embodiment and the like, it can be said that the present invention is also effective when thermally crystallizing another non-single-crystal semiconductor. Not even.
【0103】また上記スパッタ時における不活性気体と
してはArを用いたが、その他の気体としてHeなどのハロ
ゲン気体、またはSiH4、Si2H6などの反応性気体をプラ
ズマ化させたものを用いても良い。また、本実施例のマ
グネトロン型RFスパッタ法によるa-Si膜の成膜におい
て、水素濃度は5〜100%、成膜温度は50〜500℃の範
囲、RF出力は500Hz〜100GHzの範囲において、1W〜10MW
の範囲で任意に選ぶことができ、またパルスエネルギー
発信源と組み合わせてもよい。Although Ar was used as the inert gas at the time of the above-mentioned sputtering, a halogen gas such as He or a gas obtained by converting a reactive gas such as SiH 4 or Si 2 H 6 into plasma was used as another gas. May be. Further, in the formation of the a-Si film by the magnetron type RF sputtering method of this embodiment, the hydrogen concentration is 5 to 100%, the film formation temperature is in the range of 50 to 500 ° C., and the RF output is in the range of 500 Hz to 100 GHz. 1W ~ 10MW
Can be arbitrarily selected in the range described above, or may be combined with a pulse energy source.
【0104】さらに強力な光照射(波長1000nm以下) エ
ネルギーや、電子サイクロトロン共鳴(ECR)条件を使用
することによって、より水素を高プラズマ化させてスパ
ッタリングを行ってもよい。By using more intense light irradiation (wavelength of 1000 nm or less) energy or electron cyclotron resonance (ECR) conditions, the plasma may be further increased to make the plasma more hydrogen.
【0105】これは、水素という軽い原子をよりプラズ
マ化させスパッタリングに必要な正イオンを効率よく生
成させてスパッタによって成膜される膜中のマイクロ構
造、本実施例の場合においてはa-Si膜中のマイクロ構造
の発生を防止するためである。また前記他の反応性気体
を上記の手段に応用してもよい。This is because micro atoms in a film formed by sputtering by making light atoms of hydrogen into plasma to efficiently generate positive ions necessary for sputtering, and in the case of this embodiment, an a-Si film This is to prevent the generation of microstructures inside. Further, the other reactive gas may be applied to the above means.
【0106】本実施例は非晶質性の半導体膜を単にa-Si
膜として記載した。これは通常はシリコン半導体を示し
ているが、その他にゲルマニウムまたはシリコンとゲル
マニウムの混合SixGe1-X(0<X<1) であってもよい。In this embodiment, the amorphous semiconductor film is simply formed by a-Si.
Described as a membrane. This usually indicates a silicon semiconductor, but may be germanium or a mixed Si x Ge 1-x (0 <X <1) of silicon and germanium.
【0107】また、本発明の構成はスタガード型、コプ
レナー型、逆スタガード型、逆コプレナー型の絶縁ゲイ
ト型電界効果トランジスタに適用できることはいうまで
もない。It is needless to say that the structure of the present invention can be applied to a staggered type, coplanar type, inverted staggered type, and inverted coplanar type insulated gate field effect transistor.
【0108】[0108]
【発明の効果】本発明の構成をとることによって、工業
的に有用なスパッタ法により得られた非単結晶半導体を
熱結晶化させることによって結晶性を持つ半導体を得る
工程において問題となる熱結晶化困難の問題を解決する
ことができ、しかもこの結晶性を持つ半導体層を用いて
高性能な薄膜トランジスタを作製することができた。According to the constitution of the present invention, a problem arises in the step of obtaining a semiconductor having crystallinity by thermally crystallizing a non-single-crystal semiconductor obtained by an industrially useful sputtering method. It was possible to solve the problem of difficulties in forming a thin film transistor, and to manufacture a high-performance thin film transistor using the semiconductor layer having this crystallinity.
【0109】また、本発明法によると、絶縁ゲイト型半
導体装置に最小限度必要な部分をすべてスパッタ法で作
製することができる。このため図1(D)に示されるよう
な絶縁ゲイト型半導体装置において、活性層の下側(18)
すなわち下地絶縁膜との接触部分が一部酸化され、半絶
縁性を持つ状態となり、この部分での電気的な特性が若
干悪くなる。これによりこの部分に、バックチャネルが
発生することができず、逆方向リーク電流を少なくする
ことができるという特徴を持つ。このことは、この半導
体装置をCMOSとして利用するときに非常に有効でありオ
フ電流の減少におおきな効果を示す。Further, according to the method of the present invention, all the parts required at a minimum for the insulated gate type semiconductor device can be manufactured by the sputtering method. For this reason, in the insulating gate type semiconductor device as shown in FIG.
In other words, a portion in contact with the base insulating film is partially oxidized to have a semi-insulating property, and the electrical characteristics at this portion are slightly deteriorated. As a result, a back channel cannot be generated in this portion, and the reverse leakage current can be reduced. This is very effective when this semiconductor device is used as a CMOS, and shows a significant effect in reducing off-state current.
【0110】また、半導体膜中に存在する酸素不純物の
濃度を少なくでき、結晶粒界付近でのキャリアに対する
障壁(バリア)が形成されにくく、非常に高い移動度を
持つ絶縁ゲイト型半導体装置を実現することができた。Further, the concentration of oxygen impurities present in the semiconductor film can be reduced, a barrier to carriers near the crystal grain boundaries is hardly formed, and an insulated gate semiconductor device having extremely high mobility is realized. We were able to.
【0111】さらに同一装置内で複数の異なる処理を行
える為外部の影響を受けることなく連続的な処理を行う
ことができる。加えて、複数の処理を同時に行なえるの
で生産性を高めることができる。Further, since a plurality of different processes can be performed in the same apparatus, continuous processes can be performed without being affected by outside. In addition, since a plurality of processes can be performed simultaneously, productivity can be increased.
【図1】本実施例1の作製工程図FIG. 1 is a manufacturing process diagram of Example 1.
【図2】本発明用のマルチチャンバースパッタ装置の概
略図FIG. 2 is a schematic diagram of a multi-chamber sputtering apparatus for the present invention.
【図3】水素の分圧比とキャリアの移動度との関係を示
したものである。FIG. 3 shows the relationship between the hydrogen partial pressure ratio and carrier mobility.
【図4】水素の分圧比としきい値との関係を示したもの
である。FIG. 4 shows a relationship between a partial pressure ratio of hydrogen and a threshold value.
【図5】本発明の結晶性を持つ半導体膜のラマンスペク
トルを示したものである。FIG. 5 shows a Raman spectrum of a semiconductor film having crystallinity of the present invention.
【図6】本発明の他の実施例の断面図FIG. 6 is a cross-sectional view of another embodiment of the present invention.
(1) ・・・予備室 (2) ・・・基板通過室 (3)(4)・・スパッタ室 (5)(6)(7)(8)・・・ゲイト弁 (1) ・ ・ ・ Preparatory chamber (2) ・ ・ ・ Substrate passage chamber (3) (4) ・ ・ Sputter chamber (5) (6) (7) (8) ・ ・ ・ Gate valve
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/285 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/285
Claims (37)
形成し、 前記ゲイト絶縁膜を大気に曝すことなく、チャネル領域
となる部分が設けられるアモルファスシリコン、水素を
含む半導体膜を前記ゲイト絶縁膜上に連続的に形成し、 前記半導体膜を結晶化し、 ソース領域、ドレイン領域を形成し、 前記結晶化された半導体膜は、ラマンスペクトルのピー
クは520cm-1より低波数側にずれていることを特徴
とする絶縁ゲイト型電界効果トランジスタの作製方法。A gate electrode is formed on an insulating surface of a substrate, a gate insulating film made of silicon oxide is formed to cover the gate electrode, and a portion that becomes a channel region without exposing the gate insulating film to the atmosphere. A semiconductor film containing amorphous silicon and hydrogen is provided continuously on the gate insulating film, and the semiconductor film is crystallized to form a source region and a drain region. A method for manufacturing an insulated gate field effect transistor, wherein a peak of a spectrum is shifted to a lower wave number side than 520 cm -1 .
バーを少なくとも有するマルチチャンバー型の装置を用
いた絶縁ゲイト型電界効果トランジスタの作製方法であ
って、 基板の絶縁表面上にゲイト電極を形成し、 前記第1チャンバーにて、前記ゲイト電極の上を覆う酸
化珪素でなるゲイト絶縁膜を形成し、 前記ゲイト絶縁膜を形成した後、前記ゲイト絶縁膜を大
気に曝すことなく前記基板を前記第1チャンバーから前
記第2チャンバーへ移し、 前記第2チャンバーにて、でなり、チャネル領域となる
部分が設けられる水素、アモルファスシリコンを含む半
導体膜を前記ゲイト絶縁膜上に形成し、 前記半導体膜を結晶化し、ソース領域、ドレイン領域を
形成し、 前記結晶化された半導体膜は、ラマンスペクトルのピー
クは520cm-1より低波数側にずれていることを特徴
とする絶縁ゲイト型電界効果トランジスタの作製方法。2. A method for manufacturing an insulated gate field effect transistor using a multi-chamber type device having at least first and second chambers which are independently kept airtight, wherein a gate is formed on an insulating surface of a substrate. Forming an electrode, forming a gate insulating film made of silicon oxide over the gate electrode in the first chamber, forming the gate insulating film, and exposing the gate insulating film to the atmosphere without exposing the gate insulating film to the atmosphere. Transferring a substrate from the first chamber to the second chamber; forming a semiconductor film containing hydrogen and amorphous silicon on the gate insulating film in the second chamber; It said semiconductor film is crystallized to form a source region, a drain region, the crystallized semiconductor film, a peak of the Raman spectrum 520 cm -1 Method of manufacturing insulated gate field effect transistor, characterized in that deviates to a lower wavenumber side Ri.
ゲイト電極の上を覆う酸化珪素でなるゲイト絶縁膜を形
成し、 前記ゲイト絶縁膜を大気にさらさずに、スパッタ法によ
り水素を含むスパッタガスを用いて、チャネル領域とな
る部分が設けられるアモルファスシリコン、水素を含む
半導体膜を前記ゲイト絶縁膜上に形成し、 前記半導体膜を結晶化し、ソース領域、ドレイン領域を
形成し、 前記結晶化された半導体膜は、ラマンスペクトルのピー
クは520cm-1より低波数側にずれていることを特徴
とする絶縁ゲイト型電界効果トランジスタの作製方法。3. A gate electrode is formed on an insulating surface of a substrate, and a gate insulating film made of silicon oxide covering the gate electrode is formed by sputtering using a sputtering gas containing oxygen. Forming a semiconductor film containing hydrogen on the gate insulating film by exposing the gate insulating film to amorphous silicon having a portion to be a channel region by using a sputtering gas containing hydrogen by a sputtering method without exposing the semiconductor film to a crystal. Forming a source region and a drain region, wherein a peak of a Raman spectrum of the crystallized semiconductor film is shifted to a lower wave number side than 520 cm -1. .
バーを少なくとも有するマルチチャンバー型の装置を用
いた絶縁ゲイト型電界効果トランジスタの作製方法であ
って、 基板の絶縁表面上にゲイト電極を形成し、 前記第1チャンバーにて、スパッタ法により酸素を含む
スパッタガスを用いて前記ゲイト電極の上を覆う酸化珪
素でなるゲイト絶縁膜を形成し、 前記ゲイト絶縁膜を形成した後、前記ゲイト絶縁膜を大
気に曝すことなく基板を前記第1チャンバーから前記第
2チャンバーへ移し、 前記第2チャンバーにて、スパッタ法により水素を含む
スパッタガスを用いて、チャネル領域となる部分が設け
られるアモルファスシリコン、水素を含む半導体膜を前
記ゲイト絶縁膜上に形成し、 前記半導体膜を結晶化し、ソース領域、ドレイン領域を
形成し、 前記結晶化された半導体膜は、ラマンスペクトルのピー
クは520cm-1より低波数側にずれていることを特徴
とする絶縁ゲイト型電界効果トランジスタの作製方法。4. A method of manufacturing an insulated gate field effect transistor using a multi-chamber type device having at least first and second chambers which are independently kept airtight, wherein a gate is formed on an insulating surface of a substrate. Forming an electrode, forming a gate insulating film made of silicon oxide over the gate electrode using a sputtering gas containing oxygen by a sputtering method in the first chamber, and forming the gate insulating film; The substrate is transferred from the first chamber to the second chamber without exposing the gate insulating film to the atmosphere, and a portion serving as a channel region is provided in the second chamber by using a sputtering gas containing hydrogen by a sputtering method. Forming a semiconductor film containing amorphous silicon and hydrogen on the gate insulating film, crystallizing the semiconductor film, and forming a source region and a drain. Forming a region, the crystallized semiconductor film, a manufacturing method of insulated gate field effect transistor peak of the Raman spectrum, characterized in that deviates from 520 cm -1 to a lower wavenumber side.
ャネル領域を有する絶縁ゲイト型電界効果トランジスタ
の作製方法であって、 基板を覆う酸化珪素でなる絶縁膜を形成し、 前記絶縁膜を大気に曝すことなく、前記絶縁膜上にチャ
ネル領域になる部分が設けられるアモルファスシリコ
ン、水素を含む半導体膜を連続的に形成し、 前記半導体膜を結晶化し、前記結晶化された半導体膜
は、ラマンスペクトルのピークは520cm-1より低波
数側にずれていることを特徴とする絶縁ゲイト型電界効
果トランジスタの作製方法。5. A method for manufacturing an insulated gate field effect transistor having a channel region comprising a single-layer crystallized semiconductor film, comprising: forming an insulating film made of silicon oxide covering a substrate; Without exposing to the air, a semiconductor film containing hydrogen and amorphous silicon in which a portion to be a channel region is provided over the insulating film is continuously formed, and the semiconductor film is crystallized. A method for manufacturing an insulated gate field effect transistor, wherein a peak of a Raman spectrum is shifted to a lower wave number side than 520 cm -1 .
バーを少なくとも有するマルチチャンバー型の装置を用
いた単一層の結晶化された半導体膜からなるチャネル領
域を有する絶縁ゲイト型電界効果トランジスタの作製方
法であって、 前記第1チャンバーにて、基板を覆う酸化珪素でなる絶
縁膜を形成し、 前記絶縁膜を形成した後、前記絶縁膜を大気に曝すこと
なく前記基板を前記第1チャンバーから前記第2チャン
バーへ移し、 前記第2チャンバーにて、チャネル領域となる部分が設
けられるアモルファスシリコン、水素を含む半導体膜を
前記ゲイト絶縁膜上に形成し、 前記半導体膜を結晶化し、前記結晶化された半導体膜
は、ラマンスペクトルのピークは520cm-1より低波
数側にずれていることを特徴とする絶縁ゲイト型電界効
果トランジスタの作製方法。6. An insulated gate field effect having a channel region made of a single-layer crystallized semiconductor film using a multi-chamber type device having at least first and second chambers which are independently kept airtight. A method for manufacturing a transistor, comprising: forming an insulating film made of silicon oxide covering a substrate in the first chamber; forming the insulating film, and exposing the substrate to the first without exposing the insulating film to the atmosphere. Moving from one chamber to the second chamber, forming a semiconductor film containing hydrogen and amorphous silicon provided with a portion serving as a channel region on the gate insulating film in the second chamber; crystallizing the semiconductor film; The crystallized semiconductor film is characterized in that the peak of the Raman spectrum is shifted to a lower wave number side than 520 cm −1, Method for manufacturing a transistor.
することにより基板を覆う酸化珪素でなる絶縁膜を形成
し、 前記絶縁膜を大気に曝すことなく、スパッタ法により水
素を含むスパッタガスを用いてチャネル領域となる部分
が設けられるアモルファスシリコン、水素を含む半導体
膜を前記ゲイト絶縁膜上に形成し、 前記半導体膜を結晶化し、 前記結晶化された半導体膜は、ラマンスペクトルのピー
クは520cm-1より低波数側にずれていることを特徴
とする絶縁ゲイト型電界効果トランジスタの作製方法。7. An insulating film made of silicon oxide covering a substrate is formed by sputtering using a sputtering gas containing oxygen, and a sputtering gas containing hydrogen is used by a sputtering method without exposing the insulating film to the atmosphere. Forming a semiconductor film containing hydrogen and amorphous silicon on which a portion to be a channel region is provided over the gate insulating film; crystallizing the semiconductor film; the crystallized semiconductor film has a Raman spectrum peak of 520 cm − A method for manufacturing an insulated gate field effect transistor, which is shifted to a lower wavenumber side than 1 .
バーを少なくとも有するマルチチャンバー型の装置を用
いた単一層の結晶化された半導体膜からなるチャネル領
域を有する絶縁ゲイト型電界効果トランジスタの作製方
法であって、 前記第1チャンバーにて、スパッタ法により酸素を含む
スパッタガスを用いて基板を覆う酸化珪素でなる絶縁膜
を形成し、 前記絶縁膜を形成した後、前記絶縁膜を大気に曝すこと
なく前記基板を前記第1チャンバーから前記第2チャン
バーへ移し、 前記第2チャンバーにて、スパッタ法により水素を含む
スパッタガスを用いてチャネル領域となる部分が設けら
れるアモルファスシリコン、水素を含む半導体膜を前記
絶縁膜上に形成し、 前記半導体膜を結晶化し、前記結晶化された半導体膜
は、ラマンスペクトルのピークは520cm-1より低波
数側にずれていることを特徴とする絶縁ゲイト型電界効
果トランジスタの作製方法。8. An insulated gate field effect having a channel region made of a single-layer crystallized semiconductor film using a multi-chamber type device having at least first and second chambers which are independently kept airtight. A method for manufacturing a transistor, comprising: forming an insulating film made of silicon oxide over a substrate by a sputtering method using a sputtering gas containing oxygen in the first chamber; forming the insulating film; Transferring the substrate from the first chamber to the second chamber without exposing the substrate to the atmosphere. In the second chamber, amorphous silicon provided with a portion serving as a channel region by using a sputtering gas containing hydrogen by a sputtering method; A semiconductor film containing hydrogen is formed on the insulating film, the semiconductor film is crystallized, and the crystallized semiconductor film is formed by Raman spectroscopy. A method for manufacturing an insulated gate field effect transistor, wherein the peak of the vector is shifted to a lower wave number side than 520 cm -1 .
を有し、前記第3のチャンバーはゲート弁に仕切られ
て、前記第1、第2チャンバーそれぞれに接続されてい
るマルチチャンバー型装置を用いた絶縁ゲイト型電界効
果トランジスタの作製方法であって、 基板の絶縁表面上にゲイト電極を形成し、 前記第1チャンバーにて、前記ゲイト電極を酸化珪素で
おおうゲイト絶縁膜を形成し、 前記ゲイト絶縁膜を形成した後、第3チャンバーを通過
させて、前記基板を前記第1チャンバーから前記第2チ
ャンバーへ移し、 前記第2チャンバーにて、チャネル領域となる部分が設
けられるアモルファスシリコン、水素を含む半導体膜を
前記ゲイト絶縁膜上に形成し、前記半導体膜を結晶化
し、前記結晶化された半導体膜は、ラマンスペクトルの
ピークは520cm-1より低波数側にずれていることを
特徴とする絶縁ゲイト型電界効果トランジスタの作製方
法。9. A multi-chamber type apparatus having at least first, second and third chambers, wherein said third chamber is partitioned by a gate valve and connected to each of said first and second chambers. Forming a gate electrode on an insulating surface of a substrate, forming a gate insulating film covering the gate electrode with silicon oxide in the first chamber, After forming the gate insulating film, the substrate is moved from the first chamber to the second chamber by passing through a third chamber, and in the second chamber, amorphous silicon provided with a portion serving as a channel region; A semiconductor film containing hydrogen is formed on the gate insulating film, the semiconductor film is crystallized, and the crystallized semiconductor film has a Raman spectrum peak. Wherein the peak is shifted to a lower wavenumber side than 520 cm -1 .
ーを有し、前記第3のチャンバーはゲート弁に仕切られ
て前記第1、第2チャンバーそれぞれに接続されている
マルチチャンバー型装置を用いた単一層の結晶化された
半導体膜でなるチャネル領域を有する絶縁ゲイト型電界
効果トランジスタの作製方法であって、 基板の絶縁表面上にゲイト電極を形成し、 前記第1チャンバーにて、スパッタ法により酸素を含む
スパッタガスを用いて前記ゲイト電極を酸化珪素でおお
うゲイト絶縁膜を形成し、 前記ゲイト絶縁膜を形成した後、第3チャンバーを通過
させて、前記基板を前記第1チャンバーから前記第2チ
ャンバーへ移し、 前記第2チャンバーにて、スパッタ法により水素を含む
スパッタガスを用いてチャネル領域となる部分が設けら
れるアモルファスシリコン、水素を含む半導体膜を前記
ゲイト絶縁膜上に形成し、前記半導体膜を結晶化し、前
記結晶化された半導体膜は、ラマンスペクトルのピーク
は520cm-1より低波数側にずれていることを特徴と
する絶縁ゲイト型電界効果トランジスタの作製方法。10. A multi-chamber type apparatus having at least first, second and third chambers, wherein said third chamber is partitioned by a gate valve and connected to each of said first and second chambers. A method for manufacturing an insulated gate field effect transistor having a channel region made of a single-layer crystallized semiconductor film, comprising: forming a gate electrode on an insulating surface of a substrate; Forming a gate insulating film covering the gate electrode with silicon oxide by using a sputtering gas containing oxygen by a method, forming the gate insulating film, passing the gate insulating film through a third chamber, and removing the substrate from the first chamber. Transferring to the second chamber, a portion to be a channel region is provided in the second chamber by using a sputtering gas containing hydrogen by a sputtering method. A semiconductor film containing amorphous silicon and hydrogen is formed on the gate insulating film, and the semiconductor film is crystallized. The crystallized semiconductor film has a peak of Raman spectrum shifted to a lower wave number side than 520 cm −1. A method for manufacturing an insulated gate field effect transistor.
おいて、前記ゲイト絶縁膜はマグネトロン型RFスパッ
タ法で形成されることを特徴とする絶縁ゲイト型電界効
果トランジスタの作製方法。11. The method according to claim 3, wherein the gate insulating film is formed by a magnetron type RF sputtering method.
て、前記半導体膜の結晶化後に前記ソースおよびドレイ
ン領域を形成することを特徴とする絶縁ゲイト型電界効
果トランジスタの作製方法。12. The method for manufacturing an insulated gate field effect transistor according to claim 5, wherein said source and drain regions are formed after said semiconductor film is crystallized.
て、前記結晶化された半導体膜は5atom%以下の濃度で
水素を含有することを特徴とする絶縁ゲイト型電界効果
トランジスタの作製方法。13. The method for manufacturing an insulated gate field effect transistor according to claim 1, wherein said crystallized semiconductor film contains hydrogen at a concentration of 5 atom% or less.
て、前記結晶化された半導体膜の電子移動度は50〜3
00cm2/Vsecであることを特徴とする絶縁ゲイト型電
界効果トランジスタの作製方法。14. The semiconductor film according to claim 1, wherein the crystallized semiconductor film has an electron mobility of 50 to 3.
A method for manufacturing an insulated gate field-effect transistor, which is performed at 00 cm 2 / Vsec.
て、ラマンスペクトルの半値幅から得られる前記結晶化
された半導体膜の平均結晶粒径は50〜300Åである
ことを特徴とする絶縁ゲイト型電界効果トランジスタの
作製方法。15. The insulating gate according to claim 1, wherein an average crystal grain size of the crystallized semiconductor film obtained from a half-width of Raman spectrum is 50 to 300 °. For manufacturing a field-effect transistor.
て、450〜700℃に加熱して前記半導体膜結を結晶
化させることを特徴とする絶縁ゲイト型電界効果トラン
ジスタの作製方法。16. A method for manufacturing an insulated gate field effect transistor according to claim 1, wherein the semiconductor film is crystallized by heating to 450 to 700 ° C.
て、前記結晶化された半導体膜は7×1019atoms/cm3
以下の濃度で酸素を含有することを特徴とする絶縁ゲイ
ト型電界効果トランジスタの作製方法。17. The semiconductor device according to claim 1, wherein the crystallized semiconductor film is 7 × 10 19 atoms / cm 3.
A method for manufacturing an insulated gate field effect transistor, comprising oxygen at the following concentration.
し、 スパッタ法により前記ゲイト電極の上を覆うゲイト絶縁
膜を形成し、 前記ゲイト絶縁膜を大気にさらさずに、スパッタ法によ
りチャネル領域となる部分が設けられるアモルファスシ
リコン、水素を含む半導体膜を前記ゲイト絶縁膜上に形
成し、 ソース領域、ドレイン領域を形成することを特徴とする
絶縁ゲイト型電界効果トランジスタの作製方法。18. A gate electrode is formed on an insulating surface of a substrate, a gate insulating film covering the gate electrode is formed by sputtering, and a channel region is formed by sputtering without exposing the gate insulating film to the atmosphere. Forming a semiconductor film containing amorphous silicon and hydrogen on a portion of the gate insulating film, and forming a source region and a drain region.
ンバーを少なくとも有するマルチチャンバー型の装置を
用いた絶縁ゲイト型電界効果トランジスタの作製方法で
あって、 基板の絶縁表面上にゲイト電極を形成し、 前記第1チャンバーにて、スパッタ法により前記ゲイト
電極の上を覆うゲイト絶縁膜を形成し、前記ゲイト絶縁
膜を形成した後、前記ゲイト絶縁膜を大気に曝すことな
く基板を前記第1チャンバーから前記第2チャンバーへ
移し、 前記第2チャンバーにて、スパッタ法によりチャネル領
域となる部分が設けられるアモルファスシリコン、水素
を含む半導体膜を前記ゲイト絶縁膜上に形成し、 ソース領域、ドレイン領域を形成することを特徴とする
絶縁ゲイト型電界効果トランジスタの作製方法。19. A method for manufacturing an insulated gate field effect transistor using a multi-chamber type device having at least first and second chambers which are independently kept airtight, wherein a gate is formed on an insulating surface of a substrate. Forming an electrode, forming a gate insulating film over the gate electrode by sputtering in the first chamber, forming the gate insulating film, and then removing the substrate without exposing the gate insulating film to the atmosphere. Moving from the first chamber to the second chamber, forming a semiconductor film containing amorphous silicon and hydrogen on the gate insulating film in which a portion to be a channel region is provided by a sputtering method in the second chamber; Forming an insulated gate field effect transistor, comprising forming a drain region.
し、 スパッタ法により酸素を含むガスを用いて前記ゲイト電
極の上を覆うゲイト絶縁膜を形成し、 前記ゲイト絶縁膜を大気にさらさずに、スパッタ法によ
り水素を含むスパッタガスを用いてチャネル領域となる
部分が設けられるアモルファスシリコン、水素を含む半
導体膜を前記ゲイト絶縁膜上に形成し、 ソース領域、ドレイン領域を形成することを特徴とする
絶縁ゲイト型電界効果トランジスタの作製方法。20. A gate electrode is formed on an insulating surface of a substrate, a gate insulating film covering the gate electrode is formed by sputtering using a gas containing oxygen, and the gate insulating film is not exposed to the air. And forming a source film and a drain region on the gate insulating film by forming amorphous silicon provided with a portion serving as a channel region by using a sputtering gas containing hydrogen by a sputtering method, and a semiconductor film containing hydrogen on the gate insulating film. Of manufacturing an insulating gate type field effect transistor.
ンバーを少なくとも有するマルチチャンバー型の装置を
用いた絶縁ゲイト型電界効果トランジスタの作製方法で
あって、 基板の絶縁表面上にゲイト電極を形成し、 前記第1チャンバーにて、スパッタ法により前記ゲイト
電極の上を覆うゲイト絶縁膜を形成し、前記ゲイト絶縁
膜を形成した後、前記ゲイト絶縁膜を大気に曝すことな
く基板を前記第1チャンバーから前記第2チャンバーへ
移し、 前記第2チャンバーにて、スパッタ法により水素を含む
スパッタガスを用いてチャネル領域となる部分が設けら
れるアモルファスシリコン、水素を含む半導体膜を前記
ゲイト絶縁膜上に形成し、 ソース領域、ドレイン領域を形成することを特徴とする
絶縁ゲイト型電界効果トランジスタの作製方法。21. A method of manufacturing an insulated gate field effect transistor using a multi-chamber type device having at least first and second chambers which are independently kept airtight, wherein a gate is formed on an insulating surface of a substrate. Forming an electrode, forming a gate insulating film over the gate electrode by sputtering in the first chamber, forming the gate insulating film, and then removing the substrate without exposing the gate insulating film to the atmosphere. The first chamber is moved from the first chamber to the second chamber. In the second chamber, a semiconductor film containing hydrogen and amorphous silicon, in which a portion to be a channel region is provided by using a sputtering gas containing hydrogen by a sputtering method, is gate-insulated. Fabrication of an insulated gate field effect transistor characterized by forming a source region and a drain region on a film Method.
ンバーを少なくとも有するマルチチャンバー型の装置を
用いた結晶化された半導体膜の単一層でなるチャネル領
域を有する絶縁ゲイト型電界効果トランジスタの作製方
法であって、 基板の絶縁表面上にゲイト電極を形成し、 前記第1チャンバーにて、スパッタ法により前記ゲイト
電極の上を覆うゲイト絶縁膜を形成し、 前記ゲイト絶縁膜を形成した後、前記ゲイト絶縁膜を大
気に曝すことなく基板を前記第1チャンバーから前記第
2チャンバーへ移し、 前記第2チャンバーにて、スパッタ法によりチャネル領
域となる部分が設けられるアモルファスシリコン、水素
を含む半導体膜を前記ゲイト絶縁膜上に形成することを
特徴とする絶縁ゲイト型電界効果トランジスタの作製方
法。22. An insulated gate type field effect having a channel region consisting of a single layer of a crystallized semiconductor film using a multi-chamber type device having at least first and second chambers independently kept airtight. A method for manufacturing a transistor, comprising: forming a gate electrode on an insulating surface of a substrate; forming a gate insulating film covering the gate electrode by sputtering in the first chamber; forming the gate insulating film After that, the substrate is transferred from the first chamber to the second chamber without exposing the gate insulating film to the atmosphere. In the second chamber, amorphous silicon and hydrogen in which a portion to be a channel region is provided by a sputtering method are removed. A method for manufacturing an insulated gate field effect transistor, comprising: forming a semiconductor film including the above on a gate insulating film.
ーを有し、前記第3のチャンバーはゲート弁に仕切られ
て、前記第1、第2チャンバーそれぞれに接続されてい
るマルチチャンバー型装置を用いた絶縁ゲイト型電界効
果トランジスタの作製方法であって、 基板の絶縁表面上にゲイト電極を形成し、 前記第1チャンバーにて、スパッタ法により前記ゲイト
電極を覆うゲイト絶縁膜を形成し、 前記ゲイト絶縁膜を形成した後、第3チャンバーを通過
させて、前記基板を前記第1チャンバーから前記第2チ
ャンバーへ移し、 前記第2チャンバーにて、スパッタ法によりチャネル領
域となる部分が設けられるアモルファスシリコン、水素
を含む半導体膜を前記ゲイト絶縁膜上に形成する絶縁ゲ
イト型電界効果トランジスタの作製方法。23. A multi-chamber type apparatus having at least first, second and third chambers, wherein said third chamber is partitioned by a gate valve and connected to each of said first and second chambers. Forming a gate electrode on the insulating surface of the substrate, forming a gate insulating film covering the gate electrode by sputtering in the first chamber, After forming the gate insulating film, the substrate is moved from the first chamber to the second chamber by passing through a third chamber, and a portion to be a channel region is provided in the second chamber by a sputtering method. A method for manufacturing an insulated gate field effect transistor, wherein a semiconductor film containing amorphous silicon and hydrogen is formed on the gate insulating film.
ーを有し、前記第3のチャンバーはゲート弁に仕切られ
て、前記第1、第2チャンバーそれぞれに接続されてい
るマルチチャンバー型装置を用いた結晶化された半導体
膜の単一層でなるチャネル領域を有する絶縁ゲイト型電
界効果トランジスタの作製方法であって、 基板の絶縁表面上にゲイト電極を形成し、 前記第1チャンバーにて、スパッタ法により酸素を含む
スパッタガスを用いて前記ゲイト電極を覆うゲイト絶縁
膜を形成し、 前記ゲイト絶縁膜を形成した後、第3チャンバーを通過
させて、前記基板を前記第1チャンバーから前記第2チ
ャンバーへ移し、 前記第2チャンバーにて、スパッタ法により水素を含む
スパッタガスを用いてチャネル領域となる部分が設けら
れるアモルファスシリコン、水素を含む半導体膜を前記
ゲイト絶縁膜上に形成する絶縁ゲイト型電界効果トラン
ジスタの作製方法。24. A multi-chamber type apparatus having at least first, second and third chambers, wherein said third chamber is partitioned by a gate valve and connected to each of said first and second chambers. A method for manufacturing an insulated gate field effect transistor having a channel region consisting of a single layer of a crystallized semiconductor film using a method comprising: forming a gate electrode on an insulating surface of a substrate; A gate insulating film covering the gate electrode is formed using a sputtering gas containing oxygen by a sputtering method. After the gate insulating film is formed, the gate insulating film is passed through a third chamber to remove the substrate from the first chamber to the The chamber is moved to a second chamber, and in the second chamber, a channel region is formed using a sputtering gas containing hydrogen by a sputtering method. A method for manufacturing an insulated gate field effect transistor, wherein a semiconductor film containing facsimile silicon and hydrogen is formed on the gate insulating film.
て、前記ゲイト絶縁膜はマグネトロン型RFスパッタ法
で形成されることを特徴とする絶縁ゲイト型電界効果ト
ランジスタの作製方法。25. The method according to claim 18, wherein said gate insulating film is formed by a magnetron type RF sputtering method.
て、前記半導体膜はマグネトロン型RFスパッタ法で形
成されることを特徴とする絶縁ゲイト型電界効果トラン
ジスタの作製方法。26. The method according to claim 18, wherein the semiconductor film is formed by a magnetron type RF sputtering method.
て、前記ゲイト絶縁膜は酸化珪素でなることを特徴とす
る絶縁ゲイト型電界効果トランジスタの作製方法。27. The method of manufacturing an insulated gate field effect transistor according to claim 18, wherein said gate insulating film is made of silicon oxide.
て、人工石英からなるターゲットを用いて、前記絶縁膜
を形成することを特徴とする絶縁ゲイト型電界効果トラ
ンジスタの作製方法。28. The method for manufacturing an insulated gate field effect transistor according to claim 18, wherein said insulating film is formed using a target made of artificial quartz.
て、純度99.999%またはそれ以上の結晶シリコンからな
るターゲットを用いて、前記絶縁膜を形成することを特
徴とする絶縁ゲイト型電界効果トランジスタの作製方
法。29. The insulating gate type electric field according to claim 18, wherein said insulating film is formed using a target made of crystalline silicon having a purity of 99.999% or more. Method for manufacturing effect transistor.
て、前記結晶化された半導体膜は濃度5atom%以下の水
素を含有する30. The semiconductor device according to claim 18, wherein the crystallized semiconductor film contains hydrogen at a concentration of 5 atom% or less.
て、前記半導体膜はさらにゲルマニウムを含んでいるこ
とを特徴とする絶縁ゲイト型電界効果トランジスタの作
製方法。31. The method for manufacturing an insulated gate field effect transistor according to claim 18, wherein said semiconductor film further contains germanium.
て、前記半導体膜は7×1019atoms/cm3以下の濃度で
酸素を含有することを特徴とする絶縁ゲイト型電界効果
トランジスタの作製方法。32. The fabrication of an insulated gate field effect transistor according to claim 18, wherein said semiconductor film contains oxygen at a concentration of 7 × 10 19 atoms / cm 3 or less. Method.
て、前記半導体膜は1×1019atoms/cm3以下の濃度で
酸素を含有することを特徴とする絶縁ゲイト型電界効果
トランジスタの作製方法。33. The fabrication of an insulated gate field effect transistor according to claim 18, wherein the semiconductor film contains oxygen at a concentration of 1 × 10 19 atoms / cm 3 or less. Method.
て、前記結晶化された半導体膜の電子移動度は50〜3
00cm2/Vsecであることを特徴とする絶縁ゲイト型電
界効果トランジスタの作製方法。34. The semiconductor device according to claim 18, wherein the crystallized semiconductor film has an electron mobility of 50 to 3.
A method for manufacturing an insulated gate field-effect transistor, which is performed at 00 cm 2 / Vsec.
て、ラマンスペクトルの半値幅から得られる前記結晶化
された半導体膜の平均結晶粒径は50〜300Åである
ことを特徴とする絶縁ゲイト型電界効果トランジスタの
作製方法。35. The insulating gate according to claim 18, wherein the average crystal grain size of the crystallized semiconductor film obtained from the half width of the Raman spectrum is 50 to 300 °. For manufacturing a field-effect transistor.
て、450〜700℃に加熱して前記半導体膜結を結晶
化させることを特徴とする絶縁ゲイト型電界効果トラン
ジスタの作製方法。36. The method for manufacturing an insulated gate field effect transistor according to claim 18, wherein the semiconductor film is crystallized by heating to 450 to 700 ° C.
て、前記半導体膜を形成する時に、SiH 4またはSi2H6を含
有するガスを用いることを特徴とする絶縁ゲイト型電界
効果トランジスタの作製方法。37. The method according to claim 18, wherein
When forming the semiconductor film, SiH FourOr SiTwoH6Including
Gate-type electric field characterized by using a gas containing
Method for manufacturing effect transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34956199A JP3614333B2 (en) | 1999-12-08 | 1999-12-08 | Insulated gate type field effect transistor fabrication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34956199A JP3614333B2 (en) | 1999-12-08 | 1999-12-08 | Insulated gate type field effect transistor fabrication method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31646099A Division JP3614331B2 (en) | 1990-11-09 | 1999-11-08 | Method for forming crystalline silicon film |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000232228A true JP2000232228A (en) | 2000-08-22 |
JP3614333B2 JP3614333B2 (en) | 2005-01-26 |
Family
ID=18404558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34956199A Expired - Fee Related JP3614333B2 (en) | 1999-12-08 | 1999-12-08 | Insulated gate type field effect transistor fabrication method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3614333B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101353537B1 (en) | 2007-05-11 | 2014-01-23 | 삼성디스플레이 주식회사 | Method for manufacturing a thin film transistor and display device including thin film transistor manufactured by the method |
US9647074B2 (en) | 2013-10-31 | 2017-05-09 | Japan Science And Technology Agency | Semiconductor-substrate manufacturing method and semiconductor-device manufacturing method in which germanium layer is heat-treated |
-
1999
- 1999-12-08 JP JP34956199A patent/JP3614333B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101353537B1 (en) | 2007-05-11 | 2014-01-23 | 삼성디스플레이 주식회사 | Method for manufacturing a thin film transistor and display device including thin film transistor manufactured by the method |
US9647074B2 (en) | 2013-10-31 | 2017-05-09 | Japan Science And Technology Agency | Semiconductor-substrate manufacturing method and semiconductor-device manufacturing method in which germanium layer is heat-treated |
Also Published As
Publication number | Publication date |
---|---|
JP3614333B2 (en) | 2005-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940003380B1 (en) | Method of making gate insulation fet | |
US5236850A (en) | Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing | |
JPH0799321A (en) | Method and device for manufacturing thin-film semiconductor element | |
JP3054186B2 (en) | Method for manufacturing insulated gate semiconductor device | |
JP3054187B2 (en) | Method for manufacturing insulated gate semiconductor device | |
JPH05198507A (en) | Manufacture of semiconductor | |
JP3614333B2 (en) | Insulated gate type field effect transistor fabrication method | |
JPH04152640A (en) | Manufacture of insulated-gate type semiconductor device | |
JP4138719B2 (en) | Method for manufacturing insulated gate field effect transistor | |
JP3241705B2 (en) | Method for manufacturing thin film transistor | |
JP3051363B2 (en) | Method for manufacturing semiconductor device | |
JP3397760B2 (en) | Method for manufacturing thin film transistor | |
JP3614331B2 (en) | Method for forming crystalline silicon film | |
JP4031021B2 (en) | Method for manufacturing thin film transistor | |
JP2652368B2 (en) | Method for manufacturing insulated gate semiconductor device | |
JP3065528B2 (en) | Semiconductor device | |
JP3153202B2 (en) | Method for manufacturing semiconductor device | |
JP3030366B2 (en) | Semiconductor fabrication method | |
JP4001281B2 (en) | Method for manufacturing insulated gate type field effect thin film transistor | |
JP2652369B2 (en) | Method for manufacturing semiconductor device | |
JP3142836B2 (en) | Semiconductor device | |
JP3160269B2 (en) | Method for manufacturing semiconductor device | |
JPH0855995A (en) | Semiconductor device and its manufacture | |
KR960011105B1 (en) | Insulated gate field effect transistor and method of the same | |
JP2002237598A (en) | Manufacturing method of thin-film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041026 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |