JP2000134082A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2000134082A JP2000134082A JP10301978A JP30197898A JP2000134082A JP 2000134082 A JP2000134082 A JP 2000134082A JP 10301978 A JP10301978 A JP 10301978A JP 30197898 A JP30197898 A JP 30197898A JP 2000134082 A JP2000134082 A JP 2000134082A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- level
- signal
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 低振幅信号を安定的に形成することができる
出力回路を備えた半導体集積回路装置を提供する。 【解決手段】 ＬＶＤＳ構成の複数の出力回路にそれぞ
れ電流調整用ＭＯＳＦＥＴを付加し、その１をつのダミ
ー出力回路として用いて出力端子に終端抵抗を接続して
ハイレベルとロウレベルを形成し、それを基準の出力ハ
イレベルとロウレベルレベルとそれぞれ比較して所望の
出力レベルになるように上記電流調整用ＭＯＳＦＥＴの
制御信号を形成するとともに、かかる制御信号を他の複
数の出力回路の電流調整用ＭＯＳＦＥＴにそれぞれ供給
して自動電流調整を行う。
出力回路を備えた半導体集積回路装置を提供する。 【解決手段】 ＬＶＤＳ構成の複数の出力回路にそれぞ
れ電流調整用ＭＯＳＦＥＴを付加し、その１をつのダミ
ー出力回路として用いて出力端子に終端抵抗を接続して
ハイレベルとロウレベルを形成し、それを基準の出力ハ
イレベルとロウレベルレベルとそれぞれ比較して所望の
出力レベルになるように上記電流調整用ＭＯＳＦＥＴの
制御信号を形成するとともに、かかる制御信号を他の複
数の出力回路の電流調整用ＭＯＳＦＥＴにそれぞれ供給
して自動電流調整を行う。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
装置に関し、特にＬＶＤＳ（Low Voltage Differential
Signal)構成の出力回路を備えたものに利用して有効な
技術に関するものである。
装置に関し、特にＬＶＤＳ（Low Voltage Differential
Signal)構成の出力回路を備えたものに利用して有効な
技術に関するものである。
【０００２】
【従来の技術】半導体集積回路装置で構成されるジデタ
ル制御システムにおいて、半導体集積回路装置相互の高
速な信号伝送方式としてＬＶＤＳがある。このＬＶＤＳ
では、ツイストペア線により信号伝送路を１００Ωで終
端し、正相信号と負相信号を伝送させる。上記伝送線路
には約４ｍＡ程度の電流を流すので、上記終端抵抗には
約４００ｍＶのような低信号振幅となる。半導体集積回
路装置に形成されるＭＯＳＦＥＴ（絶縁ゲート型電界効
果トランジスタ）は、そのプロセスバラツキが比較的大
きいので、上記のような低振幅信号を安定して形成する
ために出力回路には電流調整機能を設けることが必要と
される。
ル制御システムにおいて、半導体集積回路装置相互の高
速な信号伝送方式としてＬＶＤＳがある。このＬＶＤＳ
では、ツイストペア線により信号伝送路を１００Ωで終
端し、正相信号と負相信号を伝送させる。上記伝送線路
には約４ｍＡ程度の電流を流すので、上記終端抵抗には
約４００ｍＶのような低信号振幅となる。半導体集積回
路装置に形成されるＭＯＳＦＥＴ（絶縁ゲート型電界効
果トランジスタ）は、そのプロセスバラツキが比較的大
きいので、上記のような低振幅信号を安定して形成する
ために出力回路には電流調整機能を設けることが必要と
される。
【０００３】
【発明が解決しようとする課題】本願発明者において
は、上記のような低振幅の信号を安定的に形成するため
に、半導体集積回路装置に自動出力レベル調整回路を付
加することを考えた。
は、上記のような低振幅の信号を安定的に形成するため
に、半導体集積回路装置に自動出力レベル調整回路を付
加することを考えた。
【０００４】この発明の目的は、低振幅信号を安定的に
形成することができる出力回路を備えた半導体集積回路
装置を提供することにある。この発明の前記ならびにそ
のほかの目的と新規な特徴は、本明細書の記述および添
付図面から明らかになるであろう。
形成することができる出力回路を備えた半導体集積回路
装置を提供することにある。この発明の前記ならびにそ
のほかの目的と新規な特徴は、本明細書の記述および添
付図面から明らかになるであろう。
【０００５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、ＬＶＤＳ構成の複数の出力
回路にそれぞれ電流調整用ＭＯＳＦＥＴを付加し、その
１をつのダミー出力回路として用いて出力端子に終端抵
抗を接続してハイレベルとロウレベルを形成し、それを
基準の出力ハイレベルとロウレベルレベルとそれぞれ比
較して所望の出力レベルになるように上記電流調整用Ｍ
ＯＳＦＥＴの制御信号を形成するとともに、かかる制御
信号を他の複数の出力回路の電流調整用ＭＯＳＦＥＴに
それぞれ供給して自動電流調整を行う。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、ＬＶＤＳ構成の複数の出力
回路にそれぞれ電流調整用ＭＯＳＦＥＴを付加し、その
１をつのダミー出力回路として用いて出力端子に終端抵
抗を接続してハイレベルとロウレベルを形成し、それを
基準の出力ハイレベルとロウレベルレベルとそれぞれ比
較して所望の出力レベルになるように上記電流調整用Ｍ
ＯＳＦＥＴの制御信号を形成するとともに、かかる制御
信号を他の複数の出力回路の電流調整用ＭＯＳＦＥＴに
それぞれ供給して自動電流調整を行う。
【０００６】
【発明の実施の形態】図１には、この発明に係る半導体
集積回路装置の出力回路とその電流調整回路の一実施例
の回路図が示されている。同図の各回路は、公知のＣＭ
ＯＳ（相補型ＭＳＯ）集積回路の製造技術により、単結
晶シリコンのような１個の半導体基板上に形成される。
同図には、点線で示した半導体集積回路装置ＬＳＩのう
ち、上記出力回路と電流調整回路に関連する部分が代表
として例示的に示されている。それ故、半導体集積回路
装置ＬＳＩとして必要とされる入力回路等の他の回路は
周略されている。
集積回路装置の出力回路とその電流調整回路の一実施例
の回路図が示されている。同図の各回路は、公知のＣＭ
ＯＳ（相補型ＭＳＯ）集積回路の製造技術により、単結
晶シリコンのような１個の半導体基板上に形成される。
同図には、点線で示した半導体集積回路装置ＬＳＩのう
ち、上記出力回路と電流調整回路に関連する部分が代表
として例示的に示されている。それ故、半導体集積回路
装置ＬＳＩとして必要とされる入力回路等の他の回路は
周略されている。
【０００７】電流調整回路に用いられるダミー出力回路
は、Ｐチャンネル型ＭＯＳＦＥＴＭＰ１０とＮチャンネ
ル型ＭＯＳＦＥＴＭＮ１０からなる第１のＣＭＯＳイン
バータ回路と、Ｐチャンネル型ＭＯＳＦＥＴＭＰ２０と
Ｎチャンネル型ＭＯＳＦＥＴＭＮ２０からなる第２のＣ
ＭＯＳインバータ回路と、これらの２つのＣＭＯＳイン
バータ回路の動作電流を形成する電流源回路から構成さ
れる。電流源回路は、そのゲートに定常的に回路の接地
電位が与えらることにより、定電流源として動作するＰ
チャンネル型ＭＯＳＦＥＴＭＰ００と、そのゲートに定
常的に電源電圧ＶＤＤが供給されることにより、定電流
源として動作するＮチャンネル型ＭＯＳＦＥＴＭＮ００
と、これらにそれぞれ並列形態に接続させる電流調整用
のＰチャンネル型ＭＯＳＦＥＴＭＰＳ１，ＭＰＳ２と、
Ｎチャンネル型ＭＯＳＦＥＴＭＮＳ１ＰＭＮＳ２から構
成される。これらのＭＯＳＦＥＴＭＳ１とＭＳ２及びＭ
Ｎ１とＭＮ２は、特に制限されないが、それぞれ２進の
重みを持つように素子サイズが１対２のように形成され
る。
は、Ｐチャンネル型ＭＯＳＦＥＴＭＰ１０とＮチャンネ
ル型ＭＯＳＦＥＴＭＮ１０からなる第１のＣＭＯＳイン
バータ回路と、Ｐチャンネル型ＭＯＳＦＥＴＭＰ２０と
Ｎチャンネル型ＭＯＳＦＥＴＭＮ２０からなる第２のＣ
ＭＯＳインバータ回路と、これらの２つのＣＭＯＳイン
バータ回路の動作電流を形成する電流源回路から構成さ
れる。電流源回路は、そのゲートに定常的に回路の接地
電位が与えらることにより、定電流源として動作するＰ
チャンネル型ＭＯＳＦＥＴＭＰ００と、そのゲートに定
常的に電源電圧ＶＤＤが供給されることにより、定電流
源として動作するＮチャンネル型ＭＯＳＦＥＴＭＮ００
と、これらにそれぞれ並列形態に接続させる電流調整用
のＰチャンネル型ＭＯＳＦＥＴＭＰＳ１，ＭＰＳ２と、
Ｎチャンネル型ＭＯＳＦＥＴＭＮＳ１ＰＭＮＳ２から構
成される。これらのＭＯＳＦＥＴＭＳ１とＭＳ２及びＭ
Ｎ１とＭＮ２は、特に制限されないが、それぞれ２進の
重みを持つように素子サイズが１対２のように形成され
る。
【０００８】上記ＣＭＯＳインバータ回路の出力は、そ
れぞれ外部端子に導かれ、かかる外部端子には１００Ω
の終端抵抗が設けられる。上記２つのＣＭＯＳインバー
タ回路は、互いに相補的な出力信号を形成するように一
方のＣＭＯＳインバータ回路（ＭＰ１０とＭＮ１０）の
ゲートに供給される入力信号は、インバータ回路Ｎ０を
通して他方のＣＭＯＳインバータ回路（ＭＰ２０とＭＮ
２０）のゲートに供給される。この実施例では、入力端
子には電源電圧ＶＤＤに対応したハイレベルが固定的に
供給される。それ故、一方のＣＭＯＳインバータ回路の
Ｎチャンネル型ＭＯＳＦＥＴＭＮ１０がオン状態とな
り、そのドレインが接続された出力端子にはロウレベル
ＶＯＬが出力され、他方のＣＭＯＳインバータ回路のＰ
チャンネル型ＭＯＳＦＥＴＭＰ２０がオン状態となり、
そのドレインが接続された出力端子にはハイレベルＶＯ
Ｈが出力される。
れぞれ外部端子に導かれ、かかる外部端子には１００Ω
の終端抵抗が設けられる。上記２つのＣＭＯＳインバー
タ回路は、互いに相補的な出力信号を形成するように一
方のＣＭＯＳインバータ回路（ＭＰ１０とＭＮ１０）の
ゲートに供給される入力信号は、インバータ回路Ｎ０を
通して他方のＣＭＯＳインバータ回路（ＭＰ２０とＭＮ
２０）のゲートに供給される。この実施例では、入力端
子には電源電圧ＶＤＤに対応したハイレベルが固定的に
供給される。それ故、一方のＣＭＯＳインバータ回路の
Ｎチャンネル型ＭＯＳＦＥＴＭＮ１０がオン状態とな
り、そのドレインが接続された出力端子にはロウレベル
ＶＯＬが出力され、他方のＣＭＯＳインバータ回路のＰ
チャンネル型ＭＯＳＦＥＴＭＰ２０がオン状態となり、
そのドレインが接続された出力端子にはハイレベルＶＯ
Ｈが出力される。
【０００９】上記ハイレベル出力ＶＯＨは、ハイレベル
に対応した電圧Ｖ１を基準電圧とするセンス回路ＳＡ１
の入力に供給され、ここで上記電圧Ｖ１との電圧比較が
行われる。上記ロウレベル出力ＶＯＬは、ロウレベルに
対応した電圧Ｖ２を基準電圧とするセンス回路ＳＡ２の
入力に供給され、ここで上記電圧Ｖ２との電圧比較が行
われる。前記ＬＶＤＳ出力回路では、上記電圧Ｖ１は
１．３５Ｖに設定され、上記電圧Ｖ２は１．０５Ｖに設
定される。
に対応した電圧Ｖ１を基準電圧とするセンス回路ＳＡ１
の入力に供給され、ここで上記電圧Ｖ１との電圧比較が
行われる。上記ロウレベル出力ＶＯＬは、ロウレベルに
対応した電圧Ｖ２を基準電圧とするセンス回路ＳＡ２の
入力に供給され、ここで上記電圧Ｖ２との電圧比較が行
われる。前記ＬＶＤＳ出力回路では、上記電圧Ｖ１は
１．３５Ｖに設定され、上記電圧Ｖ２は１．０５Ｖに設
定される。
【００１０】例えば、ＭＯＳＦＥＴのプロセスバラツキ
を考慮して、上記定電流ＭＯＳＦＥＴＭＰ００で形成さ
れた電流では、上記ハイレベル出力ＶＯＨ＜１．３５Ｖ
のように設定されており、上記ロウレベルの出力ＶＯＬ
＞１．０５Ｖのように設定される。これに対応して、カ
ウンタ回路ＣＯＵＮＴ１は、初期値が最大値のオール１
に設定され出力ＳＰ１とＳＰ２が共にハイレベルにさ
れ、Ｐチャンネル型ＭＯＳＦＥＴＭＳ１とＭＳ２は共に
オフ状態である。カウンタ回路ＣＯＵＮＴ２は、初期値
が最小値のオール０に設定され出力ＳＮ１とＳＮ２が共
にロウレベルにされ、Ｎチャンネル型ＭＯＳＦＥＴＭＮ
１とＭＮ２は共にオフ状態である。
を考慮して、上記定電流ＭＯＳＦＥＴＭＰ００で形成さ
れた電流では、上記ハイレベル出力ＶＯＨ＜１．３５Ｖ
のように設定されており、上記ロウレベルの出力ＶＯＬ
＞１．０５Ｖのように設定される。これに対応して、カ
ウンタ回路ＣＯＵＮＴ１は、初期値が最大値のオール１
に設定され出力ＳＰ１とＳＰ２が共にハイレベルにさ
れ、Ｐチャンネル型ＭＯＳＦＥＴＭＳ１とＭＳ２は共に
オフ状態である。カウンタ回路ＣＯＵＮＴ２は、初期値
が最小値のオール０に設定され出力ＳＮ１とＳＮ２が共
にロウレベルにされ、Ｎチャンネル型ＭＯＳＦＥＴＭＮ
１とＭＮ２は共にオフ状態である。
【００１１】制御回路ＣＯＮＴは、上記のようにカウン
タ回路ＣＯＵＮＴ１とＣＯＵＮＴ２を初期状態に設定
し、電流調整動作を行う。例えば、第１の動作では、セ
ンス回路ＳＡ１の出力に対応してカウンタ回路ＣＯＵＮ
Ｔ１をダウン計数動作を行わせる。これにより、計数値
が１１から１０のように減少し、出力信号ＳＰ１のロウ
レベルによりＭＯＳＦＥＴＭＳ１がオン状態にされる。
これにより、ＭＯＳＦＥＴＭＳ１から１の調整電流が流
れるようにされるので、出力レベルＶＯＨが増大する。
もしも、このときの出力レベルＶＯＨ＜Ｖ１なら、セン
ス回路ＳＡ１の出力によりカウンタ回路ＣＯＵＮＴ１が
−１のダウン計数動作を行い、計数値が０１のように変
化し、ＭＯＳＦＥＴＭＳ１がオフ状態にＭＳ２がオン状
態になってその２の調整電流のように増加させて出力レ
ベルＶＯＨを増大させる。
タ回路ＣＯＵＮＴ１とＣＯＵＮＴ２を初期状態に設定
し、電流調整動作を行う。例えば、第１の動作では、セ
ンス回路ＳＡ１の出力に対応してカウンタ回路ＣＯＵＮ
Ｔ１をダウン計数動作を行わせる。これにより、計数値
が１１から１０のように減少し、出力信号ＳＰ１のロウ
レベルによりＭＯＳＦＥＴＭＳ１がオン状態にされる。
これにより、ＭＯＳＦＥＴＭＳ１から１の調整電流が流
れるようにされるので、出力レベルＶＯＨが増大する。
もしも、このときの出力レベルＶＯＨ＜Ｖ１なら、セン
ス回路ＳＡ１の出力によりカウンタ回路ＣＯＵＮＴ１が
−１のダウン計数動作を行い、計数値が０１のように変
化し、ＭＯＳＦＥＴＭＳ１がオフ状態にＭＳ２がオン状
態になってその２の調整電流のように増加させて出力レ
ベルＶＯＨを増大させる。
【００１２】もしも、このときも出力レベルＶＯＨ＜Ｖ
１なら、センス回路ＳＡ１の出力によりカウンタ回路Ｃ
ＯＵＮＴ１が−１のダウン計数動作を行い、計数値が０
０のように変化し、ＭＯＳＦＥＴＭＳ１とＭＳ２がオン
状態になってその３の調整電流のように増加させて出力
レベルＶＯＨを増大させる。この実施例では、２つの調
整用ＭＯＳＦＥＴを用いているが、実際には例えば４個
等の２進の重みを持つＭＯＳＦＥＴを用いて１６通りの
調整電流を形成し、ＶＯＨ＞Ｖ１になった時点でカウン
タ回路ＣＯＮＴ１の動作を停止させる。
１なら、センス回路ＳＡ１の出力によりカウンタ回路Ｃ
ＯＵＮＴ１が−１のダウン計数動作を行い、計数値が０
０のように変化し、ＭＯＳＦＥＴＭＳ１とＭＳ２がオン
状態になってその３の調整電流のように増加させて出力
レベルＶＯＨを増大させる。この実施例では、２つの調
整用ＭＯＳＦＥＴを用いているが、実際には例えば４個
等の２進の重みを持つＭＯＳＦＥＴを用いて１６通りの
調整電流を形成し、ＶＯＨ＞Ｖ１になった時点でカウン
タ回路ＣＯＮＴ１の動作を停止させる。
【００１３】制御回路ＣＯＮＴは、第２の動作では、セ
ンス回路ＳＡ２の出力に対応してカウンタ回路ＣＯＵＮ
Ｔ２をアップ計数動作を行わせる。これにより、計数値
が００から０１のように減少し、出力信号ＳＮ１のハイ
レベルによりＭＯＳＦＥＴＭＮ１がオン状態にされる。
これにより、ＭＯＳＦＥＴＭＮ１から１の調整電流が流
れるようにされるので、出力レベルＶＯＬが低下する。
もしも、このときの出力レベルＶＯＬ＞Ｖ２なら、セン
ス回路ＳＡ２の出力によりカウンタ回路ＣＯＵＮＴ２が
＋１のアップ計数動作を行い、計数値が１０のように変
化し、ＭＯＳＦＥＴＭＮ１がオフ状態にＭＮ２がオン状
態になってその２の調整電流のように増加させて出力レ
ベルＶＯＬを低下させる。
ンス回路ＳＡ２の出力に対応してカウンタ回路ＣＯＵＮ
Ｔ２をアップ計数動作を行わせる。これにより、計数値
が００から０１のように減少し、出力信号ＳＮ１のハイ
レベルによりＭＯＳＦＥＴＭＮ１がオン状態にされる。
これにより、ＭＯＳＦＥＴＭＮ１から１の調整電流が流
れるようにされるので、出力レベルＶＯＬが低下する。
もしも、このときの出力レベルＶＯＬ＞Ｖ２なら、セン
ス回路ＳＡ２の出力によりカウンタ回路ＣＯＵＮＴ２が
＋１のアップ計数動作を行い、計数値が１０のように変
化し、ＭＯＳＦＥＴＭＮ１がオフ状態にＭＮ２がオン状
態になってその２の調整電流のように増加させて出力レ
ベルＶＯＬを低下させる。
【００１４】もしも、このときも出力レベルＶＯＬ＞Ｖ
２なら、センス回路ＳＡ２の出力によりカウンタ回路Ｃ
ＯＵＮＴ２が＋１のアップ計数動作を行い、計数値が１
１のように変化し、ＭＯＳＦＥＴＭＮ１とＭＮ２がオン
状態になってその３の調整電流のように増加させて出力
レベルＶＯＬを低下させる。この実施例では、２つの調
整用ＭＯＳＦＥＴを用いているが、実際には例えば４個
等の２進の重みを持つＭＯＳＦＥＴを用いて１６通りの
調整電流を形成し、ＶＯＬ＞Ｖ２になった時点でカウン
タ回路ＣＯＮＴ２の動作を停止させる。
２なら、センス回路ＳＡ２の出力によりカウンタ回路Ｃ
ＯＵＮＴ２が＋１のアップ計数動作を行い、計数値が１
１のように変化し、ＭＯＳＦＥＴＭＮ１とＭＮ２がオン
状態になってその３の調整電流のように増加させて出力
レベルＶＯＬを低下させる。この実施例では、２つの調
整用ＭＯＳＦＥＴを用いているが、実際には例えば４個
等の２進の重みを持つＭＯＳＦＥＴを用いて１６通りの
調整電流を形成し、ＶＯＬ＞Ｖ２になった時点でカウン
タ回路ＣＯＮＴ２の動作を停止させる。
【００１５】上記出力端子の出力レベルＶＯＨとＶＯＬ
とは、終端抵抗により結合されており、上記ロウレベル
出力ＶＯＬのレベル調整動作によって、ＶＯＨが影響を
受けて低下する。そこで、第３の動作により、上記第１
の動作と同じ動作が繰り替えられる。つまり、カウンタ
回路ＣＯＮＴ１は上記第１の計数値を保持しており、そ
のときのハイレベル出力ＶＯＨ＜Ｖ１であるなら、ＶＯ
Ｈ＞Ｖ１になるまでダウン計数動作を行わせる。
とは、終端抵抗により結合されており、上記ロウレベル
出力ＶＯＬのレベル調整動作によって、ＶＯＨが影響を
受けて低下する。そこで、第３の動作により、上記第１
の動作と同じ動作が繰り替えられる。つまり、カウンタ
回路ＣＯＮＴ１は上記第１の計数値を保持しており、そ
のときのハイレベル出力ＶＯＨ＜Ｖ１であるなら、ＶＯ
Ｈ＞Ｖ１になるまでダウン計数動作を行わせる。
【００１６】以下、必要なら再度ロウレベル出力ＶＯＬ
についても、上記第２の動作の続きを行うようにするも
のであってもよい。あるいは、第１の動作では、ロウレ
ベル出力ＶＯＬの調整を行い、第２の動作ではハイレベ
ル出力ＶＯＨの調整を行うように上記順序を逆にして行
うようにするものであってもよい。
についても、上記第２の動作の続きを行うようにするも
のであってもよい。あるいは、第１の動作では、ロウレ
ベル出力ＶＯＬの調整を行い、第２の動作ではハイレベ
ル出力ＶＯＨの調整を行うように上記順序を逆にして行
うようにするものであってもよい。
【００１７】上記のようなカウンタ回路ＣＯＵＮＴ１と
ＣＯＵＮＴ２で形成された計数値は、それぞれのカウン
タ回路ＣＯＵＮＴ１とＣＯＵＮＴ２の動作が停止させら
れることにより保持される。かかる計数出力が、上記出
力回路と同じ構成にされた出力回路ＤＯＢ１〜ＤＯＢＮ
の対応する調整信号ＳＰ１，ＳＰ２及びＳＮ１，ＳＮ２
として用いられる。これらの出力回路ＤＯＢ１〜ＤＯＢ
Ｎは、例えはＣＭＯＳゲートアレイ等で構成された内部
論理回路ＬＯＧで形成され、他の半導体集積回路装置に
出力すべき信号ＤＯ１〜ＤＯＮを受けて、それぞれに対
応する出力端子Ｄ１Ｔ，Ｄ１Ｂ〜ＤＮＴ，ＤＮＢから送
出させる。これらの出力端子Ｄ１Ｔ，Ｄ１Ｂ〜ＤＮＴ，
ＤＮＢに対応した終端抵抗は、図示しない受信側の半導
体集積回路装置の一対の入力端子間に接続される。
ＣＯＵＮＴ２で形成された計数値は、それぞれのカウン
タ回路ＣＯＵＮＴ１とＣＯＵＮＴ２の動作が停止させら
れることにより保持される。かかる計数出力が、上記出
力回路と同じ構成にされた出力回路ＤＯＢ１〜ＤＯＢＮ
の対応する調整信号ＳＰ１，ＳＰ２及びＳＮ１，ＳＮ２
として用いられる。これらの出力回路ＤＯＢ１〜ＤＯＢ
Ｎは、例えはＣＭＯＳゲートアレイ等で構成された内部
論理回路ＬＯＧで形成され、他の半導体集積回路装置に
出力すべき信号ＤＯ１〜ＤＯＮを受けて、それぞれに対
応する出力端子Ｄ１Ｔ，Ｄ１Ｂ〜ＤＮＴ，ＤＮＢから送
出させる。これらの出力端子Ｄ１Ｔ，Ｄ１Ｂ〜ＤＮＴ，
ＤＮＢに対応した終端抵抗は、図示しない受信側の半導
体集積回路装置の一対の入力端子間に接続される。
【００１８】上記のような動作は、電源投入時に行うこ
との他、半導体集積回路装置が信号出力を開始するとき
にその都度行うようにするものであってもよい。あるい
は、温度センサを設けておいて、一定温度を超えたとき
に上記調整動作を行うようにするものであってもよい。
この場合、カウンタ回路ＣＯＵＮＴ１とＣＯＵＮＴ２
は、アップ／ダウン（Ｕ／Ｄ）動作を行うものが用いら
れており、カウンタ回路ＣＯＵＮＴ１の動作で説明する
と、再調整動作開始時にＶＯＨ＞Ｖ１のときには前記と
は逆に＋１のアップ計数動作が行われる。このアップ計
数動作はＶＯＨ＜Ｖ１まで行われる。また、再調整動作
開始時にＶＯＨ＜Ｖ１のときには前記同様に−１のダウ
ン計数動作がＶＯＨ＞Ｖ１になるまで行われる。つま
り、出力信号ＶＯＨは、基準電圧Ｖ１を中心にして上記
電流調整ＭＯＳＦＥＴの最小調整電流に対応した調整電
圧をΔＶとすると、出力レベルＶＯＨはＶ１±ΔＶの範
囲に収まるようにされる。
との他、半導体集積回路装置が信号出力を開始するとき
にその都度行うようにするものであってもよい。あるい
は、温度センサを設けておいて、一定温度を超えたとき
に上記調整動作を行うようにするものであってもよい。
この場合、カウンタ回路ＣＯＵＮＴ１とＣＯＵＮＴ２
は、アップ／ダウン（Ｕ／Ｄ）動作を行うものが用いら
れており、カウンタ回路ＣＯＵＮＴ１の動作で説明する
と、再調整動作開始時にＶＯＨ＞Ｖ１のときには前記と
は逆に＋１のアップ計数動作が行われる。このアップ計
数動作はＶＯＨ＜Ｖ１まで行われる。また、再調整動作
開始時にＶＯＨ＜Ｖ１のときには前記同様に−１のダウ
ン計数動作がＶＯＨ＞Ｖ１になるまで行われる。つま
り、出力信号ＶＯＨは、基準電圧Ｖ１を中心にして上記
電流調整ＭＯＳＦＥＴの最小調整電流に対応した調整電
圧をΔＶとすると、出力レベルＶＯＨはＶ１±ΔＶの範
囲に収まるようにされる。
【００１９】上記同様にカウンタ回路ＣＯＵＮＴ２の動
作においては、再調整動作開始時にＶＯＬ＜Ｖ２のとき
には前記とは逆に−１のダウン計数動作が行われる。こ
のダウン計数動作はＶＯＬ＞Ｖ２まで行われる。また、
再調整動作開始時にＶＯＬ＞Ｖ２のときには前記同様に
＋１のアップ計数動作がＶＯＬ＜Ｖ２になるまで行われ
る。つまり、出力信号ＶＯＬは、基準電圧Ｖ２を中心に
して上記電流調整ＭＯＳＦＥＴの最小調整電流に対応し
た調整電圧をΔＶとすると、出力レベルＶＯＬもＶ２±
ΔＶの範囲に収まるようにされる。
作においては、再調整動作開始時にＶＯＬ＜Ｖ２のとき
には前記とは逆に−１のダウン計数動作が行われる。こ
のダウン計数動作はＶＯＬ＞Ｖ２まで行われる。また、
再調整動作開始時にＶＯＬ＞Ｖ２のときには前記同様に
＋１のアップ計数動作がＶＯＬ＜Ｖ２になるまで行われ
る。つまり、出力信号ＶＯＬは、基準電圧Ｖ２を中心に
して上記電流調整ＭＯＳＦＥＴの最小調整電流に対応し
た調整電圧をΔＶとすると、出力レベルＶＯＬもＶ２±
ΔＶの範囲に収まるようにされる。
【００２０】図２には、この発明に係る半導体集積回路
装置の出力回路とその電流調整回路の他の一実施例の回
路図が示されている。前記図１の実施例では、出力ハイ
レベルＶＯＨと出力ロウレベルＶＬＯとをそれぞれ交互
に調整するものであるために、制御が複雑になるととも
に時間がかかるという問題が生じる。この実施例では、
１回の動作により出力ハイレベルＶＯＨとＶＯＬの調整
を同時に行うように工夫されている。
装置の出力回路とその電流調整回路の他の一実施例の回
路図が示されている。前記図１の実施例では、出力ハイ
レベルＶＯＨと出力ロウレベルＶＬＯとをそれぞれ交互
に調整するものであるために、制御が複雑になるととも
に時間がかかるという問題が生じる。この実施例では、
１回の動作により出力ハイレベルＶＯＨとＶＯＬの調整
を同時に行うように工夫されている。
【００２１】この実施例では、一対の出力端子間に設け
られる終端抵抗を５０Ωづつに分けて、その中点に信号
レベルの中心電圧、例えば１．２Ｖを供給するものであ
る。これにより、制御回路ＣＯＮＴは、上記のようにカ
ウンタ回路ＣＯＵＮＴ１とＣＯＵＮＴ２を初期状態に設
定し、第１の動作では、センス回路ＳＡ１の出力に対応
してカウンタ回路ＣＯＵＮＴ１をダウン計数動作を行わ
せ、センス回路ＳＡ２の出力に対応してカウンタ回路Ｃ
ＯＵＮＴ１をアップ計数動作を行わせる。
られる終端抵抗を５０Ωづつに分けて、その中点に信号
レベルの中心電圧、例えば１．２Ｖを供給するものであ
る。これにより、制御回路ＣＯＮＴは、上記のようにカ
ウンタ回路ＣＯＵＮＴ１とＣＯＵＮＴ２を初期状態に設
定し、第１の動作では、センス回路ＳＡ１の出力に対応
してカウンタ回路ＣＯＵＮＴ１をダウン計数動作を行わ
せ、センス回路ＳＡ２の出力に対応してカウンタ回路Ｃ
ＯＵＮＴ１をアップ計数動作を行わせる。
【００２２】これにより、カウンタ回路ＣＯＵＮＴ１に
おいては、前記同様に計数値が１１から１０のように減
少し、出力信号ＳＰ１のロウレベルによりＭＯＳＦＥＴ
ＭＳ１がオン状態にされ、ＭＯＳＦＥＴＭＳ１から１の
調整電流が流れるようにされるので、出力レベルＶＯＨ
が増大する。もしも、このときの出力レベルＶＯＨ＜Ｖ
１なら、センス回路ＳＡ１の出力によりカウンタ回路Ｃ
ＯＵＮＴ１が−１のダウン計数動作を行い、計数値が０
１、００のように順次に変化し、ＶＯＨ＞Ｖ１になった
時点でカウンタ回路ＣＯＮＴ１の動作が停止する。
おいては、前記同様に計数値が１１から１０のように減
少し、出力信号ＳＰ１のロウレベルによりＭＯＳＦＥＴ
ＭＳ１がオン状態にされ、ＭＯＳＦＥＴＭＳ１から１の
調整電流が流れるようにされるので、出力レベルＶＯＨ
が増大する。もしも、このときの出力レベルＶＯＨ＜Ｖ
１なら、センス回路ＳＡ１の出力によりカウンタ回路Ｃ
ＯＵＮＴ１が−１のダウン計数動作を行い、計数値が０
１、００のように順次に変化し、ＶＯＨ＞Ｖ１になった
時点でカウンタ回路ＣＯＮＴ１の動作が停止する。
【００２３】制御回路ＣＯＮＴは、上記第１の動作のカ
ウンタ回路ＣＯＵＮＴ２の制御において、前記同様に計
数値を００から０１のように増加させ、出力信号ＳＮ１
のハイレベルによりＭＯＳＦＥＴＭＮ１をオン状態に
し、ＭＯＳＦＥＴＭＮ１から１の調整電流が流れるよう
にするので、出力レベルＶＯＬが減少する。もしも、こ
のときの出力レベルＶＯＬ＞Ｖ２なら、センス回路ＳＡ
２の出力によりカウンタ回路ＣＯＵＮＴ２が＋１のアッ
プ計数動作を行い、計数値が１０、１１のように順次に
変化し、ＶＯＬ＜Ｖ２になった時点でカウンタ回路ＣＯ
ＮＴ２の動作が停止する。このように、２つの出力レベ
ルＶＯＨとＶＯＬとが同時に調整されることにより、単
時間でしかも互いにレベル調整の影響を受けないので高
い精度でのレベル設定が可能になるものである。
ウンタ回路ＣＯＵＮＴ２の制御において、前記同様に計
数値を００から０１のように増加させ、出力信号ＳＮ１
のハイレベルによりＭＯＳＦＥＴＭＮ１をオン状態に
し、ＭＯＳＦＥＴＭＮ１から１の調整電流が流れるよう
にするので、出力レベルＶＯＬが減少する。もしも、こ
のときの出力レベルＶＯＬ＞Ｖ２なら、センス回路ＳＡ
２の出力によりカウンタ回路ＣＯＵＮＴ２が＋１のアッ
プ計数動作を行い、計数値が１０、１１のように順次に
変化し、ＶＯＬ＜Ｖ２になった時点でカウンタ回路ＣＯ
ＮＴ２の動作が停止する。このように、２つの出力レベ
ルＶＯＨとＶＯＬとが同時に調整されることにより、単
時間でしかも互いにレベル調整の影響を受けないので高
い精度でのレベル設定が可能になるものである。
【００２４】図３には、この発明に係る半導体集積回路
装置を用いた信号伝送方法の一例を示す構成図が示され
ている。同図（Ａ）において、半導体集積回路装置ＬＳ
Ｉ１は、出力側とされて前記のような出力回路が設けら
れる。出力回路の一対の出力信号はツイストペア線を介
して半導体集積回路装置ＬＳＩ２の差動回路からなる入
力回路に伝えられる。受信回路側では、一対の入力端子
間に１００Ωの終端抵抗が設けられており、上記半導体
集積回路装置ＬＳＩ１の出力回路から約４ｍＡのような
電流が流れる。これにより、終端抵抗の両端では約４０
０ｍＶのような入力信号が伝えられ、それを半導体集積
回路装置ＬＳＩ２の差動回路からなる入力回路で受け
て、内部回路に取り込むようにするものである。
装置を用いた信号伝送方法の一例を示す構成図が示され
ている。同図（Ａ）において、半導体集積回路装置ＬＳ
Ｉ１は、出力側とされて前記のような出力回路が設けら
れる。出力回路の一対の出力信号はツイストペア線を介
して半導体集積回路装置ＬＳＩ２の差動回路からなる入
力回路に伝えられる。受信回路側では、一対の入力端子
間に１００Ωの終端抵抗が設けられており、上記半導体
集積回路装置ＬＳＩ１の出力回路から約４ｍＡのような
電流が流れる。これにより、終端抵抗の両端では約４０
０ｍＶのような入力信号が伝えられ、それを半導体集積
回路装置ＬＳＩ２の差動回路からなる入力回路で受け
て、内部回路に取り込むようにするものである。
【００２５】図３の（Ｂ）には、上記信号伝送路で発生
する電圧波形図が示させれている。上記のような出力回
路においては、出力回路のＮチャンネル型ＭＯＳＦＥＴ
での電圧ロスが発生して、出力ロウレベルが約１．０Ｖ
程度となり、それに０．４Ｖ（４００ｍＶ）の信号電圧
が発生するので、出力ハイレベルは約１．４Ｖ程度にな
る。したがって、上記ハイレベルとロウレベルの中点電
圧は１．２Ｖ程度になるので、前記図２の実施例のよう
に終端抵抗を１／２の５０Ωずつに分割し、その中点に
１．２Ｖのような中点電圧を供給することにより、それ
を基準にした半分ずつの信号振幅に対応したハイレベル
出力ＶＯＨとＶＯＬを得るようにすることができる。こ
のような分割終端抵抗と中点電圧とを用いて、図２の実
施例のように電流調整回路を構成することにより、前記
図２の実施例で説明したように単時間でしかも互いにレ
ベル調整の影響を受けないので高い精度でのレベル設定
が可能になるものである。
する電圧波形図が示させれている。上記のような出力回
路においては、出力回路のＮチャンネル型ＭＯＳＦＥＴ
での電圧ロスが発生して、出力ロウレベルが約１．０Ｖ
程度となり、それに０．４Ｖ（４００ｍＶ）の信号電圧
が発生するので、出力ハイレベルは約１．４Ｖ程度にな
る。したがって、上記ハイレベルとロウレベルの中点電
圧は１．２Ｖ程度になるので、前記図２の実施例のよう
に終端抵抗を１／２の５０Ωずつに分割し、その中点に
１．２Ｖのような中点電圧を供給することにより、それ
を基準にした半分ずつの信号振幅に対応したハイレベル
出力ＶＯＨとＶＯＬを得るようにすることができる。こ
のような分割終端抵抗と中点電圧とを用いて、図２の実
施例のように電流調整回路を構成することにより、前記
図２の実施例で説明したように単時間でしかも互いにレ
ベル調整の影響を受けないので高い精度でのレベル設定
が可能になるものである。
【００２６】上記の実施例から得られる作用効果は、下
記の通りである。 （１） ＬＶＤＳ構成の複数の出力回路にそれぞれ電流
調整用ＭＯＳＦＥＴを付加し、その１をつのダミー出力
回路として用いて出力端子に終端抵抗を接続してハイレ
ベルとロウレベルを形成し、それを基準の出力ハイレベ
ルとロウレベルレベルとそれぞれ比較して所望の出力レ
ベルになるように上記電流調整用ＭＯＳＦＥＴの制御信
号を形成するとともに、かかる制御信号を他の複数の出
力回路の電流調整用ＭＯＳＦＥＴにそれぞれ供給して自
動電流調整を行うことにより、低振幅信号を安定的に形
成することができ、極めて使い勝手のよい半導体集積回
路装置を得ることができるという効果が得られる。
記の通りである。 （１） ＬＶＤＳ構成の複数の出力回路にそれぞれ電流
調整用ＭＯＳＦＥＴを付加し、その１をつのダミー出力
回路として用いて出力端子に終端抵抗を接続してハイレ
ベルとロウレベルを形成し、それを基準の出力ハイレベ
ルとロウレベルレベルとそれぞれ比較して所望の出力レ
ベルになるように上記電流調整用ＭＯＳＦＥＴの制御信
号を形成するとともに、かかる制御信号を他の複数の出
力回路の電流調整用ＭＯＳＦＥＴにそれぞれ供給して自
動電流調整を行うことにより、低振幅信号を安定的に形
成することができ、極めて使い勝手のよい半導体集積回
路装置を得ることができるという効果が得られる。
【００２７】（２） 上記電流調整用ＭＯＳＦＥＴを２
進の重みを持つような電流を形成するようにし、上記制
御回路として２進のカウンタ回路を用いて上記比較回路
の出力によりにより計数動作の制御を行うようにするこ
とにより、簡単な構成での電流調整が可能になるという
効果が得られる。
進の重みを持つような電流を形成するようにし、上記制
御回路として２進のカウンタ回路を用いて上記比較回路
の出力によりにより計数動作の制御を行うようにするこ
とにより、簡単な構成での電流調整が可能になるという
効果が得られる。
【００２８】（３） 上記制御回路において、第１の動
作では第１の比較回路及び第１のカウンタ回路によりハ
イレベルのレベル調整又は上記第２の比較回路及び第２
のカウンタ回路によりロウレベルのレベル調整を行い、
第２の動作では上記第２の比較回路及び第２のカウンタ
回路によりロウレベルのレベル調整又は上記第１の比較
回路及び第１のカウンタ回路によりハイレベルのレベル
調整を行い、少なくとも第３の動作では上記第１の比較
回路及び第１のカウンタ回路によりハイレベルのレベル
調整又は上記第２の比較回路及び第２のカウンタ回路に
よりロウレベルのレベル調整を行うという簡単な制御動
作の繰り返しにより、上記電流調整が可能になるという
効果が得られる。
作では第１の比較回路及び第１のカウンタ回路によりハ
イレベルのレベル調整又は上記第２の比較回路及び第２
のカウンタ回路によりロウレベルのレベル調整を行い、
第２の動作では上記第２の比較回路及び第２のカウンタ
回路によりロウレベルのレベル調整又は上記第１の比較
回路及び第１のカウンタ回路によりハイレベルのレベル
調整を行い、少なくとも第３の動作では上記第１の比較
回路及び第１のカウンタ回路によりハイレベルのレベル
調整又は上記第２の比較回路及び第２のカウンタ回路に
よりロウレベルのレベル調整を行うという簡単な制御動
作の繰り返しにより、上記電流調整が可能になるという
効果が得られる。
【００２９】（４） 上記終端抵抗において、その中点
に上記出力すべきハイレベルとロウレベルの中点電位を
供給することにより、互いにレベル調整の影響を受ける
ことなく、簡単に電流調整動作を行うようにすることが
できるという効果が得られる。
に上記出力すべきハイレベルとロウレベルの中点電位を
供給することにより、互いにレベル調整の影響を受ける
ことなく、簡単に電流調整動作を行うようにすることが
できるという効果が得られる。
【００３０】（５） 上記のような中点電位が供給され
た終端抵抗を用い、上記第１の比較回路及び第１のカウ
ンタ回路によりハイレベルのレベル調整と上記第２の比
較回路及び第２のカウンタ回路によりロウレベルのレベ
ル調整とを同時に行うようにすることにより、短時間に
高い精度での電流調整を行うようにすることができると
いう効果が得られる。
た終端抵抗を用い、上記第１の比較回路及び第１のカウ
ンタ回路によりハイレベルのレベル調整と上記第２の比
較回路及び第２のカウンタ回路によりロウレベルのレベ
ル調整とを同時に行うようにすることにより、短時間に
高い精度での電流調整を行うようにすることができると
いう効果が得られる。
【００３１】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、終端
抵抗の抵抗値は、その伝送線路の特性インピーダンスに
対応したものであればよい。また、出力電流も受信側の
回路の性能に合わせて変更するものであってもよい。つ
まり、伝送される信号が低電圧又は低振幅の相補信号で
あって、前記のように終端抵抗に発生する電圧を受信回
路が受信するものであれば、その信号レベルは種々に選
択できるものである。電流調整用ＭＯＳＦＥＴは、前記
のように２進の重みを持つもの他、同じ電流を流すよう
なＭＯＳＦＥＴを複数個設け、カウンタ回路のデコード
出力によりその動作する数を決めるようにするものであ
ってもよい。このように電流調整用ＭＯＳＦＥＴで形成
する電流と、その制御信号は種々の組み合わせにより構
成できるものである。この発明は、低電圧又は低振幅の
相補電流を形成して終端抵抗に流す出力回路を備えた各
種半導体集積回路装置に広く利用することができるもの
である。
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、終端
抵抗の抵抗値は、その伝送線路の特性インピーダンスに
対応したものであればよい。また、出力電流も受信側の
回路の性能に合わせて変更するものであってもよい。つ
まり、伝送される信号が低電圧又は低振幅の相補信号で
あって、前記のように終端抵抗に発生する電圧を受信回
路が受信するものであれば、その信号レベルは種々に選
択できるものである。電流調整用ＭＯＳＦＥＴは、前記
のように２進の重みを持つもの他、同じ電流を流すよう
なＭＯＳＦＥＴを複数個設け、カウンタ回路のデコード
出力によりその動作する数を決めるようにするものであ
ってもよい。このように電流調整用ＭＯＳＦＥＴで形成
する電流と、その制御信号は種々の組み合わせにより構
成できるものである。この発明は、低電圧又は低振幅の
相補電流を形成して終端抵抗に流す出力回路を備えた各
種半導体集積回路装置に広く利用することができるもの
である。
【００３２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、ＬＶＤＳ構成の複数の出力
回路にそれぞれ電流調整用ＭＯＳＦＥＴを付加し、その
１をつのダミー出力回路として用いて出力端子に終端抵
抗を接続してハイレベルとロウレベルを形成し、それを
基準の出力ハイレベルとロウレベルレベルとそれぞれ比
較して所望の出力レベルになるように上記電流調整用Ｍ
ＯＳＦＥＴの制御信号を形成するとともに、かかる制御
信号を他の複数の出力回路の電流調整用ＭＯＳＦＥＴに
それぞれ供給して自動電流調整を行うことにより、低振
幅信号を安定的に形成することができ、極めて使い勝手
のよい半導体集積回路装置を得ることができる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、ＬＶＤＳ構成の複数の出力
回路にそれぞれ電流調整用ＭＯＳＦＥＴを付加し、その
１をつのダミー出力回路として用いて出力端子に終端抵
抗を接続してハイレベルとロウレベルを形成し、それを
基準の出力ハイレベルとロウレベルレベルとそれぞれ比
較して所望の出力レベルになるように上記電流調整用Ｍ
ＯＳＦＥＴの制御信号を形成するとともに、かかる制御
信号を他の複数の出力回路の電流調整用ＭＯＳＦＥＴに
それぞれ供給して自動電流調整を行うことにより、低振
幅信号を安定的に形成することができ、極めて使い勝手
のよい半導体集積回路装置を得ることができる。
【図１】この発明に係る半導体集積回路装置の出力回路
とその電流調整回路の一実施例を示す回路図である。
とその電流調整回路の一実施例を示す回路図である。
【図２】この発明に係る半導体集積回路装置の出力回路
とその電流調整回路の他の一実施例を示す回路図であ
る。
とその電流調整回路の他の一実施例を示す回路図であ
る。
【図３】この発明に係る半導体集積回路装置を用いた信
号伝送方法の一例を示す構成図である。
号伝送方法の一例を示す構成図である。
ＣＯＵＮＴ１，ＣＯＵＮＴ２…カウンタ回路、ＣＯＮＴ
…制御回路、ＤＯＢ 1，ＤＯＢ２〜ＤＯＢＮ…出力回
路、ＬＯＧ…内部論理回路、ＳＡ１，ＳＡ２…センス回
路、ＭＰ００〜ＭＰ１１…Ｐチャンネル型ＭＯＳＦＥ
Ｔ、ＭＮ００〜ＭＮ１１…Ｎチャンネル型ＭＯＳＦＥ
Ｔ、ＭＰＳ１，ＭＰＳ２…電流調整用Ｐチャンネル型、
ＭＮＳ１，ＭＮＳ２…電流調整用Ｎチャンネル型ＭＯＳ
ＦＥＴ、ＬＳＩ，ＬＳＩ１，ＬＳＩ２…半導体集積回路
装置。
…制御回路、ＤＯＢ 1，ＤＯＢ２〜ＤＯＢＮ…出力回
路、ＬＯＧ…内部論理回路、ＳＡ１，ＳＡ２…センス回
路、ＭＰ００〜ＭＰ１１…Ｐチャンネル型ＭＯＳＦＥ
Ｔ、ＭＮ００〜ＭＮ１１…Ｎチャンネル型ＭＯＳＦＥ
Ｔ、ＭＰＳ１，ＭＰＳ２…電流調整用Ｐチャンネル型、
ＭＮＳ１，ＭＮＳ２…電流調整用Ｎチャンネル型ＭＯＳ
ＦＥＴ、ＬＳＩ，ＬＳＩ１，ＬＳＩ２…半導体集積回路
装置。
Claims (5)
- 【請求項１】 電源電圧側に設けられた第１の定電流源
ＭＯＳＦＥＴと、 回路の接地電位側に設けられた第２の定電流源ＭＯＳＦ
ＥＴと、 上記第１と第２の定電流源ＭＯＳＦＥＴの間に設けら
れ、正相の入力信号を受けて第１の出力端子から送出さ
れる第１の出力信号を形成する第１のＣＭＯＳ出力回路
と、 上記第１と第２の定電流源ＭＯＳＦＥＴの間に設けら
れ、上記正相の入力信号に対して逆相の関係にある負相
の入力信号を受けて第２の出力端子から送出させる第２
の出力信号を形成する第２のＣＭＯＳ出力回路と、 上記第１及び第２の定電流源ＭＯＳＦＥＴにそれぞれ並
列形態に設けられた複数個からなる第１と第２の電流調
整用ＭＯＳＦＥＴ回路とからなる複数のレベル調整機能
付の複数からなる出力回路を備え、 上記複数の出力回路のうち１つの出力回路をダミー出力
回路として用いて上記第１と第２の出力端子間に所定の
抵抗値にされた終端抵抗を接続し、上記第１の出力回路
により上記第１の出力端子を介してハイレベル側の出力
信号を送出させ、上記第２の出力回路により上記第２の
出力端子を介してハイレベル側の出力信号を送出させ、 上記ダミー出力回路の第１の出力端子の電圧と出力すべ
きハイレベルに対応した第１の基準電圧とを第１の比較
回路で比較して上記第１の出力端子の電圧が所望の信号
レベルになるように上記第１の電流調整用ＭＯＳＦＥＴ
を制御する第１の制御信号を形成し、 上記ダミー出力回路の第２の出力端子の電圧と出力すべ
きロウレベルに対応した第２の基準電圧とを第２の比較
回路で比較して上記第２の出力端子の電圧が所望の信号
レベルになるように上記第２の電流調整用ＭＯＳＦＥＴ
を制御する第２の制御信号を形成する制御回路とを設
け、 上記制御回路により形成された上記第１と第２の制御信
号を、上記ダミー出力回路を除く他の出力回路に設けら
れた上記第１と第２の電流調整用ＭＯＳＦＥＴに供給し
てなることを特徴とする半導体集積回路装置。 - 【請求項２】 請求項１において、 上記第１と第２の電流調整用ＭＯＳＦＥＴは、２進の重
みを持つような電流を形成するものであり、 上記制御回路は、第１と第２の２進のカウンタ回路を備
え、上記第１と第２の比較回路により計数動作を行い、
その計数出力が対応する２進の重みを持つ電流調整用Ｍ
ＯＳＦＥＴのゲートに供給されるものであることを特徴
とする半導体集積回路装置。 - 【請求項３】 請求項２において、 上記制御回路は、 第１の動作では上記第１の比較回路及び第１のカウンタ
回路によりハイレベルのレベル調整又は上記第２の比較
回路及び第２のカウンタ回路によりロウレベルのレベル
調整を行い、 第２の動作では上記第２の比較回路及び第２のカウンタ
回路によりロウレベルのレベル調整又は上記第１の比較
回路及び第１のカウンタ回路によりハイレベルのレベル
調整を行い、 少なくとも第３の動作では上記第１の比較回路及び第１
のカウンタ回路によりハイレベルのレベル調整又は上記
第２の比較回路及び第２のカウンタ回路によりロウレベ
ルのレベル調整を行うものであることを特徴とする半導
体集積回路装置。 - 【請求項４】 請求項２において、 上記終端抵抗は、その中点に上記出力すべきハイレベル
とロウレベルの中点電位が供給されるものであることを
特徴とする半導体集積回路装置。 - 【請求項５】 請求項４において、 上記制御回路は、 上記第１の比較回路及び第１のカウンタ回路によりハイ
レベルのレベル調整と上記第２の比較回路及び第２のカ
ウンタ回路によりロウレベルのレベル調整とを同時に行
うものであることを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30197898A JP4033275B2 (ja) | 1998-10-23 | 1998-10-23 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30197898A JP4033275B2 (ja) | 1998-10-23 | 1998-10-23 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000134082A true JP2000134082A (ja) | 2000-05-12 |
| JP4033275B2 JP4033275B2 (ja) | 2008-01-16 |
Family
ID=17903425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30197898A Expired - Fee Related JP4033275B2 (ja) | 1998-10-23 | 1998-10-23 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4033275B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002103909A1 (en) * | 2001-06-14 | 2002-12-27 | Nurlogic Design, Inc. | Gain compensation and bias current control in an lvds circuit |
| KR100559378B1 (ko) | 2004-07-02 | 2006-03-10 | 삼성전자주식회사 | 동작 주파수에 따라 소모 전류를 제어하는 저전압 차동신호 방식 수신 장치 및 그 동작 방법 |
| US7173458B2 (en) | 2003-09-03 | 2007-02-06 | Seiko Epson Corporation | Semiconductor device |
| US7200099B2 (en) | 2003-03-10 | 2007-04-03 | Ricoh Company, Ltd. | Low voltage differential signal transmitting circuit and optical disc recording apparatus |
| US7227410B2 (en) | 2004-04-14 | 2007-06-05 | Renesas Technology Corp. | Differential output circuit with reduced differential output variation |
| JP2007288737A (ja) * | 2006-04-20 | 2007-11-01 | Renesas Technology Corp | 半導体装置 |
| US7805646B2 (en) | 2005-05-10 | 2010-09-28 | Kabushiki Kaisha Toshiba | LSI internal signal observing circuit |
| US7952180B2 (en) | 2003-09-09 | 2011-05-31 | Ricoh Company, Ltd. | Integrated circuit, interface circuit used in the integrated circuit, and apparatus using the integrated circuit |
| JP2013026640A (ja) * | 2011-07-15 | 2013-02-04 | Fujitsu Semiconductor Ltd | 出力回路 |
| EP2816730A1 (en) | 2013-05-22 | 2014-12-24 | Fujitsu Limited | Resistance adjusting circuit and resistance adjusting method |
| JPWO2016035192A1 (ja) * | 2014-09-04 | 2017-04-27 | 株式会社ソシオネクスト | 送信回路及び半導体集積回路 |
-
1998
- 1998-10-23 JP JP30197898A patent/JP4033275B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6617925B2 (en) | 2001-06-14 | 2003-09-09 | Nurlogic Design, Inc. | Method and apparatus for gain compensation and control in low voltage differential signaling applications |
| WO2002103909A1 (en) * | 2001-06-14 | 2002-12-27 | Nurlogic Design, Inc. | Gain compensation and bias current control in an lvds circuit |
| US7200099B2 (en) | 2003-03-10 | 2007-04-03 | Ricoh Company, Ltd. | Low voltage differential signal transmitting circuit and optical disc recording apparatus |
| US7173458B2 (en) | 2003-09-03 | 2007-02-06 | Seiko Epson Corporation | Semiconductor device |
| US7952180B2 (en) | 2003-09-09 | 2011-05-31 | Ricoh Company, Ltd. | Integrated circuit, interface circuit used in the integrated circuit, and apparatus using the integrated circuit |
| US7227410B2 (en) | 2004-04-14 | 2007-06-05 | Renesas Technology Corp. | Differential output circuit with reduced differential output variation |
| US7382160B2 (en) | 2004-04-14 | 2008-06-03 | Renesas Technology Corp. | Differential output circuit with reduced differential output variation |
| KR100559378B1 (ko) | 2004-07-02 | 2006-03-10 | 삼성전자주식회사 | 동작 주파수에 따라 소모 전류를 제어하는 저전압 차동신호 방식 수신 장치 및 그 동작 방법 |
| US7805646B2 (en) | 2005-05-10 | 2010-09-28 | Kabushiki Kaisha Toshiba | LSI internal signal observing circuit |
| JP2007288737A (ja) * | 2006-04-20 | 2007-11-01 | Renesas Technology Corp | 半導体装置 |
| JP2013026640A (ja) * | 2011-07-15 | 2013-02-04 | Fujitsu Semiconductor Ltd | 出力回路 |
| EP2816730A1 (en) | 2013-05-22 | 2014-12-24 | Fujitsu Limited | Resistance adjusting circuit and resistance adjusting method |
| US9048814B2 (en) | 2013-05-22 | 2015-06-02 | Fjuitsu Limited | Resistance adjusting circuit and resistance adjusting method |
| JPWO2016035192A1 (ja) * | 2014-09-04 | 2017-04-27 | 株式会社ソシオネクスト | 送信回路及び半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4033275B2 (ja) | 2008-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593795B2 (en) | Level adjustment circuit and data output circuit thereof | |
| US6771097B1 (en) | Series terminated CMOS output driver with impedance calibration | |
| EP0475711B1 (en) | System for transferring data between IC chips | |
| US6628223B2 (en) | Resistance changeable device for data transmission system | |
| US5949254A (en) | Adjustable output driver circuit | |
| US8264253B2 (en) | Transmitter swing control circuit and method | |
| KR100210628B1 (ko) | 반도체 집적회로용 입력 버퍼 회로 | |
| US20060132179A1 (en) | Low voltage differential signaling drivers including branches with series resistors | |
| US6992511B2 (en) | Output buffer circuit | |
| JP2005130217A (ja) | 半導体集積回路の入出力インターフェース回路 | |
| JPH07297678A (ja) | Ｃｍｏｓ終端抵抗回路 | |
| TWI547099B (zh) | 斜率控制電路 | |
| JP4033275B2 (ja) | 半導体集積回路装置 | |
| KR20010051033A (ko) | 전류 드라이버회로 | |
| US5880601A (en) | Signal receiving circuit and digital signal processing system | |
| US6653892B2 (en) | Squelch circuit to create a squelch waveform for USB 2.0 | |
| US5329192A (en) | High speed CMOS current switching circuit | |
| US7064602B2 (en) | Dynamic gain compensation and calibration | |
| JP2004112453A (ja) | 信号伝送装置 | |
| US6366125B1 (en) | Digital output circuit | |
| JPH0832435A (ja) | 半導体装置 | |
| US6593769B1 (en) | Differential, reduced swing buffer design | |
| KR100275948B1 (ko) | 차동모드낸드/노어게이트 | |
| JP2905337B2 (ja) | デジタル制御回路 | |
| JPH1155106A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071017 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |