[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2000114039A - Device for detecting failure in linear solenoid - Google Patents

Device for detecting failure in linear solenoid

Info

Publication number
JP2000114039A
JP2000114039A JP10276244A JP27624498A JP2000114039A JP 2000114039 A JP2000114039 A JP 2000114039A JP 10276244 A JP10276244 A JP 10276244A JP 27624498 A JP27624498 A JP 27624498A JP 2000114039 A JP2000114039 A JP 2000114039A
Authority
JP
Japan
Prior art keywords
circuit
linear solenoid
resistance element
voltage
current detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10276244A
Other languages
Japanese (ja)
Inventor
Takatoshi Aiki
孝敏 相木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP10276244A priority Critical patent/JP2000114039A/en
Publication of JP2000114039A publication Critical patent/JP2000114039A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

PROBLEM TO BE SOLVED: To detect the state in the wiring system of linear solenoid or at the time of ground short circuit for a short period, and to prevent the deterioration and breakage of a transistor or a resistance element, etc., as a driving means. SOLUTION: An output voltage VB detected by a current detection circuit 10 corresponding to a driving current (i) in a linear solenoid LS is stablized by an integration circuit 700 consisting of a resistance element RA and a capacitor C, and its output voltage VC is obtained. In this case, when the linear solenoid LS comes into ground short circuit, the output voltage VB from the current detection circuit 10 shows a sharp rise, however, the state is reflected immediately to the output voltage VC of the integration circuit 700 through a diode D3 connected in parallel to the resistance element RA. Namely, since a period to detect the failure of ground short circuit where the output voltage VC from the integration circuit 700 becomes higher than a fail judgment voltage is extremely short, the deterioration and breakage of a transistor Tr or a resistance element as a driving means for the linear solenoid can be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、リニアソレノイド
を制御する駆動電流を検出し故障判定するリニアソレノ
イド故障検出装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a linear solenoid failure detecting device for detecting a drive current for controlling a linear solenoid to determine a failure.

【0002】[0002]

【従来の技術】従来、リニアソレノイドのグランドショ
ート等による負荷インピーダンス過小に対処し、その駆
動段であるトランジスタや抵抗素子等の保護のため、図
6に示すようなハードウェア構成を主体とするリニアソ
レノイド故障検出装置が知られている。図6において、
リニアソレノイドLSのコイルCL の駆動電流iに対応
する抵抗素子R1 の端子間電圧(i×R1 )が抵抗素子
R2 ,R3 を介して電流検出回路10にて検出され、そ
の出力信号がフィードバック回路90に入力されてい
る。また、マイクロコンピュータ100のPWM(Puls
e Width Modulation:パルス幅変調)ポートからのPW
M信号による指令値がフィードバック回路90に入力さ
れている。このフィードバック回路90からは電流検出
回路10からの出力信号とマイクロコンピュータ100
からの指令値との差分に基づく出力信号がAND回路3
0を介してPチャンネルMOSFET(Metal Oxide Se
miconductor Field Effect Transistor:MOS型電界効
果トランジスタ;以下、単に『トランジスタTr 』と記
す)のゲートGに入力されている。これにより、トラン
ジスタTr がON(オン)/OFF(オフ)制御され、
リニアソレノイドLSのコイルCL に電源+Bから駆動
電流iが供給される。
2. Description of the Related Art Conventionally, in order to cope with an excessive load impedance due to a ground short of a linear solenoid or the like, and to protect a transistor or a resistance element as a driving stage thereof, a linear configuration mainly having a hardware configuration as shown in FIG. Solenoid failure detection devices are known. In FIG.
The voltage (i.times.R1) between the terminals of the resistance element R1 corresponding to the drive current i of the coil CL of the linear solenoid LS is detected by the current detection circuit 10 via the resistance elements R2 and R3, and the output signal is fed back to the feedback circuit 90. Has been entered. In addition, the PWM (Puls
e Width Modulation (Pulse width modulation) PW from port
A command value based on the M signal is input to the feedback circuit 90. This feedback circuit 90 outputs an output signal from the current detection circuit 10 and the microcomputer 100
An output signal based on the difference from the command value from the
P-channel MOSFET (Metal Oxide Se
micon Field Effect Transistor (MOS field effect transistor; hereinafter simply referred to as "transistor Tr"). As a result, the transistor Tr is controlled to be ON (ON) / OFF (OFF),
The drive current i is supplied from the power supply + B to the coil CL of the linear solenoid LS.

【0003】一方、リニアソレノイドLSのコイルCL
の駆動電流iに対応する抵抗素子R4 の端子間電圧(i
×R4 )が抵抗素子R5 ,R6 を介して故障検出用電流
検出回路40にて検出され、その出力信号が比較判定回
路50に入力されている。この比較判定回路50からの
出力信号はラッチ回路60を介してAND回路30に入
力されている。このようにして、故障検出用電流検出回
路40によってリニアソレノイドLSのコイルCL を流
れる駆動電流iが常時監視されている。
On the other hand, the coil CL of the linear solenoid LS
Between the terminals of the resistance element R4 corresponding to the drive current i (i
× R4) is detected by the failure detection current detection circuit 40 via the resistance elements R5 and R6, and the output signal is input to the comparison determination circuit 50. The output signal from the comparison / determination circuit 50 is input to the AND circuit 30 via the latch circuit 60. Thus, the drive current i flowing through the coil CL of the linear solenoid LS is constantly monitored by the failure detection current detection circuit 40.

【0004】ここで、リニアソレノイドLSの配線系グ
ランド噛込みやコイルCL のショート異常が発生する
と、その駆動電流iが異常増加しそれに応じて故障検出
用電流検出回路40からの出力信号が上昇される。この
故障検出用電流検出回路40からの出力信号が比較判定
回路50の予め設定されたフェイル判定値を越えると過
電流異常故障と判定してラッチ回路60からAND回路
30への出力信号が「0」とダウンされ、駆動段である
トランジスタTr がOFFされる。なお、マイクロコン
ピュータ100のICR(Input Capture:入力信号捕
獲)ポートは入力信号に対するエッジ検出機能、出力A
ポートはラッチ回路60に対するラッチ解除機能をそれ
ぞれ有している。
Here, when the wiring of the linear solenoid LS bites into the ground of the wiring or the short circuit of the coil CL occurs, the drive current i increases abnormally, and the output signal from the fault detecting current detecting circuit 40 increases accordingly. You. When the output signal from the failure detection current detection circuit 40 exceeds a predetermined failure determination value of the comparison determination circuit 50, it is determined that an overcurrent abnormality has occurred and the output signal from the latch circuit 60 to the AND circuit 30 is set to "0". And the transistor Tr, which is the driving stage, is turned off. Note that an ICR (Input Capture) port of the microcomputer 100 has an edge detection function for an input signal and an output A
Each port has a latch release function for the latch circuit 60.

【0005】また、リニアソレノイドのグランドショー
トに対処し、その駆動段であるトランジスタや抵抗素子
等の保護のため、図7に示すようなマイクロコンピュー
タを用いたソフトウェア構成を主体とするリニアソレノ
イド故障検出装置が知られている。ここで、図7の構成
でリニアソレノイドLSが正常時からグランドショート
時となったときの具体的な電圧波形等の遷移状態を示す
図8のタイムチャートを参照して説明する。
Further, in order to cope with ground short-circuit of the linear solenoid and to protect a transistor, a resistance element and the like as a driving stage thereof, a linear solenoid failure detection mainly using a software configuration using a microcomputer as shown in FIG. Devices are known. Here, a description will be given with reference to a time chart of FIG. 8 showing a specific transition state of a voltage waveform and the like when the linear solenoid LS changes from a normal state to a ground short circuit in the configuration of FIG.

【0006】図7において、リニアソレノイドLSのコ
イルCL には、正常時、電源+Bから供給される駆動電
流iに対応する駆動電圧Vα(図8参照)が印加されて
いる。すると、抵抗素子R1 の端子間電圧(i×R1 )
が抵抗素子R2 ,R3 を介して電流検出回路10にて検
出され、その出力電圧Vβ(図8参照)が積分回路70
に入力されている。この積分回路70からの出力電圧V
γ(図8参照)がマイクロコンピュータ100のA/D
(アナログ−ディジタル変換)ポートに入力されてい
る。そして、マイクロコンピュータ100のPWMポー
トからのPWM信号による指令値が駆動回路20に入力
されている。
In FIG. 7, a drive voltage Vα (see FIG. 8) corresponding to a drive current i supplied from a power source + B is applied to a coil CL of the linear solenoid LS in a normal state. Then, the voltage between the terminals of the resistance element R1 (i × R1)
Is detected by the current detection circuit 10 through the resistance elements R2 and R3, and the output voltage Vβ (see FIG. 8) is
Has been entered. The output voltage V from the integrating circuit 70
γ (see FIG. 8) is the A / D of microcomputer 100
(Analog-digital conversion) port. Then, a command value based on a PWM signal from a PWM port of the microcomputer 100 is input to the drive circuit 20.

【0007】ここで、リニアソレノイドLSのコイルC
L の駆動電流iに対応する電流検出回路10からの出力
電圧Vβには、出力系からの誘導ノイズが重畳してくる
ことを考慮し、マイクロコンピュータ100での誤診断
を防止するため、及びこの検出電流で駆動回路20への
指令値をフィードバック補正制御する場合は、この補正
制御の異常発生を防止するため、周知のコンデンサと抵
抗素子とからなるCR回路にて構成された積分回路70
にて平滑化(なまし)処理されることで安定した電圧V
γ(図8参照)となりマイクロコンピュータ100のA
/Dポートに入力されている。そして、マイクロコンピ
ュータ100による内部演算に基づき、PWMポートか
らのPWM出力が駆動回路20に出力され、その出力信
号によりトランジスタTr がON/OFF制御されリニ
アソレノイドLSのコイルCL に所望の駆動電流iが供
給されることとなる。
Here, the coil C of the linear solenoid LS
The output voltage Vβ from the current detection circuit 10 corresponding to the driving current i of L is superimposed on the induction noise from the output system, to prevent erroneous diagnosis by the microcomputer 100, and When the command value to the drive circuit 20 is feedback corrected and controlled by the detected current, an integrating circuit 70 composed of a well-known CR circuit including a capacitor and a resistance element is used in order to prevent occurrence of abnormality in the correction control.
Stable voltage V after being smoothed (smoothed) at
γ (see FIG. 8) and A of the microcomputer 100
/ D port. Then, based on the internal calculation by the microcomputer 100, the PWM output from the PWM port is output to the drive circuit 20, and the output signal turns on / off the transistor Tr, so that the desired drive current i is supplied to the coil CL of the linear solenoid LS. Will be supplied.

【0008】積分回路70にて平滑化処理される電圧V
γは、リニアソレノイドLSのコイルCL が正常時から
グランドショート時となると、図8に示すように徐々に
上昇される。この電圧Vγがグランドショート時点から
予め設定されたフェイル判定電圧を越える時点までがグ
ランドショート故障検出時間であり、また、その時点か
らマイクロコンピュータ100にてフェイル処理が実行
される。即ち、マイクロコンピュータ100からのPW
M出力が停止され駆動回路20からの出力信号がOFF
されることでトランジスタTr がOFFとなり、リニア
ソレノイドLSのコイルCL に流れる駆動電流iが供給
停止される。
Voltage V smoothed by integrating circuit 70
When the coil CL of the linear solenoid LS changes from a normal state to a ground short circuit, γ is gradually increased as shown in FIG. The time from when the voltage Vγ exceeds the predetermined fail determination voltage until the time when the voltage Vγ exceeds the preset fail determination voltage is the ground short failure detection time, and the microcomputer 100 executes the fail processing from that time. That is, the PW from the microcomputer 100
M output is stopped and output signal from drive circuit 20 is OFF
As a result, the transistor Tr is turned off, and the supply of the drive current i flowing through the coil CL of the linear solenoid LS is stopped.

【0009】[0009]

【発明が解決しようとする課題】ところで、リニアソレ
ノイドのグランドショート時に、その駆動段であるトラ
ンジスタや抵抗素子等を保護するためには、図6に示す
ハードウェア構成を主体とするリニアソレノイド故障検
出装置のような、短時間に過電流検出して出力遮断する
機能を有する大規模な回路構成が必要であり、リニアソ
レノイド故障検出装置の小型化やコストダウンの妨げと
なっていた。また、図7に示すソフトウェア構成を主体
とするリニアソレノイド故障検出装置においては、図8
に示すように、リニアソレノイドLSのコイルCL のグ
ランドショート時には過大な電流がグランドショート故
障検出時間とフェイル処理時間とを加算した長い時間、
トランジスタTr や抵抗素子R1 等に流れることとな
る。このように、リニアソレノイドLSのコイルCL の
グランドショート時に、故障検出からフェイル処理まで
に時間が長い程、リニアソレノイドLSの駆動段素子の
劣化、破壊の発生が増大する。これに対処するために
は、駆動段のトランジスタや抵抗素子等に対してグラン
ドショート耐量を有する大電力素子を用いることが必要
であり、リニアソレノイド故障検出装置のコストダウン
の妨げとなっていた。
When the linear solenoid is short-circuited to the ground, it is necessary to protect the drive stage such as a transistor and a resistance element by detecting the linear solenoid failure mainly by the hardware configuration shown in FIG. A large-scale circuit configuration having a function of detecting an overcurrent in a short time and shutting off the output, such as a device, is required, which hinders downsizing and cost reduction of the linear solenoid failure detection device. Further, in the linear solenoid failure detection device mainly including the software configuration shown in FIG.
As shown in the figure, when the ground of the coil CL of the linear solenoid LS is ground short, an excessive current is a long time obtained by adding the ground short fault detection time and the fail processing time,
It flows to the transistor Tr, the resistance element R1 and the like. As described above, when the ground of the coil CL of the linear solenoid LS is short-circuited, the longer the time from the failure detection to the fail processing, the more the deterioration and destruction of the drive stage element of the linear solenoid LS increase. In order to cope with this, it is necessary to use a large power element having a ground short-circuit tolerance for a transistor or a resistance element of a driving stage, which has hindered a cost reduction of a linear solenoid failure detection device.

【0010】そこで、この発明はかかる不具合を解決す
るためになされたもので、リニアソレノイドの駆動段と
してのトランジスタや抵抗素子等のグランドショート耐
量を大きなものとする必要がなく簡単な回路構成で、リ
ニアソレノイドのコイルのグランドショート時にその駆
動段素子の劣化、破壊を防止可能なリニアソレノイド故
障検出装置の提供を課題としている。
Accordingly, the present invention has been made to solve such a problem, and has a simple circuit configuration without having to increase the ground short-circuit tolerance of a transistor or a resistor as a drive stage of a linear solenoid. It is an object of the present invention to provide a linear solenoid failure detection device capable of preventing deterioration and destruction of a drive stage element when a ground of a coil of a linear solenoid is short-circuited.

【0011】[0011]

【課題を解決するための手段】請求項1のリニアソレノ
イド故障検出装置によれば、リニアソレノイドの駆動電
流に対応し電流検出回路にて検出された出力値が抵抗素
子とコンデンサとからなる積分回路にて安定されその出
力値が得られる。ここで、リニアソレノイドがグランド
ショートとなると電流検出回路からの出力値が急峻な立
上がりとなり、抵抗素子に並列に接続された電気素子に
より積分回路の出力値にも直ちに反映される。これによ
り、リニアソレノイドがグランドショートとなったと
き、積分回路からの出力値に基づきフェイル判定される
までの故障検出時間が極めて少ない時間で済むため、リ
ニアソレノイドの駆動段素子の劣化、破壊が防止され
る。
According to the linear solenoid failure detecting device of the present invention, the output value detected by the current detecting circuit corresponding to the driving current of the linear solenoid is formed by the integrating circuit comprising the resistance element and the capacitor. And the output value is obtained. Here, when the linear solenoid is short-circuited to ground, the output value from the current detection circuit rises steeply, and is immediately reflected on the output value of the integration circuit by an electric element connected in parallel with the resistance element. As a result, when the linear solenoid is short-circuited to the ground, the failure detection time until a failure is determined based on the output value from the integration circuit can be extremely short, so that the drive stage element of the linear solenoid is prevented from being deteriorated or destroyed. Is done.

【0012】請求項2のリニアソレノイド故障検出装置
では、積分回路の抵抗素子に並列にコンデンサに対して
順方向に接続される電気素子としてのダイオードを追加
するだけの簡単な回路構成からなる。ここで、リニアソ
レノイドがグランドショートとなると電流検出回路から
の出力値が急峻な立上がりとなるが、抵抗素子に並列に
接続されたダイオードを介して積分回路の出力値に直ち
に反映され、フェイル判定されるまでの故障検出時間が
極めて少ない時間で済むため、リニアソレノイドの駆動
段素子の劣化、破壊が防止される。
The linear solenoid failure detecting device according to the second aspect has a simple circuit configuration in which a diode as an electric element is connected in parallel with the capacitor in the forward direction to the resistance element of the integration circuit. Here, when the linear solenoid is short-circuited to the ground, the output value from the current detection circuit rises steeply, but is immediately reflected in the output value of the integration circuit via the diode connected in parallel with the resistance element, and a failure determination is made. Since the time required to detect a failure before the failure can be extremely short, deterioration and destruction of the drive stage element of the linear solenoid can be prevented.

【0013】請求項3のリニアソレノイド故障検出装置
では、積分回路の抵抗素子に並列に電気素子としてのP
NPトランジスタ及びNPNトランジスタが追加接続さ
れるだけの簡単な回路構成からなる。ここで、リニアソ
レノイドがグランドショートとなると電流検出回路から
の出力値が急峻な立上がりとなるが、抵抗素子に並列に
接続されたPNPトランジスタ及びNPNトランジスタ
を介して積分回路の出力値に直ちに反映され、フェイル
判定されるまでの故障検出時間が極めて少ない時間で済
むため、リニアソレノイドの駆動段素子の劣化、破壊が
防止される。
According to a third aspect of the present invention, there is provided a linear solenoid failure detecting device, wherein a P as an electric element is connected in parallel with the resistance element of the integration circuit.
It has a simple circuit configuration in which an NP transistor and an NPN transistor are additionally connected. Here, when the linear solenoid is short-circuited to ground, the output value from the current detection circuit rises steeply, but is immediately reflected in the output value of the integration circuit via the PNP transistor and NPN transistor connected in parallel to the resistance element. Since the failure detection time until the failure determination is made can be extremely short, deterioration and destruction of the drive stage element of the linear solenoid can be prevented.

【0014】[0014]

【発明の実施の形態】以下、本発明の実施の形態を実施
例に基づいて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below based on examples.

【0015】〈実施例1〉図1は本発明の実施の形態の
第1実施例にかかるリニアソレノイド故障検出装置を示
す概略構成図である。なお、前述の従来装置と同様の構
成または相当部分からなるものについては同一符号及び
同一記号を付して示す。
Embodiment 1 FIG. 1 is a schematic diagram showing a linear solenoid failure detecting device according to a first embodiment of the present invention. Note that components having the same configuration or corresponding portions as those of the above-described conventional device are denoted by the same reference numerals and symbols.

【0016】図1において、マイクロコンピュータ10
0のPWMポートからのPWM信号による指令値と後述
の電流検出回路10の出力電圧としての検出値とが駆動
回路20に入力されている。この駆動回路20の出力信
号がトランジスタTr (PチャンネルMOSFET)の
ゲートGに入力されている。このトランジスタTr のソ
ースS側は電源+Bに接続され、また、ドレインD側は
抵抗素子R1 を介してリニアソレノイドLSのコイルC
L の一端に接続されている。そして、リニアソレノイド
LSのコイルCL の他端はグランドに接続されている。
なお、リニアソレノイドLSのコイルCL はリアクタン
ス(抵抗分)RL を有している。
In FIG. 1, a microcomputer 10
A command value based on a PWM signal from a PWM port of 0 and a detection value as an output voltage of a current detection circuit 10 described later are input to the drive circuit 20. The output signal of the drive circuit 20 is input to the gate G of the transistor Tr (P-channel MOSFET). The source S of the transistor Tr is connected to the power supply + B, and the drain D is connected to the coil C of the linear solenoid LS via the resistor R1.
Connected to one end of L. The other end of the coil CL of the linear solenoid LS is connected to the ground.
The coil CL of the linear solenoid LS has a reactance (resistance) RL.

【0017】また、抵抗素子R1 の高圧側は抵抗素子R
2 を介して電流検出回路10に接続され、抵抗素子R1
の低圧側は抵抗素子R3 を介して電流検出回路10に接
続されている。即ち、抵抗素子R1 の端子間電圧が抵抗
素子R2 ,R3 を介して電流検出回路10に入力されて
いる。なお、抵抗素子R1 の高圧側とグランドとの間に
はダイオードD1 が、抵抗素子R1 の高圧側に対して順
方向となるように接続されている。このダイオードD1
はリニアソレノイドLSのコイルCL によるフライバッ
ク電流分を加算するためのものである。
The high voltage side of the resistor R1 is connected to the resistor R
2 connected to the current detection circuit 10 through the resistor R1
Is connected to the current detection circuit 10 via the resistance element R3. That is, the voltage between the terminals of the resistance element R1 is input to the current detection circuit 10 via the resistance elements R2 and R3. A diode D1 is connected between the high voltage side of the resistor R1 and the ground so as to be in a forward direction with respect to the high voltage side of the resistor R1. This diode D1
Is for adding the flyback current by the coil CL of the linear solenoid LS.

【0018】電流検出回路10からの出力電圧VB は、
積分回路700に入力されている。積分回路700は、
電流検出回路10の出力側とグランドとの間に抵抗素子
RAとコンデンサCとが直列に接続されたCR回路を有
している。また、抵抗素子RA とコンデンサCとの間が
抵抗素子RA に対して逆方向のダイオードD2 を介して
基準電源Vccに接続されている。更に、本実施例の積分
回路700には、抵抗素子RA の両端に並列にダイオー
ドD3 がコンデンサCに対して順方向となるように接続
されている。そして、抵抗素子RA とコンデンサCとの
間の電圧VC 、即ち、積分回路700からの出力電圧V
C がマイクロコンピュータ100のA/Dポートに入力
されている。
The output voltage VB from the current detection circuit 10 is
It is input to the integration circuit 700. The integration circuit 700
There is a CR circuit in which a resistance element RA and a capacitor C are connected in series between the output side of the current detection circuit 10 and the ground. Further, the resistance element RA and the capacitor C are connected to the reference power supply Vcc via a diode D2 in the opposite direction to the resistance element RA. Further, a diode D3 is connected in parallel with both ends of the resistance element RA in the integrating circuit 700 of this embodiment so as to be in a forward direction with respect to the capacitor C. The voltage VC between the resistance element RA and the capacitor C, that is, the output voltage V
C is input to the A / D port of the microcomputer 100.

【0019】なお、マイクロコンピュータ100は、周
知の中央処理装置としてのCPU、制御プログラムを格
納したROM、各種データを格納するRAM、B/U
(バックアップ)RAM、入出力回路及びそれらを接続
するバスライン等からなる論理演算回路として構成され
ている。
The microcomputer 100 includes a CPU as a well-known central processing unit, a ROM storing a control program, a RAM storing various data, and a B / U.
It is configured as a logical operation circuit including a (backup) RAM, input / output circuits, and bus lines connecting them.

【0020】上述の構成により、マイクロコンピュータ
100からのPWM信号による指令値が駆動回路20に
入力され、駆動回路20からの出力信号によりトランジ
スタTr がON/OFF制御され、リニアソレノイドL
SのコイルCL に電源+Bから駆動電流iが供給され
る。そして、リニアソレノイドLSのコイルCL の駆動
電流iに対応する抵抗素子R1 の端子間電圧が抵抗素子
R2 ,R3 を介して電流検出回路10にて常時検出さ
れ、その電流検出回路10からの出力電圧VB は積分回
路700に入力されている。積分回路700では電流検
出回路10からの出力電圧VB が抵抗素子RA 及びダイ
オードD3 を介してコンデンサCの電気量として蓄積さ
れ、抵抗素子RA とコンデンサCとの間の電圧VC とし
てマイクロコンピュータ100にて検出されることとな
る。即ち、電流検出回路10からの変動する出力電圧V
B を安定させるため積分回路700でコンデンサCを用
いた積分にて平滑化処理が実行されている。そして、抵
抗素子RA とコンデンサCとの間の電圧VC がマイクロ
コンピュータ100のA/Dポートから読込まれる。
With the above configuration, the command value based on the PWM signal from the microcomputer 100 is input to the drive circuit 20, and the transistor Tr is turned on / off by the output signal from the drive circuit 20, and the linear solenoid L
The drive current i is supplied from the power supply + B to the S coil CL. The voltage between the terminals of the resistance element R1 corresponding to the drive current i of the coil CL of the linear solenoid LS is constantly detected by the current detection circuit 10 via the resistance elements R2 and R3, and the output voltage from the current detection circuit 10 VB is input to the integration circuit 700. In the integration circuit 700, the output voltage VB from the current detection circuit 10 is accumulated as the quantity of electricity of the capacitor C via the resistance element RA and the diode D3, and is calculated by the microcomputer 100 as the voltage VC between the resistance element RA and the capacitor C. Will be detected. That is, the fluctuating output voltage V from the current detection circuit 10
In order to stabilize B, the integration circuit 700 performs a smoothing process by integration using the capacitor C. Then, the voltage VC between the resistance element RA and the capacitor C is read from the A / D port of the microcomputer 100.

【0021】次に、本発明の実施の形態の第1実施例に
かかるリニアソレノイド故障検出装置で使用されている
マイクロコンピュータ100における故障検出の処理手
順を示す図2のフローチャートに基づき、図4を参照し
て説明する。ここで、図4は図1の構成でリニアソレノ
イドLSが正常時からグランドショート時となったとき
の電圧波形等の遷移状態を示すタイムチャートである。
なお、この故障検出ルーチンは所定時間毎にマイクロコ
ンピュータ100にて繰返し実行される。
Next, FIG. 4 will be described with reference to a flowchart of FIG. 2 showing a processing procedure of failure detection in the microcomputer 100 used in the linear solenoid failure detection device according to the first embodiment of the present invention. It will be described with reference to FIG. Here, FIG. 4 is a time chart showing a transition state of a voltage waveform and the like when the linear solenoid LS changes from a normal state to a ground short circuit in the configuration of FIG.
This failure detection routine is repeatedly executed by the microcomputer 100 at predetermined time intervals.

【0022】図2において、ステップS101では、A
/DポートからのA/D変換されたA/D入力電圧が予
め設定されたフェイル判定電圧以上であるかが判定され
る。ステップS101の判定条件が成立、即ち、A/D
入力電圧がフェイル判定電圧以上と高くなったときには
リニアソレノイドLSの配線系またはコイルCL に起因
する過電流異常による故障と判定してステップS102
に移行し、PWMポートからのPWM出力が停止され
る。次にステップS103に移行し、ダイアグ(Diagno
sis:故障診断)処理としてリニアソレノイドLSの故障
が内部メモリに記憶され、故障を知らせるための警告灯
(図示略)が点灯されたのち、本ルーチンを終了する。
一方、ステップS101の判定条件が成立せず、即ち、
A/D入力電圧が正常範囲内のときにはフェイル処理は
実行せずに本ルーチンを終了する。
In FIG. 2, in step S101, A
It is determined whether the A / D converted A / D input voltage from the / D port is equal to or higher than a predetermined fail determination voltage. The determination condition of step S101 is satisfied, that is, A / D
When the input voltage becomes higher than the fail determination voltage, it is determined that a failure has occurred due to an overcurrent abnormality caused by the wiring system of the linear solenoid LS or the coil CL, and step S102 is performed.
Then, the PWM output from the PWM port is stopped. Next, the process proceeds to step S103, and the diagnosis (Diagno
After the failure of the linear solenoid LS is stored in the internal memory as a process (sis: failure diagnosis), a warning lamp (not shown) for notifying the failure is turned on, and then this routine ends.
On the other hand, the determination condition of step S101 is not satisfied, that is,
When the A / D input voltage is within the normal range, this routine ends without executing the fail process.

【0023】このように、本実施例では、図4に示すよ
うに、リニアソレノイドLSのコイルCL の駆動電流i
〔A〕が、抵抗素子R1 の端子間電圧(i×R1 )
〔V〕として電流検出回路10によって検出され、その
出力電圧VB 〔V〕が積分回路700によって抵抗素子
RA を介してコンデンサCの電気量として蓄積され、抵
抗素子RA とコンデンサCとの間の電圧VC 〔V〕とし
てマイクロコンピュータ100にて検出されることとな
る。そして、リニアソレノイドLSの配線系またはコイ
ルCL が正常時からグランドショート等による過電流状
態となったときには、電流検出回路10からの出力電圧
VB 〔V〕の急上昇を積分回路700のダイオードD3
を介して直ちに出力電圧VC としてマイクロコンピュー
タ100のA/Dポートから入力されることとなる。即
ち、図4に示すように、リニアソレノイドLSのコイル
CL が正常時からグランドショート時となったとき、積
分回路700からの出力電圧VC 〔V〕がフェイル判定
電圧以上となるまでのグランドショート故障検出時間が
極めて少ない時間で済むこととなる。
As described above, in this embodiment, as shown in FIG. 4, the drive current i of the coil CL of the linear solenoid LS is
[A] is a voltage between terminals of the resistance element R1 (i × R1).
The output voltage VB [V] is detected as [V] by the current detection circuit 10, and the output voltage VB [V] is accumulated by the integration circuit 700 as the amount of electricity of the capacitor C via the resistance element RA, and the voltage between the resistance element RA and the capacitor C This is detected by the microcomputer 100 as VC [V]. When the wiring system of the linear solenoid LS or the coil CL is in an overcurrent state due to ground shorting or the like from a normal state, the output voltage VB [V] from the current detecting circuit 10 is rapidly increased by the diode D3 of the integrating circuit 700.
Via the A / D port of the microcomputer 100 as an output voltage VC. That is, as shown in FIG. 4, when the coil CL of the linear solenoid LS changes from a normal state to a ground short circuit, a ground short circuit failure occurs until the output voltage VC [V] from the integrating circuit 700 becomes equal to or higher than the fail determination voltage. The detection time can be extremely short.

【0024】このように、本実施例のリニアソレノイド
故障検出装置は、駆動電流iの大きさに応じて所定の変
位量を得るリニアソレノイドLSと、駆動電流iを制御
するための駆動回路20と、駆動電流iに対応する出力
値VB を検出する電流検出回路10と、電流検出回路1
0の出力値VB を積分する抵抗素子RA とコンデンサC
とからなる積分回路700と、積分回路700における
抵抗素子RA に並列に接続され、電流検出回路10から
の出力値VB の立上がりに追従し、電流検出回路10か
らの出力値VB に対応した所定値を積分回路からの出力
値VC に加算する電気素子とを具備するものである。ま
た、本実施例のリニアソレノイド故障検出装置は、電気
素子が積分回路700のコンデンサCに対して順方向に
接続されるダイオードD3 からなるものである。
As described above, the linear solenoid failure detecting device according to the present embodiment includes the linear solenoid LS for obtaining a predetermined displacement amount according to the magnitude of the drive current i, and the drive circuit 20 for controlling the drive current i. Current detection circuit 10 for detecting an output value VB corresponding to drive current i, and current detection circuit 1
A resistance element RA and a capacitor C that integrate the output value VB of 0
And a predetermined value corresponding to the output value VB of the current detection circuit 10 which is connected in parallel with the resistance element RA of the integration circuit 700, follows the rising of the output value VB of the current detection circuit 10, and Is added to the output value VC from the integrating circuit. Further, the linear solenoid failure detecting device of the present embodiment has a diode D3 whose electric element is connected to the capacitor C of the integrating circuit 700 in the forward direction.

【0025】したがって、リニアソレノイドLSの駆動
電流iに対応し電流検出回路10にて検出された出力値
VB が抵抗素子RA とコンデンサCとからなる積分回路
700にて安定され、その出力値VC が得られる。ここ
で、リニアソレノイドLSがグランドショートとなると
電流検出回路10からの出力値VB が急峻な立上がりと
なるが、抵抗素子RA に並列に接続されたダイオードD
3 を介して積分回路700の出力値VC に直ちに反映さ
れる。これにより、リニアソレノイドLSがグランドシ
ョートとなったとき、積分回路700からの出力電圧V
C がフェイル判定電圧以上となるまでのグランドショー
ト故障検出時間が極めて少ない時間で済むため、リニア
ソレノイドLSの駆動段としてのトランジスタTr や抵
抗素子R1 の劣化、破壊を防止することができる。
Therefore, the output value VB detected by the current detection circuit 10 corresponding to the drive current i of the linear solenoid LS is stabilized by the integration circuit 700 including the resistance element RA and the capacitor C, and the output value VC is obtained. can get. Here, when the linear solenoid LS is short-circuited to ground, the output value VB from the current detection circuit 10 rises steeply, but the diode D connected in parallel with the resistance element RA.
3 is immediately reflected in the output value VC of the integrating circuit 700. Thus, when the linear solenoid LS is short-circuited to ground, the output voltage V
Since the ground short-circuit failure detection time until C becomes equal to or higher than the fail determination voltage is extremely short, deterioration and destruction of the transistor Tr and the resistance element R1 as the drive stage of the linear solenoid LS can be prevented.

【0026】図3は本発明の実施の形態の第1実施例に
かかるリニアソレノイド故障検出装置の変形例を示す概
略構成図である。なお、図中、図1と同様の構成または
相当部分からなるものについては同一符号及び同一記号
を付し、その重複する説明を省略する。
FIG. 3 is a schematic configuration diagram showing a modified example of the linear solenoid failure detecting device according to the first embodiment of the present invention. In the drawing, the same reference numerals and symbols are given to components having the same configuration or corresponding portions as those in FIG. 1, and overlapping description will be omitted.

【0027】図3において、積分回路700からの出力
電圧VC は、図1と同様、マイクロコンピュータ100
のA/Dポート、更に、比較回路800を構成する比較
器COMの反転(−)入力側に入力されている。この比
較器COMの非反転(+)入力側には基準電源Vccが抵
抗素子RB ,RC にて分圧された電圧値{RC /(RB
+RC )}×Vccが入力されている。また、比較器CO
Mの出力端子側と基準電源Vccとの間にはプルアップ抵
抗RD が接続されており、比較回路800からの出力電
圧VD はマイクロコンピュータ100のICRポートに
入力されている。
In FIG. 3, the output voltage VC from the integrating circuit 700 is the same as that of FIG.
A / D port of the comparator COM and the inverting (-) input side of the comparator COM constituting the comparison circuit 800. On the non-inverting (+) input side of the comparator COM, the reference power supply Vcc is divided by the resistance elements RB and RC, and the voltage value {RC / (RB
+ RC)} × Vcc is input. Also, the comparator CO
A pull-up resistor RD is connected between the output terminal of M and the reference power supply Vcc, and the output voltage VD from the comparison circuit 800 is input to the ICR port of the microcomputer 100.

【0028】比較器COMの非反転(+)入力の電圧値
をフェイル判定電圧に設定することにより、リニアソレ
ノイドLSの配線系またはコイルCL の過電流異常時に
は出力電圧VD がHi(High:高)→Lo(Low:低)に
立下がる。この立下がりエッジをマイクロコンピュータ
100のICRポートで異常検知することにより、上述
の第1実施例に示すA/Dポート入力電圧を読込みフェ
イル処理を行う方式、即ち、周期的にA/D値を読込み
判定する方法より早いタイミングでフェイル処理を実行
することができる。
By setting the voltage value of the non-inverting (+) input of the comparator COM to the fail judgment voltage, the output voltage VD becomes Hi (High: high) when the wiring system of the linear solenoid LS or the coil CL has an overcurrent abnormality. → Fall to Lo (Low). By detecting the falling edge at the ICR port of the microcomputer 100, the A / D port input voltage shown in the first embodiment is read and the fail process is performed, that is, the A / D value is periodically changed. The fail process can be executed at a timing earlier than the read determination method.

【0029】〈実施例2〉図5は本発明の実施の形態の
第2実施例にかかるリニアソレノイド故障検出装置を示
す概略構成図である。なお、図中、上述の実施例におけ
る図1と同様の構成または相当部分からなるものについ
ては同一符号及び同一記号を付し、その重複する説明を
省略する。また、本実施例の構成においてもリニアソレ
ノイドLSが正常時からグランドショート時となったと
きの電圧波形等の遷移状態は上述の実施例と同様であ
り、図4のタイムチャートを参照して説明する。
<Embodiment 2> FIG. 5 is a schematic diagram showing a linear solenoid failure detecting apparatus according to a second embodiment of the present invention. In the figure, the same reference numerals and symbols are given to components having the same configuration or corresponding portions as those in FIG. 1 in the above-described embodiment, and redundant description thereof will be omitted. Also in the configuration of the present embodiment, the transition state of the voltage waveform and the like when the linear solenoid LS changes from the normal state to the ground short circuit is the same as the above-described embodiment, and will be described with reference to the time chart of FIG. I do.

【0030】図5において、積分回路700′は積分回
路700と同様に、電流検出回路10の出力側とグラン
ドとの間に抵抗素子RA とコンデンサCとが直列に接続
されたCR回路を有している。また、上述の実施例の積
分回路700におけるダイオードD2 ,D3 に代え、積
分回路700′では基準電源Vccに抵抗素子RE を介し
てエミッタ接続されたPNPトランジスタTr1のコレク
タ側が抵抗素子RA とコンデンサCとの間に接続されて
いる。そして、PNPトランジスタTr1のベース側には
抵抗素子RF を介してNPNトランジスタTr2がコレク
タ接続されている。このNPNトランジスタTr2のエミ
ッタ側はグランドに接続され、ベース側は電流検出回路
10の出力側に接続されている。
In FIG. 5, like the integration circuit 700, the integration circuit 700 'has a CR circuit in which a resistance element RA and a capacitor C are connected in series between the output side of the current detection circuit 10 and the ground. ing. Also, instead of the diodes D2 and D3 in the integrating circuit 700 of the above-described embodiment, in the integrating circuit 700 ', the collector side of the PNP transistor Tr1 whose emitter is connected to the reference power supply Vcc via the resistor RE is connected to the resistor RA and the capacitor C. Connected between The collector of the NPN transistor Tr2 is connected to the base of the PNP transistor Tr1 via the resistance element RF. The emitter side of the NPN transistor Tr2 is connected to the ground, and the base side is connected to the output side of the current detection circuit 10.

【0031】リニアソレノイドLSのコイルCL の駆動
電流iに対応する抵抗素子R1 の端子間電圧が抵抗素子
R2 ,R3 を介して電流検出回路10にて常時検出され
ている。この電流検出回路10からの出力電圧VB は積
分回路700′に入力されている。積分回路700′で
は電流検出回路10からの出力電圧VB が抵抗素子RA
を介してコンデンサCの電気量として蓄積され、抵抗素
子RA とコンデンサCとの間の電圧値VC としてマイク
ロコンピュータ100にて検出されることとなる。即
ち、積分回路700′では、電流検出回路10にて検出
された変動する出力電圧VB を安定させるためコンデン
サCを用いた積分にて平滑化処理が実行されている。そ
して、抵抗素子RA とコンデンサCとの間の電圧値VC
がマイクロコンピュータ100のA/Dポートから読込
まれる。
The voltage between the terminals of the resistor R1 corresponding to the drive current i of the coil CL of the linear solenoid LS is constantly detected by the current detection circuit 10 via the resistors R2 and R3. The output voltage VB from the current detection circuit 10 is input to the integration circuit 700 '. In the integration circuit 700 ', the output voltage VB from the current detection circuit 10 is applied to the resistance element RA.
Is stored as an electric quantity of the capacitor C through the microcomputer 100, and is detected by the microcomputer 100 as a voltage value VC between the resistance element RA and the capacitor C. That is, in the integration circuit 700 ', a smoothing process is performed by integration using the capacitor C in order to stabilize the fluctuating output voltage VB detected by the current detection circuit 10. Then, the voltage value VC between the resistance element RA and the capacitor C
Is read from the A / D port of the microcomputer 100.

【0032】つまり、図4に示すように、リニアソレノ
イドLSのコイルCL の駆動電流i〔A〕が、抵抗素子
R1 の端子間電圧(i×R1 )〔V〕として電流検出回
路10によって検出され、その出力電圧VB 〔V〕が積
分回路700′によって抵抗素子RA を介してコンデン
サCの電気量として蓄積され、抵抗素子RA とコンデン
サCとの間の電圧VC 〔V〕としてマイクロコンピュー
タ100にて検出されることとなる。
That is, as shown in FIG. 4, the drive current i [A] of the coil CL of the linear solenoid LS is detected by the current detection circuit 10 as a voltage (i × R1) [V] between the terminals of the resistance element R1. The output voltage VB [V] is accumulated as an electric quantity of the capacitor C via the resistor RA by the integrating circuit 700 ', and the microcomputer 100 generates a voltage VC [V] between the resistor RA and the capacitor C by the microcomputer 100. Will be detected.

【0033】ここで、リニアソレノイドLSのコイルC
L が正常時からグランドショート時となったときには、
電流検出回路10からの出力電圧VB 〔V〕の過上昇に
より正常電流状態ではOFFしている積分回路700′
のNPNトランジスタTr2がONとなる。これにより、
PNPトランジスタTr1もOFFからONとなり基準電
源Vcc分が加算され、出力電圧VC としてマイクロコン
ピュータ100のA/Dポートから入力されることとな
る。即ち、本実施例においても、図4に示すように、リ
ニアソレノイドLSのコイルCL が正常時からグランド
ショート時となり、積分回路700′からの出力電圧V
C 〔V〕がフェイル判定電圧以上となるまでのグランド
ショート故障検出時間が極めて少ない時間で済むことと
なる。
Here, the coil C of the linear solenoid LS
When L changes from normal to ground short,
An integrating circuit 700 'which is OFF in a normal current state due to an excessive rise of the output voltage VB [V] from the current detecting circuit 10.
NPN transistor Tr2 is turned ON. This allows
The PNP transistor Tr1 also changes from OFF to ON, the reference power source Vcc is added, and the output voltage VC is input from the A / D port of the microcomputer 100. That is, also in this embodiment, as shown in FIG. 4, when the coil CL of the linear solenoid LS changes from a normal state to a ground short-circuit, the output voltage V
The ground short failure detection time until C [V] becomes equal to or higher than the fail determination voltage can be extremely short.

【0034】このように、本実施例のリニアソレノイド
故障検出装置は、電気素子がPNPトランジスタTr1と
NPNトランジスタTr2とからなり、基準電源Vcc側に
エミッタ接続されたPNPトランジスタTr1のコレクタ
側が積分回路700′の抵抗素子RA とコンデンサCと
の間に接続され、PNPトランジスタTr1のベース側に
はNPNトランジスタTr2がコレクタ接続され、NPN
トランジスタTr2のエミッタ側がグランド側に接続さ
れ、NPNトランジスタTr2のベース側が電流検出回路
10の出力側に接続されているものである。
As described above, in the linear solenoid failure detecting device according to the present embodiment, the electric elements are composed of the PNP transistor Tr1 and the NPN transistor Tr2, and the collector of the PNP transistor Tr1 connected to the reference power source Vcc is connected to the integrating circuit 700. ′ Is connected between the resistance element RA and the capacitor C, and the base side of the PNP transistor Tr1 is connected to the collector of the NPN transistor Tr2.
The emitter of the transistor Tr2 is connected to the ground, and the base of the NPN transistor Tr2 is connected to the output of the current detection circuit 10.

【0035】したがって、リニアソレノイドLSがグラ
ンドショートとなると電流検出回路10からの出力値V
B が急峻な立上がりとなるが、抵抗素子RA に並列に接
続されたPNPトランジスタTr1及びNPNトランジス
タTr2を介して積分回路700の出力値VC に直ちに反
映される。これにより、リニアソレノイドLSがグラン
ドショートとなったとき、積分回路700からの出力電
圧VC がフェイル判定電圧以上となるまでのグランドシ
ョート故障検出時間が極めて少ない時間で済むため、リ
ニアソレノイドLSの駆動段としてのトランジスタTr
や抵抗素子R1の劣化、破壊を防止することができる。
Therefore, when the linear solenoid LS is short-circuited to the ground, the output value V
B rises steeply, but is immediately reflected on the output value VC of the integrating circuit 700 via the PNP transistor Tr1 and the NPN transistor Tr2 connected in parallel with the resistance element RA. Accordingly, when the linear solenoid LS is ground short-circuited, the ground short-circuit failure detection time until the output voltage VC from the integration circuit 700 becomes equal to or higher than the fail determination voltage can be extremely short, and the drive stage of the linear solenoid LS Transistor Tr as
And the resistance element R1 can be prevented from being deteriorated or destroyed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 図1は本発明の実施の形態の第1実施例にか
かるリニアソレノイド故障検出装置を示す概略構成図で
ある。
FIG. 1 is a schematic configuration diagram showing a linear solenoid failure detection device according to a first example of an embodiment of the present invention.

【図2】 図2は本発明の実施の形態の第1実施例にか
かるリニアソレノイド故障検出装置で使用されているマ
イクロコンピュータにおける故障検出の処理手順を示す
フローチャートである。
FIG. 2 is a flowchart illustrating a processing procedure of failure detection in a microcomputer used in the linear solenoid failure detection device according to the first example of the embodiment of the present invention.

【図3】 図3は本発明の実施の形態の第1実施例にか
かるリニアソレノイド故障検出装置の変形例を示す概略
構成図である。
FIG. 3 is a schematic configuration diagram showing a modification of the linear solenoid failure detection device according to the first example of the embodiment of the present invention.

【図4】 図4は図1または図3の構成でリニアソレノ
イドが正常時からグランドショート時となったときの電
圧波形等の遷移状態を示すタイムチャートである。
FIG. 4 is a time chart showing a transition state of a voltage waveform and the like when the linear solenoid changes from a normal state to a ground short circuit in the configuration of FIG. 1 or FIG. 3;

【図5】 図5は本発明の実施の形態の第2実施例にか
かるリニアソレノイド故障検出装置を示す概略構成図で
ある。
FIG. 5 is a schematic configuration diagram showing a linear solenoid failure detection device according to a second example of the embodiment of the present invention.

【図6】 図6は従来のハードウェア構成を主体とする
リニアソレノイド故障検出装置を示すブロック図であ
る。
FIG. 6 is a block diagram showing a conventional linear solenoid failure detection device mainly composed of hardware.

【図7】 図7は従来のソフトウェア構成を主体とする
リニアソレノイド故障検出装置を示すブロック図であ
る。
FIG. 7 is a block diagram showing a conventional linear solenoid failure detection device mainly composed of software.

【図8】 図8は図7の構成でリニアソレノイドが正常
時からグランドショート時となったときの電圧波形等の
遷移状態を示すタイムチャートである。
8 is a time chart showing a transition state of a voltage waveform and the like when the linear solenoid changes from a normal state to a ground short circuit in the configuration of FIG. 7;

【符号の説明】[Explanation of symbols]

LS リニアソレノイド Tr トランジスタ(MOSFET) RA 抵抗素子 C コンデンサ D3 ダイオード 10 電流検出回路 20 駆動回路 100 マイクロコンピュータ 700 積分回路 LS Linear solenoid Tr Transistor (MOSFET) RA Resistance element C Capacitor D3 Diode 10 Current detection circuit 20 Drive circuit 100 Microcomputer 700 Integration circuit

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成10年10月5日(1998.10.
5)
[Submission date] October 5, 1998 (1998.10.
5)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0009[Correction target item name] 0009

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0009】[0009]

【発明が解決しようとする課題】ところで、リニアソレ
ノイドのグランドショート時に、その駆動段であるトラ
ンジスタや抵抗素子等を保護するためには、図6に示す
ハードウェア構成を主体とするリニアソレノイド故障検
出装置のような、短時間に過電流検出して出力遮断する
機能を有する大規模な回路構成が必要であり、リニアソ
レノイド故障検出装置の小型化やコストダウンの妨げと
なっていた。また、図7に示すソフトウェア構成を主体
とするリニアソレノイド故障検出装置においては、図8
に示すように、リニアソレノイドLSのコイルCL のグ
ランドショート時には過大な電流がグランドショート故
障検出時間とフェイル処理時間とを加算した長い時間、
トランジスタTr や抵抗素子R1 等に流れることとな
る。このように、リニアソレノイドLSのコイルCL の
グランドショート時に、故障検出からフェイル処理まで
に時間が長い程、リニアソレノイドLSの駆動段素子の
劣化、破壊の懸念が増大する。これに対処するために
は、駆動段のトランジスタや抵抗素子等に対してグラン
ドショート耐量を有する大電力素子を用いることが必要
であり、リニアソレノイド故障検出装置のコストダウン
の妨げとなっていた。
When the linear solenoid is short-circuited to the ground, it is necessary to protect the drive stage such as a transistor and a resistance element by detecting the linear solenoid failure mainly by the hardware configuration shown in FIG. A large-scale circuit configuration having a function of detecting an overcurrent in a short time and shutting off the output, such as a device, is required, which hinders downsizing and cost reduction of the linear solenoid failure detection device. Further, in the linear solenoid failure detection device mainly including the software configuration shown in FIG.
As shown in the figure, when the ground of the coil CL of the linear solenoid LS is ground short, an excessive current is a long time obtained by adding the ground short fault detection time and the fail processing time,
It flows to the transistor Tr, the resistance element R1 and the like. Thus, when ground short coil CL of the linear solenoid LS, the fault detection the longer the time to failure process, the deterioration of the driving stage elements of the linear solenoid LS, concerns fracture increases. In order to cope with this, it is necessary to use a large power element having a ground short-circuit tolerance for a transistor or a resistance element of a driving stage, which has hindered a cost reduction of a linear solenoid failure detection device.

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0016[Correction target item name] 0016

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0016】図1において、マイクロコンピュータ10
0のPWMポートからのPWM信号による指令値が駆動
回路20に入力されている。この駆動回路20の出力信
号がトランジスタTr (PチャンネルMOSFET)の
ゲートGに入力されている。このトランジスタTr のソ
ースS側は電源+Bに接続され、また、ドレインD側は
抵抗素子R1 を介してリニアソレノイドLSのコイルC
L の一端に接続されている。そして、リニアソレノイド
LSのコイルCL の他端はグランドに接続されている。
なお、リニアソレノイドLSのコイルCL はリアクタン
ス(抵抗分)RL を有している。
In FIG . 1, a microcomputer 10
Command value is driven by PWM signal from PWM port 0
It is input to the circuit 20. The output signal of the drive circuit 20 is input to the gate G of the transistor Tr (P-channel MOSFET). The source S of the transistor Tr is connected to the power supply + B, and the drain D is connected to the coil C of the linear solenoid LS via the resistor R1.
Connected to one end of L. The other end of the coil CL of the linear solenoid LS is connected to the ground.
The coil CL of the linear solenoid LS has a reactance (resistance) RL.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 駆動電流の大きさに応じて所定の変位量
を得るリニアソレノイドと、 前記駆動電流を制御するための駆動回路と、 前記駆動電流に対応する出力値を検出する電流検出回路
と、 前記電流検出回路の出力値を積分する抵抗素子とコンデ
ンサとからなる積分回路と、 前記積分回路における前記抵抗素子に並列に接続され、
前記電流検出回路からの前記出力値の立上がりに追従
し、前記電流検出回路からの前記出力値に対応した所定
値を前記積分回路からの出力値に加算する少なくとも1
つの電気素子とを具備することを特徴とするリニアソレ
ノイド故障検出装置。
1. A linear solenoid for obtaining a predetermined amount of displacement according to the magnitude of a drive current, a drive circuit for controlling the drive current, and a current detection circuit for detecting an output value corresponding to the drive current An integration circuit including a resistance element and a capacitor for integrating the output value of the current detection circuit, and an integration circuit connected in parallel to the resistance element in the integration circuit;
At least one of following a rise of the output value from the current detection circuit and adding a predetermined value corresponding to the output value from the current detection circuit to an output value from the integration circuit.
A linear solenoid failure detecting device, comprising: two electric elements.
【請求項2】 前記電気素子は、前記積分回路の前記コ
ンデンサに対して順方向に接続されるダイオードからな
ることを特徴とする請求項1に記載のリニアソレノイド
故障検出装置。
2. The linear solenoid failure detecting device according to claim 1, wherein the electric element is formed of a diode connected in a forward direction to the capacitor of the integration circuit.
【請求項3】 前記電気素子は、PNPトランジスタと
NPNトランジスタとからなり、 電源側にエミッタ接続された前記PNPトランジスタの
コレクタ側が前記積分回路の前記抵抗素子と前記コンデ
ンサとの間に接続され、前記PNPトランジスタのベー
ス側には前記NPNトランジスタがコレクタ接続され、
前記NPNトランジスタのエミッタ側がグランド側に接
続され、前記NPNトランジスタのベース側が前記電流
検出回路の出力側に接続されていることを特徴とする請
求項1に記載のリニアソレノイド故障検出装置。
3. The electric element includes a PNP transistor and an NPN transistor, and a collector side of the PNP transistor connected to a power supply by an emitter is connected between the resistance element and the capacitor of the integration circuit. The NPN transistor is collector-connected to the base side of the PNP transistor,
The linear solenoid failure detection device according to claim 1, wherein an emitter side of the NPN transistor is connected to a ground side, and a base side of the NPN transistor is connected to an output side of the current detection circuit.
JP10276244A 1998-09-29 1998-09-29 Device for detecting failure in linear solenoid Pending JP2000114039A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10276244A JP2000114039A (en) 1998-09-29 1998-09-29 Device for detecting failure in linear solenoid

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10276244A JP2000114039A (en) 1998-09-29 1998-09-29 Device for detecting failure in linear solenoid

Publications (1)

Publication Number Publication Date
JP2000114039A true JP2000114039A (en) 2000-04-21

Family

ID=17566721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10276244A Pending JP2000114039A (en) 1998-09-29 1998-09-29 Device for detecting failure in linear solenoid

Country Status (1)

Country Link
JP (1) JP2000114039A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020013020A (en) * 2000-08-10 2002-02-20 밍 루 Apparatus for measuring current of solenoid valve
DE102005040060B4 (en) * 2005-02-28 2007-08-23 Mitsubishi Denki K.K. Electricity control device for electric load
US7504743B2 (en) 2006-10-24 2009-03-17 Mitsubishi Electric Corporation Power supply control device for on-vehicle electrical loads
JP2010093339A (en) * 2008-10-03 2010-04-22 Sanken Electric Co Ltd Load drive circuit
WO2010122870A1 (en) 2009-04-24 2010-10-28 サンケン電気株式会社 Switching device and method for controlling same
DE102009042904A1 (en) 2009-05-21 2010-11-25 Mitsubishi Electric Corporation Vehicle control device for controlling operation of e.g. linear solenoid, has drive control section implementing processing of diagnosis of abnormality, which arises in switching between drive control section and load drive section
WO2010137394A1 (en) * 2009-05-27 2010-12-02 サンケン電気株式会社 Switching apparatus and control method thereof
JP2019029715A (en) * 2017-07-26 2019-02-21 Kyb株式会社 Drive circuit abnormality diagnosis device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020013020A (en) * 2000-08-10 2002-02-20 밍 루 Apparatus for measuring current of solenoid valve
DE102005040060B4 (en) * 2005-02-28 2007-08-23 Mitsubishi Denki K.K. Electricity control device for electric load
US7312969B2 (en) 2005-02-28 2007-12-25 Mitsubishi Denki Kabushiki Kaisha Current control apparatus for electric load
US7504743B2 (en) 2006-10-24 2009-03-17 Mitsubishi Electric Corporation Power supply control device for on-vehicle electrical loads
US8035366B2 (en) 2008-10-03 2011-10-11 Sanken Electric Co., Ltd. Driving circuit of load
JP2010093339A (en) * 2008-10-03 2010-04-22 Sanken Electric Co Ltd Load drive circuit
WO2010122870A1 (en) 2009-04-24 2010-10-28 サンケン電気株式会社 Switching device and method for controlling same
US8711529B2 (en) 2009-04-24 2014-04-29 Sanken Electric Co., Ltd. Switching apparatus and controlling method thereof
EP2424091A4 (en) * 2009-04-24 2017-06-14 Sanken Electric Co., Ltd. Switching device and method for controlling same
DE102009042904A1 (en) 2009-05-21 2010-11-25 Mitsubishi Electric Corporation Vehicle control device for controlling operation of e.g. linear solenoid, has drive control section implementing processing of diagnosis of abnormality, which arises in switching between drive control section and load drive section
WO2010137394A1 (en) * 2009-05-27 2010-12-02 サンケン電気株式会社 Switching apparatus and control method thereof
JP2010279122A (en) * 2009-05-27 2010-12-09 Sanken Electric Co Ltd Switching device and control method thereof
JP2019029715A (en) * 2017-07-26 2019-02-21 Kyb株式会社 Drive circuit abnormality diagnosis device

Similar Documents

Publication Publication Date Title
US7589490B2 (en) Motor control system for the PWM control of an electric motor
US7446507B2 (en) Overcurrent detection method and detection circuit
US5723958A (en) Arrangement for operating a consumer in a motor vehicle
JPH10191551A (en) Detection method for load short-circuit trouble and its equipment and motor-operated power steering equipment
US7193382B2 (en) Apparatus for detecting over current of motor in vehicle
JP2000114039A (en) Device for detecting failure in linear solenoid
JP4882710B2 (en) Load drive device failure detection device and load drive IC
JP3990669B2 (en) Load fault diagnosis method and apparatus, and load fault processing method and apparatus
US4712053A (en) Servo control for motor having cutoff device for preventing motor from being locked
EP0485119A2 (en) Circuit for driving a load and for producing a signal indicative of the condition of the load
JPH09196991A (en) Failure detecting circuit and its detection
JP2793909B2 (en) Input / output module with combination input / output points
JP4862760B2 (en) Detection signal processing circuit
US20230073943A1 (en) Motor drive device
US20070201612A1 (en) Fan system and detector thereof
JPH10246546A (en) Fan rotation detection method and fan control device
JP3863337B2 (en) Gate driver and power conversion device
JP3196690B2 (en) Leak detection circuit of inductance load drive circuit
JPH0143650Y2 (en)
JPH0142054Y2 (en)
JP2008145127A (en) Load drive circuit, and failure diagnostic method for load drive circuit
JP2000032770A (en) Inverter device
JPH06269194A (en) Motor drive control circuit and motor drive control method in motor drive control circuit
JPH07281766A (en) Power supply device
JPH0620169Y2 (en) Voltage monitoring device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040921