JP2000188218A - 積層形バルントランス - Google Patents
積層形バルントランスInfo
- Publication number
- JP2000188218A JP2000188218A JP36571798A JP36571798A JP2000188218A JP 2000188218 A JP2000188218 A JP 2000188218A JP 36571798 A JP36571798 A JP 36571798A JP 36571798 A JP36571798 A JP 36571798A JP 2000188218 A JP2000188218 A JP 2000188218A
- Authority
- JP
- Japan
- Prior art keywords
- strip lines
- strip
- divided
- balun transformer
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】電気的特性の調整の自由度が上がり、所望の電
気的特性が得易くなる構成の積層形バルントランスを提
供する。 【解決手段】誘電体層と導電体層とからなる積層体の内
部に、導電体層でなる対をなすλ／４ストリップライン
を少なくとも２組以上持つ。各組のλ／４ストリップラ
インは、それぞれ分割された複数の対をなすストリップ
ライン１ａ、２ａと１ｂ、２ｂおよび３ａ、４ａと３
ｂ、４ｂとからなる。分割された対をなすストリップラ
イン１ａと１ｂ、２ａと２ｂ、３ａと３ｂ、４ａと４ｂ
は、それぞれ異なる層に分割配置されて互いに電気的に
接続されている。
気的特性が得易くなる構成の積層形バルントランスを提
供する。 【解決手段】誘電体層と導電体層とからなる積層体の内
部に、導電体層でなる対をなすλ／４ストリップライン
を少なくとも２組以上持つ。各組のλ／４ストリップラ
インは、それぞれ分割された複数の対をなすストリップ
ライン１ａ、２ａと１ｂ、２ｂおよび３ａ、４ａと３
ｂ、４ｂとからなる。分割された対をなすストリップラ
イン１ａと１ｂ、２ａと２ｂ、３ａと３ｂ、４ａと４ｂ
は、それぞれ異なる層に分割配置されて互いに電気的に
接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、積層形バルントラ
ンスに係り、より詳しくは例えば携帯電話機等に用いる
ＩＣの平衡−不平衡変換器や位相変換器として使用され
る積層形バルントランスに関する。
ンスに係り、より詳しくは例えば携帯電話機等に用いる
ＩＣの平衡−不平衡変換器や位相変換器として使用され
る積層形バルントランスに関する。
【０００２】
【従来の技術】積層形バルントランスは、例えば特開平
９−２６０１４５号公報に開示されているように、誘電
体基板中に電磁結合するλｇ／４ストリップライン（以
下λ／４ストリップライン）を２組設け、これらのスト
リップラインはビアホールや端子電極を用いて電気的に
接続している。
９−２６０１４５号公報に開示されているように、誘電
体基板中に電磁結合するλｇ／４ストリップライン（以
下λ／４ストリップライン）を２組設け、これらのスト
リップラインはビアホールや端子電極を用いて電気的に
接続している。
【０００３】図４（Ａ）は前記公報に開示された積層形
バルントランスの層構成図、図４（Ｂ）はその外観を示
す斜視図である。図４（Ａ）において、４０ａ〜４０ｉ
は誘電体層であり、図４（Ｂ）の誘電体基板４０を構成
するものである。５５ａ、５５ｂ、５５ｃはグランド電
極であり、これらのグランド電極はそれぞれ誘電体層４
０ａと４０ｂ、４０ｅと４０ｆ、４０ｈと４０ｉとの間
に設けられる。５１、５２は誘電体層４０ｃを介して対
向することにより電磁結合される渦巻き状の導電体層か
らなるストリップラインである。５６は誘電体層４０ｄ
に設けたスルーホール７８を介してストリップライン５
２に接続する引き出し電極である。５３、５４は誘電体
層４０ｇを介して対向することにより、電磁結合される
渦巻き状の導電体層からなるλ／４ストリップラインで
ある。
バルントランスの層構成図、図４（Ｂ）はその外観を示
す斜視図である。図４（Ａ）において、４０ａ〜４０ｉ
は誘電体層であり、図４（Ｂ）の誘電体基板４０を構成
するものである。５５ａ、５５ｂ、５５ｃはグランド電
極であり、これらのグランド電極はそれぞれ誘電体層４
０ａと４０ｂ、４０ｅと４０ｆ、４０ｈと４０ｉとの間
に設けられる。５１、５２は誘電体層４０ｃを介して対
向することにより電磁結合される渦巻き状の導電体層か
らなるストリップラインである。５６は誘電体層４０ｄ
に設けたスルーホール７８を介してストリップライン５
２に接続する引き出し電極である。５３、５４は誘電体
層４０ｇを介して対向することにより、電磁結合される
渦巻き状の導電体層からなるλ／４ストリップラインで
ある。
【０００４】７７、７８、７９はそれぞれ前記グランド
電極５５ａとストリップライン５１、ストリップライン
５２と引き出し電極５６、ストリップライン５４とグラ
ンド電極５５ｃとを接続するスルーホールである。
電極５５ａとストリップライン５１、ストリップライン
５２と引き出し電極５６、ストリップライン５４とグラ
ンド電極５５ｃとを接続するスルーホールである。
【０００５】図４（Ｂ）において、６１、６３のグラン
ド用端子電極、６２は不平衡信号用の端子電極、６４、
６６は平衡信号用の端子電極、６５はストリップライン
５２、５３間を接続する接続用端子電極である。図４
（Ａ）において、６１ａ〜６６ａは図４（Ｂ）に示す端
子電極６１〜６６にそれぞれ接続するグランド電極やス
トリップラインの接続部である。この積層形バルントラ
ンスは、図２（Ｂ）に示す等価回路で表現される。ｋ
ａ、ｋｂはそれぞれストリップライン５１と５２、５３
と５４間の結合係数である。
ド用端子電極、６２は不平衡信号用の端子電極、６４、
６６は平衡信号用の端子電極、６５はストリップライン
５２、５３間を接続する接続用端子電極である。図４
（Ａ）において、６１ａ〜６６ａは図４（Ｂ）に示す端
子電極６１〜６６にそれぞれ接続するグランド電極やス
トリップラインの接続部である。この積層形バルントラ
ンスは、図２（Ｂ）に示す等価回路で表現される。ｋ
ａ、ｋｂはそれぞれストリップライン５１と５２、５３
と５４間の結合係数である。
【０００６】
【発明が解決しようとする課題】前記公報に記載の積層
形バルントランスにおいて、インピーダンス特性、周波
数特性、帯域特性等の電気的特性を調整する場合、誘電
体層４０ａ〜４０ｉの厚みや、ストリップライン５１〜
５４のライン幅を変えることにより、ストリップライン
５１と５２、５３と５４の電磁結合を調整している。し
かしながら、例えばストリップライン５１、５２におけ
る端子電極６４、６５側のライン幅と、スルーホール７
７、７８側のライン幅の幅を変える等により、異なる結
合に調整する場合、ストリップライン５１、５２間の誘
電体層４０ｃの膜厚は一定であるため、前記電気的特性
を好適に調整することが困難であった。ストリップライ
ン５３、５４間の調整も同様に困難であった。
形バルントランスにおいて、インピーダンス特性、周波
数特性、帯域特性等の電気的特性を調整する場合、誘電
体層４０ａ〜４０ｉの厚みや、ストリップライン５１〜
５４のライン幅を変えることにより、ストリップライン
５１と５２、５３と５４の電磁結合を調整している。し
かしながら、例えばストリップライン５１、５２におけ
る端子電極６４、６５側のライン幅と、スルーホール７
７、７８側のライン幅の幅を変える等により、異なる結
合に調整する場合、ストリップライン５１、５２間の誘
電体層４０ｃの膜厚は一定であるため、前記電気的特性
を好適に調整することが困難であった。ストリップライ
ン５３、５４間の調整も同様に困難であった。
【０００７】本発明は、上記従来技術の問題点に鑑み、
電気的特性の調整の自由度が上がり、所望の電気的特性
が得易くなる構成の積層形バルントランスを提供するこ
とを目的とする。
電気的特性の調整の自由度が上がり、所望の電気的特性
が得易くなる構成の積層形バルントランスを提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】請求項１の積層形バルン
トランスは、誘電体層と導電体層とからなる積層体の内
部に、導電体層でなる対をなすλ／４ストリップライン
を少なくとも２組以上持つ積層形バルントランスであっ
て、各組のλ／４ストリップラインは、それぞれ分割さ
れた複数の対をなすストリップラインからなり、前記分
割された対をなすストリップラインは、それぞれ異なる
層に分割配置されて互いに電気的に接続されていること
を特徴とする。
トランスは、誘電体層と導電体層とからなる積層体の内
部に、導電体層でなる対をなすλ／４ストリップライン
を少なくとも２組以上持つ積層形バルントランスであっ
て、各組のλ／４ストリップラインは、それぞれ分割さ
れた複数の対をなすストリップラインからなり、前記分
割された対をなすストリップラインは、それぞれ異なる
層に分割配置されて互いに電気的に接続されていること
を特徴とする。
【０００９】このように、各組のλ／４ストリップライ
ンを、異なる層に分割配置して互いに接続する構成とす
れば、それぞれ分割配置された対をなすストリップライ
ンについて、ライン幅、長さ等を変更できるのみなら
ず、分割配置されたそれぞれ対をなすストリップライン
間の誘電体層の厚さや材質の変更を行うことにより、そ
れぞれ電磁結合、容量結合を独自に変更することがで
き、これらの特性を組み合わせることにより、所望の特
性が得やすくなる。
ンを、異なる層に分割配置して互いに接続する構成とす
れば、それぞれ分割配置された対をなすストリップライ
ンについて、ライン幅、長さ等を変更できるのみなら
ず、分割配置されたそれぞれ対をなすストリップライン
間の誘電体層の厚さや材質の変更を行うことにより、そ
れぞれ電磁結合、容量結合を独自に変更することがで
き、これらの特性を組み合わせることにより、所望の特
性が得やすくなる。
【００１０】請求項２の積層形バルントランスは、請求
項１において、前記対をなす分割されたストリップライ
ンは、それぞれ結合量が異なることを特徴とする。
項１において、前記対をなす分割されたストリップライ
ンは、それぞれ結合量が異なることを特徴とする。
【００１１】このように、分割されたストリップライン
の各結合量、すなわち電磁結合、容量結合の少なくとも
いずれかを異ならせることにより、任意の電気的特性が
得やすくなる。
の各結合量、すなわち電磁結合、容量結合の少なくとも
いずれかを異ならせることにより、任意の電気的特性が
得やすくなる。
【００１２】請求項３の積層形バルントランスは、請求
項１または２において、前記対をなす分割されたストリ
ップラインどうしは、異なるパターンに形成されている
ことを特徴とする。
項１または２において、前記対をなす分割されたストリ
ップラインどうしは、異なるパターンに形成されている
ことを特徴とする。
【００１３】このように、対をなす分割されたストリッ
プラインどうしは、異なるパターンに形成することによ
り、それぞれ分割されたストリップライン間の結合を弱
くすることができ、それぞれ分割されたストリップライ
ンの特性を独自に設定することができ、電気的特性の設
計が容易となる。
プラインどうしは、異なるパターンに形成することによ
り、それぞれ分割されたストリップライン間の結合を弱
くすることができ、それぞれ分割されたストリップライ
ンの特性を独自に設定することができ、電気的特性の設
計が容易となる。
【００１４】
【発明の実施の形態】図１（Ａ）は本発明による積層形
バルントランスの一実施の形態を示す層構成図、図１
（Ｂ）はその外観を示す斜視図である。図１（Ａ）にお
いて、１０ａ〜１０ｓは誘電体層、５ａ、５ｂ、５ｃは
それぞれ誘電体層１０ａと１０ｂ、１０ｈと１０ｉ、１
０ｒと１０ｓとの間に形成されるグランド電極である。
バルントランスの一実施の形態を示す層構成図、図１
（Ｂ）はその外観を示す斜視図である。図１（Ａ）にお
いて、１０ａ〜１０ｓは誘電体層、５ａ、５ｂ、５ｃは
それぞれ誘電体層１０ａと１０ｂ、１０ｈと１０ｉ、１
０ｒと１０ｓとの間に形成されるグランド電極である。
【００１５】１ａ、１ｂは層を異ならせて分割配置され
たストリップラインであり、これらは誘電体層１０ｃ〜
１０ｅを貫通するスルーホール７１により接続される。
これらのストリップライン１ａと１ｂとでλ／４ストリ
ップラインを構成する。２ａ、２ｂは層を異ならせて分
割配置されたストリップラインであり、これらは誘電体
層１０ｄ〜１０ｇを貫通するスルーホール７２により接
続される。これらのストリップライン２ａと２ｂとでλ
／４ストリップラインを構成する。
たストリップラインであり、これらは誘電体層１０ｃ〜
１０ｅを貫通するスルーホール７１により接続される。
これらのストリップライン１ａと１ｂとでλ／４ストリ
ップラインを構成する。２ａ、２ｂは層を異ならせて分
割配置されたストリップラインであり、これらは誘電体
層１０ｄ〜１０ｇを貫通するスルーホール７２により接
続される。これらのストリップライン２ａと２ｂとでλ
／４ストリップラインを構成する。
【００１６】ストリップライン１ａと２ａは引き出し部
以外は互いに重なる同じパターン形状をなし、これらの
間は誘電体層１０ｃを介して対向することにより、図２
（Ａ）の等価回路図に示す結合係数ｋａ１の対をなすス
トリップラインを構成する。ストリップライン１ｂと２
ｂも接続部以外は互いに重なる同じパターン形状をな
し、これらは誘電体層１０ｆと１０ｇを介して対向し、
図２（Ａ）に示す結合係数ｋｂ１の対をなすストリップ
ラインを構成する。これらのストリップライン１ａ、１
ｂ、２ａ、２ｂにより対をなすλ／４ストリップライン
を構成する。
以外は互いに重なる同じパターン形状をなし、これらの
間は誘電体層１０ｃを介して対向することにより、図２
（Ａ）の等価回路図に示す結合係数ｋａ１の対をなすス
トリップラインを構成する。ストリップライン１ｂと２
ｂも接続部以外は互いに重なる同じパターン形状をな
し、これらは誘電体層１０ｆと１０ｇを介して対向し、
図２（Ａ）に示す結合係数ｋｂ１の対をなすストリップ
ラインを構成する。これらのストリップライン１ａ、１
ｂ、２ａ、２ｂにより対をなすλ／４ストリップライン
を構成する。
【００１７】前記ストリップライン１ａは前記誘電体層
１０ｂを介してグランド電極５ａに対向し、また、該ス
トリップライン１ａの端部３５ａは、図１（Ｂ）に示す
接続用端子電極３５を介して他のストリップライン３ａ
に接続される。また、ストリップライン１ａにスルーホ
ール７１を介して接続されるストリップライン１ｂの他
端は、誘電体層１０ｅに設けたスルーホール７６を介し
て引き出し電極６に接続される。該引き出し電極６の端
部３２ａは、図４（Ｂ）の不平衡信号用の端子電極３２
に接続される。ストリップライン２ｂのストリップライ
ン２ａとの接続部の反対側の端部は、誘電体層１０ｈに
設けたスルーホール７５ａを介してグランド電極５ｂに
接続される。
１０ｂを介してグランド電極５ａに対向し、また、該ス
トリップライン１ａの端部３５ａは、図１（Ｂ）に示す
接続用端子電極３５を介して他のストリップライン３ａ
に接続される。また、ストリップライン１ａにスルーホ
ール７１を介して接続されるストリップライン１ｂの他
端は、誘電体層１０ｅに設けたスルーホール７６を介し
て引き出し電極６に接続される。該引き出し電極６の端
部３２ａは、図４（Ｂ）の不平衡信号用の端子電極３２
に接続される。ストリップライン２ｂのストリップライ
ン２ａとの接続部の反対側の端部は、誘電体層１０ｈに
設けたスルーホール７５ａを介してグランド電極５ｂに
接続される。
【００１８】本実施の形態においては、前記ストリップ
ライン１ｂと２ｂとの間に２層の誘電体層１０ｆ、１０
ｇを介在させることにより、λ／４ストリップラインの
電磁結合を比較的維持したままで、容量結合を弱くした
構成にして高周波特性を良好にしている。また、対をな
すストリップライン１ａ、２ａと、ストリップライン１
ｂ、２ｂは、ラインのパターンを異ならせることによ
り、ライン間の結合を弱めて独立性を高めている。
ライン１ｂと２ｂとの間に２層の誘電体層１０ｆ、１０
ｇを介在させることにより、λ／４ストリップラインの
電磁結合を比較的維持したままで、容量結合を弱くした
構成にして高周波特性を良好にしている。また、対をな
すストリップライン１ａ、２ａと、ストリップライン１
ｂ、２ｂは、ラインのパターンを異ならせることによ
り、ライン間の結合を弱めて独立性を高めている。
【００１９】誘電体層１０ｉ以下の層も同様にλ／４ス
トリップラインが分割構造に構成される。３ａ、３ｂは
層を異ならせて分割配置されたストリップラインであ
り、これらは誘電体層１０ｊ〜１０ｏを貫通するスルー
ホール７３によって接続されることにより、λ／４スト
リップラインを構成する。４ａ、４ｂは層を異ならせて
分割配置されたストリップラインであり、これらは誘電
体層１０ｋ〜１０ｑを貫通するスルーホール７４によっ
て接続されることにより、λ／４ストリップラインを構
成する。ストリップライン３ａと４ａは引き出し部以外
は互いに重なる同じパターン形状をなし、これらの間は
誘電体層１０ｊを介して対向することにより、図２
（Ａ）に示す結合係数ｋａ２の対をなすストリップライ
ンを構成する。ストリップライン３ｂと４ｂも接続部以
外は互いに重なる同じパターン形状をなし、これらは誘
電体層１０ｐと１０ｑを介して対向して、図２（Ａ）に
示す結合係数ｋｂ２の対をなすストリップラインを構成
する。これらの全体のストリップライン３ａ、３ｂ、４
ａ、４ｂにより、対をなす２組のλ／４ストリップライ
ンを構成する。
トリップラインが分割構造に構成される。３ａ、３ｂは
層を異ならせて分割配置されたストリップラインであ
り、これらは誘電体層１０ｊ〜１０ｏを貫通するスルー
ホール７３によって接続されることにより、λ／４スト
リップラインを構成する。４ａ、４ｂは層を異ならせて
分割配置されたストリップラインであり、これらは誘電
体層１０ｋ〜１０ｑを貫通するスルーホール７４によっ
て接続されることにより、λ／４ストリップラインを構
成する。ストリップライン３ａと４ａは引き出し部以外
は互いに重なる同じパターン形状をなし、これらの間は
誘電体層１０ｊを介して対向することにより、図２
（Ａ）に示す結合係数ｋａ２の対をなすストリップライ
ンを構成する。ストリップライン３ｂと４ｂも接続部以
外は互いに重なる同じパターン形状をなし、これらは誘
電体層１０ｐと１０ｑを介して対向して、図２（Ａ）に
示す結合係数ｋｂ２の対をなすストリップラインを構成
する。これらの全体のストリップライン３ａ、３ｂ、４
ａ、４ｂにより、対をなす２組のλ／４ストリップライ
ンを構成する。
【００２０】前記ストリップライン３ａは前記誘電体層
１０ｉを介してグランド電極５ｂに対向し、また、該ス
トリップライン３ａの端部３５ａは、前述のように図１
（Ｂ）に示す接続用端子電極３５を介して前記ストリッ
プライン１ａに接続される。また、ストリップライン３
ａにスルーホール７３を介して接続されるストリップラ
イン３ｂの他端はオープン構造である。ストリップライ
ン４ｂの他端は、誘電体層１０ｒに設けたスルーホール
７５ｂを介してグランド電極５ｃに接続される。
１０ｉを介してグランド電極５ｂに対向し、また、該ス
トリップライン３ａの端部３５ａは、前述のように図１
（Ｂ）に示す接続用端子電極３５を介して前記ストリッ
プライン１ａに接続される。また、ストリップライン３
ａにスルーホール７３を介して接続されるストリップラ
イン３ｂの他端はオープン構造である。ストリップライ
ン４ｂの他端は、誘電体層１０ｒに設けたスルーホール
７５ｂを介してグランド電極５ｃに接続される。
【００２１】対をなすストリップライン３ａ、４ａと、
ストリップライン３ｂ、４ｂは、ラインのパターンを異
ならせることにより、電磁結合、容量結合を弱めて独立
性を持たせている。本実施例においては、前記ストリッ
プライン３ｂと４ｂとの間に２層の誘電体層１０ｐ、１
０ｑを介在させることにより、λ／４ストリップライン
の電磁結合を比較的維持したままで、容量結合を弱くし
た構成にしている。
ストリップライン３ｂ、４ｂは、ラインのパターンを異
ならせることにより、電磁結合、容量結合を弱めて独立
性を持たせている。本実施例においては、前記ストリッ
プライン３ｂと４ｂとの間に２層の誘電体層１０ｐ、１
０ｑを介在させることにより、λ／４ストリップライン
の電磁結合を比較的維持したままで、容量結合を弱くし
た構成にしている。
【００２２】前記ストリップライン２ａ、４ａの引き出
し部３４ａ、３６ａは、図１（Ｂ）に示す平衡信号用の
端子電極３４、３６にそれぞれ接続される。また、グラ
ンド電極５ａ、５ｂ、５ｃの引き出し部３１ａ、３３ａ
はそれぞれ図１（Ｂ）に示すグランド用端子電極３１、
３３に接続される。
し部３４ａ、３６ａは、図１（Ｂ）に示す平衡信号用の
端子電極３４、３６にそれぞれ接続される。また、グラ
ンド電極５ａ、５ｂ、５ｃの引き出し部３１ａ、３３ａ
はそれぞれ図１（Ｂ）に示すグランド用端子電極３１、
３３に接続される。
【００２３】この積層形バルントランスは、誘電体層１
０ａ〜１０ｓを誘電体グリーンシートとしてこれらのう
ちの所定のものに印刷等によりストリップライン１ａ〜
４ａ、１ｂ〜４ｂ、グランド電極５ａ〜５ｃ、引き出し
電極６を印刷してこれらを重ね、切断、焼成して端子電
極３１〜３６を印刷や転写および焼きつけ等により設け
る。この代わりに印刷法によって製造することもでき
る。
０ａ〜１０ｓを誘電体グリーンシートとしてこれらのう
ちの所定のものに印刷等によりストリップライン１ａ〜
４ａ、１ｂ〜４ｂ、グランド電極５ａ〜５ｃ、引き出し
電極６を印刷してこれらを重ね、切断、焼成して端子電
極３１〜３６を印刷や転写および焼きつけ等により設け
る。この代わりに印刷法によって製造することもでき
る。
【００２４】この積層形バルントランスにおいて、平衡
端子である端子電極３４、３６に加えられる平衡信号
は、ストリップライン２ａ、２ｂ、４ａ、４ｂがそれぞ
れストリップライン１ａ、１ｂ、３ａ、３ｂに電磁結合
し、また一部容量結合していることにより、不平衡信号
に変換されてその端子である端子電極３２より出力され
る。不平衡端子である端子電極３２に加えられる不平衡
信号は、ストリップライン２ａ、２ｂ、４ａ、４ｂがそ
れぞれストリップライン１ａ、１ｂ、３ａ、３ｂに電磁
結合し、また一部容量結合していることにより、平衡信
号に変換されてその端子である端子電極３４、３６より
出力される。
端子である端子電極３４、３６に加えられる平衡信号
は、ストリップライン２ａ、２ｂ、４ａ、４ｂがそれぞ
れストリップライン１ａ、１ｂ、３ａ、３ｂに電磁結合
し、また一部容量結合していることにより、不平衡信号
に変換されてその端子である端子電極３２より出力され
る。不平衡端子である端子電極３２に加えられる不平衡
信号は、ストリップライン２ａ、２ｂ、４ａ、４ｂがそ
れぞれストリップライン１ａ、１ｂ、３ａ、３ｂに電磁
結合し、また一部容量結合していることにより、平衡信
号に変換されてその端子である端子電極３４、３６より
出力される。
【００２５】このように、２組のλ／４ストリップライ
ンをそれぞれ分割配置することにより、例えば、ストリ
ップライン１ａ、２ａのライン幅と、ストリップライン
１ｂ、２ｂのライン幅や長さを変えたり、ストリップラ
イン１ａと２ａとの間の誘電体層１０ｃと、ストリップ
ライン１ｂと２ｂとの間の誘電体層を図示のように２層
（１０ｆ、１０ｇ）にして容量結合を弱くしたり、介在
する誘電体層の誘電率を高くあるいは低くすることによ
り、ストリップライン１ａ、２ａの結合と、ストリップ
ライン１ｂと２ｂとの結合を、それぞれ電磁結合、容量
結合について独立して変化させることが可能となり、そ
の総合特性としてのインピーダンス特性、周波数特性、
帯域特性等の電気的特性を所望の特性に調整することが
容易となる。
ンをそれぞれ分割配置することにより、例えば、ストリ
ップライン１ａ、２ａのライン幅と、ストリップライン
１ｂ、２ｂのライン幅や長さを変えたり、ストリップラ
イン１ａと２ａとの間の誘電体層１０ｃと、ストリップ
ライン１ｂと２ｂとの間の誘電体層を図示のように２層
（１０ｆ、１０ｇ）にして容量結合を弱くしたり、介在
する誘電体層の誘電率を高くあるいは低くすることによ
り、ストリップライン１ａ、２ａの結合と、ストリップ
ライン１ｂと２ｂとの結合を、それぞれ電磁結合、容量
結合について独立して変化させることが可能となり、そ
の総合特性としてのインピーダンス特性、周波数特性、
帯域特性等の電気的特性を所望の特性に調整することが
容易となる。
【００２６】なお、本発明は、λ／４ストリップライン
を分割するストリップラインの数を３以上としてもよ
い。また、１つのチップに複数の積層形バルントランス
を内蔵したアレイ部品として構成することもできる。ま
た、スルーホール７１〜７４、７５ａ、７５ｂの一部ま
たは全部の代わりに端子電極を設けてストリップライン
間の接続を行うことも可能である。また、誘電体はセラ
ミックによる焼結体のみならず、樹脂を用いることもで
きる。
を分割するストリップラインの数を３以上としてもよ
い。また、１つのチップに複数の積層形バルントランス
を内蔵したアレイ部品として構成することもできる。ま
た、スルーホール７１〜７４、７５ａ、７５ｂの一部ま
たは全部の代わりに端子電極を設けてストリップライン
間の接続を行うことも可能である。また、誘電体はセラ
ミックによる焼結体のみならず、樹脂を用いることもで
きる。
【００２７】
【発明の効果】請求項１によれば、各組のλ／４ストリ
ップラインがそれぞれ分割された複数の対をなすストリ
ップラインからなり、前記分割された対をなすストリッ
プラインは、それぞれ異なる層に分割配置されて互いに
電気的に接続されているので、それぞれ電磁結合、容量
結合を独自に変更、調整することができ、これらの特性
を組み合わせることにより、所望の電気的特性が得やす
くなる。
ップラインがそれぞれ分割された複数の対をなすストリ
ップラインからなり、前記分割された対をなすストリッ
プラインは、それぞれ異なる層に分割配置されて互いに
電気的に接続されているので、それぞれ電磁結合、容量
結合を独自に変更、調整することができ、これらの特性
を組み合わせることにより、所望の電気的特性が得やす
くなる。
【００２８】請求項２によれば、請求項１において、対
をなす分割されたストリップラインは、それぞれ結合量
が異なるため、任意の電気的特性が得やすくなる。
をなす分割されたストリップラインは、それぞれ結合量
が異なるため、任意の電気的特性が得やすくなる。
【００２９】請求項３によれば、請求項１または２にお
いて、対をなす分割されたストリップラインどうしは、
異なるパターンに形成したので、それぞれ分割されたス
トリップラインの特性を独自に設定することができ、電
気的特性の設計が容易となる。
いて、対をなす分割されたストリップラインどうしは、
異なるパターンに形成したので、それぞれ分割されたス
トリップラインの特性を独自に設定することができ、電
気的特性の設計が容易となる。
【図１】（Ａ）は本発明による積層形バルントランスの
一実施の形態を示す層構成図、（Ｂ）はその斜視図であ
る。
一実施の形態を示す層構成図、（Ｂ）はその斜視図であ
る。
【図２】（Ａ）は本実施の形態の積層形バルントランス
の等価回路図、（Ｂ）は図４で示した従来の積層形バル
ントランスの等価回路図である。
の等価回路図、（Ｂ）は図４で示した従来の積層形バル
ントランスの等価回路図である。
【図３】本実施の形態および従来の積層形バルントラン
スの減衰量／周波数特性図である。
スの減衰量／周波数特性図である。
【図４】（Ａ）、（Ｂ）はそれぞれ従来の積層形バルン
トランスの層構成図と斜視図である。
トランスの層構成図と斜視図である。
１ａ、１ｂ、２ａ、２ｂ、３ａ、３ｂ、４ａ、４ｂ：ス
トリップライン、５ａ〜５ｃ：グランド電極、１０ａ〜
１０ｓ：誘電体層、３１〜３６：端子電極
トリップライン、５ａ〜５ｃ：グランド電極、１０ａ〜
１０ｓ：誘電体層、３１〜３６：端子電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 多々納 宏 東京都中央区日本橋一丁目13番１号 ティ −ディ−ケイ株式会社内 Ｆターム(参考） 5E070 AA11 AA16 AB03 CB03 CB13 CB17 CB20 EA01
Claims (3)
- 【請求項１】誘電体層と導電体層とからなる積層体の内
部に、導電体層でなる対をなすλ／４ストリップライン
を少なくとも２組以上持つ積層形バルントランスであっ
て、 各組のλ／４ストリップラインは、それぞれ分割された
複数の対をなすストリップラインからなり、 前記分割された対をなすストリップラインは、それぞれ
異なる層に分割配置されて互いに電気的に接続されてい
ることを特徴とする積層形バルントランス。 - 【請求項２】請求項１において、 前記対をなす分割されたストリップラインは、それぞれ
結合量が異なることを特徴とする積層形バルントラン
ス。 - 【請求項３】請求項１または２において、 前記対をなす分割されたストリップラインどうしは、異
なるパターンに形成されていることを特徴とする積層形
バルントランス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36571798A JP4306849B2 (ja) | 1998-12-22 | 1998-12-22 | 積層形バルントランス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36571798A JP4306849B2 (ja) | 1998-12-22 | 1998-12-22 | 積層形バルントランス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188218A true JP2000188218A (ja) | 2000-07-04 |
| JP4306849B2 JP4306849B2 (ja) | 2009-08-05 |
Family
ID=18484942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36571798A Expired - Lifetime JP4306849B2 (ja) | 1998-12-22 | 1998-12-22 | 積層形バルントランス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4306849B2 (ja) |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002271111A (ja) * | 2001-03-06 | 2002-09-20 | Taiyo Yuden Co Ltd | 積層バラン素子 |
| JP2002329611A (ja) * | 2001-05-02 | 2002-11-15 | Murata Mfg Co Ltd | 積層型複合バラントランス |
| JP2002343643A (ja) * | 2001-05-18 | 2002-11-29 | Murata Mfg Co Ltd | 積層型バラントランス |
| JP2003032010A (ja) * | 2001-06-27 | 2003-01-31 | Ind Technol Res Inst | 多層ｒｆチップバラン |
| JP2003133821A (ja) * | 2001-08-13 | 2003-05-09 | Soshin Electric Co Ltd | ディレイライン |
| JP2003143033A (ja) * | 2001-11-01 | 2003-05-16 | Hitachi Metals Ltd | 高周波スイッチモジュール |
| US6768410B1 (en) | 2001-04-19 | 2004-07-27 | Murata Manufacturing Co., Ltd | Laminated balun transformer |
| WO2005076404A1 (ja) * | 2004-02-06 | 2005-08-18 | Murata Manufacturing Co., Ltd. | 平衡型分配器 |
| KR100526239B1 (ko) * | 2002-09-27 | 2005-11-08 | 삼성전기주식회사 | 3 라인 발룬 트랜스포머 |
| JP2006054914A (ja) * | 2001-04-04 | 2006-02-23 | Hitachi Metals Ltd | モジュール |
| KR100558458B1 (ko) | 2004-09-23 | 2006-03-10 | 삼성전기주식회사 | 적층형 발룬 트랜스포머 |
| US7116185B2 (en) | 2003-11-28 | 2006-10-03 | Tdk Corporation | Balun |
| JP2007311753A (ja) * | 2006-05-17 | 2007-11-29 | Samsung Electronics Co Ltd | オンチップトランスフォーマーバランの振幅不均衡を改善するための装置 |
| JP2008167105A (ja) * | 2006-12-28 | 2008-07-17 | Hitachi Metals Ltd | 積層型バラントランス及び高周波部品 |
| US7688565B2 (en) | 1997-04-08 | 2010-03-30 | X2Y Attenuators, Llc | Arrangements for energy conditioning |
| US7768763B2 (en) | 1997-04-08 | 2010-08-03 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US7782587B2 (en) | 2005-03-01 | 2010-08-24 | X2Y Attenuators, Llc | Internally overlapped conditioners |
| US8004812B2 (en) | 1997-04-08 | 2011-08-23 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US8014119B2 (en) | 2005-03-01 | 2011-09-06 | X2Y Attenuators, Llc | Energy conditioner with tied through electrodes |
| US8026777B2 (en) * | 2006-03-07 | 2011-09-27 | X2Y Attenuators, Llc | Energy conditioner structures |
| JP4834551B2 (ja) * | 2004-08-27 | 2011-12-14 | 宏 畑 | 平面結合器を一体成形したアンテナシステム |
| US8324981B2 (en) | 2009-05-26 | 2012-12-04 | Tdk Corporation | Composite balun |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US10432165B2 (en) | 2016-12-15 | 2019-10-01 | Tdk Corporation | Balanced/unbalanced converter |
| WO2021230043A1 (ja) * | 2020-05-13 | 2021-11-18 | 株式会社村田製作所 | バラン |
| WO2021230042A1 (ja) * | 2020-05-13 | 2021-11-18 | 株式会社村田製作所 | バラン |
| WO2021230041A1 (ja) * | 2020-05-13 | 2021-11-18 | 株式会社村田製作所 | バラン |
-
1998
- 1998-12-22 JP JP36571798A patent/JP4306849B2/ja not_active Expired - Lifetime
Cited By (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8018706B2 (en) | 1997-04-08 | 2011-09-13 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9019679B2 (en) | 1997-04-08 | 2015-04-28 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US8004812B2 (en) | 1997-04-08 | 2011-08-23 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US7688565B2 (en) | 1997-04-08 | 2010-03-30 | X2Y Attenuators, Llc | Arrangements for energy conditioning |
| US7920367B2 (en) | 1997-04-08 | 2011-04-05 | X2Y Attenuators, Llc | Method for making arrangement for energy conditioning |
| US8587915B2 (en) | 1997-04-08 | 2013-11-19 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9036319B2 (en) | 1997-04-08 | 2015-05-19 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US7916444B2 (en) | 1997-04-08 | 2011-03-29 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US7768763B2 (en) | 1997-04-08 | 2010-08-03 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9373592B2 (en) | 1997-04-08 | 2016-06-21 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| JP2002271111A (ja) * | 2001-03-06 | 2002-09-20 | Taiyo Yuden Co Ltd | 積層バラン素子 |
| JP2006054914A (ja) * | 2001-04-04 | 2006-02-23 | Hitachi Metals Ltd | モジュール |
| US6768410B1 (en) | 2001-04-19 | 2004-07-27 | Murata Manufacturing Co., Ltd | Laminated balun transformer |
| JP2002329611A (ja) * | 2001-05-02 | 2002-11-15 | Murata Mfg Co Ltd | 積層型複合バラントランス |
| JP2002343643A (ja) * | 2001-05-18 | 2002-11-29 | Murata Mfg Co Ltd | 積層型バラントランス |
| JP2003032010A (ja) * | 2001-06-27 | 2003-01-31 | Ind Technol Res Inst | 多層ｒｆチップバラン |
| JP2003133821A (ja) * | 2001-08-13 | 2003-05-09 | Soshin Electric Co Ltd | ディレイライン |
| JP2003143033A (ja) * | 2001-11-01 | 2003-05-16 | Hitachi Metals Ltd | 高周波スイッチモジュール |
| KR100526239B1 (ko) * | 2002-09-27 | 2005-11-08 | 삼성전기주식회사 | 3 라인 발룬 트랜스포머 |
| US7116185B2 (en) | 2003-11-28 | 2006-10-03 | Tdk Corporation | Balun |
| CN100466373C (zh) * | 2004-02-06 | 2009-03-04 | 株式会社村田制作所 | 平衡型分配器 |
| WO2005076404A1 (ja) * | 2004-02-06 | 2005-08-18 | Murata Manufacturing Co., Ltd. | 平衡型分配器 |
| US7468640B2 (en) | 2004-02-06 | 2008-12-23 | Murata Manufacturing Co., Ltd. | Balanced splitter |
| JP4834551B2 (ja) * | 2004-08-27 | 2011-12-14 | 宏 畑 | 平面結合器を一体成形したアンテナシステム |
| KR100558458B1 (ko) | 2004-09-23 | 2006-03-10 | 삼성전기주식회사 | 적층형 발룬 트랜스포머 |
| US7974062B2 (en) | 2005-03-01 | 2011-07-05 | X2Y Attenuators, Llc | Internally overlapped conditioners |
| US7782587B2 (en) | 2005-03-01 | 2010-08-24 | X2Y Attenuators, Llc | Internally overlapped conditioners |
| US8014119B2 (en) | 2005-03-01 | 2011-09-06 | X2Y Attenuators, Llc | Energy conditioner with tied through electrodes |
| US8547677B2 (en) | 2005-03-01 | 2013-10-01 | X2Y Attenuators, Llc | Method for making internally overlapped conditioners |
| US9001486B2 (en) | 2005-03-01 | 2015-04-07 | X2Y Attenuators, Llc | Internally overlapped conditioners |
| US8026777B2 (en) * | 2006-03-07 | 2011-09-27 | X2Y Attenuators, Llc | Energy conditioner structures |
| JP2007311753A (ja) * | 2006-05-17 | 2007-11-29 | Samsung Electronics Co Ltd | オンチップトランスフォーマーバランの振幅不均衡を改善するための装置 |
| JP4684244B2 (ja) * | 2006-05-17 | 2011-05-18 | 三星電子株式会社 | オンチップトランスフォーマーバランの振幅不均衡を改善するための装置 |
| JP2008167105A (ja) * | 2006-12-28 | 2008-07-17 | Hitachi Metals Ltd | 積層型バラントランス及び高周波部品 |
| US8324981B2 (en) | 2009-05-26 | 2012-12-04 | Tdk Corporation | Composite balun |
| US10432165B2 (en) | 2016-12-15 | 2019-10-01 | Tdk Corporation | Balanced/unbalanced converter |
| JPWO2021230042A1 (ja) * | 2020-05-13 | 2021-11-18 | ||
| WO2021230042A1 (ja) * | 2020-05-13 | 2021-11-18 | 株式会社村田製作所 | バラン |
| WO2021230043A1 (ja) * | 2020-05-13 | 2021-11-18 | 株式会社村田製作所 | バラン |
| WO2021230041A1 (ja) * | 2020-05-13 | 2021-11-18 | 株式会社村田製作所 | バラン |
| CN115398740A (zh) * | 2020-05-13 | 2022-11-25 | 株式会社村田制作所 | 换衡器 |
| CN115443580A (zh) * | 2020-05-13 | 2022-12-06 | 株式会社村田制作所 | 平衡转换器 |
| CN115516707A (zh) * | 2020-05-13 | 2022-12-23 | 株式会社村田制作所 | 换衡器 |
| JP7306579B2 (ja) | 2020-05-13 | 2023-07-11 | 株式会社村田製作所 | バラン |
| CN115398740B (zh) * | 2020-05-13 | 2024-06-21 | 株式会社村田制作所 | 换衡器 |
| CN115443580B (zh) * | 2020-05-13 | 2024-10-22 | 株式会社村田制作所 | 平衡转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4306849B2 (ja) | 2009-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000188218A (ja) | 積層形バルントランス | |
| JP3520411B2 (ja) | 結合線路を用いた高周波部品 | |
| JP3780414B2 (ja) | 積層型バラントランス | |
| GB2311417A (en) | Laminated balun transformer | |
| JP3567885B2 (ja) | 積層型ｌｃフィルタ | |
| TW201349746A (zh) | 平衡濾波器 | |
| JPH07193403A (ja) | 共振器 | |
| JPH11214943A (ja) | バルントランス | |
| JP4243443B2 (ja) | バラントランス | |
| JP2002217036A (ja) | 高周波複合回路及び高周波複合部品 | |
| JP4586282B2 (ja) | 積層型バラントランス | |
| JP4423830B2 (ja) | 積層型方向性結合器 | |
| WO1994022281A1 (en) | Laminated circuit board | |
| KR100381545B1 (ko) | 적층형 방향성 결합기 | |
| JP3679059B2 (ja) | バラントランス | |
| JP2004336623A (ja) | 積層型チップバラン素子 | |
| JP2937421B2 (ja) | ディレイライン | |
| JP3193101B2 (ja) | 積層型誘電体フィルタ | |
| JP3106675B2 (ja) | 積層型電子部品 | |
| JP2002064303A (ja) | 積層型誘電体フィルタ及び積層型誘電体フィルタアレイ | |
| JP2002135005A (ja) | 積層型共用器及びその調整方法 | |
| JP2007028141A (ja) | 誘電体フィルタ | |
| JP3781237B2 (ja) | 積層型フィルタ | |
| JP2002141228A (ja) | 高周波トランス | |
| JP2002064306A (ja) | 積層型誘電体フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090428 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |