JP2000163313A - プログラム読出し制御装置およびシステム - Google Patents

Abstract

(57)【要約】 【課題】 ＲＯＭのプログラム量が巨大でも、小容量の
ＲＡＭにプログラムを複写してＣＰＵによるプログラム
の高速読み出しを可能とする。プログラムに変更を加え
なくてもＲＡＭ上で実行可とする。 【解決手段】 プログラム格納用ＲＯＭ２０２とデータ
格納用ＲＡＭ２０３とメモリコントローラ２０４とＣＰ
Ｕ２０１からなり、メモリコントローラがＲＯＭに格納
されたプログラムを、あらかじめＣＰＵがメモリコント
ローラのもつレジスタ群５０５に設定したＲＯＭ上の少
なくとも１個所の領域を選択的にＲＡＭ上にキャッシン
グすることで、ＲＡＭ上のプログラム量を少なくしたプ
ログラム読出しシステム。メモリコントロ−ラは、ＣＰ
Ｕが与えるメモリアドレスがレジスタ群５０５の設定領
域に含まれると、まず、該領域のプログラムをＲＯＭか
らＲＡＭに複写してＲＡＭから読出し、２回目以降のア
クセスでは直ちにＲＡＭから読出す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＰＵが実行する
プログラムの、メモリからの読出しを行なうプログラム
読出し制御装置、ならびに、それを用いるプログラム読
出しシステムに関する。

【０００２】

【従来の技術】ＲＯＭに格納したプログラムコ−ドに基
づいてＣＰＵがデ−タ処理あるいは電気制御を行なう場
合、プログラムコ−ドの読出し速度を速くするために、
ＲＯＭのプログラムコ−ドをＲＡＭに転送し、その後は
ＲＡＭから読み出すことが行なわれている。例えば実開
平５−２０１３４号公報に提示されたエンジン等の制御
装置は、ＣＰＵがＲＯＭに格納されたプログラムコード
を実行することにより、プログラムコードが格納されて
いるＲＯＭの内容すべてをＲＡＭ上に転送し、転送完了
後にソフト的にＣＰＵの実行アドレスをＲＡＭ上に変更
して、プログラムコードのフェッチ時間を短縮してい
る。また、特開平５−３４２０９６号公報は、読出すべ
きプログラムコ−ドを特定するＲＯＭアドレスを対応Ｒ
ＡＭアドレスに変換するアドレスデコ−ダのアドレス切
替タイミングの制御を開示している。

【０００３】

【発明が解決しようとする課題】従来の方式では、プロ
グラム量（コード量）が巨大になった場合に、プログラ
ムコード量以上の容量のＲＡＭが必要になり、制御装置
全体としてはＲＡＭの所要容量が多くなってしまう。ま
た、ＲＯＭ上で実行される既存のプログラムコードを、
プログラムがＲＡＭ上で動作するように、前もってプロ
グラムコードに変更を加えておく作業が必要であり、プ
ログラムコード量が巨大である場合には変更量も多く開
発期間が長くかかってしまうなどの欠点があった。

【０００４】本発明は、プログラムコード量が巨大にな
る場合でも少ない容量のＲＡＭで、ＣＰＵによるプログ
ラムコードの高速読み出しを可能とすることを第１の目
的とし、更に、プログラムコードにＲＡＭ上で実行する
ための変更を加えなくてもＲＡＭ上で実行可とすること
を第２の目的とする。

【０００５】

【課題を解決するための手段】（１）領域情報を書込む
領域メモリ(505)； 標識メモリ(507)；プログラム情報(プログラムコ-ド)を
格納したＲＯＭ(202)の、領域メモリ(505)に書込まれた
領域情報によって規定される領域のプログラム情報をＲ
ＡＭ(203)に書込み、ＲＯＭアドレスをそのプログラム
情報を書込んだＲＡＭアドレスに変換するための情報を
標識メモリ(507)に書込む、ＲＡＭ書込み手段(506)；お
よび、与えられるＲＯＭアドレス情報が領域メモリ(50
5)の領域情報によって規定される領域に含まれるかをチ
ェックし、含まれると標識メモリ(507)の情報に従って
ＲＯＭアドレス情報をＲＡＭアドレス情報に変換してＲ
ＡＭ(203)より該アドレスのプログラム情報を読出し、
含まれないときにはＲＯＭ(202)より前記ＲＯＭアドレ
ス情報が指定するアドレスのプログラム情報を読出す、
プログラム読出し手段(504,506)；を備える、プログラ
ム読出し制御装置(204)。なお、理解を容易にするため
にカッコ内には、図面に示し後述する実施例の対応要素
の符号又は対応事項を、参考までに付記した。

【０００６】これによれば、ＲＡＭからの読出しが望ま
れるプログラム情報（特定のプログラムコ−ド群）のＲ
ＯＭ上の記憶領域を表わす領域情報を領域メモリ(505)
に書込むと、ＲＡＭ書込み手段(506)が、ＲＯＭ(202)
の、領域メモリ(505)に書込まれた領域情報によって規
定される領域のプログラム情報をＲＡＭ(203)に書込
み、ＲＯＭアドレスをそのプログラム情報を書込んだＲ
ＡＭアドレスに変換するための情報を標識メモリ(507)
に書込む。その後は、プログラム読出し手段(504,506)
が、与えられるＲＯＭアドレス情報が領域メモリ(505)
の領域情報によって規定される領域に含まれるかをチェ
ックし、含まれると標識メモリ(507)の情報に従ってＲ
ＯＭアドレス情報をＲＡＭアドレス情報に変換してＲＡ
Ｍ(203)より該アドレスのプログラム情報を読出し、含
まれないときにはＲＯＭ(202)よりプログラム情報を読
出す。

【０００７】ＲＯＭ(202)上の一部領域のプログラム情
報のみをＲＡＭ(203)に書込むので、ＲＡＭ(202)の所要
メモリ容量は少くて済む。高速読出しが必要なプログラ
ム情報を優先的にＲＡＭ(203)に書込むことにより、高
速読出しの要望をかなえることができる。 （２）領域情報を書込む領域メモリ(505)； 標識メモリ(507)；および、与えられるＲＯＭアドレス
情報が領域メモリ(505)の領域情報によって規定される
領域に含まれるかを識別し、含まれると、標識メモリ(5
07)の情報に従ってＲＡＭ(203)に前記領域のプログラム
情報が有るかをチェックして無いときには、プログラム
情報を格納したＲＯＭ(202)の、領域メモリ(505)に書込
まれた領域情報によって規定される領域のプログラム情
報をＲＡＭ(203)に書込み、プログラム情報の有りを表
わしかつＲＯＭアドレスをそのプログラム情報を書込ん
だＲＡＭアドレスに変換するための情報を、標識メモリ
(507)に書込み、ＲＡＭ(203)に前記プログラム情報が有
ると標識メモリ(507)の情報に従ってＲＯＭアドレス情
報をＲＡＭアドレス情報に変換してＲＡＭ(203)より該
アドレスのプログラム情報を読出し、含まれないときに
はＲＯＭ(202)より前記ＲＯＭアドレス情報が指定する
アドレスのプログラム情報を読出す、プログラム読出し
手段(504,506)；を備える、プログラム読出し制御装置
(204)。

【０００８】これによれば、ＲＡＭからの読出しが望ま
れるプログラム情報（特定のプログラムコ−ド群）のＲ
ＯＭ上の記憶領域を表わす領域情報を領域メモリ(505)
に書込むと、プログラム読出し制御装置(204)が、該領
域内のＲＯＭアドレスのプログラムコ−ドの読出しが指
示されたときに、ＲＯＭ(202)の、領域メモリ(505)に書
込まれた領域情報によって規定される領域のプログラム
情報をＲＡＭ(203)に書込み、プログラム情報の有りを
表わしかつＲＯＭアドレスをそのプログラム情報を書込
んだＲＡＭアドレスに変換するための情報を、標識メモ
リ(507)に書込む。

【０００９】その後は、プログラム読出し手段(504,50
6)が、与えられるＲＯＭアドレス情報が領域メモリ(50
5)の領域情報によって規定される領域に含まれるかをチ
ェックし、含まれると標識メモリ(507)の情報に従って
ＲＯＭアドレス情報をＲＡＭアドレス情報に変換してＲ
ＡＭ(203)より該アドレスのプログラム情報を読出し、
含まれないときにはＲＯＭ(202)よりプログラム情報を
読出す。

【００１０】ＲＯＭ(202)上の一部領域のプログラム情
報のみをＲＡＭ(203)に書込むので、ＲＡＭ(202)の所要
メモリ容量は少くて済む。高速読出しが必要なプログラ
ム情報を優先的にＲＡＭ(203)に書込むことにより、該
領域のプログラム情報の読出しは２度目以降が高速とな
る。

【００１１】

【発明の実施の形態】（３）前記プログラム読出し手段
(504,506)が読出したプログラム情報に従って動作する
ＣＰＵ(201)が、領域メモリ(505)に領域情報を書込み、
プログラム読出し手段(504,506)にＲＯＭアドレス情報
を与える。

【００１２】先行して実行するプログラム（コ−ド群）
にて、後にＲＡＭ(203)より読出すべきプログラムの領
域情報を領域メモリ(505)に書込み、そして、上記
（１）の態様ではその領域のプログラムをＲＯＭ(202)
から読出してＲＡＭ(203)に書込むことにより、上記
（２）の態様では領域情報の書込みのみを行なうことに
より、ＲＡＭ(203)上に次々に、ＲＯＭ(202)のプログラ
ムが更新書込みされ、時系列で多くのプログラム(コ−
ド群）がＲＡＭ(203)に書込まれる。しかしＲＡＭ(202)
の所要メモリ容量は少くて済む。 （４）プログラムコード格納用のＲＯＭ(202)とデータ
格納用のＲＡＭ(203)とメモリコントローラ(204)とＣＰ
Ｕ(201)からなり、メモリコントローラ(204)がＲＯＭ(2
02)に格納されたプログラムコードを、あらかじめＣＰ
Ｕ(201)がメモリコントローラ(204)のもつレジスタ群(5
05)に設定したＲＯＭ上の少なくとも１個所の領域を選
択的にＲＡＭ上にキャッシングすることで、ＲＡＭ(20
3)上のプログラムコードの量を少なくしたことを特徴と
するプログラム読出しシステム(201-204:図1)。

【００１３】設定された領域に該当する場合はＲＯＭ(2
02)から読み出した後、ＲＡＭ(203)にプログラムコ−ド
を記憶するので、二度目以降の読み出しは高速になり、
設定された領域以外のＲＯＭ(202)のプログラムコ−ド
はＲＡＭ(203)に記憶しないので、ＲＡＭ(203)の記憶量
は設定量となり必要なメモリの量は少なくて済む。 （５）ＲＡＭ(203)上のキャッシュ領域(AREA1b)の大き
さと、ＲＯＭ(202)上のキャッシュ対象領域(AREA1a)の
大きさを等しく設定できるようにしたことでヒット率を
高くしたことを特徴とする、前記プログラム読出しシス
テム(201-204:図1,図10)。

【００１４】これによれば、ＲＯＭ(202)の高速化した
い領域(AREA1a)のサイズとＲＡＭ(203)に記憶する領域
のサイズ（アドレス単位）を等しくすることで、２度目
以降のアクセスではヒット率が１００％となる。 （６）キャッシュ用のＲＡＭサイズ(AREA1b-AREA3b)
を、前記システムの備えるＲＡＭ(203)のメモリ容量に
応じて、変更できることを特徴とするプログラム読出し
システム(201-204:図1,図11)。

【００１５】メモリコントローラ(204)の領域メモリ(50
5)に書込む、メモリスタートアドレスとメモリエンドア
ドレスを変更して領域を広げることにより、ＲＡＭ(20
3)上に確保される、ＲＯＭ上の領域(AREA1a-AREA3a)を
増やすことができ、領域メモリ(505)に書込む、エリア
１スタートアドレスとエリア１エンドアドレスを変更す
ることで、ＲＡＭ(203)に読み込む第１のエリアの範囲
を変えることができる。また、エリア２スタートアドレ
スとエリア２エンドアドレスを設定することでＲＯＭ上
の第２のエリアをＲＡＭに確保することができ、システ
ムのＲＡＭの量に応じてＲＡＭ上に確保するＲＯＭデー
タの量を変更することができる。

【００１６】

【実施例】−第１実施例− 図１に本発明の第１実施例のシステム概要を示す。この
システムは画像処理装置の中央制御装置、具体的には、
スキャナモ−ド，プリンタモ−ド，ファクシミリモ−ド
および複写モ−ドのそれぞれで動作できるデジタル複写
機の、各モ−ドでの画像読取，画像出力，画像送，受信
等を制御するメイン制御基板上のコンピュ−タシステム
の中の、ＣＵ２０１，プログラムＲＯＭ２０２およびデ
−タＲＡＭ２０３の組合せを示す。

【００１７】ＣＰＵ２０１は、アドレスバスＡ ２０５
とデータバスＡ ２０６を介して、メモリコントローラ
２０４に接続されている。プログラムコード及びデータ
を格納するＲＯＭ２０２は、アドレスバスＢ ２０７と
データバスＢ ２０８を介して、メモリコントローラ２
０４に接続されている。プログラムコード及びデータの
格納かつワークエリアとして使用されるＲＡＭ２０３
は、アドレスバスＣ ２０９とデータバスＣ ２１０を
介してメモリコントローラ２０４に接続されている。

【００１８】ＲＯＭ２０２の読み出し速度は、ＲＡＭ２
０３の読み出し速度に比べると低速である。ＣＰＵ２０
１は、メモリコントローラ２０４に対して命令（プログ
ラムコ−ド）の読み出しを要求する。メモリコントロー
ラ２０４は、アドレスバスＡ２０５のアドレスから、Ｃ
ＰＵ２０１の読み出し要求がＲＯＭ２０２に対するもの
であることを判断し、アドレスバスＢ ２０７にアドレ
スを出して、ＲＯＭ２０２からデータバスＢ ２０８に
出力されたデータを一旦メモリコントローラ２０４の中
に取り込み、その後、データバスＡ ２０５にデータを
出力してＣＰＵ２０１にデータを渡す。

【００１９】図２に、メモリコントローラ２０４の構成
を示す。ＣＰＵ Ｉ／Ｆコントローラ５０１は、ＣＰＵ
２０１と制御信号をやり取りし、しかもメモリアドレス
デ−タをＣＰＵ２０１から受け、メモリ読出しデ−タを
ＣＰＵ２０１に出力する。領域メモリであるレジスタ群
５０５には、ＣＰＵ２０１から与えられた領域情報であ
るエリアアドレス（領域のスタ−トアドレス，エンドア
ドレス）が書込まれる。アドレス判定部５０４は、ＣＰ
Ｕ２０１からの読み出し要求のアドレス（ＲＯＭ読出し
アドレス）を、レジスタ群５０５に設定されたエリアア
ドレス（スタ−ト，エンドアドレス）によって規定され
る領域（アドレス範囲）と比較する。一致した場合に
は、アドレス変換部５０６が、標識メモリであるＴＡＧ
ＲＡＭ５０７のアドレス変換用の参照情報に基づい
て、ＲＯＭ読出しアドレスをＲＡＭアドレスに変換す
る。ＲＯＭコントローラ５０２は、ＲＯＭ２０２からデ
−タを読み出すＲＯＭデ−タ読出し回路であり、ＲＡＭ
コントローラ５０３は、ＲＡＭ２０３に対して読出し，
書込みを行なうＲＡＭ読み書き回路である。ＴＡＧ Ｒ
ＡＭ ５０７は、レジスタ群５０５に書込まれている領
域のＲＯＭプログラムコ−ド（コ−ド群）が、ＲＡＭ２
０３のどこのアドレスに読み込まれたかを、読込み有無
情報と共に記録しておくものである。この記録に基づい
て、レジスタ群５０５に書込まれている領域のＲＯＭプ
ログラムコ−ドが、ＲＡＭ２０３にすでに書込まれてい
るか否を判定でき、書込まれている場合には、ＲＯＭア
ドレスをＲＡＭアドレスに変換することができる。

【００２０】図３に、メモリコントロ−ラ２０４の、プ
ログラムコ−ド読出し処理の概要を示し、図４には、Ｒ
ＯＭ２０２に格納されているプログラムコ−ドの概要を
示し、図５には、レジスタ群５０５内の各レジスタに対
するデ−タの割当てを示す。プログラムコ−ドを要求す
るＣＰＵ２０１は、リセット後、最初に初期化プログラ
ムコード３０１を実行する。その後、必要に応じてプロ
グラムコードＡ ３０２からプログラムコードＧ ３０
８を実行する。図４の領域１から８はプログラムコード
の持つ機能で分けても良いし、単純にアドレスで分けて
も良いし、実行頻度によって分けても良い。図５に示す
レジスタ群５０５の中の、メモリスタートアドレスレジ
スタＡ ４０１とメモリエンドアドレスレジスタＡ ４
０２は、ＲＡＭ２０３の中にＲＯＭ２０２のプログラム
コードを格納するための領域を指定するためのレジスタ
である。エリア１スタートアドレスレジスタ４０３とエ
リア１エンドアドレス４０４は、ＲＯＭ２０２に格納さ
れたプログラムコードのＲＡＭ２０３へ格納すべき領域
を指定するレジスタである。エリア１コントロールレジ
スタ４０５はエリア１スタートレジスタ４０３とエリア
１エンドアドレスレジスタ４０４で指定される領域に対
してＲＡＭ２０３へ読み込むかどうかを制御するレジス
タである。同様にエリア２に関する同様のレジスタ群４
０６〜４０８，およびエリア３以下に関する同様のレジ
スタ群が存在する。

【００２１】図３を参照すると、メモリコントローラ２
０４は、ＣＰＵ２０１からプログラムコ−ドリ−ドを指
定すると、すなわち、ＣＰＵ２０１が、ＲＯＭ２０２あ
るいはＲＡＭ２０３のアドレス空間をリード開始すると
（７０１）、メモリコントローラ２０４は、エリア範囲
を指定するレジスタに設定されたアドレス範囲にＣＰＵ
２０１がリードしようとしているアドレスが入っている
か比較して（７０２）、エリア１の範囲に入っていない
場合はアドレス変換をしないでＲＯＭまたはＲＡＭのア
ドレスをリードする（７０４）。エリア１の範囲に入っ
ている場合は、そのデータがすでにＲＡＭ２０３に読み
込まれているか判定する（７０５）。ＲＡＭ２０３にあ
るかどうかはＴＡＧ−ＲＡＭ ５０７に記憶され、も
し、ＲＡＭ２０３に存在しない場合は、ＲＯＭ２０２か
ら読み出し（７０７）、ＲＡＭ２０３に書き込み（７０
９）、ＴＡＧ−ＲＡＭにＲＡＭ書込済の印をつける（７
１０）。もし、ＲＡＭ２０３に存在する場合はＲＡＭか
ら読み出す（７０６）。

【００２２】なお、レジスタ群５０５の中にエリア２の
領域情報があるときには、図３に示すステップ７０２，
７０３，７０５〜７１０でなる「エリア１のアクセス処
理」７１１と同様な内容の「エリア２のアクセス処理」
が、ステップ７０３のいいえの出力とステップ７０４の
間に入り、更に、エリア３以降の領域情報もあるときに
は、「エリア２のアクセス処理」でエリア２の範囲か？
（ステップ７０３対応のステップ）の判定がいいえであ
ったときに、エリア３，・・・のアクセス処理が実行さ
れる。

【００２３】図６，図７および図８に、上述のメモリ読
出処理（図３）で実行されるメモリデ−タ読出しのタイ
ミングを示す。図６のタイミングチャートは、すでに一
度該当するアドレスのデータをＲＡＭ２０３に読み込ん
であり、ＣＰＵ２０１からの要求に対してＲＡＭ２０３
から読み出していることを示す。ＣＰＵ２０１は、ＡＤ
ＲＳ＿Ａに有効なアドレスを出力して、ＲＤ＿Ａをアサ
ートし、Ｒｅａｄ（読出し）を実行している。このとき
アドレス判定部５０４では、ＣＰＵ２０１が与えるアド
レスがレジスタ群５０５に設定されたエリア１内である
ことを判断して、アドレス変換をイネーブルにする信号
ＴＲＡＮＳ＿ＥＮ信号をアサートする（図６上の１の区
間）、アドレス変換部はＣＰＵ２０１からの有効なＡＤ
ＲＳ＿Ａ信号とＲＤ＿Ａ信号と、そのアドレスがレジス
タ群５０５に設定されたエリア１内のアドレスであり、
アドレス変換をする必要があることを示すＴＲＡＮＳ＿
ＥＮ信号がアサートされていることを受けて、そのアド
レスのデータが、すでにＲＡＭ２０３に読み込まれたも
のであるかどうかを調べるためにＴＡＧ＿ＲＡＭ５０７
の記録を読み出し（２の区間）、すでにＲＡＭ２０３上
に読み込まれているので、ＲＡＭ＿ＡＤＲＳ信号にアド
レス変換後の有効なアドレスを出して、ＲＡＭ＿ＣＳ信
号をアサートし、ＲＡＭ２０３からデータを読み込み、
ＣＰＵ２０１に渡す。

【００２４】図７に示すタイミングチャートは、ＣＰＵ
２０１が読み込もうとしているのはレジスタ群５０５に
登録された領域外であるのでアドレス変換イネーブル信
号（ＴＲＡＮＳ＿ＥＮ）がネゲートされたままで、直接
ＲＯＭ２０２のデータを読んでいることを示す。ＣＰＵ
２０１はＡＤＲＳ＿Ａに有効なアドレスを出力して、Ｒ
Ｄ＿Ａをアサートし、Ｒｅａｄを実行している。このと
きアドレス判断部ではそのアドレスがレジスタ群５０５
に設定されたエリア外であることを判断して、アドレス
変換をイネーブルにする信号ＴＲＡＮＳ＿ＥＮ信号をネ
ゲート（４の区間）、アドレス変換部５０６はＣＰＵ２
０１からの有効なＡＤＲＳ＿Ａ信号とＲＤ＿Ａ信号と、
そのアドレスがレジスタ群５０５に設定されたエリア外
のアドレスであり、アドレス変換をする必要があること
を示すＴＲＡＮＳ＿ＥＮ信号がネゲートされていること
を受けて、アドレス変換をしないでＲＯＭ＿ＡＤＲＳ信
号に有効なアドレスを出して、ＲＯＭ＿ＣＳ信号をアサ
ートし、ＲＯＭ２０２からデータを読み込み、ＣＰＵ２
０１に渡す（５の区間）。

【００２５】図８に示すタイミングチャートは、ＣＰＵ
２０１からの要求はレジスタ群５０５に登録されたエリ
ア内だが、初めての読み込みアドレスなのでＴＡＧ−Ｒ
ＡＭ５０７にマークを記憶してＲＯＭ２０２を読んで、
その後ＲＡＭ２０３に書き込んでいることを示してい
る。ＣＰＵ２０１は、ＡＤＲＳ＿Ａに有効なアドレスを
出力して、ＲＤ＿Ａをアサートし、Ｒｅａｄを実行して
いる（６の区間）。このときアドレス判定部５０４で
は、ＣＰＵ２０１が与えるアドレスがレジスタ群５０５
に設定されたエリア内であることを判断して、アドレス
変換をイネーブルにする信号ＴＲＡＮＳ＿ＥＮ信号をア
サートする（７の区間）。アドレス変換部５０６は、Ｃ
ＰＵ２０１からの有効なＡＤＲＳ＿Ａ信号とＲＤ＿Ａ信
号と、そのアドレスがレジスタ群５０５に設定されたエ
リア内のアドレスであり、アドレス変換をする必要があ
ることを示すＴＲＡＮＳ＿ＥＮ信号がアサートされてい
ることを受けて、そのアドレスのデータが、すでにＲＡ
Ｍ２０３に読み込まれたものであるかどうかを調べるた
めに、ＴＡＧ＿ＲＡＭ ５０７の記録を読み出し（８の
区間）、まだＲＡＭ２０３上に読み込まれていないがこ
れから読み出すので読み込み済みマークをＴＡＧ＿ＲＡ
Ｍ ５０７に記憶し（９の区間）、ＲＯＭ＿ＡＤＲＳ信
号に有効なアドレスを出して、ＲＯＭ＿ＣＳ信号をアサ
ートし、ＲＯＭ２０２からデータを読み込み、ＣＰＵ２
０１に渡す（１０の区間）。そのあと、ＲＡＭ２０２に
記憶するために変換後の有効なアドレスをＲＡＭ＿ＡＤ
ＲＳに出し、ＲＡＭ＿ＣＳをアサートして、データを書
き込む（１１の区間）。ＲＡＭ２０３に書き込むタイミ
ングやＴＡＧ＿ＲＡＭ ５０７に記憶するタイミング
は、図８に示した方法以外でも機能を実現することは可
能である。

【００２６】図９に、レジスタ群５０５に設定したエリ
アを示す。図９上のＲＯＭ２０２は、図１に示すシステ
ムのもつ全部のＲＯＭを示す。エリア１であるＡＲＥＡ
１ａ８０１は、キャッシュの対象となる領域で、開始ア
ドレスと終了アドレスがレジスタ群５０５に設定され
る。ＲＡＭ２０３はシステムのもつ全部のＲＡＭを示
す。ＡＲＥＡ１ｂ ９０１は、ＲＯＭ２０２のＡＲＥＡ
１ａ ８０１のデータを記憶するための領域である。Ｒ
ＯＭ２０２全体をＲＡＭ２０３にコピーするには、シス
テムの持つＲＡＭ２０３のかなりの部分を必要とし、動
作に必要なＲＡＭが足りなくなり、システムのＲＡＭを
増設しなければいけない場合などが発生する。本発明に
よれば、ＲＯＭ２０２の、高速化要と注目する領域ＡＲ
ＥＡ１ａ８０１のみをＲＡＭ２０３のＡＲＥＡ１ｂ ９
０１にキャッシュすることで、システムのＲＡＭ２０３
を増設することなく、高速化が可能となる。

【００２７】図１０に、レジスタ群５０５に設定したも
う一つの態様のエリアを示す。ＲＡＭ２０３のＡＲＥＡ
１ｂ ９０１の大きさは必ずしもＲＯＭ２０２のＡＲＥ
Ａ１ａ ８０１と同じ必要はなく、ＲＡＭ２０３のＡＲ
ＥＡ１ｂ ９０１が小さい場合は、一番アクセスの少な
いデータを捨て、そこに今必要なデータを読み込むとい
うようなアルゴリズムを併用してキャッシュすることが
考えられるが、この場合ヒット率を高くするためにはプ
ログラムの特徴などを加味してキャッシュのアルゴリズ
ムを決定しなくてはならない。が、図１０にあるように
ＲＯＭ２０２のＡＲＥＡ１ａ ８０１とＲＡＭ２０３の
ＡＲＥＡ１ｂ ９０１のサイズを一致させることによ
り、キャッシュからデータを捨てる必要がないのでヒッ
ト率を非常に高くすることができる。また、キャッシュ
の領域８０１を決めるためにＲＯＭ領域をいくつかに分
割し、実際にキャッシュして動作速度を測定することで
簡単にキャッシュすべきＡＲＥＡ１ａ ８０１を求める
ことができる。

【００２８】図１１に、複数の領域をレジスタ５０５に
設定した場合を示す。システムのＲＡＭ２０３がＲＡＭ
の追加により増設されたり、設計変更により増設された
りした場合に、キャッシュデータを保存しておくための
領域に余裕が発生する。この場合、ＲＯＭ２０２のＡＲ
ＥＡ１ａ ８０１，ＡＲＥＡ２ａ ８０２，ＡＲＥＡ３
ａ ８０３の３箇所をキャッシュ領域としてＲＡＭ２０
３のＡＲＥＡ１ｂ ９０１，ＡＲＥＡ２ｂ ９０２，Ａ
ＲＥＡ３ｂ ９０３にそれぞれ対応させることにより、
さらに高速化が可能となる。あらかじめ、ＲＯＭ２０２
上のどの領域を高速化すればプログラムが高速に動作す
るかをＲＯＭ２０２の領域をいくつかに分割し、高速化
の効果の大きい領域からプライオリティを付して、ＲＡ
Ｍ２０３の容量に応じて、少ないときはプライオリティ
の高い１箇所のみ、ＲＡＭ２０３の容量が多いときには
プライオリティの高いほうから順番に３箇所の領域をキ
ャッシュすることで、ダイナミックな設定が可能とな
り、ＲＡＭ２０３の余裕があればあるほど高速化ができ
るようになる。

【図面の簡単な説明】

【図１】 本発明の一実施例の画像処理装置の中央制御
装置のプログラム読出しシステム構成を示すブロック図
である。

【図２】 図１に示すメモリコントロ−ラ２０４の機能
構成を示すブロック図である。

【図３】 図２に示すメモリコントロ−ラ２０４のデ−
タ読出し処理の概要を示すフロ−チャ−トである。

【図４】 図１に示すＲＯＭ２０２上のプログラム格納
領域区分を模式的に示す平面図である。

【図５】 図２に示すレジスタ群５０５のレジスタ構成
を模式的に示す平面図である。

【図６】 図２に示すメモリコントロ−ラ２０４によ
る、ＲＡＭ２０３からのデ−タ読出し時の、制御信号の
変化を示すタイミングチャ−トである。

【図７】 図２に示すメモリコントロ−ラ２０４によ
る、ＲＯＭ２０２からのデ−タ読出し時の、制御信号の
変化を示すタイミングチャ−トである。

【図８】 図２に示すメモリコントロ−ラ２０４によ
る、ＲＯＭ２０２からデ−タを読出してＲＡＭ２０３に
書込む時の、制御信号の変化を示すタイミングチャ−ト
である。

【図９】 図１に示すプログラム読出しシステムによっ
て、ＲＯＭからＲＡＭに複写されるプログラムのメモリ
上の存在領域の第１態様を示す平面図である。

【図１０】 図１に示すプログラム読出しシステムによ
って、ＲＯＭからＲＡＭに複写されるプログラムのメモ
リ上の存在領域の第２態様を示す平面図である。

【図１１】 図１に示すプログラム読出しシステムによ
って、ＲＯＭからＲＡＭに複写されるプログラムのメモ
リ上の存在領域の第３態様を示す平面図である。

Claims (4)

【特許請求の範囲】
1. 【請求項１】領域情報を書込む領域メモリ；標識メモ
   リ；プログラム情報を格納したＲＯＭの、領域メモリに
   書込まれた領域情報によって規定される領域のプログラ
   ム情報をＲＡＭに書込み、ＲＯＭアドレスをそのプログ
   ラム情報を書込んだＲＡＭアドレスに変換するための情
   報を標識メモリに書込む、ＲＡＭ書込み手段；および、 与えられるＲＯＭアドレス情報が領域メモリの領域情報
   によって規定される領域に含まれるかをチェックし、含
   まれると標識メモリの情報に従ってＲＯＭアドレス情報
   をＲＡＭアドレス情報に変換してＲＡＭより該アドレス
   のプログラム情報を読出し、含まれないときにはＲＯＭ
   より前記ＲＯＭアドレス情報が指定するアドレスのプロ
   グラム情報を読出す、プログラム読出し手段；を備え
   る、プログラム読出し制御装置。
2. 【請求項２】領域情報を書込む領域メモリ；標識メモ
   リ；および、 与えられるＲＯＭアドレス情報が領域メモリの領域情報
   によって規定される領域に含まれるかを識別し、 含まれると、標識メモリの情報に従ってＲＡＭに前記領
   域のプログラム情報が有るかをチェックして無いときに
   は、プログラム情報を格納したＲＯＭの、領域メモリに
   書込まれた領域情報によって規定される領域のプログラ
   ム情報をＲＡＭに書込み、プログラム情報の有りを表わ
   しかつＲＯＭアドレスをそのプログラム情報を書込んだ
   ＲＡＭアドレスに変換するための情報を、標識メモリに
   書込み、ＲＡＭに前記プログラム情報が有ると標識メモ
   リの情報に従ってＲＯＭアドレス情報をＲＡＭアドレス
   情報に変換してＲＡＭより該アドレスのプログラム情報
   を読出し、 含まれないときにはＲＯＭより前記ＲＯＭアドレス情報
   が指定するアドレスのプログラム情報を読出す、プログ
   ラム読出し手段；を備える、プログラム読出し制御装
   置。
3. 【請求項３】前記プログラム読出し手段が読出したプロ
   グラム情報に従って動作するＣＰＵが、領域メモリに領
   域情報を書込み、プログラム読出し手段にＲＯＭアドレ
   ス情報を与える、請求項１又は請求項２記載のプログラ
   ム読出し制御装置。
4. 【請求項４】 プログラムコード格納用のＲＯＭとデー
   タ格納用のＲＡＭとメモリコントローラとＣＰＵからな
   り、メモリコントローラがＲＯＭに格納されたプログラ
   ムコードを、あらかじめＣＰＵがメモリコントローラの
   もつレジスタ群に設定したＲＯＭ上の少なくとも１個所
   の領域を選択的にＲＡＭ上にキャッシングすることで、
   ＲＡＭ上のプログラムコードの量を少なくしたことを特
   徴とするプログラム読出しシステム。