JP2000156617A

JP2000156617A - 自動利得制御増幅器および移動通信システム

Info

Publication number: JP2000156617A
Application number: JP10329756A
Authority: JP
Inventors: Dekuro Roan; デクロロアン; Dorenski Tomislav; ドレンスキトミスラフ; Madihian Mohammad; マディヒアンモハマド
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-11-19
Filing date: 1998-11-19
Publication date: 2000-06-06

Abstract

(57)【要約】【課題】振動の発生を抑制しながら、反応時間を短く
し高速なデータ転送を可能とする。【解決手段】可変利得増幅器６の出力信号のピーク値
が、ピーク検出器１２により検出され、そのピーク電圧
は整流コンデンサ１４により整流される。比較器１６で
は、整流されたピーク電圧が基準電圧Ｖ_refよりも高い
場合にのみ、電流を生成させて整流コンデンサ２０を充
電する。利得制御回路２５は、整流コンデンサ２０によ
り生成された制御電圧２１に基づいて、可変利得増幅器
２、４、６の利得を制御するための出力利得制御電圧Ｇ
Ｃ１〜ＧＣ６を生成する。２つの整流コンデンサ１４、
２０を用いる二重整流構造が用いられれいるので、動作
周波数が２回ＤＣに変換され、振動が生じる機会が抑制
される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、イコライザを使用
する移動通信システムにおいて、安定したＡＧＣ（Ａｕ
ｔｏｍａｔｉｃＧａｉｎＣｏｎｔｒｏｌ：自動利得
制御）を行うための方法に関する。

【０００２】

【従来の技術】移動通信システムにおいて安定したＡＧ
Ｃを行うためにいくつかの方法が提案されている。

【０００３】図８は、下記の文献１に示されている従来
の自動利得制御増幅器（以下ＡＧＣ増幅器という）の構
成を示したブロック図である。

【０００４】文献１：（Reinhard Reinman and hans-Ma
rtin Rein、 "A single chip bipolar AGC amplifier w
ith large dynamic range for optical fiber receiver
s operating up to 3 Gbit/s"、 IEEE J. Solid-Stat
e、 vol.24、 pp.1744-1748、Dec.1989）この従来のＡＧＣ増幅器は、入力緩衝増幅器８２と、可
変利得増幅器８３、８４と、増幅器８５と、出力緩衝増
幅器８６と、利得制御回路８７と、基準回路８８と、ピ
ーク検出器８９と、コンデンサ９０、９１と、可変抵抗
器９３とを有し、入力ポート８１から入力された信号を
増幅して出力ポート９２から出力している。

【０００５】入力ポート８１は入力緩衝増幅器８２に接
続されている。この入力バッファ増幅器８２の出力は、
可変利得増幅器８３の入力に接続されている。この可変
利得増幅器８３の出力は、別の可変利得増幅器８４に接
続されている。可変利得増幅器８４の出力は、増幅器８
５の入力に接続されている。この増幅器８５の出力は、
出力緩衝増幅器８６の入力およびピーク検出器８９の入
力に接続されている。

【０００６】ピーク検出器８９は、増幅器８５の出力信
号のピーク値を検出し、その値を利得制御回路８７およ
びコンデンサ９１の一方の端子に出力している。コンデ
ンサ９１の他方の端子には調整可能な電圧が印加されて
いる。

【０００７】可変抵抗器９３は基準回路８８に接続され
ており、可変抵抗器９３の他方の端部は接地されてい
る。基準回路８８の出力部は、利得制御回路８７の別の
入力部に接続されている。コンデンサ９０は、利得制御
回路８７に接続され、振動制御のために使用されてい
る。利得制御回路８７は２つの直列に続接された可変利
得増幅器８３、８４に対して適切な利得制御電圧を発生
させている。そして、出力緩衝増幅器８６の出力は、Ａ
ＧＣ増幅器の出力として出力ポート９２から出力され
る。

【０００８】第２の解決法としては、利得をデジタル制
御するＡＧＣ増幅器が提案されている。図９は、下記の
文献２に示されている、デジタル処理コマンドにより利
得が制御されるＡＧＣ増幅器の構成例を示す図である。

【０００９】文献２：（Low noise low voltage low po
wer IF gain controlled amplifiers for wireless com
munication、 J.Fenk and P. Sehrig、 Analog circuit
design、 Kluwer academic publishers、 1996、 pp.2
7-44）この従来のＡＧＣ増幅器は、可変利得増幅器６２₁〜６
２₅と、コンデンサ６３ ₁〜６３₅と、デジタルコマンド
システム６５とを有し、入力ポート６１から入力された
信号を増幅して出力ポート６４から出力している。

【００１０】デジタル的に制御される可変利得増幅器６
２₁〜６２₅は、コンデンサ６３₁〜６３₅によって相互に
直列に接続されている。デジタルコマンドシステム６５
は、入力された制御コマンド６６に従って、可変利得増
幅器６２₁〜６２₅の利得をそれぞれ制御するための増幅
器コマンドバス６７₁〜６７₅を出力している。

【００１１】従来のＡＧＣ増幅器の問題の一つは、多く
の場合、利得の自動調整のための制御ループとして使用
されることから、振動が発生するというものである。

【００１２】そのため、従来のＡＧＣ増幅器は、迅速な
反応が振動の原因となることから、データ伝送速度を高
めるために迅速な反応時間を必要とする現在の利用分野
では使用することができない。さらに、従来のＡＧＣ増
幅器では振動が発生する可能性があることから、制御ル
ープに追加の構成要素を使用する必要がある。この構成
要素としては、多くの場合にはコンデンサが使用され、
使用されるコンデンサの容量等は、チップ自体での実験
によって決定しなければならない。そのためには、長時
間の開発時間と調整時間が必要となる。

【００１３】また、多くのの解決法としてさらに可変利
得増幅器のデジタル制御が提案されている。可変利得制
御増幅器をデジタル制御することにより、ループ制御は
遮断されて主要高調波のフィードバックが抑制される。
しかし、デジタル制御を行うための回路を外部に設けら
れたＣＰＵまたはそれに相当するシステムによって制御
しなければならないため、利得制御の反応時間が長くな
ってしまう。しかし、現在の移動通信システムでは、要
求される反応時間は短くなっているため、可変利得制御
増幅器をデジタル制御するＡＧＣ増幅器では短い反応時
間を達成することはできない。

【００１４】実際の移動通信システムでは、エラー伝送
レベルを最低限のレベルとするために、チャンネルで生
じるフェージング効果に対処することが必要となる。そ
のために、移動通信システムでは、伝搬チャンネルを正
確に計算するためにイコライザを使用している。そし
て、イコライザについての応答を較正するために、ＡＧ
Ｃを使用することが必要である。このＡＧＣにより、複
数径路において利用可能な最高レベルを検出しなければ
ならない。さらに、反応速度はできるだけ早くなければ
ならない。

【００１５】反応速度が十分に早い場合、実際のＡＧＣ
には振動の問題が生じる。従ってそれは使用に適さない
か、あるいはデジタル制御によって安定化させた場合、
必要なデータ伝送速度を得るには遅すぎる。

【００１６】

【発明が解決しようとする課題】上述した従来のＡＧＣ
増幅器では、振動が発生する問題を解決するためにデジ
タル制御を行うと反応速度が遅すぎて必要なデータ速度
を得ることができないという問題点があった。

【００１７】本発明の目的は、振動の発生を抑制しなが
ら反応時間を短くすることにより高速なデータ転送を可
能とするＡＧＣ増幅器を提供することである。

【００１８】

【課題を解決するための手段】上記目的を達成するため
に、本発明のＡＧＣ増幅器は、外部から印加される出力
利得制御電圧により利得が制御される可変利得増幅器
と、前記可変利得増幅器の出力信号のピーク値を検出し
てピーク電圧とするピーク検出器と、前記ピーク電圧を
整流するための第１の整流コンデンサと、一定の電圧値
である基準電圧を生成している基準電圧生成手段と、前
記第１の整流コンデンサにより整流されたピーク電圧が
前記基準電圧よりも高い場合に、電流を生成させる前記
比較器と、前記比較器により生成された電流により充電
されることにより電圧を生成し、制御電圧として出力し
ている第２の整流コンデンサと、前記制御電圧に基づい
て前記出力利得制御電圧を生成して出力している利得制
御回路とを有している。

【００１９】本発明は、第１および第２の２つの整流コ
ンデンサを用いる二重整流構造の利用に基づくものであ
る。

【００２０】第１の整流コンデンサはＤＣ動作におい
て、正弦波信号のレベルを整流および追跡するためのも
のである。第２の整流コンデンサは、第１の整流コンデ
ンサにより生成されたレベルが基準電圧より大きい場合
にのみ充電されるものである。従って、性質上、動作周
波数が２回ＤＣに変換されることから、この二重整流
は、振動が生じる機会を全て抑制するものである。存在
する脈動も、各段階で次第に小さくなる。そして、第１
および第２の整流コンデンサの値を適正な値に選択する
ことにより、タイミングの最適化が可能である。

【００２１】

【発明の実施の形態】次に、本発明の実施形態について
図面を参照して詳細に説明する。

【００２２】図１は本発明の一実施形態のＡＧＣ増幅器
の構成を示すブロック図である。

【００２３】本実施形態のＡＧＣ増幅器は、可変利得増
幅器２、４、６と、出力緩衝増幅器８と、ピーク検出器
１２と、比較器１６と、スイッチ２２と、利得制御回路
２５とから構成されている。

【００２４】増幅される信号は差動式の入力ポート１に
入力され、入力ポート１は第１の可変利得増幅器２に接
続されている。この可変利得増幅器２の出力は、可変利
得増幅器４の入力に接続されている。この可変利得増幅
器４の出力は、可変利得増幅器６の入力に接続されてい
る。可変利得増幅器６の出力は、出力緩衝増幅器８の入
力に接続されている。出力緩衝増幅器８の出力は、ＡＧ
Ｃ増幅器の出力として出力ポート９から差動信号として
出力される。

【００２５】フィードバック制御ループは、ピーク検出
器１２から開始され、ピーク検出器１２の入力は、第３
の可変利得増幅器６の出力に接続されている。第１の整
流コンデンサ１４が、ピーク検出器１２に接続されてい
る。整流コンデンサ１４の他方の端子は接地されてい
る。ピーク検出器１２の出力は、オフセット補償のある
比較器１６の入力に接続されている。可変抵抗器１８
は、オフセット補償のある比較器１６に接続されてい
る。可変抵抗器１８は、一方の端子が接地され、比較器
１６において行われ比較動作の際の基準となる基準電圧
を設定している。

【００２６】オフセット補償のある比較器１６は整流コ
ンデンサ２０に接続されており、整流コンデンサ２０の
他方の端子は接地されている。この整流コンデンサ２０
は比例制御電圧を積算しており、積算された比例制御電
圧は比較器１６から制御電圧２１として出力されてい
る。この比較器１６の出力である制御電圧２１は、利得
制御回路２５の入力に接続されている。

【００２７】また、スイッチ２２が、オフセット補償の
ある比較器１６の出力とグランドとの間に設けられてい
る。このスイッチ２２は、印加される放電電圧２４に応
じて第１のデータパケットを受け取った後に、整流コン
デンサ２０を接地させて放電させる。

【００２８】利得制御回路２５は、それぞれ３つの電圧
２９、３０、３１が印加されている。利得制御回路２５
では、これらの電圧２９、３０、３１と、比較器１６か
らの出力電圧との間の比較が行なわれ、その電圧差に応
じた出力利得制御電圧ＧＣ１〜ＧＣ６を生成する。そし
て、可変利得増幅器２、４、６は、この出力利得制御電
圧ＧＣ１〜ＧＣ６によりその利得が制御される。

【００２９】出力制御電圧対ＧＣ１、ＧＣ２は、第１の
可変利得増幅器２に接続され、出力制御電圧対ＧＣ３、
ＧＣ４は、第２の可変利得増幅器４に接続され、出力制
御電圧対ＧＣ５、ＧＣ６は、第３の可変利得増幅器６に
接続されている。

【００３０】図１中の可変利得増幅器２の回路図を図２
に示す。

【００３１】この可変利得増幅器２では、コンデンサＣ
１から入力された電圧は、出力利得制御電圧対ＧＣ１、
ＧＣ２によって決定される利得により増幅され、コンデ
ンサＣ５、Ｃ６を介して出力される。

【００３２】図１中のピーク検出器１２、オフセット補
償回路を含んだ比較器１６の回路図を図３に示す。

【００３３】入力端子ＩＮ１、ＩＮ２から出力された可
変利得増幅器６の出力電圧は、最初に、トランジスタＱ
１０、Ｑ１１、Ｑ１２と電源Ｖｂ４と抵抗Ｒ１８によっ
て構成されるピーク検出回路１２によりピーク検出され
る。

【００３４】そして、ピーク検出器１２により検出され
たピーク電圧Ｖ_pは、可変抵抗器１８によって設定され
た基準電圧Ｖ_refと比較され、ピーク電圧Ｖ_p＞基準電圧
Ｖ_re _fの場合には、整流コンデンサ２０にＰＭＯＳトラ
ンジスタＱ１７を介して電流が流されることにより制御
電圧２１が発生する。

【００３５】図１中の利得制御回路２５の回路図を図４
に示す。

【００３６】出力利得制御電圧対ＧＣ１、ＧＣ２と、出
力利得制御電圧対ＧＣ３、ＧＣ４および出力利得制御電
圧対ＧＣ５、ＧＣ６は、同じ回路構成となっているた
め、ここでは出力利得制御電圧対ＧＣ１、ＧＣ１を生成
するための回路についてのみ説明する。

【００３７】出力利得制御電圧対ＧＣ１、ＧＣ１を生成
するための回路は、ＭＯＳトランジスタＱ２１〜Ｑ２
４、Ｑ２８、Ｑ３０と、バイポーラトランジスタＱ２５
〜Ｑ２７、Ｑ２９と、抵抗Ｒ２５〜Ｒ３０と、バイアス
回路４１、４２と、電源３１とから構成されている。

【００３８】バイアス回路４１は、バイポーラトランジ
スタＱ２７に一定の電圧を印加することによりバイアス
電流を発生させている。バイアス回路４２は、バイポー
ラトランジスタＱ２９に一定の電圧を印加することによ
りバイアス電流を発生させている。

【００３９】ＭＯＳトランジスタＱ２８のゲートに入力
された制御電圧２１と、電源３１によりＭＯＳトランジ
スタＱ３０のゲートに印加された電圧とが比較され、そ
の電圧差に応じた出力利得制御電圧対ＧＣ１、ＧＣ２が
生成されている。

【００４０】本実施形態において特徴的な機能は、ピー
ク検出器１２と比較器１６とにより行われる、主ループ
の出力エンベロープを検出し、必要な制御電圧２１を設
定するためのピーク検出器機能である。

【００４１】比較器１６は、ピーク検出器１２によって
検出された可変利得増幅器６の出力レベルに応じて、整
流コンデンサ１４によってＤＣ電圧である電圧Ｖ_pを生
成する。この電圧Ｖ_pは、比較器１６において基準電圧
Ｖ_refと比較される。ここで、基準電圧Ｖ_refは、自動利
得制御機能を動作させるかどうかの闘値電圧として使用
され、基準電圧Ｖ_refの電圧値により出力ポート９から
出力される出力レベルが調整される。この基準電圧Ｖ
_refは、可変抵抗器Ｒ_refによって調整することができ
る。比較器１６では、Ｖ_p＞Ｖ_refである場合に電流が発
生されることにより、Ｖ_p＝Ｖ_refとなるまで整流コンデ
ンサ２０に充電が行われる。そして、整流コンデンサ２
０に充電された電圧が制御電圧２１として利得制御回路
２５に入力される。

【００４２】従来使用されていた単一の検出用コンデン
サに代えて電流ミラーセルによる２つの整流コンデンサ
１４、２０を利用する二重コンデンサ整流器は、一つの
構造がそこで振動入力信号の一部を保持することから、
振動の問題を回避するものである。

【００４３】しかし、二重コンデンサ構造では、主要高
調波の成分および振幅は、動作周波数および振幅の半分
であることから、整流コンデンサ２０で積算した場合、
振動の確率は劇的に低下する。データを受け取った後、
放電電圧２４を印加することで、ＮＭＯＳトランジスタ
によって実現されるスイッチ２２によって整流コンデン
サ２０は放電される。

【００４４】図５には、制御電圧２１に対する異なる段
階の利得測定についてのシミュレーションの例を示して
ある。この図５からは、各段階の利得が２０ｄＢである
ことが明らかである。いずれの利得も線形となるよう調
整されて、トータルでの利得が全線形範囲において６０
ｄＢとなるように設定されている。

【００４５】図６には、利得制御回路２５の電圧制御を
示してあり、この場合には適切な設定がされている。交
差値は１．４Ｖ、１．５Ｖおよび１．６Ｖである。

【００４６】この場合、使用した回路は、Ｆ_T（トラン
ジション周波数）が２５ＧＨｚのバイポーラを構成し、
パターン幅０．２５ｍｍで設計されたＢｉＣＭＯＳによ
り実現されたものであった。

【００４７】この場合の整流コンデンサ１４の容量は１
ｐＦ程度であり、整流コンデンサ２０の容量は１０ｐＦ
程度である。

【００４８】図７には、幅０．９５ｍｓを有する２Ｖの
ステップに応答する回路全体の出力応答を示してある。
図７（ａ）は、制御電圧２１と時間の関係を示す図、図
７（ｂ）は放電電圧２４と時間の関係を示す図である。
この図７では、振動が発生せずに、各周波数について出
力利得が一定に維持されていることが明らかである。

【００４９】

【発明の効果】以上説明したように、本発明は、２つの
異なる整流コンデンサを有する二重整流構造を用いるこ
とにより、振動の発生を抑制しながら、高速なデータ転
送を可能とするために必要なだけ反応時間を短くするこ
とができるという効果を有する。

【図面の簡単な説明】

【図１】本発明の一実施形態のＡＧＣ増幅器の構成を示
すブロック図である。

【図２】図１中の可変利得増幅器２の回路図である。

【図３】図１中のピーク検出器１２、オフセット補償回
路を含んだ比較器１６の回路図である。

【図４】図１中の利得制御回路２５の回路図である。

【図５】請求項１の実施態様についての利得制御動作を
示す図である。

【図６】請求項１の実施例において行われる電圧制御を
示す図である。

【図７】制御電圧２１と時間の関係を示す図（図７
（ａ））、および放電電圧２４と時間の関係を示す図
（図７（ｂ））である。

【図８】従来の第１のＡＧＣ増幅器の構成を示すブロッ
ク図である。

【図９】従来の第２のＡＧＣ増幅器の構成を示すブロッ
ク図である。

【符号の説明】

１入力ポート２、４、６可変利得増幅器８出力緩衝増幅器９出力ポート１２ピーク検出器１４整流コンデンサ１６比較器１８可変抵抗器２０整流コンデンサ２１制御電圧２２スイッチ２４放電電圧２５利得制御回路２９、３０、３１電圧源６１入力部６２₁〜６２₅ 可変利得増幅器６３₁〜６３₅ コンデンサ６４出力部６５デジタルコマンドシステム６６制御コマンド６７₁〜６７₅ 増幅器コマンドバス８２入力緩衝増幅器８３、８４可変利得増幅器８５増幅器８６出力緩衝増幅器８７利得制御回路８８基準回路８９ピーク検出器９０、９１コンデンサ９３可変抵抗

───────────────────────────────────────────────────── フロントページの続き (72)発明者モハマドマディヒアン東京都港区芝五丁目７番１号日本電気株式会社内Ｆターム(参考） 5J100 AA02 AA21 BB01 BB08 BB11 BC05 CA01 CA06 CA07 CA33 DA06 EA02 FA01 FA02 JA02 KA01 LA09 QA01 QA03 SA01 SA02 5K061 AA11 BB12 CC52 CD04 JJ01 JJ09 JJ11

Claims

【特許請求の範囲】

【請求項１】外部から印加される出力利得制御電圧に
より利得が制御される可変利得増幅器と、前記可変利得増幅器の出力信号のピーク値を検出してピ
ーク電圧とするピーク検出器と、前記ピーク電圧を整流するための第１の整流コンデンサ
と、一定の電圧値である基準電圧を生成している基準電圧生
成手段と、前記第１の整流コンデンサにより整流されたピーク電圧
が前記基準電圧よりも高い場合に、電流を生成させる前
記比較器と、前記比較器により生成された電流により充電されること
により電圧を生成し、制御電圧として出力している第２
の整流コンデンサと、前記制御電圧に基づいて前記出力利得制御電圧を生成し
て出力している利得制御回路と、を有する自動利得制御
増幅器。
【請求項２】一定単位のデータを受信した後にアクテ
ィブとなる放電電圧がアクティブとなることにより、前
記第２の整流コンデンサを放電させるスイッチをさらに
有する請求項１記載の自動利得制御増幅器。
【請求項３】前記スイッチが、前記放電電圧がゲート
に入力されたＭＯＳトランジスタにより構成されている
請求項２記載の自動利得制御増幅器。
【請求項４】前記可変利得増幅器が、直列に接続され
た複数の可変利得増幅器により構成されている請求項１
から３のいずれか１項記載の自動利得制御増幅器。
【請求項５】前記基準電圧が、可変抵抗器により設定
可能な請求項１から４のいずれか１項記載の自動利得制
御増幅器。
【請求項６】請求項１から５のいずれか１項記載の自
動利得制御増幅器が受信機に設けられている移動通信シ
ステム。