JP2000148400A - 記録装置 - Google Patents

Abstract

(57)【要約】 【課題】 効率的なバッファリングによるＲＡＭ容量の
削減。 【解決手段】 比較的小容量である第２の容量となる第
２のバッファ領域（バッファエリアＢ）に格納データを
退避させることで、信号処理手段から第１のバッファ領
域（バッファエリアＡ）への連続的なバッファリングを
実現するとともに、第１の容量分の記録データを記録媒
体（フラッシュメモリ）に対して連続的に転送し記録さ
せることができるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データをバッファ
リングして記録媒体に転送し、記録動作を実行させる記
録装置に関するものである。

【０００２】

【従来の技術】近年、ディスクやテープなどの各種の記
録媒体を用いた記録装置が実用化されているが、特にフ
ラッシュメモリなどの固体メモリを記録媒体とする記録
装置も開発されている。例えば入力された音声信号をフ
ラッシュメモリなどに記録することで、会話、会議、講
演等のメモ録音を実行できる機器も考えられている。

【０００３】

【発明が解決しようとする課題】ところで、音声信号の
ように時間的に連続して入力されてくるデータをフラッ
シュメモリに記録する際には、一旦データをバッファリ
ングすることが行なわれる。これには、音声データの入
力レートよりも高速な転送レートでデータ転送できるフ
ラッシュメモリに対してアクセス時間（期間）を短く
し、これによって消費電力を削減するという意味もあ
る。

【０００４】このバッファリング処理を介したデータの
流れを図９に示す。入力される音声信号Ｓｉｎは、信号
処理部１００でＡ／Ｄ変換、データ圧縮など所定の処理
が施されて記録データとされる。その記録データは一旦
バッファメモリ１０１にバッファリングされる。ここ
で、記録媒体となるフラッシュメモリ１０２に対して、
５１２バイトを単位として記録アクセスするように設定
すると、バッファメモリ１０１としては５１２バイトの
領域（エリアＡＲ１）と、同じく５１２バイトの領域
（エリアＡＲ２）というように２つのバッファ領域を設
定する。

【０００５】入力音声信号Ｓｉｎは時間的に連続して入
力されてくるため、信号処理部１００はそれをリアルタ
イムでエンコード処理した記録データをバッファメモリ
１０１に転送していくが、まず最初に、記録データはエ
リアＡＲ１に格納されていく。そしてエリアＡＲ１での
５１２バイト分の記録データが格納されると、それ以降
の信号処理部１００から出力される記録データはエリア
ＡＲ２に格納されていくことになる。このとき、エリア
ＡＲ１には５１２バイトの記録データのバッファリング
が完了しているため、このエリアＡＲ１のデータが比較
的高速レートでフラッシュメモリ１０２に転送され、記
録される。つまりエリアＡＲ２へのバッファリングを行
っている期間に、エリアＡＲ１に格納された記録データ
のフラッシュメモリ１０２への記録動作が行われること
になる。

【０００６】エリアＡＲ１に格納された記録データのフ
ラッシュメモリ１０２への書込が終了したら、フラッシ
ュメモリ１０２へのデータ転送（記録アクセス）は一旦
終了され、エリアＡＲ２での５１２バイトのバファリン
グを待つ。そしてエリアＡＲ２での５１２バイト分の記
録データが格納されると、それ以降の信号処理部１００
から出力される記録データはエリアＡＲ１に格納されて
いく。そしてエリアＡＲ１へのバッファリングを行って
いる期間に、エリアＡＲ２に格納された記録データのフ
ラッシュメモリ１０２への転送／記録動作が行われるこ
とになる。

【０００７】このように２つのエリアが書込と読出を交
互に行うことで、フラッシュメモリ１０２には５１２バ
イトのデータ転送／書込を連続して行うことができる。
つまり５１２バイトのデータ記録を行う期間内では、ア
クセス状態にありながらデータ書込を待機しなければな
らないという状態にならず、消費電力を最小限とするこ
とができる。

【０００８】しかしながら、このような動作から理解さ
れるように、バッファメモリ１０１としては、書込を行
う単位データ量（例えば５１２バイト）に対して２倍の
容量（１０２４バイト）を必要とすることになる。即ち
バッファメモリ１０１としては領域が非効率的に使用さ
れていることになり、これによって他の処理に利用でき
るＲＡＭエリアが少なくなること（他の機能が制限され
ること）や、また必要なＲＡＭ容量が増えることで装置
コストの増大という問題が生ずる。

【０００９】なお、フラッシュメモリ１０２からのデー
タ再生の際のバッファリングは、上記記録時と逆の動作
となるため、その場合もＲＡＭ容量は１０２５バイト必
要になる。

【００１０】

【課題を解決するための手段】本発明はこのような問題
点に鑑みて、バッファリング動作を効率化し、そのため
に必要なメモリ容量を削減することを目的とする。

【００１１】このために記録装置として、入力されたオ
ーディオ信号を記録データにエンコードする信号処理手
段と、信号処理手段でエンコードされた記録データを格
納することができるとともに、その格納領域として第１
の容量とされた第１のバッファ領域と、第１の容量より
小容量の第２の容量とされた第２のバッファ領域が設定
されるバッファメモリ手段と、信号処理手段でエンコー
ドされた記録データを連続的に第１のバッファ領域にバ
ッファリングしていくバッファリング制御手段と、第１
のバッファ領域へ第２の容量分のバッファリングが行わ
れたことに応じて、その第２の容量分の記録データを第
２のバッファ領域に移動させる格納データ制御手段と、
バッファリング制御手段によるバッファリング動作に応
じた所定の時点で、格納データ制御手段により第２のバ
ッファ領域へ移動された記録データと、第２のバッファ
領域へ移動されずに第１のバッファ領域に格納されてい
る記録データによる、第１の容量に相当する記録データ
を、連続的に記録媒体に転送して記録を実行させる記録
制御手段とを備えるようにする。即ち、比較的小容量で
ある第２の容量となる第２のバッファ領域にバッファリ
ングデータの一部を退避させることで、信号処理手段か
ら第１のバッファ領域への連続的なバッファリングを実
現する。そしてまた、第２のバッファ領域に退避された
データと、その後第１のバッファ領域にバッファリング
されていったデータを合わせた所定の容量（第１の容
量）のデータを、フラッシュメモリなどの記録媒体に転
送するようにすることで、その第１の容量分の記録デー
タを記録媒体に対して連続的に転送することができる。

【００１２】

【発明の実施の形態】以下、本発明の記録装置の実施の
形態について説明する。この例はフラッシュメモリを音
声データの記録媒体として用いる記録再生装置とし、以
下の順序で説明する。 １．記録再生装置の構成 ２．記録動作 ３．再生動作

【００１３】１．記録再生装置の構成 図１に本例の記録再生装置の構成を示す。まず音声信号
の入力系としてマイクロホン１、マイクアンプ２、ＡＧ
Ｃ（AutoGain Control）回路３が設けられる。マイクロ
ホン１により入力された音声信号は、マイクアンプ２で
増幅された後、ＡＧＣ回路で利得調整され、信号処理部
７に供給される。

【００１４】信号処理部７は例えばＤＳＰ（Digital Si
gnal Procceser）により形成され、入力信号に対する所
定の処理、及び後述するフラッシュメモリ２０から再生
され出力される出力信号に対する所定の処理を行う。ま
ずＡＧＣ回路３から入力される音声信号については、信
号処理部７はその入力段でＡ／Ｄ変換を行い、デジタル
オーディオデータとした後、所定のデータ圧縮／変調等
の処理を行う。具体的には、ＡＤＰＣＭエンコード（Ad
aptive Differential Pulse Code Modulation）等を行
うことが考えられる。変調処理、圧縮処理としてのエン
コードが行われた信号は記録データとして信号処理部７
から出力され、マイクロコンピュータにより形成される
制御部１１に供給される。

【００１５】制御部１１は、システム制御部としてのＣ
ＰＵ１２、ワークエリアや後述するバッファリングに用
いられるＲＡＭ１３、動作プログラムや制御係数等を保
持するＲＯＭ１４、信号処理部７に対するデータ転送の
インターフェース１５、フラッシュメモリ２０に対する
データ転送のためのインターフェース１６、操作入力に
関するインターフェース１７、表示制御データのインタ
ーフェース１８が設けられる。そして信号処理部７から
供給される記録データのバッファリングのために、ＲＡ
Ｍ１３内にはバッファ領域が設定される。

【００１６】記録動作時には、ＣＰＵ１２は信号処理部
７からインターフェース１５を介して供給されてくる記
録データをＲＡＭ１３内のバッファ領域に格納してい
く。また詳しくは後述するが、そのバッファ領域へのバ
ッファリングの進行に応じて、バッファリングされた記
録データを読み出し、インターフェース１６を介してフ
ラッシュメモリ２０に転送し、フラッシュメモリ２０に
記録させる。

【００１７】フラッシュメモリ２０は、例えば６４Ｍｂ
ｉｔの容量の記録媒体とされる。例えば圧縮処理された
オーディオデータとして３０分程度が記録可能とされ
る。本例では、このフラッシュメモリ２０に対する記録
データの転送は５１２バイト単位で実行されるものと
し、つまりＣＰＵ１２は、ＲＡＭ１３のバッファ領域か
ら５１２バイトの記録データを連続的にフラッシュメモ
リ２０に転送し、書込を実行させる。なお、５１２バイ
トという転送データ単位は一例にすぎない。

【００１８】なお、この例ではフラッシュメモリ２０は
当該記録再生装置内に内蔵されるものとするが、例えば
カートリッジ形態、メモリカード形態としてフラッシュ
メモリ等の固体メモリによる記録媒体を構成し、着脱可
能なものとしてもよい。その場合は、記録媒体に対する
コネクタが形成され、コネクタを介してデータ転送が行
われることになる。

【００１９】フラッシュメモリ２０に記録されたデータ
の再生動作時には、ＣＰＵ１２はフラッシュメモリ２０
から読み出したデータをインターフェース１６を介し
て、ＲＡＭ１２のバッファ領域に格納していく。そして
これも後述するが、バッファ領域に格納されたデータを
連続的に読み出して、インターフェース１５を介して信
号処理部７に転送していく。

【００２０】信号処理部７は、転送されてきたデータに
対して復調・圧縮解除等の必要なデコード処理を行う。
そしてデコードされたデータをＤ／Ａ変換してアナログ
音声信号として出力する。信号処理部７から出力される
アナログ音声信号波、フィルタ４で帯域制限された後、
出力アンプ５で増幅され、スピーカ６から再生音声とし
て出力されることになる。

【００２１】操作部８としては、ユーザーが記録／再生
のための各種操作を行う各種操作キーが設けられてお
り、これらの操作キーによる操作情報はインターフェー
ス１７を介して制御部１１に取り込まれる。ＣＰＵ１２
は入力された操作情報に基づいて、記録・再生動作の実
行制御を行う。

【００２２】表示部１０は例えば液晶パネルで構成さ
れ、ＣＰＵ１２の制御に基づいて各種の表示動作を実行
する。例えば記録進行時間、再生進行時間、動作モード
などの表示を実行する。このためにＣＰＵ１２は動作状
況に応じて表示制御データをインターフェース１８から
表示ドライブ部９に供給する。表示ドライブ部９は表示
制御データに応じて表示部１０を駆動することになる。
なお図示していないが、液晶パネルに対するバックライ
トを備えるようにしてもよい。

【００２３】２．記録動作 続いてフラッシュメモリ２０への音声データの記録動作
について説明していく。図２は、記録時における、信号
処理部７、ＲＡＭ１３のバッファ領域、フラッシュメモ
リ２０の間のデータ転送状態を模式的に示すものであ
る。

【００２４】入力される音声信号Ｓｉｎは信号処理部７
でリアルタイムで処理され、記録データとしてＲＡＭ１
３にバッファリングされることになる。つまり信号処理
部７からＲＡＭ１３への記録データの転送は、時間的に
連続して行われることになる。例えば２５０μｓｅｃ／
Ｂｙｔｅのレートでバッファリングのためのデータ転送
が行われる。

【００２５】一方、ＲＡＭ１３からフラッシュメモリ２
０への記録データの転送及び記録アクセスは、５１２バ
イト単位で間欠的に行われる。例えばバッファリング動
作に応じてある時点で５１２バイトのデータ記録のため
のアクセスが行われ、その間、５１２バイトのデータは
連続的に転送されることになるが、その５１２バイトの
記録が終了した時点で一旦フラッシュメモリ２０へのア
クセスは終了される。その後、再びバッファリング動作
に応じて、５１２バイトの記録アクセスが行われるとい
う動作となる。なお、フラッシュメモリ２０に対するア
クセス時のデータ転送レートは、例えば４０μｓｅｃ／
Ｂｙｔｅというように、上記バッファリングのための転
送と比較して高速で行われる。

【００２６】ここでＲＡＭ１３の容量を効率的に利用し
てバッファリングを行うために、図示するようにＲＡＭ
１３内のバッファ領域としては、５１２バイトのバッフ
ァエリアＡと、例えば８０バイトのバッファエリアＢが
設定される。説明上、バッファエリアＡのバイトアドレ
スをＡ０〜Ａ５１１、バッファエリアＢのバイトアドレ
スをＢ０〜Ｂ７９とする。そしてバッファリング及びフ
ラッシュメモリ２０への記録のためのデータ転送は次の
ような手順で行われることになる。

【００２７】信号処理部７からの転送データは、バッフ
ァエリアＡにアドレスＡ０から順に格納されていく。こ
の転送は連続して行われ、例えばアドレスＡ５１１への
格納が行われたら、その次の転送データはアドレスＡ０
に格納される。つまり信号処理部７からの転送データの
バッファリングには、バッファエリアＡがリングメモリ
状に用いられる。

【００２８】このようなバッファリングの過程におい
て、バッファエリアＡにアドレスＡ０〜Ａ７９まで、即
ち８０バイトの記録データがバッファリングされた時点
で、その８０バイトのデータはバッファエリアＢのアド
レスＢ０〜Ｂ７９に移動される。その後、バッファエリ
アＡへのバッファリングが継続され、或る時点でアドレ
スＡ５１１まで記録データが格納されると、ＲＡＭ１３
には、バッファエリアＢにおけるアドレスＢ０〜Ｂ７９
と、バッファエリアＡにおけるアドレスＡ８０〜Ａ５１
１に、時間的に連続した５１２バイトの記録データがバ
ッファリングされていることになる。そこで、その５１
２バイトに関して、フラッシュメモリ２０に対する転送
を実行する。このとき、上述のように信号処理部７から
の転送は継続されており、その転送データはバッファエ
リアＡのアドレスＡ０から行われていくことになるが、
アドレスＡ０〜Ａ７９までの記録データはバッファエリ
アＢに退避されているため、まだフラッシュメモリ２０
に転送されていないデータが消失されることはない。

【００２９】即ち、フラッシュメモリ２０に対してバッ
ファエリアＢにおけるアドレスＢ０〜Ｂ７９と、バッフ
ァエリアＡにおけるアドレスＡ８０〜Ａ５１１という、
５１２バイトの記録データが連続的に転送され、フラッ
シュメモリ２０に記録が行われている間に、次に転送さ
れてくる記録データのバッファリングがバッファエリア
ＡのアドレスＡ０から行われる。そして上記各転送レー
トの場合、アドレスＢ０〜Ｂ７９とアドレスＡ８０〜Ａ
５１１の５１２バイトの記録アクセスが完了する時点で
は、まだ信号処理部７からの転送／バッファリングは、
アドレスＡ８０までは完了していない状態となる。従っ
て、例えば８０バイトというバッファエリアＢを用いて
５１２バイトの内の先頭８０バイトを退避させること
で、記憶エリアを効率利用してバッファエリアとして必
要な容量を削減し、かつフラッシュメモリ２０に対する
５１２バイトの期間の連続アクセスを可能とできる。

【００３０】なお、以上の説明から理解されるように、
バッファエリアＢの容量は、バッファリングのためのデ
ータ転送のレートと、フラッシュメモリ２０への記録の
ためのデータ転送のレートの差に応じて最適値が設定さ
れればよい。そして少なくとも、バッファリングするデ
ータのＲＡＭ１３の書込アドレスを示す書込ポインタ
が、フラッシュメモリ２０への転送のための読出を行う
アドレスを示す読出ポインタを追い越してしまうような
状態が起こらないようにすればよいものである。従っ
て、バッファエリアＢを８０バイトとしたのは一例であ
り、これは上記各転送レートを例として、上記動作に必
要な容量以上であり、かつ或る程度余裕を持たせたもの
である。仮にフラッシュメモリ２０への転送レートがよ
り高速化されるなどして、転送レートの差が大きくなれ
ば、バッファエリアＢとして必要な容量はさらに小さく
することができる。

【００３１】図２で説明した動作を実現するためのＣＰ
Ｕ１２の処理を、図３、図４、図５により説明する。図
３は信号処理部７からＲＡＭ１３への転送（バッファリ
ング）処理の制御、図４は上述したバッファエリアＡか
らバッファエリアＢへの移動制御、図５はＲＡＭ１３か
らフラッシュメモリ２０への転送制御を、それぞれ示し
ている。

【００３２】マイクロホン１から入力される音声信号に
対して記録動作が開始されると、ＣＰＵ１２は図３の処
理として、信号処理部７から転送されてくる記録データ
のＲＡＭ１３へのバッファリング処理を開始する。まず
ステップＦ１０１としてＲＡＭ１３のライトポインタＷ
ＰをアドレスＡ０にセットする。

【００３３】そして、信号処理部７から１バイトの記録
データが転送されてくるたびに、ステップＦ１０３で、
その時点のライトポインタＷＰに示されるアドレスに、
転送されてきた１バイトの記録データを書き込んでい
く。そして、ステップＦ１０４でライトポインタＷＰを
インクリメントしてステップＦ１０２に戻る。このよう
な処理により、信号処理部７からの転送データが、１バ
イトづつ、バッファエリアＡのアドレスＡ０、Ａ１、Ａ
２・・・に、順にバッファリングされていく。

【００３４】このような転送データのバッファリングが
進行して、或る時点でステップＦ１０５においてライト
ポインタＷＰの値がアドレスＡ５１１を超えたと判断さ
れると、ステップＦ１０１にもどってライトポインタＷ
ＰがアドレスＡ０に戻され、引き続き同様の処理が行わ
れていく。

【００３５】以上の処理により、アドレスＡ０〜Ａ５１
１のバッファエリアＡの領域がリングメモリ形態で用い
られて、連続的に信号処理部７からの転送データがバッ
ファリングされていくことになる。なお、このバッファ
リングは、ユーザーが記録停止操作を行うことに伴っ
て、ステップＦ１０２から終了される。

【００３６】この図３のようなバッファリング制御と並
行して、ＣＰＵ１２は図４、図５の制御も行う。まず図
４の処理としては、ステップＦ１２０で、バッファエリ
アＡにおけるアドレスＡ０〜Ａ７９までの８０バイトの
バッファリングが完了する時点を監視している。そし
て、上記図３の処理により８０バイトのバッファリング
が完了した時点、つまりライトポインタＷＰ＝Ａ８０と
なった時点で、処理をステップＦ１２０からＦ１２１に
進め、その時点でアドレスＡ０〜Ａ７９に格納されてい
る８０バイトの記録データを、バッファエリアＢのアド
レスＢ０〜Ｂ７９に移動させる処理を行う。

【００３７】さらにＣＰＵ１２は、図５の処理として、
ＲＡＭ１３からフラッシュメモリ２０へのデータ転送、
即ち書込アクセスを実行する。まずステップＦ１４１と
して、フラッシュメモリ２０における書込ページを設定
する。なお、ページとは例えば５１２バイトのデータと
される単位データユニットをいうこととする。即ちステ
ップＦ１４１では、１回の連続したアクセスで記録する
５１２バイトのデータについての、フラッシュメモリ２
０上の記録アドレスを設定する処理となる。

【００３８】フラッシュメモリ２０へのアクセスは、ス
テップＦ１４２でＲＡＭ１３で５１２バイトの記録デー
タのバッファリングの完了を待機して行われることにな
る。５１２バイトのバッファリングの完了時点とは、上
記図３、図４の処理により、バッファエリアＢにおける
アドレスＢ０〜Ｂ７９と、バッファエリアＡにおけるア
ドレスＡ８０〜Ａ５１１に、５１２バイトの記録データ
がバッファリングされている状態となった時点である。
（この時点から、図３の処理によるバッファリングは再
びバッファエリアＡのアドレスＡ０から行われる。）

【００３９】５１２バイトのバッファリングが完了する
と、図５の処理はステップＦ１４２からＦ１４３に進
み、ＣＰＵ１２はまずＲＡＭ１３のリードポインタＲＰ
をアドレスＢ０に設定する。そしてステップＦ１４４で
リードポインタＲＰに従って１バイトデータを読み出
し、フラッシュメモリ２０に転送して記録させる。また
ステップＦ１４５でリードポインタＲＰをインクリメン
トし、再びステップＦ１４４の転送・フラッシュメモリ
への書込を実行する。この処理がステップＦ１４６でリ
ードポインタＲＰの値がアドレスＢ７９を超えたと判断
されるまで繰り返される。従って、バッファエリアＢの
アドレスＢ０〜Ｂ７９までの８０バイトのデータが１バ
イトづつ連続してフラッシュメモリ２０に転送され、記
録が行われる。

【００４０】ステップＦ１４６でリードポインタＲＰの
値がアドレスＢ７９を超えたと判断されたら、処理はス
テップＦ１４７に進み、ＣＰＵ１２はリードポインタＲ
Ｐの値をアドレスＡ８０にセットする。そしてステップ
Ｆ１４８でリードポインタＲＰに従って１バイトデータ
を読み出し、フラッシュメモリ２０に転送して記録させ
る。またステップＦ１４９でリードポインタＲＰをイン
クリメントし、再びステップＦ１４８の転送・フラッシ
ュメモリへの書込を実行する。この処理がステップＦ１
５０でリードポインタＲＰの値がアドレスＡ５１１を超
えたと判断されるまで繰り返される。従って、上記バッ
ファエリアＢのアドレスＢ０〜Ｂ７９までの８０バイト
のデータに続いて、バッファエリアＡのアドレスＡ８０
〜Ａ５１１までの４３２バイトのデータが、１バイトづ
つ連続してフラッシュメモリ２０に転送され、記録が行
われる。

【００４１】つまり、ステップＦ１４３〜Ｆ１５０まで
の処理により、バッファエリアＢにおけるアドレスＢ０
〜Ｂ７９と、バッファエリアＡにおけるアドレスＡ８０
〜Ａ５１１の、合計５１２バイトの記録データが、連続
的にフラッシュメモリ２０に転送され、１ページのデー
タとして記録されることになる。

【００４２】このように１回のアクセス期間内で５１２
バイトのデータが時間的に連続して記録されることで、
アクセス期間長は最小限となり、無駄な電力消費が避け
られることになる。

【００４３】１回のアクセスが終了したら、ステップＦ
１５１で次ページの記録が行われるか否かを判断する。
即ち、まだ記録動作が継続され、後続のデータのバッフ
ァリングが図３の処理により継続されているかを判断す
る。そして継続されている場合は、ステップＦ１４１で
次のページの記録のためのアドレス設定を行い、ステッ
プＦ１４２で待機の後、上記同様の処理で転送が行われ
ることになる。

【００４４】なお、ＲＡＭ１３にバッファリングされた
データについて、全て転送完了した時点、つまりユーザ
ーが記録停止を行った時点の入力音声データまでを、フ
ラッシュメモリ２０に記録した時点で、ステップＦ１５
１から処理を終えることになる。

【００４５】以上、図３、図４、図５の処理により、図
２で説明したような転送動作が実現され、これによっ
て、フラッシュメモリ２０への５１２バイトの転送を連
続して行うことを維持した上で、ＲＡＭ１３の効率利用
が可能となり、バッファエリアとしての必要な容量を少
なくすることができる。例えば本例の場合、５１２＋８
０＝５９２バイトとなり、図９で説明した従来例におけ
る１０２４バイトに比べて著しく少なくすることができ
る。また、信号処理部７からＲＡＭ１３への転送は、そ
の転送先はバッファエリアＡのみとなるため、従来のよ
うに異なるエリアへ順次切りかえて転送していくことに
比べて、ＣＰＵ１２の処理は図３のように非常に簡単な
処理となり、バッファリング処理の簡易化を実現できる
という利点もある。

【００４６】３．再生動作 続いてフラッシュメモリ２０に記録された音声データを
再生する際の動作について説明していく。図６は、再生
時における、フラッシュメモリ２０、ＲＡＭ１３のバッ
ファ領域、信号処理部７の間のデータ転送状態を模式的
に示すものである。

【００４７】フラッシュメモリ２０から読み出される音
声データは、ＲＡＭ１３にバッファリングされた後、連
続的に信号処理部７に転送され、デコード処理されて上
述のようにスピーカ６から出力されることになる。従っ
てＲＡＭ１３から信号処理部７へのデータの転送は、時
間的に連続して行われる。例えば２５０μｓｅｃ／Ｂｙ
ｔｅのレートで転送される。一方、フラッシュメモリ２
０からＲＡＭ１３へのデータの転送は、ページ単位（５
１２バイト単位）で間欠的に行われる。データ転送レー
トは、例えば４０μｓｅｃ／Ｂｙｔｅとなる。ただし本
例の処理としては、再生時においてフラッシュメモリ２
０からの初回のページデータに関しては５１２バイトが
連続して行われるが、第２ページ以降のページデータに
関しては３５２バイトの連続転送と１６０バイトの連続
転送に分けられて行われることになる。

【００４８】ＲＡＭ１３のバッファ領域としては、図示
するように５１２バイトの領域のみでよいが、説明上、
アドレスＡ０〜Ａ３５１をバッファエリア＃１、アドレ
スＡ３５２〜Ａ５１１をバッファエリア＃２と呼ぶこと
とする。そして再生時のデータ転送は次のような手順で
行われることになる。

【００４９】まず再生対象のデータとしての初回のペー
ジデータ（５１２バイト）に関しては、フラッシュメモ
リ２０から連続的に読み出されてＲＡＭ１３のアドレス
Ａ０〜Ａ５１１にバッファリングされていく。そしてそ
のバッファリングの開始後の或る時点から、ＲＡＭ１３
からの信号処理部７への転送が開始される。

【００５０】ここで、ＲＡＭ１３から信号処理部７への
転送が３５２バイト分完了した時点、つまりアドレスＡ
０〜Ａ３５１というバッファエリア＃１のデータが信号
処理部７へ転送された時点で、フラッシュメモリ２０に
おける次のページデータの先頭から３５２バイトが読み
出され、バッファエリア＃１に格納される。その後、Ｒ
ＡＭ１３から信号処理部７への転送が５１２バイト目ま
で完了した時点、つまりアドレスＡ３５２〜Ａ５１１と
いうバッファエリア＃２のデータが信号処理部７へ転送
された時点で、フラッシュメモリ２０における次のペー
ジデータの３５３〜５１２バイト目までのデータが読み
出され、バッファエリア＃２に格納される。

【００５１】つまり本例の動作は、バッファエリア＃２
にバッファリングされたデータが信号処理部７へ転送さ
れている期間に、バッファエリア＃１へのバッファリン
グを行い、逆にバッファエリア＃１にバッファリングさ
れたデータが信号処理部７へ転送されている期間に、バ
ッファエリア＃２へのバッファリングを行なうものであ
る。

【００５２】但し、バッファエリア＃１、＃２の領域を
同じバイト数で分けることはせずに、上記のように例え
ば３５２バイトと１６０バイトで分けているのは、フラ
ッシュメモリ２０からの１ページの読出アクセスをでき
るだけ効率的に行うためである。換言すれば、或るペー
ジデータについては３５２バイトの連続転送と１６０バ
イトの連続転送に分けられて行われることになるが、３
５２バイトの転送が終了した時点では、アクセス状態の
まま、続きの１６０バイトの転送開始を待機することに
なるため、その待機時間をできるだけ短くし、できるだ
け無駄な消費電力を増大させないようにするためであ
る。そして、フラッシュメモリ２０からバッファエリア
＃１への転送に要する時間と、バッファエリア＃２から
信号処理部７への転送に要する時間が同じであれば、フ
ラッシュメモリ２０からの５１２バイトのうちの前半デ
ータの転送と後半データの転送をほぼ連続して（後半デ
ータの転送開始の待機時間をほぼゼロとして）実行でき
る。ただし、ＲＡＭ１３のライトポインタがリードポイ
ンタを追いこしてしまうような事態を避ける必要がある
ため、多少余裕を与える必要がある。その様な点を考慮
すると、上述のような各転送レートの条件下では、本例
のように３５２バイトと１６０バイトで分けることが好
適なものとなる。

【００５３】なお、以上のことから理解されるように、
３５２バイトと１６０バイトで分けるのは一例にすぎ
ず、この分割設定は各転送レート差に応じて適正と考え
られる値にされればよい。

【００５４】図６で説明した動作を実現するためのＣＰ
Ｕ１２の処理を、図７、図８により説明する。図７はフ
ラッシュメモリ７からＲＡＭ１３への転送（バッファリ
ング）処理の制御、図８はＲＡＭ１３から信号処理部７
への転送制御を、それぞれ示している。

【００５５】再生動作が開始されると、まず最初に、再
生対象とされているページデータ群の最初のページデー
タがフラッシュメモリ２０から読み出され、ＲＡＭ１３
にバッファリングされる処理が行われることになる。こ
のためＣＰＵ１２はまず図７のステップＦ２０１として
フラッシュメモリ２０における読出ページを設定する。
そしてステップＦ２０２でＲＡＭ１３のライトポインタ
ＷＰをアドレスＡ０にセットする。初回のページデータ
のバッファリングのため、続いて処理をステップＦ２０
３からＦ２０４に進め、このステップＦ２０４でフラッ
シュメモリ２０からの１バイトの読出／転送／ＲＡＭ１
３への読込を実行する。これを、ステップＦ２０５でラ
イトポインタＷＰをインクリメントしながら、ステップ
Ｆ２０６でライトポインタＷＰがＡ５１１を超えたと判
断されるまで繰り返す。従って、最初のページとしての
５１２バイトがＲＡＭ１３のアドレスＡ０〜Ａ５１１ま
でにバッファリングされていくことになる。

【００５６】この最初の５１２バイトのバッファリング
が完了された時点で、ステップＦ２０７で、後続ページ
データの再生実行の有無を確認し、後続ページが存在す
る場合はステップＦ２０１に戻る。そしてステップＦ２
０１でフラッシュメモリ２０からの次の読出ページ（読
出アドレス）を設定し、ステップＦ２０２でＲＡＭ１３
のライトポインタＷＰをＡ０にセットして、２ページ目
以降の処理であるためステップＦ２０３からＦ２０８に
進む。但しここで、その時点のＲＡＭ１３のリードポイ
ンタがアドレスＡ０〜Ａ３５１の範囲内にあるか否か、
つまりバッファエリア＃１のデータを信号処理部７に転
送している期間であるか否かを確認し、その場合はステ
ップＦ２０８で待機することになる。

【００５７】この図７の処理と並行して、ＣＰＵ１２は
図８の処理、即ちバッファリングされたデータの信号処
理部７への転送を行うものであるが、まずステップＦ２
２１として、信号処理部７への転送開始まで所定バイト
のバッファリング完了を待機する。即ち上記図７のステ
ップＦ２０４〜Ｆ２０６による初回ページのバッファリ
ングが、或る程度進行したか否かを待機することにな
る。なお、ここで所定バイトとは例えば１バイトとして
もよく、つまり、少なくとも１バイト以上のバッファリ
ングが完了した以降であれば、信号処理部７への転送を
開始させてもよい。

【００５８】或る時点でステップＦ２２２に進んだら、
ＣＰＵ１２はＲＡＭ１３のリードポインタＲＰをアドレ
スＡ０に設定する。そしてステップＦ２２４でリードポ
インタＲＰに従って１バイトデータを読み出し、信号処
理部７に転送する。またステップＦ２２５でリードポイ
ンタＲＰをインクリメントし、再びステップＦ２２３で
転送を行う。このような処理により、ＲＡＭ１３のアド
レスＡ０、Ａ１、Ａ２・・・にバッファリングされた再
生データが、信号処理部７へ１バイトづつ順に転送され
ていく。

【００５９】このような転送が進行して、或る時点でス
テップＦ２２６においてリードポインタＲＰの値がアド
レスＡ５１１を超えたと判断されると、ステップＦ２２
２にもどってリードポインタＲＰがアドレスＡ０に戻さ
れ、引き続き同様の処理が行われていく。即ち図８の処
理により、ＲＡＭ１３にバッファリングされた再生デー
タが連続的に信号処理部７に転送されていくことにな
る。この転送データは信号処理部７でデコードされた
後、連続した再生音声としてスピーカ６から出力され
る。なお、この転送は、ユーザーが再生停止操作を行う
こと、もしくは再生されるべき全データの再生が完了す
ることに伴って、ステップＦ２２３から終了される。

【００６０】この図８のようにバッファリングデータが
転送されていることに応じて、図７の第２ページ目以降
のデータのバッファリングが行われることになる。上記
のように第２ページ目のバッファリングの開始は、ステ
ップＦ２０８で待機されているが、上記図８の転送処理
が進行して、リードポインタＲＰがアドレスＡ０〜Ａ３
５１以外となった時点、つまりバッファエリア＃２から
のデータ転送が行われている時点となったら、図７の処
理はステップＦ２０８からＦ２０９に進む。ここで、ま
ずそのページデータの先頭側の３５２バイトのバッファ
リングが完了したと判断されるまでは、ステップＦ２０
９→Ｆ２１１→Ｆ２１２→Ｆ２１３→Ｆ２０９という処
理が繰り返されることになる。つまり、ライトポインタ
ＷＰがＡ０からインクリメントされていきながら、フラ
ッシュメモリ２０のページデータのＲＡＭ１３への読込
が行われていくため、ＲＡＭ１３のバッファエリア＃１
としてのアドレスＡ０〜Ａ３５１に、３５２バイトの再
生データがバッファリングされることになる。

【００６１】この３５２バイトのバッファリングが完了
した時点で、処理はステップＦ２０９からＦ２１０に進
むことになり、ここで、その時点のＲＡＭ１３のリード
ポインタがアドレスＡ３５２〜Ａ５１１の範囲内にある
か否か、つまりバッファエリア＃２のデータを信号処理
部７に転送している期間であるか否かを確認し、その場
合はステップＦ２１０で待機することになる。

【００６２】上記図８の転送処理が進行して、リードポ
インタＲＰがアドレスＡ３５２〜Ａ５１１以外となった
時点、つまりバッファエリア＃１からのデータ転送が行
われている時点となったら、図７の処理はステップＦ２
１０からＦ２１１に進む。そして、ステップＦ２１３で
そのページデータの５１２バイト目までのバッファリン
グが完了したと判断されるまでは、ステップＦ２１１→
Ｆ２１２→Ｆ２１３→Ｆ２０９→Ｆ２１０→Ｆ２１１・
・・という処理が繰り返される。つまり、ライトポイン
タＷＰがＡ３５２からインクリメントされていきなが
ら、フラッシュメモリ２０のページデータのＲＡＭ１３
への読込が行われていくため、ＲＡＭ１３のバッファエ
リア＃２としてのアドレスＡ３５２〜Ａ５１１に、残り
の１６０バイトの再生データがバッファリングされるこ
とになる。

【００６３】１つのページデータとして５１２バイトの
バッファリングが完了したら、ステップＦ２１４で、後
続ページデータの再生実行の有無を確認し、後続ページ
が存在する場合はステップＦ２０１に戻る。そして上記
同様に、ステップＦ２０２，Ｆ２０３，Ｆ２０８と進ん
で、図８の転送処理に応じて待機を行いながら、３５２
バイトのバッファリングと１６０バイトのバッファリン
グを行うことになる。

【００６４】なお、ステップＦ２０７又はＦ２１４で、
再生完了もしくはユーザーの再生停止操作により、次ペ
ージのバッファリングが不要となったら、処理を終了す
ることになる。

【００６５】以上、図７、図８の処理により、図６で説
明したような転送動作が実現され、これによって、ＲＡ
Ｍ１３を効率的に利用した再生データのバッファリング
及び信号処理部７への転送が可能となる。特に、ＲＡＭ
１３のバッファリングのための容量は従来の１０２４バ
イトに比べて半分の５１２バイトとすることができる。
また、フラッシュメモリ７に対するアクセス期間には、
３５２バイトの転送と１６０バイトの転送に分けられて
行われ、従って前半３５２バイトの転送後、後半１６０
バイトの転送まで或る程度待機時間（ステップＦ２１０
での待機時間）が発生してしまうが、上述のように３５
２バイトと１６０バイトで分けられていることにより、
この待機時間は、或る程度の余裕を待たせた必要最小限
とすることができ、従って消費電力のロスはさほど生じ
ない。

【００６６】以上実施の形態の例を説明してきたが、本
発明は上記例に限定されるものではなく、その要旨の範
囲内で各種の変形例が考えられる。例えば上記例のよう
に音声の記録再生装置とする場合、音声入力部、出力部
にアナログ又はデジタルライン入出力を採用する例や、
信号処理部におけるエンコード方式、デコード方式な
ど、各種の例が考えられる。また記録専用装置としての
構成例も考えられる。もちろん各種の例において、フラ
ッシュメモリ等の記録媒体へのデータ転送を５１２ｂｙ
ｔｅと限定する必要はなく、また、その転送１単位のデ
ータ量に応じて、バッファエリア容量が適切に設定され
ればよい。

【００６７】

【発明の効果】以上説明したように本発明の記録装置
は、信号処理手段でエンコードされた記録データを連続
的に第１のバッファ領域にバッファリングしていくとと
もに、第１のバッファ領域へ第２の容量分のバッファリ
ングが行われたことに応じて、その第２の容量分の記録
データを第２のバッファ領域に移動させる。そしてさら
に、第１のバッファ領域へのバッファリング動作に応じ
た所定の時点で、第２のバッファ領域へ移動された記録
データと、第１のバッファ領域に格納された記録データ
を合わせた、第１の容量に相当する記録データを、連続
的に記録媒体に転送して記録を実行させるようにしてい
る。つまり、比較的小容量である第２の容量となる第２
のバッファ領域に格納データを退避させることで、信号
処理手段から第１のバッファ領域への連続的なバッファ
リングを実現するとともに、第１の容量分の記録データ
を記録媒体に対して連続的に転送し記録させることがで
きる。これによって、記録媒体への記録のための消費電
力を増大させることなく、バッファメモリ手段に要求さ
れる容量（第１のバッファ領域の容量＋第２のバッファ
領域の容量）を、従来のバッファメモリに比べて著しく
削減することができるという効果がある。また従って、
ＲＡＭの効率利用や他の処理への利用可能性の増大、機
器コストの削減を実現できる。

【００６８】また、第２のバッファ領域の容量は、記録
データのバッファリング動作のデータ転送レートと、記
録媒体への記録データのデータ転送レートの差に基づい
て設定されることで、最も効率的なバッファリングを実
現できるものとなる。

【図面の簡単な説明】

【図１】本発明の実施の形態の記録再生装置のブロック
図である。

【図２】実施の形態の記録時のデータ転送動作の説明図
である。

【図３】実施の形態の記録時のバッファリング処理のフ
ローチャートである。

【図４】実施の形態の記録時のバッファリングデータの
移動処理のフローチャートである。

【図５】実施の形態の記録時のフラッシュメモリへの転
送処理のフローチャートである。

【図６】実施の形態の再生時のデータ転送動作の説明図
である。

【図７】実施の形態の再生時のバッファリング処理のフ
ローチャートである。

【図８】実施の形態の記録時の信号処理部への転送処理
のフローチャートである。

【図９】従来のバッファリング動作の説明図である。

【符号の説明】

１ マイクロホン、６ スピーカ、７ 信号処理部、１
１ 制御部、１２ ＣＰＵ、１３ ＲＡＭ、１４ ＲＯ
Ｍ、２０ フラッシュメモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 文彦 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5B025 AD04 5B065 BA05 CC08 CE03 CE14 EA23 ZA18

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力されたオーディオ信号を記録データ
   にエンコードする信号処理手段と、 前記信号処理手段でエンコードされた記録データを格納
   することができるとともに、その格納領域として第１の
   容量とされた第１のバッファ領域と、前記第１の容量よ
   り小容量の第２の容量とされた第２のバッファ領域が設
   定されるバッファメモリ手段と、 前記信号処理手段でエンコードされた記録データを連続
   的に前記第１のバッファ領域にバッファリングしていく
   バッファリング制御手段と、 前記第１のバッファ領域へ前記第２の容量分のバッファ
   リングが行われたことに応じて、その第２の容量分の記
   録データを前記第２のバッファ領域に移動させる格納デ
   ータ制御手段と、 前記バッファリング制御手段によるバッファリング動作
   に応じた所定の時点で、前記格納データ制御手段により
   前記第２のバッファ領域へ移動された記録データと、前
   記第２のバッファ領域へ移動されずに前記第１のバッフ
   ァ領域に格納されている記録データによる、前記第１の
   容量に相当する記録データを、連続的に記録媒体に転送
   して記録を実行させる記録制御手段と、 を備えたことを特徴とする記録装置。
2. 【請求項２】 前記第２の容量は、前記バッファリング
   制御手段による記録データのバッファリング動作のデー
   タ転送レートと、前記記録制御手段による記録媒体への
   記録データのデータ転送レートの差に基づいて設定され
   ることを特徴とする請求項１に記載の記録装置。