[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2000082255A - Voltage control oscillation circuit - Google Patents

Voltage control oscillation circuit

Info

Publication number
JP2000082255A
JP2000082255A JP10251027A JP25102798A JP2000082255A JP 2000082255 A JP2000082255 A JP 2000082255A JP 10251027 A JP10251027 A JP 10251027A JP 25102798 A JP25102798 A JP 25102798A JP 2000082255 A JP2000082255 A JP 2000082255A
Authority
JP
Japan
Prior art keywords
circuit
current
oscillation
differential amplifier
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10251027A
Other languages
Japanese (ja)
Inventor
Kenji Nahara
健治 名原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10251027A priority Critical patent/JP2000082255A/en
Publication of JP2000082255A publication Critical patent/JP2000082255A/en
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Rotational Drive Of Disk (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a voltage control oscillation circuit capable of setting an oscillating range according to each of the double-speed reproducing of plural kinds in an optical disk player. SOLUTION: This voltage control oscillation circuit is composed of a current source 7, a differential amplifier circuit 8 for controlling an output current based on a control voltage and an oscillation clock generating circuit 9 for generating the clock of an oscillation frequency according to the output current of the differential amplifier circuit 8, and the power source 7 is constituted of an N channel transistor 51 for supplying a drain current to the differential amplifier circuit 8, N channel transistors 1, 21,..., N1 connected in parallel between a reference current line 10 and a ground and switches 12, 22,..., N2. The reference current line 10 is connected to the gates of the respective transistors 11, 21,..., N1 by the switches 12, 22,...,N2. By controlling the turning ON/OFF of the switches 12 to N2, a current supplied from the current source 7 to the differential amplifier circuit 8 is changed, and the oscillating range of the oscillation output of the oscillation clock generating circuit 9 is changed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、CDプレーヤ、C
D−ROMドライブ、DVDプレーヤ、DVD−ROM
ドライブ等の光ディスク再生装置において、角速度一定
方式(Constant Angular Veloc
ity、以下「CAV方式」という)の信号再生に用い
る電圧制御発振回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CD player, C
D-ROM drive, DVD player, DVD-ROM
In an optical disc reproducing device such as a drive, a constant angular velocity (Constant Angular Velocity)
(hereinafter, referred to as “CAV method”).

【0002】[0002]

【従来の技術】図6に従来の電圧制御発振回路を含めた
光ディスクの再生信号処理部の構成図を示す。図6にお
いて、1はCD,CD−ROM等の光ディスク、2はピ
ックアップ、3はヘッドアンプ、4はデータスライス回
路、5はPLL回路、6は電圧制御発振回路である。
2. Description of the Related Art FIG. 6 shows a configuration diagram of a reproduction signal processing section of an optical disk including a conventional voltage controlled oscillation circuit. In FIG. 6, 1 is an optical disk such as a CD or CD-ROM, 2 is a pickup, 3 is a head amplifier, 4 is a data slice circuit, 5 is a PLL circuit, and 6 is a voltage controlled oscillation circuit.

【0003】光ディスク1の再生面にはディジタル情報
が記録されており、再生時には所定の回転数で回転駆動
される。そして、ピックアップ2で光ディスク1に記録
された情報を反射率の違いとして読みとり、その値を電
圧値に変換して出力する。次にヘッドアンプ3ではピッ
クアップ2からの出力を増幅およびイコライジングして
RF信号として出力する。CAV方式の光ディスク再生
装置の場合、RF信号は光ディスク1の線速度に比例し
た周波数で出力される。このRF信号はアナログ信号の
ため、データスライス回路4によりH(ハイ)あるいは
L(ロー)のディジタル信号(2値化信号)に変換され
る。この2値化信号はPLL回路5に送られる。PLL
回路5では、電圧制御発振回路6により発生される2値
化信号に同期した抽出クロックを用いて、2値化信号か
ら光ディスク1に記録されたディジタル情報を復元す
る。
Digital information is recorded on the reproduction surface of the optical disk 1, and is rotated at a predetermined rotation speed during reproduction. Then, the information recorded on the optical disc 1 is read by the pickup 2 as a difference in reflectance, and the value is converted into a voltage value and output. Next, the head amplifier 3 amplifies and equalizes the output from the pickup 2 and outputs it as an RF signal. In the case of the CAV optical disk reproducing apparatus, the RF signal is output at a frequency proportional to the linear velocity of the optical disk 1. Since this RF signal is an analog signal, it is converted into an H (high) or L (low) digital signal (binary signal) by the data slice circuit 4. This binarized signal is sent to the PLL circuit 5. PLL
The circuit 5 restores digital information recorded on the optical disc 1 from the binarized signal using an extraction clock synchronized with the binarized signal generated by the voltage controlled oscillation circuit 6.

【0004】電圧制御発振回路6の従来の構成を図7に
示す。この図7に示す従来の電圧制御発振回路は、Nチ
ャネルトランジスタ50およびNチャネルトランジスタ
51で構成されたカレントミラー回路からなる電流源7
と、電圧制御により電流量を制御する差動増幅回路8
と、電流制御の発振クロック発生回路9とで構成されて
いる。外部から参照電流が入力される参照電流線10
は、トランジスタ50のゲートおよびドレインと、トラ
ンジスタ51のゲートに接続されている。
FIG. 7 shows a conventional configuration of the voltage controlled oscillation circuit 6. As shown in FIG. The conventional voltage controlled oscillation circuit shown in FIG. 7 includes a current source 7 composed of a current mirror circuit composed of an N-channel transistor 50 and an N-channel transistor 51.
And a differential amplifier circuit 8 for controlling the amount of current by voltage control
And an oscillation clock generation circuit 9 for current control. Reference current line 10 to which a reference current is externally input
Are connected to the gate and drain of the transistor 50 and the gate of the transistor 51.

【0005】電流源7は、外部から供給される参照電流
を、定電流源として用いるカレントミラー回路を通して
差動増幅回路8へ出力する。差動増幅回路8は、電流源
7から供給される電流を、制御電圧に応じて増幅して出
力電流とする。そして、発振クロック発生回路9は、差
動増幅回路8の出力電流を入力し、その出力電流に応じ
た発振周波数のクロックを発生する。この発振クロック
発生回路9は、差動増幅回路8の出力電流が大きくなる
と、内部に設けられているトランジスタのスイッチング
速度が速くなり、発振周波数が高くなる。また、差動増
幅回路8は、電流源7からの電流の増加、制御電圧の増
加に応じて出力電流は増加する。したがって、電流源7
に供給される参照電流の増加、また差動増幅回路8の制
御電圧の増加によって、差動増幅回路8の出力電流が大
きくなり、発振クロック発生回路9の発振周波数が高く
なる(ただし、図2,図3に示されるように飽和領域が
ある)。
A current source 7 outputs a reference current supplied from the outside to a differential amplifier circuit 8 through a current mirror circuit used as a constant current source. The differential amplifier circuit 8 amplifies the current supplied from the current source 7 in accordance with the control voltage to generate an output current. The oscillation clock generation circuit 9 receives the output current of the differential amplifier circuit 8 and generates a clock having an oscillation frequency according to the output current. When the output current of the differential amplifier circuit 8 increases, the oscillation clock generation circuit 9 increases the switching speed of the transistor provided therein and increases the oscillation frequency. The output current of the differential amplifier circuit 8 increases as the current from the current source 7 increases and the control voltage increases. Therefore, the current source 7
2 and the control voltage of the differential amplifier circuit 8, the output current of the differential amplifier circuit 8 increases, and the oscillation frequency of the oscillation clock generation circuit 9 increases (however, FIG. , There is a saturation region as shown in FIG. 3).

【0006】CAV方式の光ディスク再生装置の場合、
角速度一定のため光ディスク1の線速度は外周と内周で
は約2.5倍違うため、電圧制御発振回路6は例えば図
2に示すように、最外周32倍速再生の光ディスク再生
装置では約140MHzから56MHzの同期クロック
を必要とする。図2はCAV方式での最外周32倍速再
生の場合の制御電圧と発振周波数の関係を示す図であ
り、また、図3はCAV方式での最外周20倍速再生の
場合の制御電圧と発振周波数の関係を示す図である。
In the case of a CAV type optical disk reproducing apparatus,
Since the angular velocity is constant, the linear velocity of the optical disc 1 is different by about 2.5 times between the outer circumference and the inner circumference. Therefore, as shown in FIG. 2, for example, as shown in FIG. Requires a 56 MHz synchronous clock. FIG. 2 is a diagram showing the relationship between the control voltage and the oscillation frequency in the case of the outermost circumference 32 × speed reproduction in the CAV method, and FIG. 3 is the control voltage and the oscillation frequency in the case of the outermost circumference 20 × speed reproduction in the CAV method. FIG.

【0007】[0007]

【発明が解決しようとする課題】上記従来の電圧制御発
振回路の構成では、例えば最外周32倍速再生のCAV
方式の光ディスク再生装置に対応した同期クロック範囲
約140MHzから56MHzで発振するように設計し
た場合、例えば最外周20倍速再生のCAV方式の光デ
ィスク再生装置で適用しようとしても必要とする同期ク
ロックの発振範囲は、図3に示すように90MHzから
35MHzであるため、下限およびその付近の同期クロ
ックを得ることができず、新たに電流源7または電流量
を調整する差動増幅回路8の再設計を行う必要があっ
た。
In the configuration of the above-mentioned conventional voltage controlled oscillation circuit, for example, CAV of 32x speed reproduction at the outermost circumference is used.
When the oscillator is designed to oscillate in the synchronous clock range of about 140 MHz to 56 MHz corresponding to the optical disk reproducing apparatus of the system, for example, the oscillation range of the synchronous clock required even if it is applied to the CAV optical disk reproducing apparatus of the outermost circumference 20 times speed reproduction As shown in FIG. 3, since the frequency is from 90 MHz to 35 MHz, a synchronous clock at or near the lower limit cannot be obtained, and the current source 7 or the differential amplifier circuit 8 for adjusting the current amount is newly designed. Needed.

【0008】本発明の目的は、光ディスク再生装置にお
ける複数種類の倍速再生に応じた発振範囲を設定できる
電圧制御発振回路を提供することである。
An object of the present invention is to provide a voltage controlled oscillation circuit capable of setting an oscillation range according to a plurality of types of double speed reproduction in an optical disc reproducing apparatus.

【0009】[0009]

【課題を解決するための手段】請求項1記載の電圧制御
発振回路は、電流源と、この電流源から供給される電流
を制御電圧に応じて増幅して出力する差動増幅回路と、
この差動増幅回路の出力電流に応じた発振周波数のクロ
ックを発生する発振クロック発生回路とを備えた電圧制
御発振回路であって、電流源は、参照電流が入力される
参照電流線にゲートが接続され差動増幅回路へドレイン
電流を供給する第1のトランジスタと、参照電流線とグ
ランド間に各々が並列接続された複数の第2のトランジ
スタと、各々が参照電流線と複数の第2のトランジスタ
の各々のゲートとの間に接続された複数のスイッチとを
設けたことを特徴とする。
According to a first aspect of the present invention, there is provided a voltage controlled oscillation circuit comprising: a current source; a differential amplifier circuit for amplifying and outputting a current supplied from the current source according to a control voltage;
An oscillation clock generation circuit that generates a clock having an oscillation frequency according to the output current of the differential amplifier circuit. The current source has a gate connected to a reference current line to which a reference current is input. A first transistor connected to supply a drain current to the differential amplifier circuit, a plurality of second transistors each connected in parallel between the reference current line and the ground, and a plurality of second transistors each connected to the reference current line and the plurality of second transistors. And a plurality of switches connected between the respective gates of the transistors.

【0010】この構成によれば、電流源に設けた複数の
第2のトランジスタのオン,オフをそれぞれのスイッチ
により制御することにより、電流源から供給される電流
を制御し、発振クロック発生回路の出力の発振範囲を変
更することができる。請求項2記載の電圧制御発振回路
は、請求項1記載の電圧制御発振回路において、複数の
スイッチのうち1個のスイッチに代えて、この1個のス
イッチに対応した第2のトランジスタのゲートに参照電
流線を直接接続している。
According to this configuration, the on / off of the plurality of second transistors provided in the current source is controlled by the respective switches, thereby controlling the current supplied from the current source, and controlling the oscillation clock generation circuit. The output oscillation range can be changed. A voltage controlled oscillation circuit according to a second aspect of the present invention is the voltage controlled oscillation circuit according to the first aspect, wherein one of the plurality of switches is replaced with a gate of a second transistor corresponding to the one switch. The reference current line is directly connected.

【0011】このように、例えば通常オンすべき第2の
トランジスタの1個のスイッチを無くし、ゲートに参照
電流線を直接接続することにより、スイッチを削減する
ことができる。
As described above, for example, the number of switches can be reduced by eliminating one switch of the second transistor to be normally turned on and directly connecting the reference current line to the gate.

【0012】[0012]

【発明の実施の形態】以下、本発明の第1の実施の形態
について、図面を参照しながら説明する。図1は本発明
の第1の実施の形態の電圧制御発振回路の構成図であ
り、図1において、7は電流源、8は電圧制御により電
流量を制御する差動増幅回路、9は電流制御の発振クロ
ック発生回路、10は参照電流線である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a configuration diagram of a voltage controlled oscillator circuit according to a first embodiment of the present invention. In FIG. 1, reference numeral 7 denotes a current source, 8 denotes a differential amplifier circuit that controls a current amount by voltage control, and 9 denotes a current amplifier. The control oscillation clock generation circuit 10 is a reference current line.

【0013】本実施の形態の電圧制御発振回路を含めた
光ディスクの再生信号処理部の構成は、従来例で説明し
た図6と同様であり、図6の電圧制御発振回路6として
図1に示す電圧制御発振回路を用いる。本実施の形態の
電圧制御発振回路は、電流源7と、差動増幅回路8と、
発振クロック発生回路9とで構成されており、差動増幅
回路8および発振クロック発生回路9は、図7に示す従
来例と同様であるので、その詳しい説明を省略する。
The configuration of the reproduction signal processing section of the optical disk including the voltage controlled oscillation circuit of the present embodiment is the same as that of the conventional example shown in FIG. 6, and is shown in FIG. 1 as the voltage controlled oscillation circuit 6 of FIG. A voltage controlled oscillator circuit is used. The voltage controlled oscillation circuit according to the present embodiment includes a current source 7, a differential amplifier circuit 8,
The differential amplifier 8 and the oscillation clock generator 9 are the same as those in the conventional example shown in FIG. 7, and thus the detailed description thereof is omitted.

【0014】本実施の形態における電流源7は、ゲート
が参照電流線10に接続されソースがグランドに接続さ
れドレインが差動増幅回路8に接続されて差動増幅回路
8へドレイン電流を供給するNチャネルトランジスタ5
1(第1のトランジスタ)と、2個のNチャネルトラン
ジスタ11,21(第2のトランジスタ)と、2個のス
イッチ12,22とで構成される。トランジスタ11,
21は、それぞれのドレインが参照電流線10に接続さ
れソースがグランドに接続されることにより参照電流線
10とグランド間に並列接続されるとともに、それぞれ
のゲートにスイッチ12,22を介して参照電流線10
が接続されている。
The current source 7 in the present embodiment has a gate connected to the reference current line 10, a source connected to the ground, a drain connected to the differential amplifier circuit 8, and supplies a drain current to the differential amplifier circuit 8. N-channel transistor 5
1 (first transistor), two N-channel transistors 11 and 21 (second transistor), and two switches 12 and 22. Transistor 11,
Reference numeral 21 indicates that each drain is connected to the reference current line 10 and the source is connected to the ground, so that the reference current line 10 and the ground are connected in parallel. Line 10
Is connected.

【0015】このように構成される本実施の形態の電圧
制御発振回路の動作について説明する。まず、スイッチ
12をオンしてトランジスタ11をオン状態にするとと
もに、スイッチ22をオフしてトランジスタ21をオフ
状態にした場合、従来例の図7と同じ構成となる。した
がって、32倍速再生対応に設計した場合、発振クロッ
ク発生回路9の発振出力は、差動増幅回路8の制御電圧
を調整することにより、図2に示すように、約140M
Hzから56MHzの発振範囲が得られる。
The operation of the thus-configured voltage controlled oscillation circuit of this embodiment will be described. First, when the switch 12 is turned on to turn on the transistor 11, and the switch 22 is turned off to turn off the transistor 21, the configuration is the same as that of the conventional example shown in FIG. Therefore, when designed for 32 × speed reproduction, the oscillation output of the oscillation clock generation circuit 9 can be adjusted to about 140 M by adjusting the control voltage of the differential amplifier circuit 8 as shown in FIG.
An oscillation range from Hz to 56 MHz is obtained.

【0016】次に、スイッチ12をオンしてトランジス
タ11をオン状態にするとともに、スイッチ22をオン
してトランジスタ21をオン状態にした場合、トランジ
スタ11に流れるドレイン電流をI11とし、トランジス
タ21に流れるドレイン電流をI21とすると、トランジ
スタ51に流れるドレイン電流すなわち電流源7の供給
する電流は(I11×I21)/(I11+I21)となる。ト
ランジスタ11とトランジスタ21とが同じ(同一寸
法)トランジスタであれば、電流源7の供給する電流
は、1個のトランジスタ11(または21)に流れる電
流の1/2となる。この場合、回路シミュレーションの
結果では、発振クロック発生回路9の発振出力は、差動
増幅回路8の制御電圧を調整することにより、図3に示
すように、約90MHzから35MHzの発振範囲が得
られる。
Next, when the switch 12 is turned on to turn on the transistor 11 and the switch 22 is turned on to turn on the transistor 21, the drain current flowing through the transistor 11 is set to I 11 and the transistor 21 is turned on. Assuming that the flowing drain current is I 21 , the drain current flowing through the transistor 51, that is, the current supplied by the current source 7 is (I 11 × I 21 ) / (I 11 + I 21 ). If the transistor 11 and the transistor 21 are the same (same dimension) transistor, the current supplied from the current source 7 is の of the current flowing through one transistor 11 (or 21). In this case, as a result of the circuit simulation, the oscillation output of the oscillation clock generation circuit 9 can obtain an oscillation range of about 90 MHz to 35 MHz by adjusting the control voltage of the differential amplifier circuit 8 as shown in FIG. .

【0017】したがって、本実施の形態によれば、図4
に示すように、単一の電圧制御発振回路で32倍速再生
および20倍速再生対応の発振範囲が得られる。次に本
発明の第2の実施の形態について説明する。図5は本発
明の第2の実施の形態の電圧制御発振回路の構成図であ
り、図1とは電流源7が異なる。差動増幅回路8および
発振クロック発生回路9は、図1や従来例の図7の構成
と同様であり、その説明を省略する。
Therefore, according to the present embodiment, FIG.
As shown in (1), an oscillation range corresponding to 32 × speed reproduction and 20 × speed reproduction can be obtained with a single voltage controlled oscillation circuit. Next, a second embodiment of the present invention will be described. FIG. 5 is a configuration diagram of a voltage controlled oscillation circuit according to a second embodiment of the present invention, and the current source 7 is different from FIG. The differential amplifying circuit 8 and the oscillation clock generating circuit 9 are the same as those shown in FIG. 1 and the conventional example shown in FIG.

【0018】この第2の実施の形態は、基本的には第1
の実施の形態と同様の考え方である。電流源7として、
差動増幅回路8へ電流を供給するトランジスタ51以外
に、第1の実施の形態では、2個のトランジスタ11,
21およびスイッチ12,22を用いているのに対し、
第2の実施の形態では、3個以上のトランジスタ11,
21,・・・・・・N1およびスイッチ12,22,・・・・・・N
2を用いている。
The second embodiment is basically similar to the first embodiment.
This is the same idea as the embodiment. As the current source 7,
In the first embodiment, in addition to the transistor 51 that supplies a current to the differential amplifier circuit 8, two transistors 11,
21 and switches 12 and 22,
In the second embodiment, three or more transistors 11,
... N1 and switches 12, 22,.
2 is used.

【0019】このように構成される本実施の形態の電圧
制御発振回路の動作について説明する。まず、スイッチ
12をオンしてトランジスタ11をオン状態にするとと
もに、スイッチ22をオフしてトランジスタ21をオフ
状態にした場合、従来例の図7と同じ構成となる。した
がって、32倍速再生対応に設計した場合、発振クロッ
ク発生回路9の発振出力は、差動増幅回路8の制御電圧
を調整することにより、図2に示すように、約140M
Hzから56MHzの発振範囲が得られる。
The operation of the thus-configured voltage controlled oscillation circuit according to the present embodiment will be described. First, when the switch 12 is turned on to turn on the transistor 11, and the switch 22 is turned off to turn off the transistor 21, the configuration is the same as that of the conventional example shown in FIG. Therefore, when designed for 32 × speed reproduction, the oscillation output of the oscillation clock generation circuit 9 can be adjusted to about 140 M by adjusting the control voltage of the differential amplifier circuit 8 as shown in FIG.
An oscillation range from Hz to 56 MHz is obtained.

【0020】次に、トランジスタ11〜N1をそれぞれ
スイッチ12〜N2によりオン状態またはオフ状態にし
た場合、その組み合わせにより電流源7から差動増幅回
路8へ供給する電流を変更することができ、発振クロッ
ク発生回路9の発振出力の発振範囲を変更することが可
能となる。従って、単一の電圧制御発振回路で32倍速
再生以下のさまざまな倍速度再生に対応した発振範囲が
得られる。
Next, when the transistors 11 to N1 are turned on or off by the switches 12 to N2, respectively, the current supplied from the current source 7 to the differential amplifier circuit 8 can be changed by the combination thereof, and The oscillation range of the oscillation output of the clock generation circuit 9 can be changed. Therefore, a single voltage-controlled oscillation circuit can provide oscillation ranges corresponding to various double-speed reproductions of 32 times or less.

【0021】以上のように本実施の形態の電圧制御発振
回路では、さまざまな再生速度のCAV方式の光ディス
ク再生装置の発振範囲に対応することができる。なお、
図1および図5に示す実施の形態において、例えば常に
トランジスタ11をオン状態で使用するのであれば、ス
イッチ12を無くし、トランジスタ11のゲートに参照
電流線10を直接接続することにより、1個のスイッチ
12を削減することができる。
As described above, the voltage-controlled oscillation circuit according to the present embodiment can cope with the oscillation range of the CAV type optical disc reproducing apparatus having various reproducing speeds. In addition,
In the embodiment shown in FIGS. 1 and 5, for example, if the transistor 11 is always used in an on state, the switch 12 is eliminated and the reference current line 10 is directly connected to the gate of the transistor 11 so that one The number of switches 12 can be reduced.

【0022】なお、第1および第2の実施の形態の電圧
制御発振回路が用いられる光ディスク再生装置の光ディ
スク1をCD、CD−ROM等としたが、CAV方式の
光ディスク再生装置であればCD−RやCD−RW等の
他のCDメディア、あるいはDVD、DVD−ROM、
DVD−RAM等のDVDメディア、MO、PDであっ
ても差し支えない。
Although the optical disk 1 of the optical disk reproducing apparatus using the voltage controlled oscillation circuits of the first and second embodiments is a CD, a CD-ROM or the like, if the optical disk reproducing apparatus of the CAV system is a CD-ROM. Other CD media such as R and CD-RW, or DVD, DVD-ROM,
DVD media such as DVD-RAM, MO and PD may be used.

【0023】[0023]

【発明の効果】以上のように本発明によれば、電流源と
して、参照電流線にゲートが接続されて差動増幅回路へ
ドレイン電流を供給する第1のトランジスタと、参照電
流線とグランド間に各々が並列接続された複数の第2の
トランジスタと、各々が参照電流線と複数の第2のトラ
ンジスタの各々のゲートとの間に接続された複数のスイ
ッチとを設け、複数の第2のトランジスタのオン,オフ
をそれぞれのスイッチにより制御することにより、電流
源から供給される電流を制御し、発振クロック発生回路
の出力の発振範囲を変更することができるため、複数種
類の再生速度のCAV方式の光ディスク再生装置の発振
範囲に対応することができる。
As described above, according to the present invention, a first transistor having a gate connected to a reference current line and supplying a drain current to a differential amplifier circuit as a current source, and a current source between the reference current line and ground are provided. A plurality of second transistors each connected in parallel, and a plurality of switches each connected between the reference current line and the gate of each of the plurality of second transistors. By controlling on / off of the transistors by respective switches, the current supplied from the current source can be controlled and the oscillation range of the output of the oscillation clock generation circuit can be changed. It is possible to cope with the oscillation range of the optical disc reproducing apparatus of the system.

【0024】また、複数のスイッチのうち1個のスイッ
チに代えて、この1個のスイッチに対応した第2のトラ
ンジスタのゲートに参照電流線を直接接続することによ
り、スイッチを削減することができる。
In addition, the number of switches can be reduced by connecting a reference current line directly to the gate of the second transistor corresponding to the one switch instead of one of the plurality of switches. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態の電圧制御発振回路
の構成図。
FIG. 1 is a configuration diagram of a voltage controlled oscillation circuit according to a first embodiment of the present invention.

【図2】CAV方式での最外周32倍速再生の場合の制
御電圧と発振周波数との関係を示す図。
FIG. 2 is a diagram showing a relationship between a control voltage and an oscillation frequency in the case of 32 × speed reproduction at the outermost circumference in the CAV method.

【図3】CAV方式での最外周20倍速再生の場合の制
御電圧と発振周波数との関係を示す図。
FIG. 3 is a diagram showing a relationship between a control voltage and an oscillation frequency in the case of 20 × speed reproduction at the outermost circumference in the CAV method.

【図4】本発明の第1の実施の形態の電圧制御発振回路
の制御電圧と発振周波数との関係を示す図。
FIG. 4 is a diagram showing a relationship between a control voltage and an oscillation frequency of the voltage controlled oscillation circuit according to the first embodiment of the present invention.

【図5】本発明の第2の実施の形態の電圧制御発振回路
の構成図。
FIG. 5 is a configuration diagram of a voltage controlled oscillation circuit according to a second embodiment of the present invention.

【図6】電圧制御発振回路を含めた光ディスクの再生信
号処理部の構成図。
FIG. 6 is a configuration diagram of a reproduction signal processing unit of an optical disk including a voltage controlled oscillation circuit.

【図7】従来の電圧制御発振回路の構成図。FIG. 7 is a configuration diagram of a conventional voltage controlled oscillation circuit.

【符号の説明】[Explanation of symbols]

1 光ディスク 2 ピックアップ 3 ヘッドアンプ 4 データスライス回路 5 PLL回路 6 電圧制御発振回路 7 電流源 8 差動増幅回路 9 発振クロック発生回路 10 参照電流線 11,21,N1 Nチャネルトランジスタ(第2の
トランジスタ) 12,22,N2 スイッチ 51 Nチャネルトランジスタ(第1のトランジス
タ)
DESCRIPTION OF SYMBOLS 1 Optical disk 2 Pickup 3 Head amplifier 4 Data slice circuit 5 PLL circuit 6 Voltage control oscillation circuit 7 Current source 8 Differential amplification circuit 9 Oscillation clock generation circuit 10 Reference current line 11, 21, N1 N channel transistor (2nd transistor) 12, 22, N2 switch 51 N-channel transistor (first transistor)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 電流源と、この電流源から供給される電
流を制御電圧に応じて増幅して出力する差動増幅回路
と、この差動増幅回路の出力電流に応じた発振周波数の
クロックを発生する発振クロック発生回路とを備えた電
圧制御発振回路であって、 前記電流源は、参照電流が入力される参照電流線にゲー
トが接続され前記差動増幅回路へドレイン電流を供給す
る第1のトランジスタと、前記参照電流線とグランド間
に各々が並列接続された複数の第2のトランジスタと、
各々が前記参照電流線と前記複数の第2のトランジスタ
の各々のゲートとの間に接続された複数のスイッチとを
設けたことを特徴とする電圧制御発振回路。
1. A current source, a differential amplifier circuit for amplifying and outputting a current supplied from the current source according to a control voltage, and a clock having an oscillation frequency corresponding to an output current of the differential amplifier circuit A voltage-controlled oscillation circuit comprising: an oscillation clock generation circuit that generates a first current; and a first current source having a gate connected to a reference current line to which a reference current is input and supplying a drain current to the differential amplifier circuit. A plurality of second transistors, each of which is connected in parallel between the reference current line and the ground,
A voltage controlled oscillation circuit, comprising: a plurality of switches each connected between the reference current line and a gate of each of the plurality of second transistors.
【請求項2】 複数のスイッチのうち1個のスイッチに
代えて、この1個のスイッチに対応した第2のトランジ
スタのゲートに参照電流線を直接接続した請求項1記載
の電圧制御発振回路。
2. The voltage controlled oscillation circuit according to claim 1, wherein a reference current line is directly connected to a gate of a second transistor corresponding to the one switch, instead of one of the plurality of switches.
JP10251027A 1998-09-04 1998-09-04 Voltage control oscillation circuit Pending JP2000082255A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10251027A JP2000082255A (en) 1998-09-04 1998-09-04 Voltage control oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10251027A JP2000082255A (en) 1998-09-04 1998-09-04 Voltage control oscillation circuit

Publications (1)

Publication Number Publication Date
JP2000082255A true JP2000082255A (en) 2000-03-21

Family

ID=17216536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10251027A Pending JP2000082255A (en) 1998-09-04 1998-09-04 Voltage control oscillation circuit

Country Status (1)

Country Link
JP (1) JP2000082255A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100334804C (en) * 2003-11-05 2007-08-29 晨星半导体股份有限公司 Clock generator and related biasing circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100334804C (en) * 2003-11-05 2007-08-29 晨星半导体股份有限公司 Clock generator and related biasing circuit

Similar Documents

Publication Publication Date Title
KR100270254B1 (en) Active wide range phase lock loop device, phase lock loop method and disc playback device
KR100414628B1 (en) Phase locked loop circuit
JPH05325403A (en) Spindle servo circuit
AU596025B2 (en) Disk reproduction device
KR100585899B1 (en) Pll circuit
KR100307125B1 (en) Disk reading apparatus and rf amp controlling circuit
JP2000082255A (en) Voltage control oscillation circuit
JP2004127483A (en) Pll circuit and data recording control device
JP4079658B2 (en) Circuit for generating binarized wobble signal, write clock generating circuit, method for generating binarized wobble signal, write clock generating method, and optical disc apparatus
US6064271A (en) Voltage controlled oscillator circuit and disc reproducing apparatus
US6081492A (en) Disc player reproduction circuit with reproduction speed dependent VFO
JPH0645675A (en) Laser diode driving circuit
KR0133988B1 (en) Multi-speed audio signal reproducing disk player
JPH06290538A (en) Method and device for recording and reproducing
JP3662438B2 (en) Semiconductor integrated circuit device
JPH1125486A (en) Optical disk drive device
JP4458311B2 (en) Magnetic disk unit
JP2003030849A (en) Optical disk unit
JPH10283735A (en) Optical disk cd encoding apparatus
JPH10261256A (en) Optical disk device and control of optical disk device
JPH06236550A (en) Optical disk device
JP2008159265A (en) Pll circuit
JP2001184805A (en) Clock extracting device
JP2006135857A (en) Semiconductor integrated circuit apparatus and optical disk record reproducing apparatus
JP2002252551A (en) Voltage-controlled oscillator