JP2000068282A

JP2000068282A - 半導体装置及びその製造方法

Info

Publication number: JP2000068282A
Application number: JP10236929A
Authority: JP
Inventors: Hiroyuki Miwa; 浩之三輪
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-08-24
Filing date: 1998-08-24
Publication date: 2000-03-03

Abstract

(57)【要約】【課題】ダブルポリシリコンバイポーラトランジスタ
の半導体装置におけるエミッタ領域ならびに電極構造さ
らにその製造方法を提供する。【解決手段】開口部（エミッタ）８を含む所定の領域
に不純物拡散用の多結晶膜５を設け、開口部８の領域以
外の多結晶膜５の下部に放熱用膜３を設け、短波長レー
ザ光を照射して、開口部８の直下に不純物領域７を形成
する。【効果】開口部（エミッタ領域）のみ加熱され、不純
物（エミッタ）拡散が行われそれ以外は放熱され、熱に
よる素子の特性差が発生しない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、更に詳しくは、エミッタとベース電極
配線層が共にポリシリコンで形成されたバイポーラトラ
ンジスタの半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】図６に示すように、いわゆるダブルポリ
シリコン構造のバイポーラトランジスタの半導体装置で
は、ポリシリコン膜で形成されたエミッタ電極６４とポ
リシリコン膜で形成されたベース電極６３を分離し、且
つイントリンシックベース領域７９の表層にエミッタ領
域８５を自己整合的（セルフアライン）に形成するため
のサイドウォール８１が形成されている。ｎ型エピタキ
シャル層７１内にベース窓７７を介してボロン等のｐ型
不純物がイオン注入法等を用いて注入され、ｐ型のイン
トリンシックベース領域７９が形成される。その後ベー
ス電極６３であるポリシリコン膜が形成され、パターン
ニングされてベース電極６３が形成される。このポリシ
リコン膜（６３）の上にＳｉＯ₂等の絶縁膜７６が形成
され、引き続きポリシリコン膜を加熱し高濃度ｐ型不純
物をｎ型エピタキシャル層７１に拡散してグラフトベー
ス領域８０が形成される。またこの拡散時、サイドウォ
ール８１の直下のｎ型エピタキシャル層７１ではイント
リンシックベース領域７９とグラフトベース領域８０と
が接続されている。

【０００３】さらに、全面に絶縁膜を堆積しエッチバッ
クしベース窓７７の周辺部にサイドウォール８１を形成
する。この後、ベース窓７７とその外周部に高濃度ｎ型
のポリシリコン膜６４を形成し、ハロゲンランプを用い
たランプアニールで不純物をイントリンシックベース領
域７９に拡散してエミッタ領域８５を形成する。

【０００４】このエミッタ領域８５の形成方法は、特に
高性能化の為には、ベース・エミッタの浅接合化が重要
であり、この浅接合を実現する為に、このようにハロゲ
ンランプを光源としたランプアニールを用いてきた。続
いて、コレクタ窓開けし、この窓開部にたとえばＡｌ金
属膜を蒸着してコレクタ金属電極８９を形成する。しか
しながら、上述したように、ハロゲンランプは広範な波
長を有するため、長波長光の吸収により、ウエーハ全体
が加熱される。これは、シリサイドや高誘電体膜形成
後、あるいはＢｉＣＭＯＳデバイス等でＣＭＯＳ形成後
にエミッタ形成用熱処理を行う場合、これら膜特性やＣ
ＭＯＳ特性に影響を及ぼす。

【０００５】更に、ウエーハ表面上の膜構造による違い
と、光の吸収係数の差によりウエーハ内の昇降温度特性
が異なり、電気的あるいは物理的特性差が生じる。これ
らの問題を解決する方法として、短波長光のレーザーア
ニールが有るが、ウエーハ表面の膜構造により畜熱特性
が異なり温度差が発生するため、このアニール方法では
十分満足できるものでは無かった。

【０００６】

【発明が解決しようとする課題】本発明は、上述した半
導体装置におけるエミッタ領域の形成方法とこの形成方
法により形成されたバイポーラトランジスタの半導体装
置に関し、多結晶シリコンを加熱する際に、下層膜の発
熱を極力制御することである。またエミッタ領域形成等
の多結晶シリコンを加熱する際、被加熱膜の構造を改善
することにより、到達温度差の下地膜構造依存性をなく
することである。

【０００７】

【課題を解決するための手段】本願の第１の発明は、半
導体層と、この半導体層上の開口部の外周領域に形成さ
れた層間膜と、この層間膜上に形成された放熱用膜と、
開口部と放熱用膜の上に形成された不純物を含む多結晶
膜とからなる半導体装置である。

【０００８】本願の第２の発明は、第１の導電型の半導
体層と、第１の導電型の半導体層上の開口部の外周領域
に形成された層間膜と、開口部の領域内で第１の導電型
の半導体層内部に形成された第２の導電型の半導体領域
と、層間膜上に形成された放熱用膜と、開口部と放熱用
膜の上に形成された不純物を含む第２の導電型の半導体
層とを備えた半導体接合の半導体装置である。

【０００９】また本願の第３の発明は、ｐ型の第１の半
導体層と、開口部と放熱用膜の開口部の領域内でｐ型の
第１の半導体層内部に形成されたｎ型の半導体領域と、
ｐ型の第１の半導体層に接続されたｐ型の第２の半導体
層と、ｐ型の第２の半導体層上に形成された第１の導電
層と、第１の導電層上で開口部の外部に形成された層間
膜と、層間膜上に形成された放熱用膜と、開口部の外周
部で第１の導電層と層間膜の側壁に形成された絶縁領域
と、開口部と放熱用膜の上に形成されたｎ型の不純物を
含むｎ型の第１の半導体膜とを備えたエミッタ・ベース
の接合のバイポーラトランジスタを備えた半導体装置で
ある。

【００１０】また本願の第４の発明は、バイポーラトラ
ンジスタ半導体装置の製造方法に於いて、絶縁領域で囲
まれた領域の第１の導電型の半導体層上に第１の多結晶
半導体膜を形成する工程と、第１の多結晶半導体膜上に
第１の絶縁層を形成する工程と、レジストマスクにより
この第１の多結晶半導体膜及びこの第１の絶縁層の一部
を連続して開口し、第１の開口部を形成する工程と、イ
オン注入法により高濃度の第２の導電型の不純物を第１
の開口部に注入しイントリンシックベース領域を形成す
る工程と、第２の絶縁層を形成し、この絶縁層をエッチ
バックすることにより第１の開口部の側面に第３の絶縁
層を形成し、第２の開口部を形成する工程と、第１の開
口部の外部の表面に放熱用膜を形成する工程と、第４の
絶縁層形成部の半導体基板中のリンクベース層をこの第
４の絶縁層中に取り込む工程と、イントリンシックベー
ス領域の外周部に第２の導電型の不純物を導入してグラ
フトベース領域を形成する工程と、第５の絶縁層を形成
し、この第５の絶縁層をエッチバックすることにより第
３の絶縁層の側面に第６の絶縁層を形成すると共に第３
の絶縁層の一部を開口し第３の開口部を形成する工程
と、第３の開口部の外部に放熱用膜を形成する工程と、
第３の開口部と放熱用膜の上にエミッタ領域を形成する
ために第１の導電型の不純物を含む第１の導電型の第２
の多結晶半導体膜を形成する工程と、第２の多結晶半導
体膜の不純物をイントリンシックベース領域に導入して
エミッタ領域を形成すると共にコレクタ領域を形成する
工程とを備えたバイポーラトランジスタの半導体装置の
製造方法である。

【００１１】また本願の第５の発明は、バイポーラトラ
ンジスタの半導体装置の製造方法に於いて、絶縁領域で
囲まれた領域の第１の導電型の半導体層上に第１の多結
晶半導体膜を形成する工程と、第１の多結晶半導体膜上
に第１の絶縁層を形成する工程と、第１の絶縁層上に放
熱用膜を形成する工程と、レジストマスクによりこの第
１の多結晶半導体膜、第１の絶縁層の一部と放熱用膜を
連続して開口し、第１の開口部を形成する工程と、イオ
ン注入法により高濃度の第２の導電型の不純物を第１の
開口部に注入しイントリンシックベース領域を形成する
工程と、第２の絶縁層を形成し、この第２の絶縁層をエ
ッチバックすることにより第１の開口部の側面に第３の
絶縁層を形成し、第２の開口部を形成する工程と、イン
トリンシックベース領域の外周部に第２の導電型の不純
物を導入してグラフトベース領域を形成する工程と、第
４の絶縁層を形成し、該第４の絶縁層をエッチバックす
ることにより第３の絶縁層の側面に第５の絶縁層を形成
すると共に第３の絶縁層の一部を開口し第３の開口部を
形成する工程と、第３の開口部の外部に放熱用膜を形成
する工程と、第３の開口部と放熱用膜の上にエミッタ領
域を形成するために第１の導電型の不純物を含む第１の
導電型の第２の多結晶半導体膜を形成する工程と、第２
の多結晶半導体膜の不純物をイントリンシックベース領
域に導入してエミッタ領域を形成する工程と、コレクタ
窓開けし電極を形成する工程とを備えたバイポーラトラ
ンジスタの半導体装置の製造方法である。

【００１２】したがって、本発明のダブルポリシリコン
バイポーラトランジスタの半導体装置は、エミッタ開口
部外部領域に放熱用膜を形成し、エミッタ開口内部は高
濃度不純物を含むポリシリコン膜で構成されているの
で、レーザー光で照射するとエミッタ開口部内部のみが
加熱されポリシリコン膜からの不純物がイントリンシッ
クベース領域内に拡散されエミッタ領域が形成される。
この際、エミッタ開口部以外の放熱用膜の上部に形成さ
れたポリシリコン膜の領域はレーザー照射されても放熱
されて加熱されることはない。

【００１３】

【発明の実施の形態】図１に本発明の実施の形態例を示
す。半導体基板１上にＳｉＯ₂等の層間絶縁膜２を堆積
し、場合によっては更に絶縁膜を堆積し、所定のパター
ンに開口し開口部８を形成する。この後エッチバックし
て窓４の側壁にサイドウォール６を形成してもよい。サ
イドウォール６を形成しない場合、ＳｉＯ₂等の層間絶
縁膜２の上に放熱用膜３、たとえばポリシリコン等を堆
積し、その後レジストを塗布し、所定の形状にパターン
ニングし、これをマスクとしてＲＩＥ法などを用いて層
間絶縁膜２と放熱用膜３をエッチングする。エッチング
は半導体基板１の表面が露出するまで行い、所定形状の
窓４を形成する。

【００１４】この後、さらに不純物を含んだ多結晶膜
（ポリシリコン膜）５を全面に形成し、パターンニング
して電極を形成する。そして、このパターンニングされ
たポリシリコン膜５へ短波長レーザー光を照射して、前
述の開口部８の内部のみが加熱される。この加熱された
領域のみポリシリコン膜５から半導体基板１内へ不純物
が拡散し、そこに不純物領域７が形成される。もし、こ
の不純物領域７が半導体基板１と異なる導電型の不純物
で形成されると、半導体接合が構成される。具体的に
は、半導体基板をｐ型半導体とすると、上述した不純物
領域７はｎ型の半導体（領域）であるから、これら両者
間にＰＮ接合が構成され、ダイオードまたはバイポーラ
トランジスタの半導体装置においてはベース・エミッタ
接合になっている。

【００１５】一方、ポリシリコン膜５の導電型が半導体
基板１と同じである場合には、上述の不純物領域７を後
者より不純物濃度量を多く設定すると、この不純物領域
７の抵抗は小さくなるので、ポリシリコン膜５と不純物
領域７との接触抵抗は小さくなり良好なコンタクト電極
が構成される。

【００１６】このポリシリコン膜５を加熱する際、放熱
用膜３とこの膜の上にポリシリコン膜５が堆積された領
域は、放熱用膜３により被加熱が放射（または拡散）さ
れ加熱されることはない。したがって、有る特定の領域
のみ加熱する場合このように１層のポリシリコン膜の構
造にし、加熱しない領域は下層に放熱用膜の上層に配線
等のポリシリコン膜で構成するとよい。

【００１７】

【実施例】以下、本発明の具体的な実施例につき添付図
面を参照しながら説明する。実施例１まず、図２を参照して本発明の実施例１である半導体装
置の構造について説明する。

【００１８】図２はダブルポリシリコンバイポーラトラ
ンジスタの半導体装置の概略断面構造図である。この例
では縦型ｎｐｎ型トランジスタの構造を示したものであ
る。ｐ型半導体基板（ｐ−ｓｕｂ）２８内にｎ型の高濃
度のコレクタ埋め込み領域（ｎ−ＢＬ：ｎ−Ｂｕｒｉｅ
ｄＬａｙｅｒ）２９が構成され、その外周にチャンネ
ルストップ領域とも呼ばれるＩＳＯ３０が縦方向にｐ型
の高濃度拡散された領域で構成されていて、このチャン
ネルストップ領域３０を用いて各素子が分離されてい
る。

【００１９】このｐ型高濃度不純物領域のチャンネルス
トップ領域、ＩＳＯ（Ｉｓｏｌａｔｉｏｎ）３０の上部
にさらにシリコン酸化膜で構成された絶縁層３３（また
は素子分離領域、ＬＯＣＯＳ；ＬｏｃａｌＯｘｉｄａ
ｔｉｏｎｏｆＳｉｌｉｃｏｎとも記載する）が構成
されている。このＬＯＣＯＳ３３で囲まれた領域内に素
子例えばトランジスタが形成されている。ｎ型のコレク
タ埋め込み領域（ｎ−ＢＬ）２９の上部にエピタキシャ
ル成長して形成されたｎ型エピタキシャル層（ｎ−ｅｐ
ｉ）３１が形成されている。また、このｎ型エピタキシ
ャル層３１内部にｐ型のイントリンシックベース領域３
９さらにこのイントリンシックベース領域３９内にｎ型
の不純物が拡散されたエミッタ領域４５が構成されてい
る。

【００２０】一方、イントリンシックベース領域（また
は真性ベース層とも記載する）３９の上面にｐ型不純物
のポリシリコン膜からなるベース電極２３が形成されて
いて、このベース電極２３の下部にグラフトベース領域
４０が形成されている。グラフトベース領域４０の内側
領域はイントリンシックベース領域３９とオーバーラッ
プされて形成され両ベース領域が接続されている。

【００２１】更に、素子分離のＬＯＣＯＳ３３の上部で
かつグラフトベース領域４０の外周部の領域に絶縁層３
６が形成されていて、この絶縁層３６上にポリシリコン
膜３５で形成されたベース電極２３が構成され、イント
リンシックベース領域３９側の一端部がグラフトベース
領域４０と接続されベースが構成されている。ベース電
極２３の上部にＳｉＯ₂等の絶縁層３６が構成され、か
つこの絶縁層３６の内周端部でベース窓３７またはエミ
ッタ窓（開口部）４２の側壁に絶縁膜たとえばＳｉＯ₂
のサイドウォール４１が構成されている。さらに上述し
たエミッタ窓（開口部）４２以外の領域に光吸収材料ま
たは熱拡散（放熱用）材料膜を形成し、エミッタ電極２
４や他の電極例えば容量２２等の電極の所定のパターン
が形成される。

【００２２】放熱用膜４３であるこの熱拡散用膜（４
３）の上にＣＶＤ法で形成された高濃度のｎ型不純物を
含んだポリシリコン膜２４が形成され、エミッタ窓（開
口部）４２とサイドウォール４１さらにＳｉＯ₂の一部
にわたり所定形状のエミッタ電極（ポリシリコン膜）２
４が構成されている。このように、サイドウォール４１
内には不純物を含んだポリシリコン膜２４しか形成され
ていないが、エミッタ窓４２とサイドウォール４１の外
周部の両領域外のＳｉＯ₂膜の上面の一部には放熱用膜
４３が構成されている。

【００２３】すなわち、サイドウォール４１で囲まれた
エミッタ電極２４を形成するためのポリシリコン膜２４
のみ１層のポリシリコン膜で形成され、それ以外の領域
で加熱して不純物を拡散する必要のない領域は前述のポ
リシリコン膜の下にさらに光吸収材料である放熱用膜４
３のポリシリコン膜が構成されている。このため、エミ
ッタ領域４５内部に存在するポリシリコン膜が加熱さ
れ、それ以外例えばポリシリコン膜が２枚で構成された
領域は吸収された光即ち熱はすぐ放出される。従って、
エミッタ領域４５のみが加熱され、この領域にある高濃
度ｎ型不純物を含んだポリシリコン膜２４から下部のイ
ントリンシックベース領域３９に不純物が拡散される。

【００２４】次に、ｎ型エピタキシャル層３１に接続さ
れコレクタ埋め込み領域２９の内部から上部方向にｎ型
の高濃度の不純物で形成されたコレクタ電極取り出し領
域３４（ＰＬＧ；プラグとも記載する）が形成される。
このコレクタ電極取り出し領域３４の上部にＡｌ等のコ
レクタ金属電極５０が形成され、このＡｌ等の金属電極
は同時に他のベース、エミッタのポリシリコン電極の配
線層の上部にも積層され各電極の一部を形成しそれ以外
の素子等に接続される。

【００２５】実施例２次に、本発明の実施例２であるダブルポリシリコンバイ
ポーラトランジスタの半導体装置の製造方法について図
を参照しながら説明する。なお、図３から図５で用いる
部材で図２と同じものは同一番号を付すことにする。図
３(ａ)と図３(ｂ)、図４(ｃ)から図４(ｅ)と図５(ｆ)か
ら図５(ｈ)はベース電極２３とエミッタ電極２４（３
５）がポリシリコン膜で形成されたいわゆるダブルポリ
シリコン構造のｎｐｎトランジスタの製造方法の各工程
を図示したものである。

【００２６】図３（ａ）に示すように、ｐ型半導体基板
（ｐ−ｓｕｂ、またはサブストレートとも記載する）２
８の主面上にｎ型の高濃度のコレクタ埋め込み領域（ｎ
−ＢＬ）２９を選択的拡散等により形成し、またこのコ
レクタ埋め込み領域２９の形成部の周囲を囲み、すなわ
ち最終的に得る各回路素子間を囲んで例えばメッシュ状
パターンにｐ型の高濃度チャンネルストップ領域（ＩＳ
Ｏ）３０を選択的に形成する。これらコレクタ埋め込み
領域２９とチャンネルストップ領域３０が形成されたサ
ブストレート（ｐ−ｓｕｂ）２８の主表面上と異なる導
電型のｎ型エピタキシャル層３１を成長して半導体基体
（ｐ−ＳＵＢ、ｎ−ｅｐｉ、ｎ−ＢＬ）３２が形成され
る。

【００２７】次に、図３（ｂ）に示すように、最終的に
形成する各素子間に相当する部分すなわち例えばチャン
ネルストップ領域（ＩＳＯ）３０上を含む分離領域等の
いわゆるフィールド部と、さらに最終的にバイポーラト
ランジスタにおけるベース領域とコレクタ領域とを分離
する絶縁層（ＬＯＣＯＳ）３３の分離領域とに選択的に
酸化を行って厚いＳｉＯ₂酸化膜による絶縁膜を形成す
る。そして、例えば選択的イオン注入によってｎ型の高
濃度不純物をドープして低抵抗のコレクタ電極取り出し
領域（ＰＬＧ）３４を形成する。

【００２８】縦型構造のｎｐｎバイポーラトランジスタ
を形成するための半導体基体３２の一部を構成するｎ型
エピタキシャル層３１上の全面に、減圧ＣＶＤ法により
グラフトベース領域４０の拡散源となるｐ型不純物を含
んだポリシリコン膜（２３）３５を１５０ｎｍ程度形成
する。この減圧ＣＶＤ法は、例えば生成温度６３０℃、
ＳｉＨ₄１５００ｃｃ／ｍｉｎ、ＰＨ₃を４５０ｃｃ／ｍ
ｉｎ、Ｈｅを０．８ｌ／ｍｉｎ、生成圧力を１．４Ｔｏ
ｒｒで生成速度７．３ｎｍ／ｍｉｎである。またこのポ
リシリコン膜３５は不純物のないポリシリコン膜を形成
した後、イオンインプランテーション等を用いて不純物
を拡散させｐ型のポリシリコン膜３５を形成することも
できる。このポリシリコン膜３５は図４（ｃ）に示すよ
うに、ベース電極２３（３５）のパターンにエッチング
され、ベース領域以外は除去されている。

【００２９】続けて、常圧ＣＶＤ法により絶縁層３６、
例えばＳｉＯ₂膜を前述のポリシリコン膜３５上とそれ
以外のＬＯＣＯＳ３３上の酸化膜の全面に約３００ｎｍ
程度形成する。ここで用いる常圧ＣＶＤ法は、例えば生
成温度３８０℃、ＳｉＨ₄を５００ｃｃ／ｍｉｎ、Ｏ₂を
１２０ｃｃ／ｍｉｎ、Ｈｅを３．８ｌ／ｍｉｎ、生成速
度約１０ｎｍ／ｍｉｎである。

【００３０】次に、レジスト膜を全面に塗布し、トラン
ジスタのエミッタ窓４２を通常のフォトリソグラフィー
法を用いて、レジストを幅１．０μｍ程度で開口する。
続けて、ドライエッチングたとえばＲＩＥ法によりエミ
ッタ直下にベース領域となる部分すなわちイントリンシ
ックベース領域３９となるポリシリコン膜２３（３
５）、ＳｉＯ₂膜の絶縁層３６をエッチングする。この
エッチングは半導体基体３２のｎ型エピタキシャル層３
１の表面が露出されるまで行い、ベース窓３７を形成す
る。この露出されたベース窓３７の表面に必要に応じて
薄いたとえば１ｎｍ程度のＳｉＯ₂酸化膜を形成して保
護膜３８としても良い。その後、エッチングマスクに用
いた上記レジスト膜を除去する。

【００３１】続いて、イオン注入法により、ベース窓３
７からイントリンシックベース領域３９を形成するため
のｐ型不純物である二フッ化ホウ素（ＢＦ₂）、または
ボロン（Ｂ）を導入する。このイオン注入条件として
は、たとえば打ち込みエネルギーを１０ｋｅｖ、ドーズ
量を１×１０¹³個／ｃｍ²程度に設定した。

【００３２】ベース窓３７の領域にイオン注入した後、
例えば９００から１０００℃のアニール処理により低抵
抗の半導体層で、不純物を含んだポリシリコン膜３５か
らｐ型の不純物がｎ型エピタキシャル層３１内へ拡散さ
れてグラフトベース領域４０が形成される。この拡散さ
れる不純物は拡散の際、縦方向はもちろん横方向にも同
時に拡散するので、イントリンシックベース領域３９の
両端部と接触することによりベースが接続されることに
なる。（図４（ｄ）参照）

【００３３】次に、図４（ｅ）と図５（ｆ）に示すよう
に、ベース窓３７の開口部内を埋め込む状態にして、か
つベース電極用のポリシリコン膜３５の上にサイドウォ
ール４１を形成するためのＳｉＯ₂の絶縁層３６をたと
えば常圧ＣＶＤ法により５００ｎｍ程度形成する。続い
てこのＳｉＯ₂の絶縁層３６を異方性エッチング例えば
ＲＩＥによるドライエッチングによって、ＳｉＯ₂の絶
縁層３６の上層から所定の厚さまでエッチバックして、
ベース窓３７の外周の側壁に所要のサイドウォール４１
が形成されると共に、ベース窓（開口部）３７内にサイ
ドウォール４１によって囲まれたエミッタ窓４２も形成
される。この時、このポリシリコン膜３５と上記ＳｉＯ
₂の絶縁層３６とのエッチング選択比により、このサイ
ドウォール４１のみにオーバーエッチングが掛かる形と
なる。

【００３４】次に、図５（ｇ）に示すように、ベース窓
３７の領域並びにエミッタ窓４２の領域用の開口部を除
く領域全面にポリシリコン膜（放熱用膜）４３を堆積す
る。このポリシリコン膜４３の生成条件は、例えば、生
成温度６００℃、反応圧力を０．８Ｔｏｒｒ、ＳｉＨ₄
を２５０ｃｃ／ｍｉｎ、Ｈｅ（Ｎ₂）１．５ｌ／ｍｉ
ｎ、生成速度を約８ｎｍ／ｍｉｎの減圧ＣＶＤ法（ＬＰ
ＣＶＤ）とし、絶縁層３６上の全面にポリシリコン膜４
３を約１００ｎｍ程度形成する。このポリシリコン膜４
３は短波長光が吸収された際、吸収熱を拡散する役割を
し、熱処理の時、不要な熱を下部の半導体領域、配線層
に伝えず熱による影響を少なくしている。ポリシリコン
膜４３の上にエミッタ電極２４の配線層のポリシリコン
膜２４をさらに積層する。この積層されたポリシリコン
膜２４はｎ型不純物がドープされていて配線抵抗を下げ
るようにしている。

【００３５】下層と上層の積層されたポリシリコン膜
（４３，２４）がエミッタ配線または他の配線としてパ
ターニングされ所定の形状にＲＩＥ法等を用いてエッチ
ングされる。このとき、下層のポリシリコン膜４３はサ
イドウォール４１で囲まれたエミッタ領域４５内かつイ
ントリンシックベース領域３９には形成されていない。
すなわち、イントリンシックベース領域３９の上面には
保護膜３８としての酸化膜とエミッタ電極２４の配線と
してのポリシリコン膜（２４）しか存在しない。

【００３６】その後、エミッタ領域４５形成用のレーザ
ーアニールを行う。この際、エミッタ窓４２の側壁に形
成されたサイドウォール４１で囲まれ、かつイントリン
シックベース領域３９の表面に堆積されたｎ型高濃度不
純物を含むポリシリコン膜２４を例えば波長１９０から
３１０ｎｍのコヒーレント光を数秒から１０秒程度照射
する。この熱処理により、エミッタ窓４２を通じてポリ
シリコン膜の不純物を上述したイントリンシックベース
領域３９の表面にｎ型不純物で形成されたエミッタ領域
４５が形成される。

【００３７】上述したレーザーアニールとしてのレーザ
ーダイオードはエキシマレーザーを用いると、ＡｒＦで
は１９３ｎｍ、ＫｒＦでは２４８ｎｍまたＸｅＣｌでは
３０８ｎｍの短波長の光を発光する。このレーザー光を
照射すると、ポリシリコン膜や不純物を含んだポリシリ
コン膜、さらにポリサイド膜の被照射波長に対する吸収
係数が他の層間絶縁層例えばＳｉＯ₂膜と比べて大き
く、数秒から１０秒間程度照射してもポリシリコン膜で
は光すなわち熱を十分吸収できポリシリコン膜が形成さ
れた領域のみ熱を蓄えたりあるいはその後放熱したりで
きる。これには吸収される光の波長にも関係する。また
放熱用膜４３やエミッタ電極用ポリシリコン膜２４等の
吸収膜の材料が異なるとその膜に適した波長がある。こ
こでは、エミッタ領域４５を形成するためにはその配線
材料とその配線抵抗を少しでも小さくする必要があるた
め、ポリシリコン膜等が適している。

【００３８】このようにして、エミッタ電極２４とエミ
ッタ領域４５は自己整合的に形成されている。またエミ
ッタ領域４５は０．１５から０．２０μｍ程度の深さに
拡散できるので、このエミッタ領域の下部から下方向に
形成されたイントリンシックベース領域３９の幅は０．
１から０．２μｍとなり、浅接合のＮＰＮトランジスタ
が実現される。

【００３９】そして、図５（ｈ）に示すように、全面に
絶縁層４６を堆積し、この後エミッタ、ベース、コレク
タの各電極および電極取り出し領域（３４）上に窓開け
を行い、その上にＡｌ等の金属電極ないしは配線を形成
すると共に、他の素子の電極も同時に形成する。また、
エミッタ、ベース、コレクタ等の金属電極上に層間絶縁
層５１を全面のＣＶＤ法等で形成する。

【００４０】実施例３次に、本発明の実施例３であるダブルポリシリコンバイ
ポーラトランジスタの半導体装置の製造方法について説
明する。本発明のダブルポリシリコンバイポーラトラン
ジスタの半導体装置の製造方法は、上述した本発明の実
施例２で説明した、図３（ａ）、図３（ｂ）と図４
（ｃ）まで同じである。次の図４（ｄ）において、Ｓｉ
Ｏ₂の絶縁層３６を形成した後、レジスト膜を全面に塗
布せず、ポリシリコン膜（放熱用膜）４３を全面に堆積
し、この放熱用膜４３は所定形状にパターンニングし、
次にベース窓３７を開口する。ベース窓３７を開口して
露出されたｎ型エピタキシャル層３１の表面に温度約４
００℃の常圧ＣＶＤ法、あるいは１６５℃のＴＥＯＳ−
Ｏ₃法を用いて、薄い１０ｎｍ程度の酸化膜を形成す
る。

【００４１】その後、レジスト膜を全面に塗布し、トラ
ンジスタのエミッタ窓４２を通常のフォトリソグラフィ
ー法を用いて、レジスト膜を幅１．０μｍ程度で開口す
る。それ以降図５（ｆ）までの製造方法は実施例２と同
じである。

【００４２】次に、図５（ｇ）においては、ポリシリコ
ン膜４３を堆積する工程を除いたそれ以外の工程と同じ
である。さらにそれ以降の図５（ｈ）は実施例２と同じ
工程である。したがって、この実施例３では、実施例２
と比較して、放熱用膜４３の堆積工程とベース窓３７内
部領域の露出表面に形成する保護膜３８の形成工程の順
序が変わっている。

【００４３】なお、上述した例では、イントリンシック
ベース領域３９を形成するため不純物をｎ型エピタキシ
ャル層３１から拡散したり、グラフトベース領域４０形
成のためポリシリコン膜３５からｎ型エピタキシャル層
３１へ不純物を拡散し、さらにポリシリコン膜２４から
エミッタ領域４５を形成するため不純物をイントリンシ
ックベース領域３９へ層拡散したりする工程を別々に行
っているが、これらを同一の加熱処理工程で行うことも
できる等種々の変更が可能である。

【００４４】

【発明の効果】以上の説明から明らかなように、本発明
のダブルポリシリコンバイポーラトランジスタの半導体
装置は、エミッタ領域は１層のポリシリコン膜で形成
し、それ以外のポリシリコン膜の有る領域たとえば配線
層、容量の電極等の下層に放熱用膜でポリシリコンで形
成された膜を設けることにより、このポリシリコン全面
に短波長光源を有するレーザー光を照射し、エミッタ開
口部のエミッタ拡散領域のポリシリコンの領域のみが加
熱されそれ以外のポリシリコン膜のある領域は放熱され
加熱されない。したがって、従来は開口部絶縁膜上の多
結晶シリコンは、放熱特性のよくないＳｉＯ₂上に形成
されていたので、この部分の加熱到達温度が高くなり、
領域によっては素子などの特性差が発生する原因となっ
ていたが、本発明の構成または製造方法を用いることに
より、エミッタ拡散用多結晶シリコン膜が、開口部内外
ともに放熱性に優れた膜であるため、下層膜構造差によ
る加熱到達温度差が発生されることが防止され、それに
より素子などの温度特性の差が小さくなる。

【図面の簡単な説明】

【図１】本発明の実施の形態例に係る電極構造の半導体
装置の概略断面構造図である。

【図２】本発明の実施例１に係るダブルポリシリコンバ
イポーラトランジスタの半導体装置の概略断面構造図で
ある。

【図３】図３（ａ）から図３（ｂ）は本発明の実施例２
と実施例３に係るダブルポリシリコンバイポーラトラン
ジスタの半導体装置の製造方法のプロセスを説明するた
めの概略断面構造図である。

【図４】図４（ｃ）から図４（ｅ）は本発明の実施例２
と実施例３に係るダブルポリシリコンバイポーラトラン
ジスタの半導体装置の製造方法のプロセスを説明するた
めの概略断面構造図である。

【図５】図５（ｆ）から図５（ｈ）は本発明の実施例２
と実施例３に係るダブルポリシリコンバイポーラトラン
ジスタの半導体装置の製造方法のプロセスを説明するた
めの概略断面構造図である。

【図６】従来例のバイポーラトランジスタの半導体装置
の主要部の概略断面構造図である。

【符号の説明】

１…半導体基板、２…層間絶縁膜、３…放熱用膜、４…
窓、５…多結晶膜（ポリシリコン膜）、６…サイドウォ
ール、７…不純物領域、８…開口部（エミッタ領域）、
２１…バイポーラトランジスタ、２２…容量、２３，６
３…ベース電極（ポリシリコン膜）、２４，６４…エミ
ッタ電極（ポリシリコン膜）、２６，３６…絶縁膜、２
８…ｐ型半導体基板（ｐ−ｓｕｂ）、２９…コレクタ埋
め込み領域（ｎ−ＢＬ）、３０…チャンネルストップ領
域（ＩＳＯ）、３１，７１…ｎ型エピタキシャル層、３
２…半導体基体、３３…絶縁層（ＬＯＣＯＳ）、３４…
コレクタ電極取り出し領域、３５…半導体層（ポリシリ
コン膜）、３７…ベース窓（開口部）、３９，７９…イ
ントリンシックベース領域（真性ベース層）、４０，８
０…グラフトベース領域、４１，８１…サイドウォー
ル、４２…エミッタ窓（開口部）、４３…放熱用膜（ポ
リシリコン膜）、４４…ポリシリコン膜、４５，８５…
エミッタ領域、４７…上層金属配線層、４８…エミッタ
金属電極、４９…ベース金属電極、５０，８９…コレク
タ金属電極、５１…層間絶縁膜

Claims

【特許請求の範囲】

【請求項１】半導体層と、前記半導体層上の開口部の外周領域に形成された層間膜
と、前記層間膜上に形成された放熱用膜と、前記開口部と前記放熱用膜の上に形成された不純物を含
む多結晶膜とを具備する半導体装置。
【請求項２】前記半導体層がｐ型半導体層で形成され
たことを特徴とする請求項１記載の半導体装置。
【請求項３】前記放熱用膜が多結晶シリコンで構成さ
れたことを特徴とする請求項１記載の半導体装置。
【請求項４】前記半導体層と前記不純物を含む多結晶
膜との間に該不純物と異なる導電型の半導体領域が構成
されたことを特徴とする請求項１記載の半導体装置。
【請求項５】前記層間膜がＳｉＯ₂で構成されたこと
を特徴とする請求項１記載の半導体装置。
【請求項６】第１の導電型の半導体層と、前記第１の導電型の半導体層上の開口部の外周領域に形
成された層間膜と、前記開口部の領域内で前記第１の導電型の半導体層内部
に形成された第２の導電型の半導体領域と、前記層間膜上に形成された放熱用膜と、前記開口部と前記放熱用膜の上に形成された不純物を含
む第２の導電型の半導体層とを含む半導体接合が構成さ
れたことを特徴とする半導体装置。
【請求項７】前記第１の導電型の半導体層がｐ型半導
体層で形成されたことを特徴とする請求項６記載の半導
体装置。
【請求項８】前記放熱用膜が多結晶シリコンで構成さ
れたことを特徴とする請求項６記載の半導体装置。
【請求項９】前記第２の導電型の半導体層がｎ型の導
電型の半導体層で構成されたことを特徴とする請求項６
記載の半導体装置。
【請求項１０】前記層間膜がＳｉＯ₂で構成されたこ
とを特徴とする請求項６記載の半導体装置。
【請求項１１】ｐ型の第１の半導体層と、開口部と放熱用膜の前記開口部の領域内で前記ｐ型の第
１の半導体層内部に形成されたｎ型の半導体領域と、前記ｐ型の第１の半導体層に接続されたｐ型の第２の半
導体層と、前記ｐ型の第２の半導体層上に形成された第１の導電層
と、前記第１の導電層上で前記開口部の外部に形成された層
間膜と、前記層間膜上に形成された放熱用膜と、前記開口部の外周部で前記第１の導電層と前記層間膜の
側壁に形成された絶縁領域と、前記開口部と前記放熱用膜の上に形成されたｎ型の不純
物を含むｎ型の第１の半導体膜とを具備してなるエミッ
タ・ベースの接合が構成されたバイポーラトランジスタ
の半導体装置。
【請求項１２】前記放熱用膜が多結晶シリコンで構成
されたことを特徴とする請求項１１記載のバイポーラト
ランジスタの半導体装置。
【請求項１３】前記層間膜がＳｉＯ₂で構成されたこ
とを特徴とする請求項１１記載のバイポーラトランジス
タの半導体装置。
【請求項１４】前記層間膜がＳｉＯ₂のサイドウォー
ルで構成されたことを特徴とする請求項１１記載のバイ
ポーラトランジスタの半導体装置。
【請求項１５】バイポーラトランジスタの半導体装置
の製造方法に於いて、絶縁領域で囲まれた領域の第１の導電型の半導体層上に
第１の多結晶半導体膜を形成する工程と、前記第１の多結晶半導体膜上に第１の絶縁層を形成する
工程と、レジストマスクにより該第１の多結晶半導体膜及び該第
１の絶縁層の一部を連続して開口し、第１の開口部を形
成する工程と、イオン注入法により高濃度の第２の導電型の不純物を前
記第１の開口部に注入しイントリンシックベース領域を
形成する工程と、第２の絶縁層を形成し、該第２の絶縁層をエッチバック
することにより前記第１の開口部の側面に第３の絶縁層
を形成し、第２の開口部を形成する工程と、前記第１の開口部の外部表面に放熱用膜を形成する工程
と、前記イントリンシックベース領域の外周部に前記第２の
導電型の不純物を導入してグラフトベース領域を形成す
る工程と、第４の絶縁層を形成し、該第４の絶縁層をエッチバック
することにより前記第３の絶縁層の側面に第５の絶縁層
を形成すると共に前記第３の絶縁層の一部を開口し第３
の開口部を形成する工程と、前記第３の開口部の外部に放熱用膜を形成する工程と、前記第３の開口部と前記放熱用膜の上にエミッタ領域を
形成するために前記第１の導電型の不純物を含む第１の
導電型の第２の多結晶半導体膜を形成する工程と、前記第２の多結晶半導体膜の不純物を前記イントリンシ
ックベース領域に導入してエミッタ領域を形成する工程
と、コレクタ窓開けし電極を形成する工程とを備えたことを
特徴とするバイポーラトランジスタの半導体装置の製造
方法。
【請求項１６】前記第１の多結晶半導体膜から前記イ
ントリンシックベース領域に不純物を拡散して前記グラ
フトベース領域を形成することを特徴とする請求項１５
記載のバイポーラトランジスタの半導体装置の製造方
法。
【請求項１７】前記第２の多結晶半導体膜にレーザー
光を照射して不純物を前記イントリンシックベース領域
に導入してエミッタ領域を形成することを特徴とする請
求項１５記載のバイポーラトランジスタの半導体装置の
製造方法。
【請求項１８】前記第２の多結晶半導体膜にエキシマ
レーザーを用いて照射することを特徴とする請求項１７
記載のバイポーラトランジスタの半導体装置の製造方
法。
【請求項１９】前記第２の多結晶半導体膜をポリシリ
コン膜で形成することを特徴とする請求項１８記載のバ
イポーラトランジスタの半導体装置の製造方法。
【請求項２０】バイポーラトランジスタの半導体装置
の製造方法に於いて、絶縁領域で囲まれた領域の第１の導電型の半導体層上に
第１の多結晶半導体膜を形成する工程と、前記第１の多結晶半導体膜上に第１の絶縁層を形成する
工程と、前記第１の絶縁層上に放熱用膜を形成する工程と、レジストマスクにより該第１の多結晶半導体膜、前記第
１の絶縁層の一部と前記放熱用膜を連続して開口し、第
１の開口部を形成する工程と、イオン注入法により高濃度の第２の導電型の不純物を前
記第１の開口部に注入しイントリンシックベース領域を
形成する工程と、第２の絶縁層を形成し、該第２の絶縁層をエッチバック
することにより前記第１の開口部の側面に第３の絶縁層
を形成し、第２の開口部を形成する工程と、前記イントリンシックベース領域の外周部に前記第２の
導電型の不純物を導入してグラフトベース領域を形成す
る工程と、第４の絶縁層を形成し、該第４の絶縁層をエッチバック
することにより前記第３の絶縁層の側面に第５の絶縁層
を形成すると共に前記第３の絶縁層の一部を開口し第３
の開口部を形成する工程と、前記第３の開口部の外部に放熱用膜を形成する工程と、前記第３の開口部と前記放熱用膜の上にエミッタ領域を
形成するために前記第１の導電型の不純物を含む第１の
導電型の第２の多結晶半導体膜を形成する工程と、前記第２の多結晶半導体膜の不純物を前記イントリンシ
ックベース領域に導入してエミッタ領域を形成する工程
と、コレクタ窓開けし電極を形成する工程とを備えたことを
特徴とするバイポーラトランジスタの半導体装置の製造
方法。
【請求項２１】前記第１の多結晶半導体膜から前記イ
ントリンシックベース領域に不純物を拡散して前記グラ
フトベース領域を形成することを特徴とする請求項２０
記載のバイポーラトランジスタの半導体装置の製造方
法。
【請求項２２】前記第２の多結晶半導体膜にレーザー
光を照射して不純物を前記イントリンシックベース領域
に導入してエミッタ領域を形成することを特徴とする請
求項２０記載のバイポーラトランジスタの半導体装置の
製造方法。