[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2000046748A - Method and apparatus for inspecting conductor pattern and production of multilayered substrate - Google Patents

Method and apparatus for inspecting conductor pattern and production of multilayered substrate

Info

Publication number
JP2000046748A
JP2000046748A JP10211559A JP21155998A JP2000046748A JP 2000046748 A JP2000046748 A JP 2000046748A JP 10211559 A JP10211559 A JP 10211559A JP 21155998 A JP21155998 A JP 21155998A JP 2000046748 A JP2000046748 A JP 2000046748A
Authority
JP
Japan
Prior art keywords
conductor pattern
image signal
defect
pattern
converted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10211559A
Other languages
Japanese (ja)
Inventor
Hiroya Koshishiba
洋哉 越柴
Mitsunobu Isobe
光庸 磯部
Mineo Nomoto
峰生 野本
Haruomi Kobayashi
治臣 小林
Yoko Irie
洋子 入江
Hiroto Okuda
浩人 奥田
Norio Sengoku
則夫 千石
Shigemi Mio
恵己 美尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10211559A priority Critical patent/JP2000046748A/en
Publication of JP2000046748A publication Critical patent/JP2000046748A/en
Pending legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a conductor pattern inspecting method and apparatus capable of performing inspection certainly at a high speed, and a method for producing a multilayered substrate. SOLUTION: A circuit board 51 to be inspected is illuminated by polarized illumination light having a wavelength of 300-550 nm, and the optical image based on reflected light blocking the polarizing component of the polarized illumination light from the illuminated circuit board to be inspected is detected by a detector to be converted to an optical image signal. The converted optical image signal is binarized on the basis of a predetermined threshold value to be converted to a binary image signal showing a conductor pattern, the positional shift quantity of the conductor pattern is calculated on the basis of the binary image signal showing the converted conductor pattern, and alignment is performed on the basis of the positional shift quantity of the conductor pattern to be compared to extract the defect of the conductor pattern.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電気回路基板の外
観検査に係わり、特に、セラミック基板に使用するグリ
ーンシートの表裏配線間を電気的に接続するために形成
されているスルーホール各々に充填される金属微粒子を
含んだ導電ペーストの充填物や、グリーンシート表面に
印刷される金属微粒子を含んだ導電ペーストの配線パッ
ド等からなる導体パターンを検査する導体パターンの検
査方法およびその装置並びに多層セラミック基板等の多
層基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an appearance inspection of an electric circuit board, and more particularly to filling a through hole formed for electrically connecting front and back wirings of a green sheet used for a ceramic substrate. Pattern inspection method and apparatus for inspecting a conductor pattern composed of a conductive paste filler containing metal fine particles to be formed and wiring pads of the conductive paste containing metal fine particles printed on the surface of the green sheet, and a multilayer ceramic The present invention relates to a method for manufacturing a multilayer substrate such as a substrate.

【0002】[0002]

【従来の技術】従来、セラミック基板に用いるグリーン
シートに形成された多数のスルーホール(貫通孔)に充
填された金属微粒子(ペースト)を検査するスルーホー
ル充填状態検査技術については、特開平5−30700
6号公報(従来技術1)に開示されている。この従来技
術1では、まず、回路基板に対し、斜め上方より照明し
た状態で、上方、あるいは斜め上方より画像を検出す
る。上方より検出した画像を2値化し、充填物の領域を
抽出し、その面積と周囲長に基づき、異物付着・混入欠
陥、飛散欠陥、にじみ欠陥、スルーホールなし欠陥を検
出する。斜め上方より検出した画像を2値化し、スルー
ホール壁面部分に対応する画像領域を抽出し、その面積
に基づき不足欠陥を検出していた。また、グリーンシー
トの表面に形成された配線パッドの検査技術について
は、特開平1−259245号公報(従来技術2)に開
示されている。この従来技術2では、まず、2値の基準
パターンを拡大及び縮小し、拡大パターン、縮小パター
ンのエッジを求める。撮像し2値化した検出2値画像
と、前記各エッジとの重なり部分を欠陥として検出して
いた。
2. Description of the Related Art Conventionally, there is disclosed a through hole filling state inspection technique for inspecting metal fine particles (paste) filled in a large number of through holes (through holes) formed in a green sheet used for a ceramic substrate. 30700
No. 6 (prior art 1). In the related art 1, first, an image is detected from above or obliquely above the circuit board while being illuminated from obliquely above. The image detected from above is binarized to extract a region of the filling, and based on the area and perimeter, a foreign matter adhesion / mixing defect, a scattering defect, a bleeding defect, and a defect without a through hole are detected. The image detected from obliquely above is binarized, an image region corresponding to the wall portion of the through hole is extracted, and a lack defect is detected based on the area. A technique for inspecting wiring pads formed on the surface of the green sheet is disclosed in Japanese Patent Application Laid-Open No. 1-259245 (prior art 2). In the prior art 2, first, a binary reference pattern is enlarged and reduced, and edges of the enlarged pattern and the reduced pattern are obtained. An overlapping portion between the detected binary image captured and binarized and each edge is detected as a defect.

【0003】[0003]

【発明が解決しようとする課題】充填物は、スルーホー
ルに金属微粒子を含んだペーストをスクリーン印刷によ
り充填するため、ペーストと基材(グリーンシート)の
境界、すなわちエッジ部に凹凸が多い。また、グリーン
シートは平坦ではなく、へこみなど凹凸がある。上記従
来技術1の場合、ペーストの面積と周囲長に基づき、異
物付着・混入欠陥、飛散欠陥、にじみ欠陥などを検出し
ている。ペーストのエッジに凹凸があると、周囲長が長
くなり、見逃し・虚報の原因となっている。また、充填
物不足欠陥は、スルーホール壁面部分を明るく顕在化し
て検出するため、グリーンシートのへこみが明るく検出
されて虚報となる場合がある。さらに、ペーストに含ま
れる金属微粒子が鋭く光り、虚報の原因となる。
Since the filling material is filled with a paste containing fine metal particles in the through holes by screen printing, the boundary between the paste and the base material (green sheet), that is, the edge portion has many irregularities. Further, the green sheet is not flat, but has irregularities such as dents. In the case of the above prior art 1, based on the area and the perimeter of the paste, foreign matter adhesion / mixing defects, scattering defects, blurring defects, etc. are detected. If the edge of the paste has irregularities, the perimeter becomes longer, causing oversight and false information. In addition, since the insufficient filling defect is detected by making the wall portion of the through-hole bright and visible, the dent of the green sheet may be detected brightly and become false information. Further, the fine metal particles contained in the paste glow sharply, which causes a false alarm.

【0004】一方、グリーンシート表面の配線パッド
は、金属微粒子を含んだペーストをスクリーン印刷によ
り形成する。スクリーンのばらつきや印刷条件の変動に
より、配線パッドの形状、大きさはグリーンシート毎に
ばらついている。また、一枚のグリーンシートの各配線
パッドもスクリーンの孔形状や印刷条件により大きさが
ばらつく。上記従来技術2の場合、配線パッドの大きさ
のばらつきに対処できないため、欠陥の見逃しや虚報が
発生する。
On the other hand, the wiring pads on the surface of the green sheet are formed by screen printing a paste containing fine metal particles. Due to variations in screens and printing conditions, the shape and size of the wiring pads vary from one green sheet to another. Also, the size of each wiring pad of one green sheet varies depending on the hole shape of the screen and printing conditions. In the case of the above-described prior art 2, since the variation in the size of the wiring pad cannot be dealt with, a defect is overlooked or a false report occurs.

【0005】本発明の目的は、上記課題を解決すべく、
金属微粒子を含んだ導電ペーストからなる充填物や配線
パッド等の導体パターンについての余剰欠陥(にじみ、
飛散、突起)、欠損欠陥(欠け、ピンホール)、不足欠
陥、異物混入欠陥、導体パターンなし欠陥、位置ずれ欠
陥などを、虚報を最小限に抑えつつ確実に、且つ高速で
検査できるようにした導体パターンの検査方法およびそ
の装置を提供することにある。
[0005] An object of the present invention is to solve the above problems.
Surplus defects (bleed,
It is possible to reliably and quickly inspect spatters, protrusions, missing defects (chips, pinholes), missing defects, foreign matter-incorporated defects, defects without conductor patterns, and displacement errors while minimizing false alarms. An object of the present invention is to provide a conductor pattern inspection method and apparatus.

【0006】また、本発明の他の目的は、金属微粒子を
含んだ導電ペーストからなる充填物や配線パッド等の導
体パターンについて、シート毎、またはシート面内にお
いてばらつきが発生しても、またシート上に凹凸が発生
しても、余剰欠陥、欠損欠陥、不足欠陥、異物混入欠
陥、導体パターンなし欠陥、位置ずれ欠陥などを、誤検
出することなく確実に、且つ高速で検査できるようにし
た導体パターンの検査方法およびその装置を提供するこ
とにある。また、本発明の他の目的は、補修用の薄膜を
形成する必要がなくなるように、多層セラミック基板を
高歩留まりで製造することができるようにした多層基板
の製造方法を提供することにある。
Another object of the present invention is to provide a conductive pattern including a conductive paste containing metal fine particles and a conductive pattern such as a wiring pad, even if a variation occurs between sheets or within a sheet surface. A conductor that enables reliable and high-speed inspection of surplus defects, missing defects, insufficient defects, foreign matter-containing defects, defects without conductor patterns, positional displacement defects, etc., even if irregularities occur on the surface, without erroneous detection. An object of the present invention is to provide a pattern inspection method and an apparatus therefor. It is another object of the present invention to provide a method of manufacturing a multilayer substrate capable of manufacturing a multilayer ceramic substrate at a high yield so that it is not necessary to form a repair thin film.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、基材に対して金属微粒子を含んだ導電ペ
ーストを所定の導体パターンに印刷して形成された被検
査回路基板に対して、550nm以下(例えば400〜
550nm)の波長を有する偏光照明光を照明し、該照
明された被検査回路基板からの前記偏光照明光の偏光成
分を遮光した反射光に基づく光学画像を検出器で受光し
て光学画像信号に変換し、該変換された光学画像信号を
所定のしきい値で2値化して前記導体パターンを示す2
値化画像信号に変換し、該変換された導体パターンを示
す2値化画像信号を元に導体パターンの位置ずれ量を算
出し、前記変換された導体パターンを示す2値化画像信
号と該導体パターンの欠陥判定基準を決める基準の2値
化画像信号とを前記算出された導体パターンの位置ずれ
量に基づいて位置合わせして比較することによって導体
パターンの欠陥を抽出することを特徴とする導体パター
ンの検査方法である。
In order to achieve the above object, the present invention provides a circuit board to be inspected formed by printing a conductive paste containing metal fine particles on a base material in a predetermined conductive pattern. On the other hand, 550 nm or less (for example, 400 to
550 nm), and a detector receives an optical image based on reflected light obtained by shielding the polarized component of the polarized illumination light from the illuminated circuit board to be inspected from the illuminated circuit board to be inspected, and forms an optical image signal. And converting the converted optical image signal into a binary signal at a predetermined threshold value to indicate the conductor pattern.
The converted conductor pattern is converted into a digitized image signal, the amount of displacement of the conductor pattern is calculated based on the binarized image signal indicating the converted conductor pattern, and the binarized image signal indicating the converted conductor pattern and the conductor A conductor pattern defect is extracted by aligning and comparing a binary image signal as a reference for determining a pattern defect determination criterion based on the calculated positional shift amount of the conductor pattern. This is a pattern inspection method.

【0008】また、本発明は、基材に対して金属微粒子
を含んだ導電ペーストを所定の導体パターンに印刷して
形成された被検査回路基板に対して、550nm以下
(例えば400〜550nm)の波長を有する偏光照明
光を照明し、該照明された被検査回路基板からの前記偏
光照明光の偏光成分を遮光した反射光に基づく光学画像
を検出器で受光して光学画像信号に変換し、該変換され
た光学画像信号を所定のしきい値で2値化して前記導体
パターンを示す2値化画像信号に変換し、該変換された
導体パターンを示す2値化画像信号を元に導体パターン
の位置ずれ量と導体パターンの大きさ(ばらつきも含
む)とを算出し、前記変換された導体パターンを示す2
値化画像信号と前記算出された導体パターンの大きさに
合わせられた導体パターンの欠陥判定基準を決める基準
の2値化画像信号とを前記算出された導体パターンの位
置ずれ量に基づいて位置合わせして比較することによっ
て導体パターンの欠陥を抽出することを特徴とする導体
パターンの検査方法である。
[0008] The present invention also provides a circuit board to be inspected formed by printing a conductive paste containing metal fine particles on a base material in a predetermined conductor pattern, to a thickness of 550 nm or less (for example, 400 to 550 nm). Illuminating polarized illumination light having a wavelength, receiving an optical image based on the reflected light obtained by blocking the polarization component of the polarized illumination light from the illuminated circuit board to be inspected, and converting it into an optical image signal by receiving a detector; The converted optical image signal is binarized at a predetermined threshold value and converted into a binarized image signal indicating the conductor pattern, and a conductor pattern is generated based on the binarized image signal indicating the converted conductor pattern. Is calculated and the size (including variation) of the conductor pattern is calculated, and 2
Positioning the digitized image signal and a binarized image signal as a criterion for determining a defect determination criterion of the conductor pattern matched to the calculated size of the conductor pattern based on the calculated displacement amount of the conductor pattern The method for inspecting a conductor pattern is characterized in that a defect of the conductor pattern is extracted by performing a comparison.

【0009】また、本発明は、基材に対して金属微粒子
を含んだ導電ペーストを所定の導体パターンに印刷して
形成された被検査回路基板に対して、偏光照明光を照明
し、該照明された被検査回路基板からの前記偏光照明光
の偏光成分を遮光した反射光に基づく光学画像を検出器
で受光して光学画像信号に変換し、該変換された光学画
像信号を所定のしきい値で2値化して前記導体パターン
を示す2値化画像信号に変換し、該変換された導体パタ
ーンを示す2値化画像信号を元に導体パターンの位置ず
れ量と導体パターンの大きさ(ばらつきも含む)とを算
出し、前記変換された導体パターンを示す2値化画像信
号と前記算出された導体パターンの大きさに合わせられ
た導体パターンの欠陥判定基準を決める基準の2値化画
像信号とを前記算出された導体パターンの位置ずれ量に
基づいて位置合わせして比較することによって導体パタ
ーンの欠陥を抽出することを特徴とする導体パターンの
検査方法である。また、本発明は、基材に対して金属微
粒子を含んだ導電ペーストを所定の導体パターンに印刷
して形成された被検査回路基板に対して、偏光照明光を
照明し、該照明された被検査回路基板からの前記偏光照
明光の偏光成分を遮光した反射光に基づく光学画像を検
出器で受光して光学画像信号に変換し、該変換された光
学画像信号を互いに異なる第1および第2のしきい値で
2値化して前記導体パターンを示す第1および第2の2
値化画像信号に変換し、該変換された導体パターンを示
す第1または第2の2値化画像信号を元に導体パターン
の位置ずれ量を算出し、前記変換された導体パターンを
示す第1の2値化画像信号と該導体パターンに対する外
枠の欠陥判定基準を決める第1の基準の2値化画像信号
とを前記算出された位置ずれ量に基づいて位置合わせし
て比較することによって外枠外に存在する導体パターン
の欠陥を抽出し、前記変換された導体パターンを示す第
2の2値化画像信号と該導体パターンに対する内枠の欠
陥判定基準を決める第2の基準の2値化画像信号とを前
記算出された位置ずれ量に基づいて位置合わせして比較
することによって内枠内に存在する導体パターンの欠陥
を抽出することを特徴とする導体パターンの検査方法で
ある。
Further, the present invention irradiates polarized illumination light to a circuit board to be inspected formed by printing a conductive paste containing metal fine particles on a base material in a predetermined conductor pattern. An optical image based on the reflected light obtained by blocking the polarization component of the polarized illumination light from the circuit board to be inspected is received by a detector and converted into an optical image signal, and the converted optical image signal is converted to a predetermined threshold. The value is converted into a binary image signal indicating the conductor pattern by a value, and the displacement amount of the conductor pattern and the size (variation) of the conductor pattern are determined based on the converted binary image signal indicating the conductor pattern. ), And a binarized image signal indicating the converted conductor pattern and a standardized binarized image signal for determining a defect determination criterion of the conductor pattern according to the size of the calculated conductor pattern. And the above calculation A method of inspecting a conductive pattern and extracting a defect of the conductive pattern by Align compared on the basis of the positional deviation amount of conductors patterns. Further, the present invention illuminates polarized illumination light on a circuit board to be inspected formed by printing a conductive paste containing metal fine particles on a substrate in a predetermined conductor pattern, and illuminates the illuminated substrate. The detector receives an optical image based on the reflected light obtained by blocking the polarization component of the polarized illumination light from the inspection circuit board, converts the optical image signal into an optical image signal, and converts the converted optical image signal into first and second different optical signals. The first and second binary signals which are binarized at the threshold value and indicate the conductor pattern
A converted image pattern, and calculates a displacement amount of the conductor pattern based on the first or second binarized image signal indicating the converted conductor pattern; The position of the binarized image signal is compared with the binarized image signal of the first reference which determines the defect judgment criterion of the outer frame with respect to the conductor pattern based on the calculated positional deviation amount, and is compared. A defect of the conductor pattern existing outside the frame is extracted, a second binarized image signal indicating the converted conductor pattern, and a binarized image of a second reference for determining a defect judgment criterion of the inner frame with respect to the conductor pattern. A conductor pattern inspection method characterized in that a defect of a conductor pattern existing in an inner frame is extracted by aligning and comparing a signal with a signal based on the calculated displacement amount.

【0010】また、本発明は、基材に対して金属微粒子
を含んだ導電ペーストを所定の導体パターンに印刷して
形成された被検査回路基板に対して、偏光照明光を照明
し、該照明された被検査回路基板からの前記偏光照明光
の偏光成分を遮光した反射光に基づく光学画像を検出器
で受光して光学画像信号に変換し、該変換された光学画
像信号を互いに異なる第1および第2のしきい値(TH
aまたはTHh、THbまたはTHl)で2値化して前
記導体パターンを示す第1および第2の2値化画像信号
Ga(x,y)またはFa(x,y)、Gb(x,y)
またはFb(x,y)に変換し、該変換された導体パタ
ーンを示す第1または第2の2値化画像信号を元に導体
パターンの位置ずれ量と導体パターンの大きさとを算出
し、前記変換された導体パターンを示す第1の2値化画
像信号Ga(x,y)またはFa(x,y)と前記算出
された導体パターンの大きさに合わせられた導体パター
ンに対する外枠の欠陥判定基準を決める第1の(拡大)
基準の2値化画像信号Re’(x,y)とを前記算出さ
れた位置ずれ量に基づいて位置合わせして比較すること
によって外枠外に存在する導体パターンの欠陥を抽出
し、前記変換された導体パターンを示す第2の2値化画
像信号Gb(x,y)またはFb(x,y)と前記算出
された導体パターンの大きさに合わせられた導体パター
ンに対する内枠の欠陥判定基準を決める第2の(縮小)
基準の2値化画像信号Rc’(x,y)とを前記算出さ
れた位置ずれ量に基づいて位置合わせして比較すること
によって内枠内に存在する導体パターンの欠陥を抽出す
ることを特徴とする導体パターンの検査方法である。
Further, the present invention illuminates a circuit board to be inspected formed by printing a conductive paste containing metal fine particles on a base material into a predetermined conductor pattern, and irradiates polarized illumination light to the circuit board. An optical image based on the reflected light obtained by blocking the polarized light component of the polarized illumination light from the circuit board to be inspected is received by a detector and converted into an optical image signal, and the converted optical image signal is converted into a first signal different from the first image signal. And a second threshold (TH
a or THh, THb or THl), and the first and second binarized image signals Ga (x, y) or Fa (x, y), Gb (x, y) indicating the conductor pattern.
Or Fb (x, y), and calculating the amount of displacement of the conductor pattern and the size of the conductor pattern based on the first or second binarized image signal indicating the converted conductor pattern, Defect determination of the outer frame with respect to the first binary image signal Ga (x, y) or Fa (x, y) indicating the converted conductor pattern and the conductor pattern adjusted to the calculated size of the conductor pattern The first to determine the criteria (enlarge)
A defect of the conductor pattern existing outside the outer frame is extracted by aligning and comparing the reference binarized image signal Re ′ (x, y) based on the calculated positional deviation amount, and the converted image signal is converted. The second binarized image signal Gb (x, y) or Fb (x, y) indicating the conductor pattern obtained and the defect determination criterion of the inner frame with respect to the conductor pattern adjusted to the calculated size of the conductor pattern. The second (decrease) to decide
A defect of the conductor pattern existing in the inner frame is extracted by aligning and comparing the reference binary image signal Rc ′ (x, y) based on the calculated positional deviation amount. This is a method for inspecting a conductive pattern.

【0011】また、本発明は、基材に対して金属微粒子
を含んだ導電ペーストを所定の導体パターンに印刷して
形成された被検査回路基板から得られる光学画像を検出
器で受光して光学画像信号に変換し、該変換された光学
画像信号を互いに異なる第1および第2のしきい値(T
HaまたはTHh、THbまたはTHl)で2値化して
前記導体パターンを示す第1および第2の2値化画像信
号に変換し、基準の導体パターンを示す基準の2値化画
像信号に対して少なくとも膨張、そのまま、収縮した3
種類の基準の2値化画像信号を形成し、該作成された少
なくとも3種類の基準の2値化画像信号と前記変換され
た導体パターンを示す第1または第2の2値化画像信号
とを相対的にずらして一致度を求めることによって導体
パターンの位置ずれ量と導体パターンの大きさとを算出
し、前記変換された導体パターンを示す第1の2値化画
像信号Ga(x,y)またはFa(x,y)と前記算出
された導体パターンの大きさまたは該大きさに合わせら
れた導体パターンに対する外枠の欠陥判定基準を決める
第1の(拡大)基準の2値化画像信号Re’(x,y)
とを前記算出された位置ずれ量に基づいて位置合わせし
て比較することによって外枠外に存在する導体パターン
の欠陥を抽出し、前記変換された導体パターンを示す第
2の2値化画像信号Gb(x,y)またはFb(x,
y)と前記算出された導体パターンの大きさに合わせら
れた導体パターンに対する内枠の欠陥判定基準を決める
第2の(縮小)基準の2値化画像信号Rc’(x,y)
とを前記算出された位置ずれ量に基づいて位置合わせし
て比較することによって内枠内に存在する導体パターン
の欠陥を抽出することを特徴とする導体パターンの検査
方法である。
[0011] The present invention also relates to a method for receiving an optical image obtained from a circuit board to be inspected, which is formed by printing a conductive paste containing metal fine particles on a base material into a predetermined conductive pattern, and receiving the optical image with a detector. And converting the converted optical image signal into first and second thresholds (T
(Ha or THh, THb or THl) and convert them into first and second binarized image signals representing the conductor pattern, and at least a reference binarized image signal representing the reference conductor pattern. Expanded, shrunk as it is 3
Forming at least three types of reference binary image signals, and combining the created at least three types of reference binary image signals with the first or second binary image signal indicating the converted conductor pattern. The position shift amount of the conductor pattern and the size of the conductor pattern are calculated by calculating the degree of coincidence by relatively shifting, and the first binarized image signal Ga (x, y) or the first binary image signal indicating the converted conductor pattern is calculated. A first (enlarged) reference binary image signal Re ′ that determines Fa (x, y) and the calculated size of the conductor pattern or a defect determination criterion of the outer frame with respect to the conductor pattern adjusted to the size. (X, y)
Are compared with each other based on the calculated positional deviation amount to extract a defect of the conductor pattern existing outside the outer frame, and a second binarized image signal Gb indicating the converted conductor pattern is obtained. (X, y) or Fb (x,
y) and a second (reduced) reference binarized image signal Rc ′ (x, y) that determines a defect determination criterion of the inner frame with respect to the conductor pattern that is matched with the calculated conductor pattern size.
A defect of the conductor pattern existing in the inner frame by extracting and comparing the position of the conductor pattern based on the calculated positional deviation amount.

【0012】また、本発明は、基材に対して金属微粒子
を含んだ導電ペーストを所定の導体パターンに印刷して
形成された被検査回路基板から得られる光学画像を検出
器で受光して光学画像信号に変換し、該変換された光学
画像信号を互いに異なる第1および第2および第3のし
きい値(THa、THb、THc)で2値化して前記導
体パターンを示す第1および第2の2値化画像信号と前
記導体パターン内の欠陥を示す第3の2値化画像信号に
変換し、基準の導体パターンを示す基準の2値化画像信
号に対して少なくとも膨張、そのまま、収縮した3種類
の基準の2値化画像信号を形成し、該作成された少なく
とも3種類の基準の2値化画像信号と前記変換された導
体パターンを示す第1または第2の2値化画像信号とを
相対的にずらして一致度を求めることによって導体パタ
ーンの位置ずれ量と導体パターンの大きさとを算出し、
前記変換された導体パターンを示す第1の2値化画像信
号Ga(x,y)またはFa(x,y)と前記算出され
た導体パターンの大きさに合わせられた導体パターンに
対する外枠の欠陥判定基準を決める第1の基準の2値化
画像信号Re’(x,y)とを前記算出された位置ずれ
量に基づいて位置合わせして比較することによって外枠
外に存在する導体パターンの欠陥を抽出し、前記変換さ
れた導体パターンを示す第2の2値化画像信号Gb
(x,y)またはFb(x.y)と前記算出された導体
パターンの大きさに合わせられた導体パターンに対する
内枠の欠陥判定基準を決める第2の基準の2値化画像信
号Rc’(x,y)とを前記算出された位置ずれ量に基
づいて位置合わせして比較することによって内枠内に存
在する導体パターンの欠陥を抽出し、前記変換された導
体パターン内の欠陥を示す第3の2値化画像信号Gc
(x,y)と前記第1の基準の2値化画像信号Re’
(x,y)または前記算出された導体パターンの大きさ
に合わせられた欠陥判定基準を決める第3の基準の2値
化画像信号D’(x,y)とを前記算出された位置ずれ
量に基づいて位置合わせして比較することによって導体
パターン内の欠陥を抽出することを特徴とする導体パタ
ーンの検査方法である。
Further, the present invention provides a method for receiving an optical image obtained from a circuit board to be inspected formed by printing a conductive paste containing metal fine particles on a base material on a predetermined conductive pattern by a detector to receive an optical image. An image signal, the converted optical image signal is binarized at first, second, and third thresholds (THa, THb, THc) different from each other, and the first and second signals indicate the conductor pattern And a third binarized image signal indicating a defect in the conductor pattern, and the reference binarized image signal indicating the reference conductor pattern is at least expanded and contracted as it is. Three types of reference binary image signals are formed, and the created at least three types of reference binary image signals and a first or second binary image signal indicating the converted conductor pattern are formed. Relative to each other Calculating the magnitude of the displacement amount and the conductor patterns of the conductor pattern by obtaining 致度,
Defects of the outer frame with respect to the first binarized image signal Ga (x, y) or Fa (x, y) indicating the converted conductor pattern and the conductor pattern adjusted to the calculated size of the conductor pattern A defect of the conductor pattern existing outside the outer frame is obtained by aligning and comparing the binarized image signal Re '(x, y) of the first standard for determining the judgment standard based on the calculated positional deviation amount. And a second binarized image signal Gb indicating the converted conductor pattern
(X, y) or Fb (xy) and a second reference binary image signal Rc ′ ( (x, y) is registered based on the calculated positional deviation amount and compared to extract a defect of the conductor pattern present in the inner frame, and to indicate a defect in the converted conductor pattern. 3 binarized image signal Gc
(X, y) and the first reference binary image signal Re ′
(X, y) or a third reference binarized image signal D ′ (x, y) that determines a defect determination criterion matched to the size of the calculated conductor pattern and the calculated positional shift amount The method for inspecting a conductor pattern is characterized in that a defect in the conductor pattern is extracted by performing alignment and comparison based on the pattern.

【0013】また、本発明は、前記導体パターンの検査
方法において、導体パターンは、基材に穿設されたスル
ーホールに導電ペーストを充填印刷させて形成した充填
物であることを特徴とする。また、本発明は、前記導体
パターンの検査方法において、導体パターンは基材上に
導電ペーストを印刷して形成した配線パッドであること
を特徴とする。
Further, the present invention is characterized in that in the above-described method for inspecting a conductor pattern, the conductor pattern is a filler formed by filling and printing a conductive paste in a through hole formed in a base material. Further, the present invention is characterized in that in the above-described method for inspecting a conductor pattern, the conductor pattern is a wiring pad formed by printing a conductive paste on a base material.

【0014】また、本発明は、基材にスルーホールを多
数形成するスルーホール形成工程と、該スルーホール形
成工程で形成された各スルーホールに金属微粒子を含ん
だ導電ペーストを印刷して充填する導体充填工程と、該
導体充填工程で充填された導体パターンを、前記導体パ
ターンの検査方法により検査する導体パターン検査工程
と、該導体パターン検査工程によって良品と判定された
回路基板上に金属微粒子を含んだ導電ペーストを印刷し
て配線パッドを有する配線導体を形成する印刷配線形成
工程と、該印刷配線形成工程で形成された配線パッド
を、前記導体パターンの検査方法により検査する配線パ
ッド検査工程と、該配線パッド検査工程で良品と判定さ
れた回路基板を積層して焼結して多層基板を得る積層・
焼結工程とを有することを特徴とする多層基板の製造方
法である。
Further, according to the present invention, there is provided a through-hole forming step of forming a large number of through-holes in a base material, and a conductive paste containing fine metal particles is filled into each of the through-holes formed in the through-hole forming step by printing. A conductor filling step, a conductor pattern filled in the conductor filling step, a conductor pattern inspection step of inspecting by the conductor pattern inspection method, and a metal fine particle on a circuit board determined to be good by the conductor pattern inspection step. A printed wiring forming step of forming a wiring conductor having a wiring pad by printing a conductive paste containing the wiring pad, and a wiring pad inspection step of inspecting the wiring pad formed in the printed wiring forming step by the method for inspecting a conductor pattern. Laminating and sintering circuit boards determined to be non-defective in the wiring pad inspection process to obtain a multilayer board.
And a sintering step.

【0015】また、本発明は、基材に対して金属微粒子
を含んだ導電ペーストを所定の導体パターンに印刷して
形成された被検査回路基板に対して、550nm以下
(400〜550nm)の波長を有する偏光照明光を照
明する照明光学系と、該照明光学系で照明された被検査
回路基板からの前記偏光照明光の偏光成分を遮光した反
射光に基づく光学画像を検出器で受光して光学画像信号
に変換する検出光学系と、該検出光学系の検出器で変換
された光学画像信号を所定のしきい値で2値化して前記
導体パターンを示す2値化画像信号に変換する2値化回
路と、該2値化回路で変換された導体パターンを示す2
値化画像信号を元に導体パターンの位置ずれ量を算出す
る算出手段と、前記2値化回路で変換された導体パター
ンを示す2値化画像信号と該導体パターンの欠陥判定基
準を決める基準の2値化画像信号とを前記算出手段で算
出された導体パターンの位置ずれ量に基づいて位置合わ
せして比較することによって導体パターンの欠陥を抽出
する比較手段とを備えたことを特徴とする導体パターン
の検査装置である。また、本発明は、基材に対して金属
微粒子を含んだ導電ペーストを所定の導体パターンに印
刷して形成された被検査回路基板に対して、偏光照明光
を照明する照明光学系と、該照明光学系で照明された被
検査回路基板からの前記偏光照明光の偏光成分を遮光し
た反射光に基づく光学画像を検出器で受光して光学画像
信号に変換する検出光学系と、該検出光学系の検出器で
変換された光学画像信号を互いに異なる第1および第2
のしきい値で2値化して前記導体パターンを示す第1お
よび第2の2値化画像信号に変換する2値化回路と、該
2値化回路で変換された導体パターンを示す第1または
第2の2値化画像信号を元に導体パターンの位置ずれ量
と導体パターンの大きさとを算出する算出手段と、前記
2値化回路で変換された導体パターンを示す第1の2値
化画像信号と前記算出手段で算出された導体パターンの
大きさに合わせられた導体パターンに対する外枠の欠陥
判定基準を決める第1の基準の2値化画像信号とを前記
算出手段で算出された位置ずれ量に基づいて位置合わせ
して比較することによって外枠外に存在する導体パター
ンの欠陥を抽出し、前記2値化回路で変換された導体パ
ターンを示す第2の2値化画像信号と前記算出手段で算
出された導体パターンの大きさに合わせられた導体パタ
ーンに対する内枠の欠陥判定基準を決める第2の基準の
2値化画像信号とを前記算出手段で算出された位置ずれ
量に基づいて位置合わせして比較することによって内枠
内に存在する導体パターンの欠陥を抽出する比較手段と
を備えたことを特徴とする導体パターンの検査装置であ
る。
Further, according to the present invention, a wavelength of 550 nm or less (400 to 550 nm) is applied to a circuit board to be inspected formed by printing a conductive paste containing metal fine particles on a base material in a predetermined conductor pattern. An illumination optical system for illuminating polarized illumination light having: a detector for receiving an optical image based on reflected light obtained by blocking the polarization component of the polarized illumination light from the circuit board to be inspected illuminated by the illumination optical system, A detection optical system that converts the optical image signal into an optical image signal, and a binarization unit that binarizes the optical image signal converted by the detector of the detection optical system with a predetermined threshold value and converts the binarized image signal into a binarized image signal indicating the conductor pattern. 2 showing a digitizing circuit and a conductor pattern converted by the binarizing circuit
Calculating means for calculating the amount of displacement of the conductor pattern based on the binarized image signal; a binarized image signal indicating the conductor pattern converted by the binarization circuit; and a criterion for determining a defect determination criterion of the conductor pattern. A conductor for comparing the binarized image signal with the binarized image signal based on the amount of misalignment of the conductor pattern calculated by the calculation unit, and comparing the two with each other to extract a defect in the conductor pattern. This is a pattern inspection device. The present invention also provides an illumination optical system for illuminating polarized illumination light on a circuit board to be inspected formed by printing a conductive paste containing metal fine particles on a substrate in a predetermined conductor pattern. A detection optical system for receiving, by a detector, an optical image based on reflected light obtained by blocking a polarization component of the polarized illumination light from a circuit board to be inspected illuminated by an illumination optical system and converting the optical image signal into an optical image signal; The first and second optical image signals converted by the detector of the system are different from each other.
A binarization circuit which binarizes at the threshold value and converts them into first and second binarized image signals indicating the conductor pattern; and a first or second circuit indicating the conductor pattern converted by the binarization circuit. Calculating means for calculating the amount of displacement of the conductor pattern and the size of the conductor pattern based on the second binarized image signal; and a first binarized image showing the conductor pattern converted by the binarization circuit The position shift calculated by the calculating means is the signal and the first reference binary image signal which determines the defect determination criterion of the outer frame with respect to the conductor pattern adjusted to the size of the conductive pattern calculated by the calculating means. A defect of the conductor pattern existing outside the outer frame is extracted by performing alignment and comparison based on the amount, and a second binarized image signal indicating the conductor pattern converted by the binarization circuit and the calculation means Conductor pattern calculated by And a second reference binarized image signal for determining a defect determination criterion of the inner frame with respect to the conductor pattern adjusted to the size of the conductor pattern based on the displacement amount calculated by the calculation means. And a comparing means for extracting a defect of the conductor pattern existing in the inner frame.

【0016】また、本発明は、基材に対して金属微粒子
を含んだ導電ペーストを所定の導体パターンに印刷して
形成された被検査回路基板に対して、偏光照明光を照明
する照明光学系と、該照明光学系で照明された被検査回
路基板からの前記偏光照明光の偏光成分を遮光した反射
光に基づく光学画像を検出器で受光して光学画像信号に
変換する検出光学系と、該検出光学系の検出器で変換さ
れた光学画像信号を互いに異なる第1および第2および
第3のしきい値で2値化して前記導体パターンを示す第
1および第2の2値化画像信号と前記導体パターン内の
欠陥を示す第3の2値化画像信号に変換する2値化回路
と、基準の導体パターンを示す基準の2値化画像信号に
対して少なくとも膨張、そのまま、収縮した3種類の基
準の2値化画像信号を形成し、該作成された少なくとも
3種類の基準の2値化画像信号と前記2値化回路で変換
された導体パターンを示す第1または第2の2値化画像
信号とを相対的にずらして一致度を求めることによって
導体パターンの位置ずれ量と導体パターンの大きさとを
算出する算出手段と、前記2値化回路で変換された導体
パターンを示す第1の2値化画像信号と前記算出手段で
算出された導体パターンの大きさに合わせられた導体パ
ターンに対する外枠の欠陥判定基準を決める第1の基準
の2値化画像信号とを前記算出手段で算出された位置ず
れ量に基づいて位置合わせして比較することによって外
枠外に存在する導体パターンの欠陥を抽出し、前記2値
化回路で変換された導体パターンを示す第2の2値化画
像信号と前記算出手段で算出された導体パターンの大き
さに合わせられた導体パターンに対する内枠の欠陥判定
基準を決める第2の基準の2値化画像信号とを前記算出
手段で算出された位置ずれ量に基づいて位置合わせして
比較することによって内枠内に存在する導体パターンの
欠陥を抽出し、前記2値化回路で変換された導体パター
ン内の欠陥を示す第3の2値化画像信号と前記第1の基
準の2値化画像信号または前記算出手段で算出された導
体パターンの大きさに合わせられた欠陥判定基準を決め
る第3の基準の2値化画像信号とを前記算出手段で算出
された位置ずれ量に基づいて位置合わせして比較するこ
とによって導体パターン内の欠陥を抽出する比較手段と
を備えたことを特徴とする導体パターンの検査装置であ
る。
Further, the present invention provides an illumination optical system for irradiating polarized illumination light to a circuit board to be inspected formed by printing a conductive paste containing metal fine particles on a base material in a predetermined conductor pattern. And a detection optical system that receives an optical image based on reflected light obtained by blocking the polarization component of the polarized illumination light from the circuit board to be inspected illuminated by the illumination optical system, and converts the optical image into an optical image signal by a detector. First and second binarized image signals indicating the conductor pattern by binarizing an optical image signal converted by a detector of the detection optical system with first, second, and third thresholds different from each other. And a binarization circuit for converting the signal into a third binarized image signal indicating a defect in the conductor pattern; Type of binary image signal And relatively shifting the created at least three types of reference binarized image signals and the first or second binarized image signal indicating the conductor pattern converted by the binarization circuit. Calculating means for calculating the degree of misalignment of the conductor pattern and the size of the conductor pattern by determining the degree of coincidence, a first binarized image signal indicating the conductor pattern converted by the binarization circuit, and the calculation A first reference binarized image signal for determining a defect determination criterion of the outer frame with respect to the conductor pattern adjusted to the size of the conductor pattern calculated by the means based on the displacement amount calculated by the calculation means; The defect of the conductor pattern existing outside the outer frame is extracted by performing alignment and comparison, and a second binarized image signal indicating the conductor pattern converted by the binarization circuit is calculated by the calculation means. A second reference binarized image signal that determines a defect determination criterion of the inner frame with respect to the conductor pattern adjusted to the size of the body pattern is aligned and compared based on the positional shift amount calculated by the calculation unit. To extract a defect of the conductor pattern present in the inner frame, and to convert the third binarized image signal indicating the defect in the conductor pattern converted by the binarization circuit and the first reference binary. A digitized image signal or a third reference binarized image signal that determines a defect determination criterion corresponding to the size of the conductor pattern calculated by the calculation unit based on the positional deviation amount calculated by the calculation unit A conductor pattern inspection apparatus, comprising: comparison means for extracting defects in the conductor pattern by performing alignment and comparison.

【0017】また、本発明は、ペーストが充填されてい
るスルーホールが多数形成された回路基板に対して、青
色〜紫外光の波長を有する光を用いて、かつ直線偏光し
た光を照明し、該照明光の偏光を遮光して回路基板から
の画像を上方で検出するように構成する。この青色〜紫
外光偏光照明・偏光検出方式により、ペースト中の金属
微粒子による輝点を減少することができる。更に、検出
画像を第1のしきい値で2値化し、2値化画像を得る。
しきい値は、基材であるグリーンシート面に対して、充
填物であるペーストを分離する値である。検出2値化画
像Ga(x,y)またはGb(x,y)に対して、予め
準備しておいた基準パターンのエッジに不感帯を設けた
拡大または縮小基準パターン画像Re(x,y)または
Rc(x,y)と位置合わせをして、検出2値画像と基
準パターン画像の不一致画素を抽出する。不一致画素が
にじみ、飛散、異物混入、スルーホールなしの欠陥であ
る。また、位置合わせの時、基準パターン画像と検出2
値画像の位置ずれ量が基準値を上回ったら、スルーホー
ル位置ずれ欠陥である。以上説明したように、前記構成
によれば、従来のように面積や周囲長などの特徴量によ
り欠陥を判定するのではなく、スルーホールに充填され
たペーストの形状を欠陥のない基準形状と比較検査する
ため、ペーストのエッジの凹凸に左右されず、確実に、
にじみ、飛散、異物混入、スルーホールなし、スルーホ
ール位置ずれ等の欠陥を検出することができる。
Further, the present invention illuminates linearly polarized light with light having a wavelength of blue to ultraviolet light on a circuit board on which a large number of through holes filled with paste are formed, It is configured such that the polarization of the illumination light is shielded and an image from the circuit board is detected upward. With this blue to ultraviolet polarized light illumination / polarized light detection system, the number of bright spots due to the fine metal particles in the paste can be reduced. Further, the detected image is binarized by the first threshold to obtain a binarized image.
The threshold value is a value that separates the paste as the filler from the green sheet surface as the base material. With respect to the detected binary image Ga (x, y) or Gb (x, y), an enlarged or reduced reference pattern image Re (x, y) in which a dead zone is provided at an edge of a reference pattern prepared in advance or By aligning the position with Rc (x, y), a mismatched pixel between the detected binary image and the reference pattern image is extracted. Unmatched pixels are bleeding, scattering, inclusion of foreign matter, and defects without through holes. Also, at the time of alignment, the reference pattern image and the detection 2
If the displacement amount of the value image exceeds the reference value, it is a through-hole displacement defect. As described above, according to the above-described configuration, the shape of the paste filled in the through hole is compared with the reference shape having no defect, instead of determining the defect based on the feature amount such as the area and the perimeter as in the related art. Inspection does not depend on the unevenness of the edge of the paste,
Defects such as bleeding, scattering, inclusion of foreign matter, no through-hole, and misalignment of the through-hole can be detected.

【0018】また、本発明は、ペーストが充填されてい
るスルーホールが多数形成された回路基板に対して、青
色〜紫外光の波長を有する光を用いて、かつ直線偏光し
た光を照明し、該照明光の偏光を遮光して回路基板から
の画像を斜め上方で検出するように構成する。検出画像
を第1のしきい値で2値化し、2値化画像Ga(x,
y)またはGb(x,y)を得る。第1のしきい値TH
aまたはTHbは、基材であるグリーンシート面に対し
て、充填物であるペーストを分離する値である。また、
検出画像を第2のしきい値THcで2値化し、2値化画
像Gc(x,y)を得る。第2のしきい値THcは、基
材であるグリーンシート面に対して、ペーストが充填さ
れていない(不足欠陥)スルーホールの壁面部分に対応
する画素を分離する値である。検出2値化画像Ga
(x,y)またはGb(x,y)と予め準備しておいた
欠陥のない基準パターン画像R(x,y)との位置ずれ
量を求め、検出2値画像Gc(x,y)と基準パターン
画像R(x,y)との位置合わせを行う。検出2値画像
Gc(x,y)に対して、拡大基準パターン画像Re’
(x,y)を用いてマスキングすることで、不足欠陥が
検出される。基準パターン画像をマスクとして使用する
ことで、基材であるグリーンシート面は検査対象領域外
となり、グリーンシートのへこみによる虚報が発生しな
い。
Further, the present invention illuminates linearly polarized light with light having a wavelength of blue to ultraviolet light on a circuit board on which a large number of through holes filled with paste are formed, The polarization of the illumination light is shielded, and an image from the circuit board is detected obliquely upward. The detected image is binarized by a first threshold, and the binarized image Ga (x,
y) or Gb (x, y). First threshold value TH
a or THb is a value that separates the paste as the filler from the green sheet surface as the base material. Also,
The detected image is binarized by the second threshold value THc to obtain a binarized image Gc (x, y). The second threshold value THc is a value that separates pixels corresponding to wall surfaces of through holes that are not filled with the paste (insufficient defects) with respect to the green sheet surface as the base material. Detection binarized image Ga
The amount of displacement between (x, y) or Gb (x, y) and a previously prepared defect-free reference pattern image R (x, y) is obtained, and the detected binary image Gc (x, y) is calculated. Alignment with the reference pattern image R (x, y) is performed. For the detected binary image Gc (x, y), the enlarged reference pattern image Re '
By performing masking using (x, y), an insufficient defect is detected. By using the reference pattern image as a mask, the surface of the green sheet, which is the base material, is outside the inspection target area, and a false report due to the dent of the green sheet does not occur.

【0019】以上説明したように、前記構成によれば、
金属微粒子を含んだ導電ペーストからなる充填物や配線
パッド等の導体パターンについての余剰欠陥(にじみ、
飛散、突起)、欠損欠陥(欠け、ピンホール)、不足欠
陥、異物混入欠陥、導体パターンなし欠陥、位置ずれ欠
陥などを、虚報を最小限に抑えつつ確実に、しかも高速
で検査することができる。また、前記構成によれば、金
属微粒子を含んだ導電ペーストからなる充填物や配線パ
ッド等の導体パターンについて、シート毎、またはシー
ト面内においてばらつきが発生しても、余剰欠陥、欠損
欠陥、不足欠陥、異物混入欠陥、導体パターンなし欠
陥、位置ずれ欠陥などを、誤検出することなく確実に、
しかも高速に検査することができる。
As described above, according to the above configuration,
Surplus defects (bleed,
Spatters, protrusions), missing defects (chips, pinholes), missing defects, foreign matter inclusion defects, defects without conductor patterns, displacement errors, etc. can be reliably and rapidly inspected while minimizing false alarms. . Further, according to the above configuration, even if the conductive pattern such as the filling or the wiring pad made of the conductive paste containing the metal fine particles varies from sheet to sheet or within the sheet surface, there is a surplus defect, a defect defect, or a shortage. Defects, foreign matter contamination defects, defects without conductor patterns, position deviation defects, etc.
Moreover, the inspection can be performed at high speed.

【0020】[0020]

【発明の実施の形態】本発明に係るスルーホール充填状
態検査方法およびパターン検査方法並びにその検査装置
の実施の形態について図面を用いて説明する。まず、グ
リーンシートのスルーホールに充填された充填物や表面
に印刷される配線パッドの光学的な検出方法およびその
装置について説明する。まず、スルーホール充填物の検
査においては、図1に示すように、グリーンシートの基
材1に対して穿設されたスルーホール2に対する充填物
3の表面のにじみ4、飛散5、異物混入6、スルーホー
ルなし7、スルーホール位置ずれ8、および充填物不足
9の欠陥を光学的に検査する必要がある。ところで、グ
リーンシート1のスルーホール2や表面に印刷される配
線材料である導電性のペーストには、金属微粒子が含ま
れている。そのため、照明光を導電性のペーストに照射
して正反射光を検出しようとすると、金属微粒子の表面
の一部分から照明光の正反射成分が検出されて、輝点が
生じることになる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a method for inspecting a filled state of through holes, a pattern inspection method, and an inspection apparatus therefor according to the present invention will be described with reference to the drawings. First, a method and an apparatus for optically detecting a filling material filled in a through hole of a green sheet and a wiring pad printed on the surface will be described. First, in the inspection of the through hole filling material, as shown in FIG. 1, bleeding 4 of the surface of the filling material 3 with respect to the through hole 2 formed in the base material 1 of the green sheet 4 It is necessary to optically inspect for defects such as no through-hole 7, through-hole displacement 8, and insufficient filling 9. By the way, the conductive paste which is a wiring material printed on the through holes 2 and the surface of the green sheet 1 contains metal fine particles. Therefore, when the conductive paste is irradiated with the illumination light to detect the regular reflection light, the regular reflection component of the illumination light is detected from a part of the surface of the metal fine particles, and a bright spot is generated.

【0021】そこで、正反射による輝点をなくすため、
特開平5−307006号公報に記載されているよう
に、偏光照明・偏光検出を行う。しかしながら、偏光照
明・偏光検出は非常に効果が大きいが、完全に輝点をゼ
ロにすることはできない。その理由は、ペーストに照明
した光が多重反射などにより偏光方向が乱されて、検出
側の偏光板を透過してくる部位がペースト上に存在する
ことになるためである。そこで、本発明は、金属微粒子
が銅(Cu)であれば(実際、配線材料として銅が一番
使われている)、分光反射特性に着目し、緑色(570
〜490nm)または青色(490〜460nm)また
は藍〜紫色(460〜400nm)に波長を限定した偏
光照明・偏光検出を行うことによってほぼ完全に輝点を
除去することが可能となる。なお、照明光として、エキ
シマレーザ光のように、300〜400nmの紫外光を
用いてもよい。図2には、銅微粒子を含んだ導電性ペー
ストの4つのサンプル(新しいもの、古いものなど任意
に選択した4つのサンプル)における分光反射特性を示
す。図2に示すように、銅微粒子を含んだ導電性ペース
トの分光反射特性は、大凡550〜600nmを境にし
て、波長が短くなればなるほど反射率が低くなる。この
ため、波長を550nm程度以下に限定した偏光照明・
偏光検出により、輝点の明るさを半分以下にして検出す
ることができる。
Therefore, in order to eliminate bright spots due to regular reflection,
As described in JP-A-5-307006, polarized illumination / polarized light detection is performed. However, polarized light illumination / polarized light detection is extremely effective, but it cannot completely eliminate the bright spot. The reason is that the direction of polarization of the light illuminated on the paste is disturbed due to multiple reflections and the like, and a portion that passes through the polarizing plate on the detection side is present on the paste. Accordingly, the present invention focuses on the spectral reflection characteristics when the metal fine particles are copper (Cu) (in fact, copper is most used as a wiring material), and focuses on green (570).
490 nm) or blue (490-460 nm) or indigo-purple (460-400 nm) by performing polarized illumination / polarized light with a wavelength limited, it is possible to almost completely remove the bright spot. Note that ultraviolet light of 300 to 400 nm may be used as the illumination light, such as excimer laser light. FIG. 2 shows the spectral reflection characteristics of four samples of conductive paste containing copper fine particles (four samples arbitrarily selected, such as a new one and an old one). As shown in FIG. 2, the spectral reflection characteristic of the conductive paste containing the copper fine particles has a lower reflectance as the wavelength becomes shorter from about 550 to 600 nm. For this reason, polarized illumination with a wavelength limited to about 550 nm or less.
By the polarization detection, the brightness of the luminescent spot can be reduced to half or less and detected.

【0022】次に、本発明に係るスルーホールに充填さ
れたペーストの検査の一実施の形態について、図3〜図
8を用いて説明する。まず、各充填状態の検出画像につ
いて図3および図7を用いて説明する。斜め方向より、
直線偏光した照明光11を、銅微粒子を含んだ導電性ペ
ーストを印刷した基板回路1に照明すると、基板、すな
わちグリーンシート1が微細粒子で構成されているた
め、乱反射してその反射光の偏光方向が一様に乱れる。
しかし、スルーホールに充填されているペースト(金属
微粒子)の表面からの反射光は、正反射光であるため、
その偏光方向は、図7に示すように、偏光板64による
偏光方向と同一となる。従って、図7に示すように、偏
光板65の偏光方向を、偏光板64のそれと直交すべく
配置することで、Cuの金属微粒子からなる充填物3の
表面からの反射光を偏光板65によって遮光することが
できる。このため、検出方向12をほぼ垂直にして検出
すると、図3に画像信号として示すように、充填物3を
暗く、基板1を明るく検出することができる。即ち、検
出器63からは、図3に示すように、充填物3に対応し
た画像部分を黒とし、基板1に対応した画像部分を白と
した黒白のコントラストをもった明瞭な検出画像信号G
(x,y)が得られる。そして、この検出画像信号G
(x,y)をしきい値THaで2値化して検出2値化画
像信号Ga(x,y)に変換することで、充填物3と基
板1とを分別することができる。この検出2値化画像信
号Ga(x,y)を元に、正常な充填状態に対して、に
じみ欠陥4については、充填物3に対応する画像部分が
大きく検出され、スルーホールなし欠陥7については、
充填物3に対応する画像部分がなく、飛散欠陥5につい
ては飛散した充填物が検出される。
Next, an embodiment of the inspection of the paste filled in the through holes according to the present invention will be described with reference to FIGS. First, a detection image of each filling state will be described with reference to FIGS. From diagonal direction,
When the linearly polarized illumination light 11 is illuminated on the substrate circuit 1 on which the conductive paste containing the copper fine particles is printed, the substrate, that is, the green sheet 1 is composed of fine particles, and is irregularly reflected, and the reflected light is polarized. The direction is disturbed uniformly.
However, since the reflected light from the surface of the paste (metal fine particles) filled in the through holes is specularly reflected light,
The polarization direction is the same as the polarization direction of the polarizing plate 64, as shown in FIG. Therefore, as shown in FIG. 7, by arranging the polarization direction of the polarizing plate 65 so as to be orthogonal to that of the polarizing plate 64, reflected light from the surface of the filler 3 made of Cu metal fine particles can be reflected by the polarizing plate 65. Can be shielded from light. For this reason, when the detection is performed with the detection direction 12 substantially vertical, the filling 3 can be detected dark and the substrate 1 can be detected bright as shown as an image signal in FIG. That is, as shown in FIG. 3, the detector 63 outputs a clear detection image signal G having a black-and-white contrast in which the image portion corresponding to the filler 3 is black and the image portion corresponding to the substrate 1 is white.
(X, y) is obtained. Then, the detected image signal G
By binarizing (x, y) with the threshold value THa and converting it into a detected binary image signal Ga (x, y), the filler 3 and the substrate 1 can be separated. Based on the detected binary image signal Ga (x, y), the image portion corresponding to the filling 3 is largely detected for the blurred defect 4 with respect to the normal filling state, and the defect 7 without the through hole is detected. Is
There is no image portion corresponding to the filling 3, and the scattering filling 5 is detected for the scattering defect 5.

【0023】異物付着・混入欠陥6については、現実に
はグリーンシートの屑の例が多く、シート屑は細いもの
が多いため、十分に明るく光らない場合が多い。よっ
て、しきい値THb(<THa)で2値化して検出2値
化画像信号Gb(x,y)を得ることによって見逃しな
く異物欠陥6を識別することができる。また、充填物不
足欠陥9については、スルーホール2の壁面に対して斜
方から照明光11が入射されるため、スルーホール壁面
近傍のグリーンシート面が、正常な充填状態のスルーホ
ール近傍のグリーンシート面より明るく検出される。そ
こで、しきい値THc(>THa)で2値化して検出2
値化画像信号Gc(x,y)を得ることで、充填物不足
欠陥9のスルーホールを識別することができる。なお、
特開平5−307006号公報に記載されているよう
に、斜め上方から検出すると、この充填物不足欠陥9を
より明るく検出できるが、垂直上方12でも十分明るく
検出することが可能である。
Regarding the foreign matter adhesion / mixing defect 6, in reality, there are many examples of green sheet debris, and since many sheet debris are thin, they often do not shine sufficiently brightly. Therefore, the foreign matter defect 6 can be identified without being overlooked by binarizing with the threshold value THb (<THa) to obtain the detected binary image signal Gb (x, y). For the insufficient filling defect 9, the illumination light 11 is obliquely incident on the wall surface of the through-hole 2, so that the green sheet surface near the through-hole wall surface has a green color near the normally filled through-hole. It is detected brighter than the sheet surface. Therefore, the threshold value THc (> THa) is used for binarization and detection 2
By obtaining the quantified image signal Gc (x, y), it is possible to identify the through hole of the insufficient filling defect 9. In addition,
As described in Japanese Patent Application Laid-Open No. 5-307006, when the obstruction is detected from obliquely above, the insufficient filling defect 9 can be detected brighter.

【0024】次に、本発明に係る検出2値化画像信号G
a(x,y)、Gb(x,y)、Gc(x.y)から欠
陥部を抽出する欠陥判定アルゴリズムの一実施例を図4
A、および図4Bを用いて説明する。3つの2値化回路
20a、20b、20cの各々において、被検査基板1
を撮像して得た検出画像信号G(x,y)を、各しきい
値THa、THb、THcで2値化し、3つの2値化画
像信号Ga(x,y)、Gb(x,y)、Gc(x,
y)を得る。前述した如く、2値化回路20cにおい
て、検出画像信号G(x,y)をしきい値THcで2値
化して検出2値化画像信号Gc(x,y)を得ること
で、充填物不足欠陥9のスルーホール壁面近傍が分別さ
れる。即ち、2値画像信号Gc(x,y)として、スル
ーホール壁面近傍の明るい部分を「1」、他の部分を
「0」とするものが得られる。波長を550nm程度以
下に短くした青色等の偏光照明・偏光検出により、ペー
スト部の輝点の発生を抑えているが、万一にも輝点が発
生する場合を考え、輝点除去回路23cにおいて、微小
な「1」の領域を消し込み、輝点を除去した2値化画像
信号Gc’(x,y)を得る。2値化回路20aにおい
て、検出画像信号G(x,y)をしきい値THaで2値
化して検出2値化画像信号Ga(x,y)を得ること
で、ベースト、即ち充填物3が分別される。即ち、2値
化画像信号Ga(x,y)としては、ペースト部分を
「0」、グリーンシート部分を「1」とするものが得ら
れる。非欠陥である微小な飛散を除去するため、孤立点
除去回路23aによって微小な「0」の領域を消し込
み、孤立点を除去した2値化画像信号Ga’(x,y)
を得る。
Next, the detected binary image signal G according to the present invention will be described.
FIG. 4 shows an embodiment of a defect determination algorithm for extracting a defective portion from a (x, y), Gb (x, y), and Gc (xy).
This will be described with reference to FIG. In each of the three binarization circuits 20a, 20b, 20c,
Is binarized by each of the threshold values THa, THb, and THc to obtain three binarized image signals Ga (x, y) and Gb (x, y). ), Gc (x,
y) is obtained. As described above, in the binarization circuit 20c, the detected image signal G (x, y) is binarized by the threshold value THc to obtain the detected binarized image signal Gc (x, y). The vicinity of the through hole wall surface of the defect 9 is sorted out. That is, as the binary image signal Gc (x, y), a signal in which the bright portion near the wall surface of the through hole is “1” and the other portions are “0” is obtained. Although the generation of bright spots in the paste portion is suppressed by polarized light illumination / polarized light detection of blue or the like whose wavelength is shortened to about 550 nm or less, the bright spot removing circuit 23c considers the case where bright spots are generated by any chance. , A small area of "1" is erased, and a binarized image signal Gc '(x, y) from which the bright spot is removed is obtained. In the binarization circuit 20a, the detected image signal G (x, y) is binarized with the threshold value THa to obtain the detected binarized image signal Ga (x, y), so that the base, that is, the filler 3 is removed. Be separated. That is, as the binarized image signal Ga (x, y), a signal in which the paste portion is “0” and the green sheet portion is “1” is obtained. In order to remove minute scattering that is not a defect, a minute "0" region is erased by an isolated point removing circuit 23a, and a binarized image signal Ga '(x, y) from which isolated points are removed.
Get.

【0025】2値化回路20bにおいて、検出画像信号
G(x,y)をしきい値THbで2値化した検出2値化
画像信号Gb(x,y)では、しきい値THaの2値画
像信号Ga(x,y)と同様、ペースト部分が「0」、
グリーンシート部分が「1」になるが、シート屑(異
物)が「1」になることが異なる。そこで、輝点除去回
路23bにおいて、非欠陥である微小な「1」の領域を
消し込み、輝点を除去した2値化画像信号Gb’(x,
y)を得る。一方、欠陥の無い基準パターンR(x,
y)を準備しておく。基準パターンR(x,y)は、設
計データから発生させても良いし、良品サンプルの画像
を吸い上げて作成しても良く、ペースト部分が「0」、
基材部分が「1」の2値化画像信号で形成される。検出
画像G(x,y)と同一箇所の基準パターンR(x,
y)とを比較検査するわけであるが、被検査基板1の製
造ばらつきなどの影響で、検出画像信号G(x,y)と
基準パターン画像信号R(x,y)の位置が正確に合わ
ないことがある。このため、検出2値画像信号Ga
(x,y)、Gb(x,y)、Gc(x,y)と基準パ
ターン画像信号R(x,y)との位置ずれ量を算出して
位置合わせを行う。即ち、不一致カウンタ回路75は、
画像メモリ74から基準パターン画像信号(位置合わせ
パターン画像信号)R(x,y)をx、y方向に±数画
素までずらして読み出された画像信号(例えば、±3画
素までずらすと、全部で7×7=49枚の2値画像)
と、検出2値化画像信号(例えば、しきい値THaまた
はしきい値THbで2値化した画像)Ga’(x,y)
或いはGb’(x,y)との不一致画素数を数える。ス
ルーホール位置ずれ検出回路(PC)76は、不一致カ
ウンタ回路75において計数された不一致画素数が最小
の基準パターン画像が、検出2値化画像Ga’(x,
y)或いはGb’(x,y)と一番位置が合った画像信
号であると判断し、基準パターン画像信号R(x,y)
に対する検出2値化画像信号Ga’(x,y)或いはG
b’(x,y)におけるスルーホールの位置ずれ量を算
出することになる。そこで、スルーホール位置ずれ検出
回路(PC)76は、画像メモリ83、84、85の各
々に記憶された許容限界を示す画像信号Re’(x,
y)、Rc’(x,y)、D’(x,y)を読み出す
際、上記算出されたスルーホール位置ずれ量111に基
づいて位置ずれ補正をすることによって、画像メモリ2
4a、24b、24cの各々から読み出される検出2値
化画像信号Ga’(x,y)、Gb’(x,y)、G
c’(x,y)と、画像メモリ83、84、85の各々
から読み出される許容限界を示す画像信号Re’(x,
y)、Rc’(x,y)、D’(x,y)とは、位置合
わせされることになる。
In the binarizing circuit 20b, the detected binary image signal Gb (x, y) obtained by binarizing the detected image signal G (x, y) with the threshold value THb has a binary value of the threshold value THa. Similarly to the image signal Ga (x, y), the paste portion is “0”,
The difference is that the green sheet portion becomes “1”, but the sheet waste (foreign matter) becomes “1”. Therefore, in the bright spot removing circuit 23b, the non-defective minute “1” area is erased, and the binary image signal Gb ′ (x,
y) is obtained. On the other hand, the reference pattern R (x,
Prepare y). The reference pattern R (x, y) may be generated from the design data, or may be created by drawing an image of a non-defective sample.
The base portion is formed by the binary image signal of “1”. The reference pattern R (x, x) at the same location as the detected image G (x, y)
y), the position of the detected image signal G (x, y) and the position of the reference pattern image signal R (x, y) are accurately aligned due to manufacturing variations of the substrate 1 to be inspected. There may not be. For this reason, the detected binary image signal Ga
Alignment is performed by calculating the amount of displacement between (x, y), Gb (x, y), Gc (x, y) and the reference pattern image signal R (x, y). That is, the mismatch counter circuit 75
An image signal read from the image memory 74 by shifting the reference pattern image signal (positioning pattern image signal) R (x, y) by ± several pixels in the x and y directions (for example, if the image signal is shifted by ± 3 pixels, 7 × 7 = 49 binary images)
And a detected binarized image signal (for example, an image binarized by the threshold value THa or the threshold value THb) Ga ′ (x, y)
Alternatively, the number of pixels that do not match Gb ′ (x, y) is counted. The through-hole position shift detection circuit (PC) 76 converts the reference pattern image having the minimum number of mismatched pixels counted by the mismatch counter circuit 75 into the detected binary image Ga ′ (x,
y) or Gb ′ (x, y) and the reference pattern image signal R (x, y).
Binarized image signal Ga '(x, y) or G
The position shift amount of the through hole at b ′ (x, y) is calculated. Therefore, the through-hole position shift detection circuit (PC) 76 outputs the image signal Re '(x, x) indicating the permissible limit stored in each of the image memories 83,84,85.
y), Rc ′ (x, y) and D ′ (x, y) are read out from the image memory 2 by performing position shift correction based on the calculated through-hole position shift amount 111.
4a, 24b, and 24c, the detected binary image signals Ga '(x, y), Gb' (x, y), G
c ′ (x, y) and an image signal Re ′ (x, y) indicating an allowable limit read from each of the image memories 83, 84, 85.
y), Rc ′ (x, y) and D ′ (x, y) will be aligned.

【0026】ところで、グリーンシート基材1に形成さ
れたスルーホール2の寸法に僅かな変動があり、その結
果充填物3の径にも変動が生じることになる。従って、
充填物3の径の変動に対応した検出画像信号G(x,
y)が検出されて検出2値化画像信号Ga’(x,
y)、Gb’(x,y)、Gc’(x,y)、にも充填
物3の大きさの変動が現れることになる。そこで、基準
パターン画像信号R(x,y)および判定パターン信号
D(x,y)における充填物3を示す基準パターンを元
に決められる許容判定基準Re’(x,y)、Rc’
(x,y)、D’(x,y)を、検出2値化画像信号G
a’(x,y)、Gb’(x,y)、Gc’(x,y)
に現れる充填物3の大きさの変動に合わせる必要があ
る。このため、膨張回路71aは、基準パターン画像信
号R(x,y)に対して充填物3の径が大きめのものに
対応する1〜2画素膨張させた2値化画像信号を形成し
てメモリ74に記憶させる。同様に、膨張回路71b、
71c、71dの各々は、にじみや飛散欠陥等の許容限
界を示す拡大基準パターン画像信号Re(x,y)、ス
ルーホールなしやシート屑欠陥等の許容限界を示す縮小
基準パターン画像信号Rc(x,y)、充填物不足欠陥
等の許容限界を示す判定パターン画像信号D(x,y)
に対して充填物3の径が大きめのものに対応する1〜2
画素膨張させた2値化画像信号を形成し、切り換え回路
82b、82c、82dを介してメモリ83、84、8
5の各々に記憶させる。また、スルー回路72aは、基
準パターン画像信号R(x,y)をそのままメモリ74
に記憶させる。同様に、スルー回路72b、72c、7
2dの各々は、にじみや飛散欠陥等の許容限界を示す拡
大基準パターン画像信号Re(x,y)、スルーホール
なしやシート屑欠陥等の許容限界を示す縮小基準パター
ン画像信号Rc(x,y)、充填物不足欠陥等の許容限
界を示す判定パターン画像信号D(x,y)をそのまま
切り換え回路82b、82c、82dを介してメモリ8
3、84、85の各々に記憶させる。このように、スル
ー回路72a〜72dは、入力された画像信号をそのま
ま出力するものであるため、回路としては存在しないこ
とになる。
The dimensions of the through-holes 2 formed in the green sheet substrate 1 slightly vary, and as a result, the diameter of the filler 3 also varies. Therefore,
The detected image signal G (x,
y) is detected and the detected binary image signal Ga ′ (x,
y), Gb ′ (x, y), and Gc ′ (x, y) also show variations in the size of the filler 3. Therefore, allowable determination criteria Re ′ (x, y) and Rc ′ that can be determined based on the reference pattern indicating the filler 3 in the reference pattern image signal R (x, y) and the determination pattern signal D (x, y).
(X, y) and D ′ (x, y) are converted to the detected binary image signal G
a '(x, y), Gb' (x, y), Gc '(x, y)
It is necessary to match the fluctuation of the size of the packing 3 appearing in the above. For this reason, the expansion circuit 71a forms a binarized image signal obtained by expanding the reference pattern image signal R (x, y) by 1 to 2 pixels corresponding to the one in which the diameter of the filler 3 is larger, and stores it in the memory. 74. Similarly, the expansion circuit 71b,
Each of 71c and 71d is an enlarged reference pattern image signal Re (x, y) indicating an allowable limit such as bleeding or scattering defect, and a reduced reference pattern image signal Rc (x) indicating an allowable limit such as no through-hole or sheet dust defect. , Y), the judgment pattern image signal D (x, y) indicating the permissible limit of the insufficient filling defect or the like
1 to 2 corresponding to the larger diameter of the packing 3
A binarized image signal in which pixels are expanded is formed, and the memories 83, 84, and 8 are switched via switching circuits 82b, 82c, and 82d.
5 is stored. The through circuit 72a stores the reference pattern image signal R (x, y) in the memory 74 as it is.
To memorize. Similarly, the through circuits 72b, 72c, 7
Each of 2d is an enlarged reference pattern image signal Re (x, y) indicating an allowable limit such as bleeding or scattering defect, and a reduced reference pattern image signal Rc (x, y) indicating an allowable limit such as no through hole or sheet dust defect. ), The judgment pattern image signal D (x, y) indicating the permissible limit of the insufficient filling defect or the like is directly transferred to the memory 8 via the switching circuits 82b, 82c, 82d.
3, 84, and 85 are stored. As described above, since the through circuits 72a to 72d output the input image signals as they are, they do not exist as circuits.

【0027】また、収縮回路73aは、基準パターン画
像信号R(x,y)に対して充填物3の径が小さめのも
のに対応する1〜2画素収縮させた2値化画像信号を形
成してメモリ74に記憶させる。同様に、収縮回路73
b、73c、73dの各々は、にじみや飛散欠陥等の許
容限界を示す拡大基準パターン画像信号Re(x,
y)、スルーホールなしやシート屑欠陥等の許容限界を
示す縮小基準パターン画像信号Rc(x,y)、充填物
不足欠陥等の許容限界を示す判定パターン画像信号D
(x,y)に対して充填物3の径が小さめのものに対応
する1〜2画素収縮させた2値化画像信号を形成し、切
り換え回路82b、82c、82dを介してメモリ8
3、84、85の各々に記憶させる。従って、画像メモ
リ74は、基準パターン画像信号R(x,y)に対し
て、充填物の径を大きめに膨張した2値化画像信号、充
填物の径を小さめに収縮した2値画像と、基準パターン
そのままの3種類の位置合わせパターンを発生させる。
そして、不一致カウンタ回路75は、それぞれの種類に
ついて、画像メモリ74からx、y方向に±数画素まで
ずらして読み出すことによって±数画素までずらした画
像を生成し(例えば、±3画素までずらすと、全部で1
47枚の2値化画像)、検出2値化画像Ga’(x,
y)、Gb’(x,y)との位置のずれを調べる。従っ
て、スルーホール位置ずれ検出回路(PC)76は、不
一致カウンタ回路75から得られる不一致数が最小を示
すスルーホール位置ずれ量と位置合わせパターンの種類
(検出画像信号G(x,y)において充填物3の径が大
きめのものと、通常のものと、小さめのものとの3種
類)とが検出されることになる。そこで、前述した如
く、スルーホール位置ずれ検出回路(PC)76は、画
像メモリ83、84、85の各々に記憶された許容限界
を示す画像信号Re’(x,y)、Rc’(x,y)、
D’(x,y)を読み出す際、上記算出されたスルーホ
ール位置ずれ量111に基づいて位置ずれ補正をするこ
とによって、画像メモリ24a、24b、24cの各々
から読み出される検出2値化画像信号Ga’(x,
y)、Gb’(x,y)、Gc’(x,y)と、画像メ
モリ83、84、85の各々から読み出される許容限界
を示す画像信号Re’(x,y)、Rc’(x,y)、
D’(x,y)とを、位置合わせさせることができる。
更に、スルーホール位置ずれ検出回路(PC)76は、
検出された検出画像信号G(x,y)における充填物3
の径が大きめのものと、通常のものと、小さめのものと
の3種類に応じた信号112により切り換え回路82
b、82c、82dを切り換えることによって、画像メ
モリ24a、24b、24cの各々に記憶された検出2
値化画像信号Ga’(x,y)、Gb’(x,y)、G
c’(x,y)に現れる充填物3の大きさに適合した許
容限界を示す画像信号Re’(x,y)、Rc’(x,
y)、D’(x,y)の各々を画像メモリ83、84、
85の各々に記憶させることができる。
The shrinking circuit 73a forms a binarized image signal obtained by shrinking the reference pattern image signal R (x, y) by one or two pixels corresponding to a smaller filling material 3 diameter. Stored in the memory 74. Similarly, the contraction circuit 73
b, 73c, and 73d represent enlarged reference pattern image signals Re (x,
y), a reduced reference pattern image signal Rc (x, y) indicating an allowable limit such as no through hole or sheet dust defect, and a determination pattern image signal D indicating an allowable limit such as a defective filling defect.
With respect to (x, y), a binarized image signal is generated by shrinking one to two pixels corresponding to a smaller diameter of the filler 3 and the memory 8 is switched via the switching circuits 82b, 82c, 82d.
3, 84, and 85 are stored. Therefore, the image memory 74 provides a binarized image signal in which the diameter of the filler is expanded to be larger, a binary image in which the diameter of the filler is contracted to be smaller, with respect to the reference pattern image signal R (x, y), Three types of alignment patterns are generated without changing the reference pattern.
Then, the non-coincidence counter circuit 75 generates an image shifted to ± several pixels by reading the image memory 74 from the image memory 74 while shifting the pixel to ± several pixels in the x and y directions (for example, when the image is shifted to ± 3 pixels). , 1 in total
47 binarized images), detected binarized image Ga ′ (x,
y), and check the positional deviation from Gb ′ (x, y). Accordingly, the through-hole position shift detection circuit (PC) 76 determines the through-hole position shift amount indicating the minimum number of mismatches obtained from the mismatch counter circuit 75 and the type of the alignment pattern (the filling in the detected image signal G (x, y)). Objects 3 having a large diameter, a normal diameter, and a small diameter 3 are detected. Therefore, as described above, the through-hole position shift detection circuit (PC) 76 outputs the image signals Re ′ (x, y) and Rc ′ (x, x) indicating the permissible limit stored in each of the image memories 83, 84, 85. y),
When D ′ (x, y) is read, the detected binary image signal read from each of the image memories 24 a, 24 b, and 24 c is corrected by correcting the position shift based on the calculated through-hole position shift amount 111. Ga '(x,
y), Gb '(x, y), Gc' (x, y) and image signals Re '(x, y), Rc' (x) indicating the permissible limit read from each of the image memories 83, 84, 85. , Y),
D ′ (x, y) can be aligned.
Further, the through-hole displacement detection circuit (PC) 76
Filling material 3 in detected image signal G (x, y)
The switching circuit 82 is controlled by a signal 112 corresponding to three types, that is, a large one, a normal one, and a small one.
b, 82c, 82d, the detection 2 stored in each of the image memories 24a, 24b, 24c.
Binarized image signals Ga '(x, y), Gb' (x, y), G
The image signals Re '(x, y), Rc' (x,
y) and D '(x, y) are stored in image memories 83 and 84,
85 can be stored.

【0028】これにより、充填物の大きさが、シート
毎、あるいは、シート内の面内にばらつきがあっても、
確実に、検出2値化画像信号Ga’(x,y)、Gb’
(x,y)、Gc’(x,y)を、基準パターン画像信
号、判定パターン画像信号に基づく許容限界を示す画像
信号Re’(x,y)、Rc’(x,y)、D’(x,
y)と位置合わせすることができると共に、検出2値化
画像信号Ga’(x,y)、Gb’(x,y)、Gc’
(x,y)に現れる充填物3の大きさに適合した許容限
界を示す画像信号Re’(x,y)、Rc’(x,
y)、D’(x,y)を選択することが可能となる。ま
た、スルーホール位置ずれ検出回路(PC)76は、算
出されたスルーホールの位置ずれ量が規定値以上のとき
は、スルーホール位置ずれ欠陥106と判断して出力す
る。膨張回路71a〜71dにおける膨張、および収縮
回路73a〜73dにおける収縮は、例えば、3×3画
素の4連結(あるいは、8連結)のオペレータを作用さ
せると簡単である。図5(a)に示すように、3×3画
素における4連結あるいは8連結において、何れかに導
電性ペーストに対応する“0”があれば、中心画素を
“1”から“0”に変換することによって“0”で示さ
れる導電性ペーストの2値化パターンの外周が1画素膨
張されることになる。また、図5(b)に示すように、
3×3画素における4連結あるいは8連結において、何
れかにグリーンシート面に対応する“1”があれば、中
心画素を“0”から“1”に変換することによって
“0”で示される導電性ペーストの2値化パターンの外
周が1画素収縮されることになる。更に1画素膨張若し
くは収縮させたい場合には、3×3画素の4連結(ある
いは、8連結)のオペレータをもう一度掛ければ良い。
Thus, even if the size of the filler varies from sheet to sheet or within the sheet surface,
Certainly, the detected binary image signals Ga '(x, y), Gb'
(X, y) and Gc ′ (x, y) are replaced with image signals Re ′ (x, y), Rc ′ (x, y), and D ′ indicating allowable limits based on the reference pattern image signal and the determination pattern image signal. (X,
y) and the detected binary image signals Ga ′ (x, y), Gb ′ (x, y), Gc ′
Image signals Re ′ (x, y), Rc ′ (x,
y) and D '(x, y) can be selected. When the calculated through-hole position shift amount is equal to or larger than a specified value, the through-hole position shift detection circuit (PC) 76 determines that the position is a through-hole position shift defect 106 and outputs it. The expansion in the expansion circuits 71a to 71d and the contraction in the contraction circuits 73a to 73d are simple, for example, when an operator of 4 (or 8) 3 × 3 pixels is operated. As shown in FIG. 5A, if there is “0” corresponding to the conductive paste in any of the 4 × or 8 × 3 × 3 pixels, the center pixel is changed from “1” to “0”. As a result, the outer periphery of the binarized pattern of the conductive paste indicated by “0” is expanded by one pixel. Also, as shown in FIG.
If there is a “1” corresponding to the green sheet surface in either 4 or 8 connection of 3 × 3 pixels, the conductivity indicated by “0” is obtained by converting the center pixel from “0” to “1”. The outer periphery of the binarized pattern of the conductive paste is contracted by one pixel. If it is desired to further expand or contract one pixel, the operator of 4 connection (or 8 connection) of 3 × 3 pixels may be applied again.

【0029】次に、許容限界を示す画像信号Re’
(x,y)、Rc’(x,y)、D’(x,y)の各々
の元になる拡大基準パターン画像信号Re(x,y)、
縮小基準パターン画像信号Rc(x,y)、および判定
パターン画像信号D(x,y)について説明する。拡大
処理回路29は、基準パターン画像信号R(x,y)に
対して、検査判定基準(例えば図6(a)に示す如くス
ルーホールに対するにじみの大きさの上限Dmaxを決
め、図6(b)に示す如く飛散が生じてはいけない範囲
の上限Dmaxを決める。)による決まるサイズで拡大処
理して、検査判定基準の上限を決める拡大基準パターン
画像信号Re(x,y)を形成してメモリ78に記憶す
る。縮小処理回路30は、基準パターン画像信号R
(x,y)に対して、検査判定基準(例えば図6(c)
に示す如くスルーホールに対するスルーホールなしやシ
ート屑等の異物の存在する範囲の下限Dminを決め
る。)による決まるサイズで縮小処理して、検査判定基
準の下限を決める縮小基準パターン画像信号Rc(x,
y)を形成してメモリ80に記憶する。また、判定パタ
ーン画像信号D(x,y)は、充填物欠陥を判定するた
めの検査領域マスクとなるもので、不足欠陥が検出され
得る領域パターンをメモリ86に記憶させることによっ
て設定することができる。
Next, an image signal Re 'indicating an allowable limit is shown.
(X, y), Rc ′ (x, y), and D ′ (x, y) as the basis of the enlarged reference pattern image signal Re (x, y),
The reduced reference pattern image signal Rc (x, y) and the determination pattern image signal D (x, y) will be described. The enlargement processing circuit 29 determines an inspection criterion (for example, as shown in FIG. 6A, the upper limit Dmax of the size of the bleeding for the through-hole, with respect to the reference pattern image signal R (x, y). The upper limit Dmax of the range in which the scattering must not occur as shown in (1) is determined. 78. The reduction processing circuit 30 outputs the reference pattern image signal R
For (x, y), an inspection criterion (for example, FIG. 6C)
As shown in (1), the lower limit Dmin of the range in which there is no through-hole with respect to the through-hole or where foreign matter such as sheet waste exists is determined. ) To reduce the size of the reference pattern image signal Rc (x,
y) is formed and stored in the memory 80. The determination pattern image signal D (x, y) serves as an inspection area mask for determining a filling defect, and can be set by storing an area pattern in which an insufficient defect can be detected in the memory 86. it can.

【0030】以上説明したように、検査判定基準となる
拡大基準パターン画像信号Re(x,y)、縮小基準パ
ターン画像信号Rc(x,y)、判定パターン画像信号
D(x,y)の各々は、メモリ78、80、86の各々
に記憶させて取得することができる。更に、図4Bに示
すように、エッジ抽出回路87は、メモリ83から読み
出された検出画像信号の充填物の大きさに合わされた拡
大基準パターン画像信号Re’(x,y)に対して輪郭
部分(エッジ部分)を抽出処理して輪郭部分(エッジ部
分)を「0」にした拡大エッジ基準パターン画像信号R
e’E(x,y)を形成する。同様に、エッジ抽出回路
88は、メモリ84から読み出された検出画像信号の充
填物の大きさに合わされた縮小基準パターン画像信号R
c’(x,y)に対して輪郭部分(エッジ部分)を抽出
処理して輪郭部分(エッジ部分)を「0」にした縮小エ
ッジ基準パターン画像信号Rc’E(x,y)を形成す
る。そして、図4Bに示すように、比較回路(論理積回
路)31aにおいて、しきい値THaで2値化した検出
2値化画像信号Ga’(x,y)を反転した信号と、拡
大基準パターン画像信号Re’(x,y)とを比較して
例えば論理積をとることによって許容限界を越えたにじ
み欠陥102aや飛散欠陥102bが例えば「0」とし
て検出される。図4Bにおいては、表示する都合上欠陥
を「0」として検出したが、「1」として検出しても良
い。更に、比較回路(論理積回路)31dにおいて、検
出2値化画像信号Ga’(x,y)または欠陥信号10
3を反転した信号と、拡大エッジ基準パターン画像信号
Re’E(x,y)を反転した信号とを比較して例えば
論理積をとることによって、にじみ欠陥102aがスル
ーホールにつながっている関係から、拡大エッジ上に存
在するにじみエッジ欠陥102a’が、例えば「0」と
して、にじみ欠陥および飛散欠陥を示す欠陥信号102
から分離して検出される。即ち、比較回路(論理積回
路)31dにおいて、拡大エッジの外側に位置する飛散
欠陥を示す信号が消去されて、にじみエッジ欠陥102
a’が分離して検出されることになる。従って、比較回
路(論理積回路)31aから検出される欠陥信号102
と、比較回路(論理積回路)31dから検出される欠陥
信号104とを比較することによって、にじみ欠陥10
2aと飛散欠陥102bに分けて出力することが可能と
なる。なお、飛散欠陥102bが、拡大エッジ上に存在
する場合には、この飛散欠陥102bをにじみ欠陥10
2aと同様に分類することになる。
As described above, each of the enlarged reference pattern image signal Re (x, y), the reduced reference pattern image signal Rc (x, y), and the determination pattern image signal D (x, y) serving as the inspection determination reference. Can be stored in each of the memories 78, 80, and 86 and acquired. Further, as shown in FIG. 4B, the edge extraction circuit 87 applies a contour to the enlarged reference pattern image signal Re ′ (x, y) adjusted to the size of the filler of the detection image signal read from the memory 83. The enlarged edge reference pattern image signal R obtained by extracting a portion (edge portion) and setting the contour portion (edge portion) to “0”
Form e'E (x, y). Similarly, the edge extraction circuit 88 outputs the reduced reference pattern image signal R adjusted to the size of the filler of the detected image signal read from the memory 84.
A contour portion (edge portion) is extracted from c ′ (x, y) to form a reduced edge reference pattern image signal Rc′E (x, y) in which the contour portion (edge portion) is set to “0”. . Then, as shown in FIG. 4B, in a comparison circuit (logical product circuit) 31a, a signal obtained by inverting the detected binary image signal Ga ′ (x, y) binarized by the threshold value THa, and an enlarged reference pattern By comparing the image signal Re '(x, y) with, for example, a logical product, the blur defect 102a and the scattering defect 102b exceeding the allowable limit are detected as "0", for example. In FIG. 4B, the defect is detected as “0” for convenience of display, but may be detected as “1”. Further, in the comparison circuit (logical product circuit) 31d, the detected binary image signal Ga '(x, y) or the defect signal 10
3 is compared with a signal obtained by inverting the enlarged edge reference pattern image signal Re'E (x, y), for example, by taking a logical product, the relationship between the blur defect 102a and the through hole is obtained. The defect signal 102a ′ existing on the enlarged edge is set to, for example, “0”, indicating a blur defect and a scattering defect.
And is detected separately. That is, in the comparison circuit (logical product circuit) 31d, the signal indicating the scattering defect located outside the enlarged edge is erased, and the blurred edge defect 102
a 'will be detected separately. Accordingly, the defect signal 102 detected from the comparison circuit (logical product circuit) 31a
Is compared with the defect signal 104 detected from the comparison circuit (logical product circuit) 31d to determine whether the bleeding defect 10
2a and the scattering defect 102b can be output separately. When the scattering defect 102b exists on the enlarged edge, the scattering defect 102b is blurred by the defect 10b.
It will be classified in the same way as 2a.

【0031】更に、比較回路(論理積回路)31bにお
いて、しきい値THbで2値化した検出2値化画像信号
Gb’(x,y)と、縮小基準パターン画像信号Rc’
(x,y)を反転した信号とを比較して例えば論理積を
とることによってスルーホールなし欠陥103aや充填
物上のシート屑等の異物欠陥103bが例えば「0」と
して検出される。図4Bにおいては、表示する都合上欠
陥を「0」として検出したが、「1」として検出しても
良い。更に、比較回路(論理積回路)31eにおいて、
検出2値化画像信号Gb’(x,y)または欠陥信号1
02と、縮小エッジ基準パターン画像信号Rc’E
(x,y)を反転した信号とを比較して例えば論理積を
とることによって、充填物上のシート屑等の異物を示す
信号が消去されて、縮小エッジ上に存在するスルーホー
ルなしを示すエッジ信号103a’が、例えば「0」と
して、スルーホールなし欠陥および異物欠陥を示す欠陥
信号103から分離して検出される。従って、比較回路
(論理積回路)31bから検出される欠陥信号103
と、比較回路(論理積回路)31eから検出される欠陥
信号105とを比較することによって、スルーホールな
し欠陥103aと図6(c)に示す異物欠陥103bと
に分けて欠陥出力することが可能となる。なお、この場
合、異物欠陥103bが、縮小エッジ上に存在する場合
には、この異物欠陥103bをスルーホールなし欠陥1
03aと同様に分類することになる。ところで、スルー
ホールなし欠陥の場合、比較回路31bからは縮小基準
パターン画像信号Rc’(x,y)そのものの信号が出
力されることになる。そこで、比較回路(論理積回路)
31e’において、比較回路31bから得られる欠陥信
号103を反転した信号と縮小基準パターン画像信号R
c’(x,y)を反転した信号とを比較して一致度を調
べる(例えば論理積をとる)ことによって、不一致部分
が生じないスルーホールなし欠陥を示す信号が消去され
て不一致部分が生じる異物欠陥103を示す信号が出力
されることになる。従って、比較回路(論理積回路)3
1bから検出される欠陥信号103と、比較回路(論理
積回路)31e’から検出される欠陥信号105’とを
比較することによって、スルーホールなし欠陥103a
と異物欠陥103bに分けて欠陥出力することが可能と
なる。また、スルーホールなしとシート屑とは形状が異
なって面積などの特徴量が相違する理由から、欠陥信号
103に対して、欠陥パターン毎の面積などの特徴量を
算出することによって、スルーホールなし欠陥103a
とシート屑欠陥103bとを分別して出力することがで
きる。
Further, in the comparison circuit (logical product circuit) 31b, the detected binary image signal Gb '(x, y) binarized by the threshold value THb and the reduced reference pattern image signal Rc'
By comparing the signal obtained by inverting (x, y) with, for example, a logical product, the defect 103a without a through-hole and the foreign matter defect 103b such as sheet dust on the filler are detected as "0", for example. In FIG. 4B, the defect is detected as “0” for convenience of display, but may be detected as “1”. Further, in the comparison circuit (logical product circuit) 31e,
Detected binary image signal Gb ′ (x, y) or defect signal 1
02 and the reduced edge reference pattern image signal Rc'E
By comparing with a signal obtained by inverting (x, y) and taking a logical product, for example, a signal indicating a foreign substance such as a sheet dust on the filler is erased, thereby indicating that there is no through hole present on the reduced edge. The edge signal 103a 'is detected as, for example, "0" separately from the defect signal 103 indicating a defect without a through-hole and a foreign matter defect. Therefore, the defect signal 103 detected from the comparison circuit (logical product circuit) 31b
And the defect signal 105 detected from the comparison circuit (logical product circuit) 31e, it is possible to separately output the defect 103a without through-hole 103a and the defect 103b shown in FIG. 6C. Becomes In this case, when the foreign matter defect 103b exists on the reduced edge, the foreign matter defect 103b is replaced with the through-hole-free defect 1b.
It will be classified in the same way as 03a. By the way, in the case of a defect without a through-hole, a signal of the reduced reference pattern image signal Rc ′ (x, y) itself is output from the comparison circuit 31b. Therefore, the comparison circuit (logical product circuit)
At 31e ', a signal obtained by inverting the defect signal 103 obtained from the comparison circuit 31b and the reduced reference pattern image signal R
By comparing the signal with the signal obtained by inverting c '(x, y) and checking the coincidence (for example, by taking a logical product), a signal indicating a defect without a through-hole where no inconsistent portion is generated is erased and an inconsistent portion is generated. A signal indicating the foreign matter defect 103 is output. Therefore, the comparison circuit (AND circuit) 3
By comparing the defect signal 103 detected from 1b with the defect signal 105 'detected from the comparison circuit (logical product circuit) 31e', the defect 103a without through-hole is compared.
And defect output 103b. Further, since the feature amount such as the area differs due to the difference between the shape and the sheet waste without the through hole, the feature amount such as the area for each defect pattern is calculated with respect to the defect signal 103 so that there is no through hole. Defect 103a
And the sheet dust defect 103b can be output separately.

【0032】更に、比較回路(論理積回路)31cにお
いて、しきい値THcで2値化した検出2値化画像信号
Gc’(x,y)と、拡大基準パターン画像信号Re’
(x,y)を反転した信号とを比較して例えば論理積を
とることによって充填物不足欠陥101が例えば「0」
として検出される。図4Bにおいては、表示する都合上
欠陥を「0」として検出したが、「1」として検出して
も良い。このとき、拡大基準パターン画像信号Re’
(x,y)の代わりに、三日月形、あるいは半月形の判
定パターン画像信号D’(x,y)を使用することも考
えられる。判定パターンは、拡大基準パターンに比べ、
パターン面積が狭くなるため、ペーストの輝点を誤って
充填物不足欠陥とする虚報を減らす効果がある。なお、
しきい値THcで2値化した検出2値化画像信号Gc’
(x,y)と、拡大基準パターン画像信号Re’(x,
y)を反転した信号との論理積のあと、収縮回路89で
「0」の部分を収縮することによって、浅い不足欠陥を
消去して検出しないようにすることも可能である。
Further, in the comparison circuit (logical product circuit) 31c, the detected binary image signal Gc '(x, y) binarized by the threshold value THc and the enlarged reference pattern image signal Re'
By comparing the signal obtained by inverting (x, y) with a logical product, for example, the insufficient filling defect 101 becomes, for example, “0”.
Is detected as In FIG. 4B, the defect is detected as “0” for convenience of display, but may be detected as “1”. At this time, the enlarged reference pattern image signal Re ′
Instead of (x, y), it is conceivable to use a crescent-shaped or half-moon-shaped judgment pattern image signal D '(x, y). The judgment pattern is larger than the enlarged reference pattern.
Since the pattern area is reduced, there is an effect of reducing false reports that a bright point of the paste is erroneously determined to be a defect with insufficient filling. In addition,
Detected binary image signal Gc ′ binarized by threshold value THc
(X, y) and an enlarged reference pattern image signal Re ′ (x,
After the logical product of y) and the inverted signal, the shrinkage circuit 89 shrinks the “0” portion, so that a shallow insufficient defect can be erased and not detected.

【0033】次に、本発明に係るスルーホールに充填さ
れたペースト(充填物)の検査装置の第1の実施例につ
いて図7を用いて説明する。ステージベース52上に
は、Xステージ53が、そのXステージ53上には、ま
た、Yステージ54が載置されることで、X、Y方向に
独立に移動可とされたXYステージ53、54が構成さ
れたものとなっている。Yステージ54上には、被検査
対象としての回路基板(導電ペースト3が印刷されたグ
リーンシート基材1)51が位置決め搭載される。Xス
テージ53、Yステージ54各々は、外部駆動装置とし
てのX軸駆動部55、Y軸駆動部56により駆動される
ことにより、それぞれ、X、Y方向の移動されるように
なっている。さらに、Xステージ53、Yステージ54
各々の位置は、X軸測長器57、Y軸測長器58により
測定されるようになっている。一方、回路基板51上で
の検査位置は、斜め方向より照明されている。ファイバ
ー光源60で発生した光は、ライトガイド59により導
かれ、波長限定フィルター67により波長400〜55
0nmに限定され、光路中の偏光板64により直線偏光
照明光として、集光レンズ61を介して、回路基板51
上での検査位置を照明する。その検査位置部分での画像
は、垂直上方より偏光板65、検出レンズ62を介し
て、ラインセンサ63で検出される。その際、偏光板6
5は、偏光板64と偏光方向が直交すべく設けられてい
る。照明系61、64、67と画像検出系62、63、
65の光軸のなす平面は、検出対象面に対して垂直に設
定されると同時に、ラインセンサ63での画像検出領域
もその平面に対して垂直に設定されている。ラインセン
サ63は、高感度であることが特徴であるTDI(Time
Delay and Integration)ラインセンサが好適である。
フィルター67、偏光板64、集光レンズ61は、順番
が入れ替わっても良く、また、検出レンズ62と偏光板
65も入れ替わっても良い。ファイバー光源60は、高
輝度なキセノン灯、あるいは、水銀灯が好適である。
Next, a first embodiment of an apparatus for inspecting a paste (filling material) filled in a through hole according to the present invention will be described with reference to FIG. An X stage 53 is mounted on the stage base 52, and a Y stage 54 is mounted on the X stage 53, so that the XY stages 53 and 54 can be independently moved in the X and Y directions. Is constituted. On the Y stage 54, a circuit board (green sheet substrate 1 on which the conductive paste 3 is printed) 51 to be inspected is positioned and mounted. The X stage 53 and the Y stage 54 are respectively moved in the X and Y directions by being driven by an X axis driving unit 55 and a Y axis driving unit 56 as external driving devices. Further, an X stage 53 and a Y stage 54
Each position is measured by an X-axis length measuring device 57 and a Y-axis length measuring device 58. On the other hand, the inspection position on the circuit board 51 is illuminated from an oblique direction. The light generated by the fiber light source 60 is guided by a light guide 59, and is transmitted by a wavelength limiting filter 67 to a wavelength of 400 to 55.
0 nm, and as a linearly polarized illumination light by the polarizing plate 64 in the optical path, through the condenser lens 61, the circuit board 51
Illuminate the inspection location above. The image at the inspection position is detected by a line sensor 63 from above vertically through a polarizing plate 65 and a detection lens 62. At that time, the polarizing plate 6
5 is provided so that the polarizing direction is orthogonal to the polarizing plate 64. Illumination systems 61, 64, 67 and image detection systems 62, 63,
The plane formed by the 65 optical axes is set perpendicular to the detection target surface, and the image detection area of the line sensor 63 is also set perpendicular to the plane. The line sensor 63 is characterized in that it has a high sensitivity.
Delay and Integration) line sensors are preferred.
The order of the filter 67, the polarizing plate 64, and the condenser lens 61 may be interchanged, and the detection lens 62 and the polarizing plate 65 may also be interchanged. The fiber light source 60 is preferably a high-brightness xenon lamp or a mercury lamp.

【0034】以上の構成で、回路基板51をラインセン
サ63の検出長手方向と垂直な方向に平行移動させ、す
なわち、Xステージ53を駆動し、X軸測長器57の出
力信号を基に同期パルスを発生することで、ラインセン
サ63から画像信号が得られる。ラインセンサ63の画
像信号は、画像検出回路66でA/D変換され、多値の
デジタル画像信号となる。さらに、補正回路68で、暗
レベル補正、ステージ速度変動補正、シェーディング補
正が行い、素子の暗電流のばらつき、感度ムラ、及び照
明ムラ、ステージの速度ムラによる明るさ変動を補正す
る。その後、2値化回路20a、20b、20cで2値
化処理され、2値画像信号が得られる。なお、各々のし
きい値THa、THb、THcは、検出した多値画像の
ヒストグラムに基づき決定する。多値画像は、画像入力
ボード21を介して、制御用PC22に取り込まれ、P
C22がヒストグラムを算出し、各々のしきい値TH
a、THb、THcを決定する。この決定されたしきい
値THa、THb、THcが各2値化回路20a、20
b、20cに対して設定される。各2値化回路20a、
20b、20cから得られる検出2値化画像信号Ga
(x,y)、Gb(x,y)、Gc(x,y)に対し
て、輝点/孤立点除去回路23a、23b、23cで輝
点あるいは、孤立点を除去する。例えば、図8に示すオ
ペレータを使用し、輝点/孤立点を除去することができ
る。n×n画素(図8では、n=5の場合を図示した)
のオペレータにおいて、斜線の画素がすべて「1」の場
合、内部の画素の値を「1」にすることで、輝点を除去
することができる。同様に、斜線の画素がすべて「0」
の場合、内部の画素の値を「0」にすることで、孤立点
を除去することができる。
With the above configuration, the circuit board 51 is translated in a direction perpendicular to the detection longitudinal direction of the line sensor 63, that is, the X stage 53 is driven, and the circuit board 51 is synchronized based on the output signal of the X axis length measuring device 57. By generating a pulse, an image signal is obtained from the line sensor 63. The image signal of the line sensor 63 is A / D-converted by the image detection circuit 66 to become a multi-valued digital image signal. Further, the correction circuit 68 performs dark level correction, stage speed fluctuation correction, and shading correction, and corrects variations in dark current of elements, sensitivity unevenness, illumination unevenness, and brightness unevenness due to stage speed unevenness. Thereafter, binarization processing is performed by the binarization circuits 20a, 20b, and 20c to obtain a binary image signal. Note that each of the threshold values THa, THb, and THc is determined based on the histogram of the detected multilevel image. The multivalued image is taken into the control PC 22 via the image input board 21 and
C22 calculates the histogram and calculates each threshold TH
a, THb and THc are determined. The determined threshold values THa, THb, and THc are used as the respective binarization circuits 20a and 20a.
b, 20c. Each binarization circuit 20a,
The detected binary image signal Ga obtained from 20b and 20c
The bright point / isolated point removing circuits 23a, 23b, 23c remove the bright points or the isolated points from (x, y), Gb (x, y), and Gc (x, y). For example, the bright point / isolated point can be removed using the operator shown in FIG. n × n pixels (FIG. 8 shows a case where n = 5)
When all the shaded pixels are “1”, the operator can remove the bright spot by setting the value of the internal pixels to “1”. Similarly, all the hatched pixels are “0”.
In the case of, the isolated point can be removed by setting the value of the internal pixel to “0”.

【0035】輝点/孤立点を除去した検出2値化画像信
号Ga’(x,y)、Gb’(x,y)、Gc’(x,
y)をいったん画像メモリ24a、24b、24cに格
納する。画像メモリ24は、ステージの1走査分の画像
(ラインセンサの画素数×ステージ走行方向の検出長
さ)を格納するだけの容量のメモリが各2面づつあり、
ダブルバッファとして使用する。1面で1走査分の検出
画像を格納しつつ、他面で前の走査で検出した画像を読
み出して後段のマッチング処理を行う。一方、データ処
理用PC25は、ハードディスクに格納してある圧縮さ
れた基準パターンを読み出し、伸長回路26にデータを
送る。データ処理用PC25は、制御用PC22とネッ
トワークを介して通信しており、制御用PC22の命令
により、動作する。伸長回路26では、圧縮データを伸
長し、検出2値化画像信号と比較する基準パターン画像
信号R(x,y)を発生させて、画像メモリ27に格納
する。圧縮方法は、可逆圧縮手法であれば良く、例え
ば、ランレングス符号化方式を使用する。画像メモリ2
7は、画像メモリ24と同様、ステージの1走査分の画
像(ラインセンサの画素数×ステージ走行方向の検出長
さ)を格納するだけの容量のメモリが各2面づつあり、
ダブルバッファとして使用する。1面で検出2値画像と
同じ場所の伸長した基準パターンを格納しつつ、他面で
画像を読み出して後段のマッチング処理を行う。なお、
画像メモリ27から読み出された基準パターン画像信号
R(x,y)に対して膨張回路71a、スルー回路72
a、収縮回路73aからなる寸法合わせ回路によってス
ルーホールを大きめにしたものと、そのままのものと、
小さめにしたものとの3種類の基準パターン画像信号を
作って位置合わせパターンとして画像メモリ74に記憶
させておく。
Detected binary image signals Ga '(x, y), Gb' (x, y), Gc '(x,
y) is temporarily stored in the image memories 24a, 24b, 24c. The image memory 24 includes two memories each having a capacity enough to store an image for one scan of the stage (the number of pixels of the line sensor × the detection length in the stage traveling direction).
Used as a double buffer. While storing the detected image for one scan on one surface, the image detected by the previous scan on the other surface is read out, and the subsequent matching processing is performed. On the other hand, the data processing PC 25 reads the compressed reference pattern stored in the hard disk and sends the data to the decompression circuit 26. The data processing PC 25 communicates with the control PC 22 via a network, and operates according to an instruction from the control PC 22. The decompression circuit 26 decompresses the compressed data, generates a reference pattern image signal R (x, y) to be compared with the detected binary image signal, and stores it in the image memory 27. The compression method may be any reversible compression method, for example, a run-length encoding method. Image memory 2
7 has two memories each having a capacity enough to store an image for one scan of the stage (the number of pixels of the line sensor × the detection length in the stage traveling direction), similarly to the image memory 24.
Used as a double buffer. While storing the expanded reference pattern at the same location as the detected binary image on one side, the image is read out on the other side to perform the subsequent matching processing. In addition,
The expansion circuit 71a and the through circuit 72 apply the reference pattern image signal R (x, y) read from the image memory 27.
a, the through hole is made larger by the size matching circuit consisting of the contraction circuit 73a,
Three types of reference pattern image signals, which are made smaller, are created and stored in the image memory 74 as alignment patterns.

【0036】制御用PC22からの切り出しアドレス信
号110に基づいて、画像メモリ24aから検出2値化
画像信号Ga’(x,y)を局所領域毎に切り出すと同
時に、画像メモリ74から3種類の大きさを有する基準
2値化画像信号R(x,y)を同じ領域毎に切り出し、
不一致カウンタ回路75とスルーホール位置ずれ検出回
路76からなる位置ずれ検出回路28でその位置ずれ量
を得る。即ち、位置ずれ検出回路28は、検出2値化画
像信号Ga’(x,y)に対して、基準パターン2値化
画像信号R(x,y)をx、y方向にふりながら、基準
パターンの大きさをふりながら、不一致画素数をカウン
トする。そして、位置ずれ検出回路28は、各不一致画
素数を比較し、最小のものまでの、x、y方向の変位か
ら、位置ずれ量111と、同時に、パターン(スルーホ
ールパターン)の大きさ112も知る。このとき、位置
ずれ検出回路28は、検出2値化画像信号と基準パター
ン2値化画像信号との位置ずれが大きく、測定レンジを
越えた場合(基準パターン2値化画像のx、y方向のふ
り幅を越えた場合)、画像メモリ74の読出しアドレス
をずらし、再度不一致画素数を計算し、その最小値を求
め、この求められた位置ずれ量が規定値を越えた場合、
スルーホール位置ずれ欠陥106と判定して座標測長回
路35から測長される座標アドレスに従って判定結果メ
モリ32に記憶させる。また、位置ずれ検出回路28
は、不一致カウンタ回路75のみによって構成し、制御
用PC22が、不一致カウンタ回路75で計数された不
一致画素数を元に、各不一致画素数を比較し、最小のも
のまでの、x、y方向の変位から、位置ずれ量111
と、同時に、パターン(スルーホールパターン)の大き
さ112も知るようにしてもよい。更に、位置ずれ検出
回路28は、検出2値化画像信号と基準パターン2値化
画像信号との位置ずれが大きく、測定レンジを越えた場
合、画像メモリ74の読出しアドレスをずらし、再度不
一致画素数を計算し、制御用PC22がその最小値を求
め、この求められた位置ずれ量が規定値を越えた場合、
スルーホール位置ずれ欠陥106と判定して座標測長回
路35から測長される座標アドレスに従って判定結果メ
モリ32に記憶させてもよい。
Based on the cut-out address signal 110 from the control PC 22, the detected binarized image signal Ga '(x, y) is cut out from the image memory 24a for each local area, and at the same time, three sizes of the image data are read out from the image memory 74. Binary binary image signal R (x, y) having the same
The position shift amount is obtained by a position shift detection circuit 28 including a mismatch counter circuit 75 and a through-hole position shift detection circuit 76. That is, the position shift detection circuit 28 applies the reference pattern binarized image signal R (x, y) in the x and y directions to the detected binarized image signal Ga ′ (x, y), The number of mismatched pixels is counted while shaking the size of. Then, the position shift detection circuit 28 compares the numbers of mismatched pixels and determines the position shift amount 111 and the size 112 of the pattern (through-hole pattern) at the same time from the displacement in the x and y directions up to the minimum. know. At this time, the position shift detection circuit 28 determines that the position shift between the detected binary image signal and the reference pattern binary image signal is large and exceeds the measurement range (in the x and y directions of the reference pattern binary image). If the displacement exceeds the specified width, the read address of the image memory 74 is shifted, the number of unmatched pixels is calculated again, and the minimum value is obtained.
It is determined as the through-hole position shift defect 106 and stored in the determination result memory 32 according to the coordinate address measured by the coordinate length measurement circuit 35. In addition, the displacement detection circuit 28
Is configured only by the mismatch counter circuit 75, and the control PC 22 compares the numbers of mismatch pixels based on the number of mismatch pixels counted by the mismatch counter circuit 75, and determines the smallest one in the x and y directions up to the smallest one. From displacement, displacement amount 111
At the same time, the size 112 of the pattern (through-hole pattern) may be known. Further, the position shift detection circuit 28 shifts the read address of the image memory 74 when the position shift between the detected binary image signal and the reference pattern binary image signal is large and exceeds the measurement range, and again determines the number of mismatched pixels. Is calculated, and the control PC 22 obtains the minimum value. When the obtained positional deviation exceeds a specified value,
The determination may be made as the through-hole position shift defect 106 and stored in the determination result memory 32 in accordance with the coordinate address measured by the coordinate measuring circuit 35.

【0037】拡大処理回路29は、基準パターンを検査
判定基準による決まるサイズまで拡大処理し、欠陥判定
用の拡大基準パターン2値化画像信号Re(x,y)を
作る。縮小処理回路30は、基準パターンを検査判定基
準による決まるサイズまで縮小処理し、欠陥判定用の縮
小基準パターン2値化画像信号Rc(x,y)を作る。
このとき、位置ずれ検出回路28または制御用PC22
が検出2値化画像と基準パターン2値化画像との位置合
わせ処理で得た検出パターンの大きさ112に基づき、
膨張回路71b、スルー回路72b、収縮回路73bか
らなる寸法合わせ回路の何れかを選択し、膨張回路71
c、スルー回路72c、収縮回路73cからなる寸法合
わせ回路の何れかを選択することによって、膨張量、収
縮量を加減して検出パターンの大きさに合わせることも
考えられる。すなわち、検出画像のパターンが大きめで
あれば、判定基準を大きめにし、検出画像のパターンが
小さめであれば、判定基準を小さめにするということで
ある。画像メモリ24cから読み出した検出2値化画像
信号Gc’(x,y)と、拡大処理回路29で作成した
欠陥判定用の拡大基準パターン2値化画像信号Re’
(x,y)とを、比較回路31cで形状比較して、充填
物不足欠陥101を検出して座標測長回路35から測長
される座標アドレスおよび画像信号内における欠陥位置
のアドレスに従って判定結果メモリ32に記憶させる。
The enlargement processing circuit 29 enlarges the reference pattern to a size determined by the inspection judgment criterion, and generates an enlarged reference pattern binary image signal Re (x, y) for defect judgment. The reduction processing circuit 30 performs reduction processing on the reference pattern to a size determined by the inspection determination reference, and generates a reduced reference pattern binary image signal Rc (x, y) for defect determination.
At this time, the displacement detection circuit 28 or the control PC 22
Is based on the size 112 of the detected pattern obtained by the alignment process between the detected binary image and the reference pattern binary image,
One of the size matching circuits including the expansion circuit 71b, the through circuit 72b, and the contraction circuit 73b is selected, and the expansion circuit 71
It is also conceivable that by selecting any one of the dimension matching circuits composed of c, the through circuit 72c, and the contraction circuit 73c, the amount of expansion and contraction is adjusted to match the size of the detection pattern. That is, if the pattern of the detected image is large, the criterion is set large, and if the pattern of the detected image is small, the criterion is set small. The detected binary image signal Gc ′ (x, y) read from the image memory 24 c and the enlarged reference pattern binary image signal Re ′ for defect determination created by the enlargement processing circuit 29.
The comparison circuit 31c compares the shape with (x, y), detects the insufficient filling defect 101, and determines the determination result according to the coordinate address measured by the coordinate measuring circuit 35 and the address of the defect position in the image signal. It is stored in the memory 32.

【0038】画像メモリ24aから読み出した検出2値
化画像信号Ga’(x,y)と、拡大処理回路29で作
成した欠陥判定用の拡大基準パターン2値化画像信号R
e’(x,y)とを、比較回路31aで形状比較して、
にじみ、飛散欠陥102を検出して座標測長回路35か
ら測長される座標アドレスに従って判定結果メモリ32
に記憶させる。画像メモリ24bから読み出した検出2
値化画像信号Gb’(x,y)と、縮小処理回路30で
作成した欠陥判定用の縮小基準パターン2値化画像信号
Rc’(x,y)とを、比較回路31bで形状比較し
て、異物混入、スルーホールなし欠陥103を検出して
座標測長回路35から測長される座標アドレスに従って
判定結果メモリ32に記憶させる。このとき、各比較回
路31a〜31cは、位置ずれ検出回路28で得た位置
ずれ量を加味して、形状比較することは当然である。各
比較回路31a〜31cで得た欠陥情報(位置、種類)
を判定結果メモり32に順次格納しておき、ステージの
1走査毎、あるいは、1基板検査終了時にまとめて、制
御用PC22に欠陥情報を送る。制御用PC22は、欠
陥情報をプリンタやモニタに出力し、また、ネットワー
クを通じて、ホストコンピュータに出力することができ
る。
The detected binary image signal Ga '(x, y) read from the image memory 24a and the enlarged reference pattern binary image signal R for defect determination created by the enlargement processing circuit 29
e ′ (x, y) is compared in shape by a comparison circuit 31a,
The bleeding, scattered defect 102 is detected, and the determination result memory 32 is determined according to the coordinate address measured by the coordinate measuring circuit 35.
To memorize. Detection 2 read from image memory 24b
The comparison circuit 31b compares the shapes of the digitized image signal Gb '(x, y) and the reduced reference pattern binary image signal Rc' (x, y) created by the reduction processing circuit 30 for defect determination. The defect 103 having no foreign matter and no through hole is detected and stored in the determination result memory 32 according to the coordinate address measured by the coordinate measuring circuit 35. At this time, it is natural that the comparison circuits 31a to 31c compare the shapes in consideration of the displacement amount obtained by the displacement detection circuit 28. Defect information (position, type) obtained by each of the comparison circuits 31a to 31c
Are sequentially stored in the determination result memory 32, and the defect information is sent to the control PC 22 collectively for each scanning of the stage or at the end of one substrate inspection. The control PC 22 can output the defect information to a printer or a monitor, or can output the defect information to a host computer via a network.

【0039】次に、本発明に係るスルーホールに充填さ
れたペースト(充填物)の検査装置の第2の実施例につ
いて図9を用いて説明する。本第2の実施例では、不足
欠陥検出用の照明光学系61c、64c、67cおよび
検出光学系62b、63bを独立させ、斜め上方より検
出することで、不足欠陥の検出感度を高めている。検出
光学系が2系統になったため、欠陥判定処理回路も2系
統になった。2系統になったことを除くと、装置の構成
や動作は、図7に示した第1の実施例と同じである。た
だし、検出光学系62a、63a、65に対する照明光
学系61a、64a、67a;61b、64b、67b
は、相対向するように構成した。各系統の判定アルゴリ
ズムについては、図10、および図11を用いて説明す
る。図10は、図4Aおよび図4Bと同様に、ラインセ
ンサ63aによって垂直上方より検出した画像信号よ
り、飛散、にじみ、異物混入、スルーホールなし、スル
ーホール位置ずれ欠陥102、103、104、10
5、106を検出するアルゴリズムである。なお、デー
タ処理用PCを25a、伸長回路を26a、画像メモリ
を27a、位置ずれ検出回路を28aとした。また、図
10には、スルーホール欠陥およびシート屑欠陥103
からシート屑欠陥103bを分離するのに、比較回路
(論理積回路)31e’で欠陥信号103を反転した信
号と縮小基準パターン画像信号Rc’(x,y)を反転
した信号との論理積をとって否定した場合を示す。図1
1は、ラインセンサ63bによって斜め上方より検出し
た画像信号から、充填物不足欠陥101を検出するアル
ゴリズムである。即ち、ラインセンサ63bによって検
出された検出画像信号G’(x,y)は、2値化回路2
0cにおいてしきい値THcで検出2値化画像信号Gc
(x,y)に変換され、更に輝点除去回路23cによっ
て輝点が除去されて検出2値化画像信号Gc’(x,
y)として画像メモリ24cに記憶される。他方、検出
画像信号G’(x,y)は、2値化回路20dにおいて
しきい値THaで位置ずれ検出用の検出2値化画像信号
Ga(x,y)に変換されて画像メモリ24dに記憶さ
れる。
Next, a second embodiment of the inspection apparatus for the paste (filling material) filled in the through holes according to the present invention will be described with reference to FIG. In the second embodiment, the illumination optical systems 61c, 64c, 67c and the detection optical systems 62b, 63b for detecting missing defects are made independent, and detection is performed diagonally from above, thereby increasing the detection sensitivity of missing defects. Since the number of detection optical systems is two, the number of defect determination processing circuits is also two. Except for the two systems, the configuration and operation of the apparatus are the same as those of the first embodiment shown in FIG. However, the illumination optical systems 61a, 64a, 67a for the detection optical systems 62a, 63a, 65; 61b, 64b, 67b
Were configured to face each other. The determination algorithm of each system will be described with reference to FIG. 10 and FIG. 10A and 10B show, as in FIGS. 4A and 4B, scattering, bleeding, inclusion of foreign matter, no through-hole, and through-hole displacement defects 102, 103, 104, and 10 based on image signals detected from above by the line sensor 63 a.
5 and 106 are detected. Note that the data processing PC is 25a, the decompression circuit is 26a, the image memory is 27a, and the displacement detection circuit is 28a. FIG. 10 shows through-hole defects and sheet dust defects 103.
In order to separate the sheet dust defect 103b from the signal, the logical product of the signal obtained by inverting the defect signal 103 by the comparison circuit (logical product circuit) 31e 'and the signal obtained by inverting the reduced reference pattern image signal Rc' (x, y) is obtained. Indicates a negative case. FIG.
An algorithm 1 detects an insufficient filling defect 101 from an image signal detected obliquely from above by the line sensor 63b. That is, the detected image signal G ′ (x, y) detected by the line sensor 63b is
0c, the detected binary image signal Gc is detected by the threshold value THc.
(X, y), and further, the bright point is removed by the bright point removing circuit 23c, and the detected binary image signal Gc ′ (x,
y) is stored in the image memory 24c. On the other hand, the detected image signal G '(x, y) is converted into a detected binary image signal Ga (x, y) for detecting a position shift by the threshold value THa in the binarization circuit 20d, and is converted to the image memory 24d. It is memorized.

【0040】データ処理用PC25bは、ハードディス
クに格納してある圧縮された基準パターンを読み出して
伸長回路26bにデータを送ると共にハードディスクに
格納してある圧縮された判定パターンを読み出して伸長
回路26cにデータを送る。伸長回路26bでは、圧縮
データを伸長し、位置ずれ検出用の基準パターン画像信
号R(x,y)を発生させて、画像メモリ27bに格納
する。伸長回路26cでは、圧縮データを伸長し、検出
2値化画像信号Gc’(x,y)と比較する基準パター
ン画像信号D(x,y)を発生させて、画像メモリ27
cに格納する。画像メモリ27bに格納された基準パタ
ーン画像信号R(x,y)は、膨張回路71a、スルー
回路72a、収縮回路73aからなる寸法合わせ回路に
よってスルーホールを大きめにしたものと、そのままの
ものと、小さめにしたものとの3種類の基準パターン画
像信号を作って位置合わせパターンとして画像メモリ7
4に記憶される。そして、制御用PC22からの切り出
しアドレス信号110に基づいて、画像メモリ24dか
ら検出2値化画像信号Ga(x,y)を局所領域毎に切
り出すと同時に、画像メモリ74から3種類の大きさを
有する基準2値化画像信号R(x,y)を同じ領域毎に
切り出し、不一致カウンタ回路75とスルーホール位置
ずれ検出回路76からなる位置ずれ検出回路28bでそ
の位置ずれ量を得る。即ち、位置ずれ検出回路28b
は、検出2値化画像信号Ga(x,y)に対して、基準
パターン2値化画像信号R(x,y)をx、y方向にふ
りながら、基準パターンの大きさをふりながら、不一致
画素数をカウントする。そして、位置ずれ検出回路28
bは、各不一致画素数を比較し、最小のものまでの、
x、y方向の変位から、位置ずれ量111と、同時に、
パターン(スルーホールパターン)の大きさ112も知
ることができる。
The data processing PC 25b reads the compressed reference pattern stored in the hard disk and sends the data to the decompression circuit 26b, and also reads the compressed determination pattern stored in the hard disk and sends the data to the decompression circuit 26c. Send. The decompression circuit 26b decompresses the compressed data, generates a reference pattern image signal R (x, y) for detecting a displacement, and stores the generated signal in the image memory 27b. The expansion circuit 26c expands the compressed data, generates a reference pattern image signal D (x, y) to be compared with the detected binary image signal Gc ′ (x, y), and generates an image memory 27.
c. The reference pattern image signal R (x, y) stored in the image memory 27b has a through-hole made larger by a dimensional matching circuit including an expansion circuit 71a, a through circuit 72a, and a contraction circuit 73a. The image memory 7 generates three types of reference pattern image signals, which are made smaller, and as an alignment pattern.
4 is stored. Then, based on the cut-out address signal 110 from the control PC 22, the detected binary image signal Ga (x, y) is cut out from the image memory 24d for each local area, and at the same time, three kinds of sizes are read out from the image memory 74. The reference binarized image signal R (x, y) is cut out for each of the same regions, and the position shift amount is obtained by a position shift detection circuit 28b including a mismatch counter circuit 75 and a through-hole position shift detection circuit 76. That is, the displacement detection circuit 28b
Indicates that the reference pattern binarized image signal R (x, y) is displaced in the x and y directions with respect to the detected binary image signal Ga (x, y) while the size of the reference pattern is displaced. Count the number of pixels. Then, the displacement detection circuit 28
b compares the number of unmatched pixels,
From the displacements in the x and y directions,
The size 112 of the pattern (through-hole pattern) can also be known.

【0041】そして、位置ずれ検出回路28bは、画像
メモリ27dに記憶された許容限界を示す判定パターン
画像信号D(x,y)を読み出す際、上記算出されたス
ルーホール位置ずれ量111に基づいて位置ずれ補正を
することによって、画像メモリ24cから読み出される
検出2値化画像信号Gc’(x,y)と、画像メモリ2
7dから読み出される許容限界を示す判定パターン画像
信号D(x,y)とを、位置合わせさせることができ
る。更に、位置ずれ検出回路28bは、検出された検出
画像信号G’(x,y)におけるスルーホール2(充填
物3)の径が大きめのものと、通常のものと、小さめの
ものとの3種類に応じた信号112により切り換え回路
82dを切り換えることによって、画像メモリ24cに
記憶された検出2値化画像信号Gc’(x,y)に現れ
るスルーホール2の大きさに適合した許容限界を示す判
定パターン画像信号D(x,y)を画像メモリ85の各
々に記憶させることができる。これにより、充填物の大
きさが、シート毎、あるいは、シート内の面内にばらつ
きがあっても、確実に、検出2値化画像信号Gc’
(x,y)を、判定パターン画像信号に基づく許容限界
を示す画像信号D(x,y)と位置合わせすることがで
きると共に、検出2値化画像信号Gc’(x,y)に現
れる充填物3の大きさに適合した許容限界を示す画像信
号D(x,y)を選択することが可能となる。
When reading the determination pattern image signal D (x, y) indicating the permissible limit stored in the image memory 27d, the position shift detecting circuit 28b is based on the calculated through-hole position shift amount 111. By performing the position shift correction, the detected binary image signal Gc ′ (x, y) read from the image memory 24c and the image memory 2
The determination pattern image signal D (x, y) indicating the permissible limit read from 7d can be aligned. Further, the position shift detection circuit 28b determines whether the diameter of the through hole 2 (filler 3) in the detected image signal G ′ (x, y) is large, normal, or small. By switching the switching circuit 82d with the signal 112 corresponding to the type, an allowable limit suitable for the size of the through hole 2 appearing in the detected binary image signal Gc '(x, y) stored in the image memory 24c is indicated. The determination pattern image signal D (x, y) can be stored in each of the image memories 85. Thereby, even if the size of the filler varies from sheet to sheet or within a sheet surface, the detected binary image signal Gc ′ is surely ensured.
(X, y) can be aligned with the image signal D (x, y) indicating the permissible limit based on the judgment pattern image signal, and the filling appearing in the detected binary image signal Gc ′ (x, y) can be obtained. It is possible to select an image signal D (x, y) indicating an allowable limit suitable for the size of the object 3.

【0042】次に、比較回路(論理積回路)31cにお
いて、しきい値THcで2値化した検出2値化画像信号
Gc’(x,y)と、三日月形、あるいは半月形の判定
パターン画像信号D’(x,y)を反転した信号とを比
較して例えば論理積をとることによって充填物不足欠陥
101が例えば「0」として検出される。図11におい
ては、表示する都合上欠陥を「0」として検出したが、
「1」として検出しても良い。判定パターンは、拡大基
準パターンに比べ、パターン面積が狭くなるため、ペー
ストの輝点を誤って充填物不足欠陥とする虚報を減らす
効果がある。なお、検出2値化画像信号Gc’(x,
y)と、判定パターン画像信号D’(x,y)を反転し
た信号との論理積のあと、収縮回路89で「0」の部分
を収縮することによって、浅い不足欠陥を消去して検出
しないようにすることも可能である。
Next, in the comparison circuit (logical product circuit) 31c, the detected binary image signal Gc '(x, y) binarized by the threshold value THc and the crescent-shaped or half-moon-shaped judgment pattern image By comparing the signal D '(x, y) with the inverted signal and taking, for example, a logical product, the insufficient filling defect 101 is detected as "0", for example. In FIG. 11, the defect is detected as “0” for convenience of display.
It may be detected as "1". Since the determination pattern has a smaller pattern area than the enlarged reference pattern, it has an effect of reducing false reports that a bright point of the paste is erroneously determined to be a defect with insufficient filling. Note that the detected binary image signal Gc ′ (x,
After performing a logical product of y) and a signal obtained by inverting the determination pattern image signal D ′ (x, y), the shrinkage circuit 89 shrinks the “0” portion, thereby eliminating the shallow insufficient defect and not detecting it. It is also possible to do so.

【0043】次に、本発明に係るグリーンシート表面に
金属微粒子が含まれた導電性ペーストが印刷されて形成
された配線パッドの検査の実施例について図12および
図13を用いて説明する。図12には、金属微粒子が含
まれた導電性ペーストが印刷されて形成された配線パッ
ドにおける欠陥対象を示す。欠陥には、配線パッド12
0内のピンホール121、欠損122、突起123、飛
散124がある。ピンホール121と欠損122は凹系
の欠陥であり、突起123と飛散124は凸系の欠陥で
ある。このような配線パッド120から検出される検出
画像F(x,y)に対して、検査判定基準で決定される
凹欠陥判定パターンRc(x,y)および凸判定パター
ンRe(x,y)をあてはめることによって、凹欠陥判
定パターンRc(x,y)の内側にあるピンホール14
2bと欠損142aが欠陥として判定され、凸判定パタ
ーンRe(x,y)の外側にある飛散141bと突起1
41aが欠陥として判定されることになる。次に、本発
明に係る配線パッドを図7に示す照明光学系および検出
光学系と同様な図14に示す照明光学系および検出光学
系によって検出された検出2値化画像信号から欠陥部を
抽出する欠陥判定アルゴリズムの一実施例について図1
3を用いて説明する。被検査基板51を撮像して得た検
出画像信号F(x,y)を2値化回路20a’、20
b’の各々において2つのしきい値THh、THlで2
値化し、2つの2値画像信号Fa(x,y)、Fb
(x,y)を得る。しきい値THhで2値化すること
で、ベースト、即ち配線パッドが分別される。ペースト
部分を「0」に、グリーンシート部分を「1」とする2
つの2値化画像信号Fa(x,y)、Fb(x,y)を
得る。2値化画像信号Fa(x,y)に対して非欠陥で
ある微小な飛散を除去するために、小孤立点除去回路2
3a’によって微小な「0」の領域を消し込み、孤立点
が除去された2値化画像信号Fa’(x,y)が得ら
れ、画像メモリ24aに記憶させることになる。即ち、
小孤立点除去回路23a’は、微小な「0」の領域を消
し込むことによって、孤立点を除去するものである。
Next, an embodiment of an inspection of a wiring pad formed by printing a conductive paste containing metal fine particles on the surface of a green sheet according to the present invention will be described with reference to FIGS. 12 and 13. FIG. FIG. 12 shows a defect target in a wiring pad formed by printing a conductive paste containing metal fine particles. Defects include the wiring pads 12
There are a pinhole 121, a defect 122, a protrusion 123, and a scatter 124 in 0. The pinhole 121 and the defect 122 are concave defects, and the protrusion 123 and the scattering 124 are convex defects. For a detected image F (x, y) detected from such a wiring pad 120, a concave defect determination pattern Rc (x, y) and a convex determination pattern Re (x, y) determined based on the inspection criterion are used. By fitting, the pinhole 14 inside the concave defect determination pattern Rc (x, y) is obtained.
2b and the defect 142a are determined as defects, and the scattering 141b and the protrusion 1 outside the convex determination pattern Re (x, y) are determined.
41a will be determined as a defect. Next, a defective part is extracted from the wiring pad according to the present invention from the detected binary image signal detected by the illumination optical system and the detection optical system shown in FIG. 14 which are similar to the illumination optical system and the detection optical system shown in FIG. FIG. 1 shows an embodiment of a defect determination algorithm to be performed.
3 will be described. Detected image signals F (x, y) obtained by imaging the substrate 51 to be inspected are converted into binary circuits 20a 'and 20a.
In each of the two threshold values THh and THl,
Into two values, two binary image signals Fa (x, y), Fb
(X, y) is obtained. By binarizing with the threshold value THh, the base, that is, the wiring pad is separated. 2 where the paste part is “0” and the green sheet part is “1”
Two binary image signals Fa (x, y) and Fb (x, y) are obtained. In order to remove minute scattering that is not defective with respect to the binary image signal Fa (x, y), a small isolated point removing circuit 2
A small area of "0" is erased by 3a ', and a binarized image signal Fa' (x, y) from which isolated points are removed is obtained and stored in the image memory 24a. That is,
The small isolated point removing circuit 23a 'removes isolated points by erasing minute "0" areas.

【0044】しきい値THl(<THh)で2値化した
画像信号Fb(x,y)では、しきい値THhの2値化
画像信号Fa(x,y)と同様、ペースト部分が
「0」、グリーンシート部分が「1」になるが、しきい
値THlが低いため、ピンホールを確実に「1」にする
ことができる。青色等の400〜550nmの波長を有
する光の偏光照明・偏光検出により、ペースト部の輝点
の発生を抑えているが、万一にも輝点が発生する場合を
考え、小ピンホール除去回路23b’によって微小な
「1」の領域を消し込み、輝点が除去された2値化画像
信号Fb’(x,y)が得られ、画像メモリ24bに記
憶させることになる。即ち、小ピンホール除去回路23
b’は、微小な「0」の領域を消し込むことによって、
輝点と非欠陥である微少なピンホールを除去するもので
ある。一方、欠陥の無い基準パターン画像信号R(x,
y)を準備しておく。基準パターン画像信号R(x,
y)は、設計データから発生させても良いし、良品サン
プルの画像を吸い上げて作成しても良く、ペースト部分
が「0」、基材部分が「1」の2値化画像信号である。
検出画像信号と同一箇所の基準パターン画像信号とを比
較検査するわけであるが、被検査基板51の製造ばらつ
きなどの影響で、検出画像信号と基準パターン画像信号
の位置が正確に合わないことがある。このため、検出2
値化画像Fb’(x,y)と基準パターン画像信号R
(x,y)を位置合わせする。即ち、不一致カウンタ7
5において、位置合わせパターン(3種類(膨張、その
まま、収縮)の基準パターン画像信号R(x,y))を
x、y方向に±数画素までずらした画像(例えば、±3
画素までずらすと、全部で49枚の2値画像)と検出2
値化画像信号(例えば、しきい値THhで2値化した画
像信号Fb’(x,y))との不一致画素数を数えるこ
とによって位置ずれ量を算出する。そして、位置ずれ検
出用PC76は、不一致カウンタ75において計数され
た不一致画素数が最小の基準画像が、検出画像と一番位
置が合った画像として検知される。このとき、基準パタ
ーン画像信号を、膨張回路71aで膨張した2値化画
像、収縮回路73aで収縮した2値化画像と、スルー回
路72aで基準パターンそのままの3つの位置合わせパ
ターンを発生させて画像メモリ74に記憶させ、それぞ
れについて、画像メモリ74から読みだす際、x、y方
向に±数画素までずらした画像を生成し(例えば、±3
画素までずらすと、全部で147枚の2値画像)、不一
致カウンタ75において検出2値化画像との位置のずれ
量を調べる。膨張、収縮は、例えば、3×3画素の4連
結(あるいは、8連結)のオペレータを作用させると簡
単である。これにより、配線パッド120の大きさが、
シート毎、あるいは、シート内の面内においてばらつき
があっても、確実に、比較回路31a〜31eにおい
て、検出2値化画像信号Fa’(x,y)、Fb’
(x,y)と欠陥判定基準パターンRe’(x,y)、
Rc’(x,y)とを大きさに適合させた状態で位置合
わせ比較することができる。なお、位置ずれ検出PC7
6は、位置ずれ量が規定値以上のときは、パッド位置ず
れ欠陥106と判定して出力する。
In the image signal Fb (x, y) binarized by the threshold value TH1 (<THh), the paste portion is “0”, as in the binarized image signal Fa (x, y) of the threshold value THh. And the green sheet portion becomes "1", but since the threshold value TH1 is low, the pinhole can be reliably set to "1". Although the generation of bright spots in the paste portion is suppressed by polarized light illumination / polarization detection of light having a wavelength of 400 to 550 nm such as blue, a small pinhole removing circuit is considered in the event that bright spots are generated. 23b 'eliminates the minute area of "1" to obtain a binarized image signal Fb' (x, y) from which the bright spot has been removed, and stores it in the image memory 24b. That is, the small pinhole removing circuit 23
b ′ is obtained by erasing a minute “0” area.
It removes bright spots and minute pinholes that are not defective. On the other hand, the reference pattern image signal R (x,
Prepare y). The reference pattern image signal R (x,
y) may be generated from design data or may be created by sampling an image of a non-defective sample, and is a binary image signal in which the paste portion is “0” and the base material portion is “1”.
The detected image signal and the reference pattern image signal at the same location are compared and inspected. However, the position of the detected image signal and the position of the reference pattern image signal may not be correctly aligned due to manufacturing variations of the substrate 51 to be inspected. is there. Therefore, detection 2
Binarized image Fb ′ (x, y) and reference pattern image signal R
Align (x, y). That is, the mismatch counter 7
5, an image (for example, ± 3 pixels) in which the alignment pattern (three types of reference pattern image signals R (x, y) (expanded, unmodified, contracted)) is shifted by ± several pixels in the x and y directions.
When shifted to the pixel, 49 binary images in total) and detection 2
The amount of misalignment is calculated by counting the number of pixels that do not match the binarized image signal (for example, the binarized image signal Fb ′ (x, y) with the threshold value THh). Then, the positional deviation detection PC 76 detects the reference image having the minimum number of mismatched pixels counted by the mismatch counter 75 as the image whose position is most matched with the detected image. At this time, the reference pattern image signal is converted into a binary image expanded by the expansion circuit 71a, a binarized image contracted by the contraction circuit 73a, and an image obtained by generating three alignment patterns of the reference pattern as they are in the through circuit 72a. When each image is read from the image memory 74 and stored in the memory 74, an image shifted in the x and y directions by ± a few pixels is generated (for example, ± 3 pixels).
When the pixel is shifted to the pixel, a total of 147 binary images are detected. Expansion and contraction can be easily performed, for example, by applying an operator of 4 connections (or 8 connections) of 3 × 3 pixels. Thereby, the size of the wiring pad 120 becomes
Even if there is a variation in each sheet or in a plane within the sheet, the comparators 31a to 31e surely detect the binarized image signals Fa '(x, y) and Fb'.
(X, y) and the defect determination reference pattern Re '(x, y),
Rc '(x, y) can be compared for alignment with the size adjusted. Note that the position shift detection PC 7
In the case of No. 6, when the amount of displacement is equal to or more than a specified value, it is determined to be a pad displacement defect 106 and output.

【0045】第1の検査判定基準となる拡大基準パター
ンRe(x,y)は、拡大処理回路29において2値化
基準パターンR(x,y)に対して検査判定基準による
決まるサイズで拡大処理することによって作られて画像
メモリ78に記憶される。更に、第2の検査判定基準と
なる縮小基準パターンRc(x,y)は、縮小処理回路
30において基準パターンR(x,y)に対して検査判
定基準による決まるサイズで縮小処理することによって
作られて画像メモリ80に記憶される。そして、拡大基
準パターンRe(x,y)、縮小基準パターンRc
(x,y)の夫々についてパターンエッジを抽出するこ
とによって、拡大基準エッジパターン、縮小基準エッジ
パターンを作って画像メモリ87、88に記憶させる。
このとき、位置ずれ検出PC76において検出画像と基
準パターンとの位置合わせ結果に基づいて検出される配
線パッドの大きさのデータ112に基づき、切り換え回
路82b、82cの各々を切り換えることによって、画
像メモリ78から読みだされる拡大基準パターンに対し
て更に膨張回路71bによる膨張、あるいは収縮回路7
3bによる収縮を行ない、画像メモリ80から読みださ
れる縮小基準パターンを更に膨張回路71cによる膨
張、あるいは収縮回路73cによる収縮を行なって検査
判定基準を配線パッドの大きさに合わせる。特に、配線
パッド120の大きさが、シート毎、あるいは、シート
内の面内においてばらつきがある場合には、上記のよう
に、検査判定基準を配線パッドの大きさに合わせる必要
がある。すなわち、検出画像のパターンが大きめであれ
ば検査判定基準を大きめにし、小さめであれば検査判定
基準を小さめにする必要がある。
The enlargement reference pattern Re (x, y) serving as the first inspection criterion is subjected to enlargement processing by the enlargement processing circuit 29 with respect to the binarized reference pattern R (x, y) at a size determined by the inspection criterion. And stored in the image memory 78. Further, the reduction reference pattern Rc (x, y) serving as the second inspection criterion is created by performing reduction processing on the reference pattern R (x, y) by the reduction processing circuit 30 with a size determined by the inspection criterion. And stored in the image memory 80. Then, the expansion reference pattern Re (x, y) and the reduction reference pattern Rc
By extracting pattern edges for each of (x, y), an enlarged reference edge pattern and a reduced reference edge pattern are created and stored in the image memories 87 and 88.
At this time, the switching circuits 82b and 82c are switched based on the wiring pad size data 112 detected by the displacement detection PC 76 based on the result of the alignment between the detected image and the reference pattern. The expansion or contraction circuit 7 further expands the expansion reference pattern read from the
3b, the contraction reference pattern read from the image memory 80 is further expanded by the expansion circuit 71c or contracted by the contraction circuit 73c, and the inspection determination standard is adjusted to the size of the wiring pad. In particular, when the size of the wiring pad 120 varies from sheet to sheet or within a sheet surface, it is necessary to match the inspection criteria to the size of the wiring pad as described above. That is, if the pattern of the detected image is large, the inspection criterion needs to be large, and if the pattern is small, the inspection criterion needs to be small.

【0046】また、基準パターンR(x,y)と共に判
定用の判定パターンD(x,y)を持っても良い。判定
パターンD(x,y)は、凹欠陥判定パターンRc
(x,y)と凸欠陥判定パターンRe(x,y)とを重
ね合わせた2値画像パターンである。従って、論理積回
路90において2値化基準パターンR(x,y)と2値
化判定パターンD(x,y)との論理積をとることで、
判定パターンD(x,y)の凸欠陥判定パターンRe
(x,y)が抽出されて凸欠陥判定パターン(拡大基準
パターン)Re(x,y)を得ることができる。また、
論理積回路91において2値化基準パターンR(x,
y)を反転したパターンと2値化判定パターンD(x,
y)との論理積をとって否定することで、判定パターン
D(x,y)の凹欠陥判定パターンRc(x,y)が抽
出されて凹欠陥判定パターン(縮小基準パターン)Rc
(x,y)を得ることができる。このような判定パター
ンD(x,y)を、予め作り込むことで、検査判定基準
の自由度を大幅に向上させることができるメリットがあ
る。そして、突起欠陥141aや飛散欠陥141bから
なる欠陥141は、画像メモリ24aから読みだされた
しきい値THhで2値化した画像信号Fa’(x,y)
を反転した信号と、位置ずれ検出PC76で検出された
位置ずれ量111に基づいて画像メモリ83からシフト
(位置ずれ補正)させて読みだされた凸欠陥判定パター
ンRe’(x,y)との論理積をとって否定することに
より、「0」として検出される。なお、欠陥信号141
として「1」で検出してもよい。更に、比較回路(論理
積回路)31dにおいて、画像信号Fa’(x,y)を
反転した信号と、画像メモリ87から読みだされる凸欠
陥判定パターンのエッジ信号を反転した信号との論理積
をとることによって、突起欠陥は凸欠陥判定パターンの
エッジ上に存在する理由から、突起欠陥143を出力す
ることができる。従って、比較回路(論理積回路)31
aから出力される欠陥信号141と比較回路(論理積回
路)31dから出力される欠陥信号143とを比較する
ことによって突起欠陥141aと飛散欠陥141bとに
分けて出力することが可能となる。
Further, a judgment pattern D (x, y) for judgment may be provided together with the reference pattern R (x, y). The determination pattern D (x, y) is a concave defect determination pattern Rc.
This is a binary image pattern in which (x, y) and the convex defect determination pattern Re (x, y) are superimposed. Therefore, the logical product of the binarization reference pattern R (x, y) and the binarization determination pattern D (x, y) in the logical product circuit 90 is obtained.
The convex defect judgment pattern Re of the judgment pattern D (x, y)
(X, y) is extracted, and a convex defect determination pattern (enlarged reference pattern) Re (x, y) can be obtained. Also,
In the AND circuit 91, the binary reference pattern R (x,
y) and a binarization determination pattern D (x,
By taking a logical product with y) and negating, the concave defect determination pattern Rc (x, y) of the determination pattern D (x, y) is extracted and the concave defect determination pattern (reduced reference pattern) Rc
(X, y) can be obtained. There is an advantage that the degree of freedom of the inspection criterion can be greatly improved by preparing such a determination pattern D (x, y) in advance. The defect 141 including the projection defect 141a and the scattering defect 141b is converted into an image signal Fa '(x, y) binarized by the threshold value THh read from the image memory 24a.
And a convex defect determination pattern Re ′ (x, y) read by shifting (correcting the position shift) from the image memory 83 based on the position shift amount 111 detected by the position shift detection PC 76. By taking the logical product and negating, it is detected as "0". Note that the defect signal 141
May be detected as “1”. Further, in a comparison circuit (logical product circuit) 31d, a logical product of a signal obtained by inverting the image signal Fa '(x, y) and a signal obtained by inverting the edge signal of the convex defect determination pattern read from the image memory 87 is obtained. , The projection defect 143 can be output because the projection defect exists on the edge of the convex defect determination pattern. Therefore, the comparison circuit (logical product circuit) 31
By comparing the defect signal 141 output from a with the defect signal 143 output from the comparison circuit (logical product circuit) 31d, it is possible to output the projection defect 141a and the scattering defect 141b separately.

【0047】また、欠損欠陥142aやピンホール欠陥
142bからなる欠陥142は、画像メモリ24bから
読みだされたしきい値THlで2値化した画像信号F
b’(x,y)と、位置ずれ検出PC76で検出された
位置ずれ量111に基づいて画像メモリ84からシフト
(位置ずれ補正)させて読みだされた凹欠陥判定パター
ンRc’(x,y)を反転した信号との論理積をとって
否定することにより、「0」として検出される。なお、
欠陥信号142として「1」で検出してもよい。更に、
比較回路(論理積回路)31eにおいて、画像信号F
b’(x,y)と、画像メモリ88から読みだされる凹
欠陥判定パターンのエッジ信号を反転した信号との論理
積をとることによって、欠損欠陥は凹欠陥判定パターン
のエッジ上に存在する理由から、欠損欠陥144を出力
することができる。従って、比較回路(論理積回路)3
1bから出力される欠陥信号142と比較回路(論理積
回路)31eから出力される欠陥信号144とを比較す
ることによって欠損欠陥142aとピンホール欠陥14
2bとに分けて出力することが可能となる。図14に
は、本発明に係る配線パッドの検査装置の一実施例の概
略構成を示す。即ち、配線パッドの検査装置において、
図7と同じ符号が付与された構成要素は同様に構成され
る。2値化回路20a’は、検出画像信号F(x,y)
をしきい値THhで2値化して2値化画像信号Fa
(x,y)に変換するものである。孤立点除去回路23
a’は、2値化画像信号Fa(x,y)から非欠陥の微
小な飛散(孤立点)を除去した検出2値化画像信号F
a’(x,y)を形成していったん画像メモリ24aに
格納するものである。2値化回路20b’は、検出画像
信号F(x,y)をしきい値THlで2値化して2値化
画像信号Fb(x,y)に変換するものである。輝点除
去回路23b’は、2値化画像信号Fb(x,y)から
非欠陥の微小な輝点を除去した検出2値化画像信号F
b’(x,y)を形成していったん画像メモリ24bに
格納するものである。画像メモリ24a、24bは、ス
テージの1走査分の画像(ラインセンサの画素数×ステ
ージ走行方向の検出長さ)を格納するだけの容量のメモ
リが各2面づつあり、ダブルバッファとして使用する。
1面で1走査分の検出画像を格納しつつ、他面で前の走
査で検出した画像を読み出して後段のマッチング処理を
行う。
The defect 142 composed of the defect defect 142a and the pinhole defect 142b is obtained by converting the image signal F binarized by the threshold value TH1 read from the image memory 24b.
The concave defect determination pattern Rc ′ (x, y) read by shifting (correcting the position shift) from the image memory 84 based on b ′ (x, y) and the position shift amount 111 detected by the position shift detection PC 76. ) Is negated by taking the logical product with the inverted signal, and is detected as “0”. In addition,
The defect signal 142 may be detected as “1”. Furthermore,
In the comparison circuit (logical product circuit) 31e, the image signal F
By taking the logical product of b ′ (x, y) and the signal obtained by inverting the edge signal of the concave defect determination pattern read from the image memory 88, the defect exists on the edge of the concave defect determination pattern. For that reason, the missing defect 144 can be output. Therefore, the comparison circuit (AND circuit) 3
By comparing the defect signal 142 output from 1b with the defect signal 144 output from the comparison circuit (logical product circuit) 31e, the defect defect 142a and the pinhole defect 14 are compared.
2b can be output separately. FIG. 14 shows a schematic configuration of an embodiment of a wiring pad inspection apparatus according to the present invention. That is, in a wiring pad inspection apparatus,
The components denoted by the same reference numerals as those in FIG. 7 have the same configuration. The binarization circuit 20a 'outputs the detected image signal F (x, y)
Is binarized by a threshold value THh to obtain a binarized image signal Fa.
(X, y). Isolated point removal circuit 23
a ′ is a detected binary image signal F obtained by removing non-defect minute scattering (isolated point) from the binary image signal Fa (x, y).
a '(x, y) is formed and temporarily stored in the image memory 24a. The binarization circuit 20b 'binarizes the detected image signal F (x, y) with a threshold value THl and converts the binarized image signal F (x, y) into a binarized image signal Fb (x, y). The luminescent spot removing circuit 23b 'detects the binarized image signal F obtained by removing non-defective minute luminescent spots from the binarized image signal Fb (x, y).
b '(x, y) is formed and temporarily stored in the image memory 24b. Each of the image memories 24a and 24b has two memories each having a capacity enough to store an image for one scan of the stage (the number of pixels of the line sensor × the detection length in the stage traveling direction), and is used as a double buffer.
While storing the detected image for one scan on one surface, the image detected by the previous scan on the other surface is read out, and the subsequent matching processing is performed.

【0048】一方、データ処理用PC25は、ハードデ
ィスクに格納してある圧縮された基準パターンのデータ
を伸長回路26aに、圧縮された判定パターンのデータ
を伸長回路26bに送る。データ処理用PC25は、制
御用PC22とネットワークを介して通信しており、制
御用PC22の命令により、動作する。伸長回路26
a、26bでは、圧縮データを伸長し、検出2値化画像
と比較する基準パターン、判定パターンを発生させて、
画像メモリ27a、27bにそれぞれ格納する。画像メ
モリ27a、27bも、画像メモリ24a、24bと同
様に構成され、1面で検出2値化画像と同じ場所の伸長
した基準パターン、判定パターンを格納しつつ、他面で
画像を読み出して後段のマッチング処理を行う。位置ず
れ検出回路28は、画像メモリ24bから読み出した検
出2値化画像Fb’(x,y)と、画像メモリ27aか
ら読み出した基準2値化画像R(x,y)との間の位置
ずれ量と被検査基板51上の配線パッド120の大きさ
のデータを算出して制御用PC22に送信する。合成回
路40は、図13に示すように、例えば2値化基準パタ
ーンR(x,y)と2値化判定パターンD(x,y)と
を合成し、凸欠陥判定パターンRe(x,y)および凹
欠陥判定パターンRc((x,y)を生成する。更に、
合成回路40は、凸欠陥判定パターンRe(x,y)お
よび凹欠陥判定パターンRc(x,y)について、位置
ずれ検出回路28で算出された検出2値化画像Fb’
(x,y)における配線パッドの大きさ112に合うよ
うに膨張、または収縮、またはそのままに処理して凸欠
陥判定パターンRe’(x,y)および凹欠陥判定パタ
ーンRc’(x,y)が得て画像メモリに格納する。更
に、合成回路40の最終の画像メモリからは、位置ずれ
検出回路28で算出された位置ずれ量111に合わせた
状態で、膨張、または収縮、またはそのままの凸欠陥判
定パターンRe’(x,y)および凹欠陥判定パターン
Rc’((x,y)が読みだされることになる。
On the other hand, the data processing PC 25 sends the compressed reference pattern data stored in the hard disk to the expansion circuit 26a and the compressed determination pattern data to the expansion circuit 26b. The data processing PC 25 communicates with the control PC 22 via a network, and operates according to an instruction from the control PC 22. Expansion circuit 26
In a and 26b, the compressed data is decompressed, and a reference pattern and a judgment pattern to be compared with the detected binary image are generated.
These are stored in the image memories 27a and 27b, respectively. The image memories 27a and 27b are configured in the same manner as the image memories 24a and 24b, and store the expanded reference pattern and determination pattern at the same location as the detected binary image on one surface, read the image on the other surface, Is performed. The position shift detection circuit 28 detects the position shift between the detected binary image Fb ′ (x, y) read from the image memory 24b and the reference binary image R (x, y) read from the image memory 27a. The amount and the data of the size of the wiring pad 120 on the substrate 51 to be inspected are calculated and transmitted to the control PC 22. As shown in FIG. 13, the synthesizing circuit 40 synthesizes, for example, the binarization reference pattern R (x, y) and the binarization determination pattern D (x, y), and forms the convex defect determination pattern Re (x, y). ) And a concave defect determination pattern Rc ((x, y)).
The combining circuit 40 detects the detected binary image Fb ′ calculated by the displacement detection circuit 28 for the convex defect determination pattern Re (x, y) and the concave defect determination pattern Rc (x, y).
Expanded, contracted, or processed as it is to match the wiring pad size 112 at (x, y), and the convex defect determination pattern Re ′ (x, y) and the concave defect determination pattern Rc ′ (x, y) Is obtained and stored in the image memory. Further, from the final image memory of the synthesizing circuit 40, the expansion or contraction or the convex defect determination pattern Re '(x, y) as it is in a state in which the position is adjusted to the displacement amount 111 calculated by the displacement detection circuit 28. ) And the concave defect determination pattern Rc ′ ((x, y)).

【0049】次に、比較回路31aにおいて、画像メモ
リ24aから読み出した検出2値化画像Fa’(x,
y)と、合成回路40で作成した凸欠陥判定用2値化画
像Re’(x,y)とを形状比較して、突起欠陥141
aおよび飛散欠陥141bからなる欠陥141を検出し
てその位置座標と共に判定結果メモリ32に格納する。
同時に、比較回路31bにおいて、画像メモリ24bか
ら読み出した検出2値化画像Fb’(x,y)と、合成
回路40で作成した凹欠陥判定用2値化画像Rc’
(x,y)とを形状比較して、欠損欠陥142aおよび
ピンポール欠陥142bからなる欠陥142を検出して
その位置座標と共に判定結果メモリ32に格納する。更
に、図13において説明したように、欠陥141から突
起欠陥141aと飛散欠陥141bとに分離することも
可能である。欠陥142についても、欠損欠陥142a
とピンポール欠陥142bとに分離することも可能であ
る。このとき、各比較回路31は、位置ずれ検出回路2
8で得た位置ずれ量を加味して、形状比較することは当
然である。各比較回路31で得た欠陥情報(位置、種
類)を判定結果メモり32に順次格納しておき、ステー
ジの1走査毎、あるいは、1基板検査終了時にまとめ
て、制御用PC22に欠陥情報を送る。制御用PC22
は、欠陥情報をプリンタやモニタに出力し、また、ネッ
トワークを通じて、ホストコンピュータに出力する。
Next, in the comparison circuit 31a, the detected binary image Fa '(x,
y) and the binarized image Re ′ (x, y) for judging a convex defect created by the synthesizing circuit 40 are compared in shape to determine the projection defect 141.
A defect 141 consisting of a and a scatter defect 141b is detected and stored in the determination result memory 32 together with its position coordinates.
At the same time, in the comparison circuit 31b, the detected binary image Fb '(x, y) read from the image memory 24b and the concave defect determination binary image Rc' created by the synthesis circuit 40.
By comparing the shape with (x, y), a defect 142 including a defect defect 142a and a pin pole defect 142b is detected and stored in the determination result memory 32 together with its position coordinates. Further, as described with reference to FIG. 13, the defect 141 can be separated into a projection defect 141a and a scattering defect 141b. As for the defect 142, the defect 142a
And a pin pole defect 142b. At this time, each of the comparison circuits 31
It is natural that the shapes are compared in consideration of the displacement amount obtained in step 8. The defect information (position and type) obtained by each comparison circuit 31 is sequentially stored in the judgment result memory 32, and the defect information is collectively stored in the control PC 22 at each stage scan or at the end of one substrate inspection. send. Control PC 22
Outputs defect information to a printer or monitor, and to a host computer via a network.

【0050】以上説明したように、本発明に係るスルー
ホール充填状態検査と配線パッドの検査の実施の形態に
よれば、波長を400〜550nmに限定した偏光照明
偏光検出により、銅ペーストの輝点を抑えることがで
き、更に、大きさの異なる複数の基準パターンを作成し
て位置合わせを行うことにより、検出導体パターンの大
きさのばらつきを許容することができ、更に、検出画像
に対して凸欠陥判定用の2値化しきい値と凹欠陥判定用
の2値化しきい値を別々に持つことで、コントラストの
低い、例えば微細な欠陥まで検出することができる。ま
た、凸欠陥判定用の判定パターンと凹欠陥判定用の判定
パターンを予め別々に用意することで、欠陥判定基準に
柔軟性が生まれる。基準パターンと判定パターンとを圧
縮して保管しておき、検査中、必要部分を伸長しながら
読み出すため、データの保管に必要な容量が小さくて済
む。このため、エッジ部の凹凸が多いスルーホールに充
填された充填物に対して、飛散、にじみ欠陥を精度良
く、かつ高速に検査することができる。さらに、基材に
へこみなどの凹凸があっても、不足欠陥を精度良く、か
つ高速に検査することができる。
As described above, according to the embodiment of the inspection of the filling state of the through hole and the inspection of the wiring pad according to the present invention, the bright spot of the copper paste is detected by the polarized light illumination with the wavelength limited to 400 to 550 nm. Furthermore, by creating a plurality of reference patterns having different sizes and performing alignment, it is possible to allow variation in the size of the detection conductor pattern, and furthermore, it is possible to allow the detection image to be convex with respect to the detection image. By separately providing a binarization threshold for defect determination and a binarization threshold for concave defect determination, it is possible to detect even a low-contrast, for example, minute defect. In addition, by preparing a judgment pattern for judging a convex defect and a judgment pattern for judging a concave defect separately in advance, flexibility in the defect judgment standard is created. Since the reference pattern and the judgment pattern are compressed and stored, and the necessary portion is read out while being expanded during the inspection, the capacity required for storing the data can be reduced. For this reason, it is possible to accurately and quickly inspect a scattered or bleeding defect with respect to a filler filled in a through hole having a large number of irregularities at an edge portion. Furthermore, even if the substrate has irregularities such as dents, it is possible to accurately and quickly inspect a defect that is insufficient.

【0051】また、飛散、にじみなどの欠陥を検出する
検出光学系と不足欠陥を検出する検出光学系を分ける必
要が無く、1つの検出光学系で検査できるため、検査装
置を簡素化、低価格化することができる。エッジ部の凹
凸が多い配線パッドに対して、配線パッドの大きさのば
らつきによらず、微細なピンホール欠陥まで、精度良
く、かつ高速に検査することができる。次に、本発明に
係るスルーホール充填状態検査とパターン検査を行う回
路基板の製造工程について図15を用いて説明する。ま
ず、スルーホール形成工程151において、基板材料で
あるグリーンシート1に層間信号伝達のための多数のス
ルーホール2を形成し、導体充填工程152において導
体ペースト3を印刷によって充填する。この段階で、ス
ルーホール充填状態検査工程153において、前述した
ようなスルーホール充填状態検査装置を用いてスルーホ
ール充填状態検査を行い、不良充填部があれば、修正工
程154において修正を行い、不良個所をなくす。修正
方法としては、ホストコンピュータから欠陥情報をモニ
タ等に出力して表示し、作業者がこの表示された欠陥情
報を見ながら修正することになる。にじみ欠陥102
a、飛散欠陥102b、および異物欠陥103bについ
ては、作業者が除去用の工具等を用いて除去すればよ
い。また、にじみ欠陥102aや飛散欠陥102bにつ
いては、この箇所に細くしぼったレーザ等のエネルギー
ビームを照射することによって除去することも可能であ
る。異物欠陥103bの場合、除去された跡に、充填物
を充填することが望ましい。また、充填物不足欠陥10
1については、充填物を充填すればよい。スルーホール
なし欠陥の場合には、レーザ等のエネルギービームを照
射することによってスルーホールを形成し、この形成さ
れたスルーホールに充填物を充填すれば、修正可能とな
る。しかし、スルーホール位置ずれ欠陥については、基
本的には修正不可能である。
Further, since there is no need to separate a detection optical system for detecting a defect such as scattering or bleeding from a detection optical system for detecting an insufficient defect, the inspection can be performed by one detection optical system. Can be With respect to a wiring pad having many edge irregularities, even a fine pinhole defect can be inspected accurately and at high speed regardless of the variation in the size of the wiring pad. Next, a process of manufacturing a circuit board for performing a through hole filling state inspection and a pattern inspection according to the present invention will be described with reference to FIG. First, in a through hole forming step 151, a large number of through holes 2 for transmitting interlayer signals are formed in a green sheet 1 as a substrate material, and in a conductor filling step 152, a conductive paste 3 is filled by printing. At this stage, in the through-hole filling state inspection step 153, the through-hole filling state inspection is performed by using the through-hole filling state inspection apparatus as described above. Eliminate places. As a correction method, defect information is output from a host computer to a monitor or the like and displayed, and an operator corrects the defect information while viewing the displayed defect information. Bleed defect 102
The operator a, the scattering defect 102b, and the foreign matter defect 103b may be removed by using a removal tool or the like. In addition, the bleeding defect 102a and the scattering defect 102b can be removed by irradiating the portion with an energy beam such as a narrow laser beam. In the case of the foreign matter defect 103b, it is desirable to fill a filling at the removed mark. In addition, the insufficient filling defect 10
As for No. 1, the filler may be filled. In the case of a defect without a through-hole, the through-hole is formed by irradiating an energy beam such as a laser and the formed through-hole is filled with a filler, so that the defect can be corrected. However, the through-hole position shift defect cannot be basically corrected.

【0052】次に、配線印刷工程155において、シー
ト表面に導体ペーストをスクリーン印刷し、回路パター
ンを形成する。この段階で、パターン検査工程156に
おいて、前述したような配線パッド検査装置を用いて配
線パッドの検査を行い、不良配線パッドがあれば、パタ
ーン修正工程157において修正を行い、不良個所をな
くす。修正方法としては、ホストコンピュータから欠陥
情報をモニタ等に出力して表示し、作業者がこの表示さ
れた欠陥情報を見ながら修正することになる。突起欠陥
141a、および飛散欠陥141bについては、作業者
が除去用の工具等を用いて除去すればよい。また、突起
欠陥141a、および飛散欠陥141bについては、こ
の箇所に細くしぼったレーザ等のエネルギービームを照
射することによって除去することも可能である。また、
欠損欠陥142aやピンホール欠陥142bについて
は、充填物を充填すればよい。
Next, in a wiring printing step 155, a conductor paste is screen-printed on the sheet surface to form a circuit pattern. At this stage, in the pattern inspection step 156, the wiring pads are inspected by using the above-described wiring pad inspection apparatus. If there is a defective wiring pad, it is corrected in the pattern correction step 157 to eliminate the defective portion. As a correction method, defect information is output from a host computer to a monitor or the like and displayed, and an operator corrects the defect information while viewing the displayed defect information. The protrusion defect 141a and the scattering defect 141b may be removed by an operator using a removal tool or the like. In addition, the projection defect 141a and the scattering defect 141b can be removed by irradiating an energy beam such as a narrow laser beam to this portion. Also,
For the defect defect 142a and the pinhole defect 142b, a filler may be filled.

【0053】このようにして得られた、不良個所のない
グリーンシートのみを、積層・焼結工程158におい
て、積層し、焼結することによって多層セラミック基板
が完成する。この段階で導通検査工程159において、
導通検査装置を用いて導通検査をおこなう。この導通検
査において、基本的には配線不良が生じないが、万が一
配線不良が生じた場合には、焼結された多層セラミック
基板の表面に形成する薄膜パターンで補修用配線を形成
して、配線不良を補修することも可能である。
In the laminating and sintering step 158, only the green sheets having no defective parts thus obtained are laminated and sintered to complete a multilayer ceramic substrate. At this stage, in the continuity inspection step 159,
A continuity test is performed using a continuity test device. In the continuity test, basically, no wiring failure occurs, but if a wiring failure occurs, repair wiring is formed by a thin film pattern formed on the surface of the sintered multilayer ceramic substrate, and wiring is performed. It is also possible to repair defects.

【0054】[0054]

【発明の効果】本発明によれば、金属微粒子を含んだ導
電ペーストからなる充填物や配線パッド等の導体パター
ンについての余剰欠陥(にじみ、飛散、突起)、欠損欠
陥(欠け、不足、ピンホール)、異物混入欠陥、導体パ
ターンなし欠陥、位置ずれ欠陥などを、虚報を最小限に
抑えつつ確実に、且つ高速で検査することができる効果
を奏する。
According to the present invention, surplus defects (bleeding, scattering, projections) and defective defects (chips, deficiencies, pinholes) in a conductive pattern such as a filling or a wiring pad made of a conductive paste containing fine metal particles. 3) It is possible to reliably and quickly inspect a defect including a foreign substance, a defect without a conductor pattern, and a position shift defect while minimizing a false report.

【0055】また、本発明によれば、金属微粒子を含ん
だ導電ペーストからなる充填物や配線パッド等の導体パ
ターンについて、シート毎、またはシート面内において
ばらつきが発生しても、また基材上に凹凸が発生したと
しても、剤余剰欠陥、欠損欠陥、異物混入欠陥、導体パ
ターンなし欠陥、位置ずれ欠陥などを、誤検出すること
なく確実に、且つ高速に検査することができる効果を奏
する。また、本発明によれば、補修用の薄膜を形成する
必要のない多層セラミック基板を高歩留まりで製造する
ことができる効果を奏する。
In addition, according to the present invention, even if the conductive pattern such as the filling or the wiring pad made of the conductive paste containing the fine metal particles varies from sheet to sheet or within the sheet surface, the pattern on the base material is not affected. Even if unevenness occurs in the surface, an effect of being able to reliably and quickly inspect for an agent excess defect, a defect defect, a foreign matter mixed defect, a defect without a conductor pattern, a position shift defect, etc. without erroneous detection. Further, according to the present invention, there is an effect that a multilayer ceramic substrate which does not need to form a thin film for repair can be manufactured with high yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るスルーホール内に充填物を充填し
た際発生する検査対象欠陥を示した図である。
FIG. 1 is a diagram showing a defect to be inspected generated when a through-hole is filled with a filler according to the present invention.

【図2】本発明に係る銅ペーストの分光反射率を示した
図である。
FIG. 2 is a view showing a spectral reflectance of a copper paste according to the present invention.

【図3】本発明に係るスルーホール充填物の検出画像と
その2値化画像との関係を説明するための図である。
FIG. 3 is a diagram for explaining a relationship between a detection image of a through-hole filling material and a binarized image thereof according to the present invention.

【図4A】本発明に係る充填状態検査の欠陥判定アルゴ
リズムの一実施例を説明した図である。
FIG. 4A is a diagram illustrating an embodiment of a defect determination algorithm for a filling state inspection according to the present invention.

【図4B】本発明に係る充填状態検査の欠陥判定アルゴ
リズムの一実施例を説明した図である。
FIG. 4B is a view for explaining an embodiment of a defect judgment algorithm of the filling state inspection according to the present invention.

【図5】膨張回路および収縮回路における3×3画素に
ついてのオペレータを説明するための図である。
FIG. 5 is a diagram for explaining an operator for a 3 × 3 pixel in the expansion circuit and the contraction circuit;

【図6】本発明に係る充填状態検査の欠陥判定アルゴリ
ズムの概念を説明するための図である。
FIG. 6 is a diagram for explaining the concept of a defect determination algorithm for a filling state inspection according to the present invention.

【図7】本発明に係る充填状態検査装置の第1の実施例
を示す構成図である。
FIG. 7 is a configuration diagram showing a first embodiment of a filling state inspection apparatus according to the present invention.

【図8】孤立点/輝点除去オペレータを説明するための
図である。
FIG. 8 is a diagram for explaining an isolated point / bright point removal operator.

【図9】本発明に係る充填状態検査装置の第2の実施例
を示す構成図である。
FIG. 9 is a configuration diagram showing a second embodiment of the filling state inspection apparatus according to the present invention.

【図10】本発明に係る充填状態検査の欠陥判定アルゴ
リズムの他の実施例を説明した図である。
FIG. 10 is a view for explaining another embodiment of the defect judgment algorithm of the filling state inspection according to the present invention.

【図11】本発明に係る充填状態検査の欠陥判定アルゴ
リズムの他の実施例を説明した図である。
FIG. 11 is a diagram illustrating another embodiment of the defect determination algorithm for the filling state inspection according to the present invention.

【図12】本発明に係る配線パッドの検査対象欠陥を説
明するための図である。
FIG. 12 is a diagram for explaining a defect to be inspected of a wiring pad according to the present invention.

【図13】本発明に係る配線パッド形状検査の欠陥判定
アルゴリズムの一実施例を説明した図である。
FIG. 13 is a diagram illustrating an embodiment of a defect determination algorithm for wiring pad shape inspection according to the present invention.

【図14】本発明に係る配線パッド検査装置の第1の実
施例を示す構成図である。
FIG. 14 is a configuration diagram showing a first embodiment of a wiring pad inspection apparatus according to the present invention.

【図15】本発明に係る多層基板の製造方法を説明する
ための図である。
FIG. 15 is a view illustrating a method for manufacturing a multilayer substrate according to the present invention.

【符号の説明】[Explanation of symbols]

1…基材(回路基板)、2…スルーホール、3…充填
物、4…にじみ、5…飛散、6…異物、7…スルーホー
ルなし、8…スルーホール位置ずれ、9…充填物不足、
11…照明方向、12…検出方向、20a、20b、2
0c、20a’、20b’、20d…2値化回路、21
…画像入力ポート、23a、23a’…微小孤立点除去
回路、22…制御用PC、23b、23b’、23c…
輝点除去回路、24a、24b、24c、24d、8
3、84、85…画像メモリ、25、25a、25b…
データ処理用PC、26、26a、26b、26c…伸
長回路、27、27a、27b、27c、78、80、
86…画像メモリ、28、28a、28b…位置ずれ検
出回路、31a、31b、32c…比較回路(論理回
路)、29…拡大処理回路、30…縮小処理回路、40
…合成回路、51…回路基板、52…ステージベース、
53…Xステージ、54…Yステージ、55…X軸駆動
部、56…Y軸駆動部、57…X軸測長器、58…Y軸
測長器、60…ファイバー光源、61…集光レンズ、6
2…検出レンズ、63…ラインセンサ(検出器)、6
4、65…偏光板、66…画像検出回路(A/D変換
器)、67…波長限定フィルター、68…補正回路、7
1a〜71d…膨張回路、72a〜72d…スルー回
路、73a〜73d…収縮回路、71a〜71d、72
a〜72d、73a〜73d…寸法合せ回路、74…画
像メモリ(位置合せパターン3種類)、75…不一致カ
ウンタ、76…スルーホール位置ずれ(PC)検出回
路、82b〜82d…切り換え回路、101…充填物不
足欠陥、102…にじみ・飛散欠陥、103…スルーホ
ールなし・シート屑欠陥、106…スルーホール位置ず
れ欠陥、120…配線パッド、121…ピンホール、1
22…欠損、123…突起、124…飛散、141…突
起・飛散欠陥、142…欠損・ピンホール欠陥。
DESCRIPTION OF SYMBOLS 1 ... Base material (circuit board), 2 ... Through-hole, 3 ... Filling, 4 ... Bleeding, 5 ... Scattering, 6 ... Foreign matter, 7 ... No through-hole, 8 ... Displacement of through-hole, 9 ... Insufficient filling,
11: illumination direction, 12: detection direction, 20a, 20b, 2
0c, 20a ', 20b', 20d ... binarization circuit, 21
... image input ports, 23a, 23a '... minute isolated point removing circuits, 22 ... control PCs, 23b, 23b', 23c ...
Bright spot removal circuit, 24a, 24b, 24c, 24d, 8
3, 84, 85 ... image memory, 25, 25a, 25b ...
PC for data processing, 26, 26a, 26b, 26c ... decompression circuit, 27, 27a, 27b, 27c, 78, 80,
Reference numeral 86: image memory, 28, 28a, 28b: position shift detection circuit, 31a, 31b, 32c: comparison circuit (logic circuit), 29: enlargement processing circuit, 30: reduction processing circuit, 40
... Synthesis circuit, 51 ... Circuit board, 52 ... Stage base,
53: X stage, 54: Y stage, 55: X axis drive unit, 56: Y axis drive unit, 57: X axis length measuring device, 58: Y axis length measuring device, 60: fiber light source, 61: condenser lens , 6
2 ... detection lens, 63 ... line sensor (detector), 6
4, 65: polarizing plate, 66: image detection circuit (A / D converter), 67: wavelength limiting filter, 68: correction circuit, 7
1a to 71d: expansion circuit, 72a to 72d: through circuit, 73a to 73d: contraction circuit, 71a to 71d, 72
a to 72d, 73a to 73d: size matching circuit, 74: image memory (three types of positioning patterns), 75: mismatch counter, 76: through-hole displacement (PC) detection circuit, 82b to 82d: switching circuit, 101 ... Insufficient filling defect, 102: bleeding / scattering defect, 103: no through-hole, sheet dust defect, 106: through-hole displacement defect, 120: wiring pad, 121: pinhole, 1
22: missing, 123: projection, 124: scattering, 141: projection / scattering defect, 142: loss / pinhole defect.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 野本 峰生 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 小林 治臣 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 入江 洋子 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 奥田 浩人 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 千石 則夫 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 美尾 恵己 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内 Fターム(参考) 2F065 AA03 AA09 AA12 AA18 AA20 AA26 AA56 BB26 CC25 DD06 DD11 EE04 FF04 FF61 GG03 GG05 GG22 HH04 HH09 HH12 HH14 JJ02 JJ25 LL02 LL04 LL22 LL33 LL34 MM02 PP12 QQ05 QQ06 QQ08 QQ24 QQ25 QQ29 QQ32 QQ39 QQ43 RR09 SS04 SS13 UU05 UU07 2G051 AA65 AA90 AB20 BA05 BA10 BA20 BB07 BB17 CA03 CB01 DA07 EA01 EA11 EA12 EA14 EA23 EB01 EB02 EC02 ED01 ED07 ED14 ED15 ED22 FA10 ──────────────────────────────────────────────────続 き Continued on the front page (72) Mineo Nomoto, Inventor 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Manufacturing Research Laboratory, Hitachi, Ltd. (72) Haruomi Kobayashi Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa 292 Hitachi Manufacturing Co., Ltd.Production Technology Laboratory (72) Inventor Yoko Irie 292 Yoshidacho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Co., Ltd.Production Technology Research Laboratory Hitachi, Ltd. (72) Inventor Hiroto Okuda Totsuka, Yokohama-shi, Kanagawa Prefecture 292 Yoshida-cho, Ward Inside Production Technology Research Laboratory, Hitachi, Ltd. (72) Inventor Norio Chiishi 1-Horiyamashita, Hadano-shi, Kanagawa Prefecture General-purpose Computer Business Division, Hitachi, Ltd. (72) Inventor Emi Emi, Hadano-shi, Kanagawa 1 Horiyamashita F-term in Hitachi Computer Co., Ltd. General-purpose Computer Division (Reference) 2F065 AA03 AA09 AA12 AA18 AA20 AA26 AA56 BB26 CC25 DD06 DD11 EE04 FF04 FF61 GG03 GG05 GG22 HH04 HH09 HH12 HH14 JJ02 JJ25 LL02 LL04 LL22 LL33 LL34 MM02 PP12 QQ05 QQ06 QQ08 QQ24 QQ25 QQ29 QQ32 QQ39 QQ43 RR09 SS04 SS13 UU05 UU07 2G051 AA65 AA90 AB20 BA05 BA10 BA20 BB07 BB17 CA03 CB01 DA07 EA01 EA11 EA12 EA14 EA23 EB01 EB02 EC02 ED01 ED07 ED14 ED15 ED22 FA10

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】基材に対して金属微粒子を含んだ導電ペー
ストを所定の導体パターンに印刷して形成された被検査
回路基板に対して、550nm以下の波長を有する偏光
照明光を照明し、 該照明された被検査回路基板からの前記偏光照明光の偏
光成分を遮光した反射光に基づく光学画像を検出器で受
光して光学画像信号に変換し、 該変換された光学画像信号を所定のしきい値で2値化し
て前記導体パターンを示す2値化画像信号に変換し、 該変換された導体パターンを示す2値化画像信号を元に
導体パターンの位置ずれ量を算出し、 前記変換された導体パターンを示す2値化画像信号と該
導体パターンの欠陥判定基準を決める基準の2値化画像
信号とを前記算出された導体パターンの位置ずれ量に基
づいて位置合わせして比較することによって導体パター
ンの欠陥を抽出することを特徴とする導体パターンの検
査方法。
1. A circuit board to be inspected formed by printing a conductive paste containing metal fine particles on a base material in a predetermined conductor pattern is illuminated with polarized illumination light having a wavelength of 550 nm or less, The detector receives an optical image based on the reflected light obtained by blocking the polarization component of the polarized illumination light from the illuminated circuit board to be inspected and converts the optical image signal into an optical image signal. Binarizing with a threshold value and converting it into a binary image signal indicating the conductor pattern; calculating a displacement amount of the conductor pattern based on the binarized image signal indicating the converted conductor pattern; And comparing the binarized image signal indicating the determined conductor pattern with a reference binarized image signal for determining a defect determination criterion of the conductor pattern based on the calculated displacement amount of the conductor pattern. By A method for inspecting a conductor pattern, wherein a defect of the conductor pattern is extracted by using the method.
【請求項2】基材に対して金属微粒子を含んだ導電ペー
ストを所定の導体パターンに印刷して形成された被検査
回路基板に対して、550nm以下の波長を有する偏光
照明光を照明し、 該照明された被検査回路基板からの前記偏光照明光の偏
光成分を遮光した反射光に基づく光学画像を検出器で受
光して光学画像信号に変換し、 該変換された光学画像信号を所定のしきい値で2値化し
て前記導体パターンを示す2値化画像信号に変換し、 該変換された導体パターンを示す2値化画像信号を元に
導体パターンの位置ずれ量と導体パターンの大きさとを
算出し、 前記変換された導体パターンを示す2値化画像信号と前
記算出された導体パターンの大きさに合わせられた導体
パターンの欠陥判定基準を決める基準の2値化画像信号
とを前記算出された導体パターンの位置ずれ量に基づい
て位置合わせして比較することによって導体パターンの
欠陥を抽出することを特徴とする導体パターンの検査方
法。
2. A circuit board to be inspected formed by printing a conductive paste containing metal fine particles on a predetermined conductor pattern on a base material is illuminated with polarized illumination light having a wavelength of 550 nm or less, The detector receives an optical image based on the reflected light obtained by blocking the polarization component of the polarized illumination light from the illuminated circuit board to be inspected and converts the optical image signal into an optical image signal. It is binarized by a threshold value and converted into a binarized image signal indicating the conductor pattern. Based on the binarized image signal indicating the converted conductor pattern, the displacement amount of the conductor pattern, the size of the conductor pattern and Calculating a binarized image signal indicating the converted conductor pattern and a reference binarized image signal for determining a defect determination criterion of the conductor pattern matched to the size of the calculated conductor pattern. Sa A method for inspecting a conductor pattern, comprising extracting a defect of the conductor pattern by performing alignment and comparison based on the amount of misalignment of the conductor pattern.
【請求項3】基材に対して金属微粒子を含んだ導電ペー
ストを所定の導体パターンに印刷して形成された被検査
回路基板に対して、偏光照明光を照明し、 該照明された被検査回路基板からの前記偏光照明光の偏
光成分を遮光した反射光に基づく光学画像を検出器で受
光して光学画像信号に変換し、 該変換された光学画像信号を所定のしきい値で2値化し
て前記導体パターンを示す2値化画像信号に変換し、 該変換された導体パターンを示す2値化画像信号を元に
導体パターンの位置ずれ量と導体パターンの大きさとを
算出し、 前記変換された導体パターンを示す2値化画像信号と前
記算出された導体パターンの大きさに合わせられた導体
パターンの欠陥判定基準を決める基準の2値化画像信号
とを前記算出された導体パターンの位置ずれ量に基づい
て位置合わせして比較することによって導体パターンの
欠陥を抽出することを特徴とする導体パターンの検査方
法。
3. A circuit board to be inspected formed by printing a conductive paste containing metal fine particles on a base material in a predetermined conductor pattern is illuminated with polarized illumination light. An optical image based on the reflected light obtained by blocking the polarized light component of the polarized illumination light from the circuit board is received by a detector and converted into an optical image signal. The converted optical image signal is binary-coded with a predetermined threshold value. And converting into a binarized image signal indicating the conductor pattern, calculating a displacement amount of the conductor pattern and a size of the conductor pattern based on the binarized image signal indicating the converted conductor pattern; A binarized image signal indicating the determined conductor pattern and a reference binarized image signal for determining a defect determination criterion of the conductor pattern matched to the calculated size of the conductor pattern are converted into positions of the calculated conductor pattern. Deviation A method for inspecting a conductor pattern, comprising extracting a defect of the conductor pattern by performing alignment and comparison based on the pattern.
【請求項4】基材に対して金属微粒子を含んだ導電ペー
ストを所定の導体パターンに印刷して形成された被検査
回路基板に対して、偏光照明光を照明し、 該照明された被検査回路基板からの前記偏光照明光の偏
光成分を遮光した反射光に基づく光学画像を検出器で受
光して光学画像信号に変換し、 該変換された光学画像信号を互いに異なる第1および第
2のしきい値で2値化して前記導体パターンを示す第1
および第2の2値化画像信号に変換し、 該変換された導体パターンを示す第1または第2の2値
化画像信号を元に導体パターンの位置ずれ量を算出し、 前記変換された導体パターンを示す第1の2値化画像信
号と該導体パターンに対する外枠の欠陥判定基準を決め
る第1の基準の2値化画像信号とを前記算出された位置
ずれ量に基づいて位置合わせして比較することによって
外枠外に存在する導体パターンの欠陥を抽出し、前記変
換された導体パターンを示す第2の2値化画像信号と該
導体パターンに対する内枠の欠陥判定基準を決める第2
の基準の2値化画像信号とを前記算出された位置ずれ量
に基づいて位置合わせして比較することによって内枠内
に存在する導体パターンの欠陥を抽出することを特徴と
する導体パターンの検査方法。
4. A circuit board to be inspected formed by printing a conductive paste containing metal fine particles on a base material in a predetermined conductor pattern is illuminated with polarized illumination light. An optical image based on the reflected light obtained by blocking the polarized light component of the polarized illumination light from the circuit board is received by a detector and converted into an optical image signal. A first value indicating the conductor pattern which is binarized by a threshold value
And a second binarized image signal, and calculates a displacement amount of the conductor pattern based on the first or second binarized image signal indicating the converted conductor pattern. A first binarized image signal indicating a pattern is aligned with a first standardized binarized image signal that determines a defect determination criterion of an outer frame with respect to the conductor pattern based on the calculated positional shift amount. A defect of the conductor pattern existing outside the outer frame is extracted by comparison, and a second binarized image signal indicating the converted conductor pattern and a defect determination criterion of the inner frame for the conductor pattern are determined.
Inspecting a conductor pattern existing in the inner frame by aligning the reference binary image signal with the reference binary image signal based on the calculated positional deviation amount and comparing the positions. Method.
【請求項5】基材に対して金属微粒子を含んだ導電ペー
ストを所定の導体パターンに印刷して形成された被検査
回路基板に対して、偏光照明光を照明し、 該照明された被検査回路基板からの前記偏光照明光の偏
光成分を遮光した反射光に基づく光学画像を検出器で受
光して光学画像信号に変換し、 該変換された光学画像信号を互いに異なる第1および第
2のしきい値で2値化して前記導体パターンを示す第1
および第2の2値化画像信号に変換し、 該変換された導体パターンを示す第1または第2の2値
化画像信号を元に導体パターンの位置ずれ量と導体パタ
ーンの大きさとを算出し、 前記変換された導体パターンを示す第1の2値化画像信
号と前記算出された導体パターンの大きさに合わせられ
た導体パターンに対する外枠の欠陥判定基準を決める第
1の基準の2値化画像信号とを前記算出された位置ずれ
量に基づいて位置合わせして比較することによって外枠
外に存在する導体パターンの欠陥を抽出し、前記変換さ
れた導体パターンを示す第2の2値化画像信号と前記算
出された導体パターンの大きさに合わせられた導体パタ
ーンに対する内枠の欠陥判定基準を決める第2の基準の
2値化画像信号とを前記算出された位置ずれ量に基づい
て位置合わせして比較することによって内枠内に存在す
る導体パターンの欠陥を抽出することを特徴とする導体
パターンの検査方法。
5. A circuit board to be inspected, which is formed by printing a conductive paste containing metal fine particles on a base material in a predetermined conductor pattern, irradiates polarized illumination light to the inspected circuit board. An optical image based on the reflected light obtained by blocking the polarization component of the polarized illumination light from the circuit board is received by a detector and converted into an optical image signal, and the converted optical image signal is converted into first and second different optical signals. A first value representing the conductor pattern binarized by a threshold value
And a second binarized image signal, and calculates a displacement amount of the conductor pattern and a size of the conductor pattern based on the first or second binarized image signal indicating the converted conductor pattern. A first binarized image signal indicating the converted conductor pattern and a first reference binarization for determining a defect determination criterion of an outer frame with respect to the conductor pattern adjusted to the size of the calculated conductor pattern; A second binarized image showing the converted conductor pattern by extracting a defect of the conductor pattern existing outside the outer frame by aligning and comparing the image signal with the image signal based on the calculated displacement amount, and comparing the image signal with the image signal. A signal and a binarized image signal as a second reference for determining a defect determination criterion of the inner frame for the conductor pattern matched to the calculated size of the conductor pattern are located based on the calculated positional deviation amount. Inspection method of the conductive pattern and extracting a defect of the conductive patterns that exist inside the inner frame by combined and compared.
【請求項6】基材に対して金属微粒子を含んだ導電ペー
ストを所定の導体パターンに印刷して形成された被検査
回路基板に対して、偏光照明光を照明し、 該照明された被検査回路基板からの前記偏光照明光の偏
光成分を遮光した反射光に基づく光学画像を検出器で受
光して光学画像信号に変換し、 該変換された光学画像信号を互いに異なる第1および第
2のしきい値で2値化して前記導体パターンを示す第1
および第2の2値化画像信号に変換し、 基準の導体パターンを示す基準の2値化画像信号に対し
て少なくとも膨張、そのまま、収縮した3種類の基準の
2値化画像信号を形成し、該作成された少なくとも3種
類の基準の2値化画像信号と前記変換された導体パター
ンを示す第1または第2の2値化画像信号とを相対的に
ずらして一致度を求めることによって導体パターンの位
置ずれ量と導体パターンの大きさとを算出し、 前記変換された導体パターンを示す第1の2値化画像信
号と前記算出された導体パターンの大きさに合わせられ
た導体パターンに対する外枠の欠陥判定基準を決める第
1の基準の2値化画像信号とを前記算出された位置ずれ
量に基づいて位置合わせして比較することによって外枠
外に存在する導体パターンの欠陥を抽出し、前記変換さ
れた導体パターンを示す第2の2値化画像信号と前記算
出された導体パターンの大きさに合わせられた導体パタ
ーンに対する内枠の欠陥判定基準を決める第2の基準の
2値化画像信号とを前記算出された位置ずれ量に基づい
て位置合わせして比較することによって内枠内に存在す
る導体パターンの欠陥を抽出することを特徴とする導体
パターンの検査方法。
6. A circuit board to be inspected formed by printing a conductive paste containing metal fine particles on a base material in a predetermined conductor pattern is illuminated with polarized illumination light. An optical image based on the reflected light obtained by blocking the polarized light component of the polarized illumination light from the circuit board is received by a detector and converted into an optical image signal, and the converted optical image signal is converted into first and second different optical signals. A first value indicating the conductor pattern which is binarized by a threshold value
And converting it into a second binarized image signal, forming at least three types of standardized binarized image signals that are at least expanded and contracted with respect to the standard binarized image signal indicating the standard conductor pattern, A conductor pattern is obtained by relatively shifting the created at least three types of reference binarized image signals and the first or second binarized image signal indicating the converted conductor pattern to obtain a degree of coincidence. Calculating the position shift amount and the size of the conductor pattern, and the first binarized image signal indicating the converted conductor pattern and the outer frame of the conductor pattern matched to the calculated size of the conductor pattern. The defect of the conductor pattern existing outside the outer frame is extracted by aligning and comparing the binarized image signal of the first criterion for determining the defect criterion based on the calculated positional deviation amount. A second binarized image signal indicating the converted conductor pattern and a binarization of a second criterion for determining a defect determination criterion of an inner frame with respect to the conductor pattern adjusted to the size of the calculated conductor pattern A method for inspecting a conductor pattern, comprising extracting a defect of a conductor pattern present in an inner frame by aligning and comparing an image signal with the image signal based on the calculated displacement amount.
【請求項7】基材に対して金属微粒子を含んだ導電ペー
ストを所定の導体パターンに印刷して形成された被検査
回路基板から得られる光学画像を検出器で受光して光学
画像信号に変換し、 該変換された光学画像信号を互いに異なる第1および第
2のしきい値で2値化して前記導体パターンを示す第1
および第2の2値化画像信号に変換し、 基準の導体パターンを示す基準の2値化画像信号に対し
て少なくとも膨張、そのまま、収縮した3種類の基準の
2値化画像信号を形成し、該作成された少なくとも3種
類の基準の2値化画像信号と前記変換された導体パター
ンを示す第1または第2の2値化画像信号とを相対的に
ずらして一致度を求めることによって導体パターンの位
置ずれ量と導体パターンの大きさとを算出し、 前記変換された導体パターンを示す第1の2値化画像信
号と前記算出された導体パターンの大きさに合わせられ
た導体パターンに対する外枠の欠陥判定基準を決める第
1の基準の2値化画像信号とを前記算出された位置ずれ
量に基づいて位置合わせして比較することによって外枠
外に存在する導体パターンの欠陥を抽出し、前記変換さ
れた導体パターンを示す第2の2値化画像信号と前記算
出された導体パターンの大きさに合わせられた導体パタ
ーンに対する内枠の欠陥判定基準を決める第2の基準の
2値化画像信号とを前記算出された位置ずれ量に基づい
て位置合わせして比較することによって内枠内に存在す
る導体パターンの欠陥を抽出することを特徴とする導体
パターンの検査方法。
7. An optical image obtained from a circuit board to be inspected formed by printing a conductive paste containing metal fine particles on a base material on a predetermined conductor pattern is received by a detector and converted into an optical image signal. And converting the converted optical image signal into a first value indicating the conductor pattern by binarizing the converted optical image signal with first and second threshold values different from each other.
And converting it into a second binarized image signal, forming at least three types of standardized binarized image signals that are at least expanded and contracted with respect to the standard binarized image signal indicating the standard conductor pattern, A conductor pattern is obtained by relatively shifting the created at least three types of reference binarized image signals and the first or second binarized image signal indicating the converted conductor pattern to obtain a degree of coincidence. Calculating the position shift amount and the size of the conductor pattern, and the first binarized image signal indicating the converted conductor pattern and the outer frame of the conductor pattern matched to the calculated size of the conductor pattern. The defect of the conductor pattern existing outside the outer frame is extracted by aligning and comparing the binarized image signal of the first criterion for determining the defect criterion based on the calculated positional deviation amount. A second binarized image signal indicating the converted conductor pattern and a binarization of a second criterion for determining a defect determination criterion of an inner frame with respect to the conductor pattern adjusted to the size of the calculated conductor pattern A method for inspecting a conductor pattern, comprising extracting a defect of a conductor pattern present in an inner frame by aligning and comparing an image signal with the image signal based on the calculated displacement amount.
【請求項8】基材に対して金属微粒子を含んだ導電ペー
ストを所定の導体パターンに印刷して形成された被検査
回路基板に対して、偏光照明光を照明し、 該照明された被検査回路基板からの前記偏光照明光の偏
光成分を遮光した反射光に基づく光学画像を検出器で受
光して光学画像信号に変換し、 該変換された光学画像信号を互いに異なる第1および第
2および第3のしきい値で2値化して前記導体パターン
を示す第1および第2の2値化画像信号と前記導体パタ
ーン内の欠陥を示す第3の2値化画像信号に変換し、 基準の導体パターンを示す基準の2値化画像信号に対し
て少なくとも膨張、そのまま、収縮した3種類の基準の
2値化画像信号を形成し、該作成された少なくとも3種
類の基準の2値化画像信号と前記変換された導体パター
ンを示す第1または第2の2値化画像信号とを相対的に
ずらして一致度を求めることによって導体パターンの位
置ずれ量と導体パターンの大きさとを算出し、 前記変換された導体パターンを示す第1の2値化画像信
号と前記算出された導体パターンの大きさに合わせられ
た導体パターンに対する外枠の欠陥判定基準を決める第
1の基準の2値化画像信号とを前記算出された位置ずれ
量に基づいて位置合わせして比較することによって外枠
外に存在する導体パターンの欠陥を抽出し、前記変換さ
れた導体パターンを示す第2の2値化画像信号と前記算
出された導体パターンの大きさに合わせられた導体パタ
ーンに対する内枠の欠陥判定基準を決める第2の基準の
2値化画像信号とを前記算出された位置ずれ量に基づい
て位置合わせして比較することによって内枠内に存在す
る導体パターンの欠陥を抽出し、前記変換された導体パ
ターン内の欠陥を示す第3の2値化画像信号と前記第1
の基準の2値化画像信号または前記算出された導体パタ
ーンの大きさに合わせられた欠陥判定基準を決める第3
の基準の2値化画像信号とを前記算出された位置ずれ量
に基づいて位置合わせして比較することによって導体パ
ターン内の欠陥を抽出することを特徴とする導体パター
ンの検査方法。
8. A circuit board to be inspected, which is formed by printing a conductive paste containing metal fine particles on a base material in a predetermined conductor pattern, and irradiates polarized illumination light to the inspected circuit board. An optical image based on reflected light obtained by blocking the polarization component of the polarized illumination light from the circuit board is received by a detector and converted into an optical image signal, and the converted optical image signal is converted into first, second, and different optical signals. Converting the first and second binarized image signals indicating the conductor pattern into a third binarized image signal indicating a defect in the conductor pattern by binarizing with a third threshold value; At least three types of reference binary image signals that are expanded and contracted as they are with respect to the reference binary image signal indicating the conductor pattern are formed, and the created at least three types of reference binary image signals are created. And the converted conductor putter The position of the conductor pattern and the size of the conductor pattern are calculated by relatively shifting the first or second binarized image signal indicating Calculating the first binarized image signal and the first standardized binarized image signal for determining the defect determination criterion of the outer frame with respect to the conductor pattern adjusted to the calculated size of the conductor pattern; A defect of the conductor pattern existing outside the outer frame is extracted by performing alignment and comparison based on the shift amount, and a second binarized image signal indicating the converted conductor pattern and the calculated conductor pattern are compared. The binarized image signal of the second reference which determines the defect determination criterion of the inner frame with respect to the conductor pattern adjusted to the size is aligned and compared based on the calculated positional shift amount. Extracting a defect of the conductive patterns that exist inside the inner frame by a third binary image signal and the first indicating the defect of the converted in the conductor pattern
A third method for determining a defect determination criterion according to the size of the binarized image signal or the calculated conductor pattern of the above.
A method for inspecting a conductor pattern, comprising extracting a defect in the conductor pattern by aligning and comparing the reference binary image signal based on the calculated positional deviation amount.
【請求項9】基材に対して金属微粒子を含んだ導電ペー
ストを所定の導体パターンに印刷して形成された被検査
回路基板から得られる光学画像を検出器で受光して光学
画像信号に変換し、 該変換された光学画像信号を互いに異なる第1および第
2および第3のしきい値で2値化して前記導体パターン
を示す第1および第2の2値化画像信号と前記導体パタ
ーン内の欠陥を示す第3の2値化画像信号に変換し、 基準の導体パターンを示す基準の2値化画像信号に対し
て少なくとも膨張、そのまま、収縮した3種類の基準の
2値化画像信号を形成し、該作成された少なくとも3種
類の基準の2値化画像信号と前記変換された導体パター
ンを示す第1または第2の2値化画像信号とを相対的に
ずらして一致度を求めることによって導体パターンの位
置ずれ量と導体パターンの大きさとを算出し、 前記変換された導体パターンを示す第1の2値化画像信
号と前記算出された導体パターンの大きさに合わせられ
た導体パターンに対する外枠の欠陥判定基準を決める第
1の基準の2値化画像信号とを前記算出された位置ずれ
量に基づいて位置合わせして比較することによって外枠
外に存在する導体パターンの欠陥を抽出し、前記変換さ
れた導体パターンを示す第2の2値化画像信号と前記算
出された導体パターンの大きさに合わせられた導体パタ
ーンに対する内枠の欠陥判定基準を決める第2の基準の
2値化画像信号とを前記算出された位置ずれ量に基づい
て位置合わせして比較することによって内枠内に存在す
る導体パターンの欠陥を抽出し、前記変換された導体パ
ターン内の欠陥を示す第3の2値化画像信号と前記第1
の基準の2値化画像信号または前記算出された導体パタ
ーンの大きさに合わせられた欠陥判定基準を決める第3
の基準の2値化画像信号とを前記算出された位置ずれ量
に基づいて位置合わせして比較することによって導体パ
ターン内の欠陥を抽出することを特徴とする導体パター
ンの検査方法。
9. An optical image obtained from a circuit board to be inspected formed by printing a conductive paste containing metal fine particles on a base material in a predetermined conductor pattern is received by a detector and converted into an optical image signal. A first and second binarized image signal indicating the conductor pattern by binarizing the converted optical image signal with first, second, and third thresholds different from each other; Is converted into a third binarized image signal indicating the defect of the reference, and at least the three types of standardized binarized image signals expanded and contracted with respect to the reference binarized image signal indicating the reference conductor pattern at least Forming the at least three types of reference binary image signals and the first or second binary image signal representing the converted conductor pattern to obtain the degree of coincidence. By the conductor pattern Calculating a displacement amount and a size of the conductor pattern; a first binarized image signal indicating the converted conductor pattern; and a defect of an outer frame with respect to the conductor pattern adjusted to the calculated size of the conductor pattern. A defect of the conductor pattern existing outside the outer frame is extracted by aligning and comparing the binarized image signal of the first criterion for determining the judgment criterion based on the calculated positional deviation amount, and the converted A second binarized image signal indicating the conductor pattern obtained and a second criterion binarized image signal for determining a defect determination criterion of the inner frame with respect to the conductor pattern adjusted to the size of the calculated conductor pattern. A defect of the conductor pattern existing in the inner frame is extracted by performing alignment and comparison based on the calculated displacement amount, and a defect indicating the defect in the converted conductor pattern is extracted. The binary image signal from the first
A third method for determining a defect determination criterion according to the size of the binarized image signal or the calculated conductor pattern of the above.
A method for inspecting a conductor pattern, comprising extracting a defect in the conductor pattern by aligning and comparing the reference binary image signal based on the calculated positional deviation amount.
【請求項10】請求項1乃至9記載のいずれかの導体パ
ターンの検査方法において、導体パターンは、基材に穿
設されたスルーホールに導電ペーストを充填印刷させて
形成した充填物であることを特徴とする導体パターンの
検査方法。
10. The method for inspecting a conductor pattern according to claim 1, wherein the conductor pattern is a filler formed by filling and printing a conductive paste in a through hole formed in a base material. A method for inspecting a conductor pattern, the method comprising:
【請求項11】請求項1乃至7記載のいずれかの導体パ
ターンの検査方法において、導体パターンは基材上に導
電ペーストを印刷して形成した配線パッドであることを
特徴とする導体パターンの検査方法。
11. A method for inspecting a conductor pattern according to claim 1, wherein the conductor pattern is a wiring pad formed by printing a conductive paste on a base material. Method.
【請求項12】基材にスルーホールを多数形成するスル
ーホール形成工程と、 該スルーホール形成工程で形成された各スルーホールに
金属微粒子を含んだ導電ペーストを印刷して充填する導
体充填工程と、 該導体充填工程で充填された導体パターンを、請求項1
乃至9記載の何れかの導体パターンの検査方法により検
査する導体パターン検査工程と、 該導体パターン検査工程によって良品と判定された回路
基板上に金属微粒子を含んだ導電ペーストを印刷して配
線パッドを有する配線導体を形成する印刷配線形成工程
と、 該印刷配線形成工程で形成された配線パッドを、請求項
1乃至7記載の何れかの導体パターンの検査方法により
検査する配線パッド検査工程と、 該配線パッド検査工程で良品と判定された回路基板を積
層して焼結して多層基板を得る積層・焼結工程とを有す
ることを特徴とする多層基板の製造方法。
12. A through hole forming step of forming a large number of through holes in a substrate, and a conductor filling step of printing and filling a conductive paste containing fine metal particles in each of the through holes formed in the through hole forming step. A conductor pattern filled in the conductor filling step;
A conductor pattern inspection step of inspecting by any one of the conductor pattern inspection methods according to any one of 9 to 9; A printed wiring forming step for forming a wiring conductor having the wiring pad; A lamination and sintering step of laminating and sintering circuit boards determined to be non-defective in the wiring pad inspection step to obtain a multi-layer substrate.
【請求項13】基材に対して金属微粒子を含んだ導電ペ
ーストを所定の導体パターンに印刷して形成された被検
査回路基板に対して、550nm以下の波長を有する偏
光照明光を照明する照明光学系と、 該照明光学系で照明された被検査回路基板からの前記偏
光照明光の偏光成分を遮光した反射光に基づく光学画像
を検出器で受光して光学画像信号に変換する検出光学系
と、 該検出光学系の検出器で変換された光学画像信号を所定
のしきい値で2値化して前記導体パターンを示す2値化
画像信号に変換する2値化回路と、 該2値化回路で変換された導体パターンを示す2値化画
像信号を元に導体パターンの位置ずれ量を算出する算出
手段と、 前記2値化回路で変換された導体パターンを示す2値化
画像信号と該導体パターンの欠陥判定基準を決める基準
の2値化画像信号とを前記算出手段で算出された導体パ
ターンの位置ずれ量に基づいて位置合わせして比較する
ことによって導体パターンの欠陥を抽出する比較手段と
を備えたことを特徴とする導体パターンの検査装置。
13. Illumination for illuminating polarized illumination light having a wavelength of 550 nm or less on a circuit board to be inspected formed by printing a conductive paste containing metal fine particles on a base material in a predetermined conductive pattern. An optical system, and a detection optical system that receives an optical image based on reflected light obtained by shielding the polarized component of the polarized illumination light from the circuit board to be inspected illuminated by the illumination optical system, and converts the optical image into an optical image signal. A binarization circuit that binarizes the optical image signal converted by the detector of the detection optical system with a predetermined threshold value and converts the binarized image signal into a binarized image signal indicating the conductor pattern; Calculating means for calculating the amount of displacement of the conductor pattern based on the binarized image signal indicating the conductor pattern converted by the circuit; and a binarized image signal indicating the conductor pattern converted by the binarization circuit; Conductor pattern defect criteria And comparing means for extracting a defect of the conductor pattern by aligning and comparing the binarized image signal with a reference binary image signal based on the displacement amount of the conductor pattern calculated by the calculation means. Inspecting device for conductor pattern.
【請求項14】基材に対して金属微粒子を含んだ導電ペ
ーストを所定の導体パターンに印刷して形成された被検
査回路基板に対して、偏光照明光を照明する照明光学系
と、 該照明光学系で照明された被検査回路基板からの前記偏
光照明光の偏光成分を遮光した反射光に基づく光学画像
を検出器で受光して光学画像信号に変換する検出光学系
と、 該検出光学系の検出器で変換された光学画像信号を互い
に異なる第1および第2のしきい値で2値化して前記導
体パターンを示す第1および第2の2値化画像信号に変
換する2値化回路と、 該2値化回路で変換された導体パターンを示す第1また
は第2の2値化画像信号を元に導体パターンの位置ずれ
量と導体パターンの大きさとを算出する算出手段と、 前記2値化回路で変換された導体パターンを示す第1の
2値化画像信号と前記算出手段で算出された導体パター
ンの大きさに合わせられた導体パターンに対する外枠の
欠陥判定基準を決める第1の基準の2値化画像信号とを
前記算出手段で算出された位置ずれ量に基づいて位置合
わせして比較することによって外枠外に存在する導体パ
ターンの欠陥を抽出し、前記2値化回路で変換された導
体パターンを示す第2の2値化画像信号と前記算出手段
で算出された導体パターンの大きさに合わせられた導体
パターンに対する内枠の欠陥判定基準を決める第2の基
準の2値化画像信号とを前記算出手段で算出された位置
ずれ量に基づいて位置合わせして比較することによって
内枠内に存在する導体パターンの欠陥を抽出する比較手
段とを備えたことを特徴とする導体パターンの検査装
置。
14. An illumination optical system for illuminating polarized illumination light on a circuit board to be inspected formed by printing a conductive paste containing metal fine particles on a base material in a predetermined conductor pattern. A detection optical system for receiving, by a detector, an optical image based on reflected light obtained by blocking a polarization component of the polarized illumination light from a circuit board to be inspected illuminated by an optical system and converting the optical image into an optical image signal; Binarizing circuit for binarizing an optical image signal converted by the detector with first and second thresholds different from each other to convert the optical image signal into first and second binary image signals indicating the conductor pattern Calculating means for calculating a displacement amount of the conductor pattern and a size of the conductor pattern based on a first or second binarized image signal indicating the conductor pattern converted by the binarization circuit; Conductor pattern converted by the digitizing circuit And a first reference binary image signal for determining a defect determination criterion of the outer frame for the conductor pattern adjusted to the size of the conductor pattern calculated by the calculation means. A second defect indicating a conductor pattern converted by the binarization circuit is extracted by extracting a defect of the conductor pattern existing outside the outer frame by performing alignment and comparison based on the displacement amount calculated by the calculation means. The calculation means calculates a binarized image signal and a second reference binary image signal for determining a defect determination criterion of the inner frame with respect to the conductor pattern adjusted to the size of the conductor pattern calculated by the calculation means. A conductor pattern inspection apparatus, comprising: comparing means for extracting a defect of the conductor pattern existing in the inner frame by performing alignment and comparison based on the determined positional deviation amount.
【請求項15】基材に対して金属微粒子を含んだ導電ペ
ーストを所定の導体パターンに印刷して形成された被検
査回路基板に対して、偏光照明光を照明する照明光学系
と、 該照明光学系で照明された被検査回路基板からの前記偏
光照明光の偏光成分を遮光した反射光に基づく光学画像
を検出器で受光して光学画像信号に変換する検出光学系
と、 該検出光学系の検出器で変換された光学画像信号を互い
に異なる第1および第2および第3のしきい値で2値化
して前記導体パターンを示す第1および第2の2値化画
像信号と前記導体パターン内の欠陥を示す第3の2値化
画像信号に変換する2値化回路と、 基準の導体パターンを示す基準の2値化画像信号に対し
て少なくとも膨張、そのまま、収縮した3種類の基準の
2値化画像信号を形成し、該作成された少なくとも3種
類の基準の2値化画像信号と前記2値化回路で変換され
た導体パターンを示す第1または第2の2値化画像信号
とを相対的にずらして一致度を求めることによって導体
パターンの位置ずれ量と導体パターンの大きさとを算出
する算出手段と、 前記2値化回路で変換された導体パターンを示す第1の
2値化画像信号と前記算出手段で算出された導体パター
ンの大きさに合わせられた導体パターンに対する外枠の
欠陥判定基準を決める第1の基準の2値化画像信号とを
前記算出手段で算出された位置ずれ量に基づいて位置合
わせして比較することによって外枠外に存在する導体パ
ターンの欠陥を抽出し、前記2値化回路で変換された導
体パターンを示す第2の2値化画像信号と前記算出手段
で算出された導体パターンの大きさに合わせられた導体
パターンに対する内枠の欠陥判定基準を決める第2の基
準の2値化画像信号とを前記算出手段で算出された位置
ずれ量に基づいて位置合わせして比較することによって
内枠内に存在する導体パターンの欠陥を抽出し、前記2
値化回路で変換された導体パターン内の欠陥を示す第3
の2値化画像信号と前記第1の基準の2値化画像信号ま
たは前記算出手段で算出された導体パターンの大きさに
合わせられた欠陥判定基準を決める第3の基準の2値化
画像信号とを前記算出手段で算出された位置ずれ量に基
づいて位置合わせして比較することによって導体パター
ン内の欠陥を抽出する比較手段とを備えたことを特徴と
する導体パターンの検査装置。
15. An illumination optical system for illuminating polarized illumination light on a circuit board to be inspected formed by printing a conductive paste containing metal fine particles on a base material in a predetermined conductor pattern. A detection optical system for receiving, by a detector, an optical image based on reflected light obtained by blocking the polarization component of the polarized illumination light from the circuit board to be inspected illuminated by the optical system with a detector, and converting the optical image signal into an optical image signal; First and second binarized image signals indicating the conductor pattern by binarizing the optical image signal converted by the detector with first, second, and third thresholds different from each other and the conductor pattern And a binarization circuit for converting into a third binarized image signal indicating a defect within the three-dimensional reference image signal which is at least expanded, unchanged, and contracted with respect to the reference binary image signal indicating the reference conductor pattern Forming a binary image signal; The degree of coincidence is determined by relatively shifting the created at least three types of reference binarized image signals and the first or second binarized image signal representing the conductor pattern converted by the binarization circuit. Calculating means for calculating the amount of displacement of the conductor pattern and the size of the conductor pattern, a first binarized image signal indicating the conductor pattern converted by the binarization circuit, and a value calculated by the calculation means A first reference binary image signal for determining a defect determination criterion of an outer frame with respect to a conductor pattern adjusted to the size of the conductor pattern is compared with a binary image signal based on the displacement amount calculated by the calculation means. The second binarized image signal indicating the conductor pattern converted by the binarization circuit is extracted by extracting the defect of the conductor pattern existing outside the outer frame by the operation, and the conductor pattern calculated by the calculation unit. By comparing and aligning the binarized image signal of the second reference which determines the defect determination criterion of the inner frame with respect to the conductor pattern adjusted to the size based on the positional shift amount calculated by the calculating means, The defect of the conductor pattern existing in the inner frame is extracted,
Third indicating a defect in the conductor pattern converted by the digitizing circuit
And a third standardized binary image signal for determining a defect determination criterion according to the size of the conductor pattern calculated by the calculating means or the first standardized binary image signal. And a comparing means for extracting a defect in the conductive pattern by aligning and comparing the positions based on the displacement amount calculated by the calculating means.
【請求項16】電気導電性物質が充填されているスルー
ホールが多数形成されている回路基板の光学画像を検出
し、該検出画像を2値化して検出2値パターンを得、該
回路基板の検査領域全域の基準2値パターンを圧縮して
保存しておき、検査中検出2値パターンに対応する部分
の基準2値パターンを伸長しながら読出し、検出2値パ
ターンを基準2値パターンを位置あわせした後、基準2
値パターンを検査判定基準により決まるサイズに拡大、
縮小したされた膨張パターン、収縮パターンと検出2値
パターンとの形状を比較して欠陥を抽出することを特徴
とするスルーホール充填状態検査方法。
16. An optical image of a circuit board having a large number of through-holes filled with an electrically conductive substance is detected, and the detected image is binarized to obtain a detected binary pattern. The reference binary pattern of the entire inspection area is compressed and stored, and the reference binary pattern of the portion corresponding to the detected binary pattern during inspection is read out while being expanded, and the detected binary pattern is aligned with the reference binary pattern. After that, criterion 2
Value pattern expanded to size determined by inspection criteria,
A through hole filling state inspection method, wherein a defect is extracted by comparing the shapes of a reduced expansion pattern, contraction pattern and a detected binary pattern.
【請求項17】電気導電性物質からなる回路パターンが
形成されている回路基板の光学画像を検出し、該検出画
像を2値化して検出2値パターンを得、該回路基板の検
査領域全域の基準2値パターンを圧縮して保存してお
き、検査中検出2値パターンに対応する部分の基準2値
パターンを伸長しながら読出し、検出2値パターンを基
準2値パターンを位置あわせした後、基準2値パターン
を検査判定基準により決まるサイズに拡大、縮小したさ
れた膨張パターン、収縮パターンと検出2値パターンと
の形状を比較して欠陥を抽出することを特徴とするパタ
ーン検査方法。
17. An optical image of a circuit board on which a circuit pattern made of an electrically conductive substance is formed, and the detected image is binarized to obtain a detected binary pattern. The reference binary pattern is compressed and stored, and read while expanding the reference binary pattern in a portion corresponding to the detected binary pattern during inspection. After the detected binary pattern is aligned with the reference binary pattern, A pattern inspection method characterized in that a defect is extracted by comparing a shape of a detected binary pattern with an expanded pattern, a contracted pattern that has been enlarged or reduced to a size determined by an inspection determination standard.
JP10211559A 1998-07-27 1998-07-27 Method and apparatus for inspecting conductor pattern and production of multilayered substrate Pending JP2000046748A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10211559A JP2000046748A (en) 1998-07-27 1998-07-27 Method and apparatus for inspecting conductor pattern and production of multilayered substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10211559A JP2000046748A (en) 1998-07-27 1998-07-27 Method and apparatus for inspecting conductor pattern and production of multilayered substrate

Publications (1)

Publication Number Publication Date
JP2000046748A true JP2000046748A (en) 2000-02-18

Family

ID=16607813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10211559A Pending JP2000046748A (en) 1998-07-27 1998-07-27 Method and apparatus for inspecting conductor pattern and production of multilayered substrate

Country Status (1)

Country Link
JP (1) JP2000046748A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007101691A (en) * 2005-09-30 2007-04-19 Fujitsu Ltd Decision device and decision method
WO2009113478A1 (en) * 2008-03-12 2009-09-17 株式会社アルバック Surface inspection apparatus and surface inspection method
JP2014083527A (en) * 2012-10-26 2014-05-12 Ihi Corp Coating state inspection device and method
WO2014104375A1 (en) * 2012-12-31 2014-07-03 株式会社Djtech Inspection device
JP2014142339A (en) * 2012-12-31 2014-08-07 Djtech Co Ltd Inspection device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124944A (en) * 1986-11-14 1988-05-28 Hitachi Ltd Inspecting method for through hole charging state
JPH01263540A (en) * 1988-04-15 1989-10-20 Hitachi Ltd Pattern detecting apparatus
JPH05203580A (en) * 1991-09-04 1993-08-10 Internatl Business Mach Corp <Ibm> Inspection system apparatus
JPH0750500A (en) * 1993-08-04 1995-02-21 Tescon:Kk Method for testing mounted component on board
JPH08191185A (en) * 1995-01-10 1996-07-23 Hitachi Ltd Manufacture and inspection method of electronic circuit board, and through hole inspecting method and through hole inspecting equipment
JPH09178420A (en) * 1995-12-28 1997-07-11 Hitachi Ltd Drilling inspection system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124944A (en) * 1986-11-14 1988-05-28 Hitachi Ltd Inspecting method for through hole charging state
JPH01263540A (en) * 1988-04-15 1989-10-20 Hitachi Ltd Pattern detecting apparatus
JPH05203580A (en) * 1991-09-04 1993-08-10 Internatl Business Mach Corp <Ibm> Inspection system apparatus
JPH0750500A (en) * 1993-08-04 1995-02-21 Tescon:Kk Method for testing mounted component on board
JPH08191185A (en) * 1995-01-10 1996-07-23 Hitachi Ltd Manufacture and inspection method of electronic circuit board, and through hole inspecting method and through hole inspecting equipment
JPH09178420A (en) * 1995-12-28 1997-07-11 Hitachi Ltd Drilling inspection system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007101691A (en) * 2005-09-30 2007-04-19 Fujitsu Ltd Decision device and decision method
WO2009113478A1 (en) * 2008-03-12 2009-09-17 株式会社アルバック Surface inspection apparatus and surface inspection method
JP2014083527A (en) * 2012-10-26 2014-05-12 Ihi Corp Coating state inspection device and method
WO2014104375A1 (en) * 2012-12-31 2014-07-03 株式会社Djtech Inspection device
JP2014142339A (en) * 2012-12-31 2014-08-07 Djtech Co Ltd Inspection device

Similar Documents

Publication Publication Date Title
CA1252216A (en) Apparatus for automatically inspecting objects and identifying or recognizing known and unknown portions thereof, including defects and the like and method
JP2771190B2 (en) Method and apparatus for inspecting filling state of through hole
EP0466013B1 (en) Method of and device for inspecting pattern of printed circuit board
JPH08320294A (en) Device and method for inspecting defect of pattern to be inspected
JP4230880B2 (en) Defect inspection method
JP4910128B2 (en) Defect inspection method for object surface
JP2000046748A (en) Method and apparatus for inspecting conductor pattern and production of multilayered substrate
JP3089079B2 (en) Circuit pattern defect inspection method
JP2002250700A (en) Method and device for inspecting pattern
US6005966A (en) Method and apparatus for multi-stream detection of high density metalization layers of multilayer structures having low contrast
JP5391172B2 (en) Foreign object inspection apparatus and alignment adjustment method
JP2000028334A (en) Method and apparatus for inspecting pattern fault
JP3283866B2 (en) Circuit pattern defect inspection method and apparatus
JP4474006B2 (en) Inspection device
JP2942171B2 (en) Printed circuit board pattern inspection equipment
JPH09250989A (en) Apparatus for inspecting printed circuit board
JPH04184244A (en) Method for inspecting pattern of printed circuit board
JP3400797B2 (en) Circuit pattern defect inspection method and apparatus
Cohen et al. A dedicated multichip module automatic optical inspection system
JP2001343338A (en) Method and device for inspecting printed wiring board
JP2821047B2 (en) Setting method of binarization threshold
JPS63241344A (en) Method and apparatus for inspecting through hole filling state
JPH11312241A (en) Pattern inspecting device
JP3090121B2 (en) Micro-defect detection method and device
JP5372618B2 (en) Patterned substrate inspection apparatus and patterned substrate inspection method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050722

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080617