[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

FR3054723A1 - Cellule-memoire eeprom compacte avec zone d'injection tunnel reduite - Google Patents

Cellule-memoire eeprom compacte avec zone d'injection tunnel reduite Download PDF

Info

Publication number
FR3054723A1
FR3054723A1 FR1657225A FR1657225A FR3054723A1 FR 3054723 A1 FR3054723 A1 FR 3054723A1 FR 1657225 A FR1657225 A FR 1657225A FR 1657225 A FR1657225 A FR 1657225A FR 3054723 A1 FR3054723 A1 FR 3054723A1
Authority
FR
France
Prior art keywords
memory
source
memory cells
state
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1657225A
Other languages
English (en)
Inventor
Francois Tailliet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to FR1657225A priority Critical patent/FR3054723A1/fr
Priority to US15/436,829 priority patent/US10049741B2/en
Publication of FR3054723A1 publication Critical patent/FR3054723A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Le dispositif de mémoire non volatile du type électriquement effaçable et programmable comprend un plan-mémoire (PM) arrangé matriciellement en rangées et en colonnes de cellules-mémoires (CEL1-CEL4) comportant chacune un transistor d'état (TE, TE1) ayant des régions de source (S) et de drain (D) formées dans un substrat semiconducteur (PSUB, PISO), une région de canal (RCN) entre la source et le drain en regard de laquelle se trouve une grille flottante (FG) surmontée d'une grille de commande (CG, CG1). La grille flottante (FG) comporte une zone d'injection tunnel (INJT) formée par une protrusion (PRT) dirigée vers la région de canal, centrée entre la source et le drain, et séparée de la région de canal par un oxyde tunnel (OXTN) plus fin qu'un oxyde de grille haute tension (OXHV) séparant le reste de la grille flottante de la région de canal.

Description

© N° de publication : 3 054 723 (à n’utiliser que pour les commandes de reproduction)
©) N° d’enregistrement national : 16 57225 ® RÉPUBLIQUE FRANÇAISE
INSTITUT NATIONAL DE LA PROPRIÉTÉ INDUSTRIELLE
COURBEVOIE
©) Int Cl8 : H 01 L 27/115 (2017.01), H 01 L 29/788, G 11 C 16/02
DEMANDE DE BREVET D'INVENTION A1
©) Date de dépôt : 27.07.16. ©) Demandeur(s) : STMICROELECTRONICS (ROUS-
(30) Priorité : SET) SAS Société par actions simplifiée — FR.
©) Inventeur(s) : TAILLIET FRANÇOIS.
©) Date de mise à la disposition du public de la
demande : 02.02.18 Bulletin 18/05.
(56) Liste des documents cités dans le rapport de
recherche préliminaire : Se reporter à la fin du
présent fascicule
@) Références à d’autres documents nationaux ©) Titulaire(s) : STMICROELECTRONICS (ROUSSET)
apparentés : SAS Société par actions simplifiée.
©) Demande(s) d’extension : @) Mandataire(s) : CASALONGA & ASSOCIES.
L’U CELLULE-MEMOIRE EEPROM COMPACTE AVEC ZONE D'INJECTION TUNNEL REDUITE.
FR 3 054 723 - A1
Le dispositif de mémoire non volatile du type électriquement effaçable et programmable comprend un plan-mémoire (PM) arrangé matriciellement en rangées et en colonnes de cellules-mémoires (CEL1-CEL4) comportant chacune un transistor d'état (TE, TE1 ) ayant des régions de source (S) et de drain (D) formées dans un substrat semiconducteur (PSUB, PISO), une région de canal (RCN) entre la source et le drain en regard de laquelle se trouve une grille flottante (FG) surmontée d'une grille de commande (CG, CG1).
La grille flottante (FG) comporte une zone d'injection tunnel (INJT) formée par une protrusion (PRT) dirigée vers la région de canal, centrée entre la source et le drain, et séparée de la région de canal par un oxyde tunnel (OXTN) plus fin qu'un oxyde de grille haute tension (OXHV) séparant le reste de la grille flottante de la région de canal.
PM
Figure FR3054723A1_D0001
Figure FR3054723A1_D0002
i
Cellule-mémoire EEPROM compacte avec zone d’injection tunnel réduite
Des modes de réalisation et mise en œuvre de l’invention concernent les mémoires, en particulier les mémoires non-volatiles de type électriquement effaçable et programmable (EEPROM).
Dans les mémoires EEPROM, la valeur logique d’une donnée logique, ou bit, stockée dans une cellule-mémoire est représentée par un état bloqué ou passant de la cellule-mémoire, plus précisément par la valeur de la tension de seuil d’un transistor à grille flottante, dit transistor d’état.
Lesdits états passant ou bloqué d’une cellule-mémoire peuvent être modifiés à volonté au cours d’un cycle d’écriture comprenant généralement une opération d’effacement suivie d’une opération de programmation, mettant en œuvre des hautes tensions d’écriture.
La figure 1 représente une vue en coupe d’une cellule-mémoire EEPROM classique CELO, la figure 2 représente un schéma électronique d’une telle cellule-mémoire CELO.
Habituellement, les cellules mémoires sont matriciellement arrangées en rangées (dans la direction X) et en colonnes (dans la direction Y) dans un plan-mémoire PM.
La cellule-mémoire CELO comporte un transistor à grille flottante TEO, dit transistor d’état, ainsi qu’un transistor d’accès TAO, ou de sélection, connecté en série entre le drain D du transistor d’état TEO et une ligne de bits BL s’étendant dans la direction Y des colonnes du plan-mémoire.
Une zone d’injection tunnel INJT est classiquement formée du côté drain du transistor d’état TEO, au-dessus d’une zone implantée CAP couramment désigné dans la technique par le terme « capa implant ».
La zone « capa implant » est notamment destinée à éloigner de la zone d’injection tunnel INJT la jonction drain-canal du transistor d'état.
La zone d’injection tunnel INJT comporte un oxyde tunnel OXTN plus fin qu’un oxyde de grille haute tension OXHV recouvrant le canal du transistor d’état TEO.
La source S du transistor d’état TEO est connectée à une ligne de source SL s’étendant dans la direction X des rangées du planmémoire, orthogonale à la direction Y.
Un effacement est mis en œuvre en appliquant une haute tension positive, par exemple de 14V, sur la grille de commande CG d’un transistor d’état TEO et une tension par exemple nulle sur son drain D, afin d’injecter des charges électriques du drain D vers la grille flottante FG par effet tunnel (effet « Fowler-Nordheim »).
L’opération de programmation habituelle vise quant à elle à appliquer des stimuli sélectifs à des cellules-mémoires sélectionnées afin de les placer dans un état passant.
Une programmation est mise en œuvre par l’application d’une tension nulle sur la grille de commande CG du transistor d’état TEO et d’une haute tension positive, par exemple 13V, sur son drain D, afin d’extraire les charges électriques de la grille flottante FG vers le drain D, également par effet Fowler-Nordheim.
Ladite haute tension positive est transmise de la ligne de bits BL vers le drain D via le transistor de sélection TAO rendu passant par une tension de par exemple 16V sur sa grille.
Dans l’objectif constant de réduction des dimensions des cellules-mémoire et sans dégradation des performances en endurance, en rétention, et en matière de signaux parasites, l’approche habituelle atteint une limite technologique.
En effet, la diminution des dimensions d’une cellule-mémoires est limitée dans le sens des colonnes, notamment pour les raisons suivantes : - le transistor de sélection étant un transistor haute tension, la réduction de sa longueur risque d'entraîner des fuites à l'état bloqué et/ou de réduire sa tension maximale de fonctionnement ;
- la réduction de longueur du transistor d'état risque d'entraîner des fuites à l'état bloqué, donc pénaliser la lecture ;
- la réduction de la surface d'injection tunnel entraîne une réduction de l'endurance de la cellule.
En outre, la réduction du débordement de la zone de « capa implant » rapprochera la zone d’injection tunnel de la jonction draincanal du transistor d'état, et risquera de causer des fuites type « de bande à bande », causant une augmentation du courant de programmation et dégradant l'endurance.
D’autre part, la diminution des dimensions d’une cellulemémoires est également limitée dans le sens des rangées, notamment en raison de l’influence de l’état du plan-mémoire sur le comportement d’une cellule-mémoire (par exemple entre des cellules-mémoires voisines ou appartenant à une même ligne de bits). Une telle influence est usuellement désignée par l’homme du métier par le terme anglais de « disturb ».
Un « disturb » en programmation peut être exprimé par une évolution progressive de la charge d’une cellule-mémoire non adressée dans le sens d’une programmation parasite.
En lecture, un « disturb » peut constituer une perturbation de l'état de conduction d'une cellule observé par les amplificateurs de lecture.
La réduction du facteur de couplage peut conduire à une réduction de la variation de la tension de seuil entre les états effacé et programmé.
Une approche dite de « tension partagée » (ou « split voltage » selon la dénomination anglosaxonne couramment employée par l’homme du métier) permet de repousser ces limites tout en conservant l’architecture de base d’une cellule-mémoire EEPROM.
Par exemple lors des opérations de programmation, la tension sur la grille de commande passe de 0V à -7V, et la tension sur le drain du transistor d'état passe de 13V à 6V.
Cependant l’approche de tension partagée atteint elle-aussi une limite en matière de réduction de taille sans porter préjudice aux performances, notamment en raison de l’architecture classique des cellules-mémoires de cette approche.
C’est pourquoi, selon un mode de réalisation il est proposé une architecture de dispositif de mémoire du type EEPROM plus compact et sans dégradation des performances.
Selon un aspect, il est proposé un dispositif de mémoire non volatile du type électriquement effaçable et programmable comprenant au moins une cellule-mémoire comportant un transistor d’état ayant des régions de source et de drain formées dans un substrat semiconducteur, une région de canal entre la source et le drain en regard de laquelle se trouve une grille flottante surmontée d’une grille de commande, ladite grille flottante comportant une partie saillante au-dessus de la région de canal, entre la région de source et la région de drain et à distance de ces régions (c’est-à-dire dont la limite est à distance de la limite de ces régions), et séparée de la région de canal par un premier oxyde, typiquement un oxyde tunnel, plus fin qu’un deuxième oxyde, typiquement un oxyde de grille haute tension, séparant le reste de la grille flottante de la région de canal.
Les parties de la grille flottante et de la région de canal situées de part et d’autre de l’oxyde tunnel forment une zone d’injection tunnel, dans laquelle est mis en œuvre l’effet Fowler-Nordheim.
Cette partie saillante est de préférence centrée au milieu de la région de canal, la partie saillante étant avantageusement isolée latéralement desdites régions de source et de drain par l’oxyde de grille haute tension.
Ainsi, avec une telle architecture, une donnée logique est écrite dans une cellule-mémoire par extraction et/ou injection de charges dans la grille flottante du transistor d’état de ladite cellule-mémoire par effet « Fowler-Nordheim » dans la zone d’injection tunnel, soit entre la région de canal et ladite partie saillante, au travers dudit oxyde tunnel.
Cette architecture permet notamment la suppression de la zone dite « capa implant » dont l’implantation, étant effectuée avant le dépôt des couches de polysilicium, n’est pas auto-alignée avec les grilles. Cette absence de zone de « capa implant » permet le gain d'un masque dans le procédé de fabrication de la cellule-mémoire, et un gain de place dans la dimension Y de la cellule-mémoire.
Ainsi, cette architecture permet d’assurer une longueur de canal effectif et une surface d’injection indépendante des mésalignements des masques.
En particulier, la zone d’injection tunnel est éloignée des régions de source et de drain du transistor d’état, lesquelles sont « bordées » d’oxyde de grille haute tension, évitant l’injection de porteur chauds en bordure desdites régions de source et de drain.
Cependant, l'injection et l'extraction de charges sont contrôlées par la différence de potentiel entre la grille flottante et la zone de canal située à l'endroit de la zone d'injection tunnel.
Le contrôle de ce potentiel par la tension de ligne de bits lors de la phase de programmation nécessite la mise en conduction du transistor d'état.
Or les grilles de commandes des transistors d’état d’un même mot-mémoire sont habituellement reliées entre-elles, permettant notamment un gain de place avantageux, mais interdisant une sélectivité via lesdites grilles de commande.
Eine extraction de charges de la grille flottante vers la région de canal, ou plus génériquement le substrat pour ce cas, est néanmoins possible.
C’est pourquoi, selon un mode de réalisation dans lequel le dispositif comprend un plan-mémoire arrangé matriciellement en rangées et en colonnes de cellules-mémoires, les rangées étant partagées en mots-mémoires de plusieurs cellules-mémoires, le dispositif comprend des moyens d’effacement configurés pour effacer un mot-mémoire par un effacement collectif rendant passantes toutes les cellules-mémoire du mot-mémoire.
Avantageusement, les moyens d’effacement sont configurés pour appliquer une impulsion d’effacement négative sur les grilles de commande des transistors d’état des cellules-mémoires du motmémoire et une tension nulle dans la région de canal desdits transistors d’états.
L'application d'une impulsion d'effacement négative sur la grille de commande commune aux cellules d'un même mot-mémoire place la zone de canal de chaque cellule du mot en régime d'accumulation, c'est à dire au potentiel du substrat, ledit substrat étant typiquement de type P et à un potentiel de masse nul.
Chaque grille flottante du mot-mémoire est placée à un potentiel très négatif par couplage capacitif avec la grille de commande, introduit par conséquent une extraction des charges de chaque grille flottante vers le potentiel du canal.
Comme l’inversion de la région de canal ne peut pas être mise en œuvre par stimuli sélectifs de cellules-mémoire sur leurs grilles de commande, la programmation est avantageusement collective et comprend une inhibition sélective via les lignes de bits des cellulesmémoires qui ne doivent pas être programmées.
Ainsi, selon un mode de réalisation, le dispositif comprend des moyens de programmation configurés pour programmer un motmémoire par application d’une impulsion de programmation sur les grilles de commande des transistors d’état de toutes les cellulesmémoires du mot-mémoire, et inhibition de la programmation des cellules-mémoire du mot-mémoire ne devant pas être programmées, afin de mettre dans un état bloqué les cellules-mémoire à programmer et ne pas mettre dans un état bloqué les cellules-mémoire ne devant pas être programmées.
Ainsi, les moyens de programmation sont avantageusement configurés pour appliquer, en tant qu’impulsion de programmation, une tension positive et suffisante pour inverser les régions de canal des transistors d’état desdites cellules-mémoire, appliquer une tension nulle dans les régions de canal des transistors d’états desdites cellulesmémoires à programmer, et appliquer ladite tension d’inhibition, qui est positive et inférieure à la tension de programmation, via le drain des transistors d’état desdites cellules-mémoire ne devant pas être programmées.
En d’autres termes, lors de la programmation, les grilles de commandes communes à toutes les cellules d'un même mot sont avantageusement portées à un potentiel élevé, ce qui porte également les grilles flottantes des cellules-mémoire à un potentiel élevé. Les transistors d'état sont mis dans un état passant.
L'injection de charges dans la grille flottante dépend du potentiel du canal dans la zone d'injection tunnel, égal au potentiel de la ligne de bits à laquelle appartient la cellule-mémoire. Un potentiel bas, par exemple nul, permet cette injection, tandis qu'un potentiel élevé inhibe cette injection.
La sélectivité de la programmation entre les cellules d'un même mot est par conséquent contrôlée par le potentiel des lignes de bits auxquelles appartiennent les cellules.
Selon un mode de réalisation, chaque cellule-mémoire comporte un moyen de sélection apte à électriquement isoler de, ou relier à, une ligne de source la région de source du transistor d’état de cette cellule-mémoire.
Selon un mode de réalisation avantageusement compatible avec des filières technologiques existantes, la grille de commande du transistor d’état comporte une partie latérale qui s’étend au-delà des extrémités latérales de la grille flottante et recouvre une partie de la région de canal, et le moyen de sélection comprend ladite partie latérale de la grille de commande.
La grille de commande joue ici également le rôle de transistor planaire d’accès, par le recouvrement d’une partie de la région de canal. Le transistor d’accès permet notamment de sélectionner une rangée, en lecture.
Lors d'un cycle de programmation, les drains des cellules d'un même mot-mémoire sont à des potentiels différents (selon que la cellule-mémoire est à programmer ou à inhiber). Comme les transistors d'état sont passants, les sources des transistors d'état sont également à des potentiels différents. Pour éviter un court-circuit par la ligne de source entre cellules d'un même mot-mémoire, la source du transistor d'état est avantageusement isolée de la ligne de source par le transistor de sélection mis à l'état bloqué.
Dans cette approche, il est impossible d'isoler pendant la programmation le potentiel de la source, puisque la grille de commande du transistor d’état, formant également ici la grille du transistor d’accès, est à haut potentiel. Il est donc nécessaire que les cellules d'un même mot-mémoire aient une ligne de source distincte pour éviter les courts-circuits.
Donc chaque cellule doit comporter deux lignes individuelles courant selon la direction des colonnes: une ligne de bits et une ligne de source. Il est difficile de faire tenir ces deux lignes dans la largeur de la cellule-mémoire, c'est pourquoi des paires de cellules-mémoires contenant un bit sont avantageusement connectées en parallèle, partageant la même ligne de bits et la même ligne de source. Ces deux lignes ont alors assez de place pour courir sur une paire de cellulesmémoire.
Ainsi, selon ce mode de réalisation, le dispositif comprenant un plan-mémoire arrangé matriciellement en rangées et en colonnes de cellules-mémoires, une donnée logique est destinée à être écrite dans deux cellules-mémoire liées comportant chacune un transistor d’état, lesquels sont électriquement reliés sur leurs sources par une piste métallique de source et sur leurs drains par une piste métallique de drain, ladite ligne de source comprenant une piste métallique s’étendant dans la direction des colonnes du plan-mémoire au-dessus de l’un desdits deux transistors d’états et étant reliée par un via à la piste métallique de source, au-dessus de la source de ce transistor d’état, et dans lequel une ligne de bits comprenant une piste métallique s’étend dans la direction des colonnes du plan-mémoire audessus de l’autre desdits deux transistors d’états et est reliée par un via à la piste métallique de drain, au-dessus du drain de cet autre transistor d’état.
Cette configuration assurant la redondance des données permet la correction d’erreurs sans les désavantages de codes correcteurs d’erreur dont les moyens de mise en œuvre occupent généralement une surface importante.
Selon un mode de réalisation, le moyen de sélection comporte un transistor planaire connecté en série entre la source du transistor d’état et la ligne de source.
Ce mode de réalisation permet de réaliser un transistor d’état plus compact.
Le transistor d’accès permet de sélectionner la rangée en lecture et d’isoler la tension d’inhibition de la ligne de source, permettant ainsi que ladite ligne de source soit commune aux cellulesmémoires de la rangée.
Selon un mode de réalisation, le moyen de sélection comporte un transistor à grille verticale connecté en série entre la source du transistor d’état et une ligne de source formée par une région semiconductrice dopée et enterrée dans le substrat semiconducteur, ladite région semiconductrice enterrée formant également la source dudit transistor à grille verticale.
Ce mode de réalisation est notamment particulièrement avantageux en matière de taille d’une cellule-mémoire.
Selon un mode de réalisation, la largeur de la partie saillante de la grille flottante, comptée dans le sens source-drain, représente, à 10% près, un quart de la largeur de la grille flottante.
Il est proposé en outre un procédé d’écriture de données logiques dans un dispositif de mémoire non volatile tel que défini précédemment, comportant un plan-mémoire arrangé matriciellement en rangées et en colonnes de cellules-mémoire, les rangées étant partagées en mots-mémoire de plusieurs cellules-mémoire, ledit procédé comprenant une étape d’effacement au cours de laquelle on rend passantes toutes les cellules-mémoires d’un mot-mémoire, et une étape de programmation au cours de laquelle on sélectionne, le cas échéant, les cellules-mémoire du mot-mémoire à ne pas programmer et on rend bloquées toutes les autres cellules-mémoires du mot-mémoire qui seront ainsi programmées.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes ίο réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés sur lesquels :
les figures 1 et 2 déjà décrites illustrent une cellule-mémoire
EEPROM de l’art antérieur ;
les figures 3 à 12 illustrent différents modes de réalisation et de mise en œuvre de l’invention.
Dans les différentes figures, décrites en détails par la suite, les éléments communs aux différents modes de réalisation sont désignés par les mêmes références et ne sont pas systématiquement détaillés pour chacun d’entre eux.
Les figures 3, 4 et 5 représentent respectivement une vue en coupe, une vue du dessus et un schéma électronique d’une cellulemémoire CEL1 selon un mode de réalisation d’une mémoire du type EEPROM.
La cellule-mémoire CEL1 comporte un transistor d’état TE1, ayant une grille de commande CGI et une grille flottante FG.
La grille de commande CGI comporte des parties latérales GTA, dites d’accès, qui s’étendent au-delà des extrémités latérales de la grille flottante FG.
Les parties GTA constituent l’équivalent de deux transistors d’accès placés en série avec le transistor d’état TE1 et font office de moyen de sélection MSEL.
Le moyen de sélection MSEL permet de relier le transistor d’état TE1 à une région de source S et une région de drain D, par exemple de conductivités N+ et formées dans un substrat semiconducteur PSUB de conductivité P.
Lesdites régions de source et de drain sont respectivement reliées à une ligne de source SL et une ligne de bits BL s’étendant toutes les deux dans la direction Y des colonnes du plan-mémoire.
Une région de canal RCN est située en surface du substrat PSUB, entre la région de source S et la région de drain D. Le terme « région de canal » est utilisé ici et dans la suite par abus de langage, pour désigner la région dans laquelle se forme le canal de conduction d’un transistor commandé passant.
Au-dessus de la région de canal RCN se trouve une grille flottante FG, généralement formée en silicium polycristallin, et isolée de la région de canal RCN par des couches de diélectrique OXHV, OXTN, généralement en oxyde de silicium.
Lesdites couches de diélectrique comportent une couche d’oxyde tunnel OXTN, recouvrant la région de canal et une couche d’oxyde de grille haute tension OXHV, plus épaisse que l’oxyde tunnel, recouvrant les côtés source et drain de la région de canal, et laissant entre-elles une « marche » d’épaisseur d’oxyde tunnel.
La grille flottante FG comporte ainsi une protrusion, ou partie saillante, PRT dirigée vers la région de canal RCN, située dans ladite marche entre les couches d’oxyde de grille haute tension, sensiblement au milieu de la largeur de la grille flottante FG et s’étendant longitudinalement, dans la direction X des rangées du plan-mémoire.
A titre indicatif, la largeur de la partie saillante PRT, comptée dans le sens source-drain, c’est-à-dire dans la direction Y, peut valoir 0,1 pm, tandis que les parties de la grille flottante FG en regard des oxydes de grille haute tension OXHV, côté source et côté drain, peuvent avoir une largeur de 0,16pm.
La grille flottante FG est en outre surmontée par la grille de commande CGI, généralement également réalisée en silicium polycristallin, et lesdites grilles sont isolées entre elles par une autre couche de diélectrique ONO, par exemple en oxyde-nitrure-oxyde.
La ligne de source SL et la ligne de bits BL sont par exemple formées par des pistes métalliques s’étendant dans la direction Y des colonnes du plan-mémoire PM (figures 2 et 3).
Par conséquent, pour une même cellule-mémoire, deux pistes métalliques devraient s’étendre dans la direction Y des colonnes du plan-mémoire.
Ainsi, comme illustré par les figures 2 et 3, ce mode de réalisation prévoit deux cellules-mémoires CEL1, CEL2 reliées en parallèle pour mémoriser un bit.
En effet, deux cellules-mémoire CEL1, CEL2 sont électriquement reliés sur leurs régions de sources respectives par des petites pistes métalliques PSL et sur leurs régions de drains respectives par des petites pistes métalliques PBL. Les deux transistors d’état TE1, TE2 partagent également la même grille de commande CGI, mais ont des grilles flottantes FG1, FG2 distinctes.
La ligne de source SL passe au-dessus de la cellule-mémoire CEL2 et est reliée à la petite piste métallique PSL, commune aux cellules-mémoires CEL1 et CEL2, par un via situé au-dessus de la région de source de la cellule-mémoire CEL2.
De même, la ligne de bits BL passe au-dessus de la cellulemémoire CEL1 et est reliée à la petite piste métallique PBL, commune aux cellules-mémoires CEL1 et CEL2, par un via situé au-dessus de la région de drain de la cellule-mémoire CEL1.
Par conséquent, et comme détaillé dans la suite, l’écriture d’une donnée logique est réalisée à la fois dans la cellule-mémoire CEL1 et la cellule-mémoire CEL2.
Cette redondance de l’information permet par exemple de limiter le risque d’erreur de rétention et de potentiellement se passer des circuits de code correcteur d’erreur habituels, occupant généralement une surface importante.
A titre indicatif, dans ce mode de réalisation la surface occupée par une cellule-mémoire peut être de 0,38pm2.
En outre, avec une épaisseur de diélectrique ONO entre les grilles FG et CG de 14nm, une épaisseur d’oxyde de grille haute tension OXHV de 22nm, une épaisseur d’oxyde tunnel OXTN de 7,5nm et une épaisseur de grille flottante FG de 0,1 pm, on obtient un facteur de couplage de 75 à 80%.
Les figures 6, 7 et 8 représentent respectivement une vue en coupe, une vue du dessus et un schéma électronique d’une cellulemémoire CEL3 selon un autre mode de réalisation d’une mémoire du type EEPROM.
La cellule-mémoire CEL3 comporte un transistor d’état TE, ayant une région de source S et une région de drain D formées dans un substrat semiconducteur PSUB, ainsi qu’un transistor d’accès TA.
Le transistor d’accès TA forme un moyen de sélection MSEL et, dans ce mode de réalisation, est structurellement analogue à un transistor à grille flottante, mais dont les deux grilles sont reliées entre elles, afin d’avoir le comportement d’un transistor planaire. Le court-circuit reliant les deux grilles est par exemple réalisé en dehors du plan de coupe et n’est donc pas représenté.
La région de drain du transistor d’accès TA est commune à la région de source S du transistor d’état TE, et la région de source du transistor TA est électriquement connectée à une ligne de source SL.
Autrement dit, le transistor d’accès TA est connecté en série entre la source S du transistor d’état TE et une ligne de source SL.
Les transistors d’accès TA d’un même mot-mémoire sont commandés une tension présente sur une ligne de mot WL commune.
Dans cette représentation, bien les échelles ne soient pas respectées, l’épaisseur de l’oxyde de grille TAOX séparant la grille TAG de la région de canal TACN du transistor d’accès TA, est sensiblement la même que l’épaisseur de l’oxyde de grille haute tension OXHV du transistor d’état TE.
Or il peut être avantageux que l’oxyde de grille TAOX du transistor d’accès TA soit aussi fin que l’oxyde tunnel OXTN, afin de diminuer significativement la longueur du canal du transistor TA, avec avantageusement un dopage plus concentré de sa région de canal TACN.
Le transistor d’état TE comporte également une région de canal RCN, recouverte par des couches d’oxyde de grille haute tension OXHV et d’oxyde tunnel OXTN d’épaisseurs différentes et formant une marche centrée dans la longueur du canal.
Chacune des parties de la grille flottante et de la région de canal situées verticalement en vis-à-vis de l’oxyde tunnel forment également la zone d’injection tunnel INJT, dans laquelle est mis en œuvre l’effet Fowler-Nordheim.
La grille flottante FG est également surmontée d’une grille de commande CG, mais ne comprend pas de partie d’accès s’étendant audelà des extrémités latérales de la grille flottante FG.
La largeur de la grille de commande CG du transistor d’état d’une cellule-mémoire dans ce mode de réalisation est classiquement sensiblement égale à la largeur de la grille flottante FG, elle-même sensiblement égale à la longueur du canal.
Dans ce mode de réalisation, une cellule-mémoire CEL3 stocke un bit, et la surface occupée par une telle cellule-mémoire peut être de 0,32pm2 avec un oxyde de grille du transistor d’accès TA d’une épaisseur du type d’un oxyde de grille haute tension, et de 0,29pm2 avec un oxyde de grille d’une épaisseur du type d’un oxyde tunnel.
Les figures 8, 9 et 10 représentent respectivement un schéma électronique, une vue en coupe et une vue du dessus d’une cellulemémoire CEL4 selon un autre mode de réalisation d’une mémoire du type EEPROM.
La cellule-mémoire CEL4 comporte également un transistor d’état TE, ayant une région de source S et une région de drain D formées dans un substrat semiconducteur PSUB de conductivité P, et un transistor d’accès TAV.
Le transistor d’accès TAV est du type MOS à grille verticale et forme un moyen de sélection MSEL.
Les transistors d’état TE et d’accès TAV, plus particulièrement leurs zones actives, sont situés dans une partie supérieure du substrat semiconducteur PISO séparée du reste du substrat PSUB par une couche semiconductrice enterrée NISO.
La couche enterrée NISO est de conductivité N+ et forme également la ligne de source SL et la région de source du transistor d’accès TAV.
La région de drain du transistor d’accès TAV est commune à la région de source S du transistor d’état TE.
Le transistor TAV comporte une grille verticale GV, isolée du substrat PSUB, de la couche enterrée NISO et de la région de drain par un oxyde de grille OXV.
Le transistor d’accès vertical TAV peut par exemple être réalisé par gravure d’une tranchée, oxydation des parois de la tranchée et remplissage par du silicium polycristallin, ou en variante un métal.
Dans ce mode de réalisation, une cellule-mémoire CEL4 stocke un bit, et la surface occupée par une telle cellule-mémoire peut être de 0,16pm2.
La figure 11 représente trois tableaux indiquant les différentes valeurs des différents signaux dans les opérations d’effacement, de programmation et de lecture du plan-mémoire mis en œuvre par des moyens de commande, pour les modes de réalisation décrits en relations avec les figures 3 à 6.
Dans ces tableaux, on distingue les cas où une colonne est sélectionnée ou non sélectionnée en combinaison avec le cas où une rangée est sélectionnée ou non sélectionnée et pour chaque valeur logique possible (0 ou 1) d’une donnée à programmer ou lire.
Dans ces tableaux, par abus de langage, la colonne BL désigne la tension sur la ligne de bit BL, la colonne WL désigne la tension présente sur une ligne de mots, c’est-à-dire sur la grille d’un transistor d’accès TA, la colonne CG désigne la tension présente sur la grille de commande CG d’un transistor d’état TE, la colonne PSUB désigne la tension du substrat PSUB ou PISO, la colonne SL désigne la tension appliquée à la ligne de source SL, et la colonne BL-CG désigne la différence de potentiel, ou tension, entre la grille de commande et le drain du transistor d’état.
Par ailleurs, la colonne « résultante » désigne l’effet concret de la valeur de la tension BL-CG, notamment « pas de signaux parasite » (no disturb) par exemple propagés dans les cellules-mémoires voisines, ou « signaux parasites réduits » (disturb réduit).
Un courant Fowler-Nordheim suffisant pour faire évoluer la tension de seuil du transistor d'état apparaît lorsque la tension entre la grille de commande et la zone du substrat dans la zone d’injection tunnel atteint environ 10V.
En outre, si la tension CG appliquée sur la grille de commande est positive, alors l’injection de charges par effet Fowler-Nordheim dans la grille flottante peut être commandée via la ligne de bits BL seulement dans des conditions où un canal de conduction est effectivement formé dans la région de canal.
On peut considérer qu’une tension positive supérieure à 5V entre la grille de commande et le potentiel du substrat est suffisante pour créer un canal dans le transistor d'état, quel que soit l’état (programmé ou effacé) de la cellule-mémoire, de sorte que le potentiel de la zone de substrat sous la zone d’injection tunnel devient sensiblement égal à celui de la ligne de bits.
Une tension positive inférieure à 5V pourra, par couplage de la grille flottante FG et en raison de la finesse de l’oxyde tunnel OXTN, suffire à inverser la région de canal de la zone d’injection tunnel, sans pour autant former un canal de conduction dans toute la longueur de la région de canal.
Ainsi, l’état passant ou bloqué du transistor d’état est contrôlé par les zones de la région de canal situées sous les oxydes de grille haute tension OXHV.
D’autre part, en ce qui concerne l’opération de lecture, Vdd désigne une valeur de tension rendant passant un transistor d’accès TA, CGread désigne la tension de lecture appliquée sur la grille de commande CG d’un transistor d’état TE et Vhigh désigne la valeur de la tension présente sur la ligne de bits BL lors de la lecture d’un « 0 » logique dans toutes les cellules-mémoires du mot-mémoire.
La lecture est réalisée de manière classique et habituelle pour un homme du métier.
Lors d’une opération d’effacement d’une cellule-mémoire dont la rangée et la colonne sont sélectionnées, on applique une tension d’effacement négative (-13V) sur les grilles de commandes CG des transistors d’état des cellules-mémoires d’un même mot-mémoire.
La tension sur la ligne de bits BL est nulle, et le potentiel PSUB du substrat est nul également. Généralement, le substrat est relié à la masse.
Aucun canal conducteur n’est formé dans ces conditions, par conséquent, avec CG à -13V, la région de canal est en accumulation, et à la masse, car tout le substrat PSUB est à la masse, ce qui entraîne une extraction de charges de la grille flottante FG vers la région de canal. Il en résulte une charge positive sur la grille flottante FG.
Cela correspond par exemple à l’écriture d’un « 0 » logique dans toutes les cellules-mémoire du mot-mémoire.
En d’autre termes, à l’issue d’une étape d’effacement, on rend passantes toutes les cellules-mémoires du mot-mémoire.
Lors d’une opération de programmation d’une cellule-mémoire dont la rangée et la colonne sont sélectionnées, on applique une tension de programmation positive (+13V) sur les grilles de commandes CG des transistors d’état des cellules-mémoires d’un même mot-mémoire.
Le potentiel PSUB du substrat est nul, par conséquent la tension CG est suffisante pour qu’un canal conducteur soit formé dans la région de canal.
Le transistor d’accès est bloqué (WL=0), et isole ainsi le transistor d’état TE de la ligne de source SL, dont la tension est nulle.
Par conséquent la tension présente dans le canal est sensiblement égale à la tension présente sur le drain D du transistor d’état TE, soit la tension BL.
Si la tension BL est nulle, alors BL-CG vaut -13V et entraîne une injection de charges dans la grille flottante FG. Il en résulte une charge négative sur la grille flottante FG.
Cela correspond par exemple à l’écriture d’un « 1 » logique.
Si la tension BL est à une tension d’inhibition, par exemple de 7V, alors BL-CG vaut -6V, ce qui n’est pas suffisant pour injecter des charges dans la grille flottante FG et la cellule-mémoire reste effacée.
Ainsi, dans cette mise en œuvre, on empêche l’écriture collective d’une cellule « sélectionnée », correspondant par exemple au stockage de la donnée logique « 0 », grâce à une tension d’inhibition appliquée sélectivement sur la ligne de bits BL.
Les cellules-mémoire dans lesquelles par exemple la donnée logique « 1 » doit être écrite ne subissent pas d’inhibition et sont programmées collectivement.
Par ailleurs, pour mettre en œuvre les opérations d’effacement, de programmation et de lecture du mode de réalisation décrit en relation avec les figures 3 à 5, la tension sur la ligne de source SL pendant la programmation d’une cellule-mémoire sélectionnée est égale à la tension BL, et les mêmes autres signaux sont appliqués par les moyens de commande.
En d’autres termes, au cours d’une étape de programmation, on sélectionne certaines cellules-mémoire et on rend bloquées toutes les cellules mémoires du mot-mémoire qui ne sont pas sélectionnées.
En résumé, l’étape de programmation comprend l’application d’une tension de programmation positive sur les grilles de commandes des transistors d’état des cellules-mémoires suffisante pour inverser la région de canal des transistors d’état, l’application d’une tension nulle dans les régions de canal des transistors d’états des cellules-mémoire non-sélectionnées, et d’une tension d’inhibition positive et inférieure à la tension de programmation dans les régions de canal des transistors d’état des cellules-mémoires sélectionnées.
La structure de la grille flottante des modes de réalisation précédemment décrit permet, outre une compacité significative, un couplage plus important et des extractions-injections plus efficaces, permettant d’appliquer des tensions plus basses, avec des temps d’écritures inchangés et des cellules-mémoires de taille réduite. Cette structure permet en outre d’éviter des fuites par porteurs chauds et de bande à bande, et les problèmes découlant desdites fuites tels qu’une surconsommation d’énergie, une propagation de signaux parasites ou des problèmes de rétention des données.
La figure 12 représente un dispositif DIS de mémoire du type EEPROM, comprenant un plan mémoire PM, arrangé matriciellement en rangées et en colonnes de cellules-mémoires CEL.
Ce dispositif DIS comporte en outre des moyens d’effacement MEFF, des moyens de programmation MPROG configurés pour mettre en œuvre les différentes opérations d’effacement, de programmation et de lecture précédemment détaillés, des décodeur de rangées RDEC et de colonnes CDEC ainsi que des moyens de lecture tels que des amplificateurs de lecture AMPL reliés à un registre de données RDD.
Les moyens de programmation MPROG et d’effacement MEFF comportent notamment des moyens HV permettant d’appliquer lesdites impulsions de programmation et d’effacement.
Le dispositif DIS comprend également des moyens de 5 commande MCM comportant par exemple des moyens logiques de structure classique capables d’activer les différents moyens de programmation MPROG, d’effacement MEFF, et de lecture AMPL.
D’autres moyens classiques présents dans le dispositif de mémoire DIS et non indispensables à la compréhension de l’invention, comme par exemple le registre d’adresses à décalage, n’ont volontairement pas été représentés sur la figure 12 à des fins de simplification.

Claims (13)

  1. REVENDICATIONS
    1. Dispositif de mémoire non volatile du type électriquement effaçable et programmable comprenant au moins une cellule-mémoire comportant un transistor d’état (TE, TE1) ayant des régions de source (S) et de drain (D) formées dans un substrat semiconducteur (PSUB, PISO), une région de canal (RCN) entre la source et le drain en regard de laquelle se trouve une grille flottante (FG) surmontée d’une grille de commande (CG, CGI), ladite grille flottante (FG) comportant une partie saillante (PRT) au-dessus de la région de canal, entre et à distance desdites régions de source et de drain, et séparée de la région de canal par un premier oxyde (OXTN) plus fin qu’un deuxième oxyde (OXHV) séparant le reste de la grille flottante de la région de canal.
  2. 2. Dispositif selon la revendication 1, dans lequel la partie saillante (PRT) est centrée au milieu de la région de canal (RCN), et est isolée latéralement desdites régions de source (S) et de drain (D) par le deuxième oxyde (OXHV).
  3. 3. Dispositif selon l’une quelconque des revendications 1 ou 2, comprenant un plan-mémoire (PM) arrangé matriciellement en rangées et en colonnes de cellules-mémoires (CEL1-CEL4), les rangées étant partagées en mots-mémoires de plusieurs cellulesmémoires (CEL1-CEL4), et des moyens d’effacement (MEFF) configurés pour effacer un mot-mémoire par un effacement collectif rendant passantes toutes les cellules-mémoire (CEL1-CEL4).
  4. 4. Dispositif selon la revendication 3, dans lequel les moyens d’effacement (MEFF) sont configurés pour appliquer une impulsion d’effacement négative sur les grilles de commande (CG, CGI) des transistors d’état (TE, TE1) des cellules-mémoires (CEL1-CEL4) du mot-mémoire et une tension nulle dans la région de canal (RCN) desdits transistors d’états.
  5. 5. Dispositif selon l’une quelconque des revendications 3 ou 4, comprenant des moyens de programmation (MPROG) configurés pour programmer un mot-mémoire par application d’une impulsion de programmation sur les grilles de commande (CG, CGI) des transistors d’état (TE) de toutes les cellules-mémoires (CEL1-CEL4) du motmémoire, et inhibition de la programmation des cellules-mémoire (CEL1-CEL4) du mot-mémoire ne devant pas être programmées, afin de mettre dans un état bloqué les cellules-mémoire à programmer et ne pas mettre dans un état bloqué les cellules-mémoire ne devant pas être programmées.
  6. 6. Dispositif selon la revendication 5, dans lequel les moyens de programmation (MPROG) sont configurés pour appliquer, en tant qu’impulsion de programmation, une tension positive et suffisante pour inverser les régions de canal (RCN) des transistors d’état (TE, TE1) desdites cellules-mémoire (CEL1-CEL4), appliquer une tension nulle dans les régions de canal (RCN) des transistors d’états (TE, TE1) desdites cellules-mémoires à programmer, et appliquer ladite tension d’inhibition, qui est positive et inférieure à la tension de programmation, via le drain (D) des transistors d’état (TE, TE1) desdites cellules-mémoire ne devant pas être programmées.
  7. 7. Dispositif selon l’une quelconque des revendications précédentes, dans lequel chaque cellule-mémoire (CEL1-CEL4) comporte un moyen de sélection (MSEL) apte à électriquement isoler de, ou relier à, une ligne de source (SL) la région de source (S) du transistor d’état (TE, TE1) de cette cellule-mémoire (CEL1-CEL4).
  8. 8. Dispositif selon la revendication 7, dans lequel la grille de commande (CGI) du transistor d’état (TE1, TE2) comporte une partie latérale (GTA) qui s’étend au-delà des extrémités latérales de la grille flottante (FG) et recouvre une partie de la région de canal (RCN), et le moyen de sélection (MSEL) comprend ladite partie latérale (GTA) de la grille de commande.
  9. 9. Dispositif selon la revendication 8, comportant un planmémoire (PM) arrangé matriciellement en rangées et en colonnes de cellules-mémoires (CEL1-CEL4) et dans lequel une donnée logique est destinée à être écrite dans deux cellules-mémoire liées (CEL1, CEL2) comportant chacune un transistor d’état (TE1, TE2), lesquels sont électriquement reliés sur leurs sources (S) par une piste métallique de source (PSL) et sur leurs drains (D) par une piste métallique de drain (PBL), ladite ligne de source (SL) comprenant une piste métallique s’étendant dans la direction (Y) des colonnes du plan-mémoire (PM) au-dessus de l’un (TE2) desdits deux transistors d’états et étant reliée par un via à la piste métallique de source (PSL), au-dessus de la source (S) de ce transistor d’état (TE2), et dans lequel une ligne de bits (BL) comprenant une piste métallique s’étend dans la direction (Y) des colonnes du plan-mémoire (PM) au-dessus de l’autre (TE1) desdits deux transistors d’états et est reliée par un via à la piste métallique de drain (PBL), au-dessus du drain (D) de cet autre transistor d’état (TE1).
  10. 10. Dispositif selon la revendication 7, dans lequel le moyen de sélection (MSEL) comporte un transistor planaire (TA) connecté en série entre la source (S) du transistor d’état (TE) et ladite ligne de source (SL).
  11. 11. Dispositif selon la revendication 7, dans lequel le moyen de sélection (MSEL) comporte un transistor à grille verticale (TAV) connecté en série entre la source (S) du transistor d’état (TE) et une ligne de source (SL) formée par une région semiconductrice dopée et enterrée dans le substrat semiconducteur (PSUB), ladite région semiconductrice enterrée formant également la source dudit transistor à grille verticale (TAV).
  12. 12. Dispositif selon l’une quelconque des revendications précédentes, dans lequel la largeur de la partie saillante (PRT) de la grille flottante (FG), comptée dans le sens source-drain, représente, à 10% près, un quart de la largeur de la grille flottante (FG).
  13. 13. Procédé d’écriture de données logiques dans un dispositif de mémoire non volatile selon l’une quelconque des revendications précédentes, comportant un plan-mémoire (PM) arrangé matriciellement en rangées et en colonnes de cellules-mémoires (CEL1-CEL4), les rangées étant partagées en mots-mémoire de plusieurs cellules-mémoire, le procédé comprenant une étape d’effacement au cours de laquelle on rend passantes toutes les cellules-mémoires d’un mot-mémoire, et une étape de programmation au cours de laquelle on sélectionne, le cas échéant, les cellules3054723 mémoire du mot-mémoire à ne pas programmer et on rend bloquées toutes les autres cellules mémoires du mot-mémoire qui seront ainsi programmées.
    1/12
FR1657225A 2016-07-27 2016-07-27 Cellule-memoire eeprom compacte avec zone d'injection tunnel reduite Withdrawn FR3054723A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1657225A FR3054723A1 (fr) 2016-07-27 2016-07-27 Cellule-memoire eeprom compacte avec zone d'injection tunnel reduite
US15/436,829 US10049741B2 (en) 2016-07-27 2017-02-19 Non-volatile memory with floating gate having protruding portion

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1657225 2016-07-27
FR1657225A FR3054723A1 (fr) 2016-07-27 2016-07-27 Cellule-memoire eeprom compacte avec zone d'injection tunnel reduite

Publications (1)

Publication Number Publication Date
FR3054723A1 true FR3054723A1 (fr) 2018-02-02

Family

ID=56943841

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1657225A Withdrawn FR3054723A1 (fr) 2016-07-27 2016-07-27 Cellule-memoire eeprom compacte avec zone d'injection tunnel reduite

Country Status (2)

Country Link
US (1) US10049741B2 (fr)
FR (1) FR3054723A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3071355B1 (fr) 2017-09-20 2019-08-30 Stmicroelectronics (Rousset) Sas Cellule-memoire eeprom compacte
US10679699B2 (en) 2018-07-30 2020-06-09 Stmicroelectronics (Rousset) Sas Non-volatile memory with double capa implant

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897302A (ja) * 1994-09-26 1996-04-12 Sony Corp 半導体記憶装置の製造方法
US5621233A (en) * 1994-09-16 1997-04-15 Motorola Inc. Electrically programmable read-only memory cell
JPH10189781A (ja) * 1996-12-27 1998-07-21 Sony Corp 不揮発性半導体記憶装置
EP1094510A1 (fr) * 1999-10-21 2001-04-25 STMicroelectronics S.A. Procédé de fabrication de points mémoire eeprom
EP1107317A1 (fr) * 1999-12-09 2001-06-13 Hitachi Europe Limited Dispositif de mémoire
FR2987697A1 (fr) * 2012-03-05 2013-09-06 St Microelectronics Rousset Procede de fabrication d'une memoire non volatile

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273926A (en) 1991-06-27 1993-12-28 Texas Instruments Incorporated Method of making flash EEPROM or merged FAMOS cell without alignment sensitivity
US5429969A (en) 1994-05-31 1995-07-04 Motorola, Inc. Process for forming electrically programmable read-only memory cell with a merged select/control gate
JP4809545B2 (ja) 2001-05-31 2011-11-09 株式会社半導体エネルギー研究所 半導体不揮発性メモリ及び電子機器
FR2826496A1 (fr) 2001-06-25 2002-12-27 St Microelectronics Sa Memoire eeprom protegee contre les effets d'un claquage de transistor d'acces
KR100456702B1 (ko) * 2002-12-05 2004-11-10 삼성전자주식회사 플로팅 게이트를 갖는 비휘발성 기억 셀들 및 그 형성방법
KR100481871B1 (ko) * 2002-12-20 2005-04-11 삼성전자주식회사 플로팅 게이트를 갖는 비휘발성 기억 셀 및 그 형성방법
KR101787488B1 (ko) * 2011-03-24 2017-10-19 삼성전자주식회사 비휘발성 메모리 장치 및 이의 제조 방법
FR2976115B1 (fr) 2011-05-30 2013-07-05 St Microelectronics Rousset Memoire non volatile a compensation de couplage capacitif entre lignes de bit
US9514820B2 (en) 2014-11-19 2016-12-06 Stmicroelectronics (Rousset) Sas EEPROM architecture wherein each bit is formed by two serially connected cells
FR3029343B1 (fr) 2014-11-27 2018-03-30 Stmicroelectronics (Rousset) Sas Dispositif compact de memoire de type electriquement effacable et programmable

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621233A (en) * 1994-09-16 1997-04-15 Motorola Inc. Electrically programmable read-only memory cell
JPH0897302A (ja) * 1994-09-26 1996-04-12 Sony Corp 半導体記憶装置の製造方法
JPH10189781A (ja) * 1996-12-27 1998-07-21 Sony Corp 不揮発性半導体記憶装置
EP1094510A1 (fr) * 1999-10-21 2001-04-25 STMicroelectronics S.A. Procédé de fabrication de points mémoire eeprom
EP1107317A1 (fr) * 1999-12-09 2001-06-13 Hitachi Europe Limited Dispositif de mémoire
FR2987697A1 (fr) * 2012-03-05 2013-09-06 St Microelectronics Rousset Procede de fabrication d'une memoire non volatile

Also Published As

Publication number Publication date
US10049741B2 (en) 2018-08-14
US20180033487A1 (en) 2018-02-01

Similar Documents

Publication Publication Date Title
JP2965415B2 (ja) 半導体記憶装置
EP1727152B1 (fr) Architecture de mémoire EEPROM
JPH0513776A (ja) 半導体記憶装置
FR2987696A1 (fr) Procede de lecture ecriture de cellules memoire non volatiles
EP0354859B1 (fr) Mémoire de type eprom à haute densité d'intégration avec une organisation en damier et un facteur de couplage amélioré
JP2006079802A (ja) 一列の電荷トラッピングメモリセルを作動させるための方法および装置
FR3021804A1 (fr) Cellule memoire non volatile duale comprenant un transistor d'effacement
FR3021803A1 (fr) Cellules memoire jumelles accessibles individuellement en lecture
FR3021806A1 (fr) Procede de programmation d'une cellule memoire non volatile comprenant une grille de transistor de selection partagee
US7072219B1 (en) Method and apparatus for operating a non-volatile memory array
JP4781730B2 (ja) 電荷トラッピング不揮発性メモリにおける検出の方法および装置
FR2987700A1 (fr) Memoire non volatile comprenant des mini caissons a potentiel flottant
FR3049380A1 (fr) Amelioration des performances en lecture d'un dispositif de memoire non volatile, en particulier un dispositif de memoire non volatile avec transistor de selection enterre
FR3048115A1 (fr) Dispositif et procede de gestion du claquage de transistors d'acces de memoire eeprom.
FR3054723A1 (fr) Cellule-memoire eeprom compacte avec zone d'injection tunnel reduite
EP2286450B1 (fr) Memoire a structure du type eeprom et a lecture seule
FR3054920A1 (fr) Dispositif compact de memoire non volatile
EP0896370B1 (fr) Dispositif de mémoire à grille flottante sur SOI et procédé de fabrication correspondant
EP0354858B1 (fr) Mémoire de type EPROM à haute densité d'intégration et possédant un facteur de couplage élevé
EP1863035B1 (fr) Mémoire EEPROM ayant une résistance contre le claquage de transistors améliorée
EP0356346B1 (fr) Mémoire de type EPROM à haute densité d'intégration
FR3059458A1 (fr) Dispositif compact de memoire non volatile du type a piegeages de charge dans une interface dielectrique
WO2004021361A2 (fr) Memoire eeprom comprenant un registre non volatile integre dans son plan memoire
FR3080949A1 (fr) Dispositif de memoire non volatile du type a piegeage de charges et procede de fabrication
EP0543703A1 (fr) Mémoire intégrée électriquement programmable à un seul transistor

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20180202

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

ST Notification of lapse

Effective date: 20210305