FR2928225A1 - Realisation d'interconnexions verticales conductrices a base d'un polymere conducteur. - Google Patents
Realisation d'interconnexions verticales conductrices a base d'un polymere conducteur. Download PDFInfo
- Publication number
- FR2928225A1 FR2928225A1 FR0855298A FR0855298A FR2928225A1 FR 2928225 A1 FR2928225 A1 FR 2928225A1 FR 0855298 A FR0855298 A FR 0855298A FR 0855298 A FR0855298 A FR 0855298A FR 2928225 A1 FR2928225 A1 FR 2928225A1
- Authority
- FR
- France
- Prior art keywords
- circuit
- substrate
- interconnections
- openings
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
L'invention concerne la réalisation d'un dispositif microélectronique comprenant, sur un substrat (100) :- une première pluralité de composants d'au moins un premier circuit,- au moins une deuxième pluralité de composants formant au moins un deuxième circuit, le deuxième circuit et le premier circuit étant superposés,- une pluralité d'éléments d'interconnexions entre le premier circuit et le deuxième circuit,au moins un desdits éléments étant à base d'un matériau polymère (150) conducteur ou semiconducteur.
Description
REALISATION D'INTERCONNEXIONS VERTICALES CONDUCTRICES A BASE D'UN POLYMERE CONDUCTEUR
DESCRIPTION 5 DOMAINE TECHNIQUE L'invention concerne le domaine de la microélectronique et en particulier celui des interconnexions dans les circuits intégrés. Elle prévoit la réalisation d'un dispositif 10 microélectronique comportant plusieurs circuits intégrés superposés et dotés d'éléments d'interconnexion verticaux ou vias améliorés pour connecter au moins plusieurs desdits circuits entre eux, et s'adapte en particulier à la mise en oeuvre de 15 vias de taille importante appelés super vias pour des dispositifs microélectronique comprenant des circuits empilés. L'invention apporte des améliorations en termes de coût de fabrication, de simplicité de mise en 20 oeuvre, et permet de diminuer la contamination métallique des circuits à proximité des interconnexions. ART ANTERIEUR Les circuits intégrés sont généralement 25 dotés de plusieurs niveaux d'interconnexions métalliques, formés de lignes conductrices horizontales reliées entre elles par des éléments conducteurs verticaux également appelés vias .
Les lignes conductrices horizontales et les éléments conducteurs verticaux sont généralement formés à l'aide d'une technologie Damascène par dépôt de cuivre dans des ouvertures d'un matériau isolant.
Afin d'augmenter la densité d'intégration des composants, des dispositifs microélectroniques formés de plusieurs circuits intégrés superposés sont apparus. Ces dispositifs à intégration dite 3D peuvent comporter plusieurs puces, empilées les unes sur les autres et connectées entre elles à l'aide d'éléments conducteurs verticaux traversant, appelés super via ou TSV (TSV pour through silicon via ), ou TSI (TSI pour Through Silicon Interconnect ).
On peut ainsi obtenir un gain de place important et éventuellement réaliser des dispositifs dotés de circuits avec des puces de fonctionnalités différentes (par exemple des dispositifs avec un circuit, mémoire, logique, RF ou imageur) interconnectées. Sur la figure 1, un exemple de dispositif microélectronique à intégration 3D de circuits est donné. Le dispositif comporte 3 circuits Cl, C2, C3 superposés sur un substrat 1, un premier circuit Cl et un deuxième circuit C2 étant empilés, le deuxième circuit C2 et le premier circuit Cl étant liés par l'intermédiaire d'une couche 5 de collage (ou bonding selon la terminologie anglo-saxonne). Des éléments conducteurs 10, 12 (ou super nias 10, 12) à base de matériau conducteur tel que du Tungstène, ou du cuivre, sont prévus pour assurer une interconnexion entre le premier circuit Cl et le deuxième circuit C2. Le deuxième circuit C2 et un troisième circuit C3 sont empilés, et sont liés par l'intermédiaire d'une deuxième couche 15 de collage. Des éléments conducteurs 20, 22 (ou super nias 20, 22) à base de cuivre, et traversant la couche de collage 15 sont prévus pour assurer une interconnexion entre le deuxième circuit C2 et le troisième circuit C3. Un autre exemple de dispositif microélectronique à intégration 3D de circuits est donné sur la figure 2. Ce dispositif comporte au moins 2 circuits intégrés superposés C'l, C'2, ainsi qu'au moins un élément d'interconnexion vertical 20 reliant les deux circuits C'l, C'2, formé à base de W ou de Cu, par exemple à l'aide d'un dépôt PVD ( physical vapor deposition ), CVD ( chemical vapor deposition ) ou électrochimique. Une couche 22 barrière de diffusion du métal, par exemple une couche en TiN a été déposée, par exemple par CVD, autour de l'élément d'interconnexion vertical. D'autres exemples de dispositifs microélectroniques à intégration 3D ont été décrits par exemple dans les documents Chatterjee et al. : Three dimensional chip stacking using a wafer to wafer integration IITC 2007 pages 81-83 et Leduc et al. : Challenge for 3D IC integration : bonding quality and thermal management IITC 2007 pages 210-213. Un troisième exemple de dispositif microélectronique à intégration 3D de circuits est donné sur la figure 3. Ce dispositif comporte un circuit intégré électronique C10 formé d'un module de commande 30 et d'un module de réception 40 et reposant sur un substrat. Sur le circuit électronique C10, une pluralité de niveaux métalliques d'interconnexions est formée.
Au-dessus des niveaux d'interconnexions, le dispositif comporte un circuit optoélectronique C20 comprenant une pluralité de sources laser 50 situées respectivement en regard de photo-détecteurs 60. Le circuit optoélectronique C20 comporte également un ou plusieurs guides d'ondes 70. Des éléments d'interconnexion 80, 82, traversent une couche isolante dans laquelle sont formés les niveaux d'interconnexion. Ces éléments d'interconnexion sont à base de cuivre et permettent respectivement de connecter le module de commande 30 et la source laser 50 et de connecter le module de réception 40 et un photo-détecteur 60. Dans l'un ou l'autre des procédés précédemment décrits, les éléments d'interconnexion ou vias, sont formés à base de cuivre. Les techniques classiques de dépôt de métal (PVD, CVD) sont limitées en termes de facteur de forme (rapport de la profondeur sur le diamètre) qu'il est possible d'obtenir.
Les vias et super vias ou éléments d'interconnexion qui permettent de relier électriquement des circuits superposés, ont généralement une taille importante, par exemple un diamètre qui peut être supérieur à 1 pm ou à 3 pm et une hauteur par exemple de l'ordre de 10 à 15 pm. Ainsi les vias formés pour interconnecter des circuits peuvent avoir une quantité de métal 2500 fois plus importante que celle utilisée pour des vias permettant de connecter entre eux des niveaux métalliques d'un circuit CMOS. Le cuivre étant un élément coûteux, la réalisation de tels super vias pose problème. Par ailleurs, la réalisation de tels super vias en cuivre nécessite généralement la réalisation d'un empilement de plusieurs couches 15 préalablement au dépôt du cuivre. Cet empilement comprend : - une fine couche d'isolation par exemple une couche à base de SiO2 de l'ordre de 100 nm d'épaisseur réalisée par SACVD, 20 - une couche barrière à la diffusion du cuivre, par exemple à base de Ti/TiN ou de Ta/TaN de l'ordre 10 nm d'épaisseur réalisée par MOCVD, - une couche d'accrochage du cuivre appelée seed layer , par exemple d'épaisseur comprise entre 25 90 et 150 nanomètres d'épaisseur, réalisée par PVD ou CVD. La réalisation d'un tel empilement a pour inconvénient de nécessiter de nombreuses étapes et d'utiliser des équipements de différents dont au moins 30 un premier équipement pour le dépôt isolant et un autre équipement pour les dépôts métalliques. 10 Il se pose le problème de trouver un nouveau procédé de réalisation d'un dispositif microélectronique comportant plusieurs circuits superposés et connectés entre eux à l'aide de supervias. EXPOSÉ DE L'INVENTION L'invention concerne un procédé de réalisation d'un dispositif microélectronique doté d'interconnexions, en particulier des vias ou des éléments d'interconnexions verticaux, à base d'un matériau polymère conducteur. L'invention prévoit un procédé de réalisation d'un dispositif microélectronique comprenant : a) la réalisation d'un dispositif comprenant sur un premier substrat une première pluralité de composants d'au moins un premier circuit, et au moins une deuxième pluralité de composants formant au moins un deuxième circuit, le deuxième circuit et le premier circuit étant superposés, b) la réalisation d'un ou plusieurs interconnexions entre le premier circuit et le deuxième circuit, lesdites interconnexions comprenant un ou plusieurs éléments d'interconnexions orthogonaux au plan principal du premier substrat et à base d'au moins un matériau donné polymère conducteur. La formation de vias à base d'un matériau polymère conducteur, permet de se prémunir d'étapes de procédé habituellement prévues lors de la réalisation de vias à base de cuivre, notamment d'étapes de formation de couches barrières de diffusion, de couche d'accrochage. Le premier et le deuxième circuit peuvent être des circuits électroniques.
Le premier et le deuxième circuit peuvent être des circuits d'un type choisi par exemple parmi les suivants : circuit mémoire, circuit logique, circuit RF, circuit optoélectronique, MEMS, composants passifs, circuit à récupération d'énergie photovoltaïque. Selon une possibilité de mise en oeuvre, le premier et le deuxième circuit peuvent être des circuits de types différents. Le polymère conducteur peut être de la polyaniline. Un tel polymère peut être gravé aisément ce qui constitue un avantage par rapport à l'utilisation du cuivre. Le procédé peut comprendre également l'assemblage du deuxième circuit au-dessus du premier circuit, par exemple par collage moléculaire. Selon une possibilité, le deuxième circuit peut être recouvert et/ou entouré d'au moins une couche isolante, le premier circuit et le deuxième circuit étant assemblés par l'intermédiaire d'au moins une interface de collage. Dans ce cas, l'étape b) peut comprendre la réalisation d'une ou plusieurs ouvertures traversant ladite couche isolante et ladite interface de collage puis, le remplissage des ouvertures à l'aide dudit polymère conducteur.
Le deuxième circuit peut être formé sur un deuxième substrat, lesdites ouvertures traversant également ledit deuxième substrat. Les ouvertures peuvent être formées de sorte qu'au moins une première ouverture dévoile une première zone conductrice connectée au premier circuit et au moins une deuxième ouverture dévoile une deuxième zone conductrice connectée au deuxième circuit, le remplissage conduisant à la formation d'au moins un premier élément à base dudit matériau donné connecté à la première zone conductrice et d'au moins un deuxième élément à base dudit matériau donné connecté à la deuxième zone conductrice. Après remplissage, une zone conductrice 15 connectée au premier élément et au deuxième élément peut être formée. Selon une possibilité, préalablement au remplissage des ouvertures, on peut former une fine couche isolante sur les parois des ouvertures. 20 Les éléments d'interconnexion formés par remplissage des ouvertures peuvent avoir une hauteur comprise entre 15 et 30 pm ainsi qu'une dimension critique ou un diamètre compris entre 1 et 5 pm. Des éléments d'interconnexion avec un 25 rapport de forme élevé qui peut être supérieur à 5 et par exemple de l'ordre de 10 peuvent être mis en oeuvre. L'invention concerne également un dispositif microélectronique comprenant, sur un substrat : - une première pluralité de composants d'au 30 moins un premier circuit, - au moins une deuxième pluralité de composants formant au moins un deuxième circuit, le deuxième circuit et le premier circuit étant superposés, - une pluralité d'interconnexions entre le premier circuit et le deuxième circuit, comprenant un ou plusieurs éléments d'interconnexion(s) orthogonaux au substrat et à base d'un matériau polymère conducteur, en particulier de la polyaniline. Les éléments d'interconnexion peuvent avoir une hauteur comprise entre 15 et 30 pm et un diamètre compris entre 1 et 5 pm. Parmi lesdits éléments d'interconnexion(s) au moins un premier élément et au moins un deuxième élément sont connectés entre eux par l'intermédiaire d'une zone conductrice. La zone conductrice peut être également à base de polymère conducteur.
BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels : - la figure 1 illustre un exemple de dispositif microélectronique suivant l'art antérieur, à circuits intégrés superposés, - la figure 2, illustre un autre exemple de dispositif microélectronique suivant l'art antérieur, à circuits intégrés superposés, - la figure 3, illustre un troisième exemple de dispositif microélectronique suivant l'art antérieur, avec un circuit optoélectronique et un circuit électronique superposés, - les figures 4A-4D, illustrent un exemple de procédé microélectronique suivant l'invention, comprenant des circuits intégrés superposés connectés entre eux par l'intermédiaire d'éléments verticaux d'interconnexion ou super nias à base de matériau polymère conducteur. Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Un procédé de réalisation d'un dispositif microélectronique suivant l'invention, doté d'une pluralité de circuits superposés et d'éléments verticaux d'interconnexions appelés supervias formés à base d'un polymère conducteur ou semi-conducteur, va à présent être décrit en liaison avec les figures 4A-4D.
On réalise tout d'abord un dispositif comprenant une pluralité de circuits intégrés superposés. Le dispositif comprend ainsi au moins un premier circuit C100 et au moins un deuxième circuit C200, formé au- dessus du premier circuit C100. Les circuits C100, C200 peuvent être par exemple de l'un ou l'autre des types suivants : électronique, RF, optoélectronique, logique, mémoire, MEMS, un ou plusieurs composants passifs. Le dispositif que l'on réalise peut comporter au moins un premier circuit d'un premier type et au moins un deuxième circuit d'un type différent, choisis par exemple parmi les types de circuits précités. Le premier circuit C100 est formé sur un substrat 100 et comporte une pluralité de composants 102, par exemple notamment des transistors, ainsi qu'une pluralité de k niveaux métalliques M1,...,Mk d'interconnexion des composants réalisés dans une couche isolante 113. Le deuxième circuit C200 peut être formé sur un deuxième substrat 200 et peut comporter également une pluralité de composants 202, ainsi qu'une pluralité de niveaux métalliques d'interconnexion des composants 202, situés dans une couche isolante 213. Le premier circuit C100 et le deuxième circuit C200 peuvent être formés indépendamment, puis assemblés, par exemple par un procédé de collage retournement dans lequel on retourne le deuxième substrat 200, on aligne les deux substrats 100, 200, l'un par rapport à l'autre puis on colle par collage moléculaire les deux circuits C100, C200, l'un sur l'autre.
Une interface 120 de collage, qui peut être formée d'une épaisseur isolante, par exemple à base d'oxyde de silicium ou un autre matériau comme du Métal, sépare les interconnexions des deux circuits C100 et C200 (figure 4A).
Ensuite on réalise un amincissement du deuxième substrat 200, de manière à diminuer son épaisseur et ne conserver qu'une épaisseur qui peut être par exemple de l'ordre de plusieurs micromètres, par exemple de l'ordre de 15 pm à 30 }gym.
Ensuite, une couche de matériau diélectrique 303, par exemple du SiO2, peut être réalisée sur le deuxième substrat 200. Puis (figure 4B), on forme des ouvertures 306, 308 traversant notamment ledit deuxième substrat 200, la couche isolante 213, l'interface de collage 120. Les ouvertures 306, 308 peuvent être réalisées par exemple par photolithographie et gravure et débouchent respectivement sur au moins une zone métallique 140 du premier circuit C100 et sur au moins une zone métallique 240 du deuxième circuit C200. Une ou plusieurs tranchées parallèles au plan principal du substrat (défini sur la figure 4B comme un plan passant par le substrat et parallèle au vecteur i du repère orthogonal [0;1;j ;k]) peuvent également être formées dans la couche de matériau diélectrique 303, dont au moins une tranchée 307 dévoilant l'embouchure des ouvertures 306 et 308. Les ouvertures 306, 308 peuvent être agencées de manière à traverser des zones d'isolation 205 STI (STI pour shallow trench isolation ) du deuxième circuit C200. Les ouvertures 306, 308 peuvent avoir un diamètre D (mesuré sur la figure 4B dans une direction parallèle au vecteur i du repère orthogonal [0;1;j ;k]) compris par exemple entre 1 et 5 pm ou entre 5 et 10 pm. Les ouvertures 306, 308 peuvent également avoir une hauteur H (mesurée sur la figure 4B dans une direction parallèle au vecteur j du repère orthogonal [0;1;j ;k]) compris par exemple entre 15 pm et 20 pm ou entre 15 pm et 30 pm. Les ouvertures 306, 308 peuvent être ainsi éventuellement prévues avec des dimensions plus élevées que celles (resp. ceux) des vias des dispositifs classiques. Ensuite, on forme une fine couche isolante 333 sur les parois des ouvertures 306, 308, de manière à recouvrir des parties du deuxième substrat 200 dévoilées par les ouvertures 306, 307.
Une telle fine couche isolante 333 peut permettre d'empêcher de mettre les vias qui sont destinés à être réalisés dans les ouvertures 306, 308 en court circuit avec le substrat 200. Puis, on effectue un remplissage des ouvertures 306, 308 à l'aide d'un matériau polymère conducteur 355.
Le polymère conducteur peut être à base de polyaniline ou formé d'un matériau organique à base de carbone ayant des propriétés conductrices naturelles ou obtenues par dopage.
Le polymère conducteur peut être par exemple formé par dépôt à la tournette ( spin-on selon la terminologie anglo-saxonne) ou par jet. La technique de remplissage est adaptée en fonction de la taille des ouvertures 306, 308, à remplir et du facteur de forme de ces dernières. Pour des facteurs de forme entre 5 et 10, la viscosité du polymère conducteur peut être adaptée 104 Ctps 1 et jusqu'à des facteurs de forme (rapport hauteur sur largeur des motifs, la viscosité du polymère peut être comprise entre 104 et 105 centipoises. Un recuit thermique ou par UV peut permettre de faire fluer la couche déposée et éliminera les solvants résiduels et de réorganiser la structure chimique du polymère. Avec le dépôt d'un tel polymère, on peut se prémunir d'étapes de réalisation d'un empilement de couches telles que des couches de barrière de diffusion ou d'accrochage lorsque les interconnexions sont à base de cuivre. Le polymère conducteur, bien qu'ayant une conductivité plus faible que le cuivre, est particulièrement adapté à la réalisation de vias de dimension importantes ou de rapport de formes importants.30 Le remplissage des ouvertures 306, 308 à l'aide du polymère conducteur, peut être effectué de manière à remplir également la tranchée 307 (figure 4D).
Après remplissage, on a formé un premier élément d'interconnexion à base de matériau polymère 355 la première ouverture dévoile une première zone conductrice 140 connectée à un des niveaux métalliques M1...,Mk du premier circuit et au moins une deuxième ouverture dévoile une deuxième zone conductrice 240 connectée à un des niveaux métalliques M'l...,M'p du deuxième circuit C200, ledit remplissage conduisant à la formation d'au moins un premier élément 352 à base du matériau donné 355 connecté à la première zone conductrice 140 et d'au moins un deuxième élément 354 à base du matériau donné connecté à la deuxième zone conductrice 240. Selon une variante, le remplissage peut être réalisé de manière à remplir uniquement les ouvertures 306, 307. Ensuite, la tranchée 307 est comblée à l'aide d'un matériau métallique par exemple tel que du cuivre.
Claims (11)
1. Procédé de réalisation d'un dispositif microélectronique comprenant : a) la réalisation d'un dispositif comprenant sur un premier substrat (100) une première pluralité de composants d'au moins un premier circuit (C100), et au moins une deuxième pluralité de composants formant au moins un deuxième circuit (C200), le deuxième circuit et le premier circuit étant superposés, b) la réalisation d'un ou plusieurs interconnexions entre le premier circuit et le deuxième circuit, lesdites interconnexions comprenant un ou plusieurs éléments d'interconnexions orthogonaux au plan principal du premier substrat et à base d'au moins un matériau donné polymère (155) conducteur.
2. Procédé selon la revendication 1, dans lequel l'étape a) comprend l'assemblage du deuxième circuit (C200) au-dessus du premier circuit (C100).
3. Procédé selon la revendication 2, dans lequel le deuxième circuit (C200) est recouvert et/ou entouré d'au moins une couche isolante (213), et dans lequel le premier circuit et le deuxième circuit sont assemblés par l'intermédiaire d'au moins une interface (120) de collage, l'étape b) comprenant la réalisation d'une ou plusieurs ouvertures (306, 308) traversant ladite couche isolante (213) et ladite interface decollage puis, le remplissage des ouvertures à l'aide dudit polymère conducteur (155).
4. Procédé selon la revendication 3, dans lequel le deuxième circuit est formé sur un deuxième substrat (200), lesdites ouvertures (306, 308) traversant également ledit deuxième substrat.
5. Procédé selon la revendication 3 ou 4, dans lequel au moins une première ouverture (306) dévoile une première zone conductrice (140) connectée au premier circuit (C100) et au moins une deuxième ouverture (308) dévoile une deuxième zone conductrice (240) connectée au deuxième circuit (C200), ledit remplissage conduisant à la formation d'au moins un premier élément (352) à base dudit matériau donné (355) connecté à la première zone conductrice (140) et d'au moins un deuxième élément (354) à base dudit matériau donné connecté à la deuxième zone conductrice (240).
6. Procédé selon la revendication 5, dans lequel, après ledit remplissage, une zone conductrice connectée au premier élément (352) et au deuxième élément (354) est formée.
7. Procédé selon l'une des revendications 3 à 5, dans lequel préalablement au remplissage des ouvertures (306, 308), on forme une fine couche isolante (333) sur les parois des ouvertures. 30
8. Dispositif microélectronique compre- nant, sur un substrat (100) . -une première pluralité de composants d'au moins un premier circuit (C100), - au moins une deuxième pluralité de composants formant au moins un deuxième circuit (C200), le deuxième circuit et le premier circuit étant superposés, - une pluralité d'interconnexions entre le premier circuit et le deuxième circuit, comprenant un ou plusieurs éléments d'interconnexion(s) orthogonaux au substrat et à base d'un matériau polymère (150) conducteur.
9. Dispositif microélectronique selon la revendication 8, ledit polymère conducteur étant à base de polyaniline.
10. Dispositif microélectronique selon la revendication 8 ou 9, les éléments d'interconnexion ayant une hauteur comprise entre 15 pm et 30 pm et un diamètre compris entre 1 pm et 5 pm.
11. Dispositif microélectronique selon l'une des revendications 8 à 10, parmi lesdits éléments d'interconnexion(s) figurant au moins un premier élément et au moins un deuxième élément connectés entre eux par l'intermédiaire d'une zone conductrice.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0855298A FR2928225A1 (fr) | 2008-07-31 | 2008-07-31 | Realisation d'interconnexions verticales conductrices a base d'un polymere conducteur. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0855298A FR2928225A1 (fr) | 2008-07-31 | 2008-07-31 | Realisation d'interconnexions verticales conductrices a base d'un polymere conducteur. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2928225A1 true FR2928225A1 (fr) | 2009-09-04 |
Family
ID=40280825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0855298A Pending FR2928225A1 (fr) | 2008-07-31 | 2008-07-31 | Realisation d'interconnexions verticales conductrices a base d'un polymere conducteur. |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2928225A1 (fr) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2972565A1 (fr) * | 2011-03-09 | 2012-09-14 | Commissariat Energie Atomique | Procédé de réalisation d'interconnexions verticales a travers des couches |
| US8421230B2 (en) | 2009-06-11 | 2013-04-16 | Commissariat à l'énergie atomique et aux énergies alternatives | Microelectronic device provided with an array of elements made from a conductive polymer with a positive temperature coefficient |
| FR2990298A1 (fr) * | 2012-05-04 | 2013-11-08 | St Microelectronics Sa | Empilement de structures semi-conductrices et procede de fabrication correspondant |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999049509A1 (fr) * | 1998-03-26 | 1999-09-30 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Procede de cablage pour realiser une structure de circuit integree verticale, et structure de circuit integree verticale obtenue |
| US20040048459A1 (en) * | 2002-04-11 | 2004-03-11 | Robert Patti | Interlocking conductor method for bonding wafers to produce stacked integrated circuits |
| US20050110145A1 (en) * | 2003-11-20 | 2005-05-26 | Kai-Erik Elers | Multilayer metallization |
| WO2006061589A1 (fr) * | 2004-12-06 | 2006-06-15 | Plastic Logic Limited | Composants electroniques |
| DE102006045836A1 (de) * | 2006-09-22 | 2008-05-29 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum Herstellen einer Durchkontaktierung zwischen zwei Oberflächen eines Halbleitersubstrats |
-
2008
- 2008-07-31 FR FR0855298A patent/FR2928225A1/fr active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999049509A1 (fr) * | 1998-03-26 | 1999-09-30 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Procede de cablage pour realiser une structure de circuit integree verticale, et structure de circuit integree verticale obtenue |
| US20040048459A1 (en) * | 2002-04-11 | 2004-03-11 | Robert Patti | Interlocking conductor method for bonding wafers to produce stacked integrated circuits |
| US20050110145A1 (en) * | 2003-11-20 | 2005-05-26 | Kai-Erik Elers | Multilayer metallization |
| WO2006061589A1 (fr) * | 2004-12-06 | 2006-06-15 | Plastic Logic Limited | Composants electroniques |
| DE102006045836A1 (de) * | 2006-09-22 | 2008-05-29 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum Herstellen einer Durchkontaktierung zwischen zwei Oberflächen eines Halbleitersubstrats |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8421230B2 (en) | 2009-06-11 | 2013-04-16 | Commissariat à l'énergie atomique et aux énergies alternatives | Microelectronic device provided with an array of elements made from a conductive polymer with a positive temperature coefficient |
| FR2972565A1 (fr) * | 2011-03-09 | 2012-09-14 | Commissariat Energie Atomique | Procédé de réalisation d'interconnexions verticales a travers des couches |
| EP2498287A3 (fr) * | 2011-03-09 | 2013-05-22 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Procédé de réalisation d'interconnexions verticales à travers des couches structurées. |
| US8865564B2 (en) | 2011-03-09 | 2014-10-21 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Process for producing vertical interconnections through structured layers |
| FR2990298A1 (fr) * | 2012-05-04 | 2013-11-08 | St Microelectronics Sa | Empilement de structures semi-conductrices et procede de fabrication correspondant |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2192612B1 (fr) | Procédé pour empiler et interconnecter des circuits intégrés | |
| US9646930B2 (en) | Semiconductor device having through-substrate vias | |
| EP0583201B1 (fr) | Module multi-puces à trois dimensions | |
| US8617975B2 (en) | Semiconductor processing methods | |
| US20080268614A1 (en) | Wafer Bonding | |
| EP2610906B1 (fr) | Procédé de fabrication collective de modules électroniques 3D ne comportant que des circuits imprimés validés | |
| JP2008172223A (ja) | 低応力及び低欠陥密度の導電性貫通ビアを備えたシリコン・キャリアの製造方法及び該キャリアを有する半導体デバイス | |
| FR3007403A1 (fr) | Procede de realisation d'un dispositif microelectronique mecaniquement autonome | |
| EP3261116B1 (fr) | Procede de fabrication collective de modules electroniques 3d | |
| FR2767223A1 (fr) | Procede d'interconnexion a travers un materiau semi-conducteur, et dispositif obtenu | |
| FR2983638A1 (fr) | Procede de formation d'un circuit integre | |
| FR2911432A1 (fr) | Interconnexions d'un circuit electronique integre | |
| FR2990297A1 (fr) | Empilement de structures semi-conductrices et procede de fabrication correspondant | |
| WO2001050524A1 (fr) | Structure d'interconnexions dont l'isolant inclut des cavites | |
| FR2928225A1 (fr) | Realisation d'interconnexions verticales conductrices a base d'un polymere conducteur. | |
| EP2591506B1 (fr) | Procédé de réalisation d'un dispositif microelectronique a niveaux metalliques d'interconnexion connectes par des vias programmables | |
| EP3579286A1 (fr) | Puce photonique traversee par un via | |
| EP3417481B1 (fr) | Procede d'interconnexion dans un module electronique 3d | |
| FR2901636A1 (fr) | Connecteur a vias isoles | |
| EP2750185A1 (fr) | Procédé amélioré de réalisation d'une structure de reprise de contact | |
| FR2976720A1 (fr) | Procede de connexion electrique entre des elements d'une structure integree tridimensionnelle, et dispositif correspondant | |
| FR2667443A1 (fr) | Procede de realisation d'un module hybride. | |
| EP2162908A1 (fr) | Integration 3d de composants verticaux dans des substrats reconstitues | |
| EP2835824A2 (fr) | Interconnexion de plusieurs niveaux d'un empilement de supports de composants electroniques | |
| FR2818804A1 (fr) | Procede de realisation d'un module multi-composants enterres et module obtenu par ce procede |