FR2829627A1 - Agencement de boitier de circuit integre et carte a circuit imprime - Google Patents
Agencement de boitier de circuit integre et carte a circuit imprime Download PDFInfo
- Publication number
- FR2829627A1 FR2829627A1 FR0211216A FR0211216A FR2829627A1 FR 2829627 A1 FR2829627 A1 FR 2829627A1 FR 0211216 A FR0211216 A FR 0211216A FR 0211216 A FR0211216 A FR 0211216A FR 2829627 A1 FR2829627 A1 FR 2829627A1
- Authority
- FR
- France
- Prior art keywords
- integrated circuit
- contacts
- contact
- area
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Un dispositif pour boîtier de circuit intégré (100, 200, 300) est pourvu d'une pluralité de points de contact comprenant une zone interne de points de contact (120) et une zone externe de points de contact (110). Le dispositif pour boîtier de circuit intégré comprend au moins un des éléments suivants : (i) un ou plusieurs contact (s) d'alimentation (130) configuré (s) essentiellement dans ladite zone externe; (ii) un ou plusieurs contact (s) de mise à la masse (220, 230) configuré (s) essentiellement dans ladite zone interne; (iii) un ou plusieurs contact (s) de temporisation ou de fréquence (140) situé (s) essentiellement dans ladite zone externe; (iv) contact (s) pour signaux de données ou signaux rapides (310) configuré (s) essentiellement dans ladite zone externe dudit dispositif pour boîtier de circuit intégré.L'avantage de ce dispositif réside dans le fait que les condensateurs nécessaires peuvent être disposés le plus près possible des contacts d'alimentation et que le trajet des pistes menant à ces contacts peut être maintenu à un minimum. En prévoyant, en outre, les contacts de mise à la masse vers la zone interne du dispositif pour boîtier de circuit intégré, on n'a pas besoin de faire passer les autres contacts autour des contacts de mise à la masse et des traversées associées.
Description
B 13896.3 CS
AGENCEMENT DE BOITIER DE CIRCUIT INTEGRE ET
CARTE A CIRCUIT IMPRIME
Domaine de l' invention La présente invention concerne un agencement de boitier de circuit intégré et carte à circuit imprimé. L' invention peut s'appliquer, mais sans y étre limitée, à une implantation des contacts pour l' encapsulation des
circuits intégrés.
Arrière-plan de l' invention La plupart, si ce n'est la totalité, des équipements électriques et électroniques actuels utilisent la technologie des cartes à circuit imprimé pour effectuer le couplage opérationnel des composants électroniques les uns avec les autres. Une carte à circuit imprimé typique comprend un grand nombre de pistes métallisées qui facilitent le couplage
opérationnel des composants.
De tels composants comportent, typiquement, une pluralité de points de contact, comme par exemple des ports d' entrée/sortie, des points d' alimentation, des points de mise la masse, des ports d'entre/sortie des signaux d'horloge, etc. qu'il faut raccorder aux autres composants. La complexit de ce type de composants et circuits Alectroniques s'est accrue de maniAre spectaculaire ces derniers temp<, tel point qu'un grand nombre de composants Alectroniques sont contenus et de nombreuses fonctions exAcutes dans des boltiers de
cicuit intAgrA simples ou multiples.
Un cicuit intAgrA (CI) est un cicuit complet tabriquA en tant que boltier unique. Le circuit intAgrA peut Atre formA de plusieurs parties de composants sApares fixes par un ubstrat en c6ramique et relies entre elles par des connexions par fil ou un rAseau d'interconnexions appropri6. On a pu assister une complexification rapide des cicuits produits sur une siple puce, o l'intAgration trAs grande Achelle (V[SI) et l'intAgration extra-grande Achelle (E[S1) sont devenues monnaie courante, avec des centaines de
milliers de portes logiques sur une puce unique.
Par consquent, la conception des cartes circuit imprimA est devenue plus complexe, afin de faciliter l'augnentation du nombre de pistes relier aux
diffArntes parties de composants du circuit intAgrA.
C'est ainsi que les cartes circuit imprimA sont devenues, de maniAre gAndrale, des systAmes multicouches o chaque couche contient un grand nobre de pistes. On Atablit des connexions opArationnelles entre les couches individuelles, au niveau de points congus de maniAre stratAgique, en utilisant des traverses, qui sont des ]0 connexions mAtalliques reliant deux couches ou plus dans
un substrat multicouche.
Un fait connu, dans le domaine de l' invention, est l'Avolution de l' encapsulation des ctrcuits intAgrAs (CI), vers une situation oU chaque boltier de CI nécessite un grand nombre de contacts de types différents, par exemple des contacts de mise à la masse, des contacts d'alimentation, des contacts pour oscillateur/horloge, des contacts pour les données et autres signaux rapides, etc. L'inventeur de la présente invention a identifié les problèmes rencontrés lorsqu'on essaie d'établir le tracé des pistes menant aux contacts du boîtier de CI et en provenant. Ces problèmes sont souvent dus à l' implantation particulière des contacts du boîtier
de CI.
Un premier problème rencontré concerne les contacts d'alimentation du boîtier de CI. Un fait connu du métier est la nécessité de connecter des condensateurs de découplage importants aux contacts d'alimentation. Si une longue piste est prévue entre le condensateur et son contact d'alimentation correspondant, elle agit comme une résistance. L'effet combiné de la capacité et de la résistance induite crce un effet de filtrage sur l'entrée du signal d'alimentation menant au contact d'alimentation sur le boîtier de CI. Plus la piste menant au point de contact est longue, plus la résistance induite par la piste est grande. Ainsi, l' existence d'une résistance entre le condensateur et le contact d'alimentation réduit la capacité de circulation du courant entre la résistance et le contact d'alimentation. I1 est donc important de fournir la piste la plus courte possible entre le
condensateur et le contact d'alimentation.
En outre, il faut que ces pistes soient relativement larges, en raison de la quantité potentiellement élevée de courant pouvant circuler à travers les contacts d'alimentation et les pistes. I1 est donc préférable de faire en sorte que ces pistes soient aussi courtes que possible afin de réduire les coûts et de diminuer la surface de la carte à circuit imprimé
occupée par ces pistes d'alimentation.
Un deuxième problème rencontré concerne les connexions de masse des boîtiers de circuit intégré. Le problème identifié par l'inventeur de la présente invention concerne la connexion des points de mise à la masse, des contacts et/ou couches d'un boîtier de CI en utilisant les traversées mentionnses plus haut (parfois appelées " trous traversants "), qui traversent plusieurs couches d'une carte à circuit imprimé. Pour les dispositifs électriques tels les téléphones mobiles, il est fréquent que la couche de masse s'étende essentiellement sur toute la longueur et la largeur de la carte à circuit imprimé et qu'elle soit conçue pour agir comme un écran entre un circuit haute fréquence (HF) et un circuit de transmission de la bande de base. C'est pour cette raison que l'on s' arrange souvent pour que le circuit de transmission de la bande de base soit situé sur le côté opposé du plan de masse (ou couche de masse)
par rapport aux circuits/composants HF.
Un troisième problème rencontré provient de la nécessité de connecter les contacts de temporisation ou contacts de fréquence à un oscillateur ou à des circuits de génération d'horloge, qui sont utilisés par le circuit intégré pour fournir des signaux d'horloge, etc. Ces contacts doivent être reliés à des oscillateurs, tels un quartz, et à des condensateurs de découplage. Là encore, si les pistes utilisées pour relier ces composants sont trop longues, la capacité parasite et la résistance induite deviennent suffisamment importantes pour affecter la fréquence du signal oscillant et, par conséquent,
le(les) signal(signaux) d'horloge résultant(s).
Ainsi, pour que les signaux d'horloge soient aussi précis que possible, on dispose les composants nécessaires aussi près que possible des contacts du boitier de circuit intégré. En outre, les signaux d'horloge sur des dispositifs tels que les téléphones mobiles sont sujets aux parasites causés par les signaux HF. Bien que la couche de masse soit souvent située entre le circuit de transmission de la bande de base et le
circuit HF, les traversées et autres connexions inter-
couches peuvent créer dans la couche de masse des ouvertures qui facilitent la propagation des parasites à
haute fréquence-.
On a donc besoin d'un agencement amélioré de circuit intégré et carte à circuit imprimé et, notamment, d'une configuration améliorée de l' implantation des contacts pour un circuit intégré, qui permettent de
modérer les inconvénients mentionnés ci-dessus.
Caractéristique echnique de l' invention Selon un premier aspect de la présente invention, on prévoit un dispositif pour boîtier de circuit intégré pourvu d'une pluralité de points de contact, dans lequel la pluralité des points de contact de la au moins une carte à circuit imprimé du dispositif pour boîtier de circuit intégré comprend une zone interne de points de contact et une zone externe desdits points de contact, le dispositif pour boîtier de circuit intégré comprenant au moins un des éléments suivants: I (i) un ou plusieurs contact(s) d'alimentation configuré(s) essentiellement dans ladite zone-externe dudit dispositif pour boîtier de circuit intégré; (ii) un ou plusieurs contact(s) de temporisation ou-de fréquence situé(s) essentiellement dans ladite zone externe dudit dispositif pour boîtier de circuit intégré; (iii) un ou plusieurs contact(s) de mise à la masse configuré(s) essentiellement dans ladite zone interne dudit dispositif pour boîtier de circuit intagré; et (iv) un ou plusieurs contact(s) pour signaux de donnses ou signaux rapides configuré(s) essentiellement dans ladite zone interne dudit dispositif pour boîtier de
circuit intégré.
Selon un deuxième aspect de la présente invention, on prévoit une carte à clrcuit imprimé comportant une pluralité de pistes servant au couplage opérationnel de signaux électriques avec une pluralité de points de contact d' au moins un dispositif pour boîtier de circuit intégré, dans laquelle la pluralité de points de contact de ladite au moins une carte à circuit imprimé du dispositif pour boîtier de-circuit intégré comprend une zone interne de points de contact et une zone externe de points de contact, la carte à circuit imprimé comprenant au moins un des éléments suivants: d, (i) un ou plusieurs contact(s) d'alimentation configuré(s) essentiellement dans ladite zone externe dudit dispositif pour boîtier de circuit intagré; (ii) un ou plusieurs contact(s) de temporisation ou de fréquence situé(s) essentiellement dans ladite zone externe dudit dispositif pour boîtier de circuit intégré; (iii) un ou plusieurs contact(s) de mise à la masse configuré(s) essentiellement dans ladite zone interne dudit dispositif pour boîtier de circuit intégré; et (iv) un ou plusieurs contact(s) pour signaux de données ou signaux rapides configuré(s) essentiellement dans ladite zone interne dudit dispositif pour bon tier de
circuit intégré.
Selon un troisième aspect de la présente invention, on ,. prévoit un dispositif électrique ou électronique comprenant le dispositif pour boîtier de circuit intégré selon le
premier aspect.
En résumé, la présente invention propose, entre autres, d' adapter le positionnement des ports d' interface/points de contact d'un boîtier de CI de manière à obtenir une implantation plus aisée, plus précise et plus
fiable des tartes à circuit imprimé.
r t r
Brève description des dessins
Des exemples de modes de réalisation de la présente, invention vont être décrits maintenant, en éférence aux dessins d'accompagnement qui montrent des implantations 5. de contacts préférées pour des boîtiers de circuit intogré, etc. dessins parmi lesquels: la figure 1 est une implantation des contacts d'un boîtier de CI, représentant un positionnement des contacts d'alimentation et des contacts de génération d'horloge selon le mode de réalisation préféré de la présente invention; la figure 2 est une implantation des contacts d'un boîtier de CI, représentant un positionnement des contacts de mise à la masse selon le mode de réalisation prétéré de la présente invention; et la figure 3 est une implantation des contacts d'un boîtier de CI, représentant un positionnement des contacts pour les signaux de donnses et autres signaux rapides selon le mode de réalisation préféré de la
présente invention.
Description des modes de réalisation préférés
En se référant d'abord à la figure 1, on peut voir une implantation 100 des contacts d'un boîtier de CI, représentant un positionnement préféré des contacts d'alimentation 130 et des contacts de génération d'horloge 140. L' implantation du boîtier de CI du mode de réalisation préféré de la présente invention comprend une zone interne de contacts 120 et une zone externe de
contacts 110.
Les contacts d'alimentation 130, représentés par des cercle pleins noircis, sont montrés aux extrémités de la zone externe du boîtier de CI. En sélectionnant les T . extrémités de la zone externe d'un boîtier de CI en tant que contacts d'alimentation, on obtient des trajets plus courts pour les pistes entre l'alimentation du dispositif électronique et le(les) point(s) de contact d'alimentation du boîtier de CI. De plus, des contacts de génération d'horloge 140, représentés en tant que cercles hachurés, sont montrés aux extrémités de la zone externe du boîtier de CI, si nécessaire. De la même manière, cela permet d'avoir des trajets plus courts pour les pistes entre le(les) composant(s) de génération d'horloge du dispositif électronique et le(les) point(s) de contact d'horloge/de
temporisation du boîtier de CI.
Cette topagraphie permet de situer le(les) contact(s) d'alimentation au plus près de son(leur) condensateur(s) de découplage associé(s), ce qui réduit ainsi au minimum la résistance générée par les pistes dans le circuit. De manière avantageuse, la surface occupée, sur la carte à circuit imprimé, par les pistes menant au(x) contact(s) d'alimentation est également
réduite à son minimum.
En outre, cette topographie permet aux composants de génération d'horloge nécessaires d'être aussi près que possible du(des) point(s) de contact d'horloge/de temporisation correspondant. Ainsi, la capacité et la résistance parasites inopportunes dues à la longueur de la(des) piste(s) entre les composants générateurs d'horloge ou de fréquence et le(les) point(s) de contact d'horloge/de temporisation sont réduites au minimum afin d'éviter qu'elles n'affectent le(s) signal(signaux) horaire(s). De plus, elles permettent de former les pistes nécessaires pour les signaux d'horloge sur la couche supérieure de la carte à circuit imprimé, 1G rébuisant ainsi au minimum les effets parasites desdits
circuits et composants HF.
En se référant maintenant à la figure 2, une implantation 200 des contacts d'un boîtier CI représente un positionnement des contacts de mise à la masse selon
le mode de réalisation préféré de la présente invention.
Là encore, l' implantation du boîtier de CI du mode de réalisation préféré de la présente invention comprend une zone interne de contacts 120 et une zone externe de contacts 110. Le positionnement préféré des contacts de mise à la masse est représenté par des cercles pleins noircis 220 sur la zone interne de l' implantation 200 du
boîtier de CI.
Ainsi, le mode de réalisation préféré de la présente invention prévoit les contacts de mise à la masse du boîtier de circuit intégré essentiellement vers le centre de ce dernier. De cette manière, on réduit à un minimum la nécessité de faire passer d'autres contacts du boîtier de circuit intégré autour des contacts de mise à la masse et de leurs traversées associées. Cette topographie présente un avantage significatif dans la conception de l'implantation du circuit de transmission de la bande de base qui, avec les contacts de mise à la masse ci-dessus, peut maintenant être positionné plus
facilement loin du circuit HF.
Cependant, l'inventeur de la présente a découvert un problème potentiel avec ce type d' implantation des contacts de mise à la masse. Il peut arriver qu'une topographie particulière génère une couche de masse floLtante, phénomène o la zone de la couche de masse à laquelle sont reliés les contacts de mise à la masse devient es sent iellement isolée du reste de Ia couche de masse. Ce problème peut survenir lorsque des traversées sont découpées dans la couche de masse à la manière d'un anneau ou d'une boucle. La zone du plan de masse située à l'intérieur de cet anneau ou de cette boucle est alors effectivement isolée de la zone située à l'extérieur, à moins qu'il n'existe un chemin étroié entre les traversées. La petite largeur associée à un tel chemin étroit agirait comme une résistance entre les zones
intérieure et extérieure de l'anneau ou de la boucle.
Ainsi, si l'intérieur de la boucle est utilisé pour mettre à la masse d'autres connexions, ces dernières ne
seront pas réellement mises à la masse.
Pour surmonter ce problème potentiel, il est possible également de prévoir des contacts de mise à la masse 210 le long d' axes bissecteurs, à travers la zone externe de contacts, comme le montre la figure 2. Ces contacts de mise à la masse sur la zone externe 210 fournissent des trajets du centre du boîtier de circuit intégré vers l'extérieur de celui- ci et permettent de surmonter ainsi le problème potentiel d'une couche de
masse floLtante.
L' invention prévoit la possibilité d'utiliser d'autres points de contact de mise à la masse de la zone interne pour consolider encore plus le plan de masse et
éviter tout problème potentiel de plan de masse flottant.
Les points de contact de mise à la masse supplémentaires -
230 de la couche intérieure sont représentés sous forme
de cercles hachurés.
En se référant maintenant à la figure 3, une implantation 300 des contacts d'un boitier de CI représente un positionnement des contacts 310 destinés aux signaux de données et autres signaux rapides selon le mode de réalisation préféré de la présente invention. Le positionnement préféré de ces contacts est représenté par des cercles pleins noircis sur la zone externe de
l'implantation 300 du boîtier de CI. -
r i _ 1 Là encore, l' implantation du boîtier de CI du mode de réalisation préféré de la présente invention comprend une zone interne de contacts 120 et une zone externe de contacts 110. En positionnant les contacts pour les données et signaux rapides sur le côté intérieur de la zone externe, on peut facilement utiliser, pour la conception des pistes destinéss aux contacts 310 pour signaux de données et autres signaux rapides, les couches inférieures de la carte à circuit imprimé, notamment entre la couche supérieure sur laquelle le boîtier de circuit intégré est monté et n'importe quelle couche de masse (typiquement, la couche inférieure), le cas échéant. De cette manière, on peut facilement éloigner les signaux de données et signaux rapides du boîtier de
circuit intégré 300.
Il est certain que le concepteur du circuit intégré et le concepteur de l'implantation du circuit imprimé bénéficieraient de la mise en _uvre des concepts inventifs décrits en ce qui concerne l'une quelconque (ou plusieurs) des configurations mentionnées ci-dessus pour les contacts. La combinaison de toutes les configurations est cependant particulièrement avantageuse lorsqu'il s'agit de répondre aux divers problèmes rencontrés avec les contacts des CI/l'implantation des circuits, et que
nous avons mentionnés plus haut.
Un autre avantage, notamment, lié à l' incorporation de plusieurs de ces configurations réside dans le fait que l' implantation des contacts réduit de manière significative les obstacles au cheminement des pistes sur la carte à circuit imprimé. Ces obstacles sont généralement causés par les traversces de masse et les pistes d'alimentation relativement épaisses. Par conséquent, l'acheminement des pistes destinées aux contacts pour signaux de données et signaux rapides est . facilité lorsqu'on utilise les configurations indiquses pour les contacts d'alimentation et/ou de mise à la masse. Ceci permet au concepteur de l' implantation du circuit/de la carte à circuit imprimé d',utiliser, de manière générale, moins de couches pour la carte, ce qui,
bien sûr, en rébuit considérablement le coût.
L'inventeur de la présente invention prévoit également la possibilité de bénéLicier, dans certaines cTraonstances, de l'avantage lié à l' application de la présente en mettant en _uvre une ou plusieurs configuration(s) pour un seul contact. On attendra cependant des avantages plus grands liés à la mise en _uvre de l' invention si on utilise, de la manière décrite, une ou plusieurs de ces configurations pour une
majorité des contacts respectifs.
On prévoit la possibilité de mettre en _uvre la présente invention dans n'importe quel type de boîtier de cTrcuit intégré comprenant une rangée de contacts, par exemple un boîtier de type microcâblage ou à protubérances. Les contacts eux-mêmes peuvent se présenter sous la forme de broches, telles que celles qui sont utilisées dans la mise sous boîtier PGA, ou de billes, telles que celles qui sont utilisses dans la mise
sous boîtier BGA. -
L' invention envisage la possibilité de faire varier de manière substantielle, d'un circuit intégré à un autre, le nombre et le dessin général des contacts prévus sur le boîtier de CI; les modes de réalisation représentés sur les figures 1-3 sont fournis à titre explicatif seulement. En outre, bien que le mode de réalisation préféré de l' invention concerne deux zones distinctes de contacts, une zone interne et une zone externe, on peut envisager qu'un homme du métier expert - puisse utiliser les concepÉs inventifs décrits dans le T r . L}
présent document dans nombre de topographies différentes.
I1 peut arriver par exemple qu'il ne soit pas nécessaire (ou qu'on ne dispose pas de l'espace nécessaire) d'introduire deux zones " distinctes " sépréss par un espace et les deux zones peuvent coïncider ou se chevaucher. Une alternative peut consister- à avoir trois zones distinctes prédominantes, ou plus. On envisage cependant la possibilité d'appliquer les théories générales qui sous-tendent les concepts inventifs précédemment mentionnés à n'importe quelle configuration
de boîtier de CI.
Ces topographies dépendent de la forme et de la configuration du CI qui doit être incorporé sur la carte à circuit imprimé et peuvent comprendre, par exemple, des cercles concentriques, une implantation essentiellement circulaire sur le boîtier de CI, une implantation essentiellement rectangulaire sur le boîtier de CI, etc. On appréciera donc le fait que les concepts inventifs de la présente invention ne soient pas limités à des
contacts prévus dans les zones interne et externe.
Bien que le concept inventif de la présente invention ait été décrit par rapport à un boîtier de CI comportant de nombreux points de contact, on envisage la possibilité d'appliquer également les concepts inventifs à d'autres dispositifs ou composants pourvus d'une pluralité de points de contact, comme par exemple des cTrcuits PGLA, des circuits ASIC, etc. On envisage donc les avantages que tout dispositif électrique ou électronique comprenant un dispositif pour boîtier de circuit intégré pourrait tirer des concepts inventifs
décrits dans le présent document.
On comprendra que les divers modes de réalisation des implantations de contacts décrites ci-dessus lL fournissent au moins quelques uns des avantages suivants: (i) Le fait d'agencer les contacts d' alimentation à l' extrémité de la zone externe de contacts permet de placer les condensateurs de découplage nécessaires au plus près des contacts d'alimentation, ce
qui réduit ainsi la longueur des pistes au minimum.
(ii) En prévoyant les contacts de mise à la masse vers le centre du boîtier de CI, on évite d'avoir à faire passer les autres contacts autour des contacts de mise à la masse et des traversses qui leur sont associées. (iii) En prévoyant les contacts de temporisation et/ou de fréquence à l'extrémité de la zone externe, avec les contacts d'alimentation, on a la possibilité de positionner les composants de génération d'horloge nécessaires, etc. le plus près possible des contacts respectifs, tandis que tout le trajet des pistes nécessaires peut être situé sur la(les) couche(s)
supérieure(s).
(iv) Le fait de prévoir les contacts pour les signaux de données et/ou signaux rapides sur le côté intérieur de la zone externe facilite l'accès à ces ports, en particulier lors de la mise en _uvre conjointe
des agencements décrits dans (i)-(iii).
Le fait que les mises en _uvre spécifiques et préférées des modes de réalisation de la présente invention soient décrites ci-dessus n'empêche pas, bien entendu, un homme du métier d'apporter facilement des
variantes et des modifications à ces concepts inventifs.
Nous avons décrit ainsi un agencement amélioré de circuit intégré et carte à circuit imprimé, dans lequel les inconvénients associés aux agencements de l'art
6 2829627
,ë, antérieur, décrits plus haut, ont été sensiblement modérés. / ..
Claims (6)
1. Dispositif pour boîtier de circuit intégté pourvu d'une pluralité de points de contact, dans lequel la pluralité des points de contact de la au moins une carte à circuit imprimé du dispositif pour boîtier de circuit intégré comprend une zone interne de points de contact et une zone externe desUits points de contact, le dispositif pour boîtier de circuit intégré comprenant au moins un des éléments suivants: (i) un ou plusieurs contact(s) d'alimentation configuré(s) essentiellement dans ladite zone externe dudit dispositif pour boîtier de circuit intégré; (ii) un ou plusieurs contact(s) de temporisation ou de fréquence situé(s) essentiellement dans ladite zone externe dudit dispositif pour boîtier de circuit intégré; (iii) un ou plusieurs contact(s) de mise à la masse configuré(s) essentiellement dans ladite zone interne dudit dispositif pour boîtier de circuit intégré; et (iv) un ou plusieurs contact(s) pour signaux de données ou signaux rapides configuré(s) essentiellement dans ladite zone interne dudit dispositif pour boîtier de
circuit intégré.
2. Carte à circuit imprimé comportant une pluralité de pistes servant au couplage opérationnel de signaux électriques avec une pluralité de points de contact d' au moins un dispositif pour boîtier de circuit intégré, dans laquelle la pluralité de points de contact de ladite au moins une carte à circuit imprimé du dispositif pour boîtier de circuit intégré comprend une zone interne de points de contact et une zone externe de r I;
. 2829627
points de contact, la carte à circuit imprimé comprenant au moins un des éléments suivants: (i) un ou plusieurs contact(s) d'alimentation configuré(s) essentiellement dans ladite zone- externe dudit dispositif pour boîtier de circuit intégré; - (ii) un ou plusieurs contact(s) de temporisation ou de fréquence situé(s) essentiellement dans ladite zone externe dudit dispositif pour boîtier de circuit intégré; (iii) un ou plusieurs contact(s) de mise à la masse configuré(s) essentiellement dans ladite zone interne dudit dispositif pour boîtier de circuit intogré; et (iv) un ou plusieurs contact(s) pour signaux de données ou signaux rapides configuré(s) essentiellement dans ladite zone interne dudit dispositif pour boîtier de
circuit intégré.
3. Dispositif pour boîtier de circuit intégré se lon la revendicat ion 1 ou carte à circuit imprimé selon la revendication 2, dans lequel les contacts de mise à la masse sont prévus, en outre, le long d'un axe bissecteur, à travers ladite zone externe de contacts, afin de faciliter un trajet de masse depuis l' extérieur d' une
zone du circuit intégré vers ladite zone interne.
4. Dispositif pour boîtier de circuit intégré selon la revendication 1 ou la revendication 3, ou carte à circuit imprimé selon la revendication 2 ou la revendication 3, dans lequel ladite zone interne est formée essentiellement de points de contact de mise à la
masse afin d'obtenir un plan de masse.
5. Dispositif pour boîtier de circuit intégré selon la revendication 1 ou carte à circuit imprimé selon la revendication 2, dans lequel, pour un ou plusieurs desdits signaux associés aux éléments (i) à (iv), la . c 1 q totalité desdits contacts respectifs dudit circuit intégré sont configures de la manière décrite respectivement dans un ou plusieurs des points -(it
à (iv).
6. Dispositif électrique ou électronique comprenant le dispositif pour battier de circuit intégré
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0121891A GB2377080B (en) | 2001-09-11 | 2001-09-11 | Integrated circuit package and printed circuit board arrangement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2829627A1 true FR2829627A1 (fr) | 2003-03-14 |
| FR2829627B1 FR2829627B1 (fr) | 2006-03-31 |
Family
ID=9921847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0211216A Expired - Fee Related FR2829627B1 (fr) | 2001-09-11 | 2002-09-11 | Agencement de boitier de circuit integre et carte a circuit imprime |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6734555B2 (fr) |
| CN (1) | CN1407618A (fr) |
| FR (1) | FR2829627B1 (fr) |
| GB (1) | GB2377080B (fr) |
| HK (1) | HK1051742A1 (fr) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7818157B2 (en) * | 2002-06-19 | 2010-10-19 | LS1 Corporation | Instantaneous voltage drop sensitivity analysis tool (IVDSAT) |
| US6916995B2 (en) * | 2003-02-25 | 2005-07-12 | Broadcom Corporation | Optimization of routing layers and board space requirements for ball grid array package implementations including single and multi-layer routing |
| JP3819901B2 (ja) * | 2003-12-25 | 2006-09-13 | 松下電器産業株式会社 | 半導体装置及びそれを用いた電子機器 |
| US7402757B1 (en) | 2005-05-19 | 2008-07-22 | Sun Microsystems, Inc. | Method, system, and apparatus for reducing transition capacitance |
| US9466545B1 (en) | 2007-02-21 | 2016-10-11 | Amkor Technology, Inc. | Semiconductor package in package |
| US7863724B2 (en) * | 2008-02-12 | 2011-01-04 | International Business Machines Corporation | Circuit substrate having post-fed die side power supply connections |
| US7923847B2 (en) * | 2008-08-27 | 2011-04-12 | Fairchild Semiconductor Corporation | Semiconductor system-in-a-package containing micro-layered lead frame |
| CN114760756B (zh) * | 2022-06-14 | 2022-09-06 | 四川明泰微电子有限公司 | 高频集成封装模块及其封装方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5894410A (en) * | 1996-03-28 | 1999-04-13 | Intel Corporation | Perimeter matrix ball grid array circuit package with a populated center |
| US5923540A (en) * | 1993-11-30 | 1999-07-13 | Fujitsu Limited | Semiconductor unit having semiconductor device and multilayer substrate, in which grounding conductors surround conductors used for signal and power |
| WO1999060627A1 (fr) * | 1998-05-19 | 1999-11-25 | Siemens Aktiengesellschaft | Bloc de composants electroniques |
| US6037677A (en) * | 1999-05-28 | 2000-03-14 | International Business Machines Corporation | Dual-pitch perimeter flip-chip footprint for high integration asics |
| JP2001203470A (ja) * | 2000-01-21 | 2001-07-27 | Toshiba Corp | 配線基板、半導体パッケージ、および半導体装置 |
| US6445066B1 (en) * | 2001-06-20 | 2002-09-03 | Lsi Logic Corporation | Splitting and assigning power planes |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8322432D0 (en) * | 1983-08-19 | 1983-09-21 | British Petroleum Co Plc | Mineral slurries |
| US4994902A (en) | 1988-11-30 | 1991-02-19 | Hitachi, Ltd. | Semiconductor devices and electronic system incorporating them |
| JPH02267947A (ja) * | 1989-04-07 | 1990-11-01 | Mitsubishi Electric Corp | 半導体装置 |
| JPH05160292A (ja) * | 1991-06-06 | 1993-06-25 | Toshiba Corp | 多層パッケージ |
| GB2288286A (en) * | 1994-03-30 | 1995-10-11 | Plessey Semiconductors Ltd | Ball grid array arrangement |
| JPH09213829A (ja) * | 1995-06-06 | 1997-08-15 | Circuit Components Inc | Ｂｇａ型ｉ／ｏフォーマットを使用した高性能デジタルｉｃパッケージ及びバイメタル充填バイア技術による単層セラミックス基板 |
| US6512680B2 (en) * | 1997-09-19 | 2003-01-28 | Canon Kabushiki Kaisha | Semiconductor package |
| US6057600A (en) * | 1997-11-27 | 2000-05-02 | Kyocera Corporation | Structure for mounting a high-frequency package |
| DE19754874A1 (de) * | 1997-12-10 | 1999-06-24 | Siemens Ag | Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array |
| JPH11297872A (ja) * | 1998-04-13 | 1999-10-29 | Mitsubishi Electric Corp | 半導体装置 |
| JP2000100851A (ja) * | 1998-09-25 | 2000-04-07 | Sony Corp | 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法 |
| JP3297387B2 (ja) * | 1998-11-20 | 2002-07-02 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US6927491B1 (en) * | 1998-12-04 | 2005-08-09 | Nec Corporation | Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board |
| JP3437107B2 (ja) * | 1999-01-27 | 2003-08-18 | シャープ株式会社 | 樹脂封止型半導体装置 |
| US6448639B1 (en) * | 2000-09-18 | 2002-09-10 | Advanced Semiconductor Engineering, Inc. | Substrate having specific pad distribution |
| US6403896B1 (en) * | 2000-09-27 | 2002-06-11 | Advanced Semiconductor Engineering, Inc. | Substrate having specific pad distribution |
-
2001
- 2001-09-11 GB GB0121891A patent/GB2377080B/en not_active Expired - Fee Related
-
2002
- 2002-09-10 US US10/065,016 patent/US6734555B2/en not_active Expired - Lifetime
- 2002-09-10 CN CN02132060.8A patent/CN1407618A/zh active Pending
- 2002-09-11 FR FR0211216A patent/FR2829627B1/fr not_active Expired - Fee Related
-
2003
- 2003-05-29 HK HK03103817A patent/HK1051742A1/xx not_active IP Right Cessation
- 2003-09-09 US US10/605,111 patent/US6900544B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923540A (en) * | 1993-11-30 | 1999-07-13 | Fujitsu Limited | Semiconductor unit having semiconductor device and multilayer substrate, in which grounding conductors surround conductors used for signal and power |
| US5894410A (en) * | 1996-03-28 | 1999-04-13 | Intel Corporation | Perimeter matrix ball grid array circuit package with a populated center |
| WO1999060627A1 (fr) * | 1998-05-19 | 1999-11-25 | Siemens Aktiengesellschaft | Bloc de composants electroniques |
| US6037677A (en) * | 1999-05-28 | 2000-03-14 | International Business Machines Corporation | Dual-pitch perimeter flip-chip footprint for high integration asics |
| JP2001203470A (ja) * | 2000-01-21 | 2001-07-27 | Toshiba Corp | 配線基板、半導体パッケージ、および半導体装置 |
| US6445066B1 (en) * | 2001-06-20 | 2002-09-03 | Lsi Logic Corporation | Splitting and assigning power planes |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 2000, no. 24 11 May 2001 (2001-05-11) * |
Also Published As
| Publication number | Publication date |
|---|---|
| HK1051742A1 (en) | 2003-08-15 |
| GB2377080B (en) | 2003-05-07 |
| CN1407618A (zh) | 2003-04-02 |
| GB2377080A (en) | 2002-12-31 |
| US6900544B2 (en) | 2005-05-31 |
| US20030047349A1 (en) | 2003-03-13 |
| US20040113257A1 (en) | 2004-06-17 |
| GB0121891D0 (en) | 2001-10-31 |
| FR2829627B1 (fr) | 2006-03-31 |
| US6734555B2 (en) | 2004-05-11 |
| GB2377080A8 (en) | 2004-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0133125B1 (fr) | Boîtier de composant électronique muni d'un condensateur | |
| FR2700416A1 (fr) | Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage. | |
| CN1268245A (zh) | 封装集成电路的系统和方法 | |
| EP0583201A1 (fr) | Module multi-puces à trois dimensions | |
| EP0469988A1 (fr) | Procédé d'interconnexion entre un circuit intégré et un circuit support et circuit intégré adapté à ce procédé | |
| EP0424262B1 (fr) | Electronique portable connectable à puces | |
| FR2829627A1 (fr) | Agencement de boitier de circuit integre et carte a circuit imprime | |
| CN105870023A (zh) | 封装结构及其制法 | |
| US11062976B2 (en) | Functional stiffener that enables land grid array interconnections and power decoupling | |
| EP2747528B1 (fr) | Dispositif d'interconnexion pour circuits électroniques, notamment des circuits électroniques hyperfrequence | |
| EP3579286A1 (fr) | Puce photonique traversee par un via | |
| EP0166634B1 (fr) | Dispositif de répartition de potentiel électrique, et boîtier de composant électronique incorporant un tel dispositif | |
| EP0128799A1 (fr) | Procédé de réalisation d'un circuit hybride, et circuit hybride obtenu par ce procédé | |
| FR2629667A1 (fr) | Dispositif a circuit imprime | |
| CA2352138C (fr) | Procede de realisation de modules electroniques a connecteur a billes ou a preformes integre brasables sur circuit imprime et dispositif de mise en oeuvre | |
| WO2001056347A1 (fr) | Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondants | |
| EP1657749B1 (fr) | Boîtier microélectronique multiplans avec blindage interne | |
| WO2022058682A1 (fr) | Carte électronique comprenant des composants enterrés dans des cavités | |
| FR2917233A1 (fr) | Integration 3d de composants verticaux dans des substrats reconstitues. | |
| EP0282396A1 (fr) | Structure de circuit hybride complexe et procédé de fabrication | |
| FR2811508A1 (fr) | Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondante | |
| FR2579022A1 (fr) | Ensemble a circuits electroniques comprenant au moins un element a circuits integres | |
| FR3123147A1 (fr) | Boîtier de circuit intégré à puce retournée de type à matrice de billes pour fonctionnement à très haute fréquence. | |
| FR3038130A1 (fr) | Module electronique 3d comportant un empilement de boitiers a billes | |
| FR2618255A1 (fr) | Bloc de conditionnement pour le montage et l'interconnexion de puces semiconductrices. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20090529 |