FR2868203A1 - Procede de fabrication d'un transistor bipolaire a base extrinseque monocristalline - Google Patents
Procede de fabrication d'un transistor bipolaire a base extrinseque monocristalline Download PDFInfo
- Publication number
- FR2868203A1 FR2868203A1 FR0450610A FR0450610A FR2868203A1 FR 2868203 A1 FR2868203 A1 FR 2868203A1 FR 0450610 A FR0450610 A FR 0450610A FR 0450610 A FR0450610 A FR 0450610A FR 2868203 A1 FR2868203 A1 FR 2868203A1
- Authority
- FR
- France
- Prior art keywords
- layer
- silicon
- forming
- window
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 19
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 18
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 5
- 230000008030 elimination Effects 0.000 claims abstract description 3
- 238000003379 elimination reaction Methods 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims description 7
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000007787 solid Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
L'invention concerne un procédé de formation d'un transistor bipolaire dans un substrat semiconducteur (20) d'un premier type de conductivité, comportant les étapes suivantes :a) former sur le substrat une couche monocristalline de silicium-germanium (22) ;b) former une couche de silicium monocristallin (24) fortement dopée d'un second type de conductivité ;c) former une couche d'oxyde de silicium (26) ;d) ouvrir une fenêtre (28) dans les couches d'oxyde de silicium et de silicium ;e) former sur les parois de la fenêtre un espaceur (30) en nitrure de silicium ;f) éliminer la couche de silicium-germanium depuis le fond de la fenêtre ;g) former dans la cavité (31) résultante de l'élimination précédente une couche semiconductrice monocristalline (32) fortement dopée du second type de conductivité ; eth) former dans ladite fenêtre l'émetteur (36) du transistor.
Description
PROCÈDÉ DE FABRICATION D'UN TRANSISTOR BIPOLAIRE À BASE
EXTRINSÈQUE MONOCRISTALLINE La présente invention concerne, de façon générale, la réalisation sous forme intégrée de transistors bipolaires. Plus particulièrement, la présente invention concerne la formation de la base extrinsèque d'un tel transistor.
Les figures lA à 1D illustrent, par des vues en coupe partielles et schématiques, différentes étapes d'un procédé connu de fabrication d'un transistor bipolaire de circuit intégré.
Comme l'illustre la figure lA, on forme sur un substrat de silicium monocristallin 1 faiblement dopé de type N, une couche d'oxyde de silicium 3, une couche de silicium polycristallin 5 fortement dopé de type P et une couche de nitrure de silicium 7.
Ensuite, comme l'illustre la figure 1E, on ouvre une fenêtre 9 dans les couches de nitrure 7 et de silicium polycristallin 5 de façon à découvrir partiellement la couche d'oxyde 3. On forme sur la paroi verticale de la fenêtre 9 un espaceur 11 de nitrure de silicium.
Aux étapes suivantes illustrées en figure 1C, on ouvre la couche d'oxyde 3 depuis le fond de la fenêtre 9 de façon à découvrir le substrat 1. On grave la couche 3 de façon que l'évidement formé s'étende depuis la fenêtre 9 jusque sous la 2868203 2 couche 5. On procède ensuite à une croissance épitaxiale sélective d'un matériau semiconducteur 13, de silicium ou de silicium germanium, fortement dopé de type P. La croissance du matériau 13 s'effectue sélectivement sur les portions de silicium exposées. On forme ainsi une région centrale monocristalline 131 sur la surface supérieure du substrat 1 et une région latérale polycristalline 132 sous la couche de silicium polycristallin 5.
Comme l'illustre la figure 1D, le procédé se poursuit par la formation d'un espaceur en L 15 sur la paroi et le fond de la fenêtre 9. On dépose une couche de silicium 19 fortement dopé de type N de façon à remplir la fenêtre 9. On grave les couches de silicium 19 et de nitrure 7 de façon à ne les laisser en place qu'à proximité de la fenêtre 9. On découvre ainsi la couche de silicium polycristallin 5.
Le procédé se poursuit ensuite par des étapes non représentées, notamment de siliciuration des surfaces de silicium 5 et 19 et de formation de métallisations solidaires de ces surfaces.
On a ainsi formé un transistor bipolaire dont le 20 collecteur est le substrat 1, la base la région 13 et l'émetteur la couche 19.
Un inconvénient d'un tel procédé réside dans la croissance épitaxiale de la base 13 décrite en relation avec la figure 1C. En effet, la région 13 comporte des régions 131 et 132 de réseaux cristallins distincts. La région 132 polycristalline, affecte désavantageusement les performances électriques nominales recherchées pour le transistor final. Son effet est d'autant plus important que la région de base 13 est fine et la jonction base-émetteur petite.
En outre, les conditions de la croissance sélective de la base 13 sont relativement désavantageuses. En effet, ces conditions dépendent de la nature de la couche plane supérieure, c'est-à-dire de la couche 7. En présence de nitrure de silicium, la sélectivité de dépôt du siliciumgermanium impose le recours à un dépôt à haute température en présence de chlore.
De plus, pour optimiser les performances électriques du transistor résultant, on a montré qu'il est souhaitable que la région 13 comporte une zone dopée de type P destinée à constituer la base du transistor encapsulée dans une portion de silicium-germanium (SiGe) comportant des inclusions de carbone (C) en site substitutionnel. Pour être en site substitutionnel obtenir un réseau cristallin SiGeC monocristallin, le carbone doit être incorporé lors de l'épitaxie à une température suffisamment basse. Cependant, on a déjà noté que pour être sélective en présence de nitrure l'épitaxie doit être effectuée à température élevée, de l'ordre de 700 C. La présence de la couche de nitrure 7 limite donc la quantité de carbone pouvant être incorporée.
La présente invention vise à proposer un procédé de 15 formation d'un transistor bipolaire propre à pallier les inconvénients des procédés connus.
La présente invention vise à proposer un tel procédé qui permet d'obtenir un transistor bipolaire dont les performances électriques sont améliorées.
Pour atteindre ces objets, la présente invention prévoit un procédé de formation d'un transistor bipolaire dans un substrat semiconducteur d'un premier type de conductivité, comportant les étapes suivantes: a) former sur le substrat une couche monocristalline 25 de silicium-germanium; b) former une couche de silicium monocristallin fortement dopée d'un second type de conductivité ; c) former une couche d'oxyde de silicium; d) ouvrir une fenêtre dans les couches d'oxyde de 30 silicium et de silicium; e) former sur les parois de la fenêtre un espaceur en nitrure de silicium; f) éliminer la couche de silicium-germanium depuis le fond de la fenêtre; 2868203 4 g) former dans la cavité résultante de l'élimination précédente une couche semiconductrice monocristalline fortement dopée du second type de conductivité ; et h) former dans ladite fenêtre l'émetteur du transistor.
Selon un mode de réalisation de la présente invention, le procédé conprend les étapes supplémentaires suivantes: q) ouvrir localement au moins les couches d'oxyde de silicium et de silicium de façon à découvrir la surface supérieure de la couche de silicium-germanium; r) éliminer au moins partiellement la couche de silicium-germanium; et s) déposer une couche d'oxyde de silicium de façon à remplir l'évidement résultant de l'élimination de la couche de 15 silicium; Selon un mode de réalisation de la présente invention, les étapes supplémentaires q) r) et s) sont mises en oeuvre après l'étape g) de formation de la couche semiconductrice monocristalline.
Selon un mode de réalisation de la présente invention, les étapes supplémentaires q) r) et s) sont mises en oeuvre après l'étape h) de formation de l'émetteur.
Selon un mode de réalisation de la présente invention, l'étape r) d'élimination de la couche de silicium-germanium est mise en oeuvre de façon à retirer complètement ladite couche.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: les figures 1A-1D illustrent, en vue en coupe partielle et schématique, différentes étapes d'un procédé connu de formation d'un transistor bipolaire; et les figures 2A à 2E illustrent, en vue en coupe partielle et schématique, différentes étapes de formation d'un transistor bipolaire selon la présente invention.
Par souci de clarté, les mêmes éléments ont été dési- gnés par les mêmes références aux différentes figures. De plus, couune cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle.
Conan l'illustre la figure 2A, on forme successivement sur un substrat semiconducteur monocristallin, par exemple un substrat de silicium 20 faiblement dopé de type N une première couche semiconductrice 22, une deuxième couche semiconductrice 24 fortement dopée de type P et une couche épaisse d'oxyde de silicium 26.
La première couche semiconductrice 22 résulte d'une épitaxie et est une couche semiconductrice monocristalline. La couche 22 est constituée d'un matériau gravable sélectivement par rapport à la couche supérieure 24 et par rapport au substrat sous-jacent 1. La deuxième couche semiconductrice 24 est en un matériau semiconducteur gravable sélectivement par rapport à la couche sous-jacente 22. De plus, la couche 24 est une couche monocristalline.
Aux étapes suivantes, illustrées en figure 2B, on forme dans les couches 26 et 24 une fenêtre 28 de façon à découvrir partiellement la surface supérieure de la couche 22.
On forme sur les parois de la fenêtre 28 un espaceur 30 de nitrure de silicium 30. On forme ensuite une cavité 31 dans la couche 22 depuis le fond de la fenêtre 28. La cavité 31 s'étend au-delà de la fenêtre 28 sous la couche 24.
Ensuite, comme l'illustre la figure 2C, on procède à la croissance épitaxiale sélective d'un matériau semiconducteur 32. Le matériau 32 croît sélectivement sur les seules surfaces de silicium. Le matériau 32 croît donc uniquement dans la cavité 31 sur la surface supérieure du substrat monocristallin 20 et sous la couche monocristalline 24. La couche 24 ayant été formée en continuité cristalline à partir du substrat 31, le matériau 32 sera monocristallin. Le matériau 32 est destiné à constituer la base du transistor et est dopé de type P. De plus, de préférence, le dopant de type P tel que du bore est "encapsulé" dans une région du matériau 32 comportant des inclusions de carbone.
Le procédé se poursuit, comme l'illustre la figure 2D, par la formation d'un espaceur en L 34 contre l'espaceur 30. Ensuite, on définit l'émetteur du transistor par le dépôt d'une couche de silicium 36 fortement dopée de type N et une gravure qui s'arrête sur la face supérieure de la couche de silicium 36.
Ensuite, came l'illustre la figure 2E, on ouvre dans la couche d'oxyde de silicium 26 et la couche semiconductrice 24 des puits 25 dont un seul est représenté de façon à atteindre la couche 22. On retire ensuite par un procédé de gravure approprié la couche 22. Le retrait de la couche 22 est effectué dans des conditions propres à ne pas endommager la région de base 32. Ensuite, on dépose une couche d'oxyde de silicium 40 sur l'ensemble de la structure. La couche 40 est déposée dans des conditions propres à pénétrer dans les puits 25 et à remplir l'évidement résultant du retrait de la couche 22. La couche 40 encapsule l'émetteur 36. Par exemple, afin de garantir l'intégrité de la base 32, une portion 22-1 de la couche 22 demeure en place entre l'isolant 40 et la région de base 32. L'emplacement et le nombre de puits 25 formés pour retirer la couche 22 sont choisis de façon à ne pas affecter les performances du contact de base 24.
Le procédé se poursuit par des étapes non représentées, notamment de retrait des couches d'oxyde 40 et 26 des parties planes de l'émetteur 36 et du contact de base 24, la siliciuration des surfaces de silicium ainsi découvertes et la réalisation de métallisation solidaires de ces surfaces.
On a ainsi formé un transistor bipolaire dont le collecteur est le substrat 20, la base le matériau 32 et l'émetteur la couche 36.
Comme cela ressort de la description précédente, la 35 base extrinsèque 24 du transistor selon l'invention est mono- cristalline. D'une part, cela améliore les performances électriques du transistor en réduisant la résistance d'accès à la base 32. D'autre part, la base 32 sera totalement monocristalline ce qui améliore encore les performances électriques du transistor.
De plus, lors de l'épitaxie de la base 32, la couche supérieure plane est avantageusement, selon la présente invention, la couche d'oxyde de silicium 26. Les conditions de croissance sélective de la base 32 sont moins contraignantes. Notamment, la proportion de chlore et la température peuvent être abaissées. On notera en effet que les espaceurs 30 en nitrure sont sans incidence sur la sélectivité de croissance. Les performances électriques du transistor résultant peuvent encore être améliorées car du carbone peut être inclus dans la base dans des conditions de température optimales.
L'homme de l'art notera que, dans le procédé connu décrit en relation avec les figures 1A-D, il n'était pas possible de remplacer la couche supérieure de nitrure 7 par une couche d'oxyde de silicium en raison de la présence de la couche d'oxyde 3. En effet, lors de la formation décrite en relation avec la figure 1C d'un évidement dans cette couche d'oxyde 3, la couche supérieure serait attaquée si elle était en oxyde de silicium.
A titre d'exemple, selon un mode de réalisation de la présente invention, la nature et les épaisseurs des diverses 25 couches sont les suivantes: substrat 20: silicium monocristallin dopé au phosphore à 1017-1018 at/cm3; première couche semiconductrice 22: couche de silicium germanium de 10 à 100 nm, de préférence de 30 à 70 nm, par exemple de 50 nm, comprenant une proportion de germanium propre à assurer la sélectivité de gravure vis-àvis du substrat sous-jacent 20 et de la couche supérieure 24, par exemple de l'ordre de 20 à 25 % ; couche semiconductrice 24: couche de silicium dopée au bore à 1020-1021 at/cm3, d'une épaisseur de l'ordre de 50 à 100 nm; couche 26: oxyde de silicium d'une épaisseur comprise 5 entre 10 et 100 nm, par exemple 70 nm; fenêtre 28: ouverture comprise entre 200 et 1000 nm en fonction de la filière technologique utilisée, formée de préférence par une gravure sèche; espaceur de nitrure de silicium 30: réalisé par le dépôt puis la gravure anisotrope d'une couche de nitrure de silicium de l'ordre de 10 à 50 nm, par exemple de 30 nm; retrait de la couche 22 depuis le fond de la fenêtre 28: effectué au moyen d'une gravure humide sélective du silicium-germanium 22 de façon à obtenir un retrait au-delà de la fenêtre de l'ordre de 50 à 150 nm, par exemple de 100 nm; ce retrait garantit le contact de la région de base 32 avec la base extrinsèque 24 au-delà des espaceurs de nitrure 30; espaceur en L 34: constitué d'une sous-couche d'oxyde de silicium d'une épaisseur de 5 à 10 nm, par exemple 8 nm, et d'une couche externe de nitrure de silicium de 10 à 30 nm, par exemple 20 nm; émetteur: constitué par le dépôt d'une couche de silicium 36 fortement dopé de type N, dopage à l'arsenic de 1020-1021 at/cm3, épaisseur de 50 à 250 nm, par exemple 150 nm; et couche d'oxyde de silicium 40: une épaisseur choisie en fonction de l'épaisseur initiale de la couche 22 de façon à la remplacer complètement.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, on a décrit précédemment l'invention appliquée à la réalisation d'un transistor bipolaire de type NPN. Toutefois, l'homme de l'art comprendra que la présente invention s'applique également à la formation de transistors bipolaires de type PNP.
2868203 9 Par ailleurs, l'homme de l'art saura apporter toute modification de dimensions et de dopage des divers éléments (fenêtre 28, espaceurs 11 et 34, couches semiconductrices 24 et 36, matériau 32...) en fonction des performances électriques recherchées.
De plus, l'homme de l'art saura également choisir les conditions de gravure propre à obtenir les résultats souhaités. En particulier, l'homme de l'art saura choisir les dimensions de la cavité 31 (figure 2B) et les conditions de retrait de la couche 22 (figure 2E) de façon à réduire au minimum possible la dimension de la base réelle finale 32/22-1, afin de minimiser la capacité parasite collecteur-base.
En outre, il est possible d'achever la fabrication du transistor bipolaire une fois obtenue la structure de la figure 2D, sans mettre en oeuvre le retrait de la couche 22 et son remplacement par la couche isolante 40. Le choix d'un tel arrêt dépend des performances recherchées pour le transistor, notamment des contraintes de capacité parasite base-collecteur.
On notera également qu'un tel remplacement pourrait être effectué dès que la région de base 32 est formée, avant la réalisation de l'émetteur 36.
On notera que par substrat 20 on a désigné autant une tranche de silicium uniformément dopée que des zones épitaxiées et/ou spécifiquement dopée par diffusion/implantation formée sur ou dans un substrat massif.
2868203 10
Claims (5)
1. Procédé de formation d'un transistor bipolaire dans un substrat semiconducteur (20) d'un premier type de conductivité, caractérisé en ce qu'il comporte les étapes suivantes: a) former sur le substrat une couche monocristalline de silicium-germanium (22) ; b) former une couche de silicium monocristallin (24) fortement dopée d'un second type de conductivité ; c) former une couche d'oxyde de silicium (26) ; d) ouvrir une fenêtre (28) dans les couches d'oxyde de 10 silicium et de silicium; e) former sur les parois de la fenêtre un espaceur (30) en nitrure de silicium f) éliminer la couche de silicium-germanium depuis le fond de la fenêtre; g) former dans la cavité (31) résultante de l'élimination précédente une couche semiconductrice monocristalline (32) fortement dopée du second type de conductivité ; et h) former dans ladite fenêtre l'émetteur (36) du transistor.
2. Procédé selon la revendication 1, comprenant les étapes supplémentaires suivantes: q) ouvrir localement au moins les couches d'oxyde de silicium (26) et de silicium (24) de façon à découvrir la surface supérieure de la couche de silicium-germanium (22) ; r) éliminer au moins partiellement la couche de silicium-germanium; et s) déposer une couche d'oxyde de silicium (40) de façon à remplir l'évidement résultant de l'élimination de la couche de silicium
3. Procédé selon la revendication 2, dans lequel les étapes supplémentaires q) r) et s) sont mises en oeuvre après l'étape g) de formation de la couche semiconductrice mono-cristalline (32).
4. Procédé selon la revendication 2, dans lequel les étapes supplémentaires q) r) et s) sont mises en oeuvre après l'étape h) de formation de l'émetteur.
5. Procédé selon l'une quelconque des revendications 2 à 4, dans lequel l'étape r) d'élimination de la couche de silicium- germanium (22) est mise en oeuvre de façon à retirer complètement ladite couche.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0450610A FR2868203B1 (fr) | 2004-03-29 | 2004-03-29 | Procede de fabrication d'un transistor bipolaire a base extrinseque monocristalline |
| US11/091,950 US7226844B2 (en) | 2004-03-29 | 2005-03-28 | Method of manufacturing a bipolar transistor with a single-crystal base contact |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0450610A FR2868203B1 (fr) | 2004-03-29 | 2004-03-29 | Procede de fabrication d'un transistor bipolaire a base extrinseque monocristalline |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2868203A1 true FR2868203A1 (fr) | 2005-09-30 |
| FR2868203B1 FR2868203B1 (fr) | 2006-06-09 |
Family
ID=34944701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0450610A Expired - Fee Related FR2868203B1 (fr) | 2004-03-29 | 2004-03-29 | Procede de fabrication d'un transistor bipolaire a base extrinseque monocristalline |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7226844B2 (fr) |
| FR (1) | FR2868203B1 (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007057803A1 (fr) * | 2005-11-21 | 2007-05-24 | Nxp B.V. | Procédé de fabrication d’un dispositif semi-conducteur et dispositif semi-conducteur obtenu par un tel procédé |
| KR100814417B1 (ko) | 2006-10-02 | 2008-03-18 | 삼성전자주식회사 | 단결정 실리콘 패턴 형성 방법 및 이를 이용한 불 휘발성 메모리 소자의 형성 방법 |
| US9831328B2 (en) * | 2015-02-12 | 2017-11-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bipolar junction transistor (BJT) base conductor pullback |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5599723A (en) * | 1993-12-22 | 1997-02-04 | Nec Corporation | Method for manufacturing bipolar transistor having reduced base-collector parasitic capacitance |
| US6177717B1 (en) * | 1998-06-05 | 2001-01-23 | Stmicroelectronics, S.A. | Low-noise vertical bipolar transistor and corresponding fabrication process |
| US6271144B1 (en) * | 1997-06-25 | 2001-08-07 | France Telecom | Process for etching a polycrystalline Si(1-x)Ge(x) layer or a stack of polycrystalline Si(1-x)Ge(x) layer and of a polycrystalline Si layer, and its application to microelectronics |
| FR2805924A1 (fr) * | 2000-03-06 | 2001-09-07 | France Telecom | Procede de gravure d'une couche de silicium polycristallin et son application a la realisation d'un emetteur auto- aligne avec la base extrinseque d'un transistor bipolaire simple ou double polysilicium |
| DE10104776A1 (de) * | 2001-02-02 | 2002-08-22 | Infineon Technologies Ag | Bipolartransistor und Verfahren zu dessen Herstellung |
| EP1282172A2 (fr) * | 2001-07-31 | 2003-02-05 | Fujitsu Limited | Dispositif semiconducteur bipolaire et son procédé de fabrication |
| WO2003049192A1 (fr) * | 2001-12-04 | 2003-06-12 | Infineon Technologies Ag | Transistor bipolaire et procédé de fabrication associé |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5234846A (en) * | 1992-04-30 | 1993-08-10 | International Business Machines Corporation | Method of making bipolar transistor with reduced topography |
| KR101027485B1 (ko) * | 2001-02-12 | 2011-04-06 | 에이에스엠 아메리카, 인코포레이티드 | 반도체 박막 증착을 위한 개선된 공정 |
| JP3600591B2 (ja) * | 2002-03-28 | 2004-12-15 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US7091099B2 (en) * | 2003-03-25 | 2006-08-15 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and method for fabricating the same |
| US6982442B2 (en) * | 2004-01-06 | 2006-01-03 | International Business Machines Corporation | Structure and method for making heterojunction bipolar transistor having self-aligned silicon-germanium raised extrinsic base |
-
2004
- 2004-03-29 FR FR0450610A patent/FR2868203B1/fr not_active Expired - Fee Related
-
2005
- 2005-03-28 US US11/091,950 patent/US7226844B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5599723A (en) * | 1993-12-22 | 1997-02-04 | Nec Corporation | Method for manufacturing bipolar transistor having reduced base-collector parasitic capacitance |
| US6271144B1 (en) * | 1997-06-25 | 2001-08-07 | France Telecom | Process for etching a polycrystalline Si(1-x)Ge(x) layer or a stack of polycrystalline Si(1-x)Ge(x) layer and of a polycrystalline Si layer, and its application to microelectronics |
| US6177717B1 (en) * | 1998-06-05 | 2001-01-23 | Stmicroelectronics, S.A. | Low-noise vertical bipolar transistor and corresponding fabrication process |
| FR2805924A1 (fr) * | 2000-03-06 | 2001-09-07 | France Telecom | Procede de gravure d'une couche de silicium polycristallin et son application a la realisation d'un emetteur auto- aligne avec la base extrinseque d'un transistor bipolaire simple ou double polysilicium |
| DE10104776A1 (de) * | 2001-02-02 | 2002-08-22 | Infineon Technologies Ag | Bipolartransistor und Verfahren zu dessen Herstellung |
| EP1282172A2 (fr) * | 2001-07-31 | 2003-02-05 | Fujitsu Limited | Dispositif semiconducteur bipolaire et son procédé de fabrication |
| WO2003049192A1 (fr) * | 2001-12-04 | 2003-06-12 | Infineon Technologies Ag | Transistor bipolaire et procédé de fabrication associé |
Non-Patent Citations (2)
| Title |
|---|
| SHANG L ET AL: "THE DEVELOPMENT OF AN ANISOTROPIC SI ETCH PROCESS SELECTIVE TO GEXSI1-X UNDERLAYERS", JOURNAL OF THE ELECTROCHEMICAL SOCIETY, ELECTROCHEMICAL SOCIETY. MANCHESTER, NEW HAMPSHIRE, US, vol. 141, no. 2, 1 February 1994 (1994-02-01), pages 507 - 510, XP000450654, ISSN: 0013-4651 * |
| TILLACK B ET AL: "MONITORING OF DEPOSITION AND DRY ETCHING OF SI/SIGE MULTIPLE STACKS", JOURNAL OF VACUUM SCIENCE AND TECHNOLOGY: PART B, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 14, no. 1, 1996, pages 102 - 105, XP000198643, ISSN: 1071-1023 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US7226844B2 (en) | 2007-06-05 |
| US20050215021A1 (en) | 2005-09-29 |
| FR2868203B1 (fr) | 2006-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6552375B2 (en) | Blocking of boron diffusion through the emitter-emitter poly interface in PNP HBTs through use of a SiC layer at the top of the emitter epi layer | |
| US6559021B2 (en) | Method of producing a Si-Ge base heterojunction bipolar device | |
| EP1266409B1 (fr) | Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor | |
| EP1145300B1 (fr) | Procede de fabrication d'un transistor mis sur un substrat semi-conducteur | |
| EP0962967B1 (fr) | Procédé de dopage sélectif du collecteur intrinsèque d'un transistor bipolaire vertical à base épitaxiée | |
| FR3047838A1 (fr) | Transistor bipolaire et son procede de fabrication | |
| FR2778022A1 (fr) | Transistor bibolaire vertical, en particulier a base a heterojonction sige, et procede de fabrication | |
| FR2860919A1 (fr) | Structures et procedes de fabrication de regions semiconductrices sur isolant | |
| FR2795233A1 (fr) | Procede de fabrication autoaligne de transistors bipolaires | |
| FR2829294A1 (fr) | Transistor a effet de champ a grilles auto-alignees horizontales et procede de fabrication d'un tel transistor | |
| EP1058302B1 (fr) | Procédé de fabrication de dispositifs bipolaires à jonction base-émetteur autoalignée | |
| FR2868203A1 (fr) | Procede de fabrication d'un transistor bipolaire a base extrinseque monocristalline | |
| FR3067516A1 (fr) | Realisation de regions semiconductrices dans une puce electronique | |
| EP1407486B1 (fr) | Procede de fabrication d'un transistor sur un substrat soi | |
| FR2858877A1 (fr) | Transistor bipolaire a heterojonction | |
| FR3078197A1 (fr) | Dispositif de transistor bipolaire et procede de fabrication correspondant | |
| FR2864345A1 (fr) | Realisation de la peripherie d'une diode schottky a tranchees mos | |
| FR2813707A1 (fr) | Fabrication d'un transistor bipolaire | |
| EP1241704A1 (fr) | Procédé de fabrication d'un transistor bipolaire de type double polysilicum à base à hétérojonction et transistor correspondant | |
| EP1096557A1 (fr) | Procédé de définition de deux zones autoalignées à la surface supérieure d'un substrat | |
| EP1223614B1 (fr) | Procédé de fabrication d'un substrat monocristallin, et circuit intégré comportant un tel substrat | |
| EP1517377A1 (fr) | Transistor bipolaire | |
| FR3035265A1 (fr) | Procede de fabrication de transistors soi pour une densite d'integration accrue | |
| FR3098014A1 (fr) | Composé intermétallique | |
| FR2868206A1 (fr) | Transistor bipolaire a base extrinseque monocristalline isolee du collecteur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20141128 |