[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

FR2682534A1 - Dispositif a semiconducteurs comportant un empilement de sections d'electrode de grille, et procede de fabrication de ce dispositif. - Google Patents

Dispositif a semiconducteurs comportant un empilement de sections d'electrode de grille, et procede de fabrication de ce dispositif. Download PDF

Info

Publication number
FR2682534A1
FR2682534A1 FR9212298A FR9212298A FR2682534A1 FR 2682534 A1 FR2682534 A1 FR 2682534A1 FR 9212298 A FR9212298 A FR 9212298A FR 9212298 A FR9212298 A FR 9212298A FR 2682534 A1 FR2682534 A1 FR 2682534A1
Authority
FR
France
Prior art keywords
electrode section
layer
grid
gate electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9212298A
Other languages
English (en)
Other versions
FR2682534B1 (fr
Inventor
Akihisa Taniguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2682534A1 publication Critical patent/FR2682534A1/fr
Application granted granted Critical
Publication of FR2682534B1 publication Critical patent/FR2682534B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Pour fabriquer un dispositif à semiconducteurs ayant une faible capacité grille-source, on forme sur un substrat (10) une couche épitaxiale de semiconducteur (11) d'un premier type de conductivité; on forme successivement sur la couche épitaxiale deux couches de métal qui sont attaquées à des vitesses différentes par un agent d'attaque sélectionné; on soumet les couches de métal empilées à une opération d'attaque par voie sèche pour former une électrode de grille qui comprend une section d'électrode de grille supérieure (13b) plus large et une section d'électrode de grille inférieure (13a) plus étroite; et on utilise la section d'électrode de grille supérieure à titre de masque pour implanter une impureté du type de conductivité opposé dans la couche épitaxiale de semiconducteur, ce qui forme une région de source (16) dont un bord est proche de la section d'électrode de grille inférieure mais ne s'étend pas au-dessous de cette dernière.

Description

i
DISPOSITIF A SEMICONDUCTEURS COMPORTANT
UN EMPILEMENT DE SECTIONS D'ELECTRODE DE GRILLE,
ET PROCEDE DE FABRICATION DE CE DISPOSITIF
La présente invention concerne de façon générale un dispositif à semiconducteurs, et elle concerne plus particulièrement un transistor à effet de champ ayant de meilleures caractéristiques en haute fréquence, ainsi qu'un procédé de fabrication d'un tel transistor à effet
de champ.
Les transistors à effet de champ à grille isolée, et plus particulièrement les transistors à effet de champ du type métal-oxyde- semiconducteur (MOS) sont des dispositifs commandés par tension et ils ont une impédance
d'entrée élevée Du fait de leurs caractéristiques, com-
prenant celles indiquées ci-dessus, qui sont avantageuses
par rapport à des transistors bipolaires, ils sont large-
ment utilisés à titre de dispositifs discrets ou de dispo-
sitifs constitutifs de circuits intégrés, qui sont des dispositifs actifs prévus pour fonctionner dans des
régions de fréquences basses ou dans des régions de fré-
quences élevées.
La figure 1 montre une coupe d'une partie prin-
cipale d'un transistor à effet de champ à grille isolée
(ou IGFET) classique, ayant la structure la plus classi-
que Le transistor IGFET 20 comprend un substrat, par exemple un substrat en silicium (Si) de type P, 10, une couche épitaxiale en silicium de type P, 11, déposée sur une surface du substrat 10, et une couche isolante 12, par exemple une couche d'oxyde de silicium, qui recouvre la surface de la couche épitaxiale 11 La couche épitaxiale il contient une région de drain faiblement dopée (que l'on désigne ci- après par LDD) de type N du côté de la source, ou région de source, 16, et une région LDD du côté du drain, de type N, ou région de drain 17, qui est séparée d'une petite distance 1 par rapport à la région LDD du côté de la source, 16 Une électrode de grille 13 est placée sur la partie de la couche isolante 12 qui se trouve au-dessus de la partie de la couche 11 se trouvant entre les régions 16 et 17 Un revêtement de passivation 18 est placé de façon à recouvrir la couche isolante 12 et l'électrode de grille 13 Pour des raisons attribuables à
un processus de fabrication, que l'on décrira ultérieure-
ment, les bords des deux régions LDD 16 et 17 qui sont
situés face à face s'étendent au-delà des bords de l'élec-
trode de grille 13, dans des parties de la couche épita-
xiale 11, au-dessous de l'électrode de grille 13 Par conséquent, les régions 16 et 17 chevauchent l'électrode
de grille 13 sur des longueurs respectives 1 et 12.
On va maintenant décrire, en se référant à la figure 2, un procédé de fabrication pour le transistor
IGFET ayant la structure décrite ci-dessus.
En premier lieu, on prépare le substrat en Si de type P+ (non représenté) On forme la couche épitaxiale en
Si de type P, 11, sur une surface du substrat, en procé-
dant par exemple par dépôt chimique en phase vapeur (ou CVD) On forme la couche isolante 12 sur la surface de la couche épitaxiale en Si 11, par exemple par oxydation thermique On forme une pellicule de métal 13 a sur la couche isolante 12, en déposant un métal pour l'électrode de grille sur la couche 12, par pulvérisation cathodique ou dépôt en phase vapeur On applique ensuite une couche de matière de réserve sur la pellicule de métal 13 a, et on utilise ensuite n'importe quelle technique connue de formation de motif, pour définir une couche de matière de réserve 14 à un emplacement auquel l'électrode de grille doit être formée On obtient ainsi une structure qui est représentée sur la figure 2 (a). Ensuite, on utilise la couche de matière de réserve 14 à titre de masque pour graver la pellicule de métal 13 a, ce qui donne l'électrode de grille 13 ayant une longueur désirée L (voir la figure 2 (b)) Ensuite, on enlève la couche de matière de réserve 14 qui se trouve sur l'électrode de grille 13 On dépose ensuite une autre couche de matière de réserve 15 pour recouvrir la surface supérieure à nu de l'électrode de grille 13 et la surface à nu de la couche isolante 12 On définit un motif dans la couche de matière de réserve 15 de façon à enlever la partie de cette couche qui se trouve du côté gauche par rapport au centre de l'électrode de grille 13 Ensuite, en utilisant à titre de masque la partie droite restante de la couche de matière de réserve 15 et la partie à nu de l'électrode de grille 13, on implante une impureté de
détermination de conductivité, qui a un type de conducti-
vité, le type N dans ce cas, opposé à celui de la couche épitaxiale 11, pour former ainsi la région LDD du côté de
la source, 16, comme représenté sur la figure 2 (c) Ensui-
te, on enlève complètement la couche de matière de réserve
, et on implante une impureté du même type de conducti-
vité (type N) que celui utilisé pour la région LDD du côté de la source 16, en une quantité beaucoup plus faible (c'est-à-dire avec une plus faible concentration), pour
former ainsi la région LDD du côté du dran, 17.
On effectue ensuite un traitement de recuit pour stabiliser la structure L'impureté qui est injectée au cours de la première implantation est diffusée dans la couche épitaxiale 11 non seulement dans la direction de la profondeur, mais également dans la direction latérale, dans une partie qui se trouve sous l'électrode de grille 13, pendant les étapes d'implantation, et au cours de l'étape de recuit suivante, l'impureté qui est injectée dans la seconde étape d'implantation est diffusée dans la couche épitaxiale 11, non seulement dans la direction de la profondeur, mais également dans la direction latérale,
dans une partie de la couche 11 qui se trouve sous l'élec-
trode 13, au cours de la seconde étape d'implantation et de l'étape de recuit Les parties en chevauchement ayant
des longueurs l et 12 sont ainsi formées (figure 2 (d)).
Ensuite, on dépose une couche de passivation 18 sur l'électrode de grille 13 et la couche isolante 12, ce qui donne le dispositif qui est représenté sur la figure
11 Sur les figures 1 et 2, l'illustration et l'explica-
tion de composants, tels qu'une électrode de source, une électrode de drain et des conducteurs d'électrodes, qui ne
concernent pas directement l'invention, sont omises.
La fréquence de coupure du côté des fréquences élevées, f T qui est l'un des paramètres représentatifs des caractéristiques de fonctionnement en haute fréquence du transistor IGFET ayant la structure décrite cidessous, est donnée par l'expression suivante f T = gm/2 'T Cgs dans laquelle gm est la transconductance du transistor IGFET, et Cgs est la capacité grille-source du transistor
IGFET.
Comme il est bien connu, plus la fréquence de coupure du côté des fréquences élevées, f T est grande, meilleures sont les caractéristiques du transistor IGFET dans des régions de fréquences élevées Dans la structure classique d'un transistor IGFET qui est représentée sur les figures 1 et 2, du fait que le bord de la région LDD du côté de la source, 16, s'étend dans la partie de la couche 11 qui se trouve au- dessous de l'électrode de grille 13, la capacité grille-source Cgs est grande Il en résulte que la fréquence de coupure f T est abaissée, et les caractéristiques de fonctionnement du transistor IGFET
aux fréquences élevées sont dégradées.
Dans le but d'améliorer les caractéristiques aux fréquences élevées du transistor IGFET ayant la structure décrite ci-dessus, on doit réduire autant que possible les dimensions de l'électrode de grille Pour minimiser les dimensions de l'électrode de grille 13, il est nécessaire d'employer une technique de masquage de haute précision dans la fabrication de l'électrode de grille 13 De plus, après la formation de l'électrode de grille 13 ayant de telles dimensions réduites, il est nécessaire d'employer une technique de définition de motif et de masquage de haute précision pour définir le bord de la couche de matière de réserve 15 sur l'électrode de grille 13 (figure 2 (c)), dans le but de former les régions LDD du côté de la source et du côté du drain, 16 et 17, par la diffusion de
différentes quantités d'impuretés pour les régions respec-
tives Pour des fréquences de fonctionnement plus élevées, les dimensions de l'électrode de grille 13 deviennent inférieures, ce qui fait qu'une précision plus élevée est nécessaire pour les deux étapes de masquage, ce qui rend le processus de fabrication complexe et exige une grande
qualification et beaucoup de soin Le rendement de fabri-
cation est donc notablement réduit.
Un but de la présente invention est de procurer
un dispositif à semiconducteurs ayant de meilleures carac-
téristiques de fonctionnement aux fréquences élevées.
Un autre but de la présente invention est de procurer un transistor à effet de champ à grille isolée qui a une faible capacité grille-source, et donc de bonnes
caractéristiques de fonctionnement aux fréquences élevées.
Un autre but encore de la présente invention est de procurer un transistor à effet de champ à grille isolée ayant une très petite longueur de grille et n'ayant aucun chevauchement entre une électrode de grille et une région
LDD du côté de la source, de façon que sa capacité grille-
source soit très faible, ce qui améliore considérablement ses caractéristiques de fonctionnement aux fréquences élevées. Un but supplémentaire de la présente invention est de procurer un procédé original pour la fabrication d'un dispositif à semiconducteurs ayant de meilleures
caractéristiques de fonctionnement aux fréquences élevées.
Un autre but supplémentaire de la présente invention est de procurer un procédé perfectionné pour fabriquer un transigor à effet de champ à grille isolée ayant une
faible capacité grille-source, et par conséquent de meil-
leures caractéristiques de fonctionnement aux fréquences élevées. Un dispositif à semiconducteurs conforme à la
présente invention comprend une couche épitaxiale de semi-
conducteur ayant un premier type de conductivité, des régions de source et de drain formées par implantation,
dans la couche épitaxiale de semiconducteur, d'une impu-
reté ayant un type de conductivité opposé au premier type de conductivité, et une électrode de grille qui est formée
sur la couche épitaxiale de semiconducteur, avec interpo-
sition d'une couche isolante entre elles L'électrode de
grille est formée par un empilement d'une section d'élec-
trode de grille inférieure ayant une plus faible longueur
de grille, et d'une section d'électrode de grille supé-
rieure ayant une plus grande longueur de grille La région de source est formée par l'implantation d'une impureté dans la couche épitaxiale de semiconducteur, en utilisant
à titre de masque la section d'électrode de grille supé-
rieure La structure est telle que le bord de la région de source, du côté de la région de drain, ne chevauche pas la section d'électrode de grille inférieure, tandis qu'il
peut chevaucher la section d'électrode de grille supé-
rieure. Un procédé de fabrication d'un dispositif à semiconducteurs conforme à la présente invention comprend une étape dans laquelle on forme une couche isolante sur une surface d'une couche épitaxiale de semiconducteur qui est formée sur un substrat, une étape dans laquelle on forme, dans l'ordre indiqué, sur la couche isolante, une première couche métallique qui est attaquée à une vitesse relativement élevée par un agent d'attaque sélectionné, et une seconde couche métallique qui est attaquée à une
vitesse relativement faible par l'agent d'attaque sélec-
tionné, une étape dans laquelle on applique une couche d'une première matière de réserve sur la seconde couche métallique, et on définit un motif dans la première couche
de matière de réserve pour laisser une partie de la pre-
mière couche de matière de réserve dont la forme et les dimensions correspondent à une section d'électrode de grille supérieure à former, tout en enlevant entièrement le reste de cette première couche de matière de réserve, une étape dans laquelle on soumet les couches métalliques empilées et la couche isolante à une opération d'attaque par voie sèche, en utilisant à titre de masque la partie restante de la première couche de matière de réserve, grâce à quoi la différence de vitesse d'attaque entre les couches métalliques produit un empilement d'une section de grille supérieure ayant une plus grande longueur de grille, d'une section de grille inférieure ayant une plus courte longueur de grille, et de la couche isolante, une étape dans laquelle on enlève la partie restante de la première couche de matière de réserve, et on applique ensuite une couche d'une seconde matière de réserve sur l'empilement ainsi formé et sur la partie de surface à nu de la couche épitaxiale de semiconducteur, et on enlève ensuite la partie de la seconde couche de matière de réserve qui se trouve d'un côté du centre approximatif de la section d'électrode de grille supérieure (o une région de source doit être formée), en utilisant à titre de masque la partie restante de la seconde couche de matière de réserve et la section d'électrode de grille supérieure, pour implanter dans la couche épitaxiale de semiconducteur une impureté ayant un type de conductivité opposé à celui de la couche épitaxiale de semiconducteur, pour former ainsi une région de source dans la couche épitaxiale, et une étape dans laquelle on enlève la partie restante de la seconde couche de matière de réserve et on implante dans la couche épitaxiale de semiconducteur une impureté du
type de conductivité opposé à celui de la couche épita-
xiale, pour former ainsi une région de drain dans la
couche épitaxiale de semiconducteur.
D'autres caractéristiques et avantages de l'in-
vention seront mieux compris à la lecture de la descrip-
tion qui va suivre d'un mode de réalisation, donné à titre
d'exemple non limitatif La suite de la description se
réfère aux dessins annexés dans lesquels les éléments identiques ou similaires sont toujours désignés par les mêmes références numériques, et dans lesquels:
La figure 1 est une coupe d'une partie princi-
pale de l'un des types les plus classiques de transistors à effet de champ à grille isolée; Les figures 2 (a) à 2 (d) sont des coupes qui sont destinées à l'explication d'un procédé de fabrication classique du transistor à effet de champ à grille isolée qui est représenté sur la figure 1;
La figure 3 est une coupe d'une partie princi-
pale d'un transistor à effet de champ à grille isolée qui est un exemple de dispositifs à semiconducteurs auxquels on peut appliquer la présente invention; et Les figures 4 (a) à 4 (e) sont des coupes de certaines étapes successives d'un procédé, conforme à un mode de réalisation de la présente invention, pour la fabrication du transistor à effet de champ à grille isolée
qui est représenté sur la figure 3.
La figure 3 est une coupe d'une partie princi-
pale d'un transistor à effet de champ à grille isolée (IGFET) 30 ayant des caractéristiques de fonctionnement améliorées aux fréquences élevées, qui est fabriqué conformément à la présente invention Un transistor IGFET est un exemple de dispositifs à semiconducteurs auxquels
on peut appliquer la présente invention.
Comme représenté, le transistor IGFET 30 com-
prend un substrat approprié, comme par exemple un substrat
en silicium de type P, 10 Une couche épitaxiale en sili-
cium de type P, 11, est formée sur une surface du substrat 10 Une région LDD (drain faiblement dopé) du côté de la source, de type N, ou région de source, 16, est formée dans la couche épitaxiale 11 en position adjacente à la surface principale de cette dernière, et une région LDD du côté du drain, de type N, ou région de drain, 17, est également formée dans la couche épitaxiale 11, en position adjacente à sa surface principale La région de source 16 et la région de drain 17 sont disposées face à face et elles sont mutuellement séparées par une faible distance 1 Une électrode de source 19 a et une électrode de drain 19 c sont respectivement formées sur les surfaces des régions LDD 16 et 17 Une couche isolante de grille 12 (telle qu'une couche d'oxyde de silicium) est placée sur la surface de la partie de la couche épitaxiale 11 qui se trouve entre les électrodes 19 a et 19 c (ou, en d'autres termes, la partie de surface de la couche épitaxiale 11 se trouvant entre les régions LDD 16 et 17, plus certaines parties de surface des régions LDD 16 et 17) Une section d'électrode de grille inférieure 13 a, consistant en un métal d'électrode de grille, tel que du molybdène, est formée sur la couche isolante 12, juste au-dessus de la partie de la couche épitaxiale 11, entre les deux régions LDD 16 et 17 Une section d'électrode de grille supérieure
13 b est placée sur la section d'électrode de grille infé-
rieure 13 a Comme on le décrira ultérieurement, la section d'électrode de grille supérieure 13 b est constituée par un
matériau métallique qui est attaqué à une vitesse infé-
rieure à celle du matériau métallique de la section
d'électrode de grille inférieure 13 a, par un agent d'atta-
que qui est utilisé dans le processus de fabrication En utilisant à dessein la différence de vitesse d'attaque, on forme la section d'électrode de grille supérieure 13 b de façon qu'elle s'étende latéralement sur une plus grande distance que la section d'électrode de grille inférieure
13 a Une électrode de grille 19 a est déposée sur la sec-
tion d'électrode de grille supérieure 13 b, et une pelli-
cule de passivation 18 recouvre la totalité de la surface
de la structure Sur la figure 3, des conducteurs d'élec-
trodes et d'autres composants qui ne font pas partie du
sujet de l'invention, ne sont pas représentés,pour simpli-
fier.
On décrira ensuite, en se référant aux figures 4 (a) à 4 (e), un procédé de fabrication du transistor IGFET qui est représenté sur la figure 3, correspondant à un
mode de réalisation.
En premier lieu, on prépare un substrat 10 (non représenté) On fait croître une couche épitaxiale en silicium de type P 11, sur une surface du substrat 10 En
ce qui concerne le substrat 10, on peut utiliser un subs-
trat semiconducteur, un substrat isolant, une couche de semiconducteur formée sur un élément isolant, ou n'importe
quelle autre substrat approprié, bien connu dans le domai-
ne technique des semiconducteurs Dans le mode de réalisa-
tion qui est représenté, on utilise un substrat en sili-
cium de type P On forme une pellicule d'oxyde de sili-
cium 12 sur la surface de la couche épitaxiale 11, sur le il substrat en silicium de type P, 10, et on forme une couche isolante de grille 12 à partir de cette pellicule d'oxyde On peut former la pellicule d'oxyde de silicium 12 en procédant par exemple par oxydation thermique de la partie de surface de la couche épitaxiale en silicium 11. Ensuite, on dépose du molybdène et du titane-tungstène, dans l'ordre indiqué, sur la pellicule d'oxyde de silicium 12, par pulvérisation cathodique ou dépôt en phase vapeur, ce qui donne un empilement d'une pellicule de molybdène 13 a' et d'une pellicule de titane-tungstène 13 b' sur la pellicule d'oxyde de silicium 12 On applique une première matière de réserve sur la pellicule de titane-tungstène 13 b', et en employant un procédé photolithographique, on dépose une première couche de matière de réserve 14 à un emplacement auquel on doit former une électrode de grille 13 b Ceci donne une structure qui est représentée sur la
figure 4 (a).
Ensuite, en utilisant à titre de masque la première couche de matière de réserve 14, on applique une opération d'attaque par voie sèche à la pellicule de titane-tungstène 13 b', à la pellicule de molybdène 13 a' et à la pellicule d'oxyde de silicium 12 On peut utiliser un
gaz consister en un halogène auquel est ajouté de l'oxy-
gène (O 2) ou de l'hydrogène (H 2), comme un mélange C 12 F 2 + 02 La vitesse d'attaque du métal d'un tel gaz d'attaque est relativement lente pour le titane-tungstène, relativement rapide pour le molybdène, et relativement lente pour l'oxyde de silicium Par conséquent, il reste une pellicule d'oxyde de silicium 12 relativement longue, une pellicule de molybdène 13 a relativement courte et une pellicule de titane-tungstène 13 b relativement longue, comme le montre la figure 4 (b) La pellicule de molybdène 13 a et la pellicule de titane-tungstène 13 b constituent
respectivement des sections d'électrode de grille infé-
rieure et supérieure.
Ensuite, on enlève la première couche de matière de réserve 14 qui est représentée sur la figure 4 (b) On
applique à nouveau une matière de réserve sur cette struc-
ture, et en procédant par photolithographie, on forme une seconde couche de matière de réserve 15, qui recouvre la partie droite jusqu'à l'axe central approximatif de la surface de la section d'électrode de grille supérieure 13 b, et qui s'étend sur la partie droite de la couche épitaxiale 11 On accomplit un autre processus de gravure,
en utilisant à titre de masque la seconde couche de matiè-
re de réserve 15, et en employant le même gaz d'attaque que dans la première étape d'attaque, c'est-à-dire C 12 F 2 + 02, ou tout autre gaz d'attaque présentant une caractéristique d'attaque similaire Sous l'effet de cette opération d'attaque, la section d'électrode de grille inférieure 13 a en molybdène est attaquée latéralement à partir du côté de la source (c'est-à-dire du côté gauche du dessin), ce qui réduit encore davantage la longueur de
l'électrode, mesurée dans la direction latérale, c'est-à-
dire la longueur de grille L', comme représenté sur la figure 4 (c) Par conséquent, la section d'électrode de grille inférieure 13 a devient latéralement plus courte que
la section d'électrode de grille supérieure 13 b et, simul-
tanément, elle est déplacée vers la région LDD du côté du drain (c'est-à-dire vers la droite), par rapport à la
section d'électrode de grille supérieure 13 b.
En utilisant à titre de masque la section d'électrode de grille supérieure 13 b et la seconde couche
de matière de réserve 15, on injecte dans la couche épita-
xiale 11 une impureté dont le type de conductivité (dans ce cas une impureté de type N) est opposé à celui de la couche épitaxiale de type P, 11 Ceci donne une région LDD du côté de la source, ou région de source, 16 (figure
4 (c)).
Ensuite, comme représenté sur la figure 4 (d), on enlève la seconde couche de matière de réserve 15, et on injecte dans la couche épitaxiale une impureté ayant le même type de conductivité que l'impureté mentionnée en dernier (c'est-à-dire une impureté de type N), en une quantité beaucoup plus faible que celle de l'impureté
mentionnée en dernier (implantation à faible concentra-
tion) Ceci donne une région LDD du côté du drain, ou région de drain 17 Ensuite, on recuit la structure pour la stabilisation Dans ce mode de réalisation particulier, la quantité d'impureté qui est injectée dans la couche épitaxiale 11 pour former la région LDD du côté de la
source, 16, est supérieure d'environ deux ordres de gran-
deur à la quantité d'impureté qui est injectée pour former
la région LDD du côté du drain, 17.
Ensuite, on forme sur la structure un empilement
de couches de métal, par un dépôt en phase vapeur séquen-
tiel de platine et ensuite d'or, par le haut Du fait que la section d'électrode de grille inférieure 13 a est plus
mince, comme un pied de champignon, que la section d'élec-
trode de grille supérieure 13 b, un contact de source 19 a, un contact de grille 19 b et un contact de drain 19 c sont déposés séparément respectivement sur la région LDD du côté de la source, 16, sur la section d'électrode de grille supérieure 13 b et sur la région LDD du côté du drain, 17, d'une manière auto-alignée, sans recourir à l'utilisation d'un masque quelconque (voir la figure 4 (e)) Ensuite, on dépose une pellicule de passivation 18
sur la totalité de la surface supérieure de la structure.
On a ainsi achevé la fabrication du transistor IGFET ayant la structure représentée sur la figure 3 Ensuite, on monte le dispositif sur une plaquette, on connecte des conducteurs au dispositif et on monte le dispositif en
boîtier, pour donner un produit final.
Comme on le comprend d'après la description du
procédé de fabrication qui est donnée ci-dessus, l'élec-
trode de grille du dispositif à semiconducteurs de la présente invention est formée par attaque par voie sèche de la pellicule de molybdène 13 a' et de la pellicule de titane-tungstène 13 b', qui sont attaquées à des vitesses différentes par un agent d'attaque sélectionné, et par conséquent l'électrode de grille a une structure à deux
couches, comprenant la section d'électrode de grille infé-
rieure 13 a en molybdène, ayant une plus courte longueur de grille, et la section d'électrode de grille supérieure 13 b en titane-tungstène, ayant une plus longue longueur de grille En outre, du fait que cette section d'électrode de grille supérieure 13 b, ayant une plus grande longueur de grille, est utilisée à titre de masque (qui définit une fenêtre), pour la formation de la région LDD du côté de la source (c'est-à-dire la région de source) 16, la région de source peut avantageusement être formée de façon à avoir un bord, faisant face à l'électrode de drain, qui ne
s'étend pas dans une partie située au-dessous de l'élec-
trode de grille (plus précisément, la section d'électrode de grille inférieure 13 b ayant une plus courte longueur de grille). Le dispositif à semiconducteurs ainsi terminé a donc une électrode de grille ayant une courte longueur de grille effective, sans chevauchement entre la grille et la
région de source, ce qui fait que la capacité grille-
source Cgs est fortement diminuée, ce qui procure de
meilleures caractéristiques de fonctionnement du disposi-
tif aux fréquences élevées, avec une fréquence de coupure
f T supérieure.
Conformément à la présente invention, pour obtenir une courte longueur de grille, il n'est nécessaire d'utiliser ni un masque de dimensions inférieures pour former une électrode de grille, ni une opération de mise en coîncidence de masque avec une précision élevée, pour
disposer de façon précise un masque sur une petite élec-
trode de grille, pour former une région de source On peut
donc obtenir un rendement de fabrication élevé.
Dans le procédé de fabrication conforme à la présente invention, on effectue une attaque latérale de la section d'électrode de grille inférieure 13 a, pour l'amin-
cir, avant de former la région LDD du côté de la source.
On peut donc obtenir de meilleures caractéristiques de
fonctionnement aux fréquences élevées que dans des procé- dés classiques dans lesquels la longueur de grille est
déterminée seulement par des dimensions de masques.
Selon une autre caractéristique de la présente invention, du fait que la section d'électrode de grille inférieure 13 a est disposée entre la pellicule d'oxyde de silicium 12, qui est une couche d'isolation de grille, et la section d'électrode de grille supérieure 13 b, et est
placée notablement vers l'intérieur par rapport à la péri-
phérie extérieure de la section d'électrode de grille supérieure 13 b, on peut éliminer l'utilisation de masques quelconques, qui seraient par ailleurs nécessaires pour former les contacts de source, de grille et de drain 19 a, 19 b et 19 c, constitués par des couches de métal à faible résistance (platine et or), en évaporant séquentiellement du platine et de l'or après la formation des régions LDD du côté de la source et du côté du drain, 16, 17 Ceci réduit la résistance série de la grille, ce qui améliore
encore les caractéristiques de fonctionnement du dispo-
sitif aux fréquences élevées.
Il faut noter que le dispositif à semiconduc-
teurs et le procédé de fabrication de celui-ci qui sont représentés sur la figure 3 et sur les figures 4 (a)-4 (e), ne sont donnés qu'à titre d'exemples, et que la présente invention ne leur est pas limitée Il est possible de leur
apporter diverses modifications.
Par exemple, on peut inverser les types de conductivité de la couche épitaxiale 11, de la région LDD du côté de la source, 16, et de la région LDD du côté du drain, 17, par rapport à ceux du mode de réalisation représenté, pour leur donner respectivement le type N, le type P et le type P. En outre, les matériaux des sections d'électrode de grille inférieure et supérieure 13 a et 13 b ne sont pas
limités respectivement au molybdène et au titane-tungstè-
ne, et on peut utiliser n'importe quelles combinaisons de
matériaux conducteurs, à condition seulement qu'ils puis-
sent attaqués à des vitesses différentes lorsqu'ils sont soumis simultanément à une opération d'attaque par voie
sèche, pour former ainsi le surplomb de la section d'élec-
trode de grille supérieure 13 b, comme représenté sur la
figure 4 (b).
En ce qui concerne les matériaux pour le contact de source 19 a, le contact de grille 19 b et le contact de drain 19 c, on peut utiliser de l'aluminium et d'autres
métaux, au lieu du platine et de l'or.
Dans le procédé de fabrication qui est décrit, après le dépôt en phase vapeur des contacts de source, de
grille et de drain 19 a, 19 b et 19 c, on dépose le revête-
ment de passivation 18, mais il est possible de déposer le revêtement de passivation 18 avant la formation des
contacts respectifs, qui peut être réalisée par une tech-
nique de dépôt de métal ordinaire, utilisant des ouvertu-
res de contact d'électrodes qui sont formées par photoli-
thographie dans le revêtement 18.
Dans le mode de réalisation décrit ci-dessus, le matériau semiconducteur consiste en une couche épitaxiale en silicium, mais on peut utiliser une couche épitaxiale d'un matériau autre que le silicium, comme une couche
épitaxiale d'un semiconducteur composé, tel que l'arséniu-
re de gallium (Ga As) Un transistor à effet de champ à structure métalisolant-semiconducteur au Ga As, constitue
un exemple de dispositifs utilisant de tels matériaux.
Bien entendu, bien qu'on ait décrit ci-dessus un transis-
tor amplificateur de haute fréquence et un procédé de
fabrication de celui-ci, la présente invention est égale-
ment applicable à d'autres types de dispositifs à semi-
conducteurs, tels que des mémoires, dans le but de leur donner de meilleures caractéristiques de fonctionnement
aux fréquences élevées.
Il va de soi que de nombreuses autres modifica-
tions peuvent être apportées au dispositif et au procédé
décrits et représentés, sans sortir du cadre de l'inven-
tion.

Claims (13)

REVENDICATIONS
1 Un dispositif à semiconducteurs comprenant un substrat ( 10); une couche épitaxiale de semiconducteur ( 11) d'un premier type de conductivité, placée sur le substrat ( 10); des régions de source et de drain ( 16, 17) ayant un type de conductivité opposé à celui de la couche épitaxiale de semiconducteur ( 11),formées dans la couche épitaxiale de semiconducteur ( 11) et mutuellement espacées
d'une faible distance ( 1); une couche isolante ( 12) recou-
vrant au moins une partie de la couche épitaxiale de semi-
conducteur ( 11); et une électrode de grille ( 13 a, 13 b) formée sur la couche isolante ( 12); caractérisé en ce que l'électrode de grille ( 13 a, 13 b) comprend un empilement de sections d'électrodes de grille inférieure et supérieure ( 13 a, 13 b), la section d'électrode de grille supérieure ( 13 b) ayant une plus grande longueur de grille, la section d'électrode de grille inférieure ( 13 a) ayant une plus courte longueur de grille et étant placée sur une partie de la couche isolante ( 12) qui est pratiquement adjacente à la partie de la couche épitaxiale de semiconducteur ( 11) qui se trouve entre les régions de source et de drain ( 16, 17); et en ce que le bord de la région de source ( 16) qui fait face à la région de drain ( 17) est placé près du bord côté source de la section d'électrode de grille inférieure ( 13 a), mais ne s'étend pas au-delà du bord côté source de la section d'électrode de grille inférieure ( 13 a), dans la région de la couche épitaxiale ( 11) se trouvant au-dessous
de la section d'électrode de grille inférieure ( 13 a).
2 Un dispositif à semiconducteurs comprenant un substrat ( 10); une couche épitaxiale de semiconducteur ( 11) d'un premier type de conductivité, placée sur le substrat ( 10); des régions de source et de drain ( 16, 17) formées par implantation dans la couche épitaxiale de
semiconducteur ( 11) d'une impureté ayant un type de con-
ductivité opposé au premier type de conductivité, les régions de source et de drain ( 16, 17) étant mutuellement espacées d'une faible distance ( 1); une couche isolante
( 12) recouvrant au moins une partie de la couche épitaxia-
le de semiconducteur ( 11) entre les régions de source et de drain ( 16, 17); et une électrode de grille ( 13 a, 13 b) placée sur la couche isolante, caractérisé en ce que l'électrode de grille comprend un empilement de sections d'électrode de grille inférieure et supérieure ( 13 a, 13 b), la section d'électrode de grille supérieure ( 13 b) ayant
une plus grande longueur de grille, et la section d'élec-
trode de grille inférieure ( 13 a) ayant une plus courte longueur de grille, et étant placée sur une partie de la couche isolante ( 12) qui est pratiquement adjacente à la partie de la couche épitaxiale de semiconducteur ( 11) qui se trouve entre les régions de source et de drain ( 16, 17); et en ce que la région de source ( 16) est formée par
l'implantation de l'impureté du type de conductivité oppo-
sé dans la couche épitaxiale de semiconducteur ( 11), en utilisant à titre de masque la section d'électrode de grille supérieure ( 13 b), d'une manière telle que le bord de la région de source ( 16) qui fait face à la région de
drain ( 17) soit placé près du bord côté source de la sec-
tion d'électrode de grille inférieure ( 13 a), mais ne s'étende pas audelà du bord côté source de la section d'électrode de grille inférieure ( 13 a), dans la région de la couche épitaxiale ( 11) qui se trouve au-dessous de la
section d'électrode de grille inférieure ( 13 a).
3 Dispositif à semiconducteurs selon la reven-
dication 1, caractérisé en ce que la section d'électrode de grille inférieure ( 13 a) est une section d'électrode de grille de petite taille ayant une plus courte longueur de grille que la section d'électrode de grille supérieure ( 13 b), et étant déplacée vers la région de drain ( 17), par rapport à la section d'électrode de grille supérieure
( 13 b).
4 Dispositif à semiconducteurs selon la reven-
dication 2, caractérisé en ce que la section d'électrode de grille inférieure ( 13 a) est une section d'électrode de grille de petite taille ayant une plus courte longueur de grille que la section d'électrode de grille supérieure ( 13 b), et étant déplacée vers la région de drain ( 17), par rapport à la section d'électrode de grille supérieure
( 13 b).
Dispositif à semiconducteurs selon la reven- dication 1, caractérisé en ce que la section d'électrode
de grille inférieure ( 13 a) est formée par attaque latéra-
le, de façon à enlever une plus grande quantité du maté-
riau du côté de la partie faisant face à la région de source que du côté de la partie faisant face à la région de drain, grâce à quoi la distance du bord du côté de la
région de source de la section d'électrode de grille supé-
rieure ( 13 b), à partir du côté de la partie faisant face à la région de source de la section d'électrode de grille inférieure ( 13 a), est supérieure à la distance du bord du côté de la région de drain de la section d'électrode de grille supérieure ( 13 b) à partir du côté de la partie
faisant face à la région de drain de la section d'électro-
de de grille inférieure ( 13 a).
6 Dispositif à semiconducteurs selon la reven-
dication 2, caractérisé en ce que la section d'électrode
de grille inférieure ( 13 a) est formée par attaque latéra-
le, de façon à enlever une plus grande quantité du maté-
riau du côté de la partie faisant face à la région de source que du côté de la partie faisant face à la région de drain, grâce à quoi la distance du bord du côté de la
région de source de la section d'électrode de grille supé-
rieure ( 13 b), à partir du côté de la partie faisant face à la région de source de la section d'électrode de grille inférieure ( 13 a), est supérieure à la distance du bord du côté de la région de drain de la section d'électrode de grille supérieure ( 13 b) à partir du côté de la partie
faisant face à la région de drain de la section d'électro-
de de grille inférieure ( 13 a).
7 Dispositif à semiconducteurs selon la reven-
dication 2, caractérisé en ce que la région de drain est
formée par implantation de l'impureté du type de conduc-
tivité opposé dans la couche épitaxiale de semiconducteur
( 11), en utilisant à titre de masque la section d'électro-
de de grille supérieure ( 13 b), d'une manière telle que le bord de la région de drain ( 17) qui fait face à la région de source ( 16) se trouve près du bord côté drain de la section d'électrode de grille inférieure ( 13 a), mais ne s'étende pas au-delà du bord côté drain de la section d'électrode de grille inférieure ( 13 a), dans la région de la couche épitaxiale ( 11) se trouvant au-dessous de la
section d'électrode de grille inférieure ( 13 a).
8 Dispositif à semiconducteurs selon la reven-
dication 1, dans lequel une couche de contact en métal à
faible résistance ( 19 b) est placée sur la section d'élec-
trode de grille supérieure ( 13 b).
9 Dispositif à semiconducteurs selon la reven-
dication 2, dans lequel une couche de contact en métal à
faible résistance ( 19 b) est placée sur la section d'élec-
trode de grille supérieure ( 13 b).
10 Dispositif à semiconducteurs selon la reven-
dication 1, caractérisé en ce que des couches de contact en métal à faible résistance ( 19 b, 19 a, 19 c) constituées par le même matériau sont respectivement formées sur la section d'électrode de grille supérieure ( 13 b), sur la
région de source ( 16) et sur la région de drain ( 17).
11 Dispositif à semiconducteurs selon la reven-
dication 2, caractérisé en ce que des couches de contact en métal à faible résistance ( 19 b, 19 a, 19 c) constituées par le même matériau sont respectivement formées sur la section d'électrode de grille supérieure ( 13 b), sur la
région de source ( 16) et sur la région de drain ( 17).
12 Procédé de fabrication d'un dispositif à semiconducteurs, caractérisé en ce qu'il comprend les étapes suivantes: on forme une couche épitaxiale de semiconducteur ( 11) d'un premier type de conductivité sur un substrat ( 10); on forme une couche isolante ( 12) sur la couche épitaxiale de semiconducteur ( 11); on forme une première couche de métal ( 13 a') et une seconde couche de métal ( 13 b'), dans l'ordre indiqué, sur la couche isolante ( 12), les première et seconde couches de métal ( 13 a', 13 b') étant telles que lorsqu'elles sont soumises à une opération d'attaque avec un agent d'attaque sélectionné, la première couche de métal ( 13 a') est attaquée à une vitesse relativement élevée et la seconde couche de métal ( 13 b') est attaquée à une vitesse relativement lente; on applique une première matière de réserve sur la seconde couche de métal ( 13 b'); on enlève la première matière de réserve, en laissant une partie ( 14) de celle-ci; on soumet la structure à une opération d'attaque par voie sèche avec l'agent d'attaque sélectionné, en utilisant à titre de masque la partie ( 14) de la première matière de réserve qui reste sur la seconde couche de métal ( 13 b'), pour former ainsi un empilement d'une section d'électrode de grille supérieure ( 13 b) ayant une plus grande longueur
de grille, et d'une section d'électrode de grille infé-
rieure ( 13 a) ayant une plus courte longueur de grille; on enlève la première matière de réserve ( 14) qui reste sur la seconde couche de métal ( 13 b), et on applique une seconde matière de réserve sur la totalité des surfaces à
nu des sections d'électrode de grille supérieure et infé-
rieure ( 13 a, 13 b), sur les parties restantes de la couche
isolante ( 12) et sur la couche épitaxiale de semicon-
ducteur ( 11); on enlève une partie de la seconde matière de réserve, d'un côté de la structure, par rapport au centre approximatif de la section d'électrode supérieure
( 13 b); on implante dans la couche épitaxiale de semicon-
ducteur ( 11) une impureté ayant un type de conductivité opposé au premier type de conductivité, en utilisant à titre de masque la partie restante ( 15) de la seconde matière de réserve, pour former ainsi une région de source ( 16) dans la couche épitaxiale de semiconducteur ( 11); et on enlève la partie restante ( 15) de la seconde matière de
réserve et on implante une impureté du type de conducti-
vité opposé dans la couche épitaxiale de semiconducteur ( 11), pour former ainsi dans cette couche une région de drain ( 17) qui est espacée d'une faible distance ( 1) par
rapport à la région de source ( 16).
13 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 12, caractérisé en
ce qu'avant d'implanter une impureté du type de conducti-
vité opposé dans la couche épitaxiale de semiconducteur ( 11), pour former dans cette dernière la région de source ( 16), on effectue une attaque latérale de la section d'électrode de grille inférieure ( 13 a), en procédant par attaque par voie sèche en utilisant à titre de masque la seconde matière de réserve ( 15), de façon à réduire encore davantage la longueur de grille de la section d'électrode
de grille inférieure ( 13 a).
14 Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 12, caractérisé en ce qu'après la formation de la région de drain ( 17), on forme des couches de métal à faible résistance séparées ( 19 b, 19 a, 19 c) sur les surfaces supérieures respectives de la section d'électrode de grille supérieure ( 13 b), de la région de source ( 16) et de la région de drain ( 17), par une technique d'auto- alignement dans laquelle la
section d'électrode de grille supérieure ( 13 b) est utili-
sée à titre de masque.
Procédé de fabrication d'un dispositif à semiconducteurs selon la revendication 13, caractérisé en ce qu'après la formation de la région de drain ( 17), on forme des couches de métal à faible résistance séparées ( 19 b, 19 a, 19 c) sur les surfaces supérieures respectives de la section d'électrode de grille supérieure ( 13 b), de la région de source ( 16) et de la région de drain ( 17), par une technique d'auto- alignement dans laquelle la
section d'électrode de grille supérieure ( 13 b) est utili-
sée à titre de masque.
FR9212298A 1991-10-14 1992-10-14 Dispositif a semiconducteurs comportant un empilement de sections d'electrode de grille, et procede de fabrication de ce dispositif. Expired - Fee Related FR2682534B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3296354A JP2702338B2 (ja) 1991-10-14 1991-10-14 半導体装置、及びその製造方法

Publications (2)

Publication Number Publication Date
FR2682534A1 true FR2682534A1 (fr) 1993-04-16
FR2682534B1 FR2682534B1 (fr) 1994-10-07

Family

ID=17832467

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9212298A Expired - Fee Related FR2682534B1 (fr) 1991-10-14 1992-10-14 Dispositif a semiconducteurs comportant un empilement de sections d'electrode de grille, et procede de fabrication de ce dispositif.

Country Status (4)

Country Link
US (2) US5384479A (fr)
JP (1) JP2702338B2 (fr)
DE (1) DE4234528C2 (fr)
FR (1) FR2682534B1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2791177A1 (fr) * 1999-03-19 2000-09-22 France Telecom Procede de realisation d'une grille en forme de champignon ou grille en "t"
DE102011003090A1 (de) 2011-01-25 2012-07-26 Evonik Goldschmidt Gmbh Verwendung von Siliconmethacrylat-Partikeln in kosmetischen Formulierungen
EP2886102A1 (fr) 2013-12-19 2015-06-24 Evonik Industries AG Particules de silicone (méth-)acrylate, son procédé de fabrication et d'utilisation

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152293A (ja) * 1991-04-30 1993-06-18 Sgs Thomson Microelectron Inc 段差付き壁相互接続体及びゲートの製造方法
KR100274555B1 (ko) * 1991-06-26 2000-12-15 윌리엄 비. 켐플러 절연 게이트 전계 효과 트랜지스터 구조물 및 이의 제조 방법
JP3221766B2 (ja) * 1993-04-23 2001-10-22 三菱電機株式会社 電界効果トランジスタの製造方法
KR960042942A (ko) * 1995-05-04 1996-12-21 빈센트 비.인그라시아 반도체 디바이스 형성 방법
KR100359795B1 (ko) * 1995-08-22 2003-01-14 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
US5869378A (en) * 1996-04-26 1999-02-09 Advanced Micro Devices, Inc. Method of reducing overlap between gate electrode and LDD region
US5814555A (en) 1996-06-05 1998-09-29 Advanced Micro Devices, Inc. Interlevel dielectric with air gaps to lessen capacitive coupling
US6376330B1 (en) 1996-06-05 2002-04-23 Advanced Micro Devices, Inc. Dielectric having an air gap formed between closely spaced interconnect lines
US5953626A (en) * 1996-06-05 1999-09-14 Advanced Micro Devices, Inc. Dissolvable dielectric method
KR100207472B1 (ko) 1996-06-07 1999-07-15 윤종용 티타늄 질화막 적층 구조의 게이트 전극을 갖춘 반도체장치 및 그 제조 방법
US6605845B1 (en) * 1997-09-30 2003-08-12 Intel Corporation Asymmetric MOSFET using spacer gate technique
US5869379A (en) * 1997-12-08 1999-02-09 Advanced Micro Devices, Inc. Method of forming air gap spacer for high performance MOSFETS'
TW387151B (en) * 1998-02-07 2000-04-11 United Microelectronics Corp Field effect transistor structure of integrated circuit and the manufacturing method thereof
US6160316A (en) * 1998-03-04 2000-12-12 Advanced Micro Devices, Inc. Integrated circuit utilizing an air gap to reduce capacitance between adjacent metal linewidths
US6153477A (en) * 1998-04-14 2000-11-28 Advanced Micro Devices, Inc. Ultra short transistor channel length formed using a gate dielectric having a relatively high dielectric constant
US6180502B1 (en) * 1998-11-30 2001-01-30 Intel Corporation Self-aligned process for making asymmetric MOSFET using spacer gate technique
US6251737B1 (en) * 1999-11-04 2001-06-26 United Microelectronics Corp. Method of increasing gate surface area for depositing silicide material
DE10114778A1 (de) * 2001-03-26 2002-10-17 Infineon Technologies Ag Verfahren zur Herstellung eines MOSFETs mit sehr kleiner Kanallänge
JP2005527102A (ja) * 2001-07-24 2005-09-08 クリー　インコーポレイテッド 高電子移動度トランジスタ及びその製造方法
KR100683594B1 (ko) * 2002-06-26 2007-02-16 세미이큅, 인코포레이티드 반도체 디바이스 제조 방법
US6740535B2 (en) * 2002-07-29 2004-05-25 International Business Machines Corporation Enhanced T-gate structure for modulation doped field effect transistors
US20080200020A1 (en) * 2003-06-18 2008-08-21 Semequip, Inc. Semiconductor device and method of fabricating a semiconductor device
JP2005209836A (ja) * 2004-01-22 2005-08-04 Toshiba Corp 半導体装置の製造方法
US7129181B2 (en) * 2004-09-17 2006-10-31 Palo Alto Research Center Incorporated Sub-resolution gaps generated by controlled over-etching
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US8212290B2 (en) 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
US20090212332A1 (en) * 2008-02-21 2009-08-27 International Business Machines Corporation Field effect transistor with reduced overlap capacitance
JP5220549B2 (ja) * 2008-10-20 2013-06-26 本田技研工業株式会社 アウタロータ型多極発電機のステータ構造体
US8541296B2 (en) * 2011-09-01 2013-09-24 The Institute of Microelectronics Chinese Academy of Science Method of manufacturing dummy gates in gate last process
US9419083B2 (en) * 2014-11-21 2016-08-16 Raytheon Company Semiconductor structures having a gate field plate and methods for forming such structure
US11355442B2 (en) * 2019-05-10 2022-06-07 International Business Machines Corporation Forming self-aligned multi-metal interconnects

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57152168A (en) * 1981-03-13 1982-09-20 Nec Corp Manufacture of schottky barrier gate field effect transistor
JPS61194781A (ja) * 1985-02-23 1986-08-29 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタの製法
JPS6344771A (ja) * 1986-08-12 1988-02-25 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
EP0417646A2 (fr) * 1989-09-06 1991-03-20 Kabushiki Kaisha Toshiba Dispositif semi-conducteur de type MOS avec une électrode de grille multicouche et sa méthode de fabrication

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5928992B2 (ja) * 1975-02-14 1984-07-17 日本電信電話株式会社 Ｍｏｓトランジスタおよびその製造方法
JPS57149777A (en) * 1981-03-12 1982-09-16 Fujitsu Ltd Semiconductor device
JPS5950567A (ja) * 1982-09-16 1984-03-23 Hitachi Ltd 電界効果トランジスタの製造方法
DE3571291D1 (en) * 1984-12-21 1989-08-03 Siemens Ag Field effect transistor with a high voltage breakdown capacity, and method for its production
US5272100A (en) * 1988-09-08 1993-12-21 Mitsubishi Denki Kabushiki Kaisha Field effect transistor with T-shaped gate electrode and manufacturing method therefor
DE3840226A1 (de) * 1988-11-29 1990-05-31 Siemens Ag Verfahren zur herstellung von selbstjustierten metallisierungen fuer fet
JPH02226727A (ja) * 1989-02-28 1990-09-10 Oki Electric Ind Co Ltd Ｌｄｄ型ｍｏｓ半導体装置の製造方法
JP2786307B2 (ja) * 1990-04-19 1998-08-13 三菱電機株式会社 電界効果トランジスタ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57152168A (en) * 1981-03-13 1982-09-20 Nec Corp Manufacture of schottky barrier gate field effect transistor
JPS61194781A (ja) * 1985-02-23 1986-08-29 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタの製法
JPS6344771A (ja) * 1986-08-12 1988-02-25 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
EP0417646A2 (fr) * 1989-09-06 1991-03-20 Kabushiki Kaisha Toshiba Dispositif semi-conducteur de type MOS avec une électrode de grille multicouche et sa méthode de fabrication

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
"PROCESS FOR MAKING VERY SMALL, ASYMMETRIC, FIELD-EFFECT TRANSISTORS", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 30, no. 3, August 1987 (1987-08-01), NEW YORK US, pages 1136 - 1137 *
PATENT ABSTRACTS OF JAPAN vol. 006, no. 251 (E - 147) 10 December 1982 (1982-12-10) *
PATENT ABSTRACTS OF JAPAN vol. 012, no. 256 (E - 635) 19 July 1988 (1988-07-19) *
PATENT ABSTRACTS OF JAPAN vol. 11, no. 23 (E - 473)<2470> 22 January 1987 (1987-01-22) *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2791177A1 (fr) * 1999-03-19 2000-09-22 France Telecom Procede de realisation d'une grille en forme de champignon ou grille en "t"
WO2000057461A1 (fr) * 1999-03-19 2000-09-28 France Telecom Procede de realisation d'une grille en forme de champignon ou grille en 't'
DE102011003090A1 (de) 2011-01-25 2012-07-26 Evonik Goldschmidt Gmbh Verwendung von Siliconmethacrylat-Partikeln in kosmetischen Formulierungen
WO2012100884A1 (fr) 2011-01-25 2012-08-02 Evonik Goldschmidt Gmbh Utilisation de particules de méthacrylate de silicone dans des formulations cosmétiques
EP2886102A1 (fr) 2013-12-19 2015-06-24 Evonik Industries AG Particules de silicone (méth-)acrylate, son procédé de fabrication et d'utilisation
DE102013226568A1 (de) 2013-12-19 2015-06-25 Evonik Industries Ag Silicon(meth-)acrylat-Partikel, Verfahren zu deren Herstellung sowie deren Verwendung
US9725538B2 (en) 2013-12-19 2017-08-08 Evonik Degussa Gmbh Silicone (meth)acrylate particles, processes for their preparation and use thereof

Also Published As

Publication number Publication date
DE4234528A1 (de) 1993-04-15
DE4234528C2 (de) 1999-08-19
FR2682534B1 (fr) 1994-10-07
US5384479A (en) 1995-01-24
JPH05109761A (ja) 1993-04-30
JP2702338B2 (ja) 1998-01-21
US5462884A (en) 1995-10-31

Similar Documents

Publication Publication Date Title
FR2682534A1 (fr) Dispositif a semiconducteurs comportant un empilement de sections d&#39;electrode de grille, et procede de fabrication de ce dispositif.
EP0017697B1 (fr) Dispositif d&#39;interconnexions de circuits intégrés semi-conducteurs et son procédé de fabrication
EP0005720B1 (fr) Procédé de fabrication de transistors à effet de champ et à porte isolée à canal efficace très court
FR2822293A1 (fr) Transistor a effet de champ et double grille, circuit integre comportant ce transistor, et procede de fabrication de ce dernier
FR3011386A1 (fr) Transistor mos a espaceurs d&#39;air
FR2806832A1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d&#39;un tel transistor
FR2899017A1 (fr) Procede de realisation d&#39;un transistor a canal comprenant du germanium
FR2799304A1 (fr) Structure de tranchee sensiblement remplie de matiere a haute conductivite
EP0426251A1 (fr) Procédé pour fabriquer un dispositif à transistors MIS ayant une électrode de grille en forme de &#34;T&#34; inversé
EP3117465B1 (fr) Transistor a effet de champ et a heterojonction.
FR2613134A1 (fr) Dispositif semiconducteur du type transistor a effet de champ
FR2577348A1 (fr) Procede de formation de regions de silicium isolees et de dispositifs a effet de champ sur un substrat de silicium
EP3127142B1 (fr) Procédé de fabrication d&#39;une plaque de semi-conducteur adaptée pour la fabrication d&#39;un substrat soi, et plaque de substrat soi ainsi obtenue
EP3531444B1 (fr) Circuit intégré comprenant un substrat équipé d&#39;une région riche en pièges, et procédé de fabrication
EP0461967A2 (fr) Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d&#39;un tel composant
FR2632775A1 (fr) Transistor a effet de champ et procede de fabrication
FR2654256A1 (fr) Procede d&#39;implantation ionique vis a vis d&#39;une electrode d&#39;un dispositif semiconducteur.
EP1483793A2 (fr) Diode schottky de puissance a substrat sicoi, et procede de realisation d&#39;une telle diode
FR2496990A1 (fr) Transistor a effet de champ a barriere schottky
EP0190243B1 (fr) Procede de fabrication d&#39;un circuit integre de type mis
FR2643192A1 (fr) Procede de fabrication d&#39;un dispositif semi-conducteur comprenant une electrode en metal refractaire sur un substrat semi-isolant
FR3040538A1 (fr) Transistor mos et son procede de fabrication
FR2700221A1 (fr) Transistor à effet de champ ayant des propriétés améliorées de capacité parasite et de transconductance.
EP0949667A1 (fr) Cellule mémoire électriquement programmable
FR2871294A1 (fr) Procede de realisation d&#39;un transistor dmos de taille reduite, et transistor dmos en resultant

Legal Events

Date Code Title Description
ST Notification of lapse