[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

FR2653951A1 - LEVEL CONVERTER. - Google Patents

LEVEL CONVERTER. Download PDF

Info

Publication number
FR2653951A1
FR2653951A1 FR9002441A FR9002441A FR2653951A1 FR 2653951 A1 FR2653951 A1 FR 2653951A1 FR 9002441 A FR9002441 A FR 9002441A FR 9002441 A FR9002441 A FR 9002441A FR 2653951 A1 FR2653951 A1 FR 2653951A1
Authority
FR
France
Prior art keywords
level
signal
gate
level converter
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9002441A
Other languages
French (fr)
Other versions
FR2653951B1 (en
Inventor
Park Yong-Bo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2653951A1 publication Critical patent/FR2653951A1/en
Application granted granted Critical
Publication of FR2653951B1 publication Critical patent/FR2653951B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)

Abstract

L'invention concerne un convertisseur de niveau servant à convertir un niveau TTL d'un signal d'entrée en un niveau CMOS, comprenant un circuit de porte NI (1) recevant le signal TTL, un inverseur (INV) connecté au circuit de porte NI, et un circuit (2) de commande de vitesse. On obtient une vitesse de conversion élevée en rendant conducteurs deux transistors PMOS (PI2 et PI4) lorsque le signal TTL passe du niveau haut au niveau bas.The invention relates to a level converter for converting a TTL level of an input signal to a CMOS level, comprising an NI gate circuit (1) receiving the TTL signal, an inverter (INV) connected to the gate circuit. NI, and a speed control circuit (2). A high conversion speed is obtained by making two PMOS transistors (PI2 and PI4) conductive when the TTL signal goes from high to low.

Description

La présente invention concerne des puces semiconduc-The present invention relates to semiconductor chips.

trices, en particulier un convertisseur de niveau servant à convertir un niveau TTL (logique transistor-transistor) d'un signal  trices, in particular a level converter used to convert a TTL level (transistor-transistor logic) of a signal

d'entrée en un niveau CMOS (métal-oxyde-semiconducteur complémen-  entry into a CMOS (metal-oxide-semiconductor complementary level)

taire).to hush up).

De façon générale, le niveau du signal TTL est défini comme étant un niveau logique bas s'il est en dessous de 0,8 V, tandis que le niveau est défini comme étant un niveau haut s'il est au-dessus de 2,2 V D'autre part, le niveau du signal CMOS est défini comme étant le niveau logique bas s'il est le niveau de terre (VSS), tandis qu'il est défini comme étant le niveau haut s'il est le niveau de la tension d'alimentation (VCC) Ainsi, lorsqu'un signal TTL est appliqué à des puces semiconductrices CMOS, un convertisseur de niveau est nécessaire pour transformer  Generally, the level of the TTL signal is defined as being a low logic level if it is below 0.8 V, while the level is defined as being a high level if it is above 2, 2 V On the other hand, the CMOS signal level is defined as the low logic level if it is the ground level (VSS), while it is defined as the high level if it is the level of supply voltage (VCC) So when a TTL signal is applied to CMOS semiconductor chips, a level converter is needed to transform

le niveau de signal TTL en un niveau de signal CMOS Un convertis-  the TTL signal level to a CMOS signal level A converted-

seur de niveau selon la technique antérieure, qui est représenté sur la figure 1, transforme le niveau de signal TTL en un niveau de signal COMS par tirage vers le haut ou tirage vers le bas dans un  prior art level generator, which is shown in Figure 1, transforms the TTL signal level into a COMS signal level by pulling up or pulling down in a

circuit de porte NI 1.NI 1 door circuit.

Toutefois, si le niveau d'entrée du signal TTL est 2,2 V, le transistor de tirage vers le haut PMOS (MOS de type P) PI 2 et le transistor de tirage vers le bas NMOS (MOS de type N) NI 2 sont rendus conducteurs en même temps, de sorte que la taille du transistor PMOS PI 2 doit être inférieure à celle du transistor NMOS  However, if the input level of the TTL signal is 2.2 V, the pull-up transistor PMOS (MOS type P) PI 2 and the pull-down transistor NMOS (MOS type N) NI 2 are made conductive at the same time, so that the size of the PMOS transistor PI 2 must be smaller than that of the NMOS transistor

NI 2 afin que le signal de sortie soit maintenu comme un niveau bas.  NI 2 so that the output signal is kept as low.

Par conséquent, la vitesse de conversion de la porte NI 1 se ralentit lorsque le signal TTL passe du niveau haut au niveau bas, puisque la taille du transistor PMOS PI 2 est plus petite que celle du transistor NMOS NI 2 Ceci va à l'encontre de la tendance à  Consequently, the conversion speed of the NI 1 gate slows down when the TTL signal goes from high to low level, since the size of the PMOS transistor PI 2 is smaller than that of the NMOS transistor NI 2 This goes against of the tendency to

l'augmentation de la vitesse de fonctionnement.  increasing the operating speed.

C'est un but de l'invention de produire un convertisseur de niveau permettant d'obtenir un fonctionnement à grande vitesse  It is an object of the invention to produce a level converter enabling high speed operation to be obtained.

pour la conversion de niveau d'un signal TTL à un signal CMOS.  for level conversion of a TTL signal to a CMOS signal.

Un autre but de l'invention est de produire un convertis-  Another object of the invention is to produce a converted

seur de niveau possédant un circuit de commande de vitesse permet-  level selector with a speed control circuit

tant de commander la vitesse de conversion Ces buts, ainsi que d'autres buts, sont réalisés dans un convertisseur de niveau qui possède un circuit de commande de vitesse entre une borne d'entrée destinée au signal TTL et un inverseur connecté à une borne de sortie. Selon l'invention, il est proposé un convertisseur de niveau qui comporte une porte NI constituée de transistors PMOS et NMOS commandés par un signal de commande et de transistors PMOS et NMOS recevant un signal TTL, un inverseur connecté à une borne de sortie de la porte NI, une partie de couplage destinée à être  both to control the speed of conversion These goals, as well as other goals, are realized in a level converter which has a speed control circuit between an input terminal intended for the TTL signal and an inverter connected to a terminal exit. According to the invention, a level converter is proposed which comprises an NI gate made up of PMOS and NMOS transistors controlled by a control signal and of PMOS and NMOS transistors receiving a TTL signal, an inverter connected to an output terminal of the NI gate, a coupling part intended to be

commandée par le signal d'entrée TTL, une partie de tension cons-  controlled by the TTL input signal, a voltage part con-

tante permettant d'établir une tension constante sur une borne de sortie de la partie de couplage, et une partie de commande de vitesse destinée à être commandée par la tension de charge ou de décharge de la partie de couplage et la tension constante de la  aunt for establishing a constant voltage on an output terminal of the coupling part, and a speed control part intended to be controlled by the charging or discharging voltage of the coupling part and the constant voltage of the

partie de tension constante.part of constant voltage.

La description suivante, conçue à titre d'illustration de  The following description, intended as an illustration of

l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: la figure 1 est un schéma de circuit détaillé d'un convertisseur de niveau selon la technique antérieure; la figure 2 est un schéma de circuit détaillé d'un convertisseur de niveau selon l'invention; et la figure 3 est un diagramme temporel permettant d'effectuer la comparaison entre le convertisseur de niveau de la technique antérieure et un convertisseur de niveau réalisé selon l'invention. Sur la figure 1 est représenté un convertisseur de niveau selon la technique antérieure, dans lequel un signal de commande CS, servant à commander le convertisseur de niveau, est app Liqué aux deux grilles de transistors PMOS P Il et NMOS NI 1 En outre, une paire C de transistors CMOS, constituée d'un transistor de tirage vers le haut PMOS PI 2 et d'un transistor de tirage vers le bas NMOS NI 2, est connectée entre le drain du transistor PMOS P Il et la terre VSS et est activée sur une entrée IN par un signal TTL ayant respectivement comme niveau logique bas 0,8 V et comme niveau logique haut 2,2 V Un inverseur INV est connecté à une borne de sortie de la paire C de transistors CMOS afin d'inverser le signal de tirage vers le haut ou de tirage vers Le bas Ainsi, une porte NI 1 contient des transistors PMOS PI 1 et PI 2 et des transistors  the invention aims to give a better understanding of its characteristics and advantages; it is based on the appended drawings, among which: FIG. 1 is a detailed circuit diagram of a level converter according to the prior art; Figure 2 is a detailed circuit diagram of a level converter according to the invention; and FIG. 3 is a time diagram making it possible to carry out the comparison between the level converter of the prior art and a level converter produced according to the invention. FIG. 1 shows a level converter according to the prior art, in which a control signal CS, used to control the level converter, is app Licated to the two transistor gates PMOS P Il and NMOS NI 1 In addition, a pair C of CMOS transistors, consisting of a pull-up transistor PMOS PI 2 and a pull-down transistor NMOS NI 2, is connected between the drain of the PMOS transistor P Il and the earth VSS and is activated on an input IN by a TTL signal having respectively a low logic level 0.8 V and a high logic level 2.2 V An inverter INV is connected to an output terminal of the pair C of CMOS transistors in order to invert the signal draw up or draw down Thus, an NI 1 gate contains PMOS transistors PI 1 and PI 2 and transistors

NMOS N Il et NI 2.NMOS N Il and NI 2.

Avec cette structure, si le signal de commande CS de niveau haut est appliqué aux deux grilles des transistors PMOS PI 1 et NMOS N Il, le convertisseur de niveau n'est pas actif Toutefois, si le signal de commande CS est de niveau bas, le convertisseur de niveau est validé de sorte que le niveau du signal TTL est converti en un niveau de signal CMOS Ainsi, si le signal TTL a un niveau bas, le transistor PMOS PI 2 de la paire C de transistors CMOS devient conducteur beaucoup plus fortement que le transistor NMOS NI 2 ne le fait, puisque la tension de seuil du transistor NMOS est d'environ 0,8 V et que celle du transistor PMOS est d'environ -0,8 V, de sorte que le signal de sortie de la porte NI 1 est tiré vers le haut et est ensuite produit au titre du niveau haut de 5 V. Cette tension de niveau haut produite par la porte NI 1 est inversée en le niveau bas par l'inverseur INV et fournie à la  With this structure, if the high-level control signal CS is applied to the two gates of the PMOS transistors PI 1 and NMOS N II, the level converter is not active However, if the control signal CS is low level, the level converter is validated so that the level of the TTL signal is converted into a CMOS signal level Thus, if the TTL signal has a low level, the PMOS transistor PI 2 of the pair C of CMOS transistors becomes much more strongly conductive that the NMOS transistor NI 2 does, since the threshold voltage of the NMOS transistor is approximately 0.8 V and that of the PMOS transistor is approximately -0.8 V, so that the output signal from the NI 1 gate is pulled up and is then produced at the high level of 5 V. This high level voltage produced by the NI 1 gate is reversed to the low level by the inverter INV and supplied to the

sortie OUT.OUT output.

Inversement, si le signal TTL possède un niveau haut de 2,2 V, le transistor PMOS PI 2 et le transistor NMOS NI 2 sont rendus conducteurs en même temps Ainsi, pour maintenir le niveau de sortie comme niveau bas, il faut que la taille du transistor PMOS  Conversely, if the TTL signal has a high level of 2.2 V, the PMOS transistor PI 2 and the NMOS transistor NI 2 are made conductive at the same time So, to keep the output level as low, the size must be PMOS transistor

PI 2 soit plus petite que celle du transistor NMOS NI 2.  PI 2 is smaller than that of the NMOS transistor NI 2.

Ainsi, le transistor NMOS NI 2 devient conducteur plus fortement que le transistor PMOS PI 2, si bien que la tension de sortie VNOR de la porte NI 1 est tirée vers le bas Alors, le signal de sortie de la porte NI 1 devient le niveau bas, et ce signal de sortie est inversé en le niveau haut par l'inverseur INV Toutefois, le fait que le transistor PMOS PI 2 ait une plus petite taille que le transistor NMOS NI 2 ralentit la vitesse de conversion lorsque le signal d'entrée passe du niveau haut au  Thus, the NMOS transistor NI 2 becomes more strongly conductive than the PMOS transistor PI 2, so that the output voltage VNOR of the gate NI 1 is pulled down Then, the output signal of the gate NI 1 becomes the level low, and this output signal is inverted at the high level by the inverter INV However, the fact that the PMOS transistor PI 2 has a smaller size than the NMOS transistor NI 2 slows down the conversion speed when the input signal goes from high level to

niveau bas.low level.

La figure 2 est un schéma de circuit détaillé d'un convertisseur de niveau selon l'invention Un signal de commande CS, servant à commander le convertisseur de niveau, est appliqué aux deux grilles de transistors PMOS PI 1 et NMOS N Il de la figure 2 De plus, une paire C de transistors CMOS, constituée d'un transistor de tirage vers le haut PMOS PI 2 et d'un transistor de tirage vers le bas NMOS NI 2, est connectée entre le drain du transistor PMOS PI 1 et la terre VSS et est activée sur une entrée IN par un signal TTL ayant respectivement 0,8 V comme niveau bas et 2,2 V comme niveau haut Une porte NI 1 comporte les transistors PMOS PI 1 et PI 2 et les transistors NMOS N Il et NI 2 De plus, le signal TTL est appliqué à une partie de couplage 3 constituée par un transistor PMOS PI 3, qui assure le couplage avec le signal d'entrée TTL En outre, la source et le drain du transistor PMOS P 3  FIG. 2 is a detailed circuit diagram of a level converter according to the invention. A control signal CS, used to control the level converter, is applied to the two transistor gates PMOS PI 1 and NMOS N II of the figure. 2 In addition, a pair C of CMOS transistors, consisting of a pull-up transistor PMOS PI 2 and a pull-down transistor NMOS NI 2, is connected between the drain of PMOS transistor PI 1 and the earth VSS and is activated on an IN input by a TTL signal having respectively 0.8 V as low level and 2.2 V as high level An NI 1 gate comprises the PMOS transistors PI 1 and PI 2 and the NMOS transistors N Il and NI 2 In addition, the TTL signal is applied to a coupling part 3 constituted by a PMOS transistor PI 3, which ensures the coupling with the TTL input signal In addition, the source and the drain of the PMOS transistor P 3

sont connectés ensemble de manière à former un condensateur.  are connected together to form a capacitor.

Ensuite, une partie 4 de tension constante, servant à produire une tension constante, est connectée au transistor PMOS  Then, a constant voltage part 4, used to produce a constant voltage, is connected to the PMOS transistor

PI 3 La partie de tension constante 4 est constituée d'un tran-  PI 3 The constant voltage part 4 consists of a tran-

sistor NMOS NI 3, qui est toujours rendu conducteur, puisque la tension d'alimentation VCC est appliquée à la fois à la grille et au drain de manière à assurer un fonctionnement en diode, et une  NMOS NI 3 sistor, which is always made conductive, since the supply voltage VCC is applied to both the gate and the drain so as to ensure diode operation, and a

résistance R de valeur élevée est connectée à la source du tran-  resistance R of high value is connected to the source of the tran-

sistor NMOS NI 3 Le résistance R est faite de silicium poly-  NMOS NI 3 sistor The resistor R is made of poly-

cristallin ou d'un très petit transistor PMOS dont la grille est  crystal or a very small PMOS transistor whose gate is

connectée à la terre VSS.connected to earth VSS.

De plus, le noeud commun de la source et du drain du transistor PMOS PI 3 de la partie de couplage 3 est connectée à la résistance R de la partie de tension constante 4 En outre, une partie de commande de vitesse 5, constituée d'un transistor PMOS PI 4, qui est rendu conducteur ou non conducteur par couplage avec le signal d'entrée du transistor PMOS PI 3, est connectée En d'autres termes, la grille du transistor PMOS PI 4 de la partie de commande de vitesse 5 est connectée à la borne de sortie de la partie de tension constante 4, tandis que son drain est connecté à la borne de sortie de la paire C de transistors CMOS Un circuit total de commande de vitesse 2 est constitué par la partie de couplage 3, la partie de tension constante 4, et la partie de  In addition, the common node of the source and the drain of the PMOS transistor PI 3 of the coupling part 3 is connected to the resistor R of the constant voltage part 4 Furthermore, a speed control part 5, consisting of a PMOS transistor PI 4, which is made conductive or nonconductive by coupling with the input signal of the PMOS transistor PI 3, is connected In other words, the gate of the PMOS transistor PI 4 of the speed control part 5 is connected to the output terminal of the constant voltage part 4, while its drain is connected to the output terminal of the pair C of CMOS transistors A total speed control circuit 2 is formed by the coupling part 3, the part of constant voltage 4, and the part of

commande de vitesse 5.speed control 5.

On va maintenant décrire de façon détaillée le fonction-  We will now describe in detail the function-

nement de l'invention.invention.

Lorsque le signal de commande CS passe au niveau haut, le transistor PMOS PI 1 est rendu non conducteur, si bien que le  When the control signal CS goes high, the PMOS transistor PI 1 is made non-conductive, so that the

convertisseur de niveau est invalidé.  level converter is disabled.

Toutefois, si le signal de commande CS passe au niveau bas, le convertisseur de niveau est validé Tout d'abord, si le convertisseur de niveau est validé et que le signal TTL est dans l'état de niveau bas, la sortie de la porte NI 1 produit un signal de niveau haut, et le signal de niveau haut tiré vers le haut venant de la porte NI 1 est inversé en le signal de niveau bas par l'inverseur INV Ensuite, si le signal TTL est dans l'état de niveau haut, les deux transistors PMOS PI 2 et NMOS NI 2 sont rendus conducteurs en même temps Toutefois, la taille du transistor PMOS PI 2 est plus petite que celle du transistor NMOS NI 2, de sorte que le transistor NMOS NI 2 est rendu conducteur plus fortement que le transistor PMOS PI 2 Ainsi, le signal TTL est tiré vers le bas par le transistor NMOS NI 2 de manière à produire le signal de niveau bas, et le signal de niveau bas est inversé en le signal de niveau  However, if the control signal CS goes low, the level converter is validated First, if the level converter is validated and the TTL signal is in the low level state, the output of the gate NI 1 produces a high level signal, and the high level signal pulled up from the NI 1 gate is inverted to the low level signal by the inverter INV Then, if the TTL signal is in the state of high level, the two PMOS PI 2 and NMOS NI 2 transistors are made conductive at the same time However, the size of the PMOS PI 2 transistor is smaller than that of the NMOS NI 2 transistor, so that the NMOS NI 2 transistor is made conductive stronger than the PMOS transistor PI 2 Thus, the TTL signal is pulled down by the NMOS transistor NI 2 so as to produce the low level signal, and the low level signal is inverted into the level signal

haut par l'inverseur INV et fourni à la sortie OUT.  high by the inverter INV and supplied to the output OUT.

Ainsi, lorsque le signal TTL passe du niveau bas au niveau haut, les deux transistors PMOS PI 2 et NMOS NI 2 sont rendus conducteurs, mais le signal de sortie de la porte NI 1 prend l'état de niveau bas, puisque la taille du transistor NMOS NI 2 est plus grande que celle du transistor PMOS PI 2 De plus, le signal d'entrée TTL est appliqué à la grille du transistor PMOS PI 3 de la partie de couplage 3 D'autre part, la tension de sortie de référence VR venant de la partie de tension constante 4 est donnée  Thus, when the TTL signal passes from the low level to the high level, the two transistors PMOS PI 2 and NMOS NI 2 are made conductive, but the output signal of the gate NI 1 takes the state of low level, since the size of the NMOS transistor NI 2 is larger than that of the PMOS transistor PI 2 In addition, the input signal TTL is applied to the gate of the PMOS transistor PI 3 of the coupling part 3 On the other hand, the reference output voltage VR from the constant voltage part 4 is given

de manière constante par la différence entre la tension d'alimen-  steadily by the difference between the supply voltage

tation VCC d'une part et, d'autre part, la tension de seuil VT du transistor NMOS NI 3 et la tension de polarisation inverse VBB, c'est-àdire VR = VCC VT VBB Alors, le transistor PMOS PI 4 est rendu non conducteur Toutefois, si la tension d'entrée passe du niveau haut au niveau bas, le transistor NMOS NI 2 de la porte NI 1 est rendu non conducteur, tandis que le transistor PMOS PI 2 est rendu conducteur Par conséquent, la tension de sortie VNOR de la  tation VCC on the one hand and, on the other hand, the threshold voltage VT of the NMOS transistor NI 3 and the reverse bias voltage VBB, that is to say VR = VCC VT VBB Then, the PMOS transistor PI 4 is rendered non-conductive However, if the input voltage goes from high to low, the NMOS transistor NI 2 of the NI gate 1 is made non-conductive, while the PMOS transistor PI 2 is made conductive Consequently, the output voltage VNOR of the

porte NI 1 prend l'état de niveau haut, mais la vitesse de conver-  gate NI 1 takes the state of high level, but the speed of conversion

sion est ralentie du fait de La taille du transistor PMOS PI 2.  The size of the PMOS transistor PI 2 is slowed down.

Dans Le même temps, le transistor PMOS PI 3 de La partie de couplage 3 reçoit également le signal d'entrée, de sorte que la tension d'entrée VA descend suffisamment pour rendre conducteur le transistor PMOS PI 4 de la partie de commande de vitesse 5 Ainsi, la tension VA appliquée à la grille du transistor PMOS PI 4 descend en dessous du niveau de référence VR de La partie de tension constante 4 Alors, lorsque La tension TTL passe du niveau haut au niveau bas, le transistor PMOS P 12 de la paire C de transistors CMOS et le transistor PMOS PI 4 de la partie de commande de vitesse sont rendus conducteurs en même temps, ce qui rend plus grande la  At the same time, the PMOS transistor PI 3 of the coupling part 3 also receives the input signal, so that the input voltage VA drops enough to make the PMOS transistor PI 4 of the speed control part conductive. 5 Thus, the voltage VA applied to the gate of the PMOS transistor PI 4 drops below the reference level VR of the constant voltage portion 4 Then, when the voltage TTL goes from the high level to the low level, the PMOS transistor P 12 of the pair C of CMOS transistors and the PMOS transistor PI 4 of the speed control part are made conductive at the same time, which makes the

vitesse d'élévation de la tension de sortie VNOR de La porte NI 1.  speed of rise of the output voltage VNOR of the gate NI 1.

Par conséquent, la tension de sortie OUT de l'inverseur INV devient  Consequently, the output voltage OUT of the inverter INV becomes

basse rapidement.quickly.

De plus, après une durée constante, la tension de référence VR de la partie de tension constante 4 revient à la valeur initiale, si bien que le transistor PI 4 est rendu non conducteur, mais la tension de sortie de la porte NI 1 a déjà atteint un état de niveau suffisamment élevé Comme mentionné ci-dessus, dans La conversion du niveau TTL en le niveau CMOS, la vitesse de conversion est très lente puisque le transistor PMOS PI 2 possède une p Lus petite taille que le transistor NMOS NI 2 pour produire le signal de niveau bas dans la porte NI 1 lorsque le  In addition, after a constant duration, the reference voltage VR of the constant voltage part 4 returns to the initial value, so that the transistor PI 4 is made non-conductive, but the output voltage of the gate NI 1 has already reaches a sufficiently high level state As mentioned above, in The conversion of the TTL level to the CMOS level, the conversion speed is very slow since the PMOS transistor PI 2 has a p Lus smaller size than the NMOS transistor NI 2 for produce the low level signal in gate NI 1 when the

signal d'entrée TTL passe du niveau haut au niveau bas.  TTL input signal goes from high level to low level.

Toutefois, l'invention peut augmenter la vitesse de conversion en rendant conducteurs à la fois Le transistor PMOS PI 2 de la paire de transistors CMOS de la porte NI et le transistor PMOS PI 4 de la partie de commande de vitesse 5 lorsque le signal TTL passe du niveau haut au niveau bas De plus, le circuit de commande de vitesse constitué par la partie de couplage, la partie de tension constante et la partie de commande de vitesse est simple, de sorte qu'il est possible de l'utiliser facilement dans  However, the invention can increase the conversion speed by making both the PMOS transistor PI 2 of the pair of CMOS transistors of the NI gate and the PMOS transistor PI 4 of the speed control part 5 conductive when the TTL signal goes from high to low level In addition, the speed control circuit consisting of the coupling part, the constant voltage part and the speed control part is simple, so that it can be used easily in

le convertisseur de niveau de la technique antérieure.  the prior art level converter.

Bien entendu, L'homme de l'art sera en mesure d'imaginer,  Of course, the skilled person will be able to imagine,

à partir du dispositif dont la description vient d'être donnée à  from the device whose description has just been given to

titre simplement illustratif et nullement Limitatif, diverses  title merely illustrative and in no way limiting, various

viariantes et modifications ne sortant pas du cadre de L'invention.  variations and modifications outside the scope of the invention.

Claims (4)

REVENDICATIONS 1 Convertisseur de niveau, caractérisé en ce qu'il comprend:  1 Level converter, characterized in that it includes: un moyen faisant fonction de porte NI comportant un tran-  means acting as an NI gate comprising a tran sistor PMOS (PI 1) et un transistor NMOS (N Il) commandés par un signal de commande (CS) et une paire de transistors CMOS (PI 2, NI 2) recevant un signal TTL; un moyen inverseur connecté audit moyen faisant fonction de porte NI et servant à inverser le signal de sortie dudit moyen faisant fonction de porte NI; et un moyen de commande de vitesse comportant une partie de couplage qui assure le couplage avec le signal TTL, une partie de tension constante qui établit une tension de référence (VR), et une partie de commande de vitesse permettant de commander la vitesse de conversion à l'aide du signal de couplage et de la tension de  PMOS sistor (PI 1) and an NMOS transistor (N II) controlled by a control signal (CS) and a pair of CMOS transistors (PI 2, NI 2) receiving a TTL signal; inverter means connected to said NI gate means and for inverting the output of said NI gate means; and speed control means comprising a coupling part which provides coupling with the TTL signal, a constant voltage part which establishes a reference voltage (VR), and a speed control part for controlling the conversion speed using the coupling signal and the voltage référence (VR).reference (VR). 2 Convertisseur de niveau selon la revendication 1,  2 level converter according to claim 1, caractérisé en ce que ladite partie de couplage comporte un tran-  characterized in that said coupling portion comprises a tran- sistor PMOS (PI 3) dont la grille reçoit le signal TTL et dont la  PMOS sistor (PI 3) whose gate receives the TTL signal and whose source et le drain sont connectés ensemble.  source and drain are connected together. 3 Convertisseur de niveau selon la revendication 1, caractérisé en ce que ladite partie de tension constante comporte un transistor NMOS (NI 3) dont le drain et la grille sont connectés à la tension d'alimentation électrique (VCC) et dont la source est  3 level converter according to claim 1, characterized in that said constant voltage portion comprises an NMOS transistor (NI 3) whose drain and gate are connected to the power supply voltage (VCC) and whose source is connectée à une résistance (R) de valeur élevée.  connected to a high value resistor (R). 4 Convertisseur de niveau selon la revendication 1, caractérisé en ce que ladite partie de commande de vitesse comporte un transistor PMOS (PI 4) qui est rendu conducteur ou non conducteur par le signal de couplage venant de la partie de couplage et par la  4 level converter according to claim 1, characterized in that said speed control part comprises a PMOS transistor (PI 4) which is made conductive or non-conductive by the coupling signal coming from the coupling part and by the tension constante venant de la partie de tension constante.  constant voltage coming from the constant voltage part. Convertisseur de niveau selon la revendication 3,  Level converter according to claim 3, caractérisé en ce que la résistance (R) est faite de silicium poly-  characterized in that the resistor (R) is made of poly- silicon cristallin ou d'un très petit transistor PMOS dont la grille est  crystal or a very small PMOS transistor whose gate is connectée à la terre (VSS).connected to earth (VSS).
FR909002441A 1989-10-26 1990-02-27 LEVEL CONVERTER. Expired - Lifetime FR2653951B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890015443A KR920006251B1 (en) 1989-10-26 1989-10-26 Level converter

Publications (2)

Publication Number Publication Date
FR2653951A1 true FR2653951A1 (en) 1991-05-03
FR2653951B1 FR2653951B1 (en) 1992-02-14

Family

ID=19291059

Family Applications (1)

Application Number Title Priority Date Filing Date
FR909002441A Expired - Lifetime FR2653951B1 (en) 1989-10-26 1990-02-27 LEVEL CONVERTER.

Country Status (5)

Country Link
JP (1) JPH03147419A (en)
KR (1) KR920006251B1 (en)
DE (1) DE4006144A1 (en)
FR (1) FR2653951B1 (en)
GB (1) GB2238681B (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4127212A1 (en) * 1991-08-16 1993-02-18 Licentia Gmbh Logic signal level conversion circuit - uses reference stage to ensure defined level adjustment independent of temp. variations
KR940005509B1 (en) * 1992-02-14 1994-06-20 삼성전자 주식회사 Step-up control circuit and its output buffer circuit
JP3038094B2 (en) * 1992-12-24 2000-05-08 三菱電機株式会社 Output circuit of semiconductor integrated circuit device
DE102007005403A1 (en) 2007-02-03 2008-08-07 Man Roland Druckmaschinen Ag Sheet-separating suction device for feeder of sheet printing press, has drive device including stroke length adjusting device for fixing suction position by adjustment of length of stroke of cup along vertical running path
DE202010003265U1 (en) 2010-03-08 2010-05-27 Manroland Ag suction head
DE202011001879U1 (en) 2010-12-16 2011-03-24 Manroland Ag suction device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5873233A (en) * 1981-10-28 1983-05-02 Nec Corp Semiconductor integrated circuit
US4593212A (en) * 1984-12-28 1986-06-03 Motorola, Inc. TTL to CMOS input buffer
US4689505A (en) * 1986-11-13 1987-08-25 Microelectronics And Computer Technology Corporation High speed bootstrapped CMOS driver

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4258272A (en) * 1979-03-19 1981-03-24 National Semiconductor Corporation TTL to CMOS input buffer circuit
JPS58184821A (en) * 1982-03-31 1983-10-28 Fujitsu Ltd boost circuit
US4501978A (en) * 1982-11-24 1985-02-26 Rca Corporation Level shift interface circuit
JPS6162230A (en) * 1984-09-04 1986-03-31 Seiko Epson Corp interface circuit
JPS61170125A (en) * 1985-01-23 1986-07-31 Oki Electric Ind Co Ltd Output circuit
JPS6213120A (en) * 1985-07-10 1987-01-21 Mitsubishi Electric Corp Semiconductor device
JPS6269719A (en) * 1985-09-24 1987-03-31 Toshiba Corp Level conversion logic circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5873233A (en) * 1981-10-28 1983-05-02 Nec Corp Semiconductor integrated circuit
US4593212A (en) * 1984-12-28 1986-06-03 Motorola, Inc. TTL to CMOS input buffer
US4689505A (en) * 1986-11-13 1987-08-25 Microelectronics And Computer Technology Corporation High speed bootstrapped CMOS driver

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN, vol. 7, no. 166 (E-188)[1311], 21 juillet 1983; & JP-A-58 73 233 (NIPPON DENKI K.K.) 02-05-1983 *

Also Published As

Publication number Publication date
DE4006144C2 (en) 1992-03-05
KR920006251B1 (en) 1992-08-01
GB9004352D0 (en) 1990-04-25
JPH03147419A (en) 1991-06-24
KR910008842A (en) 1991-05-31
FR2653951B1 (en) 1992-02-14
DE4006144A1 (en) 1991-05-23
GB2238681B (en) 1994-03-23
GB2238681A (en) 1991-06-05

Similar Documents

Publication Publication Date Title
FR2520173A1 (en) LEVEL OFFSET CIRCUIT FOR INTEGRATED CIRCUITS SUCH AS PROGRAMMABLE MEMORY
FR2667409A1 (en) SOURCE VOLTAGE CONTROL CIRCUIT.
FR2798014A1 (en) SUPPLY CIRCUIT WITH VOLTAGE SELECTOR
EP0583203B1 (en) Circuit that pulls the input of an integrated circuit into a defined state
EP0678802B1 (en) Circuit for voltage limiting with hysteresis comparator
FR2593981A1 (en) INVERTER CIRCUIT OF CMOS INPUT COMPATIBLE WITH TTL SIGNALS
EP0328465B1 (en) Switch mode power mos transistor gate control circuit
FR2653951A1 (en) LEVEL CONVERTER.
FR2897993A1 (en) ELECTRONIC DEVICE FOR CONTROLLING AN EXTERNAL LOAD WHOSE OUTPUT SIGNAL SLOPE IS INDEPENDENT OF THE EXTERNAL LOAD CAPACITY AND CORRESPONDING INTEGRATED COMPONENT
JP3295661B2 (en) Integrated circuit device
FR2793970A1 (en) Control method for switch of capacitance switching device, for use as input circuit of analogue-digital converter, involves using IGFET for charging of capacitance
FR2529410A1 (en) ENHANCED NOISE REDUCTION FIELD EFFECT TRANSISTOR STAMP AMPLIFIER
FR3123121A1 (en) AMBIENT LIGHT SENSOR
FR2599199A1 (en) CMOS LOGIC-LEVEL TRANSISTOR-TRANSISTOR LOGIC INPUT
EP0301979B1 (en) Base control bridge circuit with controlled turn-off, even in the avalanche mode
EP0109106A1 (en) Circuit for converting signal levels between a saturated logic and a non-saturated logic
EP1109026B1 (en) Apparatus for detecting a high voltage
EP2319179B1 (en) Connection device for integrated circuit
EP1146732B1 (en) Photosignal to voltage conversion device in image sensors with offset integrators
FR2654880A1 (en) "Intelligent" power integrated circuit of the MOS type, for controlling the power supply to an electrical load
EP0187572B1 (en) Logic voltage excursion limiter circuit, and circuit using such an excursion limiter
FR3075519A1 (en) DEVICE FOR FILTERING SIGNALS, IN PARTICULAR SIGNALS OF AN I2C BUS
FR2618962A1 (en) "OR EXCLUSIVE" DOOR IN CMOS TECHNOLOGY
EP1296446A1 (en) Balanced Mixer using bipolar Transistors
FR2648971A1 (en) OUTPUT INTERFACE CIRCUIT BETWEEN TWO DIGITAL CIRCUITS OF DIFFERENT NATURE

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20071030