[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

FR2482818A1 - Circuit integre ceramique multicouche et son procede de fabrication - Google Patents

Circuit integre ceramique multicouche et son procede de fabrication Download PDF

Info

Publication number
FR2482818A1
FR2482818A1 FR8108451A FR8108451A FR2482818A1 FR 2482818 A1 FR2482818 A1 FR 2482818A1 FR 8108451 A FR8108451 A FR 8108451A FR 8108451 A FR8108451 A FR 8108451A FR 2482818 A1 FR2482818 A1 FR 2482818A1
Authority
FR
France
Prior art keywords
chips
layers
conductive
blades
ceramic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8108451A
Other languages
English (en)
Other versions
FR2482818B1 (fr
Inventor
Shawki S Ibrahim
James E Elsner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CTS Corp
Original Assignee
CTS Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CTS Corp filed Critical CTS Corp
Publication of FR2482818A1 publication Critical patent/FR2482818A1/fr
Application granted granted Critical
Publication of FR2482818B1 publication Critical patent/FR2482818B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

UN CIRCUIT INTEGRE, DESTINE A ETRE FIXE SUR UNE CARTE DE CIRCUITS IMPRIMES 24, COMPREND PLUSIEURS COUCHES SUPERPOSEES 12, 14, 18 ET AU MOINS UN CHIPS 40 MONTE SUR LA COUCHE INTERMEDIAIRE 14, A L'INTERIEUR D'UNE OUVERTURE DE LA COUCHE SUPERIEURE 18. DES FILS 42 RELIENT LE CHIPS 40 A DES BORNES 46 ALTERNEES SUR CERTAINES DES COUCHES 12, 14, 18. CES BORNES 46 SONT RELIEES A DES MOTIFS CONDUCTEURS IMPRIMES SUR CES COUCHES 12, 14, 18 ET RELIES DE COUCHE A COUCHE PAR DES CONNEXIONS EN BORDURE 34 OU EN TUNNEL 32.

Description

24828 18
I En incorporant à des paquets ou empilages'1,
des chips ou groupes de chips à interconnexions, les liai-
sons à fi.1 provenant des chips ou groupes de chips, en particulier lorsqu'il y a une forte densité de composants ou lorsque les plages de liaison portées par les chips
sont très rapprochées les unes des autres, sont excessive-
ment encombrées si bien qu'il existe un réel danger pour que les liaisons à fil viennent en contact trop près les unes des autres et présentent de sérieuses difficultés pour maintenir l'écartement requis entre fils et
plages de liaison. Ceci est dû au fait que les motifs con-
ducteurs convergent vers les chips à partir des motifs
métallisés imprimés qui sont prévus sur la plaquette cé-
ramique unique. Il en résulte un encombrement excessif des conducteurs ou liaisons à fil. Cependant, dans la fabrication des circuits à chips multiples, la tendance actuelle est d'aboutir à une densité de composants encore plus grande, les motifs conducteurs du paquet céramique
devant être reliés par fils aux chips du groupe de chips.
Par conséquent, la tendance actuelle de la technologie,qui est d'atteindre une densité toujours plus grande de composants,soulève de délicats problèmes qui n'ont pas encore trouvé de solutions et qui sont de réaliser les bornes de sortie nécessaires, sur des circuits intégrés à haute intégration ou intégration à grande échelle(désignés souvent par les techniciens français par les initiales LSI de l'appellation en langue anglaise de la catégorie de ces circuits, c'est-à-dire Large Scale Integration), pour relier par fils les composants aux motifs conducteurs métallisés tout en maintenant,entre les liaisons à fil des broches, un écart standard, imposé par l'industrie, qui est de 0,25 mm.
L'un des buts principaux de la présente in-
vention est de réaliser un support de chips multicouche, à forte densité de composants, dans lequel des fils de liaison sont reliés à un seul chips ou à des chips reliés entre eux dans un groupe de chips, les liaisons à fils étant disposées pour constituer des bornes de sortie en l
24828 18
des couches ou niveaux qui diffèrent de façon alternée dans le paquet céramique, ce qui attribue un plus grand
espacement aux diverses liaisons à fil et plages de liai-
son à fil.
L'invention a également pour but de fournir un groupe de chips interconnectés, disposé dans une cavité d'un paquet céramique multicouche, dans lequel les liaisons à fil sont fixées successivement, par une extrémité, au groupe de chips et, par l'autre extrémité, à des niveaux . 0 différents du paquet céramique multicouche. Les niveaux
respectifs du paquet céramique sont individuellement mé-
tallisés pour former un motif conducteur particulier ?t de tels motifs sont connectés par l'intermédiaire de l'une
au moins des deux connexions métallisées sous forme d'ou-
vertures de "tunnels" percés d'une couche à l'autre et de
zones métallisées en bordure de façon à connecter les mo-
tifs conducteurs respectifs qui aboutissent en fin de comp-
te à une série de plages conductrices à la face inférieure
du paquet céramique.
L'invention a encore pour but d'accroître la densité d'un groupe de chips, pour circuits intégrés à haute intégration, tout en assurant les bornes nécessaires aux liaisons à fil qui aboutissent à un tel groupe et tout en maintenant l'écartement requis de 0,25 mm et la largeur requise de 0,25 mm pour les plages métallisées destinées
aux liaisons à fil.
De façon générale, l'invention a pour but de fournir un paquet céramique multicouche ayant plusieurs> couches étagées dont chacune possède un motif conducteur particulier, les motifs des différentes couches étant reliés entre eux par l'intermédiaire de trous ou tunnels métallisés
et/ou de zones métallisées en bordure. Diverses bornes,pro-
venant d'un groupe de chips interconnectés qui est placé dans une cavité centrale, sont reliées par des liaisons à
fil à ces motifs, tout en maintenant des écartements ap-
propriés les unes par rapport aux autres.
D'autres caractéristiques et buts de la pré-
sente invention apparaîtront à la lecture du complément de
248Z818
description qui suit et qui fait référence aux dessins
annexés, lesquels illustrent à titre d'exemple, sans au-
cun caractère restrictif, un mode de réalisation particu-
lier de l'invention.
éclatée La figure 1 illustre, par une vue en perspec-
tive/,le paquet céramique multicouche avec,à sa partie in-
férieure, une carte à circuits imprimés et, à son extrémité supérieure, une combinaison de cadre et de couvercle qui,
dans le paquet céramique, vient obturer une cavité inté-
rieure destinée à recevoir un groupe de chips.
La figure 2 montre, par une vue en perspective à plus grande échelle, le paquet céramique multicouche dont
le cadre et le couvercle ont été enlevés.
La figure 3 est une coupe, selon la ligne 3-3 de
de la figure 2, montrant les bordures métallisées, les tun-
nels métallisés et les connexions par liaisons à fil et par motifs métallisés entre le groupe de chips et les divers
niveaux du paquet céramique multicouche.
La figure 4 montre la face inférieure de la couche de base du paquet céramique qui est à monter sur
la carte métallisée.
La figure 4a montre la face supérieure de la couche de base du paquet céramique, c'est-à-dire la face
opposée à celle qui est visible à'la figure 4.
La figure 5 montre, en perspective à plus grande échelle, les fils reliant, par leurs extrémités respectives, le groupe de chips aux couches appropriées du paquet céramique, avec une liaison en boule à l'une des extrémités de ces fils et une liaison en coin à l'autre
extrémité.
Si l'on se reporte à la figure 1, on y a
désigné par 10 dans son ensemble un paquet céramique mul-
ticouche qui comprend plusieurs couches ou lames de subs-
trat céramique, savoir une couche de base 12, une couche intermédiaire 14 sur laquelle est monté un groupe d e chips reliés entre eux 16, une couche supérieure ajourée 18,. une
couche-cadre 20 et une couche-couvercle 22. Le paquet céra-
mique multicouche 10 est monté en bloc sur une carte métal-
lisée 24.
La couche de base 12, la couche intermédiaire 14 et la couche supérieure 18 possèdent chacune un motif conducteur imprimé qui est indiqué en 26 sur la couche de base 12, en 28 sur la couche intermédiaire 14 et en 30 sur la couche supérieure 18. Le motif particulier de ces zones métallisées conductrices ne fait pas partie de la présente invention. Cependant, il est envisagé de former sur les substrats céramiques, avantcuisson ou frittage de ceux-ci
et assemblage, les motifs conducteurs qui sont alors adap-
tés mutuellement et reliés électriquement par des conne-
xions aboutissant finalement à des plages 33 sur la face inférieure 31 (figure 4) de la couche de base 12 afin
de coopérer avec la carte métallisée 24.
Entre couches voisines, les motifs conducteurs cas
sont reliés les uns aux autres, dans certains/,par l'inter-
médiaire de "tunnels" 32 (figures 3 et 4a) qui sont formés de trous verticaux, traversant de part en part l'une-des
couches 12, 14 et 18 et remplis de métal ou alliage métal-
lique. Dans d'autres cas, les motifs des différentes cou-
ches sont reliés entre eux par l'intermédiaire de zones
métallisées en bordure 34 (figures 3 et 4a).
Le groupe de chips 16 est constitué de chips pour circuits intégrés à haute intégration, convenablement reliés entre eux. Ces chips sont reliés par des circuits imprimés par métallisation sur la surface en regard de la
couche intermédiaire 14, ces circuits imprimés étant dési-
gnés par 36 à la figure 1.
Pour établir des liaisons à fil entre chips et afin d'éliminer la nécessité de les faire passer d'abord
d'un chips vers l'extérieur jusqu'à la périphérie du pa-
quet 10, puis en sens inverse jusqu'à un autre chips, il peut y avoir une liaison à fil d'un chips à l'autre par l'intermédiaire de plages de raccordement 38 (figures 1 et 2) disposées entre les chips 40 et séparant ceux-ci. De
telles liaisons à fil court sont désignées dans leur en-
semble par 42 aux figures 2 et 3. Il existe ainsi les interconnexions nécessaires pour constituer un groupe de chips à interconnexions de forte densité qui possède
des bornes de sortie vers les motifs conducteurs des dif-
férentes couches appartenant au paquet céramique multi-
couche. En raison de la forte densité de composants qui vient d'être évoquée, il est difficile de maintenir l'écartement de 0,25 mm qui est nécessaire pour les motifs conducteurs. Conformément à l'invention, ceci est résolu
de la manière illustrée aux figures 2 et 3. Comme le mon-
trent ces figures, les liaisons à fil 42 convergent sur le groupe de chips 16 en étant reliées, par l'une de leurs extrémités,à l'aide d'une liaison en boule 44 (figure 5) à l'un des chips 40 et, par l'autre de leurs extrémités, à l'aide d'une liaison en coin 46 à un motif conducteur de l'une ou l'autre de la couche intermédiaire 14 et de la couche-cadre 18. Malgré la forte densité des composants ou chips LSI et des liaisons à fil, on maintient néanmoins
l'écartement de 0,25 mm sur les motifs conducteurs en al-
ternant les couches 14 et 18.
Bien entendu, il est possible de faire alter-
ner plus de deux couches; c'est ainsi que l'on peut envi-
sager trois ou quatre couches, ou même davantage, pour éta-
blir les liaisons alternés à fil. L'idée générale est tou-
tefois qu'en établissant les liaisons à fil entre le groupe
de chips à forte densité, placé au centre, et divers ni-
veaux alternés des couches métallisées, on peut augmenter le nombre des liaisons à fil et obtenir la densité voulue des composants placés au centre sans compromettre en rien
l'écartement nécessaire de 0,25 mm pour les motifs conduc-
teurs.
Les liaisons à fil, réalisées entre le groupe central et les motifs conducteurs situés aux différents niveaux, assurent des connexions appropriées de couche à couche de la façon décrite, par l'intermédiaire soit des tunnels métallisés 32, soit des métallisations en bordure 34 (figures 3 et 4a); toutes ces zones métallisées 32, 34 aboutissent en fin de compte à la couche de base 12 et aux plages conductrices inférieures 33 qui sont à leur tour reliées à des endroits appropriés d'une carte métallisée
sous-jacente 24. De façon typique, les couches ou plaquet-
tes peuvent être faites de silicate d'aluminium ou d'au-
tres constituants de substrat inertes qui, comme indiqué ci-dessus, n'ont pas encore été cuits au moment o l'on forme sur ceux-ci les métallisations, tunnels 32 et zones
métallisées en bordure 34.
On place la couche-couvercle 22 au-dessus des 26 28 ou JO
couches 12, 14, 18 portant un motif conducteur/,de la cou-
che-cadre 20 et/groupe de chips 16, une fois que ce groupe est fixé et que les liaisons à fil 42 ont été établies avec le groupe de chips placé au centre. On procède ensuite à la cuisson ou frittage (scellement) de la totalité de l'empilage ou paquet et on monte le produit final sur la carte métallisée 24. Les diverses couches ayant été faites chacune par compression de particules céramiques, on soumet ces couches à une cuisson simultanée de façon à fritter
les particules et à lier les diverses couches ensemble.
A cet effet, on commence par monter le groupe de chips 16 sur la couche intermédiaire 14 et par relier
entre eux les diverses chips 40 de ce groupe 16 par l'in-
termédiaire des plages conductrices prévues sur la face supérieure de la couche intermédiaire 14, et sur d'autres
couches en fonction des besoins.
Le groupe de chips 16 possède des liaisons
à fil 42 avec les motifs conducteurs réalisés par métal-
lisation des substrats céramiques, ces liaisons étant ob-
tenues en fixant les extrémités des fils de liaison de telle sorte que les liaisons à fil voisines passent du
groupe de chips 16 à des niveaux alternés du paquet céra-
mique multicouche.
On monte ensuite en bloc le paquet sur la
carte métallisée 24 de façon telle que les plages conduc-
trices 33 situées à la surface extérieure du paquet soient montées sur les diverses bornes de la carte métallisée
qui possède une architecture et une composition prédéter-
mi-nées de circuit imprimé.
Il doit être bien entendu que n'importe quel
24BUZ19
motif ou dessin conducteur peut être appliqué à l'aide de
masques ou par sérigraphie à la surface des diverses cou-
ches du paquet céramique multicouche et que les motifs con-
ducteurs en tant que tels, c'est-à-dire l'architecture par-
ticulière ou le motif en lui-même, ne font pas partie de
la présente invention.
Il convient en outre de souligner que,selon l'invention,l'écartement de 0, 25 mm peut être obtenu grâce au fait que l'on relie d'abord à un premier niveau l'un des fils provenant du groupe de chips et que l'on alterne ensuite les liaisons à fil avec un deuxième niveau, un troisième niveau, u nquatrième niveau etc..., ce qui fournit le moyen de maintenir les motifs conducteurs à un écartement
de 0,25 mm malgré l'augmentation de la densité des compo-
sants et malgré la convergence de tels fils vers le centre.
Bien évidemment, si l'écartement de 0,25 mm n'est pas con-
servé en tant que norme industrielle, il est aussi possible d'obtenir une densité de composants encore plus élevée, si l'on s'accorde sur un écartement de moins de 0,25 mm et/ou sur une largeur de plages conductrices inférieure
à 0,25 mm.
Dans tous les cas, l'invention procure la pos-
sibilité d'une densité de composants maximale compatible avec le maintien d'un écartement de 0,25 mm mais elle est également applicable quelle que soit la densité souhaitée
pour les composants tout en réalisant une densité intrinsè-
quement plus grande pour les diverses liaisons à fil.
Bien que l'invention ait été illustrée et décrite en rapport avec un seul mode de réalisation, il va de soi que celui-ci sert essentiellement à illustrer ltinvention sans aucun caractère restrictif. Par exemple, au lieu d'utiliser un paquet céramique multicouche à trois couches céramiques, il est possible d'en utiliser quatre,
cinq ou tout autre nombre permettant de constituer la com-
binaison souhaitée d'écartement des fils, de superposition des couches et des divers agencements de circuits imprimés aussi bien que d'architecture pour les groupes de chips à interconnexions. Toutes ces variantes sont considérées
comme faisant partie de la présente invention.

Claims (12)

  1. REVENDICATIONS
    l. Procédé pour fabriquer un support de chips multicouche, à forte densité de composants, caractérisé en ce qu'il comprend les étapes consistant à former une
    première couche (14) de supportde chipsdestinée à rece-
    voir au moins un chips (40), et au moins une couche sup-
    pim.entaire (18, 20); à former des bornes de liaison avec
    ce chips (40); à former des pistes conductrices métalli-
    sées (26, 24, 30) sur lesdites couches (14, 18, 20); et 1-0 form=-,entre ce chips (40) et des pistes conductrices décalées mutuellement sur ces couches (14, 18, 20), des liaisons à fil (42) qui alternent entre les différents
    niveaux desdites couches (14, 18, 20).
  2. 2. Procédé selon la revendication 1, carac-
    térisé en ce qu'il comprend les étapes consistant à cons-
    tituer chacune des susdites couches (14, 18, 20) par com-
    ceramlques
    pression de particules/et a soumettre les couches de par-
    ticules céramiques ainsi comprimées à une cuisson simulta-
    née de façon à fritter les particules et à lier ensemble
    ces diverses couches.
  3. 3. Procédé selon la revendication 1, carac-
    térisé en ce qu'il comprend l'étape consistant à placer
    une couche-cadre (20) et une couche-couvercle (22> à l'ex-
    trémité supérieure de l'empilage des susdites couches (14,
    18, 20) et à ménager, sur la face inférieure (31)'du sup-
    port multicouche, plusieurs plages conductrices (33) des-
    tinées à servir de sorties vers une carte métallisée (24).
  4. 4. Procédé selon la revendication 1, carac-
    térisé en ce qu'il comprend les étapes consistant à former
    plusieurs plages de raccordement (38) sur celle des cou-
    ches (14) qui est destinée à recevoir des chips (40) et effectuer de courtes liaisons à fil entre les chips
    (40) par l'intermédiaire de ces plages de raccordement (38).
  5. 5. Procédé selon la revendication 1, caracté-
    risé en ce qu'il comprend l'étape consistant à sceller, à l'intérieur dudit support, une cavité dans laquelle le
    chips (40) a été monté.
  6. 6. Procédé selon la revendication 1, carac-
    c térisé en ce qu'il comprend l'étape constituant à disposer les liaisons à fil (42) entre le chips (40) et les pistes métallisées (26, 28, 30) desdites couches (14, 18, 20) et à alterner les liaisons ' plusieurs niveaux entre ce chips (40) et ces couches (14, 13, 20) de façon qu'elles inté- ressent au moins deux couches alternées du support de
    chips multicouche.
  7. 7. Paquet céramique multicouche à plusieurs lames (14, 18, 20) séparées dont une lame intermédiaire
    (14) destinée à recevoir un groupe de chips (16), carac-
    térisé en ce qu'il comprend au moins un chips (40) disposé sur cette lame intermédiaire (14); des motifs conducteurs
    (26, 287 30) sur chacune de ces lames (14, 18, 20), cer-
    tainsde ces motifs conducteurs étant munis de bornes à fil (46); des moyens conducteurs métallisées (32, 34) reliant entre eux les motifs conducteurs (26, 28, 30) des diverses lames superposées (14, 18, 20); et des liaisons à fil (42)
    assurant un écartement d'au moins 0,25 mm entre les sus-
    dites bornes (46) du fait qu'elles s'étendent entre ledit chips (40), par une de leurs extrémités, et des niveaux alternés des lames (14, 18, 20), par leur autre extrémité, afin d'assurer des liaisons électriques entre ledit chips
    (40) et les motifs conducteurs (26, 28, 30).
  8. 8. Paquet céramique multicouche selon la re-
    vendication 7, caractérisé en ce que les moyens conducteurs (32, 34) comprennent des tunnels emplis de métal (32), qui forment des chemins conducteurs entre les motifs conducteurs (26, 28, 30) portés par les faces respectives de lames (14, 18, 20) choisies parmi celles qui constituent le paquet céramique (10), et des chemins conducteurs (34) métallisés en bordure, qui relient entre eux les motifs conducteurs
    (26> 28, 30) portés par d'autres lames céramiques du sup-
    port (10), ce grâce à quoi les motifs conducteurs de ces lames sont reliés électriquement ensemble et audit chips
    (40).
  9. 9. Paquet céramique multicouche selon la re-
    vendication 7, caractérisé en ce qu'il comprend des moyens formant des plages de raccordement (38) à celui des niveaux du paquet céramique ('10) c est disposé le groupe de chips (16) ainsi que de courtes liaisons à fil avec ces plages de raccordement (35), ce qui fournit un réseau conducteur entre les chips (40) dudit groupe (16), ce paquet céramique multicouche (10) étant adapté à une forte densité de com- posants.
  10. 10. Paquet céramique multicouche selon la
    revendication 7, caractérisé en ce qu'il comprend des mo-
    yens pour y former une cavité intérieure, la lame intermé-
    diaire (14) comprenant à l'intérieur de cette cavité des plages de raccordement (38) servant à relier entre eux
    les chips (40) du groupe de chips (16).
  11. 11. Paquet céramique multicouche selon la re-
    vendication 7, caractérisé en ce que les lames (12, 14, 18) sont faites de couches comprimées de particules céramiques qui sont ensuite soumises à une cuisson pour développer
    d- liaisons de couche à couche, entre les surfaces en con-
    tact des diverses lames céramiques.
  12. 12. Paquet céramique multicouche selon la
    revendication 10, caractérisé en ce qu'il comprend un grou-
    pe de chips (16) à forte densité de composants; une cavité intérieure pour recevoir ce groupe de chips (16) à forte densité de composants; des moyens pour former des liaisons mutuelles avec ces chips (40) et bornes à fil (46), entre le groupe de chips (16) et des niveaux alternés de motifs conducteurs (26, 28, 30) formés sur les diverses lames
    céramiques à plusieurs niveaux, de façon à former un boî-
    tier céramique muticouche pour ledit paquet céramique mul-
    ticouche (10).
FR8108451A 1980-05-15 1981-04-28 Circuit integre ceramique multicouche et son procede de fabrication Expired FR2482818B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/149,968 US4320438A (en) 1980-05-15 1980-05-15 Multi-layer ceramic package

Publications (2)

Publication Number Publication Date
FR2482818A1 true FR2482818A1 (fr) 1981-11-20
FR2482818B1 FR2482818B1 (fr) 1985-06-07

Family

ID=22532569

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8108451A Expired FR2482818B1 (fr) 1980-05-15 1981-04-28 Circuit integre ceramique multicouche et son procede de fabrication

Country Status (6)

Country Link
US (1) US4320438A (fr)
JP (1) JPS5717157A (fr)
CA (1) CA1154541A (fr)
DE (1) DE3119239A1 (fr)
FR (1) FR2482818B1 (fr)
GB (1) GB2077036B (fr)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4423468A (en) * 1980-10-01 1983-12-27 Motorola, Inc. Dual electronic component assembly
JPS58446U (ja) * 1981-06-25 1983-01-05 富士通株式会社 混成集積回路装置
US4410927A (en) * 1982-01-21 1983-10-18 Olin Corporation Casing for an electrical component having improved strength and heat transfer characteristics
JPS58137221A (ja) * 1982-02-10 1983-08-15 Hitachi Ltd ワイヤボンデイング装置
CH659541A5 (fr) * 1982-08-10 1987-01-30 David Frank Brown Support de puce.
US4682414A (en) * 1982-08-30 1987-07-28 Olin Corporation Multi-layer circuitry
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
US4920454A (en) * 1983-09-15 1990-04-24 Mosaic Systems, Inc. Wafer scale package system and header and method of manufacture thereof
JPS60138931A (ja) * 1983-12-27 1985-07-23 Mitsubishi Electric Corp 半導体集積回路装置
DE3409146A1 (de) * 1984-03-13 1985-09-19 Siemens AG, 1000 Berlin und 8000 München Optoelektronisches mudul
US4571451A (en) * 1984-06-04 1986-02-18 International Business Machines Corporation Method for routing electrical connections and resulting product
US4688150A (en) * 1984-06-15 1987-08-18 Texas Instruments Incorporated High pin count chip carrier package
US4593384A (en) * 1984-12-21 1986-06-03 Ncr Corporation Security device for the secure storage of sensitive data
JPS61239649A (ja) * 1985-04-13 1986-10-24 Fujitsu Ltd 高速集積回路パツケ−ジ
US4659931A (en) * 1985-05-08 1987-04-21 Grumman Aerospace Corporation High density multi-layered integrated circuit package
DE3538933A1 (de) * 1985-11-02 1987-05-14 Bbc Brown Boveri & Cie Leistungshalbleitermodul
FR2591801B1 (fr) * 1985-12-17 1988-10-14 Inf Milit Spatiale Aeronaut Boitier d'encapsulation d'un circuit electronique
US4821151A (en) * 1985-12-20 1989-04-11 Olin Corporation Hermetically sealed package
US4739443A (en) * 1985-12-30 1988-04-19 Olin Corporation Thermally conductive module
US4777615A (en) * 1986-02-28 1988-10-11 Scientific Computer Systems Corporation Backplane structure for a computer superpositioning scalar and vector operations
US4890153A (en) * 1986-04-04 1989-12-26 Fairchild Semiconductor Corporation Single bonding shelf, multi-row wire-bond finger layout for integrated circuit package
US4772820A (en) * 1986-09-11 1988-09-20 Copytele, Inc. Monolithic flat panel display apparatus
GB2197540B (en) * 1986-11-12 1991-04-17 Murata Manufacturing Co A circuit structure.
GB2199182A (en) * 1986-12-18 1988-06-29 Marconi Electronic Devices Multilayer circuit arrangement
IL85008A0 (en) * 1987-01-21 1988-06-30 Hughes Aircraft Co Method for connecting leadless chip packages and articles
US4731700A (en) * 1987-02-12 1988-03-15 Delco Electronics Corporation Semiconductor connection and crossover apparatus
US4868634A (en) * 1987-03-13 1989-09-19 Citizen Watch Co., Ltd. IC-packaged device
US5016085A (en) * 1988-03-04 1991-05-14 Hughes Aircraft Company Hermetic package for integrated circuit chips
US4860442A (en) * 1988-11-28 1989-08-29 Kulite Semiconductor Methods for mounting components on convoluted three-dimensional structures
US5231304A (en) * 1989-07-27 1993-07-27 Grumman Aerospace Corporation Framed chip hybrid stacked layer assembly
US5025114A (en) * 1989-10-30 1991-06-18 Olin Corporation Multi-layer lead frames for integrated circuit packages
US5067004A (en) * 1989-12-13 1991-11-19 Digital Equipment Corporation Module for interconnecting integrated circuits
US5159750A (en) * 1989-12-20 1992-11-03 National Semiconductor Corporation Method of connecting an IC component with another electrical component
US5015207A (en) * 1989-12-28 1991-05-14 Isotronics, Inc. Multi-path feed-thru lead and method for formation thereof
US5031069A (en) * 1989-12-28 1991-07-09 Sundstrand Corporation Integration of ceramic capacitor
JP2799472B2 (ja) * 1990-05-31 1998-09-17 イビデン株式会社 電子部品搭載用基板
JPH0487361A (ja) * 1990-07-31 1992-03-19 Sanyo Electric Co Ltd 混成集積回路装置
JPH0487357A (ja) * 1990-07-31 1992-03-19 Sanyo Electric Co Ltd 混成集積回路の製造方法
JPH0487360A (ja) * 1990-07-31 1992-03-19 Sanyo Electric Co Ltd 混成集積回路装置
US5093708A (en) * 1990-08-20 1992-03-03 Grumman Aerospace Corporation Multilayer integrated circuit module
US5175397A (en) * 1990-12-24 1992-12-29 Westinghouse Electric Corp. Integrated circuit chip package
JPH07114218B2 (ja) * 1991-01-09 1995-12-06 株式会社東芝 微小箇所の電気接続方法及び該方法により形成された半導体装置
KR940006427Y1 (ko) * 1991-04-12 1994-09-24 윤광렬 독서용 확대경
US5128749A (en) * 1991-04-08 1992-07-07 Grumman Aerospace Corporation Fused high density multi-layer integrated circuit module
US5227583A (en) * 1991-08-20 1993-07-13 Microelectronic Packaging America Ceramic package and method for making same
US5209798A (en) * 1991-11-22 1993-05-11 Grunman Aerospace Corporation Method of forming a precisely spaced stack of substrate layers
AU4242693A (en) * 1992-05-11 1993-12-13 Nchip, Inc. Stacked devices for multichip modules
US5629840A (en) * 1992-05-15 1997-05-13 Digital Equipment Corporation High powered die with bus bars
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
EP0587144B1 (fr) * 1992-09-08 1999-06-09 Seiko Epson Corporation Dispositif d'affichage à cristal liquide, structure et méthode pour le montage de circuits semi-conducteurs et dispositif d'impression électronique
US5397861A (en) * 1992-10-21 1995-03-14 Mupac Corporation Electrical interconnection board
US5777265A (en) * 1993-01-21 1998-07-07 Intel Corporation Multilayer molded plastic package design
US5325268A (en) * 1993-01-28 1994-06-28 National Semiconductor Corporation Interconnector for a multi-chip module or package
JP3260941B2 (ja) * 1993-06-18 2002-02-25 株式会社日立製作所 多層配線基板および多層配線基板の製造方法
US5455385A (en) * 1993-06-28 1995-10-03 Harris Corporation Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses
EP0658937A1 (fr) * 1993-12-08 1995-06-21 Hughes Aircraft Company Empilement vertical de circuits intégrés ayant des supports discrets fabriqués à partir de bandes diélectriques
JP3094069B2 (ja) * 1993-12-24 2000-10-03 日本特殊陶業株式会社 セラミックパッケージ本体の製造方法
JP2988243B2 (ja) * 1994-03-16 1999-12-13 株式会社日立製作所 パワー混成集積回路装置
AU2371795A (en) * 1994-05-17 1995-12-05 Olin Corporation Electronic packages with improved electrical performance
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
DE4438449A1 (de) * 1994-10-28 1996-07-04 Sibet Gmbh Sican Forschungs Un Verfahren zur direkten Kontaktierung elektronischer Bauelemente mit einem Träger und direkt kontaktierbare Bauelemente hierzu
US5856235A (en) * 1995-04-12 1999-01-05 Northrop Grumman Corporation Process of vacuum annealing a thin film metallization on high purity alumina
US5613861A (en) 1995-06-07 1997-03-25 Xerox Corporation Photolithographically patterned spring contact
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
US6255601B1 (en) * 1997-04-01 2001-07-03 Applied Materials, Inc. Conductive feedthrough for a ceramic body and method of fabricating same
US5944537A (en) * 1997-12-15 1999-08-31 Xerox Corporation Photolithographically patterned spring contact and apparatus and methods for electrically contacting devices
US5979892A (en) * 1998-05-15 1999-11-09 Xerox Corporation Controlled cilia for object manipulation
US6812718B1 (en) * 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US7247035B2 (en) * 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US6710609B2 (en) * 2002-07-15 2004-03-23 Nanonexus, Inc. Mosaic decal probe
US20070245553A1 (en) * 1999-05-27 2007-10-25 Chong Fu C Fine pitch microfabricated spring contact structure & method
US7349223B2 (en) 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6799976B1 (en) * 1999-07-28 2004-10-05 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6213789B1 (en) 1999-12-15 2001-04-10 Xerox Corporation Method and apparatus for interconnecting devices using an adhesive
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US7579848B2 (en) * 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US20050068054A1 (en) * 2000-05-23 2005-03-31 Sammy Mok Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies
JP2004501517A (ja) 2000-06-20 2004-01-15 ナノネクサス　インコーポレイテッド 集積回路をテスト及びパッケージングするためのシステム
US6465882B1 (en) 2000-07-21 2002-10-15 Agere Systems Guardian Corp. Integrated circuit package having partially exposed conductive layer
US6790760B1 (en) * 2000-07-21 2004-09-14 Agere Systems Inc. Method of manufacturing an integrated circuit package
US7153399B2 (en) * 2001-08-24 2006-12-26 Nanonexus, Inc. Method and apparatus for producing uniform isotropic stresses in a sputtered film
US7030469B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
KR100589361B1 (ko) * 2003-10-16 2006-06-14 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
US20060074836A1 (en) * 2004-09-03 2006-04-06 Biowisdom Limited System and method for graphically displaying ontology data
DE102010046963A1 (de) 2010-09-29 2012-03-29 Infineon Technologies Ag Multi-Chip Package
KR101544844B1 (ko) 2014-02-28 2015-08-20 김형익 와이어드 러버 컨택트 및 그 제조방법
WO2015130091A1 (fr) * 2014-02-28 2015-09-03 주식회사 화우로 Contact en caoutchouc câblé et son procédé de fabrication
KR102447435B1 (ko) * 2016-03-11 2022-09-23 삼성전자주식회사 Emi 감소를 위한 전력 전송 네트워크를 포함하는 기판과 이를 포함하는 장치들
US11315844B2 (en) * 2018-04-26 2022-04-26 Kyocera Corporation Electronic device mounting board, electronic package, and electronic module

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202925C (fr) * 1969-04-30 1900-01-01
DE1250009B (fr) * 1962-07-28
US3436604A (en) * 1966-04-25 1969-04-01 Texas Instruments Inc Complex integrated circuit array and method for fabricating same
US3436606A (en) * 1967-04-03 1969-04-01 Texas Instruments Inc Packaged multilead semiconductor device with improved jumper connection
JPS5128829B1 (fr) * 1968-10-21 1976-08-21
US3676748A (en) * 1970-04-01 1972-07-11 Fuji Electrochemical Co Ltd Frame structures for electronic circuits
US3611059A (en) * 1970-06-11 1971-10-05 Rca Corp Transistor assembly
JPS5116258B2 (fr) * 1971-10-30 1976-05-22
US3808475A (en) * 1972-07-10 1974-04-30 Amdahl Corp Lsi chip construction and method
US3926746A (en) * 1973-10-04 1975-12-16 Minnesota Mining & Mfg Electrical interconnection for metallized ceramic arrays
GB1539470A (en) * 1975-11-13 1979-01-31 Tektronix Inc Electrical connector
US4109377A (en) * 1976-02-03 1978-08-29 International Business Machines Corporation Method for preparing a multilayer ceramic

Also Published As

Publication number Publication date
GB2077036A (en) 1981-12-09
JPS5717157A (en) 1982-01-28
CA1154541A (fr) 1983-09-27
DE3119239A1 (de) 1982-06-16
GB2077036B (en) 1984-01-25
US4320438A (en) 1982-03-16
FR2482818B1 (fr) 1985-06-07

Similar Documents

Publication Publication Date Title
FR2482818A1 (fr) Circuit integre ceramique multicouche et son procede de fabrication
FR2731869A1 (fr) Carte de circuit et procede de fabrication de cette carte de circuit
EP0923130A1 (fr) Circuit électronique, notamment pour un dispositif médical implantable actif tel qu'un stimulateur ou défibrillateur cardiaque, et son procédé de réalisation
FR2702595A1 (fr) Structure de câblage multicouche.
FR2923081A1 (fr) Procede d'interconnexion verticale de modules electroniques 3d par des vias.
FR2550009A1 (fr) Boitier de composant electronique muni d'un condensateur
FR2834587A1 (fr) Systeme et procede d'interconnexion electrique
FR2617335A1 (fr) Substrat de connexion en ceramique muni de protuberances de raccordement a la pastille de circuit integre
FR2787241A1 (fr) Composant microelectronique cms enrobe, notamment pour un dispositif medical implantable actif, et son procede de fabrication
FR2625042A1 (fr) Structure microelectronique hybride modulaire a haute densite d'integration
FR2512315A1 (fr) Ebauche de circuit electrique multicouche et procede de fabrication de circuits multicouches en comportant application
EP0353114B1 (fr) Dispositif d'interconnexion entre un circuit intégré et un circuit électrique et procédé de fabrication du dispositif
EP0717442B1 (fr) Support de connexion d'un circuit intégré à un autre support par l'intermédiare de boules
FR2555011A1 (fr) Carte imprimee a empreintes
EP0448483B1 (fr) Appareil de test de circuit imprimé
FR2549641A1 (fr) Ensemble a integration a grande echelle comportant un substrat en ceramique multicouche
FR2495834A1 (fr) Dispositif a circuits integres de haute densite
FR2476389A1 (fr) Boitier de circuits electroniques a pastilles semi-conductrices alignees et superposees
FR2573272A1 (fr) Procede de realisation d'un substrat comportant un conducteur coaxial
FR2629667A1 (fr) Dispositif a circuit imprime
CA2352138C (fr) Procede de realisation de modules electroniques a connecteur a billes ou a preformes integre brasables sur circuit imprime et dispositif de mise en oeuvre
FR2811509A1 (fr) Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondante
FR2829627A1 (fr) Agencement de boitier de circuit integre et carte a circuit imprime
WO2022058682A1 (fr) Carte électronique comprenant des composants enterrés dans des cavités
FR2976720A1 (fr) Procede de connexion electrique entre des elements d'une structure integree tridimensionnelle, et dispositif correspondant

Legal Events

Date Code Title Description
ST Notification of lapse