-
Die Erfindung betrifft eine Halbleiterspeichervorrichtung
und insbesondere eine Halbleiterspeichervorrichtung mit
einer Digitleitungs-Redundanzschaltung.
-
In einem bekannten Halbleiterspeicher kann eine
Digitleitungs-Redundanzschaltung gefunden werden, die eine
Digitleitungssubstitutionsadressprogrammierschaltung aufweist.
Bei einem solchen Halbleiterspeicher werden redundante
Bitleitungen anstatt von Digitleitungen verwendet, die
Eingangsspaltenadressen entsprechen, wenn die
Adressprogrammierschaltung ein Redundanzsignal erzeugt. Die
Digitleitungssubstitutions-Adressprogrammierschaltung wird durch
Aufschmelzen eines Schmelzelementes programmiert, das der
Adresse einer defekten Digitleitung entspricht, die durch
elektrische, Laserbestrahlung- oder andere Arten der
Untersuchung aufgefunden wurde.
-
Der Betrieb einer bekannten Halbleiterspeichervorrichtung
mit einer Digitleitungs-Redundanzschaltung ist wie folgt.
Zunächst erzeugt die
Digitleitungs-Substitutionsadressprogrammierschaltung ein Redundanzsignal, wenn eine
Eingangsspaltenadresse der Adresse einer defekten Digitleitung
entspricht. In Abhängigkeit von diesem Redundanzsignal geht
ein Freigabesignal für einen Spaltendekoder in einen
inaktiven Zustand, und ein Redundanzdigitleitungsauswahlsignal
wird aktiviert. Da zu diesem Zeitpunkt das Freigabesignal
für den Spaltendekoder in einen inaktiven Zustand ist,
gehen alle Digitleitungsauswahlsignale in den inaktiven
Zu
stand, so daß die Eingabe/Ausgabeleitungen (IO-Leitung) und
die der Eingabespaltenadresse entsprechenden Digitleitungen
nicht verbunden werden. Dementsprechend werden nur die
redundanten Digitleitungen mit den IO-Leitungen für einen
Datenschreib- oder Lesevorgang verbunden.
-
In einem bekannten Digitleitungs-Redundanzschaltungsmodus,
wo eine Auswahl zwischen der Verbindung der Digitleitungen
oder der redundanten Digitleitungen mit den gleichen IO-
Leitungen getroffen wird, gibt es jedoch eine Möglichkeit
der Erzeugung eines Mehrfachauswahl-Zustandes, bei dem die
Digitleitungen und die redundanten Digitleitungen
gleichzeitig mit identischen IO-Leitungen verbunden sind. Das
heißt, ein Redundanzdigitleitungs-Auswahlsignal wird in
Abhängigkeit von einem Redundanzsignal erzeugt, das durch die
Digitleitungsubstitutionsadressprogrammierschaltung erzeugt
wird, aber gleichzeitig beginnt das Freigabesignal für den
Spaltendekoder in den inaktiven Zustand zu gehen, d. h. die
Erzeugung des Digitleitungsauswahlsignals des
Spaltendekoders beginnt, verboten zu werden. Da der Zeitpunkt zur
Aktivierung des Redundanz-Digitleitungsauswahlsignals
gleichzeitig mit dem Zeitpunkt der Inaktivierung des
Freigabesignals für den Spaltendekoder ist, besteht dementsprechend
eine Möglichkeit eines gleichzeitigen Auftretens eines
Mehrfachauswahlzustandes zu diesem Zeitpunkt, bei dem das
Digitleitungsauswahlsignal und das
Redundanzdigitleitungsauswahlsignal gleichzeitig im aktiven Zustand sind. Wenn
der Mehrfachauswahlzustand auftritt, werden Daten auf den
IO-Leitungen fehlerhaft, und deshalb zeigt der Speicher
eine Fehlfunktion.
-
Desweiteren soll hier berücksichtigt werden, was passiert,
wenn der Auswahlzustand der redundanten Digitleitungen in
den Auswahlzustand der normalen Bitleitungen geht. Die
Schaltung, die bei einer Änderung der Spaltenadresse
entscheidet, daß die normalen Digitleitungen ausgewählt sind,
ist ebenfalls die
Digitleitungssubstitutionsadressprogrammierschaltung. Es ist diese Schaltung, die das
Redundanzsignal vom aktiven Zustand in den inaktiven Zustand in
Abhängigkeit von den Eingabespaltenadressen ändert. In
Abhängigkeit von dieser Änderung geht das Freigabesignal für
den Spaltendekoder von dem aktiven Zustand in den inaktiven
Zustand, wodurch bewirkt wird, daß der Spaltendekoder
arbeitet. Mit anderen Worten wird beim Vorgang der Rückkehr
zu den normalen Digitleitungen der Spaltendekoder nur nach
der Änderung in dem Redundanzsignal betrieben, so daß sich
ein Problem ergibt, daß die Aktivierung und der Betrieb des
Spaltendekoders verzögert werden.
-
Die US-A-4691300 beschreibt eine
Halbleiterspeichervorrichtung gemäß dem Oberbegriff des Patentanspruchs, die eine
erste Spaltenzugriffszeit erzielt und die Möglichkeit von
Mehrfachauswahlzuständen ausschließt.
-
Es ist eine Aufgabe der Erfindung, eine
Halbleiterspeichervorrichtung zu schaffen, bei der zusätzlich ein
Paralleltest durchgeführt werden kann, bei dem sowohl die
Digitleitungen als auch die redundanten Digitleitungen gleichzeitig
ausgewählt werden können.
-
Diese Aufgabe wird durch eine Halbleiterspeichervorrichtung
gelöst, die in dem Patentanspruch definiert ist.
-
Die obengenannte und weitere Aufgaben, Merkmale und
Vorteile der Erfindung werden mit Bezug auf die folgende
detaillierte Beschreibung der Erfindung in Verbindung mit den
beigefügten Zeichnungen deutlich. Es zeigen:
-
Fig. 1 ein Schaltungsdiagramm für die
Halbleiterspeichervorrichtung, die ein erstes Ausführungsbeispiel der
Erfindung ist,
-
Fig. 2 ein weiteres Schaltungsdiagramm für die
Halbleiterspeichervorrichtung des ersten Ausführungsbeispiels der Erfindung,
-
Fig. 3 ein Signalverlaufsdiagramm zur Erläuterung des
Betriebs der in Fig. 1 und Fig. 2 dargestellten
Halbleiterspeichervorrichtung,
-
Fig. 4 ein weiteres Signalverlaufsdiagramm zur Erläuterung
des Betriebs der in Fig. 1 und Fig. 2 dargestellten
Halbleiterspeichervorrichtung,
-
Fig. 5 ein Schaltungsdiagramm einer
Halbleiterspeichervorrichtung, die ein zweites Ausführungsbeispiel der Erfindung
ist, und
-
Fig. 6 ein weiteres Schaltungsdiagramm der
Halbleiterspeichervorrichtung des zweiten Ausführungsbeispiels der
Erfindung.
-
Bezugnehmend auf die Fig. 1 und 2, die ein erstes
Ausführungsbeispiel der Erfindung zeigen, hat die
Halbleiterspeichervorrichtung dieses Ausführungsbeispiel einen Aufbau,
bei dem die Digitleitungen in zwei Gruppen unterteilt sind,
und sie wird in ihrem normalen Modus betrieben durch
Bringen der beiden Spaltendekoder (14 und 14') in einen aktiven
Zustand in Abhängigkeit von Eingangsadressen.
-
Als Gegenmaßnahme zu dem Erhöhen der Testzeit, das mit
einem Speicher großer Kapazität verbunden ist, hat der
Speicher zusätzlich einen Paralleltestmodus, der gleichzeitig
Daten einer Anzahl von Zellen auf derselben Wortleitung
liest. In dem Paralleltestmodus werden Daten von zwei
Speicherzellen, die mit denselben Wortleitungen im selben
Zellfeld verbunden sind, gleichzeitig an zwei Paare von IO-
Leitungen IO, IOb und IO', IOb' ausgegeben (vgl. Fig. 2).
-
Eine Digitleitungssubstitutionsadressprogrammierschaltung
11 wird durch Aufschmelzen des Schmelzelementes der
Spaltenadresse programmiert, die einer bei einer Überprüfung
als Defekt festgestellten Digitleitung entspricht. Diese
Programmierschaltung 11 empfängt Spaltenadressen Y0 bis Yk
und bringt øR und øRS in den aktiven Zustand, wenn sie
erfaßt, daß eine Eingangsadresse für eine redundante
Digitleitung ist.
-
Die Spaltenadressen Y0 bis Yk werden in eine
Spaltenadressvordekoderschaltung 12 und in die
Spaltendekoderfreigabesignalerzeugungsschaltung 10 und 10' eingegeben.
Die Schaltung 12 präkodiert die Spaltenadressen und gibt
vordekodierte Signale Y01 bis Yi-li an
Spaltendekoderschaltungen 14 und 14' aus. Ein Adressignal Aj und ein
Paralleltestsignal øT werden in eine Adresspufferschaltung 15
eingegeben, die erfaßt, welche von den beiden Gruppen der
Digitleitungsgruppen ausgewählt ist. Wenn øT in dem inaktiven
Zustand ist, wird øYjT in den aktiven Zustand gebracht,
falls Aj eine positive Logik ist, während øYjN in den
aktiven Zustand gebracht wird, falls Aj eine negative Logik
ist. Wenn andererseits øT im aktiven Zustand ist, sind øYjT
und øYjN unveränderlich im aktiven Zustand. Die Schaltung
10 empfängt die Spaltenadresse Yk, ein
Freigabeverbotssignal øRD und øYjN und erzeugt Spaltendekoderfreigabesignale
øE und øEB (wobei die beiden Signale in komplementärer
Beziehung stehen) in Abhängigkeit von der Spaltenadresse Yk,
wenn øYjN im aktiven Zustand ist und øRD im inaktiven
Zustand. Die Schaltung 10' empfängt die Spaltenadresse Yk,
das Freigabeverbotssignal øRD und øYjT und erzeugt
Spaltendekoderfreigabesignale øE' und øEB' unter ähnlichen
Bedingungen.
-
Eine Verbotsschaltung 16 empfängt øR und øT und verhindert
die Aktivierung der Spaltendekoderfreigabesignale øE, øEB
oder øE', øEB', wenn øT in dem aktiven Zustand ist.
Dementsprechend wird bei dem normalen Betrieb, anders als während
des Paralleltestmodus, die Aktivierung des
Spaltendekoderfreigabesignals nicht verboten, selbst wenn die
Program
mierschaltung 11 erfaßt, daß die Eingabespaltenadressen für
die redundanten Digitleitungen sind.
-
Der Spaltendekoder 14 hat vordekodierte Signale Y01 bis Yi-
li und die Freigabesignale øE und øEB als Eingaben und
bringt eins der digitalen Auswahlsignale øSW1 bis øSWx in
den aktiven Zustand in Abhängigkeit von den vordekodierten
Signalen, wenn die Spaltendekoderfreigabesignale im aktiven
Zustand sind. Der Spaltendekoder 14' hat eine ähnliche
Konfiguration.
-
Redundanzdigitleitungsauswahlsignalerzeugungsschaltungen 13
und 13' empfangen øRS, das von der Programmierschaltung 11
erzeugt wurde, und øYjT oder øYjN und erzeugen
Auswahlsignale øRSW bzw. øRSW', wenn sowohl øRS als auch øYjN im
aktiven Zustand sind.
-
Unter Bezugnahme auf Fig. 2 wird im folgenden der Aufbau
des Speicherzellfeldes und der IO-Leitungen beschrieben.
Die Digitleitungsgruppe ist in zwei Gruppen unterteilt (D,
Db und D', Db') und es existieren redundante
Digitleitungspaare RD, RDb und RD', RDb', die jeweils den Gruppen
entsprechen. Die Digitleitungen D und Db bilden ein Paar (in
Wirklichkeit existieren eine Anzahl solcher Paare), die in
komplementären Beziehungen stehen, und ein Leseverstärker
SA zum Verstärken der Potentiale der beiden Digitleitungen
ist mit dem Paar verbunden. Die Ausgänge des
Leseverstärkers SA sind mit einem ersten IO-Leitungspaar IO und IOb
über eine Schaltschaltung SW verbunden, deren Schalten
durch ein Digitleitungsauswahlsignal øSW1 gesteuert wird.
Das redundante Digitleitungspaar RD und RDb, das dem
Digitleitungspaar D und Db entspricht, ist mit dem
Leseverstärker RA verbunden, und die Ausgänge dieses Leseverstärkers
RSA sind mit einem zweiten IO-Leitungspaar IO' und IOb'
über eine Schaltschaltung RSW verbunden, deren Schalten
durch das Redundanzdigitleitungsauswahlsignal øRSW
gesteu
ert wird. Die Gestaltung des anderen Digitleitungspaars D'
und Db' und des entsprechenden redundanten
Digitleitungspaars RD' und RDb' ist ähnlich dem oben beschriebenen. Was
hier wichtig ist, ist die Tatsache, daß das
IO-Leitungspaar, das mit dem Digitleitungspaar verbunden ist, und das
IO-Leitungspaar, das mit dem redundanten Digitleitungspaar
verbunden ist, unterschiedliche IO-Leitungspaare sind. Das
erste IO-Leitungspaar IO und IOb und das zweite
IO-Leitungspaar IO' und IOb' sind mit IOSW, RIOSW, IOSW' und
RIOSW' verbunden, die eine IO-Leitungspaarschaltschaltung
bilden, und das Schalten der IO-Leitungspaarschaltung wird
durch das Signal øR gesteuert. Wenn øR im inaktiven Zustand
ist, d. h. wenn die normalen Digitleitungen ausgewählt sind,
gehen IOSW und IOSW' in den Einschaltzustand, während, wenn
øR im aktiven Zustand ist, d. h. wenn die redundanten
Digitleitungen ausgewählt sind, RIOSW und RIOSW' in den
Einschaltzustand gehen. Die Ausgänge der
IO-Leitungspaarschaltschaltung sind mit Datenverstärkerschaltungen 41 und
42 und mit Schreibschaltungen 43 und 44 verbunden. Der
Datenverstärker 41 und die Schreibschaltung 43 arbeiten, wenn
øYjN im aktiven Zustand ist, und die
Datenverstärkerschaltung 42 und die Schreibschaltung 44 arbeiten, wenn øYjT im
aktiven Zustand ist.
-
Mit Bezug auch auf Fig. 3, die ein Zeitablaufdiagramm ist,
wenn redundante Digitleitungen ausgewählt sind, und Fig. 4
wird als nächstes der Betrieb dieses Ausführungsbeispiels
erläutert. Zunächst wird der normale Betriebsmodus
beschrieben. Bei dem normalen Betrieb verbleibt das
Paralleltestsignal øT immer im inaktiven Zustand, und die
Verbotsschaltung 16 gibt immer øRD mit niedrigem Pegel aus, so daß
die Aktivierung der Freigabesignale øE, øEB oder øE', øEB'
nicht verboten wird. Mit anderen Worten, selbst wenn die
redundanten Digitleitungen verwendet werden, wird die
Aktivierung der Spaltendekoderfreigabesignale nicht verboten.
-
Da øT im inaktiven Zustand ist, bringt desweiteren die
Adresspufferschaltung 15 eins von øYjT und øYjN in
Abhängigkeit von dem Adressignal Aj in den aktiven Zustand. In
diesem Ausführungsbeispiel wird der Fall mit øYjN im
aktiven Zustand als Beispiel erläutert.
-
Die Schaltung 10 geht in den aktiven Zustand in
Abhängigkeit von øYjN im aktiven Zustand. Dementsprechend gehen die
Freigabesignale øE und øEB in den aktiven Zustand, und als
Ergebnis geht die Spaltendekoderschaltung 14 in den aktiven
Zustand.
-
Wenn die Eingabespaltenadresse Y0 bis Yk für die normalen
Digitleitungen sind, hält die Schaltung 11 øR und øRS auf
dem niedrigen Pegel. Folglich wird die Schaltung 13 nicht
aktiviert, und das Auswahlsignal øRSW hält ebenfalls den
niedrigen Pegel. Die Spaltendekoderschaltung 14 bringt eins
der Auswahlsignale øSW1 bis øSWx (beispielsweise øSW1) in
den aktiven Zustand. Wenn øSW1 in den aktiven Zustand geht,
gelangt die Schaltschaltung SW (vgl. Fig. 2) in den
Einschaltzustand, und die Daten auf dem Digitleitungspaar D
und Db werden durch den Leseverstärker SA verstärkt und an
das IO-Leitungspaar IO und IOb ausgegeben. Da zu diesem
Zeitpunkt øR auf niedrigem Pegel ist, gehen IOSW und IOSW'
der IO-Leitungspaar-Schaltschaltung in den
Einschaltzustand, und das erste IO-Leitungspaar IO und IOb wird durch
øYjN mit der Datenverstärkerschaltung 41 und der
Schreibschaltung 43 verbunden, die im aktiven Zustand sind.
-
Wenn andererseits die Eingabespaltenadressen Y0 bis Yk für
redundante Digitleitungen sind (siehe Zeitpunkt t1 in Fig.
3), bringt die Schaltung 11 øR und øRS auf den hohen Pegel.
Dementsprechend wird die Schaltung 13 aktiviert, und das
Auswahlsignal øRSW wird auf den hohen Pegel gebracht. Wenn
nun øT in dem inaktiven Zustand ist, wird die
Verbotsschaltung 16 die Aktivierung des Spaltendekoderfreigabesignals
wie oben erwähnt nicht verbieten. Dementsprechend bringt
die Spaltendekoderschaltung 14 eins der
Digitleitungsauswahlsignale øSW1 bis øSWx (beispielsweise øSW2) in den
aktiven Zustand in Abhängigkeit von den geänderten
vordekodierten Signalen.
-
Wenn das Auswahlsignal øRSW in den aktiven Zustand geht,
geht die Schaltschaltung RSW (vgl. Fig. 2) in den
Einschaltzustand, Daten auf dem Digitleitungspaar RD und RDb
werden durch den Leseverstärker RSA verstärkt und an das
zweite Leitungspaar IO' und IObø' ausgegeben. Da øR zu
diesem Zeitpunkt auf hohem Pegel ist, geht RIOSW' der
IO-Leitungsschaltschaltung in den Einschaltzustand, und das
zweite IO-Leitungspaar IO' und IOb' ist im aktiven Zustand
in Abhängigkeit von øYjN im aktiven Zustand.
-
Andererseits empfängt das erste IO-Leitungspaar IO und IOb
Daten auf einem Digitleitungspaar (nicht dargestellt), das
dem Digitleitungsauswahlsignal øSW2 entspricht und mit der
Datenverstärkerschaltung 42 und der Schreibschaltung 44
über RIOSW verbunden ist, das im Einschaltzustand ist, der
IO-Leitungspaar-Schaltschaltung. Da jedoch øYjT im
inaktiven Zustand ist, arbeiten die Datenverstärkerschaltung 42
und die Schreibschaltung 44 nicht.
-
Wie sich aus dem oben erläuterten Betrieb ergibt, da das
IO-Leitungspaar, das mit dem Digitleitungspaar verbunden
ist, sich von dem IO-Leitungspaar unterscheidet, das mit
dem redundanten Digitleitungspaar verbunden ist, ist es bei
diesem Ausführungsbeispiel möglich, selbst wenn das
redundante Digitleitungspaar für das Digitleitungspaar ersetzt
wird, den Redundanzbetrieb durch lediglich Austausch dieser
IO-Leitungspaare durchzuführen. Dementsprechend gibt es
absolut keine Möglichkeit von Mehrfachauswahlen desselben IO-
Leitungspaars wie bei konventionellen Vorrichtungen, und es
besteht keine Notwendigkeit für den Betrieb, zum Zeitpunkt
des Schaltens von den redundanten Digitleitungen auf die
normalen Digitleitungen, zum Lösen des Verbots der
Aktivierung des Spaltendekoderfreigabesignals und der Aktivierung
des Spaltendekoders, wie es im bekannten Fall erforderlich
ist, wodurch ermöglicht wird, die Betriebsgeschwindigkeit
zu erhöhen. In dem vorliegenden Ausführungsbeispiel ist die
Zugriffsgeschwindigkeit auf die Spaltenadress um 10 bis 20%
erhöht. Da desweiteren es möglich ist, als das zweite Paar
von IO-Leitungen das IO-Leitungspaar zu verwenden, das
konventionell im Paralleltest verwendet wird, der im folgenden
beschrieben wird, ist die Erfindung ohne Erhöhen der
Besetzungsfläche der Vorrichtung umsetzbar.
-
Unter Bezugnahme auf Fig. 4 wird als nächstes der Betrieb
beim Paralleltest beschrieben. Da das Paralleltestsignal øT
beim Paralleltest im aktiven Zustand ist und da die
Verbotsschaltung 16 øRD in den aktiven Zustand bringt, wenn øR
im aktiven Zustand ist, verbietet die Schaltung 16 der
Spaltendekoderfreigabesignalerzeugungsschaltung 10 und 10'
die Aktivierung der Spaltendekoderfreigabesignale øE, øEB
oder øE'. Da desweiteren øT im aktiven Zustand ist, bringt
die Adresspufferschaltung 15 immer sowohl øYjT und øYjN in
den aktiven Zustand. Mit anderen Worten werden beim
Paralleltesten sowohl das Digitleitungsauswahlsignal als auch
das Redundanzdigitleitungsauswahlsignal gleichzeitig
erzeugt.
-
Wenn die Spaltenadressen Y0 bis Yk für die normalen
Digitleitungen sind, hält die Schaltung 11 øR und øRS auf den
niedrigen Pegel. Da die Verbotsschaltung 16 øRD in den
inaktiven Zustand bringt, ist es somit den Schaltungen 10 und
10' nicht verboten, die Spaltendekoderfreigabesignale øE,
øEB oder øEB' zu aktivieren.
-
Desweiteren werden die Schaltungen 13 und 13' nicht
aktiviert und die Auswahlsignale øRSW und øRSW' werden auch auf
dem niedrigen Pegel gehalten. Die Spaltendekoderschaltungen
14 und 14' aktivieren eins der Digitleitungsauswahlsignale
øSW1 bis øSWx und øSW1' bis øSWx' (beispielsweise øSW1 und
øSW1' in Abhängigkeit von vordekodierten Signalen). Wenn
sowohl øSW1 als auch øSW1' in den aktiven Zustand gehen,
werden die Schaltungen SW und SW' (siehe Fig. 2) in den
Einschaltzustand gebracht, und die Daten auf dem
Digitleitungspaar D und Db werden an das erste IO-Leitungspaar IO
und IOb ausgegeben, und gleichzeitig werden die Daten auf
dem Digitleitungspaar D' und Db' an das zweite
IO-Leitungspaar IO' und IOb' ausgegeben. Da sowohl øYjT als auch øYjN
im aktiven Zustand sind, gehen die Verstärkerschaltungen 41
und 42 und die Schreibschaltungen 43 und 44 alle in den
aktiven Zustand. Da desweiteren øR auf dem niedrigen Pegel
ist, gehen IOSW und IOSW' der
IO-Leitungspaarschaltschaltung in den Einschaltzustand, und das erste IO-Leitungspaar
IO und IOb wird mit der Datenverstärkerschaltung 41 und der
Schreibschaltung 43 verbunden, und das zweite
IO-Leitungspaar IO' und IOb' wird mit dem Datenverstärker 42 und der
Schreibschaltung 44 verbunden. Bei dem oben beschriebenen
Betrieb wird ein gleichzeitiger Lese-/Schreibvorgang mit
zwei Daten möglich.
-
Wenn andererseits die Eingabespaltenadressen Y0 bis Yk für
die redundanten Digitleitungen sind (vgl. Zeitpunkt tl in
Fig. 4), bringt die Schaltung 11 øR und øRS auf den hohen
Pegel. Dementsprechend werden die Schaltungen 13 und 13'
aktiviert und die Auswahlsignale øRSW und øRSW' gehen auf
den hohen Pegel. Da desweiteren die Verbotsschaltung 16 øRD
aktiviert, wird den Schaltungen 10 und 10' verboten, die
Spaltendekoderfreigabesignale øE, FEB und øE' zu
aktivieren. Dementsprechend werden die Spaltendekoderschaltungen
14 und 14' keine aktivierten Digitauswahlsignale erzeugen.
-
Da die Auswahlsignale øRSW und øRSW' in den aktiven Zustand
gehen, gehen beide Schaltschaltungen RSW und RSW' (vgl.
Fig. 2) in den Einschaltzustand, die Daten auf dem
Digitleitungspaar RD und RDb werden an das zweite
IO-Leitungspaar IO' und IOb' ausgegeben, und die Daten auf dem
Digitleitungspaar RD' und RDb' werden an das erste
IO-Leitungspaar IO und IOb ausgegeben. Da øR zu diesem Zeitpunkt auf
dem hohen Pegel ist, gehen RIOSW und RIOSW' der
IO-Leitungspaarschaltschaltung in den Einschaltzustand, und das
zweite IO-Leitungspaar IO' und IOb' wird mit der
Datenverstärkerschaltung 41 und der Schreibschaltung 43 verbunden,
die im aktiven Zustand sind, und das erste IO-Leitungspaar
IO und IOb wird mit der Datenverstärkerschaltung 41 und der
Schreibschaltung 43 verbunden, die im aktiven Zustand sind.
-
Unter Bezugnahme auf Fig. 5 ist als nächstes das zweite
Ausführungsbeispiel dieser Erfindung das gleiche wie das
erste Ausführungsbeispiel mit der Ausnahme, daß IOSW,
REOSW, IOSW' und RIOSW', die die
IO-Leitungspaar-Schaltschaltungen im ersten Ausführungsbeispiel bilden, nicht
vorhanden sind und daß Signale zum Steuern der
Datenverstärkerschaltungen 41 und 42 und der Schreibschaltungen 43
und 44 øYjT' und øYjN' sind. Somit wird die detaillierte
Beschreibung hier unterlassen.
-
Die Erzeugungsschaltung für øYjT' und øYjN' ist in Fig. 6
dargestellt.
-
Im Folgenden, bei dem die Gruppe von Digitleitungen D und
Db der Digitleitungsgruppe ausgewählt wird, wird der Fall
von øYjN auf hohem Pegel als Beispiel beschrieben.
-
Wenn die normalen Digitleitungen in Gebrauch sind, sind
øYjT' und øYjN' identisch zu øYjT und øYjN', da øR auf dem
niedrigen Pegel ist. Wenn øYjN' auf den aktiven Pegel geht,
wird das erste IO-Leitungspaar IO und IOb, das mit den
Digitleitungen D und Db verbunden ist, mit der
Datenverstär
kerschaltung 41 und der Schreibschaltung 43, die im aktiven
Zustand sind, verbunden.
-
Wenn andererseits die redundanten Digitleitungen verwendet
werden, sind øYjT' und øYjN' identisch zu øYjN und øYjT, da
øR auf hohem Pegel ist. Mit anderen Worten, die logischen
Werte von øYjT und øYjN werden invertiert ausgegeben.
Dementsprechend geht øYjT' in den aktiven Zustand, und das
zweite IO-Leitungspaar IO' und IOb', das mit dem
redundanten Digitleitungspaar RD und RDb verbunden ist, wird mit
der Datenverstärkerschaltung 42 und der Schreibschaltung 44
verbunden, die im aktiven Zustand sind.
-
Wie aus der obenstehenden Beschreibung klar ist, macht es
dieses Ausführungsbeispiel möglich, die Auswahl der beiden
IO-Leitungspaare identisch zu der im ersten
Ausführungsbeispiel zu gestalten, ohne die Verwendung der
IO-Leitungspaar-Schaltschaltung des ersten Ausführungsbeispiels durch
Ändern der Aktivität der Gruppen der
Datenverstärkerschaltungen und der Schreibschaltungen (d. h. ob 41 und 43
aktiviert werden oder 42 oder 44 aktiviert werden).
Dementsprechend hat diese Erfindung einen Effekt hinsichtlich der
Eliminierung des Erfordernisses des Schaltens.