DE69216997T2

DE69216997T2 - Multiplizierender Digital-Analogwandler

Info

Publication number: DE69216997T2
Application number: DE69216997T
Authority: DE
Inventors: John Barry Hughes
Original assignee: Philips Electronics NV
Current assignee: NXP BV
Priority date: 1991-11-06
Filing date: 1992-10-29
Publication date: 1997-07-24
Anticipated expiration: 2012-10-30
Also published as: EP0541163A3; EP0541163A2; JPH05235771A; US5369406A; GB9123560D0; JP3228799B2; DE69216997D1; EP0541163B1

Description

Die Erfindung bezieht sich auf einen multiplizierenden Digital-Analog- Wandler mit einer Stromspiegelanordnung zum Erzeugen von Strömen 2&supmin;¹I&sub1;, -2&supmin; 2I&sub1;,.....,-2-nI&sub1; an einem ersten, zweiten, ... bzw. n. Ausgang derselben in Antwort auf die Zuführung eines Stromes J&sub1; zu einem Eingang derselben, wobei I&sub1; in einem vorbestimmten Verhältnis zu J&sub1; steht, und mit einem betreffenden steuerbaren Schalter, der jeden genannten Ausgang mit einem Ausgang des Wandlers verbindet, wobei Steuereingänge der genannten Schalter gemeinsam den digitalen Signaleingang des genannten Wandlers bilden.
Bekannte Wandler wurden bereits in beispielsweise "IBM Technical Disclosure Bulletin", Heft 24, Nr.5, (Oktober 1981) auf Seiten 2342 - 2344, und in JP- A-61-2427 beschrieben. Jeder dieser bekannten Wandler erzeugt einen Strom an dem Ausgang, wenn dem Stromspiegeleingang ein Strom zugeführt und wenigstens einer der Schalter geschlossen wird, wobei der Ausgangsstrom proportional ist zu dem Spiegeleingangsstrom sowie zu der Zahl, dargestellt durch den digitalen Code, gebildet durch die Konfiguration der geschlossenen und geöffneten Schalter zu der betreffenden Zeit. Die Eingangsströme zu den Stromspiegelschaltungen dieser bekannten Wandler müssen immer eine spezifsche Polarität haben, wenn die Spiegelanordnungen einwandfrei arbeiten sollen und es dürfte weiterhin einleuchten, daß die Ausgangsströme dieser bekannten Wandler auch immer eine spezifische Polarität haben, wie der Wert des Spiegeleingangsstromes und/oder die Konfiguration der geschlossenen und geöffneten Schalter zu der Zeit auch sein mag.
In einigen möglichen Anwendungsbereichen für multiplizierende Digital- Analog-Wandler gibt es die Anforderung, daß der Wandler mit analogen Eingangssignalströmen von beliebiger Polantät muß arbeiten können und Ausgangsströme erzeugen muß, die eine Polarität haben, die durch die Polarität des Eingangssignalstromes gesteuert wird, ungeachtet welcher spezifischer Wert das digitale Wandlereingangssignal zu der betreffenden Zeit hat. Wenn ein analoger Signalstromeingang mit einem Eingang der Stromspiegelanordnung eines der bekannten Wandlers gekoppelt ist und weiterhin einem Eingang der betreffenden Stromspiegelanordnung ein Vorwärtsvorstrom zugeführt wird, kann die Stromspiegelanordnung analoge Signalströme beliebiger Polarität verarbeiten. Der Ausgangsstrom des Wandlers wird aber dennoch immer dieselbe Polarität haben, ungeachtet der Polarität des Eingangssignalstromes. Hinzufügung eines festen entgegengesetzten Vorstromes zu dem Ausgangsstrom des Wandlers wird dieses Problem nicht lösen, weil obschon die Erzeugung von Ausgangsströmen beliebiger Polarität ermöglicht wird, können diese Polaritäten nur durch diejenigen des Eingangssignalstromes gesteuert werden für nur einen spezifischen Wert des digitalen Wandlereingangssignals.
Um eine Lösung dieses Problems zu schaffen im Falle eines allgemeinen multiplizierenden Digital-Analog-Wandlers beschreibt die JP-A-60-241307 einen Wandler, der zwei gegenseitig identiche komplette multiplizierende Digital-Analog- Wandler aufweist. Die beiden Wandler werden immer mit demselben digitalen Eingangssignal gespeist, d.h. die digitalen Signaleingänge sind parallelgeschaltet Der analoge Eingang des ersten Wandlers wird mit einem analogen Eingangssignalstrom sowie einem Vorstrom, wie oben erwähnt, gespeist, während der analoge Eingang des zweiten Wandlers nur mit einem Vorstrom gespeist wird, der demjenigen entspricht, der dem analogen Eingang des ersten Wandlers zugeführt wird. Der analoge Ausgangsstrom des zweiten Wandlers ist vorzeichenumgekehrt und das Ergebnis wird als Vorspannung dem analogen Ausgangsstrom des ersten Wandlers zugefügt. Auf diese Weise wird das Vorpolen des Ausgangsstromes des ersten Wandlers entsprechend dem Wert des digitalen Eingangssignals zu der Anordnung derart eingestellt, daß der resultierende Ausgangsstrom (der den Ausgang der Anordnung bildet), immer das einwandfreie Vorzeichenverhältnis zu dem Vorzeichen des analogen Eingangssignalstromes zu der Anordnung haben. Der Effekt der Vorpolung auf den Ausgangsstrom des ersten Wandlers wird immer genau rückgänig gemacht wenn der vorzeichenumgekehrte Ausgangsstrom des zweiten Wandlers hinzugefügt wird, ungeachtet des Wertes des digitalen Eingangssignals der Anordnung.
Die Verwendung zweier kompletten multiplizierenden Digital-Analog- Wandler in der Anordnung nach JP-A-60-241307 kann ziemlich kostspielig sein und es ist nun u.a. eine Aufgabe der vorliegenden Erfindung eine Anordnung zu schaffen, die gleichwertige Ergebnisse mit einer geringeren Schaltungsaufwand liefern kann.
Die Erfindung schafft einen multiplizierenden Digital-Analog-Wandler mit einer ersten Stromspiegelanordnung (1) zum Erzeugen von Strömen -2&supmin;¹I&sub1;, -2&supmin;²I&sub1;,.....,2-nI&sub1; an einem ersten(3&sub1;), zweiten (3&sub2;), ... bzw. n. Ausgang (3n) derselben in Antwort auf die Zuführung eines Vorstromes J&sub1; zu einem Eingang (2) derselben, wobei I&sub1; in einem vorbestimmten Verhältnis zu J&sub1; steht, und mit einem betreffenden steuerbaren Schalter (T1, T2, ..., Tn), der jeden genannten Ausgang (3&sub1;, 3&sub2;,...,3n) mit einem Ausgang (9) des Wandlers verbindet, wobei Steuereingänge der genannten Schalter gemeinsam den digitalen Signaleingang (11) des genannten Wandlers bilden, mit dem Kennzeichen, daß er eine zweite Stromspiegelschaltung (4) aufweist zum Erzeugen von Strömen 2&supmin;¹I&sub2;, 2&supmin;²I&sub2;,.....,2-nI&sub2; an einem ersten (6&sub1;), zweiten (6&sub2;), ... bzw. n. Ausgang (6n) derselben in Antwort auf die Zuführung eines Stromes -J&sub2; zu einem Eingang (5) derselben, wobei I&sub2; in einem vorbestimmten Verhältnis zu J&sub2; steht, DC-Verbindungen zwischen dem ersten (6&sub1;), zweiten (6&sub2;),... bzw. n. Ausgang (6n) der genannten zweiten Stromspiegelschaltung (4) und dem ersten (3&sub1;), zweiten (3&sub2;), ... bzw. n. Ausgang (3n) der ersten Stromspiegeischaltung (1), eine Gleichstromquelle (15), verbunden mit dem Eingang (2) der genannten ersten Stromspiegelschaltung (1) zum Zuführen des Vorstromes J&sub1; zu derselben, eine Gleichstromquelle, die mit dem Eingang (T) der genannten zweiten Stromspiegelchaltung (4) verbunden ist zum Zuführen des Vorstromes J&sub2; zu derselben, die derart ist, daß dies zu der Erzeugung von Strömen 2&supmin;¹I&sub1;, 2&supmin;²I&sub1;,.....,2&supmin; nI&sub1; an dem ersten (6&sub1;), zweiten (6&sub2;), ... bzw. n. Ausgang (6n) der genannten zweiten Stromspiegelschaltung (4) führt, und einen analogen Signalstromeingang, der mit dem Eingang (2) der genannten ersten Stromspiegelschaltung (1) verbunden ist. Die Bezugszeichen sind besonder zur Bequemlichkeit oder als Beispiel vorgesehen und haben nicht die Absicht, die Erfindung zu beschränken. Es sei erwähnt, daß das Vorhandensein von Minus-Vorzeichen vor einigen der genannten Ströme und nicht vor anderen in dem Sinne verstanden sein soll, insbesondere die relativen Polaritäten der jeweiligen Ströme zu bezeichnen und nicht ihre absolute Polaritäten, wobei diese letzteren beliebig abhängig sind von dem Vorzeichen, das als geeignet gewählt wird, beispielsweise der Fluß von herkömmlichem Strom in einen Knotenpunkt (im Vergleich zu aus dem Knotenpunkt).
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 ein Schaltbild einer einfachen ersten Ausführungsform und
Fig. 2 ein Schaltbild einer zweiten Ausführungsform, die im Vergleich zu Fig. 1 einige Verfeinerungen aufweist.
In Fig. 1 enthält ein Digital-Analog-Wandler eine erste Stromspiegelschaltung 1 mit einem Eingang 2 und mit n Ausgängen 3&sub1;, 3&sub2;, ...3n, eine zweite Stromspiegelschaltung 4 mit einem Eingang 5, mit n Ausgängen 6&sub1;, 6&sub2;, ... 6n und mit einem weiteren Ausgang 7, und n steuerbare Schalter 8&sub1;,8&sub2;, ... 8n, welche die Ausgänge 3&sub1;, 3&sub2;, ... bzw. 3n der Spiegelschaltung 1 mit dem Ausgang 9 des Wandlers koppeln. Die Schalter 8&sub1;, 8&sub2;, ... 8n (die durch Transistorschalter gebildet sein können) haben Steuereingänge 10&sub1; 10&sub2;, ... bzw. 10n, die gemeinsam den Digitalsignaleingang 11 des Wandlers bilden. Die Ausgänge 3&sub1;, 3&sub2;, ... 3n der Spiegelschaltung 1 sind mit den Ausgängen 6&sub1;, 6&sub2;, ... bzw. 6n der Spiegelschaltung 4 gleichstromverbunden und der weitere Ausgang 7 der Spiegelschaltung 4 ist mit dem Eingang 2 der Spiegelschaltung 1 gleichstromverbunden. Der Eingang 5 der Spiegelschaltung 4 wird aus einer damit verbundenen Gleichstromquelle 12 mit einem Strom -J&sub2; gespeist. Dies führt zu Strömen 2&supmin;¹I&sub2;, 2&supmin;²I&sub2;,.....,2-nI&sub2;, die an den Ausgängen 6&sub1;, 6&sub2;, ... bzw. 6n der Spiegelschaltung 4 erzeugt werden, und zu einem Strom J&sub1;, der an dem weiteren Ausgang 7 erzeugt wird, wobei I&sub2; in einem vorbestimmten Verhältnis R&sub1; zu J&sub2; steht und wobei J&sub1; in einem vorbestimmten Verhältnis R&sub2; zu J&sub2; steht. (R&sub1; und R&sub2; können ggf. einander entsprechen). Dazu werden die Größen der Transistoren 13&sub1;, 13&sub2;, ... 13&sub3;, deren Drain- Elektroden die Ausgänge 6&sub1;, 6&sub2;, ... bzw. 6n speisen, auf bekannte Art und Weise gewählt, daß die zu der Größe des diodenverbundenen Transistors 14 in dem Verhältnis 2&supmin;¹R&sub1;, 2&supmin;²R&sub1;, ..., 2-nR&sub1; stehen, wobei dieser Transistor 14 aus dem Eingang 5 gespeist wird, und wobei die Größe des Transistors 15, der den Ausgang 7 speist, derart gewählt wird, daß er zu der Größe des Transistors 14 in dem Verhältnis R&sub2; steht.
Der Ausgang 7 der Spiegelschaltung 4 wird als Gleichstromquelle benutzt zum Speisen des Eingangs 2 der Spiegelschaltung 1 mit einem Vorstrom J&sub1;. Die Spiegelschaltung 1 reagiert derart auf den Vorstrom J&sub1; daß an den Ausgängen 3&sub1;, 3&sub2;, ... bzw. 3n Ströme -2&supmin;¹I&sub1;, -2&supmin;²I&sub1;,.....,-2-nI&sub1; erzeugt werden, wobei I&sub1; in einem vorbestimmten Verhältnis R&sub3; zu J&sub1; steht. (R&sub3; kann ggf. R&sub1; und/oder R&sub2; entsprechen). Dazu wird die Größe der Transistoren 17&sub1;, 17&sub2;,.... 17n, deren Drain-Elektroden die Ausgänge 3&sub1;, 3&sub2;, ... bzw. 3n speisen auf bekannte Art und Weise gewählt, so daß sie in dem Verhältnis 2&supmin;¹R&sub3;, 2&supmin;²R&sub3;, ..., 2-nR&sub3; zu der Größe des diodenverbundenen Transistors 18 stehen, der aus dem Eingang 2 gespeist wird. Weiterhin ist vorgesehen, daß unter den oben beschriebenen Umständen, d.h. wobei über einen Signalstromeingangsanschluß 16 kein Strom i zu oder von dem Eingang 2 der Spiegelschaltung 1 fließt, wobei die an den Ausgängen 6&sub1;, 6&sub2;, ... 6n der Spiegelschaltung 4 erzeugten Ströme genau zu denen passen, die an den Ausgängen 3&sub1;, 3&sub2;, ... 3n der Spiegelschaltung 1 versunken sind, so daß kein Strom zu dem Ausgang 9 des Wandlers weitergeleitet wird, wenn einer der Schalter 8 geschlossen wird. Auf diese Weise ist vorgesehen, daß I&sub2;I&sub1;, was bedeutet, daß R&sub2;.R&sub3; = R&sub1;. Die relativen Größen der Transistoren 13, 15, 17 und 18 sind deswegen derart gewählt worden, daß diese letztere Bedingung erfüllt ist.
Wenn nun dem Signalstromeingang 16 aus einem Signalspannungseingang 19 über einen hochwertigen Widerstand 20 ein positiver Signalstrom i zugeführt wird, wird der dem Eingang 2 der Spiegelschaltung 1 zugeführte Strom zunehmen, was dazu führt, daß in dem Spiegel 2 die an jedem der Ausgänge 3 versenkten Ströme versuchen zuzunehmen. Wenn nun einer der Schalter 8 geschlossen wird, wird dies dazu führen, daß aus dem Ausgangsanschluß 9 Strom zu dem (den) betreffenden Ausgang (Ausgängen) 3 gezogen wird. Wenn andererseits der Signalstrom negativ ist, wird der entgegengesetzte Effekt auftreten; der Überschuß an Strömen, erzeugt an den betreffenden Ausgängen 6 des Spiegels 4, über denen, versenkt an den betreffenden Ausgängen 3 der Spiegelschaltung 1 wird dem Ausgang 9 zugeführt, und zwar über irgendeinen geschlossenen Schalter 8.
Die dem Eingang 19 zugeführte Eingangsspannung soll deutlich auf einen Spannungspegel bezogen werden, der halbwegs zwischen den Potentialen an den positiven und negativen Speiseschienen 21 bzw. 22 liegt, und der Wandlerausgangsstrom an der Klemme 9 soll auch auf diesem Spannungspegel versenkt sein. Dies kann auf bequeme Weise dadurch erzielt werden, daß die Klemme 9 mit dem sog. "virtuelle Erde"-umkehrenden Eingang eines Operationsverstärkers verbunden wird, der mit einer Rückkopplungsstrecke von dem Ausgang zu dem invertierenden Eingang versehen ist, wobei bei diesem Verstärker der Speiseeingang zwischen den Speiseschienen 21 und 22 liegt.
In der Ausführungsform nach Fig. 2 werden mehrere Elemente dargestellt, die ggf. dieselben Bezugszeichen haben wie die Gegenteile in Fig. 1.
Eine Art und Weise, wie die Ausführungsform nach Fig. 2 von der nach Fig. 1 abweicht ist, daß der Stromspiegel 1 auf bekannte Weise eine Gruppe miteinander verbundener Transistoren 30, 31, 32 und 33 statt des einfachen diodenverbundenen Transistor 18 nach Fig. 1 benutzt, und zwar zum Erhalten einer besseren Genauigkeit. Die Genauigkeit wird noch weiter dadurch gesteigert, daß die Transistoren 17&sub1; - 17n in ihren Source-Leitungen rnit Widerständen 26&sub1; - bzw. 26n versehen werden, daß die Transistoren 32 und 33 auf ähnliche Weise mit Source-Widerständen 34 bzw. versehen werden, daß ein weiterer Transistor 36 mit einem Source-Widerstand 37 vorgesehen wird, und zwar derart, daß die Reihenschaltung der Gate-Elektrode, der Source-Elektrode und des Source-Widerstandes zu der Reihenschaltung der Gate- Elektrode und der Source-Elektrode des Transistors 17n parallelgeschaltet ist und die Drain-Elektrode nach Erde verbunden ist (ein Potential halbwegs zwischen den Potentialen an den Speiseleitungen 21 und 22) und daß eine Kette von reihengeschalteten Widerständen 27&sub1; - 27n zwischen der negativen Speiseschiene 22 und dem gemeinsamen Punkt der Source-Widerstände 26n, 37 vorgesehen ist, wobei die Enden der Source- Widerstände 26&sub1; - 26n-1, die von der Quelle des entsprechenden Transistors 17 abgewandt sind, rnit den betreffenden Knotenpunkten zwischen aufeinanderfolgenden Widerständen der Kette 27&sub1; - 27n verbunden sind. Der Transistor 36 entspricht dem Transistor 26n und die Transistoren 30 - 33 sind je zweimal größer als der Transistor 17&sub1; (wobei dieses letzter bedeutet, daß das Verhältnis R&sub3; in der Ausführungsform nach Fig. 2 eins ist). Die Anordnung des Transistors 36, der Source-Widerstände 26&sub1; - 26n, 34, 35 und 37 und der Kette der Widerstände 27&sub1; - 27n führt zu Source-Degeneration, wobei die Verhältnisanpassung der binär gewichteten Ströme an den Spiegelausgängen 3&sub1; - 3n verbessert wird, ebenso wie die Signalverstärkungsgenauigkeit und die Störungsleistung.
Eine andere Art und Weise, wie die Ausführungsform nach Fig. 2 von der nach Fig. 1 abweicht, ist, daß diese Schaltungsanordnung Umschalter 28&sub1; - 28n benutzt (die durch Schalttransistoren gebildet sein können) statt der einfachen Schalter 8. Die jeweiligen gemeinsamen Punkte der Ausgänge 3 des Stromspiegels 1 und der Ausgänge 6 des Stromspiegels 4 sind einzeln schaltbar mittels dieser Schalter zwischen dem invertierenden Eingang eines Operationsverstärkers 24 und Erde entsprechend dem dem Eingang 11 zugeführten digitalen Signal. Der Verstärker 24, dessen Ausgang 29 den Ausgang des Wandlers bildet, ist mit einem negativen Rückkopplungswiderstand 25 versehen, so daß der invertierende Eingang (entsprechend dem Ausgang 9 in Fig. 1) eine virtuelle Erde bildet. Auf diese Weise sind die genannten gemeinsamen Punkte auf effektive Weise nach Erde geschaltet, welcher der Schaltzustand des entsprechenden Schalters 28 zu dem Zeitpunkt sein mag. Der Grund, daß dies der Fall ist, wenn die oben beschriebene Anordnung der Widerstände 26&sub1; - 26n, 27&sub1; - 27n einwandfrei funktioniert, die Transistoren 26&sub1; - 26n nahezu gleiche Source-Potentiale haben sollen. Dies bedeutet, daß die Transistoren 26&sub1; - 26n sich immer in dem gesättigten Zustand befinden müssen, und dies wird dadurch gewährleistet, daß die Drain-Elektroden dieser Transistoren auf effektive Weise nach Erde geschaltet sind (halbwegs zwischen den Potentialen an den Speiseschienen 21 und 22), welcher der Schaltzustand des entsprechenden Schalters 28 sein mag.
Es sei bemerkt, daß die Source-Elektrode des Transistors 31 nicht nach Erde verbunden ist, wie dies zu erwarten wäre wegen der Tatsache, daß die der Klemme 19 zugeführte Eingangssignalspannung auf Erde bezogen ist, aber als mit einem Potential +V verbunden dargestellt. Der Effekt ist, daß die Spannung an der Eingangsklemme 16 ebenfalls +V gemacht wird, so daß, wenn die der Klemme 19 zugeführte Eingangsspannung Null ist (gegenüber Erde), von der Klemme 16 über den Widerstand 20 nach Erde ein Strom I fließt , wobei I = V/R, wobei R der Widerstandswert des Widerstandes 20 ist. Der Eingangsstrom zu dem Stromspiegel 1 unter diesen Umständen, d.h. der Eingangsvorstrom zu dem Spiegel 1, ist deswegen J&sub1;-I, wobei J&sub1; der Ausgangsstrom einer Stromquelle 40 ist, die an die Stelle tritt des Transistors 15 in Fig. 1. Der Vorteil dabei ist, daß für eine bestimmte Speisung zwischen den Schienen 21 und 22 kann der Ausgangsstrom J&sub1; der Stromquelle 40 über das Maximum hinaus gesteigert werden, das sonst erlaubt wäre, wodurch eine größere Eingangsspannungsschwingung an der Eingangsklemme 19 erlaubt ist als sonst möglich wäre.
Die Verringerung des dem Eingang des Stromspiegels 1 zugeführten Vorstroms verursacht eine entsprechende Verringerung der an den Ausgängen 3&sub1; - 3n erzeugten Vorströme, wodurch eine entsprechende Verringerung in dem an den Ausgängen 6&sub1; - 6n des Stromspiegels erzeugten Vorstrom erforderlich ist. Diese letztgenannte Verringerung könnte selbstverständlich durch eine geeignete Einstellung der Größe des Transistors 14 gegenüber der Größe der Transistoren 13&sub1; - 13n erreicht werden, aber der Symmetrie wegen ist es in der Ausführungsform nach Fig. 2 dadurch erreicht worden, daß der Eingang 5 des Stromspiegels 4 mit Vorstrom versehen wird, und zwar mittels einer Stromquelle, die zum großen Teil der Anordnung der Transistoren 30 - 33, der Widerstände 20, 34 und 35, und der Stromquelle 40, zugeordnet zu dem Stromspiegel 1, entspricht. Auf diese Weise enthält die Stromquelle 12, die den Eingang 5 des Spiegels 4 speist (Fig. 1) eine Anordnung von Transistoren 41 - 44, von Widerständen 45 - 47 und einer Stromquelle 48, die der Anordnung von Transistoren 30 - 33, von Widerständen 34, 35 und 20 und der Stromquelle 40 entspricht, in bezug auf Schaltungskonfiguration sowie in bezug auf Gleichheit der Schaltungselemente, mit der Ausnahme, daß der Widerstand 47 nach Erde verbunden ist statt mit einer Spannungseingangsklemme. Die Stromquelle 12 enthält ebenfalls einen weiteren Transistor 49, der mit einem Emitter-Widerstand 50 versehen ist, entsprechend dem Transistor 43 bzw. dem Widerstand 45, wobei die Reihenschaltung der Gate-Source-Strecke des Transistors 49 und des Widerstandes 50 zu der Reihenschaltung der gate-Source-Strecke des Transistors 43 und des Widerstandes 45 parallel geschaltet ist, und wobei die Drain des Transistors 49 mit dem Eingang 5 des Spiegels 4 verbunden ist.
Der Eingang 5 wird dazu mit einem Strom -(J&sub1;-I) versehen, wodurch gewährleistet wird, daß die an den Ausgängen 6&sub1; - 6n des Spiegels 4 erzeugten Vorströme die erforderlichen Werte haben, wenn, wie es der Fall ist, die Größe der Transistoren 13&sub1;, 13&sub2;, ... 13n derart gewählt worden ist, daß sie in dem Verhältnis 2&supmin;¹, 2&supmin;²,... bzw. 2-n zu der Größe des diodenverbundenen Transistors 14 liegt, d.h. unter der Bedingung, daß R&sub1; (siehe die Beschreibung in bezug auf Fig. 1) als gleich eins gewählt wird.
Es dürfte einleuchten, daß gewünschtenfalls die Transistoren 13&sub1;......13n nach Fig. 2 mit einem Widerstandsleiternetzwerk in der Source-Schaltung versehen sein kann entsprechend dem Netzwerk 26&sub1; - 26n, 27&sub1; - 27n, vorgesehen in der Source- Schaltung der Transistoren 17&sub1; - 17n, zur Verbesserung der Verhältnisanpassung der binär gewichteten Ströme an den Ausgängen 6&sub1; - 6n. Wenn die Anordnung auf diese Weise symmetrisch gemacht ist, kann sie befriedigend arbeiten mit einem balancierten analogen Eingangssignal durch die einfache Behelfsschaltung der Verbindung des Widerstandes 47 mit einer gegenphasigen Eingangsspannungsklemme statt nach Erde.
Es dürfte ebenfalls einleuchten, daß zu den beschriebenen Ausführungsformen im Rahmen der Erfindung, wie dies in den Ansprüchen definiert ist, viele Abwandlungen möglich sind. So sind beispielsweise viele alternative Schaltungsanordnungen in bezug auf die Stromspiegelschaltungen möglich, beispielsweise diejenigen, die kaskadengeschaltete Transistoren und/oder Bipolartransistoren benutzen.

Claims

1. Multiplizierender Digital-Analog-Wandler mit einer ersten Stromspiegelanordnung zum Erzeugen von Strömen -2&supmin;¹I&sub1;, -2&supmin;²I&sub1;,.....,-2-nI&sub1; an einem ersten, zweiten, ... bzw. n. Ausgang derselben in Antwort auf die Zuführung eines Vorstromes J&sub1; zu einem Eingang derselben, wobei I&sub1; in einem vorbestimmten Verhältnis zu J&sub1; steht, und mit einem betreffenden steuerbaren Schalter, der jeden genannten Ausgang mit einem Ausgang des Wandlers verbindet, wobei Steuereingänge der genannten Schalter gemeinsam den digitalen Signaleingang des genannten Wandlers bilden, dadurch gekennzeichnet, daß er eine zweite Stromspiegelschaltung aufweist zum Erzeugen von Strömen 2&supmin;¹I&sub2;, 2&supmin;²I&sub2;,.....,2-nI&sub2; an einem ersten, zweiten, ... bzw. n. Ausgang derselben in Antwort auf die Zuführung eines Stromes -J&sub2; zu einem Eingang derselben, wobei I&sub2; in einem vorbestimmten Verhältnis zu J&sub2; steht, DC-Verbindungen zwischen dem ersten, zweiten, ... bzw. n. Ausgang der genannten zweiten Stromspiegelschaltung und dem ersten, zweiten bzw. n. Ausgang der ersten Stromspiegelschaltung, eine Gleichstromquelle, verbunden mit dem Eingang der genannten ersten Stromspiegelschaltung zum Zuführen des Vorstromes J&sub1; zu derselben, eine Gleichstromquelle, die mit dem Eingang der genannten zweiten Stromspiegelschaltung verbunden ist zum Zuführen des Vorstromes zu derselben, die derart ist, daß dies zu der Erzeugung von Strömen 2&supmin;¹I&sub1;, 2&supmin;²I&sub1;,.....,2-nI&sub1; an dem ersten, zweiten, ... bzw. n. Ausgang der genannten zweiten Stromspiegelschaltung führt, und einen analogen Signalstromeingang, der mit dem Eingang der genannten ersten Stromspiegelschaltung verbunden ist.

2. Wandler nach Anspruch 1, wobei die genannte erste Stromspiegelschaltung einen betreffenden Transistor aufweist der jedem Ausgang derselben zugeordnet ist und ebenfalls einen weiterer Transistor, wobei jeder Transistor eine Eingangselekrode, eine Ausgangselektrode und eine gemeinsame Elektrode aufweist, wobei die Eingangselektroden aller genannten Transistoren gemeinsam sind, wobei die Ausgangselektrode jedes betreffenden Transistors mit dem betreffenden Ausgang der genannten ersten Stromspiegelschaltung verbunden ist, wobei die gemeinsamen Elektroden der genannten betreffenden Transistoren, die dem ersten, zweiten ....n. Ausgang der genannten ersten Stromspiegelschaltung zugeordnet sind, über betreffende Widerstande mit dem Wert 2R mit aufeinanderfolgenden Punkten einer Kette von n Widerständen mit dem Wert R mit einem nachfolgenden Widerstand mit dem Wert 2R verbunden sind, wobei diese Kette sich von einem ersten Bezugspotentialpunkt zu der gemeinsamen Elektrode des genannten weiteren Transistors erstreckt, der mit einem zweiten Bezugspotentialpunkt verbunden ist.

3. Wandler nach Anspruch 2, wobei jeder genannte steuerbare Schalter durch einen Umschalter gebildet wird zum Koppeln des entsprechenden Ausgangs der erstgenannten Stromspiegelschaltung mit dem Ausgang des Wandlers und mit einem Bezugspotentialpunkt als Alternative.

einen multiplizierenden Digital-Analog-Wandler der eingangs beschriebenen Art, der das Kennzeichen aufweist, daß er eine zweite Stromspiegelschaltung aufweist zum Erzeugen von Strömen 2&supmin;¹I&sub2;, 2&supmin;²I&sub2;,.....,2-nI&sub2; an einem ersten, zweiten, ... bzw. n. Ausgang derselben in Antwort auf die Zuführung eines Stromes -J&sub2; zu einem Eingang derselben, wobei 12 in einem vorbestimmten Verhältnis zu J&sub2; steht, DC-Verbindungen zwischen dem ersten, zweiten, ... bzw. n. Ausgang der genannten zweiten Stromspiegelschaltung und dem ersten, zweiten bzw.

n. Ausgang der erstgenannten Stromspiegelschaltung, eine Gleichstromquelle, verbunden mit dem Eingang der genannten erstgenannten Stromspiegelschaltung zum Zuführen eines Vorstromes J&sub1; zu derselben, eine Gleichstromquelle, die mit dem Eingang der genannten zweiten Stromspiegelschaltung verbunden ist zum Zuführen eines Vorstromes zu derselben, die derart ist, daß dies zu der Erzeugung von Strömen 2&supmin;¹I&sub1;, 2&supmin;²I&sub1;,.....,2&supmin; nI&sub1; an dem ersten, zweiten, ... bzw. n. Ausgang der genannten zweiten Stromspiegelschaltung führt, und einen analogen Signalstromeingang, der mit dem Eingang der genannten erstgenannten Stromspiegelschaltung verbunden ist.