DE69215456T2

DE69215456T2 - Vorrichtung für Zeitinterpolation

Info

Publication number: DE69215456T2
Application number: DE69215456T
Authority: DE
Inventors: Paul Stephenson
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1991-08-29
Filing date: 1992-08-12
Publication date: 1997-03-27
Anticipated expiration: 2012-08-13
Also published as: EP0529875A3; JPH05215873A; EP0529875A2; SG47505A1; DE69215456D1; US5191336A; EP0529875B1

Description

Hintergrund der Erfindung

1. Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich allgemein auf Systeme und Verfahren zum Messen der Zeit bezüglich digitaler Signale und insbesondere auf Systeme und Vorrichtungen zur digitalen Zeitinterpolation bezüglich digitaler Signale.

2. Verwandte Technik

Fig. 1 zeigt ein zeitveränderliches Benutzersignal 104. Die Frequenz des Benutzersignals 104 kann durch das Bestimmen des Zeitunterschieds zwischen aufeinanderfolgenden positiven Nulldurchgängen des Benutzersignals 104 (angezeigt durch A und C) bestimmt werden. Dieser Zeitunterschied ist mit X bezeichnet.
Der Zeitunterschied zwischen aufeinanderfolgenden Nulldurchgängen des Benutzersignals 104 (d.h. X) wird üblicherweise durch die Verwendung eines Referenzsignals 102 bestimmt. Speziell wird zuerst der Zeitunterschied zwischen einem positiven Nuildurchgang des Benutzersignals 104 (der durch A angezeigt ist) und dem unmittelbar folgenden positiven Nulldurchgang des Referenzsignals 102 (der durch B angezeigt ist) quantitativ bestimmt. Danach wird der Zeitunterschied zwischen dem nächsten positiven Nulldurchgang des Benutzersignals 104 (der durch C angezeigt ist) und dem unmittelbar folgenden positiven Nulldurchgang des Referenzsignals 102 (der durch D angezeigt ist) quantitativ bestimmt. Techniken zur Verwendung von Y und Y', um den Zeitunterschied zwischen aufeinanderfolgenden positiven Nuildurchgängen des Benutzersignals 104 (d.h. X) zu bestimmen, sind gut bekannt.
Zeitunterschiede zwischen zwei digitalen Signalen (beispielsweise dem Referenzsignal 102 und dem Benutzersignal 104) werden durch die Verwendung digitaler Zeitinterpolationstechniken quantitativ bestimmt. Es existieren derzeit viele solche digitale Zeitinterpolationstechniken.
Beispielsweise messen Vernier-Geräte eine "ausgedehnte Zeit" durch die Verwendung eines relativ langsamen Zeit-Zu-Arnplitude/Amplitude-zu-Ausgedehnte-Zeit-wandlers. Alternativ messen Vernier-Prinzip-Geräte eine ausgedehnte Zeit durch die Verwendung zweier Takte leicht unterschiedlicher Perioden und durch das Zählen der Anzahl von Perioden, bis die Phasen der zwei Kanäle übereinstimmen. Vernier-Geräte sind jedoch unzulänglich dahingehend, daß dieselben für eine erhöhte Zeitauf lösung proportional längere Umwandlungszeiten benötigen. Folglich nimmt die "Todzeit" zwischen Messungen zu.
Das Minimieren der Todzeit ist wichtig, da die Todzeit die Rate begrenzt, mit der Messungen durchgeführt werden können (die Gerätetodzeit ist in einigen Fällen direkt proportional zu der Zeit, die für eine Interpolation benötigt wird).
Startfähige Interpolatoren benötigen getriggerte Rampen, um auf ein asynchrones Ereignis zu starten und auf eine synchronisierte Taktflanke zu enden. Startfähige Rampeninterpolatoren sind jedoch unzulänglich, da dieselben ein Zittern (Jitter), Nichtlinearitäten und Rücksetzzeiten einführen. Das Zittern und die Nichtlinearitäten begrenzen die Auflösung. Die Rücksetzzeiten tragen zur Todzeit bei.
Mehrphasen-Taktinterpolatoren (wie z . B. Ringoszillatoren) benötigen viele angepaßte Verzögerungen (zumindest eine pro Auflösungselement). Mehrphasen-Taktinterpolatoren sind unzulänglich, da dieselben unter der Quadratwurzel von N-Zitter-Zunahmen leiden (wobei N die Anzahl aktiver Taktverzögerungselemente ist, und wobei das Zittern der Betrag des Zitterns ist, der in einem Verzögerungselement vorliegt).
Die DE-A-3 840 235 offenbart eine digitale Zeitbasis mit einer analogen Interpolation, die eine variable Referenzspannung liefert, um zu garantieren, daß das periodische Intervall einer analogen Rampe zwischen einem Null-Wert und einem maximalen Wert dem Zeitintervall zwischen getrennten Zeitpulsen entspricht. Ein Zeitbasisfehler wird durch das Einführen eines Null-Referenzpegels in die ansteigende Flanke, die der analogen Rampe entspricht, und durch das Einführen eines maximalen Pegels des Testpulses, der dem maximalen Wert der analogen Rampe entspricht, der einen Zeitpuls vor dem Testpuls starten würde, erkannt. Der Unterschied zwischen den zwei Pegeln des Testpulses stellt den Zeitbasisfehler dar. Ein Mikroprozessor liefert eine korrigierte Referenzspannung als einen Maximalwert, so daß die Verschiebung der analogen Rampe das Zeitintervall zwischen den Zeitpulsen abgleicht.

Zusammenfassung der Erfindung

Die vorliegende Erfindung richtet sich auf ein digitales Zeitinterpolationssystem und ein Verfahren zum quantitativen Bestimmen des Zeitunterschieds zwischen zwei digitalen Signalen, wobei die Merkmale derselben durch die Ansprüche 1 bzw. 7 definiert sind.
Gemäß einem Ausführungsbeispiel der Erfindung wird der Zeitunterschied zwischen aufeinanderfolgenden Nulldurchgängen eines Benutzersignals und eines Referenzoszillators gemessen, wobei Interpolatordaten ausgegeben werden, die diesen Zeitunterschied in digitaler Form darstellen. Eine Quadratur-Hybridschaltung, ein Synchronisator, Folge- und Halte- Schaltungen (T&H; T&H Track and Hold), Analog/Digital- Wandler (ADW), eine codierschaltung und ein Grenzdetektor sind wie folgt enthalten.
Die Quadratur-Hybridschaltung teilt das Referenzoszillatorsignal in zwei Signale, wobei die Signale bezüglich zueinander um 90º phasenverschoben sind. Die T&Hs tasten die zwei Signale beim Auftreten eines Ereignisses ab. Das Ereignis wird auf Nulldurchgänge des Benutzersignals hin erzeugt. Die ADWs digitalisieren die abgetasteten Signale. Der Codierer erzeugt gemäß den digitalisierten Signalen einen feinen Zeitwert.
Der Synchronisator mißt und synchronisiert das Referenzoszillatorsignal mit dem Ereignissignal. Der Grenzdetektor bestimmt quantitativ einen aufgezeichneten groben Zeitzählstand.
Ein System zur Verschiebungsbeseitigung des aufgezeichneten groben Zeitzählstands und des feinen Zeitwerts kann ebenfalls eingeschlossen sein.
Der Referenzoszillator liefert vorzugsweise ein kontinuierliches Zwei-Phasen-Signal mit einem eindeutigen Paar von Ausgangswerten zu jedem gegebenen Augenblick seiner Periode. Durch die Verwendung dieses Referenzoszillators wird die Umwandlung beschleunigt.
Ein neuartiges Grenzerfassungsschema kann verwendet werden, um die Zeitgebungsfehler zu vermeiden, die üblicherweise durch das direkte Messen der Synchronisatorausgaben eingeführt werden.
Die Vorrichtung zur kontinuierlichen Zeitinterpolation eines Ausführungsbeispiels der vorliegenden Erfindung weist die folgenden Merkmale und Vorteile auf.
Das Ausführungsbeispiel der Erfindung vermeidet die Verwendung herkömmlicher Zeit-Zu-Amplitude-Umwandlungsschaltungen, die durch die Ereignisse, die gemessen werden, gestartet und/oder gestoppt werden müssen. Stattdessen verwendet die vorliegende Erfindung zwei Quadratur-phasige Referenzoszillatorsignale. Die Quadratur-phasigen Referenzoszillatorsignale liefern eine kontinuierliche Zeit für die Amplituden/Neigungs-Referenz, die während des Durchlaufs abgetastet wird. Dies ermöglicht, daß Zeitintervalle kontinuierlich ohne die Todzeit und die Zittereffekte, die herkömmlichen Techniken zugeordnet sind, gemessen werden.
Die Dualneigungs-Beschaffenheit des Oszillators ermöglicht, daß ein gegebener Analog/Digital-Wandler (ADW) effektiv die doppelte Auflösung aufweist, da sein voller Bereich sowohl auf die positive als auch die negative Neigung des Referenzoszillators hin verwendet wird.
Herkömmliche Interpolatortechniken messen von einer Ereignisflanke zu einer synchronisierten Taktflanke. Dies zwingt jeden Fehler aufgrund des Synchronisationsverfahrens in die Messung selbst. Die vorliegende Erfindung vermeidet diese Fehler durch das Messen der Ereignisflanke direkt gegenüber dem Referenzoszillator und "schiebt" die Synchronisation auf einen weniger kritischen Abschnitt des Meßverfahrens "ab". Dies macht die Messung unempfindlich gegenüber Synchronisatorfehlern mit einer Größe von weniger als der Hälfte der Referenzoszillatorperiode. Die einzige Verwendung der Synchronisatorausgabe ist in einem Grenzerfassungsabschnitt des Systems.
Die Vorteile des Ausführungsbeispiels der Erfindung gegenüber Mehrphasen-Taktinterpolatoren umfassen ein geringeres Zittern aufgrund der Reduzierung von N aktiven Taktverzögerungselementen (wobei N gleich der Anzahl der Auflösungselemente in dem Interpolator ist) auf einen Takttreiber für eine Folge- und Halte-Schaltung. Dies reduziert das Zittern um einen Faktor der Quadratwurzel von N für Taktverzögerungs/Treiber-Elemente einer äquivalenten Technologie. Ferner hängt die Linearität von Mehrphasen-Taktinterpolatoren von der Anpassung vieler aktiver Verzögerungen ab. Dies könnte schwerwiegende Linearitätsgrenzen auf einem auf aktiven Verzögerungen basierenden System plazieren. Die vorliegende Erfindung benötigt nur ein einzelnes angepaßtes Verzögerungselement für die Takte der zwei Folge- und Halte-Schaltungen, das während der Gerätekalibrierung einfach eingestellt werden kann, um anzupassen.
Mehrere Phasentakte könnten passiv erzeugt werden (um das Zittern zu reduzieren), jedoch sind technische Schwierigkeiten die Folge eines Hinzufügens einer großen Anzahl von Abgriffstellen zu einer einzelnen Verzögerungsleitung (wie z.B. eine reduzierte Flankengeschwindigkeit, eine Impedanzanpassung und ein Serienwiderstand). Diesem kann bis zu einem bestimmten Grad mit einer Seriell-Parallel-Verzögerungsleitungsarchitektur begegnet werden. Jedoch ist aufgrund der Leistungsaufteilung, die von den seriellen zu den parallelen Verzögerungsleitungen erfolgt, eine größere Eingangsleistung erforderlich, um an den Lasten die gleiche Signalleistung zu erhalten. Ferner werden passive Verzögerungsarchitekturen aufgrund der großen Verzögerungswerte, die zu dieser Zeit erforderlich sind, nicht ohne weiteres auf einem Chip integriert. Daher bietet die vorliegende Erfindung eine überlegene Lösung gegenüber Mehrphasen-Taktinterpolatoren jeglicher Art.
Weitere Merkmale und Vorteile der vorliegenden Erfindung, ebenso wie die Struktur und der Betrieb unterschiedlicher Ausführungsbeispiele der vorliegenden Erfindung sind nachfolgend detailliert bezugnehmend auf die beiliegenden Zeichnungen beschrieben. In den Zeichnungen zeigen gleiche Bezugszeichen identische oder funktionell gleichartige Elemente an. Ferner identifiziert die linksseitigste Stelle eines Bezugszeichens die Zeichnung, in der das Bezugszeichen das erste Mal auftritt.

Kurze Beschreibung der Zeichnungen

Ein Ausführungsbeispiel der Erfindung wird bezugnehmend auf die beiliegenden Zeichnungen beschrieben. Es zeigen:
Fig. 1 ein zeitveränderliches Benutzersignal.
Fig. 2A einen nicht-idealen Sägezahn.
Fig. 2B einen nicht-idealen Zweiphasen-Sägezahn.
Fig. 2C ein Referenzoszillatorsignal der vorliegenden Erfindung als einen trapezförmigen Signalverlauf.
Fig. 3 ein Blockdiagramm der Vorrichtung zur kontinuierlichen Zeitinterpolation der vorliegenden Erfindung.
Fig. 4 ein Zeitablaufdiagramm der Vorrichtung zur kontinuierlichen Zeitinterpolation.
Fig. 5A eine ideale Beziehung zwischen einem groben Zeitzählstand 502 und einem feinen Zeitzähistand 504.
Fig. 5B einen gemessenen Wert 506, der die Summe des groben Zeitzählstands 502 und des feinen Zeitzählstands 504 von Fig. 5A ist.
Fig. 5C die Wirkung einer festen Zeitverschiebung (d.h. eines systematischen Versatzes 512) zwischen dem groben Zeitzählstand 502 und dem feinen Zeitzählstand 504.
Fig. 5D einen gemessenen Wert 514, der die Summe des groben Zeitzählstands 502 und des feinen Zeitzählstands 504 von Fig. 5C ist.
Fig. 5E zeigt die Wirkung einer zufälligen Zeitverschiebung (Zittern; Jitter) zwischen dem groben Zeitzählstand 502 und dem feinen Zeitzählstand 504 um einen Singularitätspunkt.
Fig. 5F einen gemessenen Wert 522, der die Summe des groben Zeitzählstands 502 und des feinen Zeitzählstands 504 von Fig. 5E ist.
Fig. 6 ein Zeitablaufdiagramm der Ausgaben einer Synchronisationsvorrichtung.
Fig. 7A ein Blockdiagramm eines Grenzdetektors.
Fig. 7B den Grenzdetektor detaillierter
Fig. 8A, 8B, 8C zusammen ein Blockdiagramm einer verschachtelten Architektur gemäß der vorliegenden Erfindung.
Fig. 8D zeigt die Art und Weise, auf die die Fig. 8A, 8B und 8C kombiniert werden.
Fig. 9 zeigt ein Zeitablaufdiagramm der verschachtelten Architektur.

Detaillierte Beschreibung der bevorzugten Ausführungsbeispiele

1. Referenzoszillator

Die Vorrichtung zur kontinuierlichen Zeitinterpolation des Ausführungsbeispiels der Erfindung bestimmt den Zeitunterschied zwischen zwei digitalen Signalen quantitativ. Speziell bestimmt die Vorrichtung zur kontinuierlichen Zeitinterpolation den Zeitunterschied zwischen Nulldurchgängen eines Eingangssignals eines elektronischen Testgeräts (die auch als "Ereignisflanke" oder Auslöser (Trigger) bezeichnet werden) und einem groben Zeittakt, der durch einen digitalen Zähler erzeugt wird, der in dem elektronischen Testgerät enthalten ist.
Der digitale Zähler erzeugt den groben Zeittakt durch das Zählen der ansteigenden Flanken des Referenzoszillators. Dieser Zählstand wird als grober Zeitzählstand oder grober Zeitzähler bezeichnet. Beispielsweise ist der grobe Zeitzählstand nach dem Auftreten von N ansteigenden Flanken des Referenzoszillators gleich N. Der grobe Zeittakt ist eine Darstellung des groben Zeitzählstands, wie sich derselbe mit der Zeit ändert. Fig. 6 zeigt den groben Zeittakt. Der grobe Zeittakt wird nachfolgend weiter beschrieben.
Der Referenzoszillator liefert ein kontinuierliches Zweiphasensignal mit einem eindeutigen Paar von Ausgangswerten zu jedem gegebenen Augenblick seiner Periode. Fig. 2C zeigt das Referenzoszillatorsignal der vorliegenden Erfindung als einen trapezförrnigen Signalverlauf. Zwei Phasen des trapezförmigen Signalverlaufs (angezeigt durch V1 208 und V2 210) sind in Fig. 2C gezeigt. Diese Phasen unterscheiden sich um 90º.
Der Referenzoszillator der vorliegenden Erfindung kann auch unter Verwendung eines Dreieck-Signalverlaufs oder eines sinusförmigen Signalverlaufs implementiert sein.
Theoretisch könnte der Referenzoszillator unter Verwendung eines einzelnen idealen Sägezahns mit (1) einer monoton ansteigenden Spannung proportional zu der Zeit, (2) einer Abfallzeit von Null, und (3) einer Periode T gleich der Periode des groben Zeittakts implementiert sein. Jedoch kann diese ideale Referenz nicht ohne eine unbegrenzte Bandbreite (für eine Abfallzeit von Null) realisiert werden. Fig. 2A zeigt einen nicht-idealen Sägezahn Es sei bemerkt, daß der nicht-ideale Sägezahn kein eindeutiges Paar von Ausgangswerten zu jedem gegebenen Augenblick seiner Periode aufweist (da die Ausgangswerte zu t1 und t2 gleich sind).
Ferner kann der Referenzoszillator unter Verwendung eines nicht-idealen Zweiphasen-Sägezahns nicht ordnungsgemäß implementiert werden. Fig. 2B zeigt einen nicht-idealen Zweiphasen-Sägezahn. Es sei bemerkt, daß der nicht-ideale Zweiphasen-Sägezahn kein eindeutiges Paar von Ausgangswerten zu jedem gegebenen Augenblick seiner Periode aufweist (da die Ausgangswerte bei t1 und t2 gleich sind).
Wiederum bezugnehmend auf Fig. 2C sei bemerkt, daß das Zweiphasensignal der vorliegenden Erfindung vier Quadranten aufweist: einen ersten Quadranten 202A, einen zweiten Quadranten 202B, einen dritten Quadranten 202C und einen vierten Quadranten 202D. Diese Quadranten 202 werden auch lineare oder quasi-lineare Regionen genannt. Wenn eine Phase in der linearen oder quasi-linearen Region ist, wird die Phase als Im-Bereich bezeichnet.
Die linearen oder quasi-linearen Regionen weisen eine obere Spannungsgrenze (Vup) 204 und eine untere Spannungsgrenze (Vlow) 206 auf. Eine Überschreitung tritt auf, wenn die obere Grenze 204 überschritten wird (d.h. der Wert des Signals größer ist als die obere Grenze 204). Eine Unterschreitung findet statt, wenn die untere Grenze 206 überschritten wird (d.h. der Wert des Signals geringer ist als die untere Grenze 206).
Wie in Fig. 2C gezeigt ist, befindet sich, wenn eine erste Phase in der linearen oder quasi-linearen Region ist (d.h. Im-Bereich), die zweite Phase außerhalb der linearen oder quasi-linearen Region (d.h. überschritten oder unterschritten). Folglich kann die Neigung einer Phase durch das Erfassen der Im-Bereich-, der Unterschreitungs-, oder der Überschreitungs-Bedingung der anderen Phase bestimmt werden.
Durch die Verwendung einer Quadratur-Phasenbeziehung zwischen den zwei Phasen können die linearen oder quasi-linearen Regionen jedes Referenzsignals 208, 210 als eine kontinuierliche, zweiphasige Zeit-Zu-Amplituden/Neigungs-Referenz verwendet werden. Es sei bemerkt, daß die Quadratur-Phasengebung durch das Anordnen der vier linearen oder quasi-linearen Regionen der zwei Referenzphasen in einer aneinandergrenzenden Form eine kontinuierliche zeitliche Abdeckung liefert. Die Neigung der Im-Bereich-Referenz bestimmt, welcher der zwei möglichen Quadranten (der erste oder der dritte, der zweite oder der vierte) vorliegt.
Wie oben angemerkt wurde, kann der Referenzoszillator der vorliegenden Erfindung unter Verwendung eines trapezförmigen Signalverlaufs, eines Dreieck-Signalverlaufs oder eines sinusförmigen Signalverlaufs implementiert sein. Allgemein kann der Referenzoszillator unter Verwendung jedes Signalverlaufs implementiert sein, der die folgenden Eigenschaften aufweist.
Erstens muß der Signalverlauf eine kontinuierliche Wellenfunktion mit einer Periode T, die gleich der groben Taktperiode ist, sein.
Zweitens muß der Signalverlauf zwei lineare oder quasi-lineare Regionen aufweisen. Eine der Regionen muß zumindest 90º mit einer positiven Neigung überspannen. Die andere Region muß zumindest 90º mit einer negativen Neigung überspannen. Die zwei Regionen müssen näherungsweise Bereichs- und Größen-mäßig gleich sein.
Drittens sind die zwei linearen oder quasi-linearen Regionen in einer gegebenen Phase um 90º getrennt.
Viertens müssen die zwei 90º-Abschnitte, die als Neigungsanzeiger verwendet sind, Beträge aufweisen, die größer sind als der positivste Punkt in der linearen oder quasi-linearen 90º-Region positiver Neigung, oder eine Größe, die kleiner ist als der negativste Punkt in der linearen oder quasi-linearen Region negativer Neigung.

2. Struktur und Betrieb der Vorrichtung zur kontinuierlichen Zeitinterpolation

Fig. 3 zeigt ein Blockdiagramm der Vorrichtung zur kontinuierlichen Zeitinterpolation 302 der vorliegenden Erfindung. Wie in Fig. 3 gezeigt ist, empfängt die Vorrichtung zur kontinuierlichen Zeitinterpolation 302 als Eingabe eine Ereignisflanke (die hierin als IT für Interpolator abgekürzt wird) 314 und ein Referenzoszillatorsignal 316. Das Referenzoszillatorsignal 316 ist oben in Abschnitt 1 erläutert.
IT 314 entspricht einem Benutzersignal. IT 314 wird auf den Nuildurchgang des Benutzersignals hin erzeugt. Die Vorrichtung zur kontinuierlichen Zeitinterpolation 302 mißt die Zeit von dem Nulldurchgang des Benutzersignals (d.h. auf das Auftreten von IT 314 hin) zu dem nächsten Nulldurchgang des Referenzoszillators 316. Die Vorrichtung zur kontinuierlichen Zeitinterpolation 302 gibt Interpolatordaten 330 aus, die diesen Zeitunterschied zwischen den Nulldurchgängen des Benutzersignals und des Referenzoszillators darstellen. Bei dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung sind die Interpolatordaten 330 zehn binäre Bits.
Es gibt viele gut bekannte Techniken zum Erzeugen von IT 314. Jede dieser Techniken kann verwendet werden, um die vorliegende Erfindung zu erhalten.
Wie in Fig. 3 gezeigt ist, weist die Vorrichtung zur kontinuierlichen Zeitinterpolation 302 eine Quadratur-Hybridschaltung 305, einen Synchronisator 304, Folge- und Halte- Glieder (T&H) 306, Analog/Digital-Wandler (ADW) 308, eine codierschaltung 312 und ein Grenzdetektor 310 auf. Diese Komponenten werden nachfolgend detailliert beschrieben. Der Betrieb dieser Komponenten, sowie der Vorrichtung zur kontinuierlichen Zeitinterpolation 302 als ein Ganzes, ist in Fig. 4 dargestellt, die ein Zeitablaufdiagramm der Vorrichtung zur kontinuierlichen Zeitinterpolation 302 darstellt.

2.1. Quadratur-Hybridschaltung

Die Quadratur-Hybridschaltung 305 empfängt als Eingabe das Referenzoszillatorsignal 316.
Die Quadratur-Hybridschaltung 305 teilt das Referenzoszillatorsignal 316 in zwei Signale näherungsweise gleicher Amplitude, wobei eines derselben bezüglich des anderen um 90º phasenverschoben ist. In dieser Schrift werden diese Signale mit 0º-Signal 322 und 90º-Signal 324 bezeichnet.
Die Ausgabe der Quadratur-Hybridschaltung 305 ist in Fig. 2C dargestellt, wobei der Referenzoszillator 316 einen trapezförmigen Signalverlauf aufweist. In Fig. 2C ist das 0º-Signal 322 durch V1 208 dargestellt, während das 90º-Signal 324 durch V2 210 dargestellt ist. Dies ist ebenfalls in Fig. 4 dargestellt.
Wie in Fig. 3 gezeigt ist, gibt die Quadratur-Hybridschaltung 305 sowohl das 0º-Signal 322 als auch das 90º-Signal 324 aus.

2.2. Synchronisator

Der Synchronisator 304 empfängt das Referenzoszillatorsignal 316 und IT 314. Der Synchronisator 304 mißt und synchronisiert IT 314 mit dem Referenzoszillatorsignal 316.
Der Synchronisator 304 enthält einen digitalen Zähler (der in Fig. 3 nicht gezeigt ist). Der digitale Zähler in dem Synchronisator 304 verwendet das Referenzoszillatorsignal 316, um den groben Zeittakt zu erzeugen.
Alternativ kann sich der digitale Zähler außerhalb des Synchronisators 304 befinden, wobei in diesem Fall der Synchronisator 304 den groben Zeittakt als Eingabe empfangen würde.
Der Synchronisator 304 erzeugt eine Ausgangsflanke (CIout) 318, die der ansteigenden Flanke des groben Zeittakts entspricht, welche IT 314 unmittelbar folgt.
Mehr als eine Periode des Referenzoszillators 316 kann benötigt werden, um CIout 318 zuverlässig zu erzeugen. Daher verzögert der Synchronisator 304 IT 314 um die Anzahl von Perioden, die erforderlich ist, um CIout 318 zuverlässig zu erzeugen. Der Synchronisator 304 gibt das verzögerte IT 314 als ITout 320 aus.

2.3. Folge- und Halte-Glieder

Die T&Hs 306A und 306B sind Abtastvorrichtungen, die analoge Abtastwerte des 0º-Signals 322 bzw. des 90º-Signals 324 aufnehmen. ITout 320 taktet gleichzeitig beide T&Hs 306. Folglich werden das 0º-Signal 322 und das 90º-Signal 324 gleichzeitig durch die T&Hs 306 abgetastet. Die Folge- und Halte- Glieder 306 sind eine Teilmenge von Spannungsabtastschaltungen, die Fachleuten gut bekannt sind. Jede Spannungsabtastschaltung könnte als Folge- und Halte-Glieder 306 der vorliegenden Erfindung verwendet werden.

2.4. ADW

Die ADWs 308 empfangen die Ausgaben 332 der T&Hs. Zusätzlich zum Takten der T&Hs 306 taktet ITout 320 ferner die ADWs 308, derart, daß die ADWs 308 die T&H-Ausgaben 332 empfangen. Wie in Fig. 3 gezeigt ist, wird ITout 320 jedoch lang genug verzögert, um zu ermöglichen, daß die T&H-Ausgaben 332 einschwingen, bevor sie in die ADWs 308 getaktet werden.
Der Betrieb der ADWs 308 der vorliegenden Erfindung ist ähnlich dem Betrieb herkömmlicher Analog/Digital-Wandler. Die ADWs 308 erzeugen digitale Darstellungen der analogen T&H- Ausgaben 332. Diese digitalen Darstellungen werden als ADW- Ausgaben 326 zu der codiererschaltung 312 gesendet.
Die Amplituden des 0º-Signals 322 und des 90º-Signals 324 sind derart eingestellt, daß sowohl die Null- als auch die Vollausschlag-ADW-Ausgabe 326 der oberen Grenze 204 und der unteren Grenze 206 der linearen oder quasi-linearen Regionen entsprechen. Alternativ wird dies durch das geeignete Einstellen der Vollausschlag-Eingangsbereiche der ADWs 308 erreicht.
Zusätzlich zu den ADW-Ausgaben 326 weisen die ADWs 308 Überschreitungs- und Unterschreitungs-Statusbits (O/UB) 327 auf. Die O/UBs 327 zeigen an, wenn die Eingaben (d.h. die T&H- Ausgaben 332) außerhalb des Bereichs sind (entweder positiv oder negativ). Die O/UBs 327 ermöglichen das parallele Stapeln mehrerer ADWs 308, um einen größeren dynamischen Bereich zu erhalten.
Bei dem Ausführungsbeispiel, das in den Fig. 2C, 3 und 4 dargestellt ist, zeigen die O/UBs 327 an, wenn das 0º-Signal 322 und das 90º-Signal 324 außerhalb der linearen oder quasi-linearen Region sind. Wie oben angemerkt wurde, ist, wenn eines derselben in der quasi-linearen Region ist, das andere außerhalb der quasi-linearen Region. Außerdem zeigen die O/UBs 327 den spezifischen Quadranten an. Beispielsweise ist das 90º-Signal 324 in dem ersten Quadranten 202A, wenn eine Unterschreitung des 0º-Signals 322 stattgefunden hat (wie durch O/UB 327A angezeigt wird). Das 0º-Signal 322 ist in dem zweiten Quadranten 202B, wenn eine Überschreitung des 90º-Signals stattgefunden hat (wie durch O/UB 327B angezeigt wird). Folglich verhindern die O/UBs 327 die Zweideutigkeit zwischen dem ersten und dem dritten Quadranten 202A, 202C (und dem zweiten und vierten Quadranten 202B, 202D), die existiert, wenn nur Informationen von der Im-Bereich-Phase verwendet werden.
Das Ausführungsbeispiel der Erfindung, das oben beschrieben ist, verdoppelt die Anzahl von ADW-Auflösungselementen effektiv, da die Neigungsinformationen ein Extrabit der Zeitauf lösung liefern. Wenn beispielsweise zwei Sechs-Bit-ADWs verwendet sind, ist der dynamische Bereich auf 8 Bit erhöht. Dies ist in Tabelle 1 gezeigt, die ein Beispiel darstellt, bei dem die Vorrichtung zur kontinuierlichen Zeitinterpolation 302 Sechs-Bit-ADWs 308 enthält. Bei diesem Beispiel hätte jeder ADW 308 Elemente mit einer Auflösung von 64. Jedoch ergibt gemäß der vorliegenden Erfindung die Kombination der zwei ADWs 308 Elemente mit einer Auflösung von 256. Tabelle 1
Die ADW-Ausgaben 326 und die O/UBs 327 sind in den ersten zwei Spalten von Tabelle 1 gezeigt (d.h. die Spalten ADW und ADW 90). Die codierschaltung 312 interpretiert die ADW- Ausgaben 326 und die O/UBs 327 und erzeugt eine Zwischenausgabe, die in der dritten Spalte von Tabelle 1 gezeigt ist. Die Zwischenausgabe stellt einen Bruchteil des niederstwertigen Bits des Grobzeitzählers dar. Diese Zwischenausgabe wird auch als Feinzeitzähistand bezeichnet. Die Codierschaltung 312 wird in einem nachfolgenden Abschnitt beschrieben.

2.5. Grenzdetektor

Fig. 4 zeigt zwei Signale, die konzeptuelle Einzelheiten des Interpolators 302 widerspiegeln, die jedoch nicht tatsächlich existieren. Diese Signale sind Time Amp 402 und T-Ramp 404. Time Amp 402 stellt die vier linearen oder quasi-linearen Abschnitte der Referenzphasen, die nebeneinander plaziert sind, wie sie zeitlich auftreten, dar. T-Ramp 404 ist eine transformierte Version von Tirne Amp 402. Die Transformation ist durch Tabelle 1 definiert. Die Transformation wandelt Time Amp 402 in einen monoton ansteigenden, digitalen Code um, der proportional zu der verstrichenen Zeit von dem vorherigen positiven Nulldurchgang des groben Zeittakts zu der Ereignisflanke, die gemessen wird, ist.
Wie in Fig. 4 gezeigt ist, existiert am Übergang von T-Ramp 404 vom Vollausschlag zu Null eine Singularität. Der Singularitätspunkt stellt das Potential für einen großen Meßfehler dar. Dieser Fehler kann auftreten, wenn die Ereignisflanke (d.h. IT 314) auf oder in die nächste Nähe der Singularität fällt. An diesen Punkten kann der Interpolator 302 entweder eine Null- oder eine Vollausschlag-Ausgabe aufzeichnen. Folglich könnte die Interpolatorausgabe 330 um eine volle Periode des Referenzoszillators 316 falsch sein. Daher muß die Interpolatorausgabe den Zustand des groben Zeitzählers widerspiegeln.
Speziell kann der Interpolator 302 für ein gegebenes Ereignis, das an der Singularität auftritt, Null aufzeichnen. Folglich muß der grobe Zeitzähler eine zusätzliche Periode zählen, als wenn der Interpolator 302 einen Vollausschlag aufgezeichnet hat. Da der "korrekte" grobe Zeitzählstand nicht bekannt ist, existiert keine Möglichkeit, den groben Zeitzähistand allein zu untersuchen und das gemessene Ergebnis zu korrigieren. Gemäß der vorliegenden Erfindung wird dies gelöst, indem der feine Zeitzählstand zusammen mit dem groben Zeitzählstand untersucht wird, um den "korrekten" groben Zeitzählstand zu bestimmen.
Herkömmliche Lösungen dieses Problems umfassen (1) das Ausdehnen des Bereichs des Interpolators, um mehr als eine Periode abzudecken (unter Verwendung einer Zeit-Zu-Spannungs- Rampe, die zwei Perioden des Referenzoszillators überspannt), und/oder (2) das Messen des Zeitintervalls zwischen der Ereignisflanke und der Ausgabe des Synchronisators (d.h. das Zeitintervall von IT zu CI).
Ein Nachteil der ersten herkömmlichen Lösung besteht darin, daß dieselbe die Singularität nicht beseitigt. Vielmehr vermeidet die erste herkömmliche Lösung die Singularität nur durch die Verwendung einer nicht-kontinuierlichen Zeit-Zu- Spannungs-Referenz, die mehr als eine Periode T überspannt. Dies funktioniert für herkömmliche Zähler, da dasselbe zwingend bewirkt, daß die Zeit-Zu-Amplituden-Referenz durch das Ereignis ausgelöst und dann durch die Synchronisatorausgabe bis zu T Sekunden später abgetastet wird. Folglich wird die Singularität (oder Rücksetzzeit) der Rampe vermieden. Jedoch liefert die erste herkömmliche Lösung keine kontinuierliche Zeit-Zu-Amplituden-Referenz, wie sie durch die Vorrichtung zur kontinuierlichen Zeitinterpolation 302 der vorliegenden Erfindung geliefert wird.
Ein Nachteil der zweiten herkömmlichen Lösung besteht darin, daß erhöhte Zitter- und Zeitgebungs-Fehler von der Synchronisatorausgabe in die Messung eingeführt werden. Obwohl das Messen von der Ereignisflanke (IT) zu der Synchronisatorausgabe (CI) automatisch die grobe Zeit beinhaltet, die in die Messung aufgezeichnet wird, zwingt dasselbe den Interpolator, die Zitter- und Zeitverzögerungs-Verschiebung des Synchronisators aufzuzeichnen.
Die Vorrichtung zur kontinuierlichen Zeitinterpolation 302 der vorliegenden Erfindung vermeidet den Zitter- und Zeitgebungs-Fehler, der durch die zweite herkömmliche Lösung eingeführt wird. Dies geschieht durch das Überprüfen des feinen Zeitzählstands, der direkt von der Eingangsflanke gemessen wird (d.h. nicht synchronisiert auf den groben Zeittakt), und der Ausgabe des Grenzdetektors 310. Dies beseitigt eine feine Zeitmessung, die direkt den Synchronisator 304 involviert.
Fig. 5A zeigt eine ideale Beziehung zwischen einem groben Zeitzählstand 502 und einem feinen Zeitzählstand 504. Fig. 5B zeigt einen gemessenen Wert 506, der die Summe des groben Zeitzählstands 502 und des feinen Zeitzählstands 504 von Fig. 5A ist.
Die Fig. 5C, 5D, 5E und 5F zeigen die Art und Weise, auf die reale Faktoren von der idealen Beziehung, die in den Fig. 5A und 5B gezeigt ist, abweichen. Die Fig. 5C und 5D zeigen die Wirkung einer festen Zeitverschiebung (d.h. eines systematischen Versatzes 512) zwischen dem groben Zeitzählstand 502 und dem feinen Zeitzhlstand 504. Die Fig. 5E und 5F zeigen die Wirkung einer zufälligen Zeitverschiebung (Zittern) zwischen dem groben Zeitzählstand 502 und dem feinen Zeitzählstand 504 um einen Singularitätspunkt.
Fig. 6 zeigt ein Zeitablaufdiagramm der Ausgaben der Synchronisationsvorrichtung 304 (d.h. von CIout 318 und von ITout 320) und des Grenzdetektors 310. Fig. 7A zeigt ein Blockdiagramm des Grenzdetektors 310. Fig. 7B zeigt den Grenzdetektor 310 detaillierter
Der grobe Zeitzähistand wird durch CIout 318 zwischengespeichert oder aufgezeichnet. Dieser zwischengespeicherte Wert des groben Zeitzählstands wird als aufgezeichneter grober Zeitzählstand bezeichnet. Beispielsweise ist bezugnehmend auf Fig. 6 der aufgezeichnete grobe Zeitzählstand für den Fall 1 von CIout 318 N. Der aufgezeichnete grobe Zeitzählstand für den Fall 2 von CIout 318 ist N+1.
Gemäß den Fig. 6, 7A und 7B bestimmt der Grenzdetektor 310, ob der aufgezeichnete grobe Zeitzähistand N oder N+1 ist. Der Grenzdetektor 310 arbeitet durch das Verzögern von ITout 320 bezüglich CIout 318 um die Hälfte einer Periode des Referenzoszillators 316 und die nachfolgende Verwendung eines D-Flip-Flops 706, um einen binären Phasenvergleich durchzuführen.
Es existieren zwei Fälle. Wenn CIout 318 mit ITout 320 übereinstimmt (d.h. Fall 1 in Fig. 6), ist das Bit 328 des Grenzdetektors (BD) tief, was anzeigt, daß der aufgezeichnete grobe Zählstand N war. Wenn CIout 318 eine Periode nach ITout 320 auftrat (d.h. Fall 2 in Fig. 6), ist das BD-Bit 328 hoch, was anzeigt, daß der aufgezeichnete grobe Zeitzählstand N+1 war.
Das BD-Bit 328 weist bezüglich seiner Verwendung einige Bedingungen auf. Erstens besitzt dasselbe die gleiche Wertigkeit wie das niederstwertige Bit (LSB; LSB = least significant bit) des groben Zeitzählers (d.h., wenn das LSB des groben Zeitzählers eine Wertigkeit von 1 Sekunde aufweist, dann weist das BD-Bit 328 eine Wertigkeit von 1 Sekunde auf). Folglich muß das BD-Bit 328 konzeptionell zu dem groben Zeitzähler addiert werden (oder von demselben subtrahiert werden). Dies geschieht durch die Verwendung eines Verschiebungsbeseitigungsalgorithmusses, der nachfolgend beschrieben wird.
Zweitens muß eine kleine Zeitregion existieren, in der der Wert des BD-Bits 328 nicht deterministisch ist. Diese Region tritt auf, wo CIout 318 und ITout (verzögert um T/2) 704 die Einstellungs- und Halte-Anforderungen des BD-Flip-Flops 706 verletzen. Gemäß der vorliegenden Erfindung ist diese Region derart positioniert, daß sie mit dem Mittelbereich der T- Rampe 404 zusammenfällt. In dieser Region muß das BD-Bit 328 nicht das Singularitätsproblem, das oben erläutert wurde, behandeln. Folglich muß, um die Gültigkeit des BD-Bits 328 zu bestimmen, der feine Zeitzähler (der auch als Zwischenausgabe bezeichnet wird) untersucht werden.
Wie in den Fig. 5E und 5F gezeigt ist, sind zwei Grenzen (V1 und V2) eingerichtet, die den oberen und den unteren Zwischenausgabewert außerhalb der Region um die Singularität begrenzen. Speziell sind alle Werte der Zwischenausgabe, die kleiner als V1 oder größer als V2 sind, außerhalb der Region um die Singularität. Im Gegensatz dazu sind alle Werte der Zwischenausgabe, die größer oder gleich V1 oder kleiner oder gleich V2 sind, innerhalb der Region, die die Singularität beinhaltet. Konzeptuell ist die Auswahl von V1 und V2 nicht kritisch, vorausgesetzt zwei Bedingungen sind erfüllt.
Erstens muß die gesamte zufällige und systematische Verschiebung zwischen der groben Zeit 502 und der feinen Zeit 504 zwischen V1 und V2 enthalten sein, wie in den Fig. 5E und 5F gezeigt ist.
Zweitens muß die Region, in der das BD-Bit 328 nicht deterministisch ist, außerhalb der Region, die durch die erste Bedingung definiert ist, liegen.
In der Praxis ergibt das Wählen von V1, um 75% des Vollausschlags zu sein, und V2, um 25% des Vollausschlags zu sein, eine ausgeglichene Systemzeitgebung. Dies ermöglicht eine gesamte systematische und zufällige Zeitverschiebung von T/2 Sekunden zwischen der groben Zeit 502 und der feinen Zeit 504, die automatisch durch die Vorrichtung zur kontinuierlichen Zeitinterpolation 302 über den Verschiebungsbeseitigungsalgorithmus korrigiert wird.
Der Verschiebungsbeseitigungsalgorithmus der vorliegenden Erfindung arbeitet wie folgt. Die Zwischenausgabe wird überprüft. Wenn die Zwischenausgabe kleiner ist als V1 oder größer als V2, wird das BD-Bit 328 ignoriert und die Zwischenausgabe wird ohne eine Korrektur wirksam zu der aufgezeichneten groben Zeit addiert, um den gemessenen Wert zu ergeben. Der binäre Code 01 stellt die Ausgabe des Verschiebungsbeseitigungsalgorithmusses für diesen Fall dar.
Wenn die Zwischenausgabe größer oder gleich V1 ist, oder wenn die Zwischenausgabe kleiner oder gleich V2 ist, werden die Werte der Zwischenausgabe und das BD-Bit 328 überprüft. Es existieren vier Fälle.
Der erste Fall tritt auf, wenn das BD-Bit 328 1 ist, und die Zwischenausgabe größer oder gleich V1 ist. Wenn der erste Fall vorliegt, wird die Zwischenausgabe wirksam zu der aufgezeichneten groben Zeit minus 1 Grobzeitzähistand addiert, um den gemessenen Wert zu ergeben. Der binäre Code 00 stellt die Ausgabe des Verschiebungsbeseitigungsalgorithmusses dar.
Der zweite Fall tritt auf, wenn das BD-Bit 328 1 ist, und die Zwischenausgabe kleiner oder gleich V2 ist. Wenn der zweite Fall vorliegt, wird die Zwischenausgabe ohne eine Korrektur wirksam zu der aufgezeichneten groben Zeit addiert, um den gemessenen Wert zu ergeben. Der binäre Code 01 stellt die Ausgabe des Verschiebungsbeseitigungsalgorithmusses dar.
Der dritte Fall tritt auf, wenn das BD-Bit 328 0 ist, und die Zwischenausgabe größer oder gleich V1 ist. Wenn der dritte Fall vorliegt, wird die Zwischenausgabe ohne eine Korrektur wirksam zu der aufgezeichneten groben Zeit addiert, um den gemessenen Wert zu ergeben. Der binäre Code 01 stellt die Ausgabe des Verschiebungsbeseitigungsalgorithmusses dar.
Der vierte Fall tritt auf, wenn das BD-Bit 328 0 ist, und die Zwischenausgabe kleiner oder gleich V2 ist. Wenn der vierte Fall existiert, wird die Zwischenausgabe wirksam zu der aufgezeichneten groben Zeit addiert, plus 1 Grobzeitzählstand Der binäre Code 10 stellt die Ausgabe des Verschiebungsbeseitigungsalgorithmusses dar.
Die zwei Bits der Ausgabe des Verschiebungsbeseitigungsalgorithmusses haben die gleiche Wertigkeit wie das LSB+1 und das LSB des groben Zeitzählers. Diese zwei Bits der Ausgabe des Verschiebungsbeseitigungsalgorithmusses werden (als die höchstwertigen Bits) an die Zwischenausgabe angehängt, um die Interpolatorausgabe 330 zu erzeugen.
In den vorherigen Abschnitten zeigt der Ausdruck "wirksam addiert" an, daß die Addition nicht tatsächlich durch den Verschiebungsbeseitigungsalgorithmus durchgeführt wird. Stattdessen liefert der Verschiebungsbeseitigungsalgorithmus zwei Bits, die die Operation anzeigen, die später durchgeführt werden muß. Speziell muß, wenn die Ausgabe des Verschiebungsbeseitigungsalgorithmusses 00 ist, die Zwischenausgabe zu der aufgezeichneten groben Zeit addiert werden, minus 1 Grobzeitzähistand. Wenn die Ausgabe des Verschiebungsbeseitigungsalgorithmusses 01 ist, muß die Zwischenausgabe zu der aufgezeichneten groben Zeit addiert werden. Wenn die Ausgabe des Verschiebungsbeseitigungsalgorithmusses 10 ist, muß die Zwischenausgabe zu der aufgezeichneten groben Zeit addiert werden, plus 1 Grobzeitzählstand. Bei dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung werden die tatsächlichen Additionen durch ein Nachverarbeitungselement durchgeführt. Bei einem alternativen Ausführungsbeispiel können die Additionen jedoch durch den Verschiebungsbeseitigungsalgorithmus durchgeführt werden.
Ferner kann die Ausgabe des Verschiebungsbeseitigungsalgorithmusses als ein Steuersignal verwendet werden, um die grobe Zeit unmittelbar (Code 00), oder verzögert um T (eine grobe Zeittaktperiode, Code 01), oder verzögert um 2T (zwei grobe Zeittaktperioden, Code 10) zwischenzuspeichern, wodurch die korrekte grobe Zeit, "deren Verschiebung beseitigt wurde", aufgezeichnet wird. Dies beseitigt den Bedarf danach, die zwei Bits des Verschiebungsbeseitigungsalgorithmusses an das Zwischenergebnis anzuhängen, da dieselben automatisch in dem groben Zeitergebnis enthalten sind.
Zusammenfassend wird gemäß der vorliegenden Erfindung ein Zittern (dessen Größe kleiner als T/2 ist) aufgrund des Synchronisators 304 nicht gemessen. Dies ist der Fall, da die Ereignisfianke direkt auf das Referenzoszillatorsignal 316 interpoliert wird, und nicht auf CIout 318 interpoliert wird. Nur das BD-Bit 328 wird durch die synchronisatorausgaben 318, 320 bestimmt. Das BD-Bit 328 ist bezüglich eines Zitterns, das kleiner als etwa T/2 ist (dies ist viel größer als die Auf lösungsgrenze des Systems), nicht empfindlich.

2.6. Codierschaltung

Wie oben angemerkt wurde, verarbeitet die Codierschaltung 312 die ADW-Ausgaben 326 und die O/UBs 327, um die Zwischenausgabe zu erzeugen. Bei der Erzeugung der Zwischenausgabe arbeitet die codierschaltung gemäß der obigen Tabelle 1. Speziell wenn O/UB 327B anzeigt, daß eine Unterschreitung des 90º-Signals 210 stattgefunden hat, erzeugt die Codierschaltung durch die Verwendung der ADW-Ausgabe 326A die Zwischenausgabe. Wenn O/UB 327A anzeigt, daß eine Überschreitung des 0º-Signals 208 stattgefunden hat, verwendet die Codierschaltung die ADW-Ausgabe 326B, um die Zwischenausgabe zu erzeugen. Wenn O/UB 327B anzeigt, daß eine Überschreitung des 90º-Signals 210 stattgefunden hat, verwendet die Codierschaltung die ADW-Ausgabe 326A, um die Zwischenausgabe zu erzeugen. Wenn O/UB 327A anzeigt, daß eine Unterschreitung des 0º-Signals stattgefunden hat, verwendet die Codierschaltung die ADW-Ausgabe 326B, um die Zwischenausgabe zu erzeugen.
In dem Fall, daß Defekte bewirken, daß weder O/UB 327A noch O/UB 327B in der Nähe der Quadrantengrenzen unterschreiten oder überschreiten, enthält die Codierschaltung eine weitere Entscheidungslogik. Diese Entscheidungslogik zwingt die Codierschaltung systematisch, die ADW-Ausgabe auf eine spezifizierten Seite der defekten Quadrantengrenze anzuwenden.
Bei dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, bei der die ADWs 308 jeweils 6 Bit aufweisen, weist die Zwischenausgabe 8 Bit auf. Jedoch weist die Interpolatorausgabe 330 10 Bit auf. Die Zwischenausgabe stellt die niederstwertigen 8 Bits der Interpolatorausgabe 330 dar.
Die Codierschaltung 312 kann ferner die Ausgabe von dem Grenzdetektor 310 durch das Durchführen des Verschiebungsbeseitigungsalgorithmusses verarbeiten, wie oben beschrieben ist. Die codierschaltung 312 würde die zwei Bits der Ausgabe des Verschiebungsbeseitigungsalgorithmusses verwenden und dieselben als die zwei höchstwertigen Bits der Interpolatorausgabe 330 anhängen. Gemäß diesem Ausführungsbeispiel wird die Interpolatorausgabe 330 gesamt hardwaremäßig erzeugt (wobei die Komponenten, die in Fig. 3 dargestellt sind, Hardwarekomponenten sind).
Zusammenfassend wird der gemessene Wert 506 durch das Summieren des groben Zeitzählstands 502 des digitalen Zählers und der Interpolatorausgabe 330 bestimmt, während die korrekten relativen Bitwertigkeiten erhalten werden. Dies wird erreicht, wenn das LSB und das LSB+1 des groben Zeitzählstands die gleichen Wertigkeiten aufweisen wie das MSB-1 und das MSB (MSB most significant bit = höchstwertiges Bit) der Interpolatorausgaben.
Alternativ kann die Codierschaltung 312 die Zwischenausgabe erzeugen und speichern. In gleicher Weise kann der Grenzdetektor 310 das BD-Bit 328 erzeugen und speichern. Eine externe Komponente, die entweder Hardware- oder Software-mäßig realisiert sein kann, würde dann die Zwischenausgabe und das BD-Bit 328 empfangen und die Interpolatorausgabe 330 erzeugen. Diese externe Komponente würde auch den Verschiebungsbeseitigungsalgorithmus durchführen.
Gemäß der vorliegenden Erfindung reduziert die Codierschaltung 312 die Anzahl von Bits, die für jeden Datenpunkt gespeichert werden müssen. Ohne die Codierschaltung 312 lautet die Anzahl von Datenbits, die gespeichert werden muß, wie folgt:
2 x ADW-Bits + 2 x (Überschreitungs/Unterschreitungs- Bits) + Grenzbit.
Mit der codierschaltung 312 ist die Anzahl von Datenbits, die gespeichert werden muß, wie folgt reduziert:
Zwischenergebnis + Grenzbit.
Für Sechs-Bit-ADWs 308 bedeutet dies, daß die Anzahl von Datenbits, die gespeichert werden muß, von 17 Bit auf 9 Bit reduziert ist.

3. Verschachtelte Architektur für erhzhte Abtastraten

Das Synchronisieren der Ereignisse, die gemessen werden sollen, kann einen signifikanten Zeitbetrag benötigen. Folglich kann der Synchronisationsprozeß die Rate begrenzen, mit der Messungen durchgeführt werden können. Gemäß dem Ausführungsbeispiel der Erfindung können höhere Abtastraten erreicht werden, indem parallel geschaltete Synchronisatoren und Meßkanäle verschachtelt werden. Indem dies nach der anfänglichen Zeit-Zu-Amplitude-Neigungs-Abtastung (die durch ein Folge- und Halte-Glied 306A erster Ordnung durchgeführt wird) durchgeführt wird, werden systematische und zufällige Komponenten einer Zeitverschiebung (bis zu T/2 Sekunden Spitze-Zu-Spitze) zwischen parallel geschalteten Meßkanälen aus der Messung beseitigt.
Die Fig. 8A, 8B und 8C zeigen gemeinsam ein Blockdiagramm einer verschachtelten Architektur gemäß der vorliegenden Erfindung. Fig. 8D zeigt die Art und Weise, auf die die Fig. 8A, 8B und 8C kombiniert werden. Fig. 9 zeigt ein Zeitablaufdiagramm der verschachtelten Architektur der Fig. 8A und 8B.
Die Fig. 8A und 8B zeigen den Fall von vier verschachtelten Meßkanälen. Diese Architektur kann durch die Verwendung eines Demultiplexers mit N Ausgängen auf N Meßkanäle verallgemeinert werden.
Ein Demultiplexer 804 verlangsamt die Ereignisrate um einen Faktor von N, wobei N die Anzahl der Demultiplexerausgänge ist. Herkömmliche Demultiplexer führen zusätzliche Zeitverschiebungen ein, die sich bei herkömmlichen Interpolatoren, die die Ausgabe der Synchronisationsvorrichtung direkt messen, zu Meßfehlern addieren. Die vorliegende Erfindung verhindert das direkte Messen der Synchronisationsvorrichtungsausgabe. Wenn eine Folge- und Halte-Schaltung oder eine andere Abtastvorrichtung, die mit höheren Geschwindigkeiten als eine einzelne Synchronisationsvorrichtung arbeiten, am Ausgang einer Quadratur-Hybridschaltung verwendet ist, erhöht diese verschachtelte Architektur somit die Systemmeßrate auf die der Abtastvorrichtung ohne das Einführen eines zusätzlichen Meßfehlers.
Im Betrieb empfängt der Demultiplexer 804 Ereignisse von einem Eingangskanal und verteilt dieselben sequentiell auf N Meßkanäle (jeder Meßkanal arbeitet mit der 1/N-ten Rate des Eingangskanals). Jeder Meßkanal ist gleich dem Blockdiagramm, das in Fig. 3 gezeigt ist, mit einer Ausnahme. In Fig. 3 ist ein Folge- und Halte-Glied erster Ordnung verwendet. Bei der Architektur der Fig. 8A, 8B ist jedoch ein Folge- und Halte-Glied zweiter Ordnung verwendet, bei dem T&H 306A die erste Ordnung darstellt, und T&Hs 306B, 306C, 306D und 306E die zweite Ordnung darstellen. Das T&H 306A erster Ordnung tastet mit N-mal der Rate eines einzelnen Meßkanals ab.
Das Folge- und Halte-Glied 306A erster Ordnung liefert eine Abtastung der zwei Referenzoszillatorphasen mit geringer Zeitverschiebung. Dies ermöglicht, daß die Folge- und Halte-Glieder 306B, 306C, 306D und 306E weniger kritisch mit einem IT-Takt von dem Ereignisweg, der durch den Demultiplexer 804 verläuft, getaktet werden. Dieser Takt kann signifikante Zeitverschiebungsbeträge enthalten, ohne einen Meßfehler zu addieren, da das T&H 306A die kritische Abtastung direkt durchführt und eine stabile Ausgabe hält, während dasselbe durch die T&Hs zweiter Ordnung 306B, 306C, 306D und 306E abgetastet wird. Folglich ändert eine bestimmte Zeitverschiebung in dem T&H 306A zweiter Ordnung die Spannung, die die T&Hs zweiter Ordnung 306B, 306C, 306D und 306E von dem T&H erster Ordnung 306A erlangen, nicht.

4. Datenkorrekturmöglichkeiten

Die Zeit-Zu-Amplituden-Referenz kann abhängig von den Charakteristika des Referenzsignals und der Quantisierungsvorrichtung signifikante Nichtlinearitäten enthalten. Eine Datenkorrektur könnte verwendet werden, um den Systemfehler zu reduzieren. Eine Korrekturprozedur würde eine Nachschlagtabeile oder eine Abbildungsfunktion einschließen, die die nicht-lineare Antwort auf eine solche transformieren würden, die exakter linear wäre. Dies könnte abhängig von Systempegel-Verhaltensanforderungen Hardware- oder Software-mäßig implementiert werden.
Obwohl oben verschiedene Ausführungsbeispiele der vorliegenden Erfindung beschrieben wurden, sollte es offensichtlich sein, daß dieselben nur beispielsweise und nicht als Begrenzung dargelegt wurden. Folglich sollte die Breite und der Bereich der vorliegenden Erfindung nicht auf irgendeines der oben beschriebenen exemplarischen Ausführungsbeispiele begrenzt sein, sondern sollte nur gemäß den folgenden Ansprüchen und ihren Äquivalenten definiert sein.

Claims

1. Ein System (302) zum zeitlichen Steuern eines Ereignissignals (314) mit folgenden Merkmalen:

(1) einem Referenzoszillator (316);

(2) einer Quadratur-Hybrideinrichtung (305) zum Teilen der Ausgabe des Referenzoszillators (316) in ein erstes und ein zweites Signal, wobei das zweite Signal bezüglich des ersten Signals um 90º phasenverschoben ist;

(3) einer Einrichtung (306), die mit der Quadratur- Hybrideinrichtung (305) gekoppelt ist, zum Abtasten des ersten und des zweiten Signals beim Empfang des Ereignissignais (314);

(4) einer Einrichtung (308), die mit der Abtasteinrichtung gekoppelt ist, zum Digitalisieren des abgetasteten ersten und zweiten Signals; und

(5) einer codiereinrichtung (312), die mit der Digitalisierungseinrichtung gekoppelt ist, zum Erzeugen eines feinen Zeitwerts gemäß dem digitalisierten ersten und zweiten Signal.

2. Das System (302) gemäß Anspruch 1, das ferner folgende Merkmale aufweist:

(6) eine Einrichtung (304) zum Synchronisieren des Referenzoszillators (316) mit dem Ereignissignal (314);

(7) eine Grenzerfassungseinrichtung (310), die mit der Synchronisierungseinrichtung gekoppelt ist, zum Quantisieren eines aufgezeichneten groben Zeitzählstands;

(8) eine Einrichtung, die mit der Grenzerfassungseinrichtung gekoppelt ist, um Verschiebungen des aufgezeichneten groben Zeitzählstands und des feinen Zeitwerts zu beseitigen; und

(9) eine Einrichtung, die mit der codiereinrichtung und der Verschiebungsbeseitigungseinrichtung gekoppelt ist, zum Erzeugen einer Interpolatorausgabe.

3. Das System (302) gemäß Anspruch 1, bei dem die Ausgabe des Referenzoszillators (316) einen kontinuierlichen Signalverlauf mit zwei Regionen von näherungsweise gleichem Bereich und gleicher Größe aufweist.

4. Das System (302) gemäß Anspruch 1, bei dem die Codiereinrichtung (312) folgende Merkmale aufweist:

(a) eine Einrichtung zum Erzeugen des feinen Zeitwerts gemäß einem ersten Satz von Werten, die durch das digitalisierte erste Signal angezeigt werden, wenn eine Unterschreitung des zweiten Signals stattgefunden hat;

(b) eine Einrichtung zum Erzeugen des feinen Zeitwerts gemäß einem zweiten Satz von Werten, die durch das digitalisierte zweite Signal angezeigt werden, wenn eine Überschreitung des ersten Signals stattgefunden hat;

(c) eine Einrichtung zum Erzeugen des feinen Zeitwerts gemäß einem dritten Satz von Werten, die durch das digitalisierte erste Signal angezeigt werden, wenn eine Überschreitung des zweiten Signals stattgefunden hat; und

(d) eine Einrichtung zum Erzeugen des feinen Zeitwerts gemäß einem vierten Satz von Werten, die durch das digitalisierte zweite Signal angezeigt werden, wenn eine Unterschreitung des ersten Signals stattgefunden hat.

5. Das System (302) gemäß Anspruch 2, bei dem die Synchronisierungseinrichtung (304) folgende Merkmale aufweist:

(a) eine Einrichtung zum Erfassen einer ansteigenden Flanke der Ausgabe des Referenzoszillators (316), die dem Ereignissignal (314) unmittelbar folgt; und

(b) eine Einrichtung zum Erzeugen einer Ausgangsflanke (320) bei der Erfassung.

6. Das System (302) gemäß Anspruch 5, bei dem die Grenzerfassungseinrichtung (310) folgende Merkmale aufweist:

(a) eine Einrichtung (702) zum Verzögern des Ereignissignal (314); und

(b) eine Einrichtung (706) zum Zwischenspeichern der Ausgangsflanke beim Empfang des verzögerten Ereignissignals (314).

7. Ein Verfahren zum Quantisieren eines Zeitunterschieds zwischen aufeinanderfolgenden Nuildurchgängen eines Ereignissignals (314) und der Ausgabe eines Referenzoszillators (316), wobei das Verfahren folgende Schritte aufweist:

(a) Teilen (305) der Ausgabe des Referenzoszillators (316) in ein erstes und ein zweites Signal, wobei das zweite Signal bezüglich des ersten Signals um 90º phasenverschoben ist;

(b) Abtasten (306) des ersten und des zweiten Signals beim Empfang des Ereignissignais;

(c) Digitalisieren (308) des abgetasteten ersten und des zweiten Signals;

(d) Erzeugen (312) eines feinen Zeitwerts gemäß dem digitalisierten ersten und zweiten Signal;

(e) Synchronisieren (304) des Referenzoszillators (316) mit dem Ereignissignal (314);

(f) Quantisieren (310) eines aufgezeichneten groben Zeitzählstands;

(g) Beseitigen einer Verschiebung des aufgezeichneten groben Zeitzählstands und des feinen Zeitwerts; und

(h) Erzeugen einer Interpolatorausgabe (330).

8. Das Verfahren gemiß Anspruch 7, bei dem der Schritt (312) zum Erzeugen eines feinen Zeitwerts gemäß dem digitalisierten ersten und zweiten Signal folgende Schritte aufweist:

Erzeugen des feinen Zeitwerts gemäß einem ersten Satz von Werten, die durch das digitalisierte erste Signal angezeigt werden, wenn eine Unterschreitung des zweiten Signals stattgefunden hat;

Erzeugen des feinen Zeitwerts gemäß einem zweiten Satz von Werten, die durch das digitalisierte zweite Signal angezeigt werden, wenn eine Überschreitung des ersten Signals stattgefunden hat;

Erzeugen des feinen Zeitwerts gemäß einem dritten Satz von Werten, die durch das digitalisierte erste Signal angezeigt werden, wenn eine Überschreitung des zweiten Signals stattgefunden hat; und

Erzeugen des feinen Zeitwerts gemäß einem vierten Satz von Werten, die durch das digitalisierte zweite Signal angezeigt werden, wenn eine Unterschreitung des ersten Signals stattgefunden hat.

9. Das Verfahren gemäß Anspruch 7, bei dem der Schritt des Beseitigens einer Verschiebung des aufgezeichneten groben Zeitzählstands und des feinen Zeitwerts folgende Schritte aufweist:

Addieren des feinen Zeitwerts zu dem aufgezeichneten groben Zeitzähistand, um eine Verschiebungsbeseitigungsausgabe zu erzeugen, wenn der feine Zeitwert kleiner als ein erster Spannungswert oder größer als ein zweiter Spannungswert ist;

Addieren des feinen Zeitwerts zu dem aufgezeichneten groben Zeitzähistand und Subtrahieren eines groben Zeitzählstands, um die Verschiebungsbeseitigungsausgabe zu erzeugen, wenn der feine Zeitwert größer oder gleich dem ersten Spannungswert ist, und der quantisierte grobe Zeitzähistand (328) Eins ist;

Addieren des feinen Zeitwerts zu dem aufgezeichneten groben Zeitzähistand, um die Verschiebungsbeseitigungsausgabe zu erzeugen, wenn der feine Zeitwert kleiner oder gleich dem zweiten Spannungswert ist, und der quantisierte grobe Zeitzählstand (328) Eins ist;

Addieren des feinen Zeitwerts zu dem aufgezeichneten groben Zeitzählstand, um die Verschiebungsbeseitigungsausgabe zu erzeugen, wenn der feine Zeitwert größer oder gleich dem ersten Spannungswert ist, und der quantisierte grobe Zeitzähistand (328) Null ist; und

Addieren des feinen Zeitwerts zu dem aufgezeichneten groben Zeitzähistand und Addieren eines groben Zeitzählstands, um die Verschiebungsbeseitigungsausgabe zu erzeugen, wenn der feine Zeitwert kleiner oder gleich dem zweiten Spannungswert ist, und der quantisierte grobe Zeitzählstand (328) Null ist.

10. Das Verfahren gemäß Anspruch 9, bei dem der Schritt zum Erzeugen einer Interpolatorausgabe (330) den Schritt des Anhängens der Verschiebungsbeseitigungsausgabe an den feinen Zeitwert aufweist, wobei Bits der Verschiebungsbeseitigungsausgabe und entsprechende Bits des aufgezeichneten groben Zeitzählstands eine gleiche Wertigkeit aufweisen.